JP2013531943A

JP2013531943A - Ｒｆ受信機の雑音指数または利得を最適化するための複数の技術

Info

Publication number: JP2013531943A
Application number: JP2013514340A
Authority: JP
Inventors: ワン、チェン−ハン
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2010-06-08
Filing date: 2011-06-08
Publication date: 2013-08-08
Anticipated expiration: 2031-06-08
Also published as: WO2011156503A1; KR101487110B1; EP2580866B1; CN102986142A; JP6227582B2; JP2015156689A; JP5908465B2; US8428533B2; KR20130041077A; EP2580866A1; CN102986142B; US20110300821A1

Abstract

ＲＦ受信機の雑音指数と利得を最適化するための技術が公開される。典型的な具体例ではコントローラは、該受信機の該ＲＦフロントエンドのミキサーとＬＮＡとの間のキャパシタ・バンクをコントロールする。特定の中心周波数に関して、第一のセットの複数のキャパシタは該ミキサーに切り替えられ、および第二のセットの複数のキャパシタは接地に切り替えられる。該第一のセットの複数のキャパシタへの該第二のセットのキャパシタンスの比率は、該ＲＦＦＥの利得または該受信機の雑音指数のいずれかに影響を及ぼす。それゆえに、該受信機の該ＲＦＦＥは、ＲＦＦＥ利得または受信機雑音指数のいずれかに関して最適化するようにコントロールされることができる。

Description

本開示は、エレクトロニクスに、およびより明確には、無線通信装置の受信機の雑音指数（noise figure）と利得の最適化のための複数の技術に関する。

現在の無線通信装置（ＷＣＤ）は、広い周波数範囲、マルチプルの周波数帯域およびマルチプルの動作モードにおいて動作することを要求される。ＷＣＤは、多くの、無線周波数（ＲＦ）受信機、ＲＦ送信機、フィルタリングを備えたベースバンド利得増幅器（ＢＢ）およびベースバンド・プロセッサ（ＢＰ）を、典型的には備えている。それぞれのＲＦ受信機は、指定された帯域内で複数のＲＦ信号を受信するために構成される。ＲＦ受信機は、中間周波数（ＩＦ）へ、またはゼロ中間周波数（ＺＩＰ）のいずれかへ、ミキサーを通してＲＦ信号をダウンコンバートする無線周波数（ＲＦ）フロントエンド（ＲＦＦＥ）を、典型的には含む。用語「ＲＦ受信機」、「受信機」および「ＲＦＦＥ」は、この開示において置換可能に使用される。しかしながら、当業者は、受信機がさらに、複数のローパスフィルタまたは複数の増幅器のような他の構成要素を具備し得ると認識できる。

ＲＦＦＥは少なくとも低雑音増幅器（ＬＮＡ）およびミキサーを含む。ＲＦ受信機は、それぞれの帯域および動作モードに関する増幅の異なる複数のレベルを必要とする。従来の増幅ソリューションは、様々な規格に適合するために、それぞれに異なる増幅スキームを備えた、マルチプルの回路ブロックまたはモジュールを使用する。さらに、複数のＲＦ出力ステージスイッチの使用は、それぞれの帯域またはモードに関して、複数の増幅スキームの間で選ぶために必要である。マルチプルのＬＮＡおよびミキサーを使用するマルチ帯域、マルチモードのＲＦ受信機は、大きな半導体ダイエリアおよび複数の長い相互接続ルーティングを必要とする。任意のパラサイティック（parasitic）抵抗器およびキャパシタンスが、雑音を取り入れるか、または複数のＬＮＡのチューニング範囲を制限するいずれかであるので、このような複数のルーティングに関するキャパシタンスおよび低パラサイティック抵抗器、低信号損失を維持することは、挑戦である。

ＬＮＡの数を減らすために、複数のＲＦ受信機に関する、同調されたマルチ帯域、マルチモードの複数のＲＦＦＥが提案された。これらの複数の提案は、同調可能なＩＣロードを備えた一つのＬＮＡの使用を示唆する。このＬＮＡは、低インピーダンス・ロードがその出力に加えられる時、カレントモードにおいて、動作できる。図１は、マルチ帯域マルチモードＷＣＤにおいて使用されるＬＮＡを示す。ＬＮＡ１１０は、キャパシタ１２１およびインダクタパラサイティック抵抗器１１６、インダクタ１１４、ＲＦ入力電圧信号を電流に変換するための、トランスコンダクタ（transconductor）１１２、を含む。インダクタ１１４とキャパシタ１２１は同調可能である。このように、ＬＮＡ１００は所望の周波数に同調されることができる。ＬＮＡ１１０はマルチ帯域マルチモードＷＣＤに適する。この構成で、単一のＬＮＡは、マルチプルのＬＮＡの使用なしで、マルチプルの周波数帯域上を動作する。その結果、マルチプルのＬＮＡ間を切り替えるには、ＲＦＦＥの出力においてはいずれのスイッチも必要としないでしょう。同調可能なキャパシタ１２１は、典型的に、複数のスイッチを通してプログラム可能なキャパシタ・バンクを備える。典型的に、キャパシタ・バンクのキャパシタ当たり一つのスイッチが、あらゆる同調可能な構成に使用される。ＬＮＡ１１０のようなＬＮＡを含むＷＣＤのＲＦＦＥを同調する時、キャパシタ１２１のキャパシタンスが変わるのに伴って、全体的な受信機雑音指数（「受信機ＮＦ」）、およびＲＦＦＥの電流転送利得（「ＲＦＦＥ利得」）が変わるので、多大な注意が払われなければならない。

特定の周波数に関しておよびインダクタ１１４の固定インダクタンスＬに関して、受信機ＮＦまたはＲＦＦＥ利得を最適化することは、キャパシタ１２１のキャパシタンスを変えることを必要とするだろう。これは、特に複数の広帯域受信機において、中心周波数から外れることに今度は帰着するだろう。マルチ帯域、マルチモードの複数のシステムにおいて、ＲＦＦＥ中心周波数に影響を与ることなく、受信機ＮＦ、またはＲＦＦＥ利得のいずれかに関して最適化することは、設計挑戦である。

マルチ帯域、マルチモードＷＣＤ受信機において、受信機ＮＦおよびＲＦＦＥ利得のコントロール可能な最適化を許すキャパシタ・バンク・アーキテクチャに提供することは、都合がよいだろう。

図１は、マルチ帯域マルチモードＷＣＤにおいて使用されるＬＮＡを示す。図２は、無線通信装置のシステムレベル・ブロック図を示す。図３Ａは、典型的な実施形態による装置のブロック図である。図３Ｂは、図３Ａの装置の校正プロセスの流れ図である。図４は、図３のＲＦＦＥの典型的な実施である。図５は、図４のＲＦＦＥに関する同等の構成である。図６は、Ｃｍｉｘｅｒ／Ｃ_ＴのファクターとしてＮＦ_totalおよびＧ_ＦＥのヴァライアンス（variance）を例示するチャートである。図７は、マルチ帯域マルチモードＷＣＤの受信機ＮＦまたはＲＦＦＥ利得を最適化する方法に関する流れ図である。

詳細な説明

「典型的な（”exemplary”）」という用語は、ここで、「例、実例、あるいは例示として役立つ」という意味で使用される。ここで、「典型的な」と記載されたあらゆる実施形態は、他の実施形態よりも都合がよいあるいは好まれると解釈されるべきでは必ずしもない。

添付図面に関して下に述べられた詳細な説明は、現在の発明の典型的な実施形態の説明として意図され、現在の発明が実行されることができるただ一つの実施形態を表わすとは意図されない。詳細な説明は、発明の典型的な実施形態についての完全な理解を提供する目的で、特定の詳細を含む。発明の典型的な実施形態が、これらの特定の詳細なしで実行され得ることは、当業者に明白だろう。いくつかの実例では、周知の構造および装置は、ここに示された典型的な実施形態の新規性（novelty）を不明瞭にすることを避けるためにブロック図の形で示される。

当業者は、情報と信号が、任意の様々な異なるテクノロジーおよび技術を使用して表わされることができると理解するだろう。例えば、上記説明全体を通じて参照されることができるチップおよびシンボル、ビット、信号、情報、コマンド、命令、データは、電圧、電流、電磁波、磁場または磁性粒子（magnetic particle）、光学フィールドまたは工学粒子（optical particle）、またはその任意の組み合わせによって示されることができる。

本開示は、無線通信装置の受信機雑音指数（ＮＦ）またはＲＦＦＥ利得を最適化するための技術に向けられる。さらにとりわけ、本開示は、受動ミキサーおよび低ＢＢ入力インピーダンス・ロードを持った受信機において、受信機ＮＦまたはＲＦＦＥ利得を最適化するための関連動作方法と回路に向けられる。

広帯域ＷＣＤのための受信機が開示される。受信機は同調可能なＲＦＦＥを持っており、そこでは、ＲＦＦＥはプログラマブル・キャパシタ・バンクを含んでいる。開示されたプログラマブル・キャパシタ・バンク・アーキテクチャは、受信機ＮＦまたはＲＦＦＥ利得の最適化を可能にする。キャパシタ・バンクは、実質的に一定に、ＲＦＦＥのＬＮＡのロードにおいて現れる合計キャパシタンスを維持する間に、受信機ＮＦの、またはＲＦＦＥ利得の最適化を許す。その結果、受信機ＮＦまたはＲＦＦＥ利得の最適化は、ＲＦＦＥの中心周波数に影響しない。

図２は、無線通信装置のシステムレベル・ブロック図を示す。ＷＣＤ２００は、トランシーバ２２０およびベースバンド・プロセッサ（ＢＰ）２１０を含む。トランシーバ２２０は、送信機２３０および受信機２８０を含む。受信機２８０は、ＲＦＦＥ２５０およびＢＢ２５８を含む。ＲＦＦＥ２５０は、少なくともＬＮＡ２５２およびミキサー２５６を含む。ＢＰ２１０は、トランシーバ２２０の様々な機能をコントロールする。従って、ＢＰ２１０は、ＲＦＦＥ２５０をコントロールできる。ＲＦＦＥ２５０のコントロールは、ＬＮＡ２５２のＮＦまたは利得、周波数の１つまたは複数の同調を含むことができる。同調ＬＮＡ２５２は、キャパシタ・バンク構成をコントロールすることを含むことができる。提案されたソリューションは、マルチ帯域マルチモードＷＣＤにおいて、受信機ＮＦまたはＲＦＦＥ利得を最適化する目的のキャパシタ・バンク構成をコントロールする観点に対処する。マルチ帯域マルチモードＷＣＤにおいて、所望の最適化された状態（受信機ＮＦまたはＲＦＦＥ利得を最適化することのいずれか）をコントロールする概念は、図３Ａのブロック図に関して説明されるでしょう。

図３Ａは、典型的な実施形態に従った装置のブロック図である。装置３００は、１つの集積回路として、またはＷＣＤの様々なＩＣとして実施されることができる。装置３００は、ＲＦＦＥ３０５、コントローラ３２０およびメモリ３３０を含む。ＲＦＦＥ３０５は、ＬＮＡ３１０、キャパシタ・バンク３５０およびミキサー３６０を含む。ＬＮＡ３１０は、トランスコンダクタ（ｇｍ）３７０および誘導負荷３４０を含む。キャパシタ・バンク３５０は、１つの端においてＬＮＡ３１０へ、および別の端においてミキサー３６０へ結合される。コントローラ３２０は、所望の最適化された状態のオペレーション（受信機ＮＦまたはＲＦＦＥ利得のいずれか）に応じて、およびＲＦＦＥの同調のための所望の中心周波数に応じて、メモリ３３０から値を選ぶ。コントローラ３２０は、キャパシタ・バンク３５０をコントロールする。キャパシタ３２０およびメモリ３３０は、図３においてＲＦＦＥ３０５の外部に示されるが、当業者は、コントローラ３２０またはメモリ３３０のいずれか、あるいは、その両方が、ＲＦＦＥ３０５の内部に存在することもまたできることを認識できる。キャパシタ・バンク３５０は、そのキャパシタンスの部分がＬＮＡのＬＣロードの一部であり、およびそのキャパシタンスの部分が、ＬＮＡの出力をミキサーの入力に交流結合するために使用される、という方法で、コントロールされることができる。キャパシタ・バンク３５０は、所望の中心周波数へＬＮＡ３１０を同調するために必要とされる、合計の利用可能なキャパシタンスからの、合計キャパシタンスを選ぶための複数のスイッチを含むことができる。合計利用可能なキャパシタンスは、もしすべてのキャパシタが接地またはミキサー３６０へ切り替えられる場合、キャパシタ・バンクが実現することができる合計キャパシタンスである。合計キャパシタンスは、第１キャパシタンスおよび第２キャパシタンスの和である。第一キャパシタンス（Ｃｔｕｎｅ）は、誘導負荷３４０と接地の間で切り替えられるキャパシタ・バンク３５０からの第一のセットのキャパシタのキャパシタンスである。第一のセットのキャパシタは、ＬＮＡ３１０のＬＣロードの容量性負荷として働く。第二キャパシタンス（Ｃｍｉｘｅｒ）は、誘導負荷３４０とミキサー３６０の間で切り替えられるキャパシタ・バンク３５０からの第二のセットのキャパシタのキャパシタンスである。第二のセットのキャパシタは、ミキサーの入力インピーダンスの一部である。所望の中心周波数は、我々が合計キャパシタンスＣ_Ｔ＝Ｃｔｕｎｅ＋Ｃｍｉｘｅｒを一定に保ち、接地へ切り替えられたキャパシタ、および異なるキャパシタンス比率Ｃｔｕｎｅ／Ｃｍｉｘｅｒを実現するためにミキサー３６０に切り替えられたキャパシタを、単に再分配する時、実質的に一定に留まる。さて、Ｉｍｉｘｅｒはミキサー３６０を通して流れる電流とし、Ｉ_ＬＮＡはＬＮＡ３１０を通して流れる電流とする。すると、Ｉｍｉｘｅｒ／Ｉ_ＬＮＡはＲＦＦＥ利得である。キャパシタンス比率Ｃｔｕｎｅ／Ｃｍｉｘｅｒを再分配することによって、ＲＦＦＥ利得の値を最適化することは可能である。更に、受信機ＮＦを最適化することもまた可能である。

図３Ａの装置を校正する過程は、図３Ｂを参照して説明されるでしょう。図３Ｂは、図３Ａの装置に関する校正プロセスの流れ図である。第一ステップ３７０において、Ｃｔｕｎｅ／Ｃｍｉｘｅｒ比率値は、計算に基づいてあらかじめ選ばれる。次に、ステップ３７５において、合計キャパシタンスＣ_Ｔは、選択された周波数に同調するために識別される。次に、ステップ３８０において、Ｃｔｕｎｅ／Ｃｍｉｘｅｒの比率は、最適のＲＦＦＥ利得の実現のために識別される。最後に、ステップ３８５において、Ｃｍｉｘｅｒ値は低下させられ、受信機ＮＦに関して最適化するために、最適のＲＦＦＥ利得用のそれよりわずかに高い比率に帰着する。受信機ＮＦに関して、またはＲＦＦＥ利得に関して最適化するためのＣｔｕｎｅおよびＣｍｉｘｅｒの、計算に基づいてあらかじめ選択された値を使用することが、いつも正確とは限らないことは、それらの実効値が、プロセス変化によりそれらの理論的なものから変化するかもしれないから、注意されるべきである。ゆえに、テストしている間に装置を校正することは、常に必要である。

図４は、図３のＲＦＦＥの典型的な実施である。この例において、ＲＦＦＥ４００はディファレンシャル（differential）ＲＦＦＥである。当業者は、シングルエンドの実施もまた、本開示によって予測されることを、認識することができる。ＦＥ４００は、ＬＮＡ４１０、キャパシタ・バンク４２０およびダウンコンバータ４３０を含む。ＬＮＡ４１０は、トランスコンダクタ４１２、インダクタ４１４および抵抗器４１６を含む。ダウンコンバータ４３０は、ミキサー４３２およびトランスインピーダンス増幅器（ＴＩＡ）４３４を含む。抵抗器４３６は、ＴＩＡ４３４へのフィードバック抵抗器として働く。ミキサー４３２は、受動ミキサーになることができる。トランスコンダクタ４１２は、それがＲＦ入力電圧を電流（Ｉ_ＬＮＡ）に変換する時、ＬＮＡの入力においてＲＦ信号を増幅する。インダクタＬは固定インダクタとして示されるが、当業者は、同調可能または切り替え可能なインダクタが、誘導負荷の一部としてもまた使用されることができる、ことを認識することができる。

キャパシタ・バンク４２０は、ＬＮＡ４１０の誘導負荷に１つの側で結合される。キャパシタ・バンク４２０は、１セットのキャパシタ４２２（１．．．ｎ）および１セットのスイッチ４２４（１．．．ｎ）ａ＋ｂを含む。それぞれのキャパシタ４２２は、２個のスイッチ（４２４ａ、４２４ｂ）に結合される。キャパシタ・バンク４２０は、広帯域アプリケーションを可能にするために重み付けをされた２進法で記述されるが、当業者は、他のキャパシタ・バンク構成が発明の範囲から外れることなしに可能であることを認識することができる。さて、キャパシタ・バンクの中のそれぞれのキャパシタは、任意の特定の時間に、次の状態のうちの一つでのみあり得る：ａ）両方のスイッチを開いている（４２４ａを開いている、および４２４ｂを開いている）ｂ）一つのスイッチを開いている、および一つを接地に閉じている（例えば、４２４ａを開いている、および４２４ｂを閉じている）ｃ）一つのスイッチを開いている、および一つをミキサー４３２に閉じている（例えば、４２４ａを閉じている、および４２４ｂを開いている）。これは、トライステート・バッファー（tri-state buffer）のような３状態のロジックで実現されることができる。当業者は、この開示で議論されたキャパシタ・バンクの３状態のロジックを実施するための他の解決策が、発明の範囲から外れることなしに可能であるかもしれないことを認識することができる。

さて、第一のセットのキャパシタ（図４の例における４２２_ｇ１および４２２_ｇ２）は、接地へ切り替えられる複数のキャパシタによって定義される。第一のセットのキャパシタのキャパシタンスは、接地へ切り替えられたそれぞれのキャパシタ４２２のキャパシタンスの和である。このキャパシタンスは、図３を参照して先に議論されたキャパシタンスＣｔｕｎｅと同等のものである。第二のセットのキャパシタ（図４の例における４２２_ｍ１および４２２_ｍ２）は、ミキサーに切り替えられる複数のキャパシタによって定義される。第二のセットのキャパシタのキャパシタンスは、ミキサーに切り替えられたそれぞれのキャパシタ４２２のキャパシタンスの和である。このキャパシタンスは、図３を参照して先に議論されたキャパシタンスＣｍｉｘｅｒと同等のものである。第三のセットのキャパシタ（図４の例における４２２_ｏ１）は、両方のスイッチが開いたキャパシタによって定義される。

ＴＩＡ４３４は、ミキサー４３２の出力における電流を電圧に変換する。ミキサー４３２は、上に言及されたようにキャパシタ・バンク４２０の第二のセットのキャパシタを通して、ＬＮＡ４１０に結合される。ＴＩＡの入力インピーダンス（Ｚ_ＴＩＡ）は次のように表現されることができる：

Ｒ_ＴＩＡがあるところでは、Ｇ_{ループ利得}（G_loopgain）およびＴＩＡのフィードバック抵抗器は、ＴＩＡのループ利得である。Ｇ_{ループ利得}の適切な設計で、提案された実施のための前提条件である、ＴＩＡの低入力インピーダンスは実現される。

ＲＦＦＥ４００に関して、合計キャパシタンスＣ_Ｔは、和Ｃｔｕｎｅ＋Ｃｍｉｘｅｒによって定義される。それぞれの中心周波数に関して、所望の中心周波数へＬＮＡを同調することを必要とする１つの最適の合計キャパシタンスがある。選択された合計キャパシタンスに関連したＲＦＦＥ利得は、比率Ｃｔｕｎｅ／Ｃｍｉｘｅｒのファクターである。ゆえに、それぞれの中心周波数に関して、ＣｍｉｘｅｒとＣｔｕｎｅの特定の組み合わせは、ＲＦＦＥ利得のために最適化するのに適している。他方では、受信機雑音指数は、ＢＢ雑音およびミキサー雑音条件によって決まる。更に、受信機ＮＦは、ミキサーのインピーダンスおよびＬＮＡの出力インピーダンスによって影響される。Ｃｍｉｘｅｒは、ミキサーのインピーダンスおよびＬＮＡの出力インピーダンスに影響する。その結果、Ｃｍｉｘｅｒは受信機ＮＦに影響する。ゆえに、比率Ｃｔｕｎｅ／Ｃｍｉｘｅｒを変えることによって、受信機ＮＦに関して最適化することが可能である。

ＲＦＦＥ利得に関して最適化するよう比率Ｃｔｕｎｅ／Ｃｍｉｘｅｒを修正する概念の分析は、図５を参照して実行されるでしょう。図５は、図４のＲＦＦＥに関する同等の構成である。ＲＦＦＥ５００は、ＬＮＡ５１０、キャパシタ構成５２０およびダウンコンバータ５３０を含む。ＬＮＡ５１０は、図４のＬＮＡ４１０に類似している。キャパシタ構成５２０は、特定の中心周波数に関して図４のキャパシタ・バンク４２０と同等のものである。キャパシタ構成は、キャパシタ５２３（2倍のＣｔｕｎｅ）およびキャパシタＣｍｉｘｅｒ５２６ａおよびＣｍｉｘｅｒ５２６ｂを含む。ダウンコンバータ５３０は、図４のダウンコンバータ４３０と同等のものである。図４のミキサー４３２は、抵抗器Ｒ_Ｍ５３２に取り替えられる。

電流転送利得関数（current transfer gain function）に関して、次の方程式を適用する：

ここで：Ｚ_Ｌは誘導負荷のインピーダンスであり、およびωは、角周波数である。我々は、分母中の実数部が共振周波数ω_ｏで無効にされると仮定することができる。ゆえに、ＲＦＦＥ利得を最適化するために、次の方程式が成り立つ：：

αｔ、共振周波数ω_０。ゆえに：

それは、特定のＬＮＡ誘導負荷、特定のミキサー抵抗および特定のＴＩＡ入力インピーダンスに関して、ＲＦＦＥ利得が、ＣｍｉｘｅｒとＣｔｕｎｅのファンクション（function）であることを意味する。ゆえに、最適のＲＦＦＥ利得を実現するための、および所望の中心周波数へＬＮＡを同調するためのＣｍｉｘｅｒとＣｔｕｎｅの固有の組み合わせがある。

さて、受信機の合計雑音指数は、Ｆｒｉｉｓ式によって以下のようにモデル化されるかもしれない：

Ｆ_ＦＥがＲＦＦＥの雑音指数である場合、Ｆ_ＢＢはＢＢの雑音指数であり、および、Ｇ_ＦＥはＲＦＦＥ利得である。

該方程式によれば、ＲＦＦＥ利得が十分に高ければ、全体的な雑音ファクター（noise factor）、ＮＦ_totalは、Ｆ_ＦＥ、ＲＦＦＥの雑音ファクターによって支配されるでしょう。この方程式の含意は、図６を参照して議論されるでしょう。図６は、Ｃｍｉｘｅｒ／Ｃ_ＴのファクターとしてのＮＦ_totalおよびＧ_ＦＥのヴァライアンスを例示するチャートである。理解されることができるように、Ｃｍｉｘｅｒ／Ｃ_Ｔが減少する時、Ｇ_ＦＥは、先に議論された最適のＲＦＦＥ利得である極大値に達する。Ｃｍｉｘｅｒ／Ｃ_Ｔ値の範囲に関して、Ｇ_ＦＥは（Ｃｍｉｘｅｒ／Ｃ_Ｔが減少する時）増加し、およびＮＦ_totalは減少する。しかしながら、ＮＦ_totalは、Ｇ_ＦＥがその極大値に達するポイントを越えてさらにＣｍｉｘｅｒ／Ｃ_Ｔが減少する時、さらに減少を続けるでしょう。ＮＦ_totalは、最大のＧ_ＦＥに対応するＣｍｉｘｅｒ／Ｃ_Ｔ値より低いＣｍｉｘｅｒ／Ｃ_Ｔ値において局所的最小値に達する。

例示されたように、ＲＦＦＥ利得に関して最適化するためのＣｍｉｘｅｒ／Ｃ_Ｔの異なる値、および受信機ＮＦに関して最適化するためのＣｍｉｘｅｒ／Ｃ_Ｔの異なる値がある。

マルチ帯域、マルチモードＷＣＤにおけるそれぞれの共振周波数に関するＲＦＦＥ利得を最適化するためのキャパシタンスの最良の比率のための計算値は、図３のメモリ３３０のようなメモリに格納されているかもしれない。該メモリは、少なくとも最適のＲＦＦＥ利得に関するＣｍｉｘｅｒおよびＣｔｕｎｅの第１のセットの値を含む。値ＣｔｕｎｅおよびＣｍｉｘｅｒの第二のセットは、最適の受信機ＮＦのために、メモリ３３０にそれぞれ格納される。コントローラ３２０のようなコントローラは、所望の最適化された状態に基づいてメモリからのＣｍｉｘｅｒおよびＣｔｕｎｅの異なる値を選択するためにプログラムされるかもしれない。これらの値は、特定の中心周波数に関してコントローラ４４０、３２０に、動作状態、ＲＦＦＥ利得または受信機ＮＦのいずれか、を最適化するために、キャパシタ・バンク３５０、４２０を適切に切り替えることを可能にする。最適のＲＦＦＥ利得が、ある最適の受信機ＮＦを越えて望ましい場合があり、逆もまた同様である。最適のＲＦＦＥ利得と受信機ＮＦの間の平衡状態が要求される場合に、コントローラ３２０は、ＣｍｉｘｅｒおよびＣｔｕｎｅに関する値の第三のセットを、メモリ３３０から、選択するオプションを持ち、ここにおいて、キャパシタンスの該比率は、最適のＲＦＦＥ利得のための比率および最適の受信機ＮＦのための比率の間にある。

コントローラ３２０によって実行された詳細な方法は、図７を参照して説明されるでしょう。図７は、マルチ帯域マルチモードＷＣＤの受信機ＮＦまたはＲＦＦＥ利得を最適化する方法に関する流れ図である。決定ステップ７１０において、新しい周波数同調のための要求は識別される。そのときそのような要求があった場合、ステップ７１５において、新しい合計キャパシタンスＣ_Ｔが定義される。その後、決定ステップ７２０で、新しいキャパシタンス比率Ｃｔｕｎｅ／Ｃｍｉｘｅｒに関する要求は、オペレーション（ＲＦＦＥ利得または受信機ＮＦ）の所望の最適化された状態に基づいて識別される。その後、ステップ７２５で、新しい第一のセットのキャパシタは接地へ切り替えられ、および、新しい第二のセットのキャパシタは、新しいＣｔｕｎｅ／Ｃｍｉｘｅｒ比率に応えてミキサーに切り替えられる。周波数同調の必要がない場合、周波数同調のための要求が識別されるまで、ステップ７３０において、Ｃ_ＴおよびＣｔｕｎｅ／Ｃｍｉｘｅｒ比率は同じままにある（remain）。同様に、決定ステップ７２０で、新しいＣｔｕｎｅ／Ｃｍｉｘｅｒ比率に関する要求がない場合、新しい要求が示されるまで、キャパシタンス比率は同じままにある。

当業者は、ここに開示される実施形態に関して説明されたアルゴリズム・ステップ、回路、モジュール、および様々な例示的な論理ブロックが、電子ハードウェア、コンピュータソフトウェアまたは両者の組み合わせとして実施できることをさらに認識するだろう。ハードウェアとソフトウェアとのこの交換可能性を明確に例示するために、さまざまな例示的な構成要素、ブロック、モジュール、回路、およびステップが、それらの機能性の観点から一般的に上に記載された。そのような機能性がハードウェアとしてまたはソフトウェアとして実施されるかどうかは、全体的なシステムに課せられている設計制約および特定のアプリケーションによって決まる。当業者は、それぞれの特定のアプリケーションに関する方法を変える際に説明された機能性を実施することができるが、しかし、そのような実施決定は発明の典型的な実施形態の範囲からの逸脱を引き起こすとは解釈されるべきでない。

ここに開示される実施形態に関して説明された回路、および、モジュール、様々な例示的な論理ブロックは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、アプリケーション・スペシフィック集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲートアレー（ＦＰＧＡ）または他のプログラム可能な論理装置、個別のゲートあるいはトランジスター・ロジック、個別のハードウェア構成要素またはここに説明されたファンクションを実行することを目指したその任意の組み合わせで、実施または実行できるかもしれない。汎用プロセッサは、マイクロ・プロセッサであり得るが、しかし代替案では、該プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、あるいはステートマシン（state machine）であり得る。プロセッサは、例えばＤＳＰとマイクロ・プロセッサとの組み合わせ、複数のマイクロ・プロセッサ、ＤＳＰコアと関連する１または複数のマイクロ・プロセッサ、または任意のその他このような構成、であるコンピューティング・デバイスの組み合わせとしても実施されることができる。

ここに開示された実施形態に関して説明されたアルゴリズムまたは方法のステップは、ハードウェア、プロセッサによって実行されたソフトウェアモジュール、または２つの組み合わせで直接具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュ・メモリー、読み出し専用メモリ（ＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能でプログラム可能なＲＯＭ（ＥＥＰＲＯＭ）、抵抗器、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、あるいは当技術において既知の記憶媒体の任意の他の形式に存在することができる。典型的な記憶媒体は、その記憶媒体から情報を読み取ることができ、またその記憶媒体に情報を書き込むことができるようなプロセッサに結合される。この代わりにおいて、この記憶媒体は、プロセッサに統合され得る。このプロセッサおよび記憶媒体は、ＡＳＩＣ内に存在することができる。ＡＳＩＣは、利用者端末内に存在することができる。この代わりにおいて、プロセッサおよび記憶媒体は、利用者端末内の個別部品として存在することができる。

１つまたは複数の典型的な実施形態において、説明された複数のファンクションは、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実施され得る。ソフトウェアで実現される場合、上記複数のファンクションは、コンピュータ読取可能媒体上のコードまたは一つあるいは複数の命令群として送信されるか、あるいは格納され得る。コンピュータ読取可能媒体は、コンピュータ・プログラムのある場所から別の場所への転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であり得る。例として、制限ではなく、このようなコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたはその他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、コンピュータによってアクセスされることができ、およびデータ構造または命令群の形式で、所望のプログラム・コードを格納または搬送するために使用されるその他任意の媒体を、備えることができる。さらに、いかなる接続も、コンピュータ読取可能媒体と適切に称される。例えば、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、あるいは、赤外線、無線、およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、あるいはその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブル、光ファイバ・ケーブル、ツイスト・ペア、ＤＳＬ、あるいは、例えば赤外線、無線、およびマイクロ波のような無線技術が、媒体の定義に含まれる。ここで使用されるｄｉｓｋおよびｄｉｓｃは、コンパクト・ディスク（ＣＤ）、レーザー・ディスク（登録商標）、光ディスク、デジタル・バーサタイル・ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルー・レイ・ディスクを含み、ここにおいてｄｉｓｃは、レーザを用いてデータを光学的に再生し、それに対して、ｄｉｓｋは、通常、データを磁気的に再生する。上記の組み合わせもまた、コンピュータ読取可能媒体の範囲内に含まれるべきである。

開示された典型的な実施形態の前の説明は、任意の当業者が、現在の発明を、創作するか使用することを可能にするために提供される。これらの典型的な実施形態への様々な修正は、当業者に容易に明白になり（readily apparent）、また、ここに定義された一般的な法則は、発明の範囲または意図から外れることなしに他の実施形態に適用されるかもしれない。したがって、現在の発明は、ここに示された実施形態に制限されるようには意図されないが、ここで開示されている新しい特徴および法則と一致する最も広い範囲を与えられるべきである。

Claims

下記を具備する、複数の利得と雑音指数の最適化された状態において実行可能な受信機：
コントローラ；および、
複数のキャパシタの組み合わせにおいて切り替え可能なプログラマブル・キャパシタ・バンク、該コントローラは、所望の周波数に関して、所望の利得と雑音指数の最適化された状態を実現するようなキャパシタンスの比率および合計キャパシタンスをもった該プログラマブル・キャパシタ・バンクから、第一のセットの複数のキャパシタおよび第二のセットの複数のキャパシタを選ぶ。
請求項１に記載の該受信機であって、さらに下記を具備する：低雑音増幅器（ＬＮＡ）およびミキサー、ここにおいて該第一のセットの複数のキャパシタは該ＬＮＡと接地の間で結合され、該第二のセットの複数のキャパシタは該ＬＮＡと該ミキサーの間で結合される。
該第一のセットの複数のキャパシタは第一のセットの複数のスイッチを通して接地と結合され、該第二のセットの複数のキャパシタは第二のセットの複数のスイッチを通して該ミキサーと結合される、請求項２に記載の該受信機。
該プログラマブル・キャパシタ・バンクのそれぞれのキャパシタは、該第一のセットの複数のスイッチからの一つのスイッチへ、および該第二のセットの複数のスイッチからのある第二のスイッチへ結合される、請求項３に記載の該受信機。
それぞれのキャパシタはいずれかの特定の時間に３つの下記条件のうち一つであることのみ可能になる、請求項４に記載の該受信機：
両方のスイッチがオフになる；
該第一のセットからの一つのスイッチがオンになる；または
該第二のセットからの一つのスイッチがオンになる。
請求項１に記載の該受信機であって、さらに下記を具備する：それぞれの所望の周波数に関する、およびそれぞれの最適化された状態に関するキャパシタンスの値を記憶するためのメモリ。
複数の利得と雑音指数の最適化された状態において実行可能な受信機をコントロールする方法であって、下記を具備する：
所望の周波数に関して、所望の利得と雑音指数の最適化された状態を実現するようなキャパシタンスの比率と合計キャパシタンスをもった、ＬＮＡと接地の間でプログラマブル・キャパシタ・バンクからの第一のセットの複数のキャパシタと、該ＬＮＡとミキサーの間で該プログラマブル・キャパシタ・バンクからの第二のセットの複数のキャパシタとを、切り替える。
該所望の周波数を選ぶことをさらに具備する、請求項７に記載の該方法。
該合計キャパシタンスを識別することをさらに具備する、請求項８に記載の該方法。
所望の最適化された状態に関するキャパシタンスの該比率を識別することをさらに具備する、請求項９に記載の該方法。
下記を具備する、複数のキャパシタの組み合わせにおいて切り替え可能なプログラマブル・キャパシタ・バンクを含む集積回路（ＩＣ）：
第一のセットのキャパシタ；
第二のセットの複数のキャパシタ、ここにおいて、該集積回路は、コントローラを含んだ受信機における使用に関して適合される、該コントローラは、所望の周波数に関して、該受信機の所望の利得と雑音指数の最適化された状態を実現するようなキャパシタンスの比率と合計キャパシタンスをもった該第一および該第二のセットの複数のキャパシタを選ぶ。
請求項１１に記載の該ＩＣであって、さらに下記を具備する：
ＬＮＡとミキサー、ここにおいて該第一のセットの複数のキャパシタは、該ＬＮＡと接地の間で結合される；および該第二のセットの複数のキャパシタは、該ＬＮＡと該ミキサーの間で結合される。
該第一のセットの複数のキャパシタは、第一のセットの複数のスイッチを通して接地と結合され、および該第二のセットの複数のキャパシタは、第二のセットの複数のスイッチを通して該ミキサーと結合される、請求項１２に記載の該ＩＣ。
該切り替え可能なキャパシタ・バンクのそれぞれのキャパシタは、該第一のセットの複数のスイッチからの一つのスイッチへ、および該第二のセットの複数のスイッチからのある第二のスイッチへ結合される、請求項１３に記載の該ＩＣ。
それぞれのキャパシタはいずれかの特定の時間に３つの下記条件のうち一つであることのみ可能になる、請求項１４に記載の該ＩＣ：
両方のスイッチがオフになる；
該第一のセットからの一つのスイッチがオンになる；または
該第二のセットからの一つのスイッチがオンなる。
該ミキサーは受動ミキサーである、請求項１２に記載の該ＩＣ。
コントローラおよびメモリを含む装置であって、該コントローラは下記を具備する：該メモリから第一のキャパシタンス値および第二のキャパシタンス値を識別するための手段；および、
所望の周波数に関して、該受信機の所望の利得と雑音指数の最適化された状態を実現するようなキャパシタンスの比率と合計キャパシタンスをもった、プログラマブル・キャパシタ・バンクから第一のセットの複数のキャパシタを、および該プログラマブル・キャパシタ・バンクから第二のセットの複数のキャパシタを選ぶための手段。
該第一のセットの複数のキャパシタをＬＮＡと接地の間で、および該第二のセットの複数のキャパシタを該ＬＮＡとミキサーの間で切り替えるための手段をさらに具備する、請求項１７に記載の該装置。
該所望の周波数を識別するための手段をさらに具備する、請求項１８に記載の該装置。
該所望の最適化された状態を識別するための手段をさらに具備する、請求項１８に記載の該装置。
下記を具備する、複数の利得と雑音指数の最適化された状態において実行可能な受信機を有する無線通信装置（ＷＣＤ）：
コントローラ；および
複数のキャパシタの組み合わせにおいて切り替え可能なプログラマブル・キャパシタ・バンク、該コントローラは、所望の周波数に関して、所望の利得と雑音指数の最適化された状態を実現するようなキャパシタンスの比率および合計キャパシタンスをもった該プログラマブル・キャパシタ・バンクから、第一のセットの複数のキャパシタおよび第二のセットの複数のキャパシタを選ぶ。
複数の利得と雑音指数の最適化された状態において実行可能な受信機をコントロールする処理装置で使用するためのコンピュータ・プログラム製品であって、該コンピュータ・プログラム製品は該処理装置に下記を実行させる命令を有する：
所望の周波数に関して、所望の利得と雑音指数の最適化された状態を実現するようなキャパシタンスの比率と合計キャパシタンスをもった、ＬＮＡと接地の間でプログラマブル・キャパシタ・バンクからの第一のセットの複数のキャパシタと、該ＬＮＡとミキサーの間で該プログラマブル・キャパシタ・バンクからの第二のセットの複数のキャパシタとを、切り替える。