KR20130040115A - 수직 방향 반도체 장치 및 수직 방향 반도체 장치의 쉴드 구조 - Google Patents

수직 방향 반도체 장치 및 수직 방향 반도체 장치의 쉴드 구조 Download PDF

Info

Publication number
KR20130040115A
KR20130040115A KR1020120038519A KR20120038519A KR20130040115A KR 20130040115 A KR20130040115 A KR 20130040115A KR 1020120038519 A KR1020120038519 A KR 1020120038519A KR 20120038519 A KR20120038519 A KR 20120038519A KR 20130040115 A KR20130040115 A KR 20130040115A
Authority
KR
South Korea
Prior art keywords
feature
capacitor
inductor
conductive
coil
Prior art date
Application number
KR1020120038519A
Other languages
English (en)
Other versions
KR101474600B1 (ko
Inventor
슈잉 초
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130040115A publication Critical patent/KR20130040115A/ko
Application granted granted Critical
Publication of KR101474600B1 publication Critical patent/KR101474600B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/288—Shielding
    • H01F27/2885—Shielding with shields or electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 개시는 반도체 장치를 포함한다. 반도체 장치는 기판; 및 이 기판 위에 배치된 커패시터; 기판 위에 배치되고 커패시터를 둘러싼 코일 피처를 구비한 인덕터; 및 기판 위에 있고 코일 피처 주변에 구성된 쉴드 구조를 포함한다.

Description

수직 방향 반도체 장치 및 수직 방향 반도체 장치의 쉴드 구조{VERTICALLY ORIENTED SEMICONDUCTOR DEVICE AND SHIELDING STRUCTURE THEREOF}
본 개시는 다음의 공통 양도된 미국 특허 출원서에 관한 것으로, 그 전체 내용은 참조용으로 본 명세서에 포함된다. 발명자 초 슈잉에 의한 2011년 6월 10일자에 출원되고 발명의 명칭이 "A VERTICAL INTERDIGITATED SEMICONDUCTOR CAPACITOR"인 미국 특허 출원번호 제13/158,044호(대리인 사건 번호 TSMC2011-0077/24061.1786); 발명자 초 슈잉에 의한 2011년 8월 18일자에 출원되고 발명의 명칭이 "VERTICAL ORIENTED SEMICONDUCTOR DEVICE AND SHIELDING STRUCTURE THEREOF"인 미국 특허 출원번호 제13/212,982호(대리인 사건 번호 TSMC2011-0149/24061.1850); 발명자 초 슈잉에 의한 2011년 9월 7일자에 출원되고 발명의 명칭이 "A HORIZONTAL INTERDIGITATED CAPACITOR STRUCTURE WITH VIAS"인 미국 특허 출원번호 제13/227,242호(대리인 사건 번호 TSMC2011-0564/24061.1865).
반도체 집적 회로(IC) 산업은 급속한 성장을 이루었다. IC 재료 및 설계에서 기술적 진보는 IC 세대를 만들었고, 각각의 세대는 이전 세대보다 더욱 작고 더욱 복잡한 회로를 갖는다. 그러나, 이러한 진보는 IC 제조 및 처리의 복잡성을 증가시키고, 이러한 진보를 실현하기 위해, IC 제조 및 처리에서 유사한 개발이 필요하다. 집적 회로 진화 동안에, 기하학적 크기(즉, 제조 공정을 이용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인))는 감소한 반면, 기능 밀도(즉, 칩 영역당 상호접속된 장치의 수)는 일반적으로 증가하였다.
다양한 능동 또는 수동 전자 부품들이 반도체 IC 상에 형성될 수 있다. 예를 들어, 변압기, 인덕터, 커패시터 등이 반도체 IC 상에 형성될 수 있다. 그러나, IC 상에 형성된 종래의 전자 부품은 과도한 공간 소비, 열악한 장치 성능, 불충분한 차폐, 및 높은 제조 비용과 같은 결점에 직면할 수 있다.
그러므로, 반도체 IC 상의 기존의 전자 부품이 일반적으로 자신의 의도된 목적에는 적절하지만, 모든 면에서 완전히 만족스러운 것은 아니다.
본 개시는 반도체 장치를 포함한다. 반도체 장치는 기판; 및 이 기판 위에 배치된 커패시터; 기판 위에 배치되고 커패시터를 둘러싼 코일 피처를 구비한 인덕터; 및 기판 위에 있고 코일 피처 주변에 구성된 쉴드 구조를 포함한다.
본 발명에 따르면, 수직 방향 반도체 장치 및 수직 방향 반도체 장치의 쉴드 구조를 제공하는 것이 가능하다.
본 개시의 양태는 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았음을 강조한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 본 개시의 다양한 양태에 따라 반도체 장치를 제조하는 방법을 나타는 흐름도이다.
도 2 및 도 3은 상이한 제조 단계에서의 반도체 장치의 개략적이고 단편적인 횡단면도이다.
도 4는 실시예에 따른 인덕터 커패시터(inductor capacitor; LC) 탱크의 배경도를 나타낸다.
도 5는 도 4의 LC 탱크의 인덕터의 단편적인 배경도를 나타낸다.
도 6 및 도 7은 다양한 실시예에 따른 인덕터의 단면도 및 평면도를 나타낸다.
도 8은 다른 실시예에서 인턱터의 단면도를 나타낸다.
도 9는 실시예에 따른 도 5의 인덕터의 코일 피처의 배경도이다.
도 10은 실시예에 따른 LC 탱크의 커패시터의 배경도이다.
도 11은 다른 실시예에 따른 LC 탱크의 커패시터의 배경도이다.
도 12는 다른 실시예에 따른 LC 탱크의 커패시터의 배경도이다.
도 13는 다른 실시예에 따른 LC 탱크의 커패시터의 배경도이다.
도 14 및 도 15는 다른 실시예에 따른 LC 탱크의 인덕터의 배경도이다.
다음의 개시는 다양한 실시예들의 상이한 피처(feature)들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다는 것을 이해한다. 부품 및 배치의 특정한 예들은 본 개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제2 피처 위에 제1 피처의 형성은, 제1 피처 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함하고, 제1 피처 및 제2 피처가 직접 접촉하여 형성되지 않도록 제1 피처와 제2 피처 사이에 부가적인 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사의의 관계를 지시하지 않는다.
함께 집적된 커패시터 및 인덕터를 포함하는 반도체 장치를 제조하는 방법(20)의 흐름도가 도 1에 나타난다. 도 2 및 도 3은 본 발명개시의 다양한 양태에 따라 제조된 반도체 장치(30)의 개략적이고 단편적인 횡단면도이다. 반도체 장치(30) 및 반도체 장치를 만드는 방법(20)은 도 1 내지 도 3을 참조하고 도 4 내지 도 15를 추가 참조하여 총괄하여 기술된다.
반도체 장치(30)는 집적 회로(IC) 칩, 시스템 온 칩(system on chip; SoC), 또는 이들의 일부를 포함할 수 있고, 저항, 커패시터, 인덕터, 다이오드, 금속 산화막 반도체 전계 효과 트랜지스터(metal oxide semiconductor field effect transistors; MOSFET), 상보형 금속 산화막 반도체(complementary metal oxide semiconductor; CMOS) 트랜지스터, 양극성 접합 트랜지스터(bipolar junction transistor; BJT), 수평 확산형 MOS(laterally diffused MOS; LDMOS), 고 전력 MOS 트랜지스터, 또는 다른 형태의 트랜지스터와 같은 다양한 수동 및 능동 마이크로 전자 장치를 포함할 수 있다. 본 명세서에 개시된 도면들은 본 개시의 발명 개념의 더욱 양호한 이해를 위해 간략화되었음을 이해한다. 따라서, 도 1의 방법(20) 이전에, 방법 동안에, 그리고 방법 이후에 추가의 공정들이 제공될 수 있고, 일부 다른 공정들이 본 명세서에 간단히 기술될 수 있음을 유념해야 한다.
도 1 및 도 2를 참조하면, 방법(20)은 기판(32)이 제공되는 블록(22)에서 시작한다. 일 실시예에서, 기판(32)은 붕소와 같은 P형 도펀트 또는 비소 또는 인과 같은 N형 도펀트 중 어느 하나로 도핑된 실리콘 기판이다. 기판(32)은 게르마늄 또는 다이아몬드와 같은 일부 다른 적합한 기본 반도체; 실리콘 카바이드, 인듐 비화물, 또는 인듐 인화물과 같은 적합한 화합물 반도체; 또는 실리콘 게르마늄 카바이드, 갈륨 비소 인화물, 또는 갈륨 인듐 인화물과 같은 적합한 혼정 반도체로 만들어질 수 있다. 게다가, 기판(32)은 에피택셜 층(epi 층)을 포함할 수 있고, 성능 향상을 위해 변형될 수 있으며, 실리콘 온 인슐레이터(silicon-on-insulator; SOI) 구조를 포함할 수 있다.
단순함을 위해 특별하게 도시되지는 않았지만, 복수의 전자 부품들이 기판(32)에 형성될 수 있다. 예를 들어, FET 트랜지스터의 소스 영역 및 드레인 영역이 기판에 형성될 수 있다. 소스 영역 및 드레인 영역은 한번 이상의 이온 주입 공정 또는 확산 공정에 의해 형성될 수 있다. 다른 예로서, 쉘로우 트렌치 분리(shallow trench isolation; STI) 구조 또는 깊은 트렌치 분리(deep trench isolation; DTI)구조와 같은 분리 구조가 기판에 형성되어 다양한 전자 부품에 분리를 제공할 수 있다. 이러한 분리 구조는 기판(32)에서 리세스(또는 트렌치)를 에칭하고 그 이후에 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 불소 도핑된 실리케이트(fluoride-doped silicate; FSG) 및/또는 당해 기술에 공지된 저유전율(low-k) 유전체와 같은 유전체로 리세스를 충진함으로써 형성될 수 있다.
기판(32)은 상위 표면(34)을 갖는다. 표면(34)은 X 축 및 Y 축으로 정의된 2차원 평면이고, 여기서 X 축 및 Y 축은 서로 수직이거나 직교한다. X 축 및 Y 축은 또한 각각 X 방향 및 Y 방향으로 불릴 수도 있다.
도 1과 도 3을 참조하면, 방법(20)은 상호접속 구조(36)가 기판(32)의 상위 표면(34) 위에 형성되는 블록(24)으로 진행한다. 다시 말해서, 상호접속 구조(36)는 표면(34)과 수직인 Z 축 또는 Z 방향으로 표면(34) 위에 배치된다. 상호접속 구조(36)는 복수의 패턴화된 유전층 및 상호접속된 도전층을 포함한다. 이러한 상호접속된 도전층은 기판(32)에 형성된 다양한 도핑된 피처들, 회로, 및 입력/출력 사이에 상호접속(예컨대, 배선)을 제공한다. 보다 상세하게, 상호접속 구조(36)는 금속층(예컨대, M1, M2, M3 등)으로서 불릴 수도 있는 복수의 상호접속층을 포함할 수 있다. 상호접속층 각각은 금속 라인으로서 불릴수도 있는 복수의 상호접속 피처를 포함한다. 금속 라인은 알루미늄 상호접속 라인 또는 구리 상호접속 라인일 수 있고, 알루미늄, 구리, 알루미늄 합금, 구리 합금, 알루미늄/실리콘/구리 합금, 티타늄, 티타늄 질화물, 탄탈룸, 탄탈룸 질화물, 텅스텐, 폴리실리콘, 금속 실리사이드, 또는 이들의 조합물과 같은 도전 재료를 포함할 수 있다. 금속 라인은 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 스퍼터링, 도금, 또는 이들의 조합을 포함하는 공정에 의해 형성될 수 있다. 다른 실시예에서, 금속 라인 및 비아/콘택을 형성하기 위한 방법은 증착 및 에칭 또는 다마신 공정을 비롯한 공정을 포함한다.
상호접속 구조(36)는 제1 금속층과 기판 사이에 분리를 제공하는 층간 절연(interlayer dielectric; ILD)층을 포함하고, 금속층들 사이에 분리를 제공하는 금속간 절연(inter-metal dielectric; IMD)층을 제공한다. ILD 층 및 IMD 층은 산화물과 같은 유전체를 포함할 수 있다. 상호접속 구조(36)는 또한 상이한 금속층들 및/또한 기판 상의 피처 사이에 전기 접속을 제공하는 복수의 비아/콘택을 포함한다. 단순함을 위해, 상호접속층에서의 금속 라인, 금속 라인을 상호접속하는 비아/콘택, 및 이들을 분리하는 유전체는 본 명세서에서 특별하게 예시하지 않는다.
상호접속 구조(36)는, 함께 집적된 커패시터 및 인덕터를 갖는 수동 장치(38)가 상호접속 구조에 형성되는 방식으로 형성된다. 수동 장치(38)는 상호접속 구조의 비아 중 적어도 일부 및 도전 라인 중 적어도 일부를 이용하여 형성된다.
도시된 실시예에서, 수동 장치(38)는 오실레이터를 갖는 집적 회로에서 이용될 수 있는 인덕터 커패시터(LC) 탱크이다. LC 탱크는 비아의 서브세트 및 도전 라인의 서브세트를 이용하여 형성된다. LC 탱크는 하나 이상 턴(turn)을 구비한 유도 코일(또는 코일 피처 또는 권선 피처)를 갖는 인덕터를 포함한다. 일례로, 각각의 턴은 하나의 금속층에 배치되고 비아 피처(들)를 통해 다른 턴(들)에 접속된다. 따라서, 복수의 턴을 갖는 인덕터는 복수의 금속층(레벨)에 걸쳐있다. 인덕터는 인덕터의 권선 피처를 차폐(shield)하도록 구성된 쉴드 구조(shielding structure)를 더 포함한다. LC 탱크는 애노드 구성요소 및 캐소드 구성요소를 구비하는 커패시터를 포함한다. 특히, 캐소드 구성요소는 애노드 구성요소와 맞물려 있다. 인덕터 및 쉴드 구조는 커패시터를 둘러싸도록 구성된다. 일 실시예에서, 쉴드 구조는 그라운드 라인에 결합되도록 구성된다. 대안적으로, 쉴드 구조는 부동이 되도록 구성된다.
수동 장치(38)는 또한 개략적인 도면으로 도 4에 나타나고, 더욱 설명된다. 수동 장치(38)는 커패시터(40) 및 커패시터(40)를 둘러싼 인덕터(42)를 포함한다. 다르게 말하면, 커패시터(40) 및 인덕터(42)는 기판의 동일한 영역에 배치되고, 평면도에서 커패시터(40)가 인덕터(42) 안에 위치하도록 구성된다. 도 4에 도시된 바와 같은 본 예에서, 인덕터(42)는 두 개의 턴을 포함한다. 인덕터(42)는 코일 피처와, 이 코일 피처를 차폐하도록 구성된 쉴드 피처를 포함한다. 인덕터(42)의 구조는 도 5에 나타난 인덕터(42)의 일부(44)를 이용하여 더욱 기술된다.
도 5는 본 개시의 다양한 양태에 따라 구성된 인덕터(50)의 개략적이고 단편적인 도면이다. 도 6은 인덕터(50)의 단편적 단면도이다. 도 5 및 도 6에 나타난 인덕터(50)는 단지 도 4의 인덕터(42)의 세그먼트(44)이다. 도 4, 도 5 및 도 6을 참조하여, 인덕터 세그먼트(50)가 기술된다. 인덕터(50)는 하나 이상의 턴으로 감기고 유도를 위해 전기 신호를 취하도록 구성된 코일 피처(52)를 포함한다. 일 실시예에서, 코일 피처(52)는 상호접속 구조의 다른 부분을 이용하여 형성된 금속 라인을 포함한다. 인덕터(50)는 커패시터(40) 및 상호접속 구조의 다른 가까운 도전성 피처로부터 인덕터(50)의 권선 피처(52)를 차폐하도록 구성된 쉴드 구조(54)를 더 포함한다. 쉴드 구조(54)는 복수의 금속 라인 및 각각의 금속 라인을 접속하는 비아 피처를 포함한다. 일 실시예에서, 쉴드 구조(54)는 그라운드 라인과 결합하도록 구성된다. 따라서, 쉴드 구조(54) 및 코일 피처(52)는 전송 라인 구조로 구성되고, 이 전송 라인 구조에서, 코일 피처(52)는 신호 라인이고, 쉴드 구조(54)는 그라운드 라인이다. 다른 실시예에서, 쉴드 구조(54)는 코일 피처가 슬롯에 위치되도록 슬롯 형태(slot-type) 구성으로 설계된다.
일 실시예에서, 쉴드 구조(54)는 코일 피처(52)의 양측에 배치된 제1 측면 부분(54a) 및 제2 측면 부분(54b)을 포함한다. 측면 부분들(54a 및 54b) 각각은 코일 피처(52)에 차폐 기능을 제공하기 위해 수직으로 확장되는 복수의 금속 라인 및 복수의 비아 피처를 포함한다. 특히, 측면 부분들(54a 및 54b)은 (Z 축을 따라) 수직으로 걸쳐 있다. 또한, 측면 부분들(54a 및 54b)은 또한 (X 축 및 Y 축에 의해 정의된 면에서) 수평으로 걸쳐 있고, 커패시터(40)를 둘러싸고 하나 이상의 턴을 형성하기 위해 코일 피처로 휘어진다. 예를 들어, 측면 부분들(54a 및 54b)의 각각의 세그먼트에서 금속 라인 및 비아 피처는 X 축 및 Y 축에 의해 정의된 기판의 면에서의 방향을 따라 확장된다. 다른 실시예들에서, 쉴드 구조(54)는 코일 피처(52)의 각각의 부분 밑에 있고 제1 측면 부분(54a) 및 제2 측면 부분(54b)과 접속된 바닥 부분(54c)을 더 포함한다.
도 6을 참조하면, 인덕터(50)는 상호접속 구조의 복수의 금속층에 배치된다. 도시된 실시예에서, 상호접속 구조는 복수의 금속층(예컨대, Mn, Mn+1 및 Mn+2)을 포함하고, 여러 층의 비아 피처(또는 비아층)(예컨대, Vn 및 Vn+1)를 더 포함한다. 본 예에서, 코일 피처(52)는 금속층(Mn+2)에 배치되고, 쉴드 구조(54)의 바닥 부분(54c)은 금속층(Mn)에 배치되고, 쉴드 구조(54)의 측면 부분들(54a 및 54b)은 금속층들(Mn+1 및 Mn+2)과 비아층들(Vn 및 Vn+1)에 배치된다. 측면 부분들(54a 및 54b) 각각은 Z 축을 따라 적층된 비아 피처 및 금속 라인을 갖는 도전 스택을 포함한다. 도전 스택은 수평적으로 확장되고 코일 피처(52)로 휘어진다. 코일 피처(52)는 도 6에 예시된 바와 같은 측면 부분들(54a 및 54b)에 대한 간격(S)을 갖도록 위치되고, 폭(W)를 갖는다. 파라미터들(S 및 W)은 인덕터(50)의 특성을 조정하는데 이용되는 조정 가능 파라미터들이다. 예를 들어, 파라미터들(S 및 W)은 인덕터의 저속파(slow-wave) 피처를 생성하기 위해 설계되고 크기를 바꿀 수 있다.
쉴드 구조(54)의 바닥 부분(54c)은 일 실시예에 따라 도 7에서 평면도로 더욱 도시된다. 바닥 부분(54c)은 X 축 및 Y 축에 의해 정의된 면에 걸쳐 있다. 바닥 부분(54c)은 동일한 금속층(이 예에서 Mn)에 속한 다양한 금속 라인을 포함한다. 특히, 바닥 부분(54c)은 제1 방향의 복수의 금속 라인들(56)을 포함하고, 제1 방향에 수직인 제2 방향의 두 개의 금속 라인들(58)을 더 포함한다. 제2 방향은 실질적으로 코일 피처(52)의 방향을 따른다. 그러므로, 제2 방향은 코일 피처에 따라 변한다. 다르게 말하면, 각각의 세그먼트에서 제2 방향은 다른 세그먼트의 제2 방향과는 상이하다. 이에 따라, 제1 방향은 변한다. 두 개의 금속 라인들(58)은 금속 라인(56)에 접속되고 금속 라인(56)을 둘러싼다. 일 실시예에서, 복수의 금속 라인들(56)은 주기적 구조로 구성된다. 금속 라인(56)은 동일한 폭(SL) 및 동일한 간격(SS)을 포함한다. W, S, SS 및 SL를 비롯한 쉴드 구조의 다양한 기하학적 치수들은 감소된 폼 팩터 및 장치 크기를 위한 저속파를 생성 및/또는 마이크로파 회로 설계에서 원하는 공진 주파수를 획득하는 것과 같은, 다양한 장치 설계 목적을 위해 설계 및 조정될 수 있다.
또 다른 실시예들에서, 쉴드 구조(54)는 도 8에서 단면도로서 예시된 바와 같은, 코일 피처(52)의 각각의 부분을 오버레이하고 제1 측면 부분(54a) 및 제2 측면 부분(54b)과 접속된 탑 부분(54d)을 더 포함한다. 따라서, 쉴드 구조(54)에서 제1 측면 부분, 제2 측면 부분, 바닥 부분, 및 탑 부분 각각에 의해 코일 피처(52)가 에워싸인다. 도 8을 참조하는 이 실시예에서, 인덕터(50)는 코일 피처(52)와, 코일 피처를 에워싸이도록 구성된, 제1 측면 부분(54a), 제2 측면 부분(54b), 바닥 부분(54c), 및 탑 부분(54d)을 구비한 쉴드 구조(54)를 포함한다. 도 8의 인덕터(50)는 도 6의 인덕터(50)와 유사하지만, 쉴드 구조(54)에서 추가적인 탑 부분을 갖는다.
도 8을 계속 참조하면, 인덕터(50)는 상호접속 구조의 복수의 금속층에 배치된다. 도시된 실시예에서, 상호접속 구조는 복수의 금속층(예컨대, Mn, Mn+1, Mn+2, 및 Mn+3)을 포함하고, 여러 층의 비아 피처(또는 비아층)(예컨대, Vn, Vn+1 및 Vn+2)를 더 포함한다. 본 예에서, 코일 피처(52)는 금속층(Mn+2)에 배치되고, 쉴드 구조(54)의 바닥 부분(54c)은 금속층(Mn)에 배치되고, 쉴드 구조(54)의 탑 부분(54d)은 금속층(Mn+3)에 배치되고, 쉴드 구조(54)의 측면 부분들(54a 및 54b)은 금속층들(Mn+1 및 Mn+2)과 비아층들(Vn, Vn+1 및 Vn+2)에 배치된다. 측면 부분들(54a 및 54b) 각각은 Z 축을 따라 적층된 비아 피처 및 금속 라인을 갖는 도전 스택을 포함한다. 도전 스택은 수평적으로 확장되고 코일 피처(52)로 휘어진다. 코일 피처(52)는 도 8에 예시된 바와 같은 측면 부분들(54a 및 54b)에 대한 간격(S)을 갖도록 위치되고, 폭(W)를 갖는다. 파라미터들(S 및 W)은 인덕터(50)의 특성을 조정하는데 이용되는 조정 가능 파라미터들이다. 예를 들어, 파라미터들(S 및 W)은 인덕터의 저속파(slow-wave) 피처를 생성하기 위해 설계되고 크기를 바꿀 수 있다.
쉴드 구조(54)의 바닥 부분(54c) 및 탑 부분(54d)의 각각은 일 실시예에 따라 도 7에 도시된 바와 같은 구조로 설계된다. 예를 들어, 탑 부분(54d) (또는 바닥 부분(54c))은 X 축 및 Y 축에 의해 정의된 면에 걸쳐 진다. 탑 부분(54d)은 동일한 금속층(이 예에서 Mn+3)에 속한 다양한 금속 라인을 포함한다. 특히, 탑 부분(54d)은 바닥 부분(54c)과 동일할거나 유사한 구조를 갖는다. 예를 들어, 탑 부분(54d)은 제1 방향의 복수의 금속 라인들을 포함하고, 제1 방향에 수직인 제2 방향의 두 개의 측면 금속 라인들을 더 포함한다. 제2 방향은 실질적으로 코일 피처(52)의 방향을 따른다. 그러므로, 제2 방향은 코일 피처에 따라 변한다. 두 개의 측면 금속 라인들은 금속 라인에 접속되고 금속 라인을 둘러싼다. 일 실시예에서, 복수의 금속 금속 라인들은 동일한 폭(SL) 및 동일한 간격(SS)을 갖는 주기적 구조로 구성된다. W, S, SS 및 SL를 비롯한 쉴드 구조의 다양한 기하학적 치수들은 감소된 폼 팩터 및 장치 크기를 위한 저속파를 생성하기 위해 설계 및 조정된다.
다양한 실시예들에서, 쉴드 구조(54)는 상이하게 설계될 수 있다. 일 실시예에서, 두 개의 측면 부분들(54a 및 54b), 바닥 부준(54c), 및 탑 부분(54d)을 갖는 쉴드 구조(54)는 세 개의 금속층(Mn, Mn+1, Mn+2)과 같은 다른 다수의 금속층을 포함한다. 이 경우에서, 코일 피처(52)는 Mn+1 층에 배치된다.
코일 피처(52)를 다시 참조하면, 이것은 다양한 기하학적 크기 및 임의의 적절한 수의 턴으로 설계될 수 있다. 이것은 도 9를 참조하여 보다 자세하게 설명된다. 도 9는 인덕터 코일(52)의 배경도이다. 인덕터(52)는 각각이 각각의 금속층에 배치되고 하나 이상의 금속층에서 그리고 하나 이상의 비아층에서 다양한 금속 피처의 수직 스택을 통해 또는 비아 피처를 통해 접속된 두 개의 예시적인 턴을 포함한다. 인덕터(52)의 각각의 턴은 8각형, 직사각형 또는 정사각형과 같은 다각형으로 설계될 수 있다. 다른 실시예에서, 인덕터(52)는 수직으로 확장된 복수의 턴을 포함하여, 커패시터는 실질적으로 에워싸이고 LC 탱크와 같은 대응하는 수동 장치 주변의 도전 피처로부터 효과적으로 차폐된다.
이제, 도 4를 다시 참조하면, 수동 장치(38)에서 커패시터(40)는 애노드 구성요소 및 캐소드 구성요소를 포함한다. 특히, 캐소드 구성요소는 애노드 구성요소와 맞물려 있다. 커패시터(40)의 다양한 실시예들이 이하에 제공되고 기술된다.
도 10은 도 4의 커패시터(40)의 일 실시예의 배경도이다. 도 10에서, 커패시터(60)는 애노드 구성요소(62) 및 캐소드 구성요소(64)를 포함한다. 애노드 구성요소(62)는 복수의 수평으로 확장한 긴 피처(66)를 포함하고, 캐소드 구성요소(64)는 복수의 수평으로 확장한 긴 피처(68)를 포함한다. 실시예에서, 긴 피처(66) 및 긴 피처(68)는 기판(32)의 표면(34)에 실질적으로 평행한 면으로 확장한다. 긴 피처(66) 및 긴 피처(68)는 상호접속 구조(36)의 복수의 상이한 금속층에 속할 수 있다. 도시된 실시예에서, 이러한 긴 피처(66)는 유효 정전용량을 증가시키기 위해 긴 피처(68)와 Y 방향으로 맞물리게 된다.
도 11은 도 4의 커패시터(40)의 다른 실시예의 배경도이다. 도 11에서, 커패시터 장치(70)는 애노드 구성요소(72) 및 캐소드 구성요소(74)를 포함한다. 애노드 구성요소(72)는 복수의 수평으로 확장한 긴 피처(76)를 포함하고, 캐소드 구성요소(74)는 복수의 수평으로 확장한 긴 피처(78)를 포함한다. 실시예에서, 긴 피처(76) 및 긴 피처(78)는 기판(32)의 표면(34)에 실질적으로 평행한 면으로 확장한다. 긴 피처(76) 및 긴 피처(78)는 상호접속 구조(36)의 복수의 상이한 금속층에 속할 수 있다. 도시된 실시예에서, 이러한 긴 피처(76)는 유효 정전용량을 증가시키기 위해 긴 피처(78)와 Z 방향 및 Y 방향으로 맞물리게 된다.
도 12는 본 개시의 양태에 따라 구성된 도 4의 커패시터(40)의 다른 실시예의 배경도이다. 커패시터(80)는 애노드 구성요소(82) 및 캐소드 구성요소(84)를 포함한다. 애노드 구성요소(82)는 복수의 도전 스택(86)을 포함한다. 캐소드 구성요소(84)는 복수의 도전 스택(88)을 포함한다. 본 개시의 다양한 양태에 따르면, 이러한 도전 스택들(86 및 88) 각각은 도전성 구성요소를 상호접속하는 복수의 금속 라인 및 복수의 비아를 포함한다. 예로써, 이것은 금속 라인(89A, 89B, 89C, 및 89D)은 물론 비아(90A, 90B, 90C, 및 90D)를 포함한다. 실시예에서, 금속 라인(89A-89D)은 도 3의 상호접속 구조(36)의 상이한 상호접속층(또는 금속층)에 속한 금속 라인의 서브세트이다. 본 실시예에서, 금속 라인(89A-89D) 및 비아(90A-90D)는 실질적으로 Z 축을 따른 방향으로 정렬된다. 그러나, 대안적인 구성이 다른 실시예들에서 구현될 수 있음을 이해한다. 예를 들어, 각각의 도전 스택의 금속 라인 및 비아는 상호접속될 수 있지만, 반드시 수직으로 정렬될 필요는 없다. 본 개시의 양태에 따라, 각각의 도전 스택은 또한 X 방향 및 Y 방향 모두에서 (또는, X 축 및 Y 축을 따라) 반대 극성의 도전 스택과 맞물리게 된다.
애노드 구성요소(82)는 또한 측면 부분(82A) 및 탑 부분(82B)을 포함하고, 캐소드 구성요소(84)도 또한 측면 부분(84A) 및 바닥 부분(84B)을 포함한다. 측면 부분들(82A 및 84A) 각각은 비아에 의해 수직으로(Z 방향으로) 상호접속되는 복수의 긴 금속 라인을 포함하고, 긴 금속 라인은 Y방향으로 확장된다. 탑 부분(82B) 및 바닥 부분(84B) 각각은 X 방향으로 확장되는 복수의 긴 금속 라인을 포함한다. 탑 부분(82B)의 긴 금속 라인은 동일한 금속층에 있는 금속 라인이고, 바닥 부분(84B)의 긴 금속 라인은 동일한 금속층에 있는 금속 라인이다(그러나, 탑 부분(82B)의 금속층과는 상이한 금속층임).
커패시터(80)는 다른 실시예들에서 상이하게 구현될 수 있음을 이해한다. 예를 들어, 커패시터 장치(80)는, 그 전체 내용이 참조용으로써 본 명세서에 통합된, 2011년 6월 10자에 출원된 발명의 명칭이 "A VERTICAL INTERDIGITATED SEMICONDUCTOR CAPACITOR"인 미국 특허 출원 번호 제13/158,044호에 상세하게 기술된 바와 같은 서로 맞물린 구조를 이용하여 구현될 수 있다. 일 실시예에서, 애노드 구성요소(82)는 바닥 부분을 가질 수 있고, 대신에 캐소드 구성요소(84)는 탑 부분을 가질 수 있다. 다른 실시예에서, 측면 부분, 탑 부분 및 바닥 부분은 또한 대안 형태 및 디자인을 가질 수 있다.
도 13은 본 개시의 양태에 따라 구성된 도 4의 커패시터(40)의 다른 실시예의 배경도이다. 커패시터(90)는 애노드 구성요소(92) 및 캐소드 구성요소(94)를 포함한다. 애노드 구성요소(92) 및 캐소드 구성요소(94) 각각은 복수의 도전 피처를 포함한다. 특히, 애노드 구성요소(92)는 복수의 제1 도전 피처(96)를 포함한다. 캐소드 구성요소(94)는 복수의 제2 도전 피처(98)를 포함한다. 제1 도전 피처(96)는 Y축 및 Z축 모두를 따라 제2 도전 피처(98)와 맞물리게 된다. 본 개시의 다양한 양태에 따라, 이러한 도전 피처들(96 및 98) 각각은 X 방향을 따라 확장된 두 개의 금속 라인; 및 두 개의 금속 라인을 상호접속하고 Z 방향을 따라 확장된 적어도 하나의 비아 피처를 포함한다. 두 개의 금속 라인은 각각의 금속층에 속한다. 비아 피처는 X 방향 및 Y 방향을 따라 실질적으로 동일한 치수를 갖도록 설계된다. 대안적으로, 비아 피처는 X 방향을 따른 제1 치수 및 Y 방향을 따른 제2 치수를 걸치도록 설계된다. 제1 치수는 실질적으로 제2 치수보다 크다. 대안적인 실시예에서, 도전 피처(96 및 98)는 오직 Y 방향에서만 맞물리게 된다.
애노드 구성요소(92)는 또한 측면 부분(92A)을 포함하고, 캐소드 구성요소(94)도 또한 측면 부분(94A)을 포함한다. 측면 부분들(92A 및 94A) 각각은 비아에 의해 수직으로(Z 방향으로) 상호접속된 복수의 금속 라인을 포함하고, 금속 라인은 Y 방향으로 확장된다. 측면 부분들(92A 및 94A)에서 금속 라인은 각각의 금속층에 속한다. 도 13에 도시된 한 예로서, 측면 부분들(92A 및 94A)은 6개의 연속 금속층에 형성된다. 일 실시예에서, 측면 부분들(92A 및 94A) 각각은 Y축 및 Z축에 의해 정의된 면에 걸친다. 더욱이, 측면 부분들(92A 및 94A)은 X 방향으로 볼 때 도전 피처들(96 및 98)의 배열에 맞춰 정렬된 영역에 정의된다.
도전 피처(96)는 X 방향으로 확장되고 측면 부분(92A)에 접속한다. 도전 피처(98)는 X 방향으로 확장되고 측면 부분(94A)에 접속한다. 다른 실시예에서, 애노드 구성요소(92)는 오른쪽 측면에 위치하는 측면 부분(92A)를 갖고 도전 피처(96)에 접속될 수 있고, 캐소드 구성요소(94)는 왼쪽 측면에 위치하는 측면 부분(98)를 갖고 도전 피처(94A)에 접속될 수 있음을 이해한다. 다른 실시예에서, 측면 부분들은 또한 대안 형태 및 디자인을 가질 수 있다.
인덕터(42)의 구조는 다른 실시예들에 따라 도 14 및 도 15에 추가적으로 나타난다. 도 14 및 도 15는 인덕터(50)의 개략적인 단편도이다. 도 14(또는 도 15)에 나타난 인덕터(50)는 단지 도 4의 인덕터(42)의 세그먼트(44)이다. 도 14를 참조하면, 인덕터(50)는 하나 이상의 턴으로 감기고 유도를 위해 전기 신호를 취하도록 구성된 코일 피처(52)를 포함한다. 일 실시예에서, 코일 피처(52)는 상호접속 구조의 다른 부분을 이용하여 형성된 금속 라인을 포함한다. 인덕터(50)는 커패시터(40)로부터 인덕터(50)의 코일 피처(52)를 차폐하도록 구성된 쉴드 구조(54) 및 상호접속 구조의 다른 가까운 도전성 피처를 더 포함한다. 쉴드 구조(54)는 복수의 금속 라인 및 각각의 금속 라인을 접속하는 비아 피처를 포함한다. 이 예시적인 실시예에서, 쉴드 구조(54)는 그라운드 라인과 결합되도록 구성된다. 다른 실시예에서, 쉴드 구조(54)는 코일 피처가 슬롯에 위치되도록 슬롯 형태(slot-type) 구성으로 설계된다. 특히, 쉴드 구조(54)는 코일 피처(52)의 양측에 배치된 제1 측면 부분(54a) 및 제2 측면 부분(54b)을 포함한다. 측면 부분들(54a 및 54b) 각각은 코일 피처(52)에 차폐 기능을 제공하기 위해 수직으로 확장되는 복수의 금속 라인 및 복수의 비아 피처를 포함한다. 특히, 측면 부분들(54a 및 54b)은 (Z 축을 따라) 수직적으로 걸쳐 있다. 또한, 측면 부분들(54a 및 54b)은 (X 축 및 Y 축에 의해 정의된 면에서) 수평으로 걸쳐 있고, 커패시터(40)를 둘러싸고 하나 이상의 턴을 형성하기 위해 코일 피처로 휘어진다. 예를 들어, 측면 부분들(54a 및 54b)의 각각의 세그먼트에서 금속 라인 및 비아 피처는 X 축 및 Y 축에 의해 정의된 기판의 면에서의 방향을 따라 확장된다. 쉴드 구조(54)는 코일 피처(52)의 각각의 부분 밑에 있고 제1 측면 부분 및 제2 측면 부분(54a 및 54b)과 접속된 바닥 부분(54c)을 더 포함한다. 도 15에 예시된 인덕터(50)의 다른 실시예들에서, 쉴드 구조(54)는 추가적으로 코일 피처(52)의 각각의 부분을 오버레이하고 제1 측면 부분 및 제2 측면 부분(54a 및 54b)과 접속된 탑 부분(54d)을 포함한다.
수동 장치(38)는 다른 실시예들에서 상이하게 구현될 수 있음을 이해한다. 예를 들어, 커패시터(40)는 맞물린 구조를 이용하여 구현될 수 있다. 일부 다른 실시예들에서, 커패시터(40)는 FinFET 버랙터와 같은 버랙터를 이용하여 구현될 수 있고, 버랙터는 금속 게이트 또는 금속 게이트의 조합물을 갖는 것이다.
인덕터 장치 및 본 개시의 인덕터 장치를 통합하는 LC 탱크는 종래의 인덕터 및 종래의 LC 탱크에 비해 이점을 제공한다. 다른 실시예들은 상이한 이점들을 제공할 수 있고, 어떠한 특별한 이점도 모든 실시예들에 대해 요구되지 않음을 이해한다. 수동 장치(38)에 의해 제공되는 한 이점은 감소된 회로 영역이고, 개시된 설계는 수동 장치 주변의 상호접속 구조의 구성에 더 많은 면역력이 있다는 것이다. 인덕터의 코일 피처(52)가 개시된 쉴드 구조(54)에 의해 차폐되기 때문에, 커패시터(40)는 인덕터(42)와 동일한 영역에 위치될 수 있다. 특히, 커패시터(40)는 간섭을 일으키지 않고 인턱터 안에 배치된다. 이 구조는 유연한 금속 라우팅을 제공한다. 슬롯 쉴드 구조는 저속파 효과를 생성하고, 그로 인해 유용한 칩 영역의 보다 효율적인 활용을 야기한다.
수동 장치(38)에 의해 제공되는 다른 이점은 개시된 구조 및 방법이 정확한 인덕턴스 예측을 위한 효율적인 방식을 제공한다는 것이다. 기존의 방법에서, 이것은 더 많은 실리콘 테이프 아웃 시간(tape-out time)이 걸리고, 마이트로파 회로 설계에서 원하는 공진 주파수를 획득하기 위해 더 많은 노력을 한다. 수동 장치(38)(예컨대, LC 탱크)의 개시된 구조 및 방법은 리턴 경로를 정의하는 쉴드 구조(54)를 가져서, 그로 인해 유연한 인덕턴스 값 조정을 야기한다.
수동 장치(38)에 의해 제공되는 다른 이점은 주변 환경에 대한 수동 장치의 면역력이 있고, 기판에서 그리고 수동 장치(38) 주변의 상호접속 구조에서 손실이 감소한다는 것이다.
본 개시의 쉴드 구조(54)를 갖는 수동 장치에 의해 제공되는 또 다른 이점은 열 잡음이 더욱 줄어든다는 것이다. 본 명세서에서, 인덕터는 종래의 인덕터의 인덕턴스 값과 동일한 인덕턴스 값을 획득할 수 있지만 더욱 짧은 길이의 코일을 이용한다. 코일의 길이가 더욱 짧아지면 인덕터의 기생 저항값을 더욱 줄어든다. 저항값이 더욱 줄어들면 열 잡음을 감소시키고, 열 잡음은 4KTR과 연관되고, 여기서, K는 볼츠만 상수, T는 켈빈 단위의 저항의 절대 온도, R은 옴 단위의 저항의 저항값이다. 그러므로, 본 명세서에서 인덕터 장치는 종래의 인덕터 장치보다 더욱 낮은 열 잡음을 달성할 수 있다. 게다가, 줄어든 기상 저항은 인덕터는 물론 대응하는 수동 장치의 품질 계수를 증가시킨다.
쉴드 구조를 갖는 수동 장치에 의해 제공되는 추가의 이점은 더욱 정확한 공진 주파수 조정이다. 본 명세서에 개시된 LC 탱크는 명확하게 리턴 경로를 정의한다. 인덕터 장치의 인덕턴스 값은 그 권선을 변경함으로써 유연하게 조정될 수 있다. LC 탱크의 공진 주파수는
Figure pat00001
처럼 인덕터의 인덕턴스 x 커패시터의 커패시턴스)의 역 제곱근에 관련되고, 여기서 L과 C는 인덕턴스 및 커패시턴스에 각각 대응한다. 따라서, 인덕턴스 조정의 유연성은 공진 주파수가 역시 유연하게 조정될 수 있음을 의미한다. 이것은 또한 실리콘 테이프 아웃 시간을 줄일 수 있고, 이는 제조 비용을 줄이고 타임 투 마켓 지연을 줄인다.
본 개시는 LC 탱크와 같은 회로의 일부 또는 기능 회로를 형성하기 위해 결합된 인덕터와 커패시터를 포함하는 수동 장치의 다양한 실시예들을 제공한다. 특히, 수동 장치에서, 커패시터는 인덕터에 의해 둘러싸인다. 인덕터는 코일 피처 및, 이 코일 피처를 둘러싼 쉴드 피처를 포함한다. 쉴드 피처는 그라운드 라인에 접속되도록 구성될 수 있고, 코일 피처를 이용하여 전송 라인 인덕터 구조를 형성한다. 다른 실시예들은 본 개시의 사상에 따라 구현될 수 있다. 일 실시예에서, 쉴드 구조의 측면 부분들은 더 많은 금속층에 형성될 수 있다. 다른 실시예들에서, 커패시터는 버랙터와 같은 임의의 적합한 커패시티브 구조를 포함할 수 있다. 또 다른 실시예에서, 인덕터는 하나의 턴, 턴의 일부, 두 개 이상의 턴을 포함한다. 예를 들어, 코일은 단지 절반의 턴 또는 심지어 직선 또는 접속된 두 개의 직선을 포함한다. 이에 따라, 쉴드 구조가 구성된다.
또 다른 실시예에서, 쉴드 구조는 그 안에 정의된 어떤 패턴도 없는 오직 도전 시트만 있는 판 쉴드 구조를 포함한다. 예를 들어, 쉴드 구조의 측면 부분들은 각각 도전 판을 형성하기 위해 구성된 적어도 하나의 긴 비아 피처 및 두 개 이상의 금속 라인을 포함하는 두 개의 판 피처이다. 다른 예에서, 바닥 부분 (및/또는 탑 부분)은 하나의 금속층에 있는 도전 판을 포함한다. 이 예에서, 도전 판은 큰 연속 도전 피처에 함께 합병되는 복수의 병렬 금속 라인으로 간주될 수 있다. 또 다른 실시예에서, 적어도 쉴드 구조의 측면 부분들, 바닥 부분, 및 탑 부분의 서브세트는 도전 판을 포함한다. 도전 판은 제1 방향에서 제1 치수(D1)를 갖고 제2 방향에서 제2 치수(D2)를 갖는 2 차원(예컨대, X 방향 및 Y 방향)으로 확장된 피처이다. 제1 치수(D1) 및 제2 치수(D2)의 각각은 실질적으로 금속 라인의 각각의 폭보다 크다.
따라서, 본 개시는 반도체 장치의 일 실시예를 제공한다. 반도체 장치는 X 축, 및 X 축에 수직인 Y 축에 의해 정의된 표면을 구비한 기판; 및 기판 위에 배치된 커패시터; 기판의 표면 위에 배치되고 커패시터를 둘러싼 코일 피처를 구비한 인덕터; 및 기판 위에 있고 코일 피처 주변에 구성된 쉴드 구조를 포함한다.
일 실시예에서, 커패시터 및 인덕터는 인덕터 커패시터(LC) 탱크를 형성하기 위해 결합된다. 다른 실시예에서, 쉴드 구조는 그라운드 전력 라인에 결합되도록 구성된다.
또 다른 실시예에서, 쉴드 구조는 기판의 표면에 모두 수직인 제1 측면 부분 및 제2 측면 부분을 포함하고, 제1 측면 부분 및 제2 측면 부분은 코일 피처에 의해 개재(interpose)된다. 한 예에서, 제1 측면 부분 및 제2 측면 부분 각각은 각각의 금속층에 각각 속해 있는 제1 금속 라인과 제2 금속 라인; 및 X 축 및 Y 축에 수직인 제3 축을 따라 제1 금속 라인 및 제2 금속 라인을 접속하는 비아 피처를 포함한다. 이 예를 증진하기 위해서, 비아 피처는 긴 비아 피처이다.
다른 실시예에서, 쉴드 구조는 인덕터의 코일 피처를 차폐하기 위해 제1 측면 부분 및 제2 측면 부분과 함께 구성된 바닥 부분을 더 포함한다. 한 예에서, 쉴드 구조의 바닥 부분은 동일한 금속층에 있는 복수의 금속 라인을 포함하고, 이 복수의 금속 라인은, 이웃 금속 라인 간의 거리가 실질적으로 동일하도록 주기적 구조로 구성된다. 또 다른 실시예에서, 쉴드 구조는 코일 피처를 에워싸도록 제1 측면 부분, 제2 측면 부분, 및 바닥 부분과 함께 구성된 탑 부분을 더 포함한다.
다른 실시예에서, 커패시터는 복수의 제1 도전 피처를 포함하는 애노드 구성요소 및 복수의 제2 도전 피처를 포함하는 캐소드 구성요소를 포함하고, 제1 도전 피처는 제2 도전 피처와 맞물리게 된다.
한 예에서, 제1 도전 피처는 기판의 표면에 수직인 Y 축 및 Z 축 모두를 따라 제2 도전 피처와 맞물리게 된다. 이 예를 증진하기 위해서, 제1 도전 피처 및 제2 도전 피처 각각은 X 축을 따라 확장된 두 개의 금속 라인; 및 두 개의 금속 라인을 상호접속하고 Z 축을 따라 확장된 적어도 하나의 금속 비아를 포함한다.
다른 예에서, 제1 도전 피처 및 제2 도전 피처 각각은 기판의 표면에 수직인 Z 축을 따라 확장하고, 제1 도전 피처는 X 축 및 Z 축 모두를 따라 제2 도전 스택과 맞물리게 된다.
다른 예에서, 제1 도전 피처 및 제2 도전 피처 각각은 복수의 비아 피처에 의해 제 3 축을 따라 상호접속된 복수의 금속 라인; 및 기판 위에 배치된 복수의 상호접속층을 갖는 상호접속 구조를 포함하고, 금속 라인 각각은 상호접속 구조의 각각의 상호접속층에 속한다.
또 다른 실시예에서, 인덕터의 코일 피처는 제1 금속층의 제1 부분 및 제2 금속층의 제2 부분을 갖고, 제1 부분 및 제2 부분은 적어도 하나의 비아 피처에 의해 접속된다.
본 개시는 또한 반도체 장치의 다른 실시예를 제공한다. 반도체 장치는 반도체 기판; 및 반도체 기판 위에 형성된 상호접속 구조를 포함한다. 상호접속 구조는 애노드 구성요소 및 캐소드 구성요소를 갖는 커패시터; 커패시터 주위에서 감겨 있고 커패시터와 결합된 인덕터를 포함하고, 이 인덕터는 코일 피처 및 코일 피처를 둘러싼 쉴드 구조를 포함한다.
반도체 장치의 일 실시예에서, 쉴드 피처는 그라운드 라인에 접속되고, 쉴드 피처는 코일 피처에 의해 개재된 제1 측면 부분 및 제2 측면 부분, 및 인덕터 코일 밑에 있고 제1 측면 부분 및 제2 측면 부분에 접속된 바닥 부분을 더 포함한다. 실시예를 증진하기 위하여, 바닥 부분은 복수의 동일하게 이격된 복수의 금속 라인을 포함한다.
다른 실시예에서, 커패시터는 복수의 제1 도전 피처를 포함하는 애노드 구성요소 및 복수의 제2 도전 피처를 포함하는 캐소드 구성요소를 포함하고, 제1 도전 피처는 제2 도전 피처와 맞물리게 된다.
본 개시는 또한 반도체 장치를 제조하는 방법의 실시예를 제공한다. 방법은 기판을 제공하는 단계; 및 기판 위에 상호접속 구조를 형성하는 단계를 포함하고, 상호접속 구조는 복수의 비아에 의해 상호접속된 복수의 도전 라인을 구비하며, 상기 상호접속 구조 형성 단계는 도전 라인의 서브세트 및 비아의 서브세트를 이용하여 인덕터 커패시터(LC) 탱크를 형성하는 단계를 포함한다. LC 탱크는 애노드 구성요소, 및 애노드 구성요소와 맞물려 있는 캐소드 구성요소를 구비하도록 형성된 커패시터를 포함한다. LC 탱크는 코일 피처, 및 이 코일 피처를 둘러싼 쉴드 피처를 구비한 인덕터를 포함하고, 코일 피처 및 쉴드 구조 모두는 커패시터 주위에 감겨진다.
당업자가 이어지는 상세한 설명을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.
32: 기판
34: 상위 표면
36: 상호접속 구조
38: 수동 장치
40: 커패시터
42: 인덕터
52: 코일 피처, 권선 피처
54: 쉴드 구조
56, 58: 금속 라인
62: 애노드 구성요소
64: 캐소드 구성요소

Claims (10)

  1. 반도체 장치에 있어서,
    X 축, 및 상기 X 축에 수직인 Y 축에 의해 정의된 표면을 구비한 기판;
    상기 기판 위에 배치된 커패시터;
    상기 기판의 표면 위에 배치되고 상기 커패시터를 둘러싼 코일 피처를 구비한 인덕터; 및
    상기 기판 위에 있고 상기 코일 피처 주변에 구성된 쉴드 구조
    를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 쉴드 구조는 그라운드 전력 라인에 결합되도록 구성되는 것인, 반도체 장치.
  3. 제1항에 있어서, 상기 커패시터 및 인덕터는 인덕터 커패시터(inductor capacitor; LC) 탱크를 형성하기 위해 결합되는 것인, 반도체 장치.
  4. 제1항에 있어서, 상기 쉴드 구조는 상기 기판의 표면에 모두 수직인 제1 측면 부분 및 제2 측면 부분을 포함하고, 상기 제1 측면 부분 및 제2 측면 부분은 상기 코일 피처에 의해 개재(interpose)되는 것인, 반도체 장치.
  5. 제1항에 있어서, 상기 커패시터는 복수의 제1 도전 피처를 포함하는 애노드 구성요소 및 복수의 제2 도전 피처를 포함하는 캐소드 구성요소를 포함하고, 상기 제1 도전 피처는 상기 제2 도전 피처와 맞물려 있는 것인, 반도체 장치.
  6. 반도체 장치에 있어서,
    반도체 기판; 및
    상기 반도체 기판 위에 형성된 상호접속 구조를 포함하고, 상기 상호접속 구조는,
    애노드 구성요소 및 캐소드 구성요소를 갖는 커패시터; 및
    상기 커패시터 주위에 배치되고 상기 커패시터와 결합된 인덕터
    를 포함하고, 상기 인덕터는 코일 피처, 및 상기 코일 피처를 둘러싼 쉴드 구조를 포함하는 것인, 반도체 장치.
  7. 제6항에 있어서, 상기 인덕터는 상기 커패시터 주변에 감겨있는 것인, 반도체 장치.
  8. 제6항에 있어서, 상기 쉴드 구조는 그라운드 라인에 접속되고, 상기 쉴드 구조는,
    상기 코일 피처에 의해 개재된 제1 측면 부분 및 제2 측면 부분, 및
    상기 코일 피처 밑에 있고 상기 제1 측면 부분 및 제2 측면 부분에 접속된 바닥 부분을 더 포함하는 것인, 반도체 장치.
  9. 제6항에 있어서, 상기 애노드 구성요소는 복수의 제1 도전 피처를 포함하고, 상기 캐소드 구성요소는 복수의 제2 도전 피처를 포함하며, 상기 제1 도전 피처는 상기 제2 도전 피처와 맞물려 있는 것인, 반도체 장치.
  10. 반도체 장치를 제조하는 방법에 있어서,
    기판을 제공하는 단계; 및
    상기 기판 위에 상호접속 구조를 형성하는 단계를 포함하고, 상기 상호접속 구조는 복수의 비아에 의해 상호접속된 복수의 도전 라인을 구비하며, 상기 상호접속 구조 형성 단계는 상기 도전 라인의 서브세트 및 상기 비아의 서브세트를 이용하여 인덕터 커패시터(LC) 탱크를 형성하는 단계를 포함하며,
    상기 LC 탱크는 애노드 구성요소, 및 상기 애노드 구성요소와 맞물려 있는 캐소드 구성요소를 구비하도록 형성된 커패시터를 포함하고,
    상기 LC 탱크는 코일 피처, 및 상기 코일 피처를 둘러싼 쉴드 피처를 구비한 인덕터를 포함하고, 상기 코일 피처 및 쉴드 구조 모두는 상기 커패시터 주위에 감겨있는 것인, 반도체 장치 제조 방법.
KR1020120038519A 2011-10-13 2012-04-13 수직 방향 반도체 장치 및 수직 방향 반도체 장치의 쉴드 구조 KR101474600B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/272,866 2011-10-13
US13/272,866 US8809956B2 (en) 2011-10-13 2011-10-13 Vertically oriented semiconductor device and shielding structure thereof

Publications (2)

Publication Number Publication Date
KR20130040115A true KR20130040115A (ko) 2013-04-23
KR101474600B1 KR101474600B1 (ko) 2014-12-18

Family

ID=48063076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120038519A KR101474600B1 (ko) 2011-10-13 2012-04-13 수직 방향 반도체 장치 및 수직 방향 반도체 장치의 쉴드 구조

Country Status (3)

Country Link
US (2) US8809956B2 (ko)
KR (1) KR101474600B1 (ko)
CN (1) CN103050483B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11154490B2 (en) 2016-11-28 2021-10-26 L'oreal Composition for keratin fibers

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941195B2 (en) * 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8405482B2 (en) * 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors
US8675368B2 (en) 2011-08-18 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US9293521B2 (en) 2012-03-02 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Concentric capacitor structure
US20130334657A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Planar interdigitated capacitor structures and methods of forming the same
US10147530B2 (en) * 2013-03-15 2018-12-04 Wispry, Inc. Tuning systems, devices and methods
DE102013106693A1 (de) * 2013-06-26 2014-12-31 Technische Universität Dresden Bauelementanordnung
US9362606B2 (en) * 2013-08-23 2016-06-07 International Business Machines Corporation On-chip vertical three dimensional microstrip line with characteristic impedance tuning technique and design structures
US9865121B2 (en) * 2013-09-20 2018-01-09 Bally Gaming, Inc. Modular gaming terminal configurations
US9806144B2 (en) * 2013-11-13 2017-10-31 Qualcomm Incorporated Solenoid inductor in a substrate
US9583554B1 (en) * 2014-12-23 2017-02-28 Altera Corporation Adjustable ground shielding circuitry
US9484312B2 (en) * 2015-01-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor shielding structure, integrated circuit including the same and method of forming the integrated circuit
US20160343796A1 (en) * 2015-05-22 2016-11-24 Mediatek Inc. Capacitor structure and method for forming the same
US9489606B1 (en) * 2015-08-31 2016-11-08 Verily Life Sciences Llc Integrated on-chip antenna
CN106531410B (zh) * 2015-09-15 2019-08-27 臻绚电子科技(上海)有限公司 线圈，电感元件及制备应用于电感元件的线圈的方法
US10497646B2 (en) * 2016-07-28 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-mode wireless charging device
CN106024340A (zh) * 2016-08-02 2016-10-12 成都线易科技有限责任公司 具有屏蔽结构的变压器
US10510663B2 (en) * 2017-03-30 2019-12-17 Globalfoundries Inc. Transistor structures having electrically floating metal layer between active metal lines
US10236573B2 (en) 2017-06-20 2019-03-19 Qualcomm Incorporated On-chip coupling capacitor with patterned radio frequency shielding structure for lower loss
US10672704B2 (en) * 2017-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with polygonal inductive device
US10643985B2 (en) 2017-12-15 2020-05-05 Qualcomm Incorporated Capacitor array overlapped by on-chip inductor/transformer
US10600731B2 (en) * 2018-02-20 2020-03-24 Qualcomm Incorporated Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
CN108347229A (zh) * 2018-03-19 2018-07-31 南京邮电大学 一种具有高性能电容、电感的ltcc正交型耦合器
US10658973B2 (en) * 2018-04-30 2020-05-19 International Business Machines Corporation Reconfigurable allocation of VNCAP inter-layer vias for co-tuning of L and C in LC tank
US10770457B2 (en) * 2018-11-06 2020-09-08 Nxp Usa, Inc. Compensated alternating polarity capacitive structures
US10790567B2 (en) * 2019-02-18 2020-09-29 Qorvo Us, Inc. Enhanced air core transmission lines and transformers
US11011459B1 (en) * 2020-02-06 2021-05-18 Qualcomm Incorporated Back-end-of-line (BEOL) on-chip sensor
FR3115926B1 (fr) 2020-11-03 2023-06-09 St Microelectronics Rousset Circuit intégré comportant une structure capacitive du type métal-isolant-métal et procédé de fabrication correspondant
CN114141472B (zh) * 2021-01-19 2024-01-16 西安电子科技大学 基于穿透通孔的高集成度高屏蔽的变压器结构

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022085A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 半導体装置及びその製造方法
US6383858B1 (en) * 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6600208B2 (en) * 2000-09-11 2003-07-29 Texas Instruments Incorporated Versatile system for integrated circuit containing shielded inductor
US6534843B2 (en) * 2001-02-10 2003-03-18 International Business Machines Corporation High Q inductor with faraday shield and dielectric well buried in substrate
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
US6653557B2 (en) * 2002-02-27 2003-11-25 Jds Uniphase Corporation Faraday cage and ceramic walls for shielding EMI
CN1450642A (zh) * 2002-04-05 2003-10-22 台湾积体电路制造股份有限公司 螺旋电感内含垂直电容的结构
TW548779B (en) 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
CN1826670B (zh) * 2003-07-23 2012-12-05 Nxp股份有限公司 用于具有最小图案密度要求的半导体技术的电感和电容元件
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7485912B2 (en) * 2006-03-28 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible metal-oxide-metal capacitor design
US7750408B2 (en) * 2007-03-29 2010-07-06 International Business Machines Corporation Integrated circuit structure incorporating an inductor, a conductive sheet and a protection circuit
US8169050B2 (en) * 2008-06-26 2012-05-01 International Business Machines Corporation BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
US7994609B2 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8279025B2 (en) 2008-12-09 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions
US8324979B2 (en) 2009-02-25 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions
US9111689B2 (en) 2009-07-02 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
US8791784B2 (en) 2011-08-18 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8675368B2 (en) 2011-08-18 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8759893B2 (en) 2011-09-07 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Horizontal interdigitated capacitor structure with vias
US9087838B2 (en) 2011-10-25 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a high-K transformer with capacitive coupling
US8860114B2 (en) 2012-03-02 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a fishbone differential capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11154490B2 (en) 2016-11-28 2021-10-26 L'oreal Composition for keratin fibers

Also Published As

Publication number Publication date
CN103050483B (zh) 2016-05-18
US20140353798A1 (en) 2014-12-04
US20130093045A1 (en) 2013-04-18
KR101474600B1 (ko) 2014-12-18
CN103050483A (zh) 2013-04-17
US8809956B2 (en) 2014-08-19
US9406604B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
KR101474600B1 (ko) 수직 방향 반도체 장치 및 수직 방향 반도체 장치의 쉴드 구조
US8659126B2 (en) Integrated circuit ground shielding structure
KR101398733B1 (ko) 수직 배향된 반도체 소자 및 그 차폐 구조물
US8390095B2 (en) Reducing high-frequency signal loss in substrates
KR101384314B1 (ko) 비아를 이용하여 수평으로 맞물린 커패시터 구조
US8791784B2 (en) Vertically oriented semiconductor device and shielding structure thereof
US8860114B2 (en) Structure and method for a fishbone differential capacitor
US10157706B2 (en) Inductor structure with magnetic material
US9899982B2 (en) On-chip electromagnetic bandgap (EBG) structure for noise suppression
US8951812B2 (en) Vertically oriented semiconductor device and shielding structure thereof
US20140117496A1 (en) Semiconductor device having ground shield structure and fabrication method thereof
US20150325517A1 (en) Structure And Method For A High-K Transformer With Capacitive Coupling
CN103383934A (zh) 半导体互连结构
US9000561B2 (en) Patterned ground shield structures and semiconductor devices
Spataro et al. Design and optimization of silicon-integrated inductive components for automotive radar applications in K-and W-bands
US20240088200A1 (en) Integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant