KR20130038465A - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- KR20130038465A KR20130038465A KR1020110102836A KR20110102836A KR20130038465A KR 20130038465 A KR20130038465 A KR 20130038465A KR 1020110102836 A KR1020110102836 A KR 1020110102836A KR 20110102836 A KR20110102836 A KR 20110102836A KR 20130038465 A KR20130038465 A KR 20130038465A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- semiconductor layer
- electrode
- conductive semiconductor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
- F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
- F21K9/20—Light sources comprising attachment means
- F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
- F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
- F21V29/50—Cooling arrangements
- F21V29/70—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks
- F21V29/83—Cooling arrangements characterised by passive heat-dissipating elements, e.g. heat-sinks the elements having apertures, ducts or channels, e.g. heat radiation holes
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2115/00—Light-generating elements of semiconductor light sources
- F21Y2115/10—Light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Abstract
Description
실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.
비아홀(Via-hole)을 포함하는 발광소자의 경우, 비아홀의 높이 때문에 반도체층의 두께가 일반적인 발광소자보다 두껍게 형성된다. 이에 따라 활성층에서 발광된 빛이 외부로 빠져 나가기까지 빛이 통과해야 하는 이동거리가 길어지며, 이때 활성층의 상부에 존재하는 반도체층에 흡수되는 빛의 양이 많아져서 발광소자의 광 효율이 좋지 못한 문제점이 존재한다.In the case of a light emitting device including a via hole, the thickness of the semiconductor layer is thicker than that of a general light emitting device due to the height of the via hole. Accordingly, the travel distance that light must pass through the light emitted from the active layer to the outside is increased, and at this time, the amount of light absorbed by the semiconductor layer existing on the upper portion of the active layer increases, so that the light efficiency of the light emitting device is not good. There is a problem.
실시예는 발광소자의 반도체층의 두께를 감소시켜 발광소자의 광 추출 효율을 개선하고자 한다.The embodiment is intended to improve the light extraction efficiency of the light emitting device by reducing the thickness of the semiconductor layer of the light emitting device.
실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 하부에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극층; 상기 제2 전극층 하부에 위치하는 하부층과, 상기 하부층으로부터 분기되며 상기 제2 전극층, 제2 도전형 반도체층, 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접하는 적어도 하나의 접촉 전극을 포함하는 제1 전극층; 및 상기 제1 전극층과 상기 제2 전극층 사이 및 제1 전극층과 상기 발광 구조물 사이의 절연층을 포함하고, 상기 제1 도전형 반도체층은 제1 영역 및 상기 제1 영역과 구분되며 상기 제1 영역보다 높이가 낮은 제2 영역의 요철 구조를 포함하고, 상기 요철 구조의 요부가 상기 접촉 전극과 수직적으로 중첩된다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A second electrode layer disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; And a lower layer disposed below the second electrode layer, and at least one contact electrode branched from the lower layer and penetrating the second electrode layer, the second conductive semiconductor layer, and the active layer to contact the first conductive semiconductor layer. A first electrode layer; And an insulating layer between the first electrode layer and the second electrode layer and between the first electrode layer and the light emitting structure, wherein the first conductivity type semiconductor layer is separated from the first region and the first region and is the first region. The uneven structure of the second region having a lower height is included, and the uneven portion of the uneven structure vertically overlaps the contact electrode.
상기 제1 도전형 반도체층의 상면에 러프니스 또는 패턴이 형성될 수 있다.Roughness or a pattern may be formed on an upper surface of the first conductive semiconductor layer.
상기 발광 구조물의 측면에 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층의 적어도 일부를 덮는 패시베이션층을 더 포함할 수 있다.A side surface of the light emitting structure may further include a passivation layer covering at least a portion of the second conductive semiconductor layer, the active layer and the first conductive semiconductor layer.
상기 요철 구조의 요부의 폭이 상기 접촉 전극의 폭과 같거나 넓을 수 있다.The width of the recessed portion of the uneven structure may be equal to or wider than the width of the contact electrode.
상기 요철 구조의 요부의 폭은 상기 접촉 전극의 폭의 1~5 배일 수 있다.The width of the recessed portion of the uneven structure may be 1 to 5 times the width of the contact electrode.
상기 제1 도전형 반도체층과 접하는 상기 접촉 전극의 부분에 러프니스가 형성될 수 있다.Roughness may be formed in a portion of the contact electrode in contact with the first conductivity-type semiconductor layer.
상기 제2 전극층의 일측이 상기 발광 구조물의 외부로 노출되고, 노출된 부분에 전극 패드가 형성될 수 있다.One side of the second electrode layer may be exposed to the outside of the light emitting structure, and an electrode pad may be formed on the exposed portion.
상기 제2 전극층은 상기 제2 도전형 반도체층 하부에 위치하는 오믹층 및 반사층을 포함할 수 있다.The second electrode layer may include an ohmic layer and a reflective layer positioned under the second conductive semiconductor layer.
상기 제2 전극층은 전류 퍼짐층을 포함하고, 상기 전극 패드가 상기 전류 퍼짐층과 접하여 배치될 수 있다.The second electrode layer may include a current spreading layer, and the electrode pad may be disposed in contact with the current spreading layer.
상기 요철 구조의 요부의 측면에 형성되는 패시베이션층을 더 포함할 수 있다.It may further include a passivation layer formed on the side of the recessed portion structure.
다른 실시예에 따른 발광소자는, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 하부에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극층; 상기 제2 전극층 하부에 위치하는 하부층과, 상기 하부층으로부터 분기되며 상기 제2 전극층, 제2 도전형 반도체층, 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접하는 적어도 하나의 접촉 전극을 포함하는 제1 전극층; 및 상기 제1 전극층과 상기 제2 전극층 사이 및 제1 전극층과 상기 발광 구조물 사이의 절연층을 포함하고, 상기 제1 도전형 반도체층은 제1 영역 및 상기 제1 영역과 구분되며 제1 방향으로 상기 제1 영역보다 두께가 얇은 제2 영역을 포함하고, 상기 제1 영역은 상기 접촉 전극과 상기 제1 방향으로 중첩된다.In another embodiment, a light emitting device includes: a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A second electrode layer disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; And a lower layer disposed below the second electrode layer, and at least one contact electrode branched from the lower layer and penetrating the second electrode layer, the second conductive semiconductor layer, and the active layer to contact the first conductive semiconductor layer. A first electrode layer; And an insulating layer between the first electrode layer and the second electrode layer, and between the first electrode layer and the light emitting structure, wherein the first conductivity type semiconductor layer is separated from the first region and the first region in a first direction. And a second region having a thickness thinner than the first region, wherein the first region overlaps the contact electrode in the first direction.
상술한 실시예에 따른 발광소자에 의하면 반도체층의 두께가 감소함에 따라, 활성층에서 발광된 빛이 외부로 방출되기까지 이동하는 거리가 감소하므로 발광소자의 광 추출 효율이 개선될 수 있다.According to the light emitting device according to the embodiment described above, as the thickness of the semiconductor layer decreases, the distance traveled until the light emitted from the active layer is emitted to the outside decreases, thereby improving light extraction efficiency of the light emitting device.
도 1은 실시예에 따른 발광소자를 나타내는 단면도이고,
도 2 내지 도 10은 실시예에 따른 발광소자의 제조 과정을 나타낸 도면이고,
도 11은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이고,
도 12는 실시예에 따른 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면이고,
도 13은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.1 is a cross-sectional view showing a light emitting device according to an embodiment;
2 to 10 are views showing a manufacturing process of a light emitting device according to the embodiment,
11 is a view showing an embodiment of a light emitting device package including a light emitting device according to the embodiment,
12 is a view illustrating an embodiment of a head lamp in which a light emitting device package is disposed according to an embodiment;
13 is a diagram illustrating an example of a display device in which a light emitting device package is disposed.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.
도 1은 실시예에 따른 발광소자를 나타내는 단면도이다.1 is a cross-sectional view showing a light emitting device according to an embodiment.
실시예에 따른 발광소자(100)는 지지기판(110)과, 상기 지지기판(110) 상에 배치된 제1 전극층(120)과, 상기 제1 전극층(120) 상에 배치된 제2 전극층(130)과, 제1 도전형 반도체층(146)과 활성층(144) 및 제2 도전형 반도체층(142)을 포함하는 발광 구조물(140)을 포함한다.The
발광소자(100)는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The
발광 구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
제1 도전형 반도체층(146)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(146)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The first conductivity-
제1 도전형 반도체층(146)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first
제1 도전형 반도체층(146)의 상면에는 광 추출 효율을 향상시키기 위해 러프니스(roughness) 또는 패턴(160)이 형성될 수 있다.Roughness or a
활성층(144)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The
활성층(144)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(144)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The
활성층(144)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the
상기 활성층(144)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다. A conductive cladding layer (not shown) may be formed on or under the
제2 도전형 반도체층(142)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(142)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(142)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(142)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The second conductivity
본 실시예에서, 상기 제1 도전형 반도체층(146)은 n형 반도체층, 상기 제2 도전형 반도체층(142)은 p형 반도체층으로 구현할 수 있다. 또는, 상기 제1 도전형 반도체층(146)은 p형 반도체층으로 상기 제2 도전형 반도체층(142)은 n형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(142) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In the present exemplary embodiment, the first
지지기판(110)은 발광 구조물(140)을 지지하며, 전도성 기판 또는 절연성 기판일 수 있다. 또한, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 지지기판(110)은 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The
지지기판(110) 상에 제1 전극층(120)이 형성된다. 제1 전극층(120)은 금속으로 형성될 수 있으며, 오믹층, 반사층, 접합층 중 적어도 한 층을 포함할 수 있다. 제1 전극층(120)은 후술하는 제1 반도체층(146)과 반사 금속으로 오믹 접촉되거나 전도성 산화물을 이용하여 오믹 접촉될 수 있다.The
제1 전극층(120)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 선택적인 조합으로 이루어질 수 있다. 또한, 제1 전극층(120)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 제1 전극층(120)이 오믹 역할을 수행할 경우, 오믹층은 형성하지 않을 수 있다. The
제1 전극층(120)은 상기 금속들과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.The
또한, 제1 전극층(120)은 접합층을 포함할 수 있으며, 이때 접합층은 배리어 금속 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta 중 적어도 하나를 포함할 수 있다.In addition, the
제1 전극층(120)이 접합층을 포함하지 않는 경우, 도 1에 도시된 바와 같이 지지기판(110)과의 결합을 위하여 별도의 접합층(115)이 형성될 수 있다. 접합층(115)은 예를 들어, Au, Sn, In, Ag, Ni, Nb 및 Cu로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있으나, 이에 한정되지 않는다.When the
제2 전극층(130)은 후술하는 상기 제1 전극층(120)의 하부층(120a) 상에 형성되며, 제2 전극층(130)과 제1 전극층(120) 사이에 절연층(170)이 형성되어 제1 전극층(120)과 제2 전극층(130)이 전기적으로 절연된다.The
제2 전극층(130)은 오믹층/반사층/접합층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/접합층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 제2 전극층(130)은 전류 퍼짐층을 포함할 수 있다. 예를 들어, 제2 전극층(130)은 절연층(170) 상에 전류 퍼짐층(136)과 반사층(134) 및 오믹층(132)이 순차로 적층된 구조일 수 있다.The
전류 퍼짐층(136)은 전기 전도성이 높은 금속으로 형성될 수 있으며, 후술하는 전극 패드(190)와 전기적으로 연결되어 제2 도전형 반도체층(142)에 전류를 공급할 수 있다. 전류 퍼짐층(136)은 예를 들어 Ti, Au, Ni, In, Co, W, Fe 등으로 이루어진 군으로부터 적어도 하나를 선택적으로 포함할 수 있으나, 이에 대해 한정하지는 않는다. The current spreading
전류 퍼짐층(136) 상부에 반사층(134)이 배치되며, 반사도가 50% 이상인 반사 물질로 형성될 수 있다. 반사층(134)은, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(134)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한, 반사층(134)이 발광 구조물(예컨대, 제2 도전형 반도체층(142))과 오믹 접촉하는 물질로 형성될 경우, 후술하는 오믹층(132)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The
제2 도전형 반도체층(142)과 접하여 오믹층(132)이 형성될 수 있다. 제2 도전형 반도체층(142)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 오믹층(132)은 이러한 오믹 특성을 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다. The
오믹층(132)은 발광 구조물(140)과 반사층(134) 사이에 배치되므로 투명 전극 등으로 형성할 수 있고, 층 또는 복수의 패턴으로 형성될 수 있다.Since the
오믹층(132)은 약 200 옹스트롬의 두께일 수 있다. 오믹층(132)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The
제1 전극층(120)은 하부층(120a)과, 상기 하부층(120a)으로부터 분기되어 제2 전극층(120), 제2 도전형 반도체층(142) 및 활성층(144)을 관통하여 상기 제1 도전형 반도체층(146)과 접하는 하나 이상의 접촉 전극(120b)을 포함한다.The
접촉 전극(120b)은 제1 전극층(120)의 하부층(120a)으로부터 복수 개가 서로 이격되어 분기될 수 있다. 접촉 전극(120b)이 복수 개인 경우, 제1 도전형 반도체층(146)에의 전류 공급을 원활하게 수행할 수 있다. 접촉 전극(120b)은 상부에서 바라봤을 때, 방사형 패턴, 십자형 패턴, 라인형 패턴, 곡선형 패턴, 루프 패턴, 고리 패턴, 또는 링 패턴 중 적어도 하나의 패턴일 수 있으나, 이에 한정되는 것은 아니다.The plurality of
한편, 접촉 전극(120b)에는 오믹층이 형성되어 제1 도전형 반도체층(146)과 오믹 접촉할 수 있다.An ohmic layer may be formed on the
제1 도전형 반도체층(146)과 접하는 접촉 전극(120b)의 부분에는 러프니스(122)가 형성될 수 있다. 러프니스(122)는 제1 도전형 반도체층(146)과 접하는 부분에 랜덤한 형태로 거칠기를 형성한 것이다. 러프니스(122)는 습식 식각 공정 또는 건식 식각 공정에 의해 형성할 수 있다.
이러한 러프니스(122)는 제1 전극층(120)과 제1 도전형 반도체층(146)이 접하는 면적을 증가시킨다. 제1 전극층(120)과 제1 도전형 반도체층(146)이 접하는 면적이 증가함에 따라 전극의 접촉 면적이 넓어져 발광소자(100)의 전기적 특성이 개선될 수 있다. 또한, 이러한 러프니스(122)에 의해 제1 전극층(120)과 제1 도전형 반도체층(146) 사이의 접착력이 증가하여 발광소자(100)의 신뢰성이 향상될 수 있다.The
제1 전극층(120)과 제2 전극층(130)의 사이, 그리고 제1 전극층(120)의 접촉 전극(120b)의 측벽에 절연층(170)이 형성되어, 제1 전극층(120)과 다른 층들(130, 142, 144) 사이를 절연시켜 전기적인 쇼트를 차단한다.An insulating
절연층(170)은 비전도성 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 절연층(170)은 실리콘 산화물(SiO2)층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있다.The insulating
제2 전극층(130)의 일측 영역, 예를 들어 도 1에 도시된 실시예에서는 제2 전극층(130)의 전류 퍼짐층(136)의 일측 영역이 발광 구조물(140)의 외부로 노출될 수 있으며, 노출된 제2 전극층(130)의 일측 영역 상에 전극 패드(190)가 형성될 수 있다.One region of the
전극 패드(190)는 예를 들어, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.For example, the
그리고, 발광 구조물(140)의 측면에는 패시베이션층(180)이 형성될 수 있다. 예를 들어, 패시베이션층(180)은 제2 도전형 반도체층(142)과 활성층(144) 및 제1 도전형 반도체층(146)의 일부를 덮도록 배치될 수 있다. The
제1 도전형 반도체층(146)에 존재하는 후술하는 요철 구조(148)의 요부(148a)의 측면에도 패시베이션층(미도시)이 형성될 수 있다.A passivation layer (not shown) may also be formed on the side surface of the recessed
패시베이션층(180)은 절연 물질로 형성되어 발광 구조물(140)과 전극 패드(190) 사이의 전기적인 쇼트를 방지하며, 상기 절연층(170)의 물질과 동일한 물질로 형성될 수 있다.The
상기 제1 도전형 반도체층(146)은 요부(148a)와 상기 요부(148a)보다 높이가 낮은 철부(148b)로 이루어진 요철 구조(148)를 포함하며, 상기 요부(148a)는 제1 전극층(120)의 접촉 전극(120b)과 수직적으로 중첩될 수 있다.The first
또한, 상기 요부(148a)의 형상은 원기둥 형상, 원뿔 형상, 피라미드 형상, 사각기둥 형상, 반원구 형상 중 하나일 수 있으나 이에 한정하지 않는다.In addition, the shape of the
종래에는 제1 전극층의 접촉 전극의 높이만큼의 영역을 확보하기 위하여 제1 도전형 반도체층을 두껍게 형성하기 때문에 전체적으로 발광소자의 두께가 두꺼웠다.Conventionally, since the first conductivity type semiconductor layer is formed thick so as to secure an area equal to the height of the contact electrode of the first electrode layer, the thickness of the light emitting device is thick.
발광 구조물(140)의 상부에 위치하는 제1 도전형 반도체층(146)의 두께가 두꺼우면 활성층(144)에서 발광된 빛이 외부로 방출되기까지 이동하는 거리가 증가하기 때문에, 빛의 이동 과정에서 빛의 일부가 제1 도전형 반도체층에 흡수되어 발광소자의 광 추출 효율이 감소되는 문제점이 있었다.When the thickness of the first conductivity-
실시예에서는 제1 도전형 반도체층(146)이 요철 구조(148)를 갖도록 하여, 요부(148a)에서는 발광소자의 신뢰성 확보를 위하여 접촉 전극(120b)의 상면과 일정 높이차(H2)를 유지하도록 하고, 접촉 전극(120b)이 존재하지 않는 제1 도전형 반도체층(146) 상의 영역에는 철부(148b)를 형성하여 제1 도전형 반도체층(146)의 높이(H3)를 낮춤으로써 발광소자(100)의 광 추출 효율을 개선할 수 있다.In an embodiment, the first
제1 도전형 반도체층(146)의 상면과 접촉 전극(120b) 사이에는 일정한 높이차(H2)를 유지해야 한다. 제1 도전형 반도체층(146)의 상면과 접촉 전극(120b)이 너무 가까우면 제1 도전형 반도체층(146)의 상면에 러프니스나 패턴을 형성하는 텍스쳐링(texturing) 공정시 접촉 전극(120b)의 일부가 외부로 노출되어 전기적 쇼트가 발생할 수 있기 때문이다. 상기 높이차(H2)는 발광소자의 신뢰성을 확보하면서도 광 추출에 방해가 되지 않도록 1~5um를 유지할 수 있다.A constant height difference H 2 must be maintained between the upper surface of the first
제1 도전형 반도체층(146)의 요철 구조(148)에서 철부(148b)와, 발광 구조물(140)의 활성층(144) 사이의 높이차(H3)도 일정한 정도를 유지해야 한다. 제1 도전형 반도체층(146)의 상면과 활성층(142)이 너무 가까우면 제1 도전형 반도체층(146)의 상면에 러프니스나 패턴을 형성하는 텍스쳐링(texturing) 공정시 활성층(144)이 외부로 노출되어 발광소자의 신뢰성을 떨어뜨릴 수 있기 때문이다. 상기 높이차(H3)는 발광소자의 신뢰성을 확보하면서 광 추출에 방해가 되지 않도록 0.5~4um를 유지할 수 있다.In the
또한, 발광 구조물(140)의 전체 높이 H1은 1~5um일 수 있다.In addition, the total height H 1 of the
상기 요철 구조(148)의 요부(148a)는 제1 전극층(120)의 접촉 전극(120b)과 수직적으로 중첩되며, 요부(148a)의 폭(W2)이 접촉 전극(120b)의 폭(W1)과 같거나 이보다 넓을 수 있다.The recessed
요부(148a)의 폭(W2)은 제1 전극층(120)의 하부층(120a)으로부터 분기되어 형성된 접촉 전극들(120b) 사이의 폭에 따라 달라질 수 있으며, 일 예시에서 상기 요부의 폭(W2)은 접촉 전극(120b)의 폭(W1)의 1배 내지 5배일 수 있다.The width W 2 of the
실시예에 의하면 제1 도전형 반도체층(146)의 요부(148a)가 접촉 전극(120b)과 수직적으로 중첩하면서 일정한 높이차(H2)를 유지하므로 발광소자의 신뢰성을 확보할 수 있는 동시에, 접촉 전극(120b)이 위치하지 않는 제1 도전형 반도체층(146)의 영역에는 철부(148b)를 형성하여 제1 도전형 반도체층(146)의 두께를 감소시킴으로써 발광소자의 광 추출 효율을 개선할 수 있다.According to the embodiment, since the
제1 도전형 반도체층(146)의 요철 구조(148)는 제1 도전형 반도체층(146)의 상면에 PR층(Photoresist layer)을 형성하고, 패턴이 형성된 마스크를 상부에 씌운 후 자외선을 조사하여 형성할 수 있다.The
상기 PR층은 빛을 조사받은 부분이 현상할 때 녹아가나는 양상 감광막 또는 빛을 조사받은 부분이 현상할 때 오히려 남게 되는 음성 감광막을 사용할 수 있다.The PR layer may use an aspect photosensitive film that melts when the irradiated portion is developed or a negative photoresist that is left when the irradiated portion is developed.
또한, 활성층(144)에서 발광된 빛이 제1 도전형 반도체층(146)의 상면뿐만 아니라 요부(148a)의 측면 상으로도 방출되므로, 제1 도전형 반도체층(146)에 요철 구조(140)를 형성함으로써 광이 방출되는 면적이 증가하여 발광소자의 광 특성이 개선될 수 있다.In addition, since the light emitted from the
도 2 내지 도 10은 실시예에 따른 발광소자의 제조 과정을 나타낸 도면이다. 이하에서, 도 2 내지 도 10을 참조하여 발광소자의 제조 방법의 일실시예를 설명한다.2 to 10 are views showing a manufacturing process of the light emitting device according to the embodiment. Hereinafter, an embodiment of a manufacturing method of a light emitting device will be described with reference to FIGS. 2 to 10.
도 2에 도시된 바와 같이, 기판(101) 상에 발광 구조물(140)을 성장시킨다.As shown in FIG. 2, the
상기 기판(101)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(101) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(101)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The
발광 구조물(140)은 기판(101) 상에 제1 도전형 반도체층(146)과 활성층(144) 및 제2 도전형 반도체층(142)을 순차적으로 성장시킴으로써 형성될 수 있다.The
발광 구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
제1 도전형 반도체층(146)은 두께 D1으로 성장되며, 접촉 전극을 갖지 않는 일반적인 발광소자에서 형성되는 제1 도전형 반도체층의 두께보다 두껍게 성장된다.The first
발광 구조물(140)과 기판(101) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.A buffer layer (not shown) may be grown between the
그리고, 도 3에 도시된 바와 같이, 제2 도전형 반도체층(142) 상에 제2 전극층(130)을 형성한다. 제2 전극층(130)은 오믹층/반사층/접합층, 오믹층/반사층, 반사층/접합층 중 어느 하나의 형태일 수 있으며, 전류 퍼짐층을 포함할 수 있다.As shown in FIG. 3, the
예를 들어, 제2 도전형 반도체층(142) 상에 오믹층(132)과 반사층(134)을 형성하고, 반사층(134) 상에 전류 퍼짐층(136)을 형성할 수 있다. 이때, 전류 퍼짐층(136)은 오믹층(132)과 반사층(134)의 폭보다 넓게 성장될 수 있으며, 전류 퍼짐층(136)의 일측이 상기 제2 도전형 반도체층(142)과 접촉되어 후에 제2 도전형 반도체층(142)에 전류를 공급할 수 있다.For example, the
오믹층(132), 반사층(134) 및 전류 퍼짐층(136)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있으나, 이에 대해 한정하지는 않는다.The
도 3은 일 예시에 불과하고, 오믹층(132)과 반사층(134) 및 전류 퍼짐층(136)이 형성되는 면적은 다양하게 선택될 수 있다.3 is only an example, and an area in which the
그리고 도 4에 도시된 바와 같이, 제2 전극층(130), 제2 도전형 반도체층(142) 및 활성층(144)을 관통하여 제1 도전형 반도체층(146)을 노출시키는 적어도 하나의 비아홀(212, 214)을 형성한다. 상기 비아홀(212, 214)의 바닥에는 러프니스(122)가 형성될 수 있다.As shown in FIG. 4, at least one via hole exposing the first
비아홀(212, 214)은 예를 들어, 포토리쏘그라피 공정 및 식각 공정을 이용하여 형성되며, 제2 전극층(130)을 선택적으로 식각하여 제2 도전형 반도체층(142)을 노출시킨 후, 노출된 제2 도전형 반도체층(142)과 그 하부의 활성층(144)을 식각하여 제1 도전형 반도체층(146)을 노출시킴으로써 형성될 수 있다.The via holes 212 and 214 are formed using, for example, a photolithography process and an etching process. The via holes 212 and 214 are exposed by selectively etching the
상기 러프니스(122)는 비아홀(212, 214)에 의해 노출되는 제1 도전형 반도체층(146)에 건식 식각 또는 PEC(Photo Electro Chemical) 식각 공정을 수행하여 형성할 수 있다.The
그 다음으로, 도 5에 도시된 바와 같이, 상기 제2 전극층(130)의 상면과 비아홀(212, 214)의 측면 상에 절연층(170)을 형성한다.Next, as shown in FIG. 5, an insulating
그리고, 도 6에 도시된 바와 같이, 상기 비아홀(212, 214)을 도전성 물질로 채워 제1 도전형 반도체층(146)과 접하도록 제1 전극층(120)을 형성한다. 이때 도전성 물질은 비아홀(212, 214)의 바닥면에 존재하는 러프니스(116) 부분에도 채워진다. 6, the
상기 도전성 물질은 전기 전도성이 높은 금속일 수 있으며, 예를 들어, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 이루어질 수 있으나, 이에 대해 한정하지는 않는다.The conductive material may be a metal having high electrical conductivity, and for example, at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), and gold (Au). It may be made, including but not limited to.
비아홀(212, 214)에 채워진 도전성 물질은 제1 전극층(120)의 접촉 전극(120b)이 된다.The conductive material filled in the via holes 212 and 214 becomes the
그리고, 도 7에 도시된 바와 같이 제1 전극층(120) 상에 지지기판(110)을 배치한다. 지지기판(110)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다. 지지기판(110)을 본딩 방식으로 형성하는 경우, 예를 들어 별도의 접합층(115)을 이용하여 제1 전극층(120)과 지지기판(110)을 부착시킬 수 있다.As illustrated in FIG. 7, the
그리고, 도 8에 도시된 바와 같이, 기판(101)을 분리한다. 기판(101)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.Then, as shown in FIG. 8, the
레이저 리프트 오프법을 예로 들면, 상기 기판(101) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(101)과 발광 구조물(140)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(101)의 분리가 일어난다.For example, when the laser lift-off method focuses and irradiates excimer laser light having a predetermined wavelength toward the
다음으로 도 9에 도시된 바와 같이, 단위발광 구조물(140)에 아이솔레이션(isolation) 에칭을 실시하여 각각의 발광소자의 단위로 분리한다. 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다. 아이솔레이션(isolation) 에칭에 의하여 제2 전극층(130)의 일부는 발광 구조물(140) 외부로 개방될 수 있다. 예컨대, 아이솔레이션(isolation) 에칭에 의하여 발광 구조물(140)이 식각되어 제2 전극층(130)의 일측, 즉 테두리 일부를 개방할 수 있다.Next, as illustrated in FIG. 9, an isolation etching is performed on the unit
그 후, 제1 도전형 반도체층(146)의 상부에 PR층(Photoresist layer)(250)을 형성한다. PR층(250)은 빛을 조사받은 부분이 현상할 때 녹아가나는 양상 감광막, 또는 빛을 조사받은 부분이 현상할 때 오히려 남게 되는 음성 감광막을 사용하여 형성할 수 있다. 도 9에서는 일 예시로서 양상 감광막을 사용하였다. Thereafter, a
PR층(250)을 형성한 후, 패턴이 형성된 마스크(260)를 상부에 씌운 후 자외선을 조사하면 마스크(260)에 형성된 패턴이 PR층(250)에 현상되어, 마스크(260)를 통과하여 빛을 조사받은 PR층(250)의 부분이 녹아나간다. 그 후 에칭을 수행하면 도 10에 도시된 바와 같이 제1 도전형 반도체층(146)의 상부에 요철 구조(148)가 형성된다.After the
상술한 바와 같이, 요철 구조(148)의 요부(148a)는 접촉 전극(120b)과 수직적으로 중첩되게 형성된다.As described above, the recessed
실시예에서는 아이솔레이션 에칭을 수행한 후 요철 구조(148)를 형성하는 것으로 설명하였으나, 공정 순서에 대해서는 제한을 두지 않는다.In the exemplary embodiment, the
상기 아이솔레이션 에칭에 의하여 개방되어 노출된 제2 전극층(130)의 일측에는 전극 패드(190)를 형성한다. An
그리고, 발광 구조물(140)의 측면을 덮는 패시베이션층(180)을 형성한다. In addition, the
패시베이션층(180)은 발광 구조물(140)의 측면을 덮도록 형성될 수 있으나 이에 한정되는 것은 아니며, 발광 구조물(140)의 측면 및 상면의 일부 영역을 덮도록 형성될 수도 있다. 제1 도전형 반도체층(146)의 요부(148a)의 측면에도 패시베이션층(미도시)을 형성할 수 있다.The
그리고, 제1 도전형 반도체층(146)의 상면에 러프니스 또는 패턴(160)을 형성한다.Then, the roughness or the
도 11은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 일실시예를 도시한 도면이다.11 is a view showing an embodiment of a light emitting device package including a light emitting device according to the embodiment.
실시예에 따른 발광소자 패키지(300)는 캐비티가 형성된 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다.The light emitting
상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.The
상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.The
상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.The
상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The
형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The
예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.For example, the garnet-base phosphor is YAG (Y 3 Al 5 O 12 : Ce 3 +) or TAG: may be a (Tb 3 Al 5 O 12 Ce 3 +), wherein the silicate-based phosphor is (Sr, Ba, Mg, Ca) 2 SiO 4: Eu 2 + one can, the nitride-based fluorescent material is CaAlSiN 3 containing SiN: Eu 2 + one can, Si 6 of the oxynitride-based fluorescent material includes SiON - x Al x O x N 8 -x : Eu 2 + (0 <x <6).
상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. Light in the first wavelength region emitted from the
실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on an optical path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp. .
이하에서는 상술한 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드램프와 백라이트 유닛을 설명한다.Hereinafter, a head lamp and a backlight unit will be described as an embodiment of a lighting system in which the above-described light emitting device package is disposed.
도 12는 실시예에 따른 발광소자 패키지가 배치된 헤드램프의 일실시예를 도시한 도면이다.12 is a view illustrating an embodiment of a head lamp in which a light emitting device package is disposed according to an embodiment.
도 12에 도시된 바와 같이, 헤드램프(700)는, 실시예에 따른 발광소자 패키지가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.As shown in FIG. 12, the
상기 발광 모듈(710)에 포함된 발광소자 패키지는 발광소자를 복수 개로 탑재할 수 있으며, 이에 대해 한정하지 않는다.The light emitting device package included in the
실시예에 따른 발광소자를 포함한 발광소자 패키지는 제1 도전형 반도체층의 두께 감소로 인해 광 추출 효율이 향상되므로 발광 모듈(710)의 광 효율이 전체적으로 향상될 수 있다.In the light emitting device package including the light emitting device according to the embodiment, the light extraction efficiency is improved due to the reduction in the thickness of the first conductivity type semiconductor layer, so that the light efficiency of the
도 13은 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.FIG. 13 is a diagram illustrating a display device in which a light emitting device package according to an embodiment is disposed.
도 13에 도시된 바와 같이, 실시예에 따른 표시장치(800)는 광원 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.As shown in FIG. 13, the
광원 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.The light source module includes the above-described light
상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the
본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.The liquid crystal display panel (Liquid Crystal Display) may be disposed on the
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.The
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.The front surface of the
이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.
101: 기판 110: 지지기판
115: 접합층 120: 제1 전극층
120a: 하부층 120b: 접촉 전극
130: 제2 전극층 132: 오믹층
134: 반사층 136: 전류 퍼짐층
140: 발광 구조물 142: 제2 도전형 반도체층
144: 활성층 146: 제1 도전형 반도체층
148: 요철 구조 148a: 요부
148b: 철부 170: 절연층
180: 패시베이션층 190: 전극 패드
212, 214: 비아홀 250: PR층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터101: substrate 110: support substrate
115: bonding layer 120: first electrode layer
120a:
130: second electrode layer 132: ohmic layer
134: reflective layer 136: current spreading layer
140: light emitting structure 142: second conductive semiconductor layer
144: active layer 146: first conductive semiconductor layer
148:
148b: iron 170: insulating layer
180: passivation layer 190: electrode pad
212, 214: Via Hole 250: PR floor
310:
330: wire 340: molding part
350: phosphor 710: light emitting module
720: Reflector 730: Shade
800: display device 810: bottom cover
820: reflector 840: light guide plate
850: first prism sheet 860: second prism sheet
870: panel 880: color filter
Claims (12)
상기 발광 구조물 하부에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극층;
상기 제2 전극층 하부에 위치하는 하부층과, 상기 하부층으로부터 분기되며 상기 제2 전극층, 제2 도전형 반도체층, 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접하는 적어도 하나의 접촉 전극을 포함하는 제1 전극층; 및
상기 제1 전극층과 상기 제2 전극층 사이 및 제1 전극층과 상기 발광 구조물 사이의 절연층을 포함하고,
상기 제1 도전형 반도체층은 제1 영역 및 상기 제1 영역과 구분되며 상기 제1 영역보다 높이가 낮은 제2 영역의 요철 구조를 포함하고, 상기 요철 구조의 요부가 상기 접촉 전극과 수직적으로 중첩되는 발광소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A second electrode layer disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer;
And a lower layer disposed below the second electrode layer, and at least one contact electrode branched from the lower layer and penetrating the second electrode layer, the second conductive semiconductor layer, and the active layer to contact the first conductive semiconductor layer. A first electrode layer; And
An insulating layer between the first electrode layer and the second electrode layer and between the first electrode layer and the light emitting structure,
The first conductive semiconductor layer may include a concave-convex structure of a first region and a second region, which is distinguished from the first region, and has a lower height than the first region, and the concave-convex structure of the concave-convex structure vertically overlaps the contact electrode. Light emitting device.
상기 제1 도전형 반도체층의 상면에 러프니스 또는 패턴이 형성된 발광소자.The method of claim 1,
A light emitting device having a roughness or a pattern formed on an upper surface of the first conductive semiconductor layer.
상기 발광 구조물의 측면에 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층의 적어도 일부를 덮는 패시베이션층을 더 포함하는 발광소자.The method of claim 1,
And a passivation layer covering at least a portion of a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on a side surface of the light emitting structure.
상기 요철 구조의 요부의 폭이 상기 접촉 전극의 폭과 같거나 넓은 발광소자.The method of claim 1,
A light emitting element in which the width of the recessed portion of the uneven structure is equal to or wider than the width of the contact electrode.
상기 요철 구조의 요부의 폭은 상기 접촉 전극의 폭의 1~5 배인 발광소자.The method of claim 4, wherein
The width of the recessed portion of the uneven structure is 1 to 5 times the width of the contact electrode.
상기 제1 도전형 반도체층과 접하는 상기 접촉 전극의 부분에 러프니스가 형성된 발광소자.The method of claim 1,
And a roughness formed in a portion of the contact electrode in contact with the first conductivity type semiconductor layer.
상기 제2 전극층의 일측이 상기 발광 구조물의 외부로 노출되고, 노출된 부분에 전극 패드가 형성되는 발광소자.The method of claim 1,
One side of the second electrode layer is exposed to the outside of the light emitting structure, the light emitting device in which the electrode pad is formed on the exposed portion.
상기 제2 전극층은 상기 제2 도전형 반도체층 하부에 위치하는 오믹층 및 반사층을 포함하는 발광소자.The method of claim 1,
The second electrode layer includes an ohmic layer and a reflective layer positioned below the second conductive semiconductor layer.
상기 제2 전극층은 전류 퍼짐층을 포함하고, 상기 전극 패드가 상기 전류 퍼짐층과 접하여 배치되는 발광소자.The method of claim 7, wherein
The second electrode layer includes a current spreading layer, and the electrode pad is disposed in contact with the current spreading layer.
상기 요철 구조의 요부의 측면에 형성되는 패시베이션층을 더 포함하는 발광소자.The method of claim 1,
The light emitting device further comprising a passivation layer formed on the side of the recessed portion structure.
상기 요철구조의 요부의 형상은 원기둥 형상, 원뿔 형상, 피라미드 형상, 사각기둥 형상, 또는 반원구 형상 중 하나인 발광소자.The method of claim 1,
The recessed portion of the concave-convex structure has a cylindrical shape, a conical shape, a pyramid shape, a square pillar shape, or a semi-sphere shape.
상기 발광 구조물 하부에 위치하고 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극층;
상기 제2 전극층 하부에 위치하는 하부층과, 상기 하부층으로부터 분기되며 상기 제2 전극층, 제2 도전형 반도체층, 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접하는 적어도 하나의 접촉 전극을 포함하는 제1 전극층; 및
상기 제1 전극층과 상기 제2 전극층 사이 및 제1 전극층과 상기 발광 구조물 사이의 절연층을 포함하고,
상기 제1 도전형 반도체층은 제1 영역 및 상기 제1 영역과 구분되며 제1 방향으로 상기 제1 영역보다 두께가 얇은 제2 영역을 포함하고, 상기 제1 영역은 상기 접촉 전극과 상기 제1 방향으로 중첩되는 발광소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A second electrode layer disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer;
And a lower layer disposed below the second electrode layer, and at least one contact electrode branched from the lower layer and penetrating the second electrode layer, the second conductive semiconductor layer, and the active layer to contact the first conductive semiconductor layer. A first electrode layer; And
An insulating layer between the first electrode layer and the second electrode layer and between the first electrode layer and the light emitting structure,
The first conductivity type semiconductor layer may include a first region and a second region that is separated from the first region and is thinner than the first region in a first direction, wherein the first region includes the contact electrode and the first region. Light emitting element overlapping in the direction.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110102836A KR101827975B1 (en) | 2011-10-10 | 2011-10-10 | Light emitting device |
US13/370,601 US8884312B2 (en) | 2011-10-10 | 2012-02-10 | Light emitting device and lighting apparatus including the same |
JP2012029681A JP5923329B2 (en) | 2011-10-10 | 2012-02-14 | LIGHT EMITTING ELEMENT AND LIGHTING DEVICE INCLUDING THE SAME |
EP12162167.6A EP2581952A3 (en) | 2011-10-10 | 2012-03-29 | Light emitting diode, light emitting diode package and lighting apparatus including the same |
CN201210171651.8A CN103035803B (en) | 2011-10-10 | 2012-05-29 | Luminescent device, light emitting device packaging piece and the lighting device including it |
US14/499,459 US9356007B2 (en) | 2011-10-10 | 2014-09-29 | Light emitting device and lighting apparatus including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110102836A KR101827975B1 (en) | 2011-10-10 | 2011-10-10 | Light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130038465A true KR20130038465A (en) | 2013-04-18 |
KR101827975B1 KR101827975B1 (en) | 2018-03-29 |
Family
ID=45936981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110102836A KR101827975B1 (en) | 2011-10-10 | 2011-10-10 | Light emitting device |
Country Status (5)
Country | Link |
---|---|
US (2) | US8884312B2 (en) |
EP (1) | EP2581952A3 (en) |
JP (1) | JP5923329B2 (en) |
KR (1) | KR101827975B1 (en) |
CN (1) | CN103035803B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160115307A (en) * | 2015-03-26 | 2016-10-06 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package including the device |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103633232B (en) * | 2012-08-22 | 2016-09-07 | 华夏光股份有限公司 | Semiconductor light-emitting apparatus |
JP6287317B2 (en) | 2013-02-28 | 2018-03-07 | 日亜化学工業株式会社 | Semiconductor light emitting device |
JP6519673B2 (en) * | 2013-02-28 | 2019-05-29 | 日亜化学工業株式会社 | Semiconductor light emitting device |
DE102013107531A1 (en) * | 2013-07-16 | 2015-01-22 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip |
JP6302303B2 (en) * | 2014-03-17 | 2018-03-28 | 株式会社東芝 | Semiconductor light emitting device |
CN110350058B (en) * | 2015-02-16 | 2022-10-28 | 首尔伟傲世有限公司 | Light-emitting element with improved light extraction efficiency |
JP6563703B2 (en) * | 2015-06-18 | 2019-08-21 | アルパッド株式会社 | Semiconductor light emitting device |
DE102015111046B9 (en) * | 2015-07-08 | 2022-09-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelectronic semiconductor chip |
KR102412409B1 (en) * | 2015-10-26 | 2022-06-23 | 엘지전자 주식회사 | Display device using semiconductor light emitting device and method for manufacturing the same |
TWI646680B (en) * | 2017-01-10 | 2019-01-01 | 英屬開曼群島商錼創科技股份有限公司 | Micro light emitting diode chip and display panel |
US20210280741A1 (en) * | 2017-01-10 | 2021-09-09 | PlayNitride Inc. | Micro light emitting diode display panel |
CN107293535B (en) * | 2017-06-09 | 2020-01-10 | 电子科技大学 | LED chip structure based on flip-chip packaging |
KR102410809B1 (en) * | 2017-08-25 | 2022-06-20 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Semiconductor device |
JP7096489B2 (en) * | 2018-09-20 | 2022-07-06 | 日亜化学工業株式会社 | Manufacturing method of semiconductor device |
US20210074880A1 (en) * | 2018-12-18 | 2021-03-11 | Bolb Inc. | Light-output-power self-awareness light-emitting device |
CN109713089A (en) * | 2018-12-28 | 2019-05-03 | 映瑞光电科技(上海)有限公司 | GaN base LED white light thin-film LED and preparation method thereof |
CN111816783B (en) * | 2019-04-12 | 2023-08-15 | 交互数字Ce专利控股公司 | Organic light emitting diode unit comprising a set of right circular hollow cylinders |
CN110176438B (en) * | 2019-06-11 | 2021-06-08 | 厦门市三安光电科技有限公司 | Light emitting diode |
JP7312953B2 (en) * | 2020-07-21 | 2023-07-24 | 日亜化学工業株式会社 | Light-emitting element and method for manufacturing light-emitting element |
EP3944344B1 (en) | 2020-07-21 | 2022-10-19 | Nichia Corporation | Light emitting element and method of manufacturing light emitting element |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495740B1 (en) | 1999-03-29 | 2005-06-17 | 세이코 엡슨 가부시키가이샤 | Composition, method for preparing film, and functional element and method for preparing the same |
KR101221067B1 (en) * | 2006-02-09 | 2013-01-11 | 삼성전자주식회사 | Laser diode having ridge portion |
JP4835377B2 (en) * | 2006-10-20 | 2011-12-14 | 日立電線株式会社 | Semiconductor light emitting device |
TWI322522B (en) * | 2006-12-18 | 2010-03-21 | Delta Electronics Inc | Electroluminescent device, and fabrication method thereof |
DE102007022947B4 (en) | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelectronic semiconductor body and method for producing such |
TWI419355B (en) * | 2007-09-21 | 2013-12-11 | Nat Univ Chung Hsing | Light-emitting diode chip with high light extraction and method for manufacturing the same |
US8552445B2 (en) * | 2007-12-28 | 2013-10-08 | Nichia Corporation | Semiconductor light emitting device and method for manufacturing the same |
DE102008022942A1 (en) * | 2008-05-09 | 2009-11-12 | Osram Opto Semiconductors Gmbh | Radiation-emitting semiconductor chip |
DE102008030584A1 (en) | 2008-06-27 | 2009-12-31 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic component and optoelectronic component |
JP5105310B2 (en) * | 2008-08-19 | 2012-12-26 | 信越半導体株式会社 | Light emitting device and manufacturing method thereof |
KR101101135B1 (en) * | 2008-10-01 | 2012-01-05 | 삼성엘이디 주식회사 | Light Emitting Diode Package Using Liquid Crystal Polymer |
KR101064016B1 (en) * | 2008-11-26 | 2011-09-08 | 엘지이노텍 주식회사 | Light emitting device and manufacturing method |
JP5077224B2 (en) * | 2008-12-26 | 2012-11-21 | 豊田合成株式会社 | Group III nitride semiconductor light emitting device and method for manufacturing the same |
KR100974776B1 (en) * | 2009-02-10 | 2010-08-06 | 엘지이노텍 주식회사 | Light emitting device |
KR101064053B1 (en) * | 2009-02-25 | 2011-09-08 | 엘지이노텍 주식회사 | Light emitting device and manufacturing method |
KR101020992B1 (en) * | 2009-03-02 | 2011-03-09 | 엘지이노텍 주식회사 | Light emitting module and light unit having the same |
KR20110008550A (en) * | 2009-07-20 | 2011-01-27 | 삼성전자주식회사 | Light emitting element and fabricating method thereof |
US8115369B2 (en) * | 2009-11-09 | 2012-02-14 | Lg Innotek Co., Ltd. | Lighting device |
DE202009019061U1 (en) | 2009-12-23 | 2016-02-23 | Degudent Gmbh | Lithium metasilicate glass-ceramic and its use |
KR100986560B1 (en) | 2010-02-11 | 2010-10-07 | 엘지이노텍 주식회사 | Light emitting device and fabrication method thereof |
JP5733594B2 (en) * | 2010-02-18 | 2015-06-10 | スタンレー電気株式会社 | Semiconductor light emitting device |
KR101761385B1 (en) * | 2010-07-12 | 2017-08-04 | 엘지이노텍 주식회사 | Light emitting device |
EP2442374B1 (en) * | 2010-10-12 | 2016-09-21 | LG Innotek Co., Ltd. | Light emitting device |
KR20180055922A (en) * | 2011-05-25 | 2018-05-25 | 오스람 옵토 세미컨덕터스 게엠베하 | Optoelectronic semiconductor chip |
-
2011
- 2011-10-10 KR KR1020110102836A patent/KR101827975B1/en active IP Right Grant
-
2012
- 2012-02-10 US US13/370,601 patent/US8884312B2/en active Active
- 2012-02-14 JP JP2012029681A patent/JP5923329B2/en active Active
- 2012-03-29 EP EP12162167.6A patent/EP2581952A3/en not_active Withdrawn
- 2012-05-29 CN CN201210171651.8A patent/CN103035803B/en active Active
-
2014
- 2014-09-29 US US14/499,459 patent/US9356007B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160115307A (en) * | 2015-03-26 | 2016-10-06 | 엘지이노텍 주식회사 | Light emitting device and light emitting device package including the device |
Also Published As
Publication number | Publication date |
---|---|
CN103035803A (en) | 2013-04-10 |
EP2581952A3 (en) | 2016-03-09 |
JP5923329B2 (en) | 2016-05-24 |
US8884312B2 (en) | 2014-11-11 |
CN103035803B (en) | 2017-05-31 |
KR101827975B1 (en) | 2018-03-29 |
US20130087814A1 (en) | 2013-04-11 |
US9356007B2 (en) | 2016-05-31 |
EP2581952A2 (en) | 2013-04-17 |
JP2013084878A (en) | 2013-05-09 |
US20150014713A1 (en) | 2015-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101827975B1 (en) | Light emitting device | |
KR101941033B1 (en) | Light emitting device | |
EP2696375B1 (en) | Light emitting diode | |
KR101908657B1 (en) | Light emitting device | |
KR101941029B1 (en) | Light emitting device and lighting system including the same | |
KR101915213B1 (en) | Light emitting device | |
KR101941032B1 (en) | Light emitting device | |
KR101974153B1 (en) | Light emitting device and lighting system including the device | |
KR101929933B1 (en) | Light emitting device and lighting system including the device | |
KR101902398B1 (en) | Light emitting device and lighting system including the device | |
KR20130138416A (en) | Light emitting device | |
KR102050052B1 (en) | Light emitting device | |
KR102007401B1 (en) | Light emitting device | |
KR101911865B1 (en) | Light emitting device | |
KR20130139018A (en) | Light emitting device | |
KR20140046162A (en) | Light emitting device | |
KR20120053189A (en) | Light emitting device | |
KR20120050089A (en) | Light emitting device ant method for manufacturing the same | |
KR20140001352A (en) | Light emitting device | |
KR20130101852A (en) | Light emitting device | |
KR101960791B1 (en) | Light emitting device | |
KR20130135479A (en) | Light emitting device | |
KR20130101221A (en) | Light emitting device | |
KR20130099529A (en) | Light emitting device | |
KR20130096336A (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |