KR20130096336A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20130096336A
KR20130096336A KR1020120016203A KR20120016203A KR20130096336A KR 20130096336 A KR20130096336 A KR 20130096336A KR 1020120016203 A KR1020120016203 A KR 1020120016203A KR 20120016203 A KR20120016203 A KR 20120016203A KR 20130096336 A KR20130096336 A KR 20130096336A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
sub
semiconductor layer
conductive semiconductor
Prior art date
Application number
KR1020120016203A
Other languages
Korean (ko)
Other versions
KR101915212B1 (en
Inventor
한대섭
문용태
박승환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120016203A priority Critical patent/KR101915212B1/en
Publication of KR20130096336A publication Critical patent/KR20130096336A/en
Application granted granted Critical
Publication of KR101915212B1 publication Critical patent/KR101915212B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device is provided to improve light emitting efficiency by relieving the stress between a first conductive semiconductor layer and an active layer. CONSTITUTION: A light emitting structure includes a first conductive semiconductor layer (210), an active layer (230), and a second conductive semiconductor layer (240). An electron injection layer (220) is located between the first conductive semiconductor layer and the active layer and includes In. The active layer includes a well layer and a barrier layer which are alternately located. The electron injection layer includes multiple sub layers. An energy band gap of the sub layer is wider than an energy band gap of the well layer. The multiple sub layers include a sub well layer and a sub barrier layer which are alternately located.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

이러한 발광 다이오드는, n-GaN층에서 전자가 주입될 때 전자들이 안정적으로 에너지를 잃고 활성층에 속박되어 발광에 기여해야 하는데, 일반적으로는 상당 비율의 전자가 발광에 기여하지 못하고 전자 차단층(EBL)을 지나 누설전류의 원인이 됨으로써 발광 다이오드의 발광 효율이 저하되는 문제점을 안고 있다.Such light emitting diodes, when electrons are injected in the n-GaN layer, electrons stably lose energy and must be bound to the active layer to contribute to light emission. ) And cause a leakage current, thereby reducing the luminous efficiency of the light emitting diode.

도 1은 이러한 문제를 해결하기 위한 종래 기술에 따른 발광 다이오드의 에너지 밴드 다이어그램을 도시한 도면이다.1 is a diagram showing an energy band diagram of a light emitting diode according to the prior art for solving this problem.

도 1을 참조하면, n-GaN층과 활성층(MQW) 사이에 전자 주입층(Electron Injector, 10)이 위치한다.Referring to FIG. 1, an electron injection layer 10 is positioned between an n-GaN layer and an active layer MQW.

전자 주입층(10)은 n-GaN층과의 에너지 밴드 오프셋(?E0)이 88meV 이상이고 단일층으로 이루어진 InGaN층으로, n-GaN층에서 전자 주입층(10)으로 전자가 제공될 때 전자가 갖는 에너지를 스캐터링(scattering)에 의해 전자 주입층(10)의 포논(phonon)에 제공함으로써 전자가 에너지를 안정적으로 잃게 되며, 안정적으로 에너지를 잃은 전자들이 활성층(MQW)에 속박되어 누설 전류를 감소시키는 역할을 한다.The electron injection layer 10 is an InGaN layer composed of a single layer with an energy band offset (? E 0 ) greater than or equal to 88 nV from the n-GaN layer, and when electrons are supplied from the n-GaN layer to the electron injection layer 10. By scattering the energy of the electron to the phonon of the electron injection layer 10 by scattering, the electron stably loses energy, and stably lost energy is bound to the active layer (MQW) to leak It serves to reduce current.

그러나, 단일층으로 이루어진 전자 주입층(10)을 포함하는 종래 기술에 따른 발광 다이오드의 경우, n-GaN층과 활성층(MQW) 성장시, 격자 상수 차이에 의한 응력(strain)이 발생하고 이로 인해 발광 구조물의 표면에 크랙(crack)이 발생하여, 발광 다이오드의 발광 효율이 저하되는 문제점이 여전히 존재한다.However, in the light emitting diode according to the prior art including the electron injection layer 10 composed of a single layer, when the n-GaN layer and the active layer (MQW) growth, a stress due to the difference in lattice constant occurs, There is still a problem that a crack occurs on the surface of the light emitting structure, thereby lowering the luminous efficiency of the light emitting diode.

실시예는 고품질의 활성층을 성장시켜 발광소자의 발광 효율을 개선하고자 한다.The embodiment is intended to improve the luminous efficiency of the light emitting device by growing a high quality active layer.

실시예에 따른 발광소자는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 제1 도전형 반도체층과 활성층 사이에 위치하고, In을 포함하는 전자 주입층;을 포함하고, 상기 활성층은 우물층과 장벽층이 적어도 한번 교대로 위치하고 상기 전자 주입층은 복수 개의 서브층을 포함하며, 상기 서브층의 에너지 밴드갭이 상기 우물층의 에너지 밴드갭보다 넓다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And an electron injection layer disposed between the first conductivity type semiconductor layer and the active layer and including In, wherein the active layer is alternately positioned with at least one well layer and a barrier layer, and the electron injection layer includes a plurality of sub layers. And the energy bandgap of the sublayer is wider than the energy bandgap of the well layer.

상기 복수 개의 서브층은 적어도 한번 교대로 위치하는 서브 우물층 및 서브 장벽층을 포함할 수 있다.The plurality of sub layers may include a sub well layer and a sub barrier layer that are alternately positioned at least once.

상기 서브 우물층 및 상기 서브 장벽층은 각각 InXGa1 - XN, InYGa1 - YN (0<Y<X<1)의 조성을 가질 수 있다.The sub well layer and the sub barrier layer may have compositions of In X Ga 1 - X N and In Y Ga 1 - Y N (0 <Y <X <1), respectively.

상기 활성층의 우물층은 In을 포함하고, 상기 서브층의 In 함량이 상기 우물층의 In 함량보다 적을 수 있다.The well layer of the active layer may include In, and the In content of the sub layer may be less than the In content of the well layer.

상기 복수 개의 서브층은 각각 1~7nm의 두께를 가질 수 있다.Each of the plurality of sublayers may have a thickness of about 1 nm to about 7 nm.

상기 제1 도전형 반도체층과 상기 서브 우물층은 에너지 밴드 오프셋이 0.15~0.25eV일 수 있다.The first conductive semiconductor layer and the sub well layer may have an energy band offset of 0.15 to 0.25 eV.

상기 제1 도전형 반도체층과 상기 서브 장벽층은 에너지 밴드 오프셋이 0.088~0.15eV일 수 있다.The first conductive semiconductor layer and the sub barrier layer may have an energy band offset of 0.088 to 0.15 eV.

상기 제1 도전형 반도체층 상의 제1 전극 및 상기 제2 도전형 반도체층 상의 제2 전극을 더 포함할 수 있다.The display device may further include a first electrode on the first conductive semiconductor layer and a second electrode on the second conductive semiconductor layer.

상기 제2 전극은 도전성 지지기판일 수 있다.The second electrode may be a conductive support substrate.

상기 발광 구조물은 기판 상에 위치하고, 상기 발광 구조물에 인접한 상기 기판의 표면에 광 추출 패턴이 위치할 수 있다.The light emitting structure may be positioned on a substrate, and a light extraction pattern may be positioned on a surface of the substrate adjacent to the light emitting structure.

상기 제2 도전형 반도체층과 상기 도전성 지지기판의 사이에 오믹접촉영역 및 반사층 중 적어도 하나가 위치할 수 있다.At least one of an ohmic contact region and a reflective layer may be positioned between the second conductive semiconductor layer and the conductive support substrate.

상기 발광 구조물의 측면에 패시베이션 층이 위치할 수 있다.The passivation layer may be positioned on the side of the light emitting structure.

상기 활성층과 상기 제2 도전형 반도체층 사이에 전자 차단층을 더 포함할 수 있다.An electron blocking layer may be further included between the active layer and the second conductive semiconductor layer.

상기 복수 개의 서버층은 두께가 서로 같거나, 서로 다르거나, 또는 적어도 두 층의 두께가 서로 같을 수 있다.The plurality of server layers may have the same thickness, different thicknesses, or at least two layers having the same thickness.

상기 발광 구조물의 상면에 러프니스 패턴이 위치할 수 있다.The roughness pattern may be located on an upper surface of the light emitting structure.

실시예에 따르면, 활성층에 전자가 안정적으로 주입되며 제1 도전형 반도체층과 활성층 사이의 응력이 완화되어 발광소자의 발광 효율이 향상될 수 있다.According to the embodiment, electrons are stably injected into the active layer, and stress between the first conductive semiconductor layer and the active layer is alleviated, thereby improving luminous efficiency of the light emitting device.

도 1은 이러한 문제를 해결하기 위한 종래 기술에 따른 발광 다이오드의 에너지 밴드 다이어그램을 도시한 도면이고,
도 2 및 도 3은 실시예에 따른 발광소자의 단면도이고,
도 4는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 도시한 도면이고,
도 5는 종래 기술에 따른 발광소자와 실시예에 따른 발광소자의 총 주입 전류 대비 누설 전류의 비율을 비교하여 나타낸 그래프이고,
도 6은 종래 기술에 따른 발광소자와 실시예에 따른 발광소자의 내부 양자 효율을 비교하여 나타낸 그래프이고,
도 7은 실시예에 따른 발광소자가 배치된 발광소자 패키지의 일실시예를 도시한 도면이고,
도 8은 실시예에 따른 발광소자 패키지가 배치된 헤드 램프의 일실시예를 도시한 도면이고,
도 9는 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.
1 is a view showing an energy band diagram of a light emitting diode according to the prior art for solving this problem,
2 and 3 are cross-sectional views of the light emitting device according to the embodiment;
4 is a diagram illustrating an energy band diagram of a light emitting device according to an embodiment;
5 is a graph showing a comparison of the leakage current to the total injection current of the light emitting device according to the prior art and the light emitting device according to the embodiment,
6 is a graph illustrating internal quantum efficiency of the light emitting device according to the prior art and the light emitting device according to the embodiment.
7 is a view showing an embodiment of a light emitting device package in which the light emitting device according to the embodiment is disposed;
8 is a view illustrating an embodiment of a head lamp in which a light emitting device package is disposed according to an embodiment;
9 is a diagram illustrating an exemplary embodiment of a display device in which a light emitting device package is disposed.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

도 2 및 도 3은 실시예에 따른 발광소자의 단면도이며, 도 2는 수평형 발광소자를, 도 3은 수직형 발광소자를 도시하고 있다.2 and 3 are cross-sectional views of light emitting devices according to the embodiment, FIG. 2 shows a horizontal light emitting device, and FIG. 3 shows a vertical light emitting device.

발광소자는 복수의 화합물 반도체층, 예를 들어 3족-5족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device includes a light emitting diode (LED) using a plurality of compound semiconductor layers, for example, a semiconductor layer of Group 3-Group 5 elements, and the LED is a colored LED or UV that emits light such as blue, green, or red. It may be an LED. The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto.

실시예에 따른 발광소자는 제1 도전형 반도체층(210)과 활성층(230) 및 제2 도전형 반도체층(240)을 포함하는 발광 구조물(250)과, 상기 제1 도전형 반도체층(210)과 활성층(230) 사이에 위치하고 In을 포함하는 전자 주입층(220)을 포함한다.The light emitting device according to the embodiment includes a light emitting structure 250 including a first conductive semiconductor layer 210, an active layer 230, and a second conductive semiconductor layer 240, and the first conductive semiconductor layer 210. ) And the electron injection layer 220 including In and positioned between the active layer 230 and In.

상기 발광 구조물(250)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 250 may include, for example, a metal organic chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), a plasma chemical vapor deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), and the like may be formed using, but are not limited thereto.

상기 발광 구조물(250)의 표면에는 러프니스 패턴이 형성되어, 활성층(230)에서 생성된 빛을 난반사시켜, 발광소자의 광추출 효율을 향상시킬 수 있다.A roughness pattern is formed on the surface of the light emitting structure 250 to diffusely reflect light generated in the active layer 230, thereby improving light extraction efficiency of the light emitting device.

상기 제1 도전형 반도체층(210)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(210)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다. 또한, 상기 제1 도전형 반도체층(210)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다.The first conductivity-type semiconductor layer 210 may be formed of a semiconductor compound, and for example, may be formed of a compound semiconductor such as Group 3-5 or Group 2-6. In addition, the first conductivity type dopant may be doped. When the first conductivity type semiconductor layer 210 is an n type semiconductor layer, the first conductivity type dopant may include Si, Ge, Sn, Se, or Te as an n type dopant, but is not limited thereto. In addition, when the first conductivity type semiconductor layer 210 is a p type semiconductor layer, the first conductivity type dopant may include Mg, Zn, Ca, Sr, or Ba as a p type dopant.

상기 제1 도전형 반도체층(210)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제1 도전형 반도체층(210)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 210 may include a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It may include. The first conductive semiconductor layer 210 may be formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP.

상기 활성층(230)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층으로, 예를 들어, 상기 제1 도전형 반도체층(210)이 n형 반도체층이고 상기 제2 도전형 반도체층(240)이 p형 반도체층인 경우, 상기 제1 도전형 반도체층(210)에서 전자를 제공받고 상기 제2 도전형 반도체층(240)에서 정공을 제공받을 수 있다.The active layer 230 is a layer in which electrons and holes meet each other to emit light having energy determined by an energy band inherent to an active layer (light emitting layer) material. For example, the first conductivity type semiconductor layer 210 When the n-type semiconductor layer and the second conductivity-type semiconductor layer 240 is a p-type semiconductor layer, electrons are supplied from the first conductivity-type semiconductor layer 210 and holes are formed in the second conductivity-type semiconductor layer 240. Can be provided.

상기 활성층(230)은 단일 우물 구조, 다중 우물 구조, 양자선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(230)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 230 may be formed of at least one of a single well structure, a multiple well structure, a quantum-wire structure, and a quantum dot structure. For example, the active layer 230 may be injected with trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multi-quantum well structure. It is not limited to this.

상기 활성층(230)이 다중 양자 우물 구조로 이루어진 경우, 우물층과 장벽층이 교대로 한번 적층되며, 상기 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 에너지 밴드갭보다 좁은 에너지 밴드갭을 갖는 물질로 형성될 수 있다.When the active layer 230 has a multi-quantum well structure, a well layer and a barrier layer are alternately stacked once, and the well layer / barrier layer is InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs. It may be formed of one or more pair structures of (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP, but is not limited thereto. The well layer may be formed of a material having an energy band gap narrower than that of the barrier layer.

상기 활성층(230)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 활성층의 장벽층의 밴드갭보다 더 넓은 밴드갭을 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조를 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다. A conductive cladding layer (not shown) may be formed on or under the active layer 230. The conductive clad layer may be formed of a semiconductor having a band gap wider than the band gap of the barrier layer of the active layer. For example, the conductive clad layer may comprise GaN, AlGaN, InAlGaN or a superlattice structure. In addition, the conductive clad layer may be doped with n-type or p-type.

상기 제2 도전형 반도체층(240)은 반도체 화합물로 형성될 수 있으며, 예를 들어 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 형성될 수 있다. 제2 도전형 반도체층(240)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(240)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr 또는 Ba 등을 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(240)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se 또는 Te를 포함할 수 있으나 이에 한정되지 않는다.The second conductive semiconductor layer 240 may be formed of a semiconductor compound. For example, the second conductive semiconductor layer 240 may be formed of a group III-V compound semiconductor doped with a second conductive dopant. A second conductive semiconductor layer 240 is, for example, having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may include a semiconductor material. When the second conductive semiconductor layer 240 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant and may include Mg, Zn, Ca, Sr, or Ba. In addition, when the second conductivity type semiconductor layer 240 is an n type semiconductor layer, the second conductivity type dopant may include Si, Ge, Sn, Se, or Te as an n type dopant, but is not limited thereto.

본 실시예에서, 제1 도전형 반도체층(210)은 n형 반도체층으로, 제2 도전형 반도체층(240)은 p형 반도체층으로 구현할 수 있다. 또는, 제1 도전형 반도체층(210)은 p형 반도체층으로, 제2 도전형 반도체층은 n형 반도체층으로 구현할 수 있다.In the present exemplary embodiment, the first conductive semiconductor layer 210 may be an n-type semiconductor layer, and the second conductive semiconductor layer 240 may be a p-type semiconductor layer. Alternatively, the first conductive semiconductor layer 210 may be a p-type semiconductor layer, and the second conductive semiconductor layer may be an n-type semiconductor layer.

또한, 상기 제2 도전형 반도체층(240) 상에는 상기 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 제2 도전형 반도체층이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In addition, an n-type semiconductor layer (not shown) is formed on the second conductive semiconductor layer 240 when a semiconductor having a polarity opposite to that of the second conductive type, for example, the second conductive semiconductor layer is a p-type semiconductor layer. can do. Accordingly, the light emitting structure may be implemented as any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

상기 활성층(230)과 상기 제2 도전형 반도체층(240) 사이에 전자 차단층(235)이 위치할 수 있다.An electron blocking layer 235 may be located between the active layer 230 and the second conductive semiconductor layer 240.

상기 전자 차단층(235)은 제1 도전형 반도체층(210)에서 제공된 전자가 활성층(230)을 넘어 제2 도전형 반도체층(240)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 하며, 예를 들어, AlGaN을 포함하여 형성될 수 있다.The electron blocking layer 235 is a potential barrier that prevents electrons provided from the first conductive semiconductor layer 210 from passing through the active layer 230 to the second conductive semiconductor layer 240 and causing leakage current. It serves as, for example, may be formed including AlGaN.

도 2를 참조하면, 상기 발광 구조물(250)은 기판(110) 상에 위치할 수 있다.Referring to FIG. 2, the light emitting structure 250 may be positioned on the substrate 110.

상기 기판(110)은 반도체 물질 성장에 적합한 재료, 또는 캐리어 웨이퍼로 형성될 수 있다. 또한, 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 110 may be formed of a material suitable for growing a semiconductor material or a carrier wafer. In addition, it may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. The substrate 110 may use, for example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 3 . The substrate 110 may be wet-cleaned to remove impurities on the surface.

상기 기판(110)과 발광 구조물(250) 사이에는 버퍼층(115)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층(115)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층(115) 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 115 may be grown between the substrate 110 and the light emitting structure 250 to alleviate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer 115 may be formed of at least one of Group III-V compound semiconductors, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer 115, but is not limited thereto.

상기 발광 구조물(250)에 인접한 상기 기판(110)의 표면에 광 추출 패턴(110a)이 형성될 수 있다.The light extraction pattern 110a may be formed on a surface of the substrate 110 adjacent to the light emitting structure 250.

상기 광 추출 패턴(110a)은, 예를 들어, 포토 리소그래피(photo-lithography), 전자빔 리소그래피(e-beam lithography), 레이저 홀로그램 리소그래피(laser hologram lithography), 나노 임프린트 리소그래피(nano-imprinted lithography), 또는 건식 식각에 의해 형성될 수 있으나 이에 한정하지 않는다.The light extraction pattern 110a may be, for example, photo-lithography, e-beam lithography, laser hologram lithography, nano-imprinted lithography, or It may be formed by dry etching, but is not limited thereto.

광 추출 패턴(110a)이 형성된 기판(110) 상에 발광 구조물(250)을 성장시키면, 활성층(230)에서 생성된 빛이 상기 광 추출 패턴(110a)에서 난반사되고, 이로 인해, 발광소자 내부에서 빛의 경로가 변화되어 빛의 탈출 확률이 증가함으로써 발광 소자의 광 추출 효율이 향상될 수 있다.When the light emitting structure 250 is grown on the substrate 110 on which the light extraction pattern 110a is formed, the light generated by the active layer 230 is diffusely reflected in the light extraction pattern 110a, and thus, inside the light emitting device. The light extraction efficiency of the light emitting device may be improved by changing the path of the light to increase the escape probability of the light.

광 추출 패턴(110a)은 도 2a에 도시된 바와 같이 발광 구조물(250) 방향으로 돌출된 형태로 형성되거나, 도 2b에 도시된 바와 같이 발광 구조물(250)의 반대 방향으로 함몰된 형태로 형성될 수 있으나, 실시예에 따라 다양한 모양으로 형성될 수 있고 이에 제한을 두지 않는다.The light extraction pattern 110a may be formed to protrude in the direction of the light emitting structure 250 as shown in FIG. 2A, or may be formed to be recessed in the opposite direction of the light emitting structure 250 as shown in FIG. 2B. In some embodiments, the present invention may be formed in various shapes and is not limited thereto.

상기 제2 도전형 반도체층(240)과 활성층(230) 및 제1 도전형 반도체층(210)의 일부가 메사 식각되어 형성된 제1 도전형 반도체층(210)의 개구면 상에는 제1 전극(130)이 배치되고, 상기 제2 도전형 반도체층(240) 상에는 제2 전극(140)이 형성된다.A portion of the second conductive semiconductor layer 240, the active layer 230, and the first conductive semiconductor layer 210 may be mesa-etched to form a first electrode 130 on an opening surface of the first conductive semiconductor layer 210. ) Is disposed, and a second electrode 140 is formed on the second conductive semiconductor layer 240.

상기 제1 전극(130)과 제2 전극(140)은 각각 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu) 또는 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 130 and the second electrode 140 each include at least one of aluminum (Al), titanium (Ti), chromium (Cr), nickel (Ni), copper (Cu), or gold (Au). It can be formed into a single layer or a multi-layer structure.

도 3을 참조하면, 상기 발광 구조물(250)은 도전성 지지기판(150) 상에 위치할 수 있다.Referring to FIG. 3, the light emitting structure 250 may be positioned on the conductive support substrate 150.

상기 도전성 지지기판(150)은 발광 구조물(250)을 지지하며, 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 도전성 지지기판(150)은, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The conductive support substrate 150 supports the light emitting structure 250 and may be formed of a material having high electrical conductivity and thermal conductivity. For example, the conductive support substrate 150 may be formed of molybdenum (Mo), silicon (Si), tungsten (W), copper (Cu), or aluminum (Al) as a base substrate having a predetermined thickness. It may be made of a material selected from the group or alloys thereof, and also, gold (Au), copper alloy (Cu Alloy), nickel (Ni), copper-tungsten (Cu-W), carrier wafers (eg GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3, etc.) or a conductive sheet may be optionally included.

도 3과 같은 수직형 발광소자에서는 상기 도전성 지지기판(150)이 제2 전극의 역할을 할 수 있다.In the vertical light emitting device as illustrated in FIG. 3, the conductive support substrate 150 may serve as a second electrode.

상기 발광 구조물(250)과 도전성 지지기판(150) 사이에, 상기 제2 도전형 반도체층(240)과 접하여 오믹접촉영역(160)이 위치할 수 있다.An ohmic contact region 160 may be positioned between the light emitting structure 250 and the conductive support substrate 150 in contact with the second conductive semiconductor layer 240.

상기 제2 도전형 반도체층(240)이 p형 반도체층인 경우, 제2 도전형 반도체층(240)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 금속과의 오믹 특성이 좋지 못할 수 있으므로, 상기 오믹접촉영역(160)은 이를 개선하기 위한 것으로 반드시 형성되어야 하는 것은 아니다.When the second conductivity-type semiconductor layer 240 is a p-type semiconductor layer, the second conductivity-type semiconductor layer 240 has a low impurity doping concentration, thus high contact resistance, and thus ohmic characteristics with a metal may not be good. The ohmic contact area 160 is for improving this and does not have to be formed.

상기 오믹접촉영역(160)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.The ohmic contact region 160 may be a light transmissive conductive layer and a metal may be selectively used. For example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON (IZO Nitride), AGZO (Al Ga ZnO), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, Al, At least one of Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf may be formed, but is not limited thereto.

상기 오믹접촉영역(160)의 하부에 반사층(170)이 위치할 수 있다. 상기 반사층(170)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO 또는 ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 또한, 반사층(170)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수도 있다. 또한, 반사층(170)이 발광 구조물(예컨대, 제2 도전형 반도체층(240))과 오믹 접촉하는 물질로 형성될 경우, 오믹접촉영역(160)은 별도로 형성되지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer 170 may be located under the ohmic contact region 160. The reflective layer 170 is formed of, for example, a material consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or a selective combination thereof. It may be formed in multiple layers using a light transmissive conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO or ATO. In addition, the reflective layer 170 may be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, or the like. In addition, when the reflective layer 170 is formed of a material in ohmic contact with the light emitting structure (eg, the second conductivity-type semiconductor layer 240), the ohmic contact region 160 may not be formed separately, but is not limited thereto. Do not.

상기 반사층(170)은 상기 활성층(230)에서 생성된 빛을 효과적으로 반사하여 발광소자의 광 추출 효율을 크게 개선할 수 있다.The reflective layer 170 may effectively reflect light generated by the active layer 230 to greatly improve light extraction efficiency of the light emitting device.

상기 반사층(170)과 상기 도전성 지지기판(150) 사이에는 결합층(175)이 형성될 수 있다. 결합층(175)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.A bonding layer 175 may be formed between the reflective layer 170 and the conductive support substrate 150. The bonding layer 175 may include a barrier metal or a bonding metal, and may include, for example, at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, or Ta. It does not limit to this.

그리고, 상기 제1 도전형 반도체층(210)의 표면에 러프니스 패턴이 형성될 수 있다. 제1 도전형 반도체층(210)의 러프니스 패턴은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 러프니스 패턴은 상기 활성층(230)에서 생성된 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기를 갖거나 불규칙적인 주기를 가질 수 있다.In addition, a roughness pattern may be formed on a surface of the first conductivity-type semiconductor layer 210. The roughness pattern of the first conductive semiconductor layer 210 may be formed by performing a photo enhanced chemical (PEC) etching method or an etching process using a mask pattern. The roughness pattern is to increase the external extraction efficiency of the light generated by the active layer 230, and may have a regular period or an irregular period.

또한, 상기 발광 구조물(250)의 측면 및 제1 도전형 반도체층(210) 상의 적어도 일부에 패시베이션층(180)이 형성될 수 있다.In addition, the passivation layer 180 may be formed on at least part of the side surface of the light emitting structure 250 and the first conductivity-type semiconductor layer 210.

상기 패시베이션층(180)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어져 발광 구조물을 보호한다. 일 예로서, 상기 패시베이션층(180)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.The passivation layer 180 may be made of an insulating material, and the insulating material is made of non-conductive oxide or nitride to protect the light emitting structure. As an example, the passivation layer 180 may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, and an aluminum oxide layer.

도 4는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 도시한 도면이다.4 is a diagram illustrating an energy band diagram of a light emitting device according to an embodiment.

도 2 내지 도 4를 참조하여, 실시예에 따른 발광소자에 포함된 전자 주입층(220)을 자세히 설명한다.2 to 4, the electron injection layer 220 included in the light emitting device according to the embodiment will be described in detail.

실시예에 따른 전자 주입층(220)은 제1 도전형 반도체층(210)과 활성층(230) 사이에 위치하며, In을 포함하여 형성될 수 있다.The electron injection layer 220 according to the embodiment is positioned between the first conductivity type semiconductor layer 210 and the active layer 230, and may include In.

상기 전자 주입층(220)은 복수 개의 서브층을 포함하며, 도 4에는 일 예로서, 네 개의 서브층(221~224)을 갖는 것으로 도시하였으나 이에 한정하지 않는다.The electron injection layer 220 includes a plurality of sub layers, and as an example, FIG. 4 shows four sub layers 221 ˜ 224, but the present invention is not limited thereto.

상기 복수 개의 서브층(221~224)은 서브 우물층(221, 223)과 서브 장벽층(222, 224)이 적어도 한번 교대로 적층되어 형성될 수 있다.The plurality of sub layers 221 to 224 may be formed by alternately stacking the sub well layers 221 and 223 and the sub barrier layers 222 and 224 at least once.

활성층(230)이, 우물층(231)과 장벽층(232)이 적어도 한번 교대로 적층된 양자 우물 구조를 갖는 경우, 상기 서브 우물층(221, 223) 또는 서브 장벽층(222, 224)의 에너지 밴드갭은 상기 우물층(231)의 에너지 밴드갭보다 넓을 수 있다.When the active layer 230 has a quantum well structure in which the well layer 231 and the barrier layer 232 are alternately stacked at least once, the sub well layers 221 and 223 or the sub barrier layers 222 and 224 may be formed. The energy band gap may be wider than the energy band gap of the well layer 231.

즉, 에피택셜 반도체층 성장시 주입되는 In 함량이 높을수록 에너지 밴드갭이 좁아지므로, 활성층(230)의 우물층(231) 및 서브층(221~224) 성장시 In의 함량을 조절하여, 상기 우물층(231)의 In 함량보다 상기 서브층(221~224)의 In 함량이 적도록 설정할 수 있다.In other words, the higher the In content injected during the growth of the epitaxial semiconductor layer, the narrower the energy band gap. Thus, the In content is controlled when the well layer 231 and the sub layers 221 to 224 of the active layer 230 are grown. The In content of the sub layers 221 to 224 may be set to be smaller than the In content of the well layer 231.

상기 전자 주입층(220)의 서브 우물층(221, 223)과 서브 장벽층(222, 224)은 각각 InXGa1 - XN, InYGa1 - YN (0<Y<X<1)의 조성을 가질 수 있다. 이때, 서브 우물층(221, 223)의 에너지 밴드갭이 서브 장벽층(222, 224)의 에너지 밴드갭보다 좁으므로, 서브 우물층(221, 223)의 In 함량 X가 서브 장벽층(222, 224)의 In 함량 Y보다 크다.The sub well layers 221 and 223 and the sub barrier layers 222 and 224 of the electron injection layer 220 are respectively In X Ga 1 - X N and In Y Ga 1 - Y N (0 <Y <X <1). ) May have a composition. In this case, since the energy band gaps of the sub well layers 221 and 223 are narrower than those of the sub barrier layers 222 and 224, the In content X of the sub well layers 221 and 223 is equal to the sub barrier layer 222. 224) is greater than the In content Y.

예를 들어, 상기 발광소자가 청색광을 발광하는 Blue 발광 다이오드인 경우, 상기 전자 주입층(220)의 서브 우물층(221, 223)과 서브 장벽층(222, 224)은 각각 InXGa1 - XN, InYGa1 - YN (0.23>X>Y>0.05)의 조성을 가질 수 있다.For example, when the light emitting device is a blue light emitting diode emitting blue light, the sub well layers 221 and 223 and the sub barrier layers 222 and 224 of the electron injection layer 220 are respectively In X Ga 1 −. X N, In Y Ga 1 - Y N (0.23>X>Y> 0.05).

상기 전자 주입층(220)은 제1 도전형 반도체층(210)과 활성층(230) 사이에 위치하며, 서브 우물층(221, 223)과 서브 장벽층(222, 224)이 적어도 한번 교대로 적층된 복수 개의 서브층(221~224)을 갖도록 형성됨으로써, 제1 도전형 반도체층(210) 상에 활성층(230) 성장시, 제1 도전형 반도체층(210)과 활성층(230) 사이의 응력(strain)을 완화시켜 활성층(230)의 결정 품질을 개선할 수 있고, 이로써, 발광 구조물(250)의 표면에 크랙이 발생하는 현상도 개선할 수 있다.The electron injection layer 220 is positioned between the first conductivity type semiconductor layer 210 and the active layer 230, and the sub well layers 221 and 223 and the sub barrier layers 222 and 224 are alternately stacked at least once. By forming the plurality of sub-layers 221 to 224, the stress between the first conductive semiconductor layer 210 and the active layer 230 when the active layer 230 is grown on the first conductive semiconductor layer 210. (Strain) can be improved to improve the crystal quality of the active layer 230, thereby improving the phenomenon that a crack occurs on the surface of the light emitting structure (250).

상기 제1 도전형 반도체층(210)과 서브 우물층(221) 사이의 에너지 밴드 오프셋(?E1)과, 상기 제1 도전형 반도체층(210)과 서브 장벽층(222) 사이의 에너지 밴드 오프셋(?E2)은 약 0.088eV 이상일 수 있다.An energy band offset? E 1 between the first conductive semiconductor layer 210 and the sub well layer 221 and an energy band between the first conductive semiconductor layer 210 and the sub barrier layer 222. The offset? E 2 may be about 0.088 eV or more.

0.088eV는 전자 주입층(220)을 구성하는 InGaN 물질의 포논(phonon)의 에너지로서, 상기 제1 도전형 반도체층(210)과 서브 우물층(221) 사이의 에너지 밴드 오프셋(?E1)과, 상기 제1 도전형 반도체층(210)과 서브 장벽층(222) 사이의 에너지 밴드 오프셋(?E2)이 0.088eV 이상이 되어야, 제1 도전형 반도체층(210)에서 주입된 전자가 스캐터링(scattering)에 의해 전자 주입층(220)의 포논에 에너지를 제공함으로써 전자가 안정적으로 에너지를 잃고 활성층(230)에 속박되어 발광에 기여할 수 있다.0.088 eV is the energy of the phonon of the InGaN material constituting the electron injection layer 220, and an energy band offset (? E 1 ) between the first conductivity-type semiconductor layer 210 and the sub-well layer 221. And, the energy band offset? E 2 between the first conductive semiconductor layer 210 and the sub-barrier layer 222 should be 0.088 eV or more, so that the electrons injected from the first conductive semiconductor layer 210 By providing energy to the phonon of the electron injection layer 220 by scattering, electrons can stably lose energy and are constrained in the active layer 230 to contribute to light emission.

일 예로서, 상기 제1 도전형 반도체층(210)과 서브 우물층(221) 사이의 에너지 밴드 오프셋(?E1)은 0.15~0.25eV이고, 상기 제1 도전형 반도체층(210)과 서브 장벽층(222) 사이의 에너지 밴드 오프셋(?E2)은 0.088~0.15eV일 수 있으며, ?E1가 ?E2보다 크다.As an example, an energy band offset? E 1 between the first conductivity type semiconductor layer 210 and the sub well layer 221 is 0.15 to 0.25 eV, and the first conductivity type semiconductor layer 210 and the sub The energy band offset? E 2 between the barrier layers 222 may be 0.088 to 0.15eV, and? E 1 is greater than? E 2 .

제1 도전형 반도체층(210)과 서브 우물층(221) 사이의 에너지 밴드 오프셋(?E1)이 너무 크면 전자가 활성층(230)으로 원활히 주입되지 못하고 전자 주입층(220)에 속박될 수 있고, 너무 작으면 전자 주입층(220)의 삽입 효과가 미미할 수 있다.If the energy band offset? E 1 between the first conductivity type semiconductor layer 210 and the sub well layer 221 is too large, electrons may not be smoothly injected into the active layer 230 and may be bound to the electron injection layer 220. If too small, the insertion effect of the electron injection layer 220 may be insignificant.

전자 주입층(220)은 복수 개의 서브층(221~224)을 포함할 수 있고, 서브층의 개수에는 제한이 없으나, 너무 많은 서브층을 포함할 경우 전자의 이동도(mobility)가 낮아져 오히려 발광소자의 발광 효율이 저하될 수도 있다.The electron injection layer 220 may include a plurality of sublayers 221 ˜ 224, and the number of sublayers is not limited. However, when the electron injection layer 220 includes too many sublayers, the mobility of electrons is lowered, so that light emission occurs. The luminous efficiency of the device may be lowered.

전자 주입층(220)에 포함된 복수 개의 서브층(221~224)의 두께(d1~d4)는 각각 1~7nm일 수 있다.The thicknesses d 1 to d 4 of the plurality of sub layers 221 to 224 included in the electron injection layer 220 may be 1 to 7 nm, respectively.

서브층(221~224) 각각의 두께(d1~d4)가 1nm보다 작을 경우 전자가 에너지를 안정적으로 잃고 활성층(230)에 주입되도록 하는 전자 주입층(220)의 기능을 제대로 발휘하지 못할 수 있고, 서브층(221~224) 각각의 두께(d1~d4)가 7nm보다 클 경우, 활성층(230) 성장시 응력이 발생하여 활성층(230)을 구성하는 에피택셜 층의 품질이 오히려 저하될 수 있다.When the thicknesses d 1 to d 4 of each of the sub layers 221 to 224 are smaller than 1 nm, the electron injection layer 220 may not properly function as electrons stably lose energy and are injected into the active layer 230. When the thicknesses d 1 to d 4 of each of the sub layers 221 to 224 are larger than 7 nm, stress is generated during the growth of the active layer 230 so that the quality of the epitaxial layer constituting the active layer 230 is rather high. Can be degraded.

복수 개의 서브층(221~224)은 두께(d1~d4)가 서로 같거나, 서로 다르거나, 적어도 두 개의 서브층의 두께가 서로 같을 수 있고, 이에 제한을 두지 않는다.The plurality of sublayers 221 ˜ 224 may have the same thicknesses d 1 to d 4 , may be different from each other, or the thicknesses of at least two sub layers may be the same, without being limited thereto.

도 5는 종래 기술에 따른 발광소자와 실시예에 따른 발광소자의 총 주입 전류 대비 누설 전류의 비율을 비교하여 나타낸 그래프이고, 도 6은 종래 기술에 따른 발광소자와 실시예에 따른 발광소자의 내부 양자 효율을 비교하여 나타낸 그래프이다.5 is a graph illustrating a comparison of the leakage current to the total injection current of the light emitting device according to the prior art and the light emitting device according to the embodiment, Figure 6 is a light emitting device according to the prior art and the light emitting device according to the embodiment It is a graph comparing the quantum efficiency.

그래프 (a)는 전자 주입층이 존재하지 않는 발광소자의 경우를 나타낸 것이고, 그래프 (b)는 단일층으로 이루어지고 13nm의 두께를 갖는 전자 주입층을 포함하는 발광소자의 경우를 나타낸 것이고, 그래프 (c)는 실시예에 따라 네 개의 서브층으로 이루어지고 각각의 서브층이 4nm의 두께를 갖는 전자 주입층을 포함하는 발광소자의 경우를 나타낸 것이다.Graph (a) shows a case of a light emitting device that does not have an electron injection layer, graph (b) shows a case of a light emitting device comprising an electron injection layer having a single layer and having a thickness of 13nm, graph (c) shows a case of a light emitting device comprising four sub-layers according to the embodiment, each sub-layer including an electron injection layer having a thickness of 4nm.

도 5를 참조하면, 종래의 경우와 비교할 때, 실시예에 의할 때 제1 도전형 반도체층(210)에서 제공된 전자가 안정적으로 에너지를 읽고 활성층(230)에 속박되어 발광에 기여하게 됨으로써, 총 주입 전류 대비 누설 전류의 비율이 현저히 감소하였음을 확인할 수 있다.Referring to FIG. 5, as compared with the conventional case, according to the embodiment, electrons provided from the first conductivity-type semiconductor layer 210 stably read energy and are bound to the active layer 230 to contribute to light emission. It can be seen that the ratio of leakage current to total injection current is significantly reduced.

또한, 도 6을 참조하면, 종래의 경우와 비교할 때, 실시예에 의할 때 누설 전류의 비율이 현저히 감소하여 발광소자의 내부 양자 효율이 개선되었음을 확인할 수 있다.In addition, referring to Figure 6, compared with the conventional case, it can be seen that the ratio of the leakage current is significantly reduced according to the embodiment to improve the internal quantum efficiency of the light emitting device.

도 7은 실시예에 따른 발광소자가 배치된 발광소자 패키지의 일실시예를 도시한 도면이다.7 is a diagram illustrating an embodiment of a light emitting device package in which a light emitting device is disposed, according to an exemplary embodiment.

실시예에 따른 발광소자 패키지(300)는 캐비티가 형성된 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다.The light emitting device package 300 according to the embodiment includes a body 310 having a cavity, a first lead frame 321 and a second lead frame 322 installed in the body 310, and the body 310. The light emitting device 100 according to the above-described embodiments is installed and electrically connected to the first lead frame 321 and the second lead frame 322, and a molding part 340 formed in the cavity.

상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.The body 310 may be formed including a silicon material, a synthetic resin material, or a metal material. When the body 310 is made of a conductive material such as a metal material, although not shown, an insulating layer is coated on the surface of the body 310 to prevent an electrical short between the first and second lead frames 321 and 322. Can be.

상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 321 and the second lead frame 322 are electrically separated from each other, and supplies a current to the light emitting device 100. In addition, the first lead frame 321 and the second lead frame 322 may increase the light efficiency by reflecting the light generated by the light emitting device 100, heat generated by the light emitting device 100 Can be discharged to the outside.

상기 발광소자(100)는 상기 몸체(310) 상에 설치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 설치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.The light emitting device 100 may be installed on the body 310 or may be installed on the first lead frame 321 or the second lead frame 322. In the present embodiment, the first lead frame 321 and the light emitting device 100 are directly energized, and the second lead frame 322 and the light emitting device 100 are connected through a wire 330. The light emitting device 100 may be connected to the lead frames 321 and 322 by a flip chip method or a die bonding method in addition to the wire bonding method.

상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The molding part 340 may surround and protect the light emitting device 100. In addition, a phosphor 350 is included on the molding part 340 to change the wavelength of light emitted from the light emitting device 100.

형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The phosphor 350 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.For example, the garnet-base phosphor is YAG (Y 3 Al 5 O 12 : Ce 3 +) or TAG: may be a (Tb 3 Al 5 O 12 Ce 3 +), wherein the silicate-based phosphor is (Sr, Ba, Mg, Ca) 2 SiO 4 : Eu 2 + , and the nitride phosphor may be CaAlSiN 3 : Eu 2 + containing SiN, and the oxynitride phosphor may be Si 6 - x Al x O x N 8 -x: Eu 2 + (0 <x <6) can be.

상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(250)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. Light in the first wavelength region emitted from the light emitting device 100 is excited by the phosphor 250 and converted into light in the second wavelength region, and the light in the second wavelength region passes through a lens (not shown). The light path can be changed.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on an optical path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp. .

이하에서는, 상술한 실시예들에 따른 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드 램프와 백라이트 유닛을 설명한다.Hereinafter, a head lamp and a backlight unit will be described as an embodiment of a lighting system in which a light emitting device package according to the above embodiments is disposed.

도 8은 실시예에 따른 발광소자 패키지가 배치된 헤드 램프의 일실시예를 도시한 도면이다.8 is a diagram illustrating an embodiment of a head lamp in which a light emitting device package is disposed according to an embodiment.

도 8을 참조하면, 실시예에 따른 발광소자 패키지가 배치된 발광 모듈(710)에서 방출된 빛이 리플렉터(720)와 쉐이드(730)에서 반사된 후 렌즈(740)를 투과하여 차체 전방을 향할 수 있다.Referring to FIG. 8, after the light emitted from the light emitting module 710 in which the light emitting device package is disposed is reflected by the reflector 720 and the shade 730, the light is transmitted through the lens 740 to face the front of the vehicle body. Can be.

상기 발광 모듈(710)에 포함된 발광소자 패키지는 발광소자를 복수 개로 탑재할 수 있으며, 이에 대해 한정하지 않는다.The light emitting device package included in the light emitting module 710 may include a plurality of light emitting devices, but is not limited thereto.

실시예에 따른 발광소자를 포함한 발광소자 패키지는 제1 도전형 반도체층(210)과 활성층(230) 사이에 복수 개의 서브층을 갖는 전자 주입층(220)을 위치시켜 활성층(230)의 응력을 완화시킴으로써, 발광 모듈(710)의 발광 효율이 전체적으로 향상될 수 있다.In the light emitting device package including the light emitting device according to the embodiment, the electron injection layer 220 having a plurality of sub layers is disposed between the first conductive semiconductor layer 210 and the active layer 230 to reduce the stress of the active layer 230. By mitigating, the luminous efficiency of the light emitting module 710 can be improved as a whole.

도 9는 실시예에 따른 발광소자 패키지가 배치된 표시장치의 일실시예를 도시한 도면이다.FIG. 9 is a diagram illustrating a display device in which a light emitting device package according to an embodiment is disposed.

실시예에 따른 표시장치(800)는 광원 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.The display device 800 according to the embodiment displays the light source modules 830 and 835, the reflector 820 on the bottom cover 810, and the light emitted from the light source module in front of the reflector 820. A light guide plate 840 guiding in front of the device, a first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840, and a front of the second prism sheet 860. And a color filter 880 disposed over the panel 870.

광원 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 도 11에서 설명한 바와 같다.The light source module includes the above-described light emitting device package 835 on the circuit board 830. Here, the circuit board 830 may be a PCB or the like, and the light emitting device package 835 is the same as that described with reference to FIG.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may house the components in the display device 800. The reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 with a highly reflective material Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance. The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). An air guide system is also available in which the light guide plate is omitted and light is transmitted in a space above the reflective sheet 820.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed on one side of the support film with a transparent and elastic polymeric material, and the polymer may have a prism layer in which a plurality of steric structures are repeatedly formed. Here, the plurality of patterns may be provided in the stripe type and the valley repeatedly as shown.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the edges and the valleys on one surface of the support film may be perpendicular to the edges and the valleys on one surface of the support film in the first prism sheet 850. This is to evenly distribute the light transmitted from the light source module and the reflective sheet in all directions of the panel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which may be formed of other combinations, for example, a microlens array or a diffusion sheet and a microlens array Or a combination of one prism sheet and a microlens array, or the like.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.A liquid crystal display (LCD) panel may be disposed on the panel 870. In addition to the liquid crystal display panel 860, other types of display devices requiring a light source may be provided.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.In the panel 870, the liquid crystal is positioned between the glass bodies, and the polarizing plate is placed on both glass bodies to utilize the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. The liquid crystal has a structure in which the molecular arrangement is changed by an external electric field And displays an image.

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.A color filter 880 is provided on the front surface of the panel 870 so that light projected from the panel 870 transmits only red, green, and blue light for each pixel.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

110: 기판 115: 버퍼층
130: 제1 전극 140: 제2 전극
150: 도전성 지지기판 160: 오믹접촉영역
170: 반사층 175: 결합층
180: 패시베이션층 210: 제1 도전형 반도체층
220: 전자 주입층 230: 활성층
235: 전자 차단층 240: 제2 도전형 반도체층
310: 패키지 몸체 321, 322: 제1,2 리드 프레임
330: 와이어 340: 몰딩부
350: 형광체 710: 발광 모듈
720: 리플렉터 730: 쉐이드
800: 표시장치 810: 바텀 커버
820: 반사판 840: 도광판
850: 제1 프리즘시트 860: 제2 프리즘시트
870: 패널 880: 컬러필터
110: substrate 115: buffer layer
130: first electrode 140: second electrode
150: conductive support substrate 160: ohmic contact area
170: reflective layer 175: bonding layer
180: passivation layer 210: first conductive semiconductor layer
220: electron injection layer 230: active layer
235: electron blocking layer 240: second conductive semiconductor layer
310: package body 321, 322: first and second lead frames
330: wire 340: molding part
350: phosphor 710: light emitting module
720: Reflector 730: Shade
800: Display device 810: Bottom cover
820: reflector 840: light guide plate
850: first prism sheet 860: second prism sheet
870: Panel 880: Color filter

Claims (15)

제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및
상기 제1 도전형 반도체층과 활성층 사이에 위치하고, In을 포함하는 전자 주입층;을 포함하고,
상기 활성층은 우물층과 장벽층이 적어도 한번 교대로 위치하고 상기 전자 주입층은 복수 개의 서브층을 포함하며, 상기 서브층의 에너지 밴드갭이 상기 우물층의 에너지 밴드갭보다 넓은 발광소자.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And
And an electron injection layer disposed between the first conductivity type semiconductor layer and the active layer and including In.
The well layer and the barrier layer are alternately positioned at least once, and the electron injection layer includes a plurality of sub layers, wherein the energy band gap of the sub layer is wider than the energy band gap of the well layer.
제 1 항에 있어서,
상기 복수 개의 서브층은 적어도 한번 교대로 위치하는 서브 우물층 및 서브 장벽층을 포함하는 발광소자.
The method of claim 1,
The plurality of sub layers includes a sub well layer and a sub barrier layer that are alternately positioned at least once.
제 2 항에 있어서,
상기 서브 우물층 및 상기 서브 장벽층은 각각 InXGa1 - XN, InYGa1 - YN (0<Y<X<1)의 조성을 갖는 발광소자.
3. The method of claim 2,
The sub well layer and the sub barrier layer each have a composition of In X Ga 1 - X N and In Y Ga 1 - Y N (0 <Y <X <1).
제 1 항에 있어서,
상기 활성층의 우물층은 In을 포함하고, 상기 서브층의 In 함량이 상기 우물층의 In 함량보다 적은 발광소자.
The method of claim 1,
The well layer of the active layer includes In, and the In content of the sub layer is less than the In content of the well layer.
제 1 항에 있어서,
상기 복수 개의 서브층은 각각 1~7nm의 두께를 갖는 발광소자.
The method of claim 1,
The plurality of sub-layers each have a thickness of 1 ~ 7nm.
제 2 항에 있어서,
상기 제1 도전형 반도체층과 상기 서브 우물층은 에너지 밴드 오프셋이 0.15~0.25eV인 발광소자.
3. The method of claim 2,
The first conductive semiconductor layer and the sub-well layer have a light band offset of 0.15 ~ 0.25 eV.
제 2 항에 있어서,
상기 제1 도전형 반도체층과 상기 서브 장벽층은 에너지 밴드 오프셋이 0.088~0.15eV인 발광소자.
3. The method of claim 2,
The first conductive semiconductor layer and the sub-barrier layer have an energy band offset of 0.088 to 0.15 eV.
제 1 항에 있어서,
상기 제1 도전형 반도체층 상의 제1 전극 및 상기 제2 도전형 반도체층 상의 제2 전극을 더 포함하는 발광소자.
The method of claim 1,
And a second electrode on the first conductive semiconductor layer and a second electrode on the second conductive semiconductor layer.
제 8 항에 있어서,
상기 제2 전극은 도전성 지지기판인 발광소자.
The method of claim 8,
The second electrode is a light emitting device that is a conductive support substrate.
제 8 항에 있어서,
상기 발광 구조물은 기판 상에 위치하고, 상기 기판의 표면에 광 추출 패턴이 위치하는 발광소자.
The method of claim 8,
The light emitting structure is positioned on the substrate, the light emitting device is a light extraction pattern is located on the surface of the substrate.
제 9 항에 있어서,
상기 제2 도전형 반도체층과 상기 도전성 지지기판의 사이에 오믹접촉영역 또는 반사층 중 적어도 하나가 위치하는 발광소자.
The method of claim 9,
At least one of an ohmic contact region and a reflective layer is disposed between the second conductive semiconductor layer and the conductive support substrate.
제 1 항에 있어서,
상기 발광 구조물의 측면에 패시베이션층이 위치하는 발광소자.
The method of claim 1,
The passivation layer is located on the side of the light emitting structure.
제 1 항에 있어서,
상기 활성층과 상기 제2 도전형 반도체층 사이에 전자 차단층을 더 포함하는 발광소자.
The method of claim 1,
The light emitting device further comprises an electron blocking layer between the active layer and the second conductive semiconductor layer.
제 1 항에 있어서,
상기 복수 개의 서브층은 두께가 서로 같거나, 서로 다르거나, 또는 적어도 두 층의 두께가 서로 같은 발광소자.
The method of claim 1,
The plurality of sublayers have the same thickness, different thicknesses, or at least two layers having the same thickness.
제 1 항에 있어서,
상기 발광 구조물의 상면에 러프니스 패턴이 위치하는 발광소자.
The method of claim 1,
And a roughness pattern positioned on an upper surface of the light emitting structure.
KR1020120016203A 2012-02-17 2012-02-17 Light emitting device KR101915212B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120016203A KR101915212B1 (en) 2012-02-17 2012-02-17 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120016203A KR101915212B1 (en) 2012-02-17 2012-02-17 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130096336A true KR20130096336A (en) 2013-08-30
KR101915212B1 KR101915212B1 (en) 2018-11-06

Family

ID=49219221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120016203A KR101915212B1 (en) 2012-02-17 2012-02-17 Light emitting device

Country Status (1)

Country Link
KR (1) KR101915212B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170050446A (en) * 2015-10-30 2017-05-11 엘지이노텍 주식회사 Light emitting device and light emitting device package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080045943A (en) * 2006-11-21 2008-05-26 삼성전기주식회사 Nitride semiconductor light emitting device
KR20080060053A (en) * 2006-12-26 2008-07-01 삼성전기주식회사 Nitride semiconductor device
KR100924453B1 (en) * 2009-02-06 2009-11-03 갤럭시아포토닉스 주식회사 Light Emitting Diode
KR20100056601A (en) * 2008-11-20 2010-05-28 서울옵토디바이스주식회사 Light emitting diode having superlattice layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080045943A (en) * 2006-11-21 2008-05-26 삼성전기주식회사 Nitride semiconductor light emitting device
KR20080060053A (en) * 2006-12-26 2008-07-01 삼성전기주식회사 Nitride semiconductor device
KR20100056601A (en) * 2008-11-20 2010-05-28 서울옵토디바이스주식회사 Light emitting diode having superlattice layer
KR100924453B1 (en) * 2009-02-06 2009-11-03 갤럭시아포토닉스 주식회사 Light Emitting Diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170050446A (en) * 2015-10-30 2017-05-11 엘지이노텍 주식회사 Light emitting device and light emitting device package

Also Published As

Publication number Publication date
KR101915212B1 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
KR101827975B1 (en) Light emitting device
EP2696375B1 (en) Light emitting diode
KR101908657B1 (en) Light emitting device
KR101915213B1 (en) Light emitting device
KR20140008064A (en) Light emitting device
KR101991032B1 (en) Light emitting device
KR101963220B1 (en) Light emitting device
KR101922529B1 (en) Light emitting device
KR102050052B1 (en) Light emitting device
KR102059033B1 (en) Light emitting device
KR20130139017A (en) Light emitting device
KR102007401B1 (en) Light emitting device
KR101915212B1 (en) Light emitting device
KR20140046162A (en) Light emitting device
KR20140080992A (en) Light emitting device
KR20130101852A (en) Light emitting device
KR101983777B1 (en) Light emitting device
KR101963222B1 (en) Light emitting device
KR20140019509A (en) Light emitting device
KR101960791B1 (en) Light emitting device
KR20140001352A (en) Light emitting device
KR101983775B1 (en) Light emitting device
KR20140056929A (en) Light emitting device
KR20130101221A (en) Light emitting device
KR20130135479A (en) Light emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant