KR101983777B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101983777B1
KR101983777B1 KR1020120149293A KR20120149293A KR101983777B1 KR 101983777 B1 KR101983777 B1 KR 101983777B1 KR 1020120149293 A KR1020120149293 A KR 1020120149293A KR 20120149293 A KR20120149293 A KR 20120149293A KR 101983777 B1 KR101983777 B1 KR 101983777B1
Authority
KR
South Korea
Prior art keywords
layer
doped
barrier
region
light emitting
Prior art date
Application number
KR1020120149293A
Other languages
Korean (ko)
Other versions
KR20140079995A (en
Inventor
한재웅
김원호
최재호
윤형선
서헌진
박찬근
문효정
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120149293A priority Critical patent/KR101983777B1/en
Publication of KR20140079995A publication Critical patent/KR20140079995A/en
Application granted granted Critical
Publication of KR101983777B1 publication Critical patent/KR101983777B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/28Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

저전류 특성 및 광 출력 특성을 향상시킬 수 있는 발광소자가 개시된다.
일 실시예에 따른 발광소자는 제1 도전형 도펀트가 도핑된 제1 반도체층; 제2 도전형 도펀트가 도핑된 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층;을 포함하고, 상기 활성층은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함하고, 상기 복수 개의 장벽층 중 적어도 하나의 장벽층에 상기 제1 도전형 도펀트와 Mg이 함께 도핑된다.
A light emitting device capable of improving low current characteristics and optical output characteristics is disclosed.
A light emitting device according to an exemplary embodiment includes a first semiconductor layer doped with a first conductive dopant; A second semiconductor layer doped with a second conductive dopant; And an active layer between the first semiconductor layer and the second semiconductor layer, wherein the active layer includes a plurality of pair structures of a barrier layer and a well layer having a smaller energy band gap than the barrier layer, At least one of the barrier layers is doped with the first conductive dopant and Mg.

Figure R1020120149293
Figure R1020120149293

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as light emitting diodes and laser diodes using semiconductor materials of Group 3-5 or 2-6 group semiconductors have been widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

일반적인 발광소자는 제1 도전형 도펀트로 도핑된 제1 반도체층, 다중 양자 우물 구조로 이루어진 활성층 및 제2 도전형 도펀트로 도핑된 제2 반도체층을 포함하는 발광 구조물을 포함한다. 이때, 제1 반도체층과 활성층의 격자 부정합에 의한 응력을 완화하기 위하여 제1 반도체층과 활성층 사이에 응력 완화층이 배치될 수 있다.A typical light emitting device includes a light emitting structure including a first semiconductor layer doped with a first conductive dopant, an active layer composed of a multiple quantum well structure, and a second semiconductor layer doped with a second conductive dopant. At this time, a stress relieving layer may be disposed between the first semiconductor layer and the active layer in order to relax the stress caused by the lattice mismatch between the first semiconductor layer and the active layer.

응력 완화층이나 활성층은 격자의 크기가 큰 In을 함유하고, 격자상수가 다른 장벽층과 우물층이 교번하여 배치되는 구조를 가지므로 격자 부정합 등에 의한 피트(pit)가 발생할 수 있다.The stress relieving layer or the active layer contains In having a large lattice size and has a structure in which a barrier layer and a well layer having different lattice constants are alternately arranged, so that a pit due to lattice mismatching or the like may occur.

도 1은 피트가 발생한 반도체층을 간략히 나타낸 도면이다. 도 1을 참조하면, 임의의 반도체층(20)에 V 모양의 피트(10)가 발생하였다. 임의의 반도체층(1)은 발광소자에서 응력 완화층 또는 활성층의 일부분일 수 있다. 피트(10)는 대부분 관통 전위(TD)가 씨드(seed)가 되어 발생하며 이후의 반도체층의 결정성 품질에 중요한 영향을 미치므로, 피트(10) 부분이 제대로 메워지지 않으면 발광소자의 저전류 불량의 원인이 될 수 있다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram schematically showing a semiconductor layer in which pits are formed. FIG. Referring to FIG. 1, a V-shaped pit 10 is formed in an arbitrary semiconductor layer 20. The optional semiconductor layer 1 may be a part of the stress relieving layer or the active layer in the light emitting element. The pit 10 is formed as a seed at most the threading dislocation TD and has an important influence on the crystallinity quality of the semiconductor layer thereafter so that if the pit 10 is not filled properly, It can cause defects.

실시예는 저전류나 광출력 특성이 향상된 발광소자를 제공하고자 한다.The embodiment is intended to provide a light emitting device with improved low current and optical output characteristics.

일 실시예에 따른 발광소자는 제1 도전형 도펀트가 도핑된 제1 반도체층; 제2 도전형 도펀트가 도핑된 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층;을 포함하고, 상기 활성층은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함하고, 상기 복수 개의 장벽층 중 적어도 하나의 장벽층에 상기 제1 도전형 도펀트와 Mg이 함께 도핑된다.A light emitting device according to an exemplary embodiment includes a first semiconductor layer doped with a first conductive dopant; A second semiconductor layer doped with a second conductive dopant; And an active layer between the first semiconductor layer and the second semiconductor layer, wherein the active layer includes a plurality of pair structures of a barrier layer and a well layer having a smaller energy band gap than the barrier layer, At least one of the barrier layers is doped with the first conductive dopant and Mg.

상기 복수 개의 장벽층 중 적어도 하나의 장벽층은 인접한 우물층과 접하는 두 개의 제1 영역 및 상기 두 개의 제1 영역 사이의 제2 영역을 각각 포함하고, 상기 제1 도전형 도펀트는 상기 제1 영역에 도핑되고 상기 Mg는 상기 제2 영역에 도핑될 수 있다.Wherein at least one barrier layer of the plurality of barrier layers comprises two first regions in contact with adjacent well layers and a second region between the two first regions, And the Mg may be doped in the second region.

상기 제1 반도체층과 상기 활성층 사이에 응력 완화층이 더 배치되고, 상기 응력 완화층은 제1층 및 상기 제1층보다 에너지 밴드갭이 작은 제2층의 페어 구조를 복수 개 포함할 수 있다.A stress relaxation layer may be further disposed between the first semiconductor layer and the active layer and the stress relaxation layer may include a first layer and a second layer structure having a smaller energy band gap than the first layer, .

상기 응력 완화층은 복수 개의 제1층 중에서 상기 활성층에 가장 인접한 제1층에 상기 제1 도전형 도펀트와 Mg이 함께 도핑될 수 있다.The stress relieving layer may be doped with the first conductivity type dopant and Mg together with the first layer closest to the active layer among the plurality of first layers.

상기 응력 완화층 중에서 상기 활성층에 가장 인접한 마지막 제1층과 상기 활성층 중에서 상기 응력 완화층에 가장 인접한 첫 번째 장벽층이 서로 접하고, 상기 마지막 제1층 및 상기 첫 번째 장벽층에 상기 제1 도전형 도펀트와 Mg이 함께 도핑될 수 있다.Wherein the first layer closest to the active layer and the first barrier layer closest to the stress relieving layer among the active layer contact with each other in the stress relieving layer and the first conductive layer is formed on the last first layer and the first barrier layer, The dopant and Mg may be doped together.

상기 복수 개의 장벽층 중에서 상기 응력 완화층에 인접한 적어도 하나의 장벽층에 상기 제1 도전형 도펀트와 Mg이 함께 도핑될 수 있다.The first conductive dopant and Mg may be doped in at least one barrier layer adjacent to the stress relieving layer among the plurality of barrier layers.

상기 제1 영역의 에너지 밴드갭이 상기 제2 영역의 에너지 밴드갭보다 클 수 있다.The energy band gap of the first region may be greater than the energy band gap of the second region.

다른 실시예에 따른 발광소자는 제1 도전형 도펀트가 도핑된 제1 반도체층; 제2 도전형 도펀트가 도핑된 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층;을 포함하고, 상기 활성층은 인접한 적어도 두 개의 우물층, 상기 적어도 두 개의 우물층과 각각 접하며 상기 우물층의 에너지 밴드갭보다 큰 에너지 밴드갭을 갖는 제1 장벽층, 상기 제1 장벽층 내에 배치되며 상기 제1 장벽층과 상기 우물층 사이의 에너지 밴드갭을 갖는 제2 장벽층을 포함하며, 상기 제2 장벽층에 Mg이 도핑된다.According to another embodiment, a light emitting device includes: a first semiconductor layer doped with a first conductive dopant; A second semiconductor layer doped with a second conductive dopant; And an active layer between the first semiconductor layer and the second semiconductor layer, the active layer comprising at least two adjacent well layers, an energy band which is in contact with the at least two well layers and which is greater than the energy band gap of the well layer, A first barrier layer having a gap, a second barrier layer disposed in the first barrier layer and having an energy bandgap between the first barrier layer and the well layer, wherein the second barrier layer is doped with Mg .

실시예에 따르면 응력 완화층 또는 활성층에 피트가 발생하는 것을 방지하여 발광소자의 저전류 특성이나 광출력 특성을 향상시킬 수 있다.According to the embodiment, it is possible to prevent the occurrence of pits in the stress relieving layer or the active layer, thereby improving the low current characteristic and the light output characteristic of the light emitting element.

도 1은 피트가 발생한 반도체층을 간략히 나타낸 도면.
도 2는 실시예에 따른 발광소자의 일 예시를 나타낸 측단면도.
도 3은 실시예에 따른 발광소자의 다른 예시를 나타낸 측단면도.
도 4는 제1 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면.
도 5는 실시예의 효과를 설명하기 위한 도면.
도 6은 제2 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면.
도 7은 제3 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면.
도 8은 제4 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면.
도 9는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일 실시예를 나타낸 도면.
도 10은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 다른 실시예를 나타낸 도면.
도 11은 실시예들에 따른 발광소자 패키지를 포함하는 조명장치의 일 실시예를 나타낸 분해 사시도.
도 12는 실시예들에 따른 발광소자 패키지가 배치된 표시장치의 일 실시예를 나타낸 분해 사시도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 schematically shows a semiconductor layer in which pits are formed. FIG.
2 is a side sectional view showing an example of a light emitting device according to an embodiment.
3 is a side sectional view showing another example of the light emitting device according to the embodiment.
4 is an energy band diagram of a light emitting device according to the first embodiment.
5 is a view for explaining the effect of the embodiment;
6 is an energy band diagram of a light emitting device according to a second embodiment.
7 is an energy band diagram of the light emitting device according to the third embodiment.
8 is an energy band diagram of the light emitting device according to the fourth embodiment.
9 is a view illustrating an embodiment of a light emitting device package including the light emitting device according to the embodiments.
10 is a view illustrating another embodiment of a light emitting device package including the light emitting device according to the embodiments.
11 is an exploded perspective view showing an embodiment of a lighting device including a light emitting device package according to embodiments.
12 is an exploded perspective view showing an embodiment of a display device in which a light emitting device package according to embodiments is disposed;

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 2는 실시예에 따른 발광소자의 일 예시를 나타낸 측단면도이다.2 is a side sectional view showing an example of a light emitting device according to an embodiment.

도 2를 참조하면, 실시예에 따른 발광소자(100A)는 제1 반도체층(122)과 활성층(124) 및 제2 반도체층(126)을 포함하는 발광 구조물(120)을 포함한다.Referring to FIG. 2, the light emitting device 100A includes a light emitting structure 120 including a first semiconductor layer 122, an active layer 124, and a second semiconductor layer 126. Referring to FIG.

발광소자(100A)는 복수의 화합물 반도체층, 예를 들어 3족-5족 또는 2족-6족 원소의 반도체층을 이용한 LED(Light Emitting Diode)를 포함하며, LED는 청색, 녹색 또는 적색 등과 같은 광을 방출하는 유색 LED이거나, 백색 LED 또는 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 발광소자(100A)가 UV-A(Ultraviolet-A) 영역의 자외선을 방출하는 경우, 이때 방출되는 자외선 광은 약 315~400nm의 파장을 가질 수 있다.The light emitting device 100A includes an LED (Light Emitting Diode) using a semiconductor layer of a plurality of compound semiconductor layers, for example, a Group III-V or a Group II-VI element, and the LED includes blue, green or red A colored LED emitting the same light, or a white LED or a UV LED. The emitted light of the LED may be implemented using various semiconductors, but is not limited thereto. For example, when the light emitting device 100A emits ultraviolet rays in the UV-A (ultraviolet-A) region, the emitted ultraviolet light may have a wavelength of about 315 to 400 nm.

발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 120 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

제1 반도체층(122)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제1 도전형 도펀트가 도핑될 수 있다. 제1 반도체층(122)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다. 제1 반도체층(122)이 p형 반도체층인 경우, 상기 제1 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다.The first semiconductor layer 122 may be formed of a semiconductor compound, and may be formed of a compound semiconductor, for example, a group III-V group or a group II-VI-VI. The first conductive type dopant may also be doped. When the first semiconductor layer 122 is an n-type semiconductor layer, the first conductivity type dopant may include Si, Ge, Sn, Se, Te, or the like as an n-type dopant, but is not limited thereto. When the first semiconductor layer 122 is a p-type semiconductor layer, the first conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant, but is not limited thereto.

제1 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 발광소자(100A)가 자외선 영역의 빛을 방출하는 자외선 발광소자인 경우, 제1 반도체층(122)은 Al을 포함하여 이루어질 수 있다.The first semiconductor layer 122 may include a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + have. The first semiconductor layer 122 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP. When the light emitting device 100A is an ultraviolet light emitting device that emits light in the ultraviolet region, the first semiconductor layer 122 may include Al.

제2 반도체층(126)은 반도체 화합물로 형성될 수 있으며, 예를 들어 3족-5족 또는 2족-6족 등의 화합물 반도체로 형성될 수 있다. 또한 제2 도전형 도펀트가 도핑될 수 있다. 제2 반도체층(126)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있으나 이에 한정되지 않는다. 제2 반도체층(126)이 n형 반도체층인 경우, 상기 제2 도전형 도펀트는 n형 도펀트로서 Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정되지 않는다.The second semiconductor layer 126 may be formed of a semiconductor compound, for example, a compound semiconductor such as a group III-V element or a group II-VI element. The second conductivity type dopant may also be doped. When the second semiconductor layer 126 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant, but is not limited thereto. When the second semiconductor layer 126 is an n-type semiconductor layer, the second conductivity type dopant may include Si, Ge, Sn, Se, Te, or the like as the n-type dopant, but is not limited thereto.

제2 반도체층(126)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 반도체층(126)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다. 발광소자(100A)가 자외선 영역의 빛을 방출하는 자외선 발광소자인 경우, 제2 반도체층(126)은 Al을 포함하여 이루어질 수 있다.The second semiconductor layer 126 may include a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + have. The second semiconductor layer 126 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP. When the light emitting device 100A is an ultraviolet light emitting device that emits light in the ultraviolet region, the second semiconductor layer 126 may include Al.

이하에서는, 제1 반도체층(122)이 n형 반도체층, 제2 반도체층(126)이 p현 반도체층인 경우를 예로 들어 설명한다.Hereinafter, the case where the first semiconductor layer 122 is an n-type semiconductor layer and the second semiconductor layer 126 is a p-current semiconductor layer will be described as an example.

상기 제2 반도체층(126) 상에는 제2 도전형과 반대의 극성을 갖는 반도체, 예컨대 상기 상기 제2 반도체층(126)이 p형 반도체층일 경우 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.An n-type semiconductor layer (not shown) may be formed on the second semiconductor layer 126 when the semiconductor having the opposite polarity to the second conductivity type, for example, the second semiconductor layer 126 is a p-type semiconductor layer . Accordingly, the light emitting structure 120 may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

제1 반도체층(122)과 제2 반도체층(126) 사이에 활성층(124)이 위치한다.The active layer 124 is located between the first semiconductor layer 122 and the second semiconductor layer 126.

활성층(124)은 전자와 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 제1 반도체층(122)이 n형 반도체층이고 제2 반도체층(126)이 p형 반도체층인 경우, 상기 제1 반도체층(122)으로부터 전자가 주입되고 상기 제2 반도체층(126)으로부터 정공이 주입될 수 있다. 발광소자(100A)가 UV LED인 경우, 활성층(124)은 약 260nm 내지 405nm 영역의 파장의 빛을 방출할 수 있다.The active layer 124 is a layer in which electrons and holes meet each other to emit light having energy determined by the energy band inherent in the active layer (light emitting layer) material. When the first semiconductor layer 122 is an n-type semiconductor layer and the second semiconductor layer 126 is a p-type semiconductor layer, electrons are injected from the first semiconductor layer 122 and electrons are injected from the second semiconductor layer 126 Holes can be injected. When the light emitting device 100A is a UV LED, the active layer 124 may emit light having a wavelength of about 260 nm to 405 nm.

활성층(124)은 다중 우물 구조로 이루어질 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자 우물 구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 124 may have a multi-well structure. For example, the active layer 124 may be formed with a multiple quantum well structure by injecting trimethylgallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

활성층(124)이 다중 우물 구조로 형성되는 경우, 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InGaN/AlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층보다 에너지 밴드갭이 작은 물질로 형성된다.InGaN / InGaN, InGaN / AlGaN, InAlGaN / GaN, InGaN / AlGaN, GaAs (InGaAs) / AlGaAs / InGaN / InGaN / InGaN / InGaN / InGaN / , GaP (InGaP) / AlGaP, but the present invention is not limited thereto. The well layer is formed of a material having an energy band gap smaller than that of the barrier layer.

제1 반도체층(122)과 활성층(124) 사이에 응력 완화층(130)이 배치될 수 있다. 응력 완화층(130)은 제1 반도체층(122)과 활성층(124) 사이의 격자 부정합을 완화하기 위한 것이다. 응력 완화층(130)은 복수 개의 우물층과 장벽층이 교대로 적층된 초격자 구조로 이루어질 수 있다. 응력 완화층(130)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InGaN/AlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 응력 완화층(130)의 우물층은 활성층(124)의 우물층보다 에너지 밴드갭이 큰 물질로 형성될 수 있다.The stress relieving layer 130 may be disposed between the first semiconductor layer 122 and the active layer 124. The stress relieving layer 130 is intended to alleviate the lattice mismatch between the first semiconductor layer 122 and the active layer 124. The stress relieving layer 130 may have a superlattice structure in which a plurality of well layers and barrier layers are alternately stacked. The well layer / barrier layer of the stress relieving layer 130 may be formed of any one or more of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, InGaN / AlGaN, GaAs (InGaAs) / AlGaAs, But the present invention is not limited thereto. The well layer of the stress relieving layer 130 may be formed of a material having an energy band gap larger than that of the well layer of the active layer 124.

활성층(124) 및 응력 완화층(130)에 대해서는 도 4 내지 도 8을 참조하여 좀 더 자세히 후술하기로 한다.The active layer 124 and the stress relieving layer 130 will be described later in more detail with reference to FIGS.

제2 반도체층(126)과 활성층(124) 사이에 전자 차단층(Electron Blocking Layer, 135)이 배치될 수 있다. 실시예에 따라, 전자 차단층(135)은 제2 반도체층(126) 내에서 활성층(124)에 인접하여 배치될 수도 있다. 전자 차단층(135)은 제1 반도체층(122)에서 제공되는 전자의 이동도(mobility)가 높기 때문에, 전자가 발광에 기여하지 못하고 활성층(124)을 넘어 제2 반도체층(126)으로 빠져나가 누설 전류의 원인이 되는 것을 방지하는 전위 장벽의 역할을 한다. 전자 차단층(135)은 활성층(124)보다 큰 에너지 밴드갭을 갖는 물질로 형성되며, InxAlyGa1 -x-yN(0≤x<y<1)의 조성을 갖는 반도체 물질로 형성될 수 있다. 전자 차단층(135)에 제2 도전형 도펀트가 도핑될 수 있다.An electron blocking layer 135 may be disposed between the second semiconductor layer 126 and the active layer 124. According to an embodiment, the electron blocking layer 135 may be disposed adjacent to the active layer 124 in the second semiconductor layer 126. The electron blocking layer 135 has a high mobility of electrons provided in the first semiconductor layer 122 so that electrons do not contribute to light emission and pass through the active layer 124 to the second semiconductor layer 126 And serves as a potential barrier to prevent leakage current from being generated. The electron blocking layer 135 is formed of a material having a larger energy band gap than the active layer 124 and may be formed of a semiconductor material having a composition of In x Al y Ga 1 -xy N (0? X <y <1) have. The electron blocking layer 135 may be doped with a second conductivity type dopant.

발광 구조물(120)은 기판(110) 상에 배치된다.The light emitting structure 120 is disposed on the substrate 110.

기판(110)은 반도체 물질 성장에 적합한 재료, 열전도성이 뛰어난 물질로 형성될 수 있다. 기판(110)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 110 may be formed of a material having excellent thermal conductivity, which is suitable for semiconductor material growth. At least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 O 3 may be used as the substrate 110. The substrate 110 may be wet-cleaned to remove impurities on the surface.

발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 120 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

발광 구조물(120)과 기판(110) 사이에 버퍼층(112)이 위치할 수 있다. 버퍼층(112)은 발광 구조물(120)과 기판(110) 재료의 격자 부정합 및 열팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(112)의 재료는 3족-5족 화합물 반도체 또는 2족-6족 화합물 반도체, 예컨대, GaN, InN, AlN, InGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(112)은 발광 구조물(120)의 성장 온도보다 낮은 온도에서 성장될 수 있다.The buffer layer 112 may be positioned between the light emitting structure 120 and the substrate 110. The buffer layer 112 is intended to alleviate the difference in lattice mismatch and thermal expansion coefficient between the light emitting structure 120 and the substrate 110 material. The material of the buffer layer 112 may be at least one of a group III-V compound semiconductor or a group II-VI compound semiconductor such as GaN, InN, AlN, InGaN, InAlGaN and AlInN. The buffer layer 112 may be grown at a temperature lower than the growth temperature of the light emitting structure 120.

기판(110)과 제1 반도체층(122) 사이에 언도프트 반도체층(114)이 배치될 수 있다. 언도프트 반도체층(114)은 제1 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, 제1 반도체층(122)과 동일한 물질 또는 제1 반도체층(122)과 다른 물질로 형성될 수 있다. 언도프트 반도체층(114)에는 제1 도전형 도펀트가 도핑되지 않아 제1 반도체층(122)에 비해 낮은 전기 전도성을 나타낸다. 언도프트 반도체층(114)은 버퍼층(112)의 상부에서 제1 반도체층(122)과 접하여 배치될 수 있다. 언도프트 반도체층(114)은 버퍼층(112)의 성장 온도보다 높은 온도에서 성장되며, 버퍼층(112)에 비해 좋은 결정성을 나타낸다.The undoped semiconductor layer 114 may be disposed between the substrate 110 and the first semiconductor layer 122. The undoped semiconductor layer 114 is formed to improve crystallinity of the first semiconductor layer 122 and may be formed of the same material as the first semiconductor layer 122 or a different material from the first semiconductor layer 122 . The undoped semiconductor layer 114 is not doped with the first conductive type dopant and thus exhibits lower electrical conductivity than the first semiconductor layer 122. The undoped semiconductor layer 114 may be disposed in contact with the first semiconductor layer 122 at an upper portion of the buffer layer 112. The undoped semiconductor layer 114 grows at a temperature higher than the growth temperature of the buffer layer 112 and exhibits better crystallinity than the buffer layer 112.

발광 구조물(120)은 제2 반도체층(126)과 활성층(124) 및 제1 반도체층(122)의 일부가 식각되어 제1 반도체층(122)의 일부를 노출하는 노출면(S)을 포함한다. 상기 노출면(S) 상에 제1 전극(140)이 배치된다. 그리고, 식각되지 않은 제2 반도체층(126) 상에 제2 전극(145)이 배치된다.The light emitting structure 120 includes an exposed surface S that exposes a portion of the first semiconductor layer 122 by etching the second semiconductor layer 126, the active layer 124, and a portion of the first semiconductor layer 122 do. The first electrode 140 is disposed on the exposed surface S. The second electrode 145 is disposed on the un-etched second semiconductor layer 126.

제1 전극(140) 및 제2 전극(145)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 또는 이리듐(Ir) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode 140 and the second electrode 145 may be formed of a metal such as Mo, Cr, Ni, Au, Al, Layer structure including at least one of tungsten (V), tungsten (W), lead (Pd), copper (Cu), rhodium (Rh) or iridium (Ir).

제2 전극(145)이 형성되기 전 제2 반도체층(126) 상에 도전층(147)이 형성될 수도 있다. 실시예에 따라, 제2 반도체층(126)이 노출되도록 도전층(147)의 일부가 오픈되어 제2 반도체층(126)과 제2 전극(145)이 접할 수 있다. 또는, 도 2에 도시된 바와 같이, 도전층(147)을 사이에 두고 제2 반도체층(126)과 제2 전극(145)이 전기적으로 연결될 수도 있다.The conductive layer 147 may be formed on the second semiconductor layer 126 before the second electrode 145 is formed. A portion of the conductive layer 147 may be partially opened to expose the second semiconductor layer 126 so that the second semiconductor layer 126 and the second electrode 145 can be in contact with each other. Alternatively, as shown in FIG. 2, the second semiconductor layer 126 and the second electrode 145 may be electrically connected to each other with the conductive layer 147 therebetween.

도전층(147)은 제2 반도체층(126)의 전기적 특성을 향상시키고 제2 전극(145)과의 전기적 접촉을 개선하기 위한 것으로, 층 또는 복수의 패턴으로 형성될 수 있다. 도전층(145)은 투과성을 갖는 투명 전극층으로 형성될 수 있다.The conductive layer 147 is formed to improve the electrical characteristics of the second semiconductor layer 126 and to improve electrical contact with the second electrode 145, and may be formed in a layer or a plurality of patterns. The conductive layer 145 may be formed of a transparent electrode layer having transparency.

도전층(145)에는 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지 않는다.The conductive layer 145 may be formed of a transparent conductive layer and a metal. For example, the conductive layer 145 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON TiO 2, Ag, Ni, Cr, Ti, Al, Rh, ZnO, IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf.

발광소자(100A)는 수평형 발광소자일 수 있다.The light emitting device 100A may be a horizontal light emitting device.

수평형(Lateral) 발광소자란 발광 구조물(120)에서 제1 전극(140)과 제2 전극(145)이 동일한 방향을 향해 형성되는 구조를 의미한다. 일 예로서, 도 2를 참조하면, 제1 전극(140)과 제2 전극(145)이 발광 구조물(120)의 상부 방향으로 형성되어 있다.The lateral light emitting device means a structure in which the first electrode 140 and the second electrode 145 are formed in the same direction in the light emitting structure 120. Referring to FIG. 2, a first electrode 140 and a second electrode 145 are formed in an upper direction of the light emitting structure 120.

도 3은 실시예에 따른 발광소자의 다른 예시를 나타낸 측단면도이다. 상술한 내용과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.3 is a cross-sectional side view showing another example of the light emitting device according to the embodiment. The contents overlapping with the above-mentioned contents will not be described again, and the following description will focus on the differences.

도 3을 참조하면, 실시예에 따른 발광소자(100B)는 제1 반도체층(122)과 활성층(124) 및 제2 반도체층(126)을 포함하는 발광 구조물(120)을 포함한다. 제1 반도체층(122)과 활성층(124) 사이에 응력 완화층(130)이 배치될 수 있다. 응력 완화층(130) 및 활성층(124)에 대해서는 도 4 내지 도 8을 참조하여 좀 더 자세히 후술하기로 한다.Referring to FIG. 3, the light emitting device 100B includes a light emitting structure 120 including a first semiconductor layer 122, an active layer 124, and a second semiconductor layer 126. Referring to FIG. The stress relieving layer 130 may be disposed between the first semiconductor layer 122 and the active layer 124. The stress relieving layer 130 and the active layer 124 will be described later in more detail with reference to FIGS. 4 to 8. FIG.

제1 반도체층(122)에 광추출 패턴(R)이 위치할 수 있다. 광추출 패턴(R)은 PEC(Photo enhanced chemical) 식각 방법이나 마스크 패턴을 이용한 에칭 공정 수행하여 형성할 수 있다. 광추출 패턴(R)은 활성층(124)에서 생성된 광의 외부 추출 효율을 증가시키기 위한 것으로서, 규칙적인 주기로 형성되거나 불규칙적으로 형성될 수 있다.The light extraction pattern R may be located in the first semiconductor layer 122. [ The light extraction pattern R can be formed by performing an etching process using a photo enhanced chemical (PEC) etching method or a mask pattern. The light extraction pattern R is for increasing the efficiency of extracting light generated in the active layer 124, and may be formed at regular intervals or irregularly.

제1 반도체층(122)의 일면에 제1 전극(140)이 배치되고 제2 반도체층(126)의 일면에 제2 전극층(150)이 배치된다. 즉, 발광 구조물(120)의 상면에 제1 전극(140)이 배치되고 발광 구조물(120)의 하면에 제2 전극층(150)이 배치된다.A first electrode 140 is disposed on one surface of the first semiconductor layer 122 and a second electrode layer 150 is disposed on one surface of the second semiconductor layer 126. [ That is, the first electrode 140 is disposed on the upper surface of the light emitting structure 120, and the second electrode layer 150 is disposed on the lower surface of the light emitting structure 120.

제2 전극층(150)은 도전층(150a) 또는 반사층(150b) 중 적어도 어느 하나를 포함할 수 있다. 도전층(150a)은 제2 반도체층(126)의 전기적 특성을 개선하기 위한 것으로, 제2 반도체층(126)과 접하여 위치할 수 있다.The second electrode layer 150 may include at least one of a conductive layer 150a and a reflective layer 150b. The conductive layer 150a is provided to improve the electrical characteristics of the second semiconductor layer 126 and may be located in contact with the second semiconductor layer 126. [

도전층(150a)은 투명 전극층 또는 불투명 전극층으로 형성될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되지는 않는다.The conductive layer 150a may be formed of a transparent electrode layer or an opaque electrode layer. For example, the conductive layer 150a may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) , IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON ), IGZO (In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx / ITO, Ni / IrOx / Au or Ni / IrOx / Au / ITO, Ag, Ni, Cr, Ti, , Ir, Sn, In, Ru, Mg, Zn, Pt, Au, and Hf.

반사층(150b)은 활성층(124)에서 생성된 빛을 반사시켜 발광소자의 내부에서 소멸되는 빛의 양을 줄임으로써, 발광소자의 외부양자효율을 향상시킬 수 있다.The reflective layer 150b may improve the external quantum efficiency of the light emitting device by reducing the amount of light that is emitted from the active layer 124 to thereby extinguish the light.

반사층(150b)은 Ag, Ti, Ni, Cr 또는 AgCu 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정하지 않는다. 반사층(150b)이 제2 반도체층(126)과 오믹 접촉하는 물질로 이루어진 경우, 도전층(150a)은 별도로 형성하지 않을 수 있다.The reflective layer 150b may include at least one of Ag, Ti, Ni, Cr, and AgCu, but is not limited thereto. When the reflective layer 150b is formed of a material that makes an ohmic contact with the second semiconductor layer 126, the conductive layer 150a may not be formed separately.

발광 구조물(120)은 지지기판(160)에 의해 지지된다.The light emitting structure 120 is supported by the supporting substrate 160.

지지기판(160)은 전기 전도성과 열 전도성이 높은 물질로 형성되며, 예를 들어, 소정의 두께를 갖는 베이스 기판(substrate)으로서, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 또는 전도성 시트 등을 선택적으로 포함할 수 있다.The supporting substrate 160 is formed of a material having high electrical conductivity and high thermal conductivity. For example, the supporting substrate 160 may be a base substrate having a predetermined thickness, such as molybdenum (Mo), silicon (Si), tungsten (W) (Au), a copper alloy (Cu Alloy), a nickel (Ni), a copper-tungsten (Cu-Al) alloy, or a material selected from the group consisting of copper (Cu) W), carrier wafer (for example, a GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga 2 O 3 , etc.) or a conductive sheet or the like may optionally be included.

발광 구조물(120)은 본딩층(165)에 의해 지지기판(160)에 본딩될 수 있다. 이 때, 발광 구조물(120)의 하부에 위치하는 제2 전극층(150)과 본딩층(165)이 접할 수 있다.The light emitting structure 120 may be bonded to the supporting substrate 160 by a bonding layer 165. At this time, the second electrode layer 150 located under the light emitting structure 120 may be in contact with the bonding layer 165.

본딩층(165)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bonding layer 165 may include a barrier metal or a bonding metal and may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, It is not limited thereto.

본딩층(165)은 발광 구조물(120)에 인접하여 확산 방지층(미도시)을 포함하여, 본딩층(165)에 사용된 금속 등이 상부의 발광 구조물(120) 내부로 확산되는 것을 방지할 수도 있다.The bonding layer 165 may include a diffusion preventing layer (not shown) adjacent to the light emitting structure 120 to prevent the metal or the like used in the bonding layer 165 from diffusing into the upper light emitting structure 120 have.

발광 구조물(120)의 측면 및 상부면의 적어도 일부에 패시베이션층(170)이 배치될 수 있다.A passivation layer 170 may be disposed on at least a portion of the side and top surfaces of the light emitting structure 120.

패시베이션층(170)은 산화물 또는 질화물로 이루어져 발광 구조물(120)을 보호할 수 있다. 일 예로서, 패시베이션층(170)은 실리콘 산화물(SiO2)층, 실리콘 질화물층, 산화 질화물층, 또는 산화 알루미늄층으로 이루어질 수 있으나, 이에 한정하지 않는다.The passivation layer 170 may be formed of an oxide or a nitride to protect the light emitting structure 120. As an example, the passivation layer 170 may comprise, but is not limited to, a silicon oxide (SiO 2 ) layer, a silicon nitride layer, an oxynitride layer, or an aluminum oxide layer.

도시하지는 않았으나, 발광 구조물(120)의 상부면에도 패시베이션층(170)이 위치하는 경우, 상기 패시베이션층(170)에 광추출 패턴(R)이 형성될 수도 있다.The light extraction pattern R may be formed on the passivation layer 170 when the passivation layer 170 is also located on the upper surface of the light emitting structure 120. [

발광소자(100B)는 수직형 발광소자일 수 있다. The light emitting device 100B may be a vertical light emitting device.

수직형(Vertical) 발광소자란, 발광소자(100)에서 제1 전극(140)과 제2 전극층(150)이 서로 다른 방향에 각각 형성되는 구조를 의미한다. 일 예로서, 도 3을 참조하면, 발광 구조물(120)의 상부 방향으로 제1 전극(140)이 형성되고 발광 구조물(120)의 하부 방향으로 제2 전극층(150)이 형성되어 있다.The vertical light emitting device means a structure in which the first electrode 140 and the second electrode layer 150 are formed in different directions in the light emitting device 100. Referring to FIG. 3, a first electrode 140 is formed in an upper direction of the light emitting structure 120, and a second electrode layer 150 is formed in a lower direction of the light emitting structure 120.

수평형 발광소자(100A)와 수직형 발광소자(100B)를 통칭하여 발광소자라 할 수 있다. 실시예를 설명함에 있어서, 발광소자란 수평형 발광소자 또는 수직형 발광소자일 수 있다.The horizontal type light emitting device 100A and the vertical type light emitting device 100B may collectively be referred to as light emitting devices. In describing the embodiment, the light emitting element may be a horizontal light emitting element or a vertical light emitting element.

도 4는 제1 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 내용과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.4 is an energy band diagram of the light emitting device according to the first embodiment. The contents overlapping with the above-mentioned contents will not be described again, and the following description will focus on the differences.

제1 실시예에 따른 발광소자(100-1)는 제1 도전형 도펀트가 도핑된 제1 반도체층(122), 제2 도전형 도펀트가 도핑된 제2 반도체층(126) 및 상기 제1 반도체층(122)과 제2 반도체층(126) 사이의 활성층(124)을 포함한다.The light emitting device 100-1 according to the first embodiment includes a first semiconductor layer 122 doped with a first conductive dopant, a second semiconductor layer 126 doped with a second conductive dopant, And an active layer 124 between the layer 122 and the second semiconductor layer 126.

활성층(124)은 우물층(124a) 및 장벽층(124b)의 페어 구조를 복수 개 포함하고, 우물층(124a)은 장벽층(124b)보다 에너지 밴드갭이 작다. 도 4에는 일 예로서 네 개의 우물층(124a)/장벽층(124b)의 페어 구조를 포함하는 것으로 도시하였으나, 실시예에 따라 페어 구조의 수는 달라질 수 있다. 장벽층(124b)의 에너지 밴드갭은 전자 차단층(135)의 에너지 밴드갭보다 작으며, 실시예에 따라, 제1 반도체층(122)의 에너지 밴드갭 또는 제2 반도체층(126)의 에너지 밴드갭보다 클 수도 있다.The active layer 124 includes a plurality of pairs of the well layers 124a and the barrier layers 124b and the well layer 124a has a smaller energy band gap than the barrier layer 124b. Although FIG. 4 illustrates a pair structure of four well layers 124a / barrier layer 124b as an example, the number of pair structures may vary according to the embodiment. The energy band gap of the barrier layer 124b is smaller than the energy band gap of the electron blocking layer 135 and the energy band gap of the first semiconductor layer 122 or the energy band gap of the second semiconductor layer 126 Band gap.

활성층(124)에 속하는 복수 개의 장벽층(124b) 중 적어도 하나의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 함께 도핑된다. 즉, 각각의 장벽층(124b)마다 제1 도전형 도펀트와 Mg이 함께 도핑되며, 복수 개의 장벽층(124b) 모두에 도핑될 수도 있고, 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 도핑될 수도 있다. At least one barrier layer 124b of the plurality of barrier layers 124b belonging to the active layer 124 is doped with the first conductivity type dopant and Mg together. That is, the first conductive dopant and Mg are doped together for each of the barrier layers 124b and may be doped to all of the plurality of barrier layers 124b and the barrier layers 124b of some of the plurality of barrier layers 124b ). &Lt; / RTI &gt;

활성층(124)은 격자상수가 다른 우물층(124a)과 장벽층(124b)이 번갈아 성장되고 특히 우물층(124a)은 결정 격자의 크기가 큰 In을 상대적으로 많이 함유하기 때문에 성장 과정에서 피트(pit)가 발생할 수 있다. 피트는 대부분 활성층(124)의 하부에서부터 진행되어 온 관통 전위가 씨드(seed)가 되어 발생하며, 기판(110)을 향해 함몰된 형태로 형성된다.The active layer 124 alternately grows the well layer 124a and the barrier layer 124b having different lattice constants and in particular the well layer 124a contains a relatively large amount of In having a large crystal lattice, pit) may occur. Most of the pits are formed as seeds through which the threading dislocations progressed from the bottom of the active layer 124 and are formed in a shape depressed toward the substrate 110.

실시예와 같이, 복수 개의 장벽층(124b) 중 적어도 어느 하나의 장벽층(124b)에 Mg을 도핑하면 Mg에 의해 반극성(semi-polar) 결정면 방향으로 활성층(124) 물질의 성장이 촉진되어 피트가 발생하는 것을 미연에 방지할 수 있다. 또한, 활성층(124)의 성장과정 중 피트가 이미 발생한 경우 반극성(semi-polar) 결정면 방향으로 활성층(124) 물질의 성장이 촉진되어 이후에 성장되는 반도체층에 의해 피트를 효과적으로 메울 수 있다.If Mg is doped into at least one of the barrier layers 124b of the plurality of barrier layers 124b as in the embodiment, the growth of the active layer 124 material is promoted by the Mg in the direction of the semi-polar crystal plane The occurrence of pits can be prevented in advance. In addition, when the pits have already been formed during the growth process of the active layer 124, the growth of the active layer 124 material in the direction of the semi-polar crystal plane is promoted, and the pits can be effectively filled by the semiconductor layer grown thereafter.

도 5는 실시예의 효과를 설명하기 위한 도면이다. 도 5는 활성층(124)의 임의의 부분을 도시한 것이다.5 is a diagram for explaining the effect of the embodiment. FIG. 5 shows an arbitrary portion of the active layer 124. FIG.

도 5를 참조하면, 활성층(124)에 아래 방향으로 함몰된 피트(P)가 존재하며, 장벽층(124b)에 Mg을 도핑함으로써 화살표에 나타난 바와 같이 반극성(semi-polar) 결정면 방향으로 활성층(124) 물질의 성장이 촉진되어 피트(P)를 점차 메움으로써 결정성 품질을 향상시킬 수 있다. 따라서, 발광소자의 저전류 특성이나 광출력 특성이 향상될 수 있다.5, there is a pit P depressed downward in the active layer 124, and Mg is doped into the barrier layer 124b. As a result, the active layer 124 is doped with Mg to form the active layer 124 in the semi- (124) growth of the material is promoted so that the pit (P) gradually fills the crystal quality. Therefore, the low current characteristic and the light output characteristic of the light emitting element can be improved.

또한, 실시예에 따르면 적어도 어느 하나의 장벽층(124b)에 Mg뿐만 아니라 제1 도전형 도펀트를 함께 도핑함으로써, 활성층(124)을 구성하는 각 층 간의 직렬 저항을 감소시켜 동작 전압을 낮출 수 있고 Mg의 도핑에 의해 동작 전압이 상승하는 것을 보완할 수 있다.In addition, according to the embodiment, by doping at least one of the barrier layers 124b with Mg as well as the first conductive type dopant, the series resistance between each layer constituting the active layer 124 can be reduced to lower the operating voltage It is possible to compensate for the increase of the operating voltage by the doping of Mg.

다시 도 4를 참조하면, 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 도핑되는 경우, 제1 도전형 도펀트와 Mg이 도핑되는 장벽층(124b)은 제1 반도체층(122)에 인접한 장벽층(124b)일 수 있다. 제1 반도체층(122)에 인접한 장벽층(124b)에 Mg의 도핑이 이루어지면 활성층(124)의 초기 성장 과정부터 피트가 없는 고품질의 반도체층을 성장할 수 있다.Referring again to FIG. 4, when a first conductive dopant and Mg are doped in a part of the barrier layer 124b of the plurality of barrier layers 124b, the barrier layer 124b doped with Mg is doped with the first conductive dopant, May be a barrier layer 124b adjacent to the first semiconductor layer 122. [ When Mg is doped in the barrier layer 124b adjacent to the first semiconductor layer 122, a high-quality semiconductor layer without pits can be grown from the initial growth of the active layer 124. [

실시예에 따라, 활성층(124)의 성장 과정 중 제2 반도체층(126)에 가장 인접한 마지막 장벽층(124b_last)에는 Mg을 별도로 도핑하지 않을 수 있다. 제2 반도체층(126) 및/또는 전자 장벽층(135)에 제2 도전형 도펀트로서 Mg이 사용되는 경우, 별도로 Mg을 도핑하지 않더라도, 확산에 의해 마지막 장벽층(124b_last)에 Mg이 존재할 수 있다.According to the embodiment, Mg may not be separately doped in the last barrier layer 124b_last closest to the second semiconductor layer 126 during the growth of the active layer 124. When Mg is used as the second conductive type dopant in the second semiconductor layer 126 and / or the electron barrier layer 135, Mg may be present in the final barrier layer 124b_last by diffusion even if Mg is not separately doped. have.

장벽층(124b)에 도핑되는 제1 도전형 도펀트는 제1 반도체층(122)에 도핑된 제1 도전형 도펀트와 같을 수 있다.The first conductive dopant doped to the barrier layer 124b may be the same as the first conductive dopant doped to the first semiconductor layer 122. [

복수 개의 장벽층(124b) 각각은 인접한 우물층(124a)과 접하는 제1 영역(124b-1) 및 두 개의 제1 영역(124b-1) 사이의 제2 영역(124b)을 각각 포함할 수 있다. 하나의 장벽층(124b)의 양 쪽에 우물층(124a)이 각각 위치하므로, 장벽층(124b) 각각은 양 쪽의 우물층(124a)과 각각 접하는 두 개의 제1 영역(124b-1)을 포함한다. 예외적으로, 마지막 장벽층(124b)은 하나의 우물층(124a)과 일면에서 접하므로 하나의 제1 영역(124b-1)을 갖고, 상기 하나의 제1 영역(124b-1)과 전자 차단층(135) 사이의 제2 영역(124b-2)을 갖는다. 도시하지는 않았으나, 활성층(124)이 제1 반도체층(122)과 접하는 장벽층(124b)부터 시작되는 경우, 제1 반도체층(122)과 접하는 장벽층(124b)도 하나의 제1 영역(124b-1)을 갖는다.Each of the plurality of barrier layers 124b may each include a first region 124b-1 contacting the adjacent well layer 124a and a second region 124b between the two first regions 124b-1 . Each of the barrier layers 124b includes two first regions 124b-1 that are in contact with both well layers 124a, since well layers 124a are located on both sides of one barrier layer 124b do. Exceptionally, the last barrier layer 124b has one first region 124b-1 because it is in contact with one well layer 124a on one side, and the one first region 124b-1 and the electron blocking layer 124b- And a second region 124b-2 between the first region 124b-2 and the second region 124b-2. Although not shown, when the active layer 124 starts from the barrier layer 124b in contact with the first semiconductor layer 122, the barrier layer 124b in contact with the first semiconductor layer 122 also has a first region 124b -1).

복수 개의 장벽층(124b) 중 적어도 어느 하나의 장벽층(124b)에 제1 도전형 도펀트 및 Mg의 도핑이 이루어지는 경우, 상기 제1 영역(124b-1)에 제1 도전형 도펀트가 도핑되고 상기 제2 영역(124b-2)에 Mg이 도핑될 수 있다. 우물층(124a)으로 Mg이 확산되는 경우 정공의 주입 효율을 떨어뜨리고 누설 전류의 원인이 되어 발광 효율이 저하될 수 있기 때문이다. 따라서, 상기 제1 영역(124b-1)은 제2 영역(124b-2)에 존재하는 Mg이 우물층(124a)으로 확산되는 것을 차단하는 역할을 한다.When the first conductive dopant and Mg are doped in at least one barrier layer 124b of the plurality of barrier layers 124b, the first conductive dopant is doped in the first region 124b-1, Mg may be doped in the second region 124b-2. When Mg is diffused into the well layer 124a, the efficiency of injecting holes may be lowered, causing a leakage current, and the efficiency of light emission may be lowered. Accordingly, the first region 124b-1 serves to prevent Mg present in the second region 124b-2 from diffusing into the well layer 124a.

도 6은 제2 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 내용과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.6 is an energy band diagram of the light emitting device according to the second embodiment. The contents overlapping with the above-mentioned contents will not be described again, and the following description will focus on the differences.

제2 실시예에 따른 발광소자(100-2)는 제1 도전형 도펀트가 도핑된 제1 반도체층(122), 제2 도전형 도펀트가 도핑된 제2 반도체층(126) 및 상기 제1 반도체층(122)과 제2 반도체층(126) 사이의 활성층(124)을 포함한다.The light emitting device 100-2 according to the second embodiment includes a first semiconductor layer 122 doped with a first conductive dopant, a second semiconductor layer 126 doped with a second conductive dopant, And an active layer 124 between the layer 122 and the second semiconductor layer 126.

활성층(124)에 속하는 복수 개의 장벽층(124b) 중 적어도 하나의 장벽층(124b)에 Mg이 도핑되거나, 제1 도전형 도펀트와 Mg이 함께 도핑될 수 있다. 복수 개의 장벽층(124b) 모두에 도핑될 수도 있고, 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 도핑될 수도 있다. 활성층(124)에 속하는 복수 개의 장벽층(124b) 중 적어도 하나의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 함께 도핑되는 경우, 각각의 장벽층(124b)마다 제1 도전형 도펀트와 Mg이 함께 도핑된다.At least one barrier layer 124b of the plurality of barrier layers 124b belonging to the active layer 124 may be doped with Mg or the first conductivity type dopant may be doped with Mg. May be doped to all of the plurality of barrier layers 124b and may be doped to some of the barrier layers 124b of the plurality of barrier layers 124b. When at least one barrier layer 124b of the plurality of barrier layers 124b belonging to the active layer 124 is doped with the first conductivity type dopant and Mg together with the first barrier layer 124b, Mg is doped together.

복수 개의 장벽층(124b) 각각은 인접한 우물층(124a)과 접하는 제1 영역(124b-1) 및 두 개의 제1 영역(124b-1) 사이의 제2 영역(124b)을 각각 포함할 수 있다. 하나의 장벽층(124b)의 양 쪽에 우물층(124a)이 각각 위치하므로, 장벽층(124b) 각각은 양 쪽의 우물층(124a)과 각각 접하는 두 개의 제1 영역(124b-1)을 포함한다. 예외적으로, 마지막 장벽층(124b)은 하나의 우물층(124a)과 일면에서 접하므로 하나의 제1 영역(124b-1)을 갖고, 상기 하나의 제1 영역(124b-1)과 전자 차단층(135) 사이의 제2 영역(124b-2)을 갖는다. 도시하지는 않았으나, 활성층(124)이 제1 반도체층(122)과 접하는 장벽층(124b)부터 시작되는 경우, 제1 반도체층(122)과 접하는 장벽층(124b)도 하나의 제1 영역(124b-1)을 갖는다.Each of the plurality of barrier layers 124b may each include a first region 124b-1 contacting the adjacent well layer 124a and a second region 124b between the two first regions 124b-1 . Each of the barrier layers 124b includes two first regions 124b-1 that are in contact with both well layers 124a, since well layers 124a are located on both sides of one barrier layer 124b do. Exceptionally, the last barrier layer 124b has one first region 124b-1 because it is in contact with one well layer 124a on one side, and the one first region 124b-1 and the electron blocking layer 124b- And a second region 124b-2 between the first region 124b-2 and the second region 124b-2. Although not shown, when the active layer 124 starts from the barrier layer 124b in contact with the first semiconductor layer 122, the barrier layer 124b in contact with the first semiconductor layer 122 also has a first region 124b -1).

복수 개의 장벽층(124b) 중 적어도 어느 하나의 장벽층(124b)에 Mg의 도핑이 이루어지는 경우, 상기 제2 영역(124b-2)에 Mg이 도핑될 수 있다. 상기 제1 영역(124b-1)은 제2 영역(124b-2)에 존재하는 Mg이 우물층(124a)으로 확산되는 것을 차단하는 역할을 한다. 우물층(124a)으로 Mg이 확산되는 경우 정공의 주입 효율을 떨어뜨리고 누설 전류의 원인이 되어 발광 효율이 저하될 수 있기 때문이다. When Mg is doped in at least one barrier layer 124b of the plurality of barrier layers 124b, the second region 124b-2 may be doped with Mg. The first region 124b-1 serves to prevent Mg present in the second region 124b-2 from diffusing into the well layer 124a. When Mg is diffused into the well layer 124a, the efficiency of injecting holes may be lowered, causing a leakage current, and the efficiency of light emission may be lowered.

복수 개의 장벽층(124b) 중 적어도 어느 하나의 장벽층(124b)에 제1 도전형 도펀트와 Mg의 도핑이 이루어지는 경우, 상기 제1 영역(124b-1)에 제1 도전형 도펀트가 도핑되고 상기 제2 영역(124b-2)에 Mg이 도핑될 수 있다. 상술한 바와 같이 상기 제1 영역(124b-1)은 제2 영역(124b-2)에 존재하는 Mg이 우물층(124a)으로 확산되는 것을 차단하는 역할을 한다. 또한, 제1 영역(124b-1)에 제1 도전형 도펀트를 도핑함으로써 활성층(124)을 구성하는 각 층 간의 직렬 저항을 감소시켜 동작 전압을 낮출 수 있고 제2 영역(124b-2)에의 Mg의 도핑에 의해 동작 전압이 상승하는 것을 보완할 수 있다.When the first conductive dopant and the Mg are doped in at least one barrier layer 124b of the plurality of barrier layers 124b, the first conductive dopant is doped in the first region 124b-1, Mg may be doped in the second region 124b-2. As described above, the first region 124b-1 serves to prevent Mg present in the second region 124b-2 from diffusing into the well layer 124a. In addition, by doping the first region 124b-1 with the first conductive dopant, the series resistance between the respective layers constituting the active layer 124 can be reduced to lower the operating voltage, and the Mg of the second region 124b- It is possible to compensate for the increase of the operating voltage by doping.

복수 개의 장벽층(124b) 중 Mg의 도핑, 또는 제1 도전형 도펀트와 Mg의 도핑이 이루어지는 장벽층(124b)에서, 제1 영역(124b-1)은 에너지 밴드갭이 제2 영역(124b-2)의 에너지 밴드갭보다 크다. 제2 영역(124b-2)에 존재하는 Mg의 일부가 제1 영역(124b-1)을 넘어 우물층(124a)으로 확산될 수 있으므로 제1 영역(124b-1)의 에너지 장벽을 높게 하여 Mg의 확산을 방지할 수 있다. 제2 영역(124b-2)의 에너지 밴드갭은 우물층(124a)의 에너지 밴드갭보다는 크다.In the barrier layer 124b in which the Mg doping or the doping of the first conductivity type dopant is performed in the plurality of barrier layers 124b, the first region 124b-1 has the energy band gap in the second region 124b- 2). &Lt; / RTI &gt; A part of Mg existing in the second region 124b-2 may be diffused into the well layer 124a beyond the first region 124b-1, so that the energy barrier of the first region 124b-1 is increased and Mg Can be prevented. The energy band gap of the second region 124b-2 is larger than the energy band gap of the well layer 124a.

도 6에는 일 예로서, 활성층(124)에 속하는 복수 개의 장벽층(124b) 모두에서 제1 영역(124b-1)과 제2 영역(124b-2)이 에너지 밴드갭을 달리하는 것으로 도시하였으나, 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 제1 도전형 도펀트 및 Mg의 도핑이 이루어지는 경우에는 도핑이 이루어진 장벽층(124b)에 속하는 제1 영역(124b-1) 및 제2 영역(124b-2)의 에너지 밴드갭만을 달리할 수도 있다. 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 도핑되는 경우, 제1 도전형 도펀트와 Mg이 도핑되는 장벽층(124b)은 제1 반도체층(122)에 인접한 장벽층(124b)일 수 있다. 제1 반도체층(122)에 인접한 장벽층(124b)에 Mg의 도핑이 이루어지면 활성층(124)의 초기 성장 과정부터 피트가 없는 고품질의 반도체층을 성장할 수 있다.6 shows that the first region 124b-1 and the second region 124b-2 have different energy band gaps in all of the plurality of barrier layers 124b belonging to the active layer 124, When the first conductive dopant and Mg are doped in a part of the barrier layer 124b of the plurality of barrier layers 124b, the first region 124b-1 belonging to the doped barrier layer 124b and the second region 124b- The energy band gap of the region 124b-2 may be different. When a first conductive dopant and Mg are doped in a part of the barrier layer 124b of the plurality of barrier layers 124b, the barrier layer 124b doped with the first conductive dopant and Mg may be formed on the first semiconductor layer 122 Or a barrier layer 124b adjacent to the barrier layer 124b. When Mg is doped in the barrier layer 124b adjacent to the first semiconductor layer 122, a high-quality semiconductor layer without pits can be grown from the initial growth of the active layer 124. [

또한, 도 6에는 활성층(124)에 속하는 마지막 장벽층(124b_last)에서 전자 차단층(135)과 접하는 부분에서도 에너지 밴드갭을 달리하는 것으로 도시하였으나, 마지막 장벽층(124b_last)에서 전자 차단층(135)과 접하는 부분에서는 에너지 밴드갭이 일정할 수도 있다. 즉, 마지막 장벽층(124b_last)은 우물층(124a)과 접하는 하나의 제1 영역(124b-2) 및 상기 제1 영역(124b-2)과 전자 차단층(135) 사이의 제2 영역(124b-2)을 포함하고, 상기 제2 영역(124b-2)에서는 제2 반도체층(126) 방향으로의 Mg 확산을 방지할 필요가 없으므로 상기 제2 영역(124b-2)의 에너지 밴드갭은 일정하게 유지될 수 있다.6 shows that the energy band gap is also different in the portion of the active layer 124 that is in contact with the electron blocking layer 135 from the last barrier layer 124b_last. However, in the last barrier layer 124b_last, the electron blocking layer 135 ), The energy bandgap may be constant. That is, the last barrier layer 124b_last includes a first region 124b-2 contacting the well layer 124a and a second region 124b-2 between the first region 124b-2 and the electron blocking layer 135 And the energy band gap of the second region 124b-2 does not have to be constant because the Mg diffusion in the direction of the second semiconductor layer 126 is not required to be prevented in the second region 124b-2. .

장벽층(124b)에서 에너지 밴드갭이 상대적으로 큰 제1 영역(124b-1)을 제1 장벽층, 에너지 밴드갭이 상대적으로 작은 제2 영역(124b-2)을 제2 장벽층이라 칭할 수도 있다. 즉, 활성층(124)은 인접한 적어도 두 개의 우물층(124a), 상기 인접한 적어도 두 개의 우물층(124a)과 각각 접하며 상기 우물층(124a)의 에너지 밴드갭보다 큰 에너지 밴드갭을 갖는 제1 장벽층(제1 영역, 124b-1), 상기 제1 장벽층(제1 영역, 124b-1) 내에 배치되며 상기 제1 장벽층(제1 영역, 124b-1)과 우물층(125a) 사이의 에너지 밴드갭을 갖는 제2 장벽층(제2 영역, 124b-2)을 포함할 수 있다. 상기 제1 장벽층(제1 영역, 124b-1)에 제1 도전형 도펀트가 도핑되고, 제2 장벽층(제2 영역, 124b-2)에 Mg이 도핑될 수 있다.The first region 124b-1 having a relatively large energy band gap in the barrier layer 124b may be referred to as a first barrier layer and the second region 124b-2 having a relatively small energy band gap may be referred to as a second barrier layer have. That is, the active layer 124 has at least two well layers 124a adjacent to each other, a first barrier layer 124a having an energy bandgap greater than the energy bandgap of the well layer 124a and in contact with the adjacent at least two well layers 124a, (First region, 124b-1) disposed in the first barrier layer (first region, 124b-1) and disposed between the first barrier layer (first region, 124b-1) and the well layer And a second barrier layer (second region, 124b-2) having an energy bandgap. The first barrier layer (first region, 124b-1) may be doped with a first conductive dopant and the second barrier layer (second region, 124b-2) may be doped with Mg.

도 7은 제3 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 내용과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.7 is an energy band diagram of the light emitting device according to the third embodiment. The contents overlapping with the above-mentioned contents will not be described again, and the following description will focus on the differences.

제3 실시예에 따른 발광소자(100-3)는 제1 도전형 도펀트가 도핑된 제1 반도체층(122), 제2 도전형 도펀트가 도핑된 제2 반도체층(126) 및 상기 제1 반도체층(122)과 제2 반도체층(126) 사이의 활성층(124)을 포함한다.The light emitting device 100-3 according to the third embodiment includes a first semiconductor layer 122 doped with a first conductive dopant, a second semiconductor layer 126 doped with a second conductive dopant, And an active layer 124 between the layer 122 and the second semiconductor layer 126.

활성층(124)에 속하는 복수 개의 장벽층(124b) 중 적어도 하나의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 함께 도핑된다. 즉, 각각의 장벽층(124b)마다 제1 도전형 도펀트와 Mg이 함께 도핑되며, 복수 개의 장벽층(124b) 모두에 도핑될 수도 있고, 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 도핑될 수도 있다. At least one barrier layer 124b of the plurality of barrier layers 124b belonging to the active layer 124 is doped with the first conductivity type dopant and Mg together. That is, the first conductive dopant and Mg are doped together for each of the barrier layers 124b and may be doped to all of the plurality of barrier layers 124b and the barrier layers 124b of some of the plurality of barrier layers 124b ). &Lt; / RTI &gt;

복수 개의 장벽층(124b) 각각은 인접한 우물층(124a)과 접하는 제1 영역(124b-1) 및 두 개의 제1 영역(124b-1) 사이의 제2 영역(124b)을 각각 포함할 수 있다. 하나의 장벽층(124b)의 양 쪽에 우물층(124a)이 각각 위치하므로, 장벽층(124b) 각각은 양 쪽의 우물층(124a)과 각각 접하는 두 개의 제1 영역(124b-1)을 포함한다. 예외적으로, 마지막 장벽층(124b)은 하나의 우물층(124a)과 일면에서 접하므로 하나의 제1 영역(124b-1)을 갖는다. 도시하지는 않았으나, 활성층(124)이 제1 반도체층(122)과 접하는 장벽층(124b)부터 시작되는 경우, 제1 반도체층(122)과 접하는 장벽층(124b)도 하나의 제1 영역(124b-1)을 갖는다.Each of the plurality of barrier layers 124b may each include a first region 124b-1 contacting the adjacent well layer 124a and a second region 124b between the two first regions 124b-1 . Each of the barrier layers 124b includes two first regions 124b-1 that are in contact with both well layers 124a, since well layers 124a are located on both sides of one barrier layer 124b do. Exceptionally, the last barrier layer 124b has one first region 124b-1 since it is tangent to one well layer 124a. Although not shown, when the active layer 124 starts from the barrier layer 124b in contact with the first semiconductor layer 122, the barrier layer 124b in contact with the first semiconductor layer 122 also has a first region 124b -1).

복수 개의 장벽층(124b) 중 적어도 어느 하나의 장벽층(124b)에 제1 도전형 도펀트 및 Mg의 도핑이 이루어지는 경우, 상기 제1 영역(124b-1)에 제1 도전형 도펀트가 도핑되고 상기 제2 영역(124b-2)에 Mg이 도핑될 수 있다. 상기 제1 영역(124b-1)은 제2 영역(124b-2)에 존재하는 Mg이 우물층(124a)으로 확산되는 것을 차단하는 역할을 한다. 우물층(124a)으로 Mg이 확산되는 경우 정공의 주입 효율을 떨어뜨리고 누설 전류의 원인이 되어 발광 효율이 저하될 수 있기 때문이다. When the first conductive dopant and Mg are doped in at least one barrier layer 124b of the plurality of barrier layers 124b, the first conductive dopant is doped in the first region 124b-1, Mg may be doped in the second region 124b-2. The first region 124b-1 serves to prevent Mg present in the second region 124b-2 from diffusing into the well layer 124a. When Mg is diffused into the well layer 124a, the efficiency of injecting holes may be lowered, causing a leakage current, and the efficiency of light emission may be lowered.

제1 반도체층(122)과 활성층(124) 사이에 응력 완화층(130)이 배치된다. 활성층(124)은 격자상수의 차이가 큰 우물층(124a)과 장벽층(124b)이 번갈아 성장되면서 결정성 품질이 저하될 수 있으므로, 활성층(124)을 성장하기 전 응력 완화층(130)을 먼저 성장하여 응력을 완화할 수 있다.A stress relieving layer 130 is disposed between the first semiconductor layer 122 and the active layer 124. The crystallinity of the active layer 124 may be deteriorated by alternately growing the well layer 124a and the barrier layer 124b having a large difference in lattice constant and therefore the stress relieving layer 130 before growth of the active layer 124 The stress can be relaxed by growing first.

응력 완화층(130)은 제1층(131) 및 상기 제1층(131)보다 에너지 밴드갭이 작은 제2층(132)의 페어 구조를 복수 개 포함한다. 실시예에 따라, 제2층(132)은 제1,2 반도체층(122, 126) 또는 활성층(124)의 장벽층(124b)보다 작은 에너지 밴드갭을 갖는 물질로 형성될 수 있다. 제1층(131)의 에너지 밴드갭은 활성층(124)의 우물층(124a)의 에너지 밴드갭보다 클 수 있다.The stress relieving layer 130 includes a first layer 131 and a plurality of pairs of the second layers 132 having a smaller energy bandgap than the first layer 131. The second layer 132 may be formed of a material having a smaller energy band gap than the first and second semiconductor layers 122 and 126 or the barrier layer 124b of the active layer 124. [ The energy band gap of the first layer 131 may be larger than the energy band gap of the well layer 124a of the active layer 124. [

응력 완화층(130)은 제1 반도체층(122)과 제2층(132)이 접하도록 형성될 수도 있고, 도 7에 도시된 바와 같이 제1 반도체층(122)과 제1층(131)이 접하도록 형성될 수도 있다. 제1 반도체층(122)과 제1층(131)이 접하도록 응력 완화층(130)이 형성된 경우, 제1 반도체층(122)과 제1층(131)의 성장온도의 차이가 적으므로 결정성 품질에 기여할 수도 있다.The stress relaxation layer 130 may be formed so that the first semiconductor layer 122 and the second layer 132 are in contact with each other and the first semiconductor layer 122 and the first layer 131 may be formed as shown in FIG. As shown in Fig. When the stress relaxation layer 130 is formed so that the first semiconductor layer 122 and the first layer 131 are in contact with each other, the difference in growth temperature between the first semiconductor layer 122 and the first layer 131 is small, It may also contribute to sexual quality.

응력 완화층(130)은 활성층(124)과 제2층(132)이 접하도록 형성될 수도 있고, 도 7에 도시된 바와 같이 활성층(124)과 제1층(131)이 접하도록 형성될 수도 있다. 활성층(124)의 장벽층(124b)과 제1층(131)이 접하도록 응력 완화층(130)이 형성된 경우, 장벽층(124b)과 제1층(131)의 성장온도의 차이가 적으므로 결정성 품질에 기여할 수도 있다.The stress relieving layer 130 may be formed so that the active layer 124 and the second layer 132 are in contact with each other or may be formed so that the active layer 124 and the first layer 131 are in contact with each other have. When the stress relaxation layer 130 is formed so that the barrier layer 124b of the active layer 124 and the first layer 131 are in contact with each other, the difference in growth temperature between the barrier layer 124b and the first layer 131 is small It may contribute to crystallinity quality.

응력 완화층(130)은 복수 개의 제1층(131) 중에서 활성층(124)에 인접한 제1층(131)에 Mg이 도핑될 수 있다. 또는, 실시예에 따라, 활성층(124)에 인접한 제1층(131)에 제1 도전형 도펀트와 Mg가 함께 도핑될 수도 있다. 응력 완화층(130)과 활성층(124)을 성장할 경우 주로 응력 완화층(130)의 마지막 제1층(131)에서 피트가 발생하여 활성층(124)까지 이어지므로, 활성층(124)에 인접한 제1층(131)에 Mg이 도핑됨으로써 피트의 발생을 방지하고 이미 발생된 피트를 효과적으로 메울 수 있다.In the stress relieving layer 130, Mg may be doped in the first layer 131 adjacent to the active layer 124 among the plurality of first layers 131. Alternatively, the first conductive dopant and Mg may be doped in the first layer 131 adjacent to the active layer 124, according to an embodiment. When the stress relaxation layer 130 and the active layer 124 are grown, pits are generated mainly in the first first layer 131 of the stress relaxation layer 130 and extend to the active layer 124, Mg is doped in the layer 131, thereby preventing generation of pits and effectively filling the already generated pits.

실시예에 따라, 응력 완화층(130)의 마지막 제1층(131)과 활성층(124)의 첫 번째 장벽층(124b)이 접할 경우, 상기 마지막 제1층(131)과 첫 번째 장벽층(124b)을 하나의 장벽층으로 보아 Mg을 도핑하거나, 제1 도전형 도펀트와 Mg을 함께 도핑할 수 있다. 도 7을 참조하여 설명하면, 응력 완화층(130)의 마지막 제1층(131)과 활성층(124)의 첫 번째 장벽층(124b)을 하나의 장벽층 B라 할 때, 장벽층 B는 인접한 응력 완화층(130)의 제2층(132)과 접하는 B-1 영역, 인접한 활성층(124)의 우물층(124a)과 접하는 B-2 영역, 상기 B-1 영역과 B-2 영역 사이의 B-3 영역을 포함하고, 실시예에 따라 상기 B-3 영역에 Mg이 도핑되거나, 상기 B-1 영역과 B-2 영역에는 제1 도전형 도펀트가 도핑되고 상기 B-3 영역에는 Mg이 도핑될 수 있다. B-1 영역은 B-3 영역에 존재하는 Mg이 응력 완화층(130)의 제2층(132)으로 확산되는 것을 방지하고, B-2 영역은 B-3 영역에 존재하는 Mg이 활성층(124)의 우물층(124a)으로 확산되는 것을 방지할 수 있다.The first first layer 131 of the stress relieving layer 130 and the first barrier layer 124b of the active layer 124 are in contact with each other, 124b may be doped with Mg as a single barrier layer, or Mg may be doped together with the first conductive dopant. Referring to FIG. 7, when the last first layer 131 of the stress relaxation layer 130 and the first barrier layer 124b of the active layer 124 are one barrier layer B, the barrier layer B is adjacent A region B-1 in contact with the second layer 132 of the stress relaxation layer 130, a region B-2 in contact with the well layer 124a of the adjacent active layer 124, a region B- The first B-3 region is doped with Mg, the B-1 region and the B-2 region are doped with a first conductive dopant, and the B-3 region is doped with Mg Lt; / RTI &gt; The region B-1 prevents Mg present in the region B-3 from diffusing into the second layer 132 of the stress relieving layer 130, while the region B-2 prevents Mg existing in the region B-3 from diffusing into the active layer To the well layer (124a) of the substrate (124).

복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 도핑되는 경우, 제1 도전형 도펀트와 Mg이 도핑되는 장벽층(124b)은 응력 완화층(130)에 인접한 장벽층(124b)일 수 있다. 응력층(130)의 마지막 장벽층(131)에서 피트가 많이 발생하므로 응력 완화층(130)에 인접한 장벽층(124b)에 Mg의 도핑이 이루어지면 활성층(124)의 초기 성장 과정부터 피트가 없는 고품질의 반도체층을 성장할 수 있다.When the first conductive dopant and Mg are doped in a part of the barrier layer 124b of the plurality of barrier layers 124b, the barrier layer 124b doped with the first conductive dopant and Mg is formed on the stress relieving layer 130, May be a barrier layer 124b adjacent to the barrier layer 124b. If Mg is doped in the barrier layer 124b adjacent to the stress relaxation layer 130, since the majority of pits are generated in the final barrier layer 131 of the stress layer 130, A high-quality semiconductor layer can be grown.

도 8은 제4 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다. 상술한 내용과 중복되는 내용은 다시 설명하지 않으며, 이하에서는 차이점을 중심으로 설명한다.8 is an energy band diagram of the light emitting device according to the fourth embodiment. The contents overlapping with the above-mentioned contents will not be described again, and the following description will focus on the differences.

제4 실시예에 따른 발광소자(100-4)는 제1 도전형 도펀트가 도핑된 제1 반도체층(122), 제2 도전형 도펀트가 도핑된 제2 반도체층(126) 및 상기 제1 반도체층(122)과 제2 반도체층(126) 사이의 활성층(124)을 포함한다.The light emitting device 100-4 according to the fourth embodiment includes a first semiconductor layer 122 doped with a first conductive dopant, a second semiconductor layer 126 doped with a second conductive dopant, And an active layer 124 between the layer 122 and the second semiconductor layer 126.

활성층(124)에 속하는 복수 개의 장벽층(124b) 중 적어도 하나의 장벽층(124b)에 Mg이 도핑되거나, 제1 도전형 도펀트와 Mg이 함께 도핑된다. 복수 개의 장벽층(124b) 모두에 도핑될 수도 있고, 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 도핑될 수도 있다. 활성층(124)에 속하는 복수 개의 장벽층(124b) 중 적어도 하나의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 함께 도핑되는 경우, 각각의 장벽층(124b)마다 제1 도전형 도펀트와 Mg이 함께 도핑된다.At least one barrier layer 124b of the plurality of barrier layers 124b belonging to the active layer 124 is doped with Mg or the first conductive dopant and Mg are doped together. May be doped to all of the plurality of barrier layers 124b and may be doped to some of the barrier layers 124b of the plurality of barrier layers 124b. When at least one barrier layer 124b of the plurality of barrier layers 124b belonging to the active layer 124 is doped with the first conductivity type dopant and Mg together with the first barrier layer 124b, Mg is doped together.

복수 개의 장벽층(124b) 각각은 인접한 우물층(124a)과 접하는 제1 영역(124b-1) 및 두 개의 제1 영역(124b-1) 사이의 제2 영역(124b)을 각각 포함할 수 있다. 하나의 장벽층(124b)의 양 쪽에 우물층(124a)이 각각 위치하므로, 장벽층(124b) 각각은 양 쪽의 우물층(124a)과 각각 접하는 두 개의 제1 영역(124b-1)을 포함한다. 예외적으로, 마지막 장벽층(124b)은 하나의 우물층(124a)과 일면에서 접하므로 하나의 제1 영역(124b-1)을 갖고, 상기 하나의 제1 영역(124b-1)과 전자 차단층(135) 사이의 제2 영역(124b-2)을 갖는다. 도시하지는 않았으나, 활성층(124)이 제1 반도체층(122)과 접하는 장벽층(124b)부터 시작되는 경우, 제1 반도체층(122)과 접하는 장벽층(124b)도 하나의 제1 영역(124b-1)을 갖는다.Each of the plurality of barrier layers 124b may each include a first region 124b-1 contacting the adjacent well layer 124a and a second region 124b between the two first regions 124b-1 . Each of the barrier layers 124b includes two first regions 124b-1 that are in contact with both well layers 124a, since well layers 124a are located on both sides of one barrier layer 124b do. Exceptionally, the last barrier layer 124b has one first region 124b-1 because it is in contact with one well layer 124a on one side, and the one first region 124b-1 and the electron blocking layer 124b- And a second region 124b-2 between the first region 124b-2 and the second region 124b-2. Although not shown, when the active layer 124 starts from the barrier layer 124b in contact with the first semiconductor layer 122, the barrier layer 124b in contact with the first semiconductor layer 122 also has a first region 124b -1).

복수 개의 장벽층(124b) 중 적어도 어느 하나의 장벽층(124b)에 Mg의 도핑이 이루어지는 경우, 상기 제2 영역(124b-2)에 Mg이 도핑될 수 있다. 상기 제1 영역(124b-1)은 제2 영역(124b-2)에 존재하는 Mg이 우물층(124a)으로 확산되는 것을 차단하는 역할을 한다. 우물층(124a)으로 Mg이 확산되는 경우 정공의 주입 효율을 떨어뜨리고 누설 전류의 원인이 되어 발광 효율이 저하될 수 있기 때문이다. When Mg is doped in at least one barrier layer 124b of the plurality of barrier layers 124b, the second region 124b-2 may be doped with Mg. The first region 124b-1 serves to prevent Mg present in the second region 124b-2 from diffusing into the well layer 124a. When Mg is diffused into the well layer 124a, the efficiency of injecting holes may be lowered, causing a leakage current, and the efficiency of light emission may be lowered.

복수 개의 장벽층(124b) 중 적어도 어느 하나의 장벽층(124b)에 제1 도전형 도펀트와 Mg의 도핑이 이루어지는 경우, 상기 제1 영역(124b-1)에 제1 도전형 도펀트가 도핑되고 상기 제2 영역(124b-2)에 Mg이 도핑될 수 있다. 상술한 바와 같이 상기 제1 영역(124b-1)은 제2 영역(124b-2)에 존재하는 Mg이 우물층(124a)으로 확산되는 것을 차단하는 역할을 한다. 또한, 제1 영역(124b-1)에 제1 도전형 도펀트를 도핑함으로써 활성층(124)을 구성하는 각 층 간의 직렬 저항을 감소시켜 동작 전압을 낮출 수 있고 제2 영역(124b-2)에의 Mg의 도핑에 의해 동작 전압이 상승하는 것을 보완할 수 있다.When the first conductive dopant and the Mg are doped in at least one barrier layer 124b of the plurality of barrier layers 124b, the first conductive dopant is doped in the first region 124b-1, Mg may be doped in the second region 124b-2. As described above, the first region 124b-1 serves to prevent Mg present in the second region 124b-2 from diffusing into the well layer 124a. In addition, by doping the first region 124b-1 with the first conductive dopant, the series resistance between the respective layers constituting the active layer 124 can be reduced to lower the operating voltage, and the Mg of the second region 124b- It is possible to compensate for the increase of the operating voltage by doping.

복수 개의 장벽층(124b) 중 Mg의 도핑, 또는 제1 도전형 도펀트와 Mg의 도핑이 이루어지는 장벽층(124b)에서, 제1 영역(124b-1)은 에너지 밴드갭이 제2 영역(124b-2)의 에너지 밴드갭보다 크다. 제2 영역(124b-2)에 존재하는 Mg의 일부가 제1 영역(124b-1)을 넘어 우물층(124a)으로 확산될 수 있으므로 제1 영역(124b-1)의 에너지 장벽을 높게 하여 Mg의 확산을 방지할 수 있다. 제2 영역(124b-2)의 에너지 밴드갭은 우물층(124a)의 에너지 밴드갭보다는 크다.In the barrier layer 124b in which the Mg doping or the doping of the first conductivity type dopant is performed in the plurality of barrier layers 124b, the first region 124b-1 has the energy band gap in the second region 124b- 2). &Lt; / RTI &gt; A part of Mg existing in the second region 124b-2 may be diffused into the well layer 124a beyond the first region 124b-1, so that the energy barrier of the first region 124b-1 is increased and Mg Can be prevented. The energy band gap of the second region 124b-2 is larger than the energy band gap of the well layer 124a.

도 8에는 일 예로서, 활성층(124)에 속하는 복수 개의 장벽층(124b) 모두에서 제1 영역(124b-1)과 제2 영역(124b-2)이 에너지 밴드갭을 달리하는 것으로 도시하였으나, 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 제1 도전형 도펀트 및 Mg의 도핑이 이루어지는 경우에는 도핑이 이루어진 장벽층(124b)에 속하는 제1 영역(124b-1) 및 제2 영역(124b-2)의 에너지 밴드갭만을 달리할 수도 있다. 복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 제1 도전형 도펀트와 Mg이 도핑되는 경우, 제1 도전형 도펀트와 Mg이 도핑되는 장벽층(124b)은 제1 반도체층(122)에 인접한 장벽층(124b)일 수 있다. 제1 반도체층(122)에 인접한 장벽층(124b)에 Mg의 도핑이 이루어지면 활성층(124)의 초기 성장 과정부터 피트가 없는 고품질의 반도체층을 성장할 수 있다.8 shows that the first region 124b-1 and the second region 124b-2 have different energy bandgaps in all of the plurality of barrier layers 124b belonging to the active layer 124, When the first conductive dopant and Mg are doped in a part of the barrier layer 124b of the plurality of barrier layers 124b, the first region 124b-1 belonging to the doped barrier layer 124b and the second region 124b- The energy band gap of the region 124b-2 may be different. When a first conductive dopant and Mg are doped in a part of the barrier layer 124b of the plurality of barrier layers 124b, the barrier layer 124b doped with the first conductive dopant and Mg may be formed on the first semiconductor layer 122 Or a barrier layer 124b adjacent to the barrier layer 124b. When Mg is doped in the barrier layer 124b adjacent to the first semiconductor layer 122, a high-quality semiconductor layer without pits can be grown from the initial growth of the active layer 124. [

또한, 도 8에는 활성층(124)에 속하는 마지막 장벽층(124b_last)에서 전자 차단층(135)과 접하는 부분에서도 에너지 밴드갭을 달리하는 것으로 도시하였으나, 마지막 장벽층(124b_last)에서 전자 차단층(135)과 접하는 부분에서는 에너지 밴드갭이 일정할 수도 있다. 즉, 마지막 장벽층(124b_last)은 우물층(124a)과 접하는 하나의 제1 영역(124b-2) 및 상기 제1 영역(124b-2)과 전자 차단층(135) 사이의 제2 영역(124b-2)을 포함하고, 상기 제2 영역(124b-2)에서는 제2 반도체층(126) 방향으로의 Mg 확산을 방지할 필요가 없으므로 상기 제2 영역(124b-2)의 에너지 밴드갭은 일정하게 유지될 수 있다.8 shows that the energy bandgap is different in the portion of the active layer 124 that is in contact with the electron blocking layer 135 in the last barrier layer 124b_last. However, in the last barrier layer 124b_last, the electron blocking layer 135 ), The energy bandgap may be constant. That is, the last barrier layer 124b_last includes a first region 124b-2 contacting the well layer 124a and a second region 124b-2 between the first region 124b-2 and the electron blocking layer 135 And the energy band gap of the second region 124b-2 does not have to be constant because the Mg diffusion in the direction of the second semiconductor layer 126 is not required to be prevented in the second region 124b-2. .

장벽층(124b)에서 에너지 밴드갭이 상대적으로 큰 제1 영역(124b-1)을 제1 장벽층, 에너지 밴드갭이 상대적으로 작은 제2 영역(124b-2)을 제2 장벽층이라 칭할 수도 있다. 즉, 활성층(124)은 인접한 적어도 두 개의 우물층(124a), 상기 인접한 적어도 두 개의 우물층(124a)과 각각 접하며 상기 우물층(124a)의 에너지 밴드갭보다 큰 에너지 밴드갭을 갖는 제1 장벽층(제1 영역, 124b-1), 상기 제1 장벽층(제1 영역, 124b-1) 내에 배치되며 상기 제1 장벽층(제1 영역, 124b-1)과 우물층(125a) 사이의 에너지 밴드갭을 갖는 제2 장벽층(제2 영역, 124b-2)을 포함할 수 있다. 상기 제1 장벽층(제1 영역, 124b-1)에 제1 도전형 도펀트가 도핑되고, 제2 장벽층(제2 영역, 124b-2)에 Mg이 도핑될 수 있다.The first region 124b-1 having a relatively large energy band gap in the barrier layer 124b may be referred to as a first barrier layer and the second region 124b-2 having a relatively small energy band gap may be referred to as a second barrier layer have. That is, the active layer 124 has at least two well layers 124a adjacent to each other, a first barrier layer 124a having an energy bandgap greater than the energy bandgap of the well layer 124a and in contact with the adjacent at least two well layers 124a, (First region, 124b-1) disposed in the first barrier layer (first region, 124b-1) and disposed between the first barrier layer (first region, 124b-1) and the well layer And a second barrier layer (second region, 124b-2) having an energy bandgap. The first barrier layer (first region, 124b-1) may be doped with a first conductive dopant and the second barrier layer (second region, 124b-2) may be doped with Mg.

제1 반도체층(122)과 활성층(124) 사이에 응력 완화층(130)이 배치된다.A stress relieving layer 130 is disposed between the first semiconductor layer 122 and the active layer 124.

응력 완화층(130)은 복수 개의 제1층(131) 중에서 활성층(124)에 인접한 제1층(131)에 Mg이 도핑될 수 있다. 또는, 실시예에 따라, 활성층(124)에 인접한 제1층(131)에 제1 도전형 도펀트와 Mg가 함께 도핑될 수도 있다. 응력 완화층(130)과 활성층(124)을 성장할 경우 주로 응력 완화층(130)의 마지막 제1층(131)에서 피트가 발생하여 활성층(124)까지 이어지므로, 활성층(124)에 인접한 제1층(131)에 Mg이 도핑됨으로써 피트의 발생을 방지하고 이미 발생된 피트를 효과적으로 메울 수 있다.In the stress relieving layer 130, Mg may be doped in the first layer 131 adjacent to the active layer 124 among the plurality of first layers 131. Alternatively, the first conductive dopant and Mg may be doped in the first layer 131 adjacent to the active layer 124, according to an embodiment. When the stress relaxation layer 130 and the active layer 124 are grown, pits are generated mainly in the first first layer 131 of the stress relaxation layer 130 and extend to the active layer 124, Mg is doped in the layer 131, thereby preventing generation of pits and effectively filling the already generated pits.

실시예에 따라, 응력 완화층(130)의 마지막 제1층(131)과 활성층(124)의 첫 번째 장벽층(124b)이 접할 경우, 상기 마지막 제1층(131)과 첫 번째 장벽층(124b)을 하나의 장벽층으로 보아 Mg을 도핑하거나, 제1 도전형 도펀트와 Mg을 함께 도핑할 수 있다. 도 8을 참조하여 설명하면, 응력 완화층(130)의 마지막 제1층(131)과 활성층(124)의 첫 번째 장벽층(124b)을 하나의 장벽층 B라 할 때, 장벽층 B는 인접한 응력 완화층(130)의 제2층(132)과 접하는 B-1 영역, 인접한 활성층(124)의 우물층(124a)과 접하는 B-2 영역, 상기 B-1 영역과 B-2 영역 사이의 B-3 영역을 포함하고, 실시예에 따라 상기 B-3 영역에 Mg이 도핑되거나, 상기 B-1 영역과 B-2 영역에는 제1 도전형 도펀트가 도핑되고 상기 B-3 영역에는 Mg이 도핑될 수 있다. B-1 영역은 B-3 영역에 존재하는 Mg이 응력 완화층(130)의 제2층(132)으로 확산되는 것을 방지하고, B-2 영역은 B-3 영역에 존재하는 Mg이 활성층(124)의 우물층(124a)으로 확산되는 것을 방지할 수 있다.The first first layer 131 of the stress relieving layer 130 and the first barrier layer 124b of the active layer 124 are in contact with each other, 124b may be doped with Mg as a single barrier layer, or Mg may be doped together with the first conductive dopant. 8, when the last first layer 131 of the stress relaxation layer 130 and the first barrier layer 124b of the active layer 124 are one barrier layer B, the barrier layer B is adjacent A region B-1 in contact with the second layer 132 of the stress relaxation layer 130, a region B-2 in contact with the well layer 124a of the adjacent active layer 124, a region B- The first B-3 region is doped with Mg, the B-1 region and the B-2 region are doped with a first conductive dopant, and the B-3 region is doped with Mg Lt; / RTI &gt; The region B-1 prevents Mg present in the region B-3 from diffusing into the second layer 132 of the stress relieving layer 130, while the region B-2 prevents Mg existing in the region B-3 from diffusing into the active layer To the well layer (124a) of the substrate (124).

B-1 영역과 B-2 영역 각각은 에너지 밴드갭이 B-3 영역의 에너지 밴드갭보다 크다. B-3 영역에 존재하는 Mg의 일부가 B-1 영역을 넘어 응력 완화층(130)의 제2층(132)으로 확산되거나, B-2 영역을 넘어 활성층(124)의 우물층(124a)으로 확산될 수 있으므로, B-1 영역과 B-2 영역의 에너지 장벽을 높게 하여 Mg의 확산을 방지할 수 있다. B-3 영역의 에너지 밴드갭은 활성층(124)의 우물층(124a)의 에너지 밴드갭보다 크고, 응력 완화층(130)의 제2층(132)의 에너지 밴드갭보다도 크다.The energy band gap of each of the regions B-1 and B-2 is greater than the energy band gap of the region B-3. A part of Mg existing in the region B-3 diffuses to the second layer 132 of the stress relieving layer 130 beyond the region B-1 or the well layer 124a of the active layer 124 extends beyond the region B- It is possible to increase the energy barrier between the regions B-1 and B-2 and to prevent the diffusion of Mg. The energy band gap of the B-3 region is larger than the energy band gap of the well layer 124a of the active layer 124 and larger than the energy band gap of the second layer 132 of the stress relieving layer 130. [

복수 개의 장벽층(124b) 중 일부의 장벽층(124b)에 Mg이 도핑되거나, 제1 도전형 도펀트와 Mg이 도핑되는 경우, Mg이 도핑되는 장벽층(124b) 또는 제1 도전형 도펀트와 Mg이 도핑되는 장벽층(124b)은 응력 완화층(130)에 인접한 장벽층(124b)일 수 있다. 응력층(130)의 마지막 장벽층(131)에서 피트가 많이 발생하므로 응력 완화층(130)에 인접한 장벽층(124b)에 Mg의 도핑이 이루어지면 활성층(124)의 초기 성장 과정부터 피트가 없는 고품질의 반도체층을 성장할 수 있다.When a barrier layer 124b of a plurality of barrier layers 124b is doped with Mg or a first conductive dopant and Mg is doped, the barrier layer 124b doped with Mg or the first conductive dopant and Mg The doped barrier layer 124b may be a barrier layer 124b adjacent to the stress relieving layer 130. [ If Mg is doped in the barrier layer 124b adjacent to the stress relaxation layer 130, since the majority of pits are generated in the final barrier layer 131 of the stress layer 130, A high-quality semiconductor layer can be grown.

상술한 실시예들에 따르면 활성층(124)의 장벽층(124b) 또는 활성층(124)의 장벽층(124b)과 활성층(124)에 인접한 응력 완화층(130)의 제1층(131)에 Mg을 도핑함으로써 피트의 발생을 줄여 발광소자의 저전류 특성 및 광출력 특성을 향상시킬 수 있고, 제1 도전형 도펀트와 Mg을 함께 도핑함으로써 활성층(124)을 구성하는 각 층 간의 직렬 저항을 감소시켜 동작 전압을 낮출 수 있고 Mg의 도핑에 의해 동작 전압이 상승하는 것을 보완할 수 있다.The first layer 131 of the stress relaxation layer 130 adjacent to the barrier layer 124b of the active layer 124 or the barrier layer 124b of the active layer 124 and the first layer 131 of the stress relaxation layer 130 adjacent to the active layer 124 are formed of Mg It is possible to reduce the generation of pits to improve the low current characteristics and the light output characteristics of the light emitting device and to reduce the series resistance between the layers constituting the active layer 124 by doping the first conductivity type dopant and Mg together The operating voltage can be lowered and the increase of the operating voltage due to the doping of Mg can be compensated.

도 9는 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 일 실시예를 나타낸 도면이다.9 is a view illustrating an embodiment of a light emitting device package including a light emitting device according to embodiments.

일 실시예에 따른 발광소자 패키지(200)는 몸체(210), 상기 몸체(210) 내에 배치되는 방열 블록(220), 상기 방열 블록(200)의 상부에 배치되는 발광소자(100)를 포함한다.The light emitting device package 200 according to an embodiment includes a body 210, a heat dissipation block 220 disposed in the body 210, and a light emitting device 100 disposed on the heat dissipation block 200 .

몸체(210)는 복수 개의 층(211, 212, 213, 214)으로 구현될 수 있다. 몸체(210)를 이루는 층들의 개수는 실시예에 따라 달라질 수 있다. The body 210 may be embodied as a plurality of layers 211, 212, 213, 214. The number of layers constituting the body 210 may vary according to the embodiment.

발광소자(100)가 자외선을 방출하는 UV LED인 경우, 몸체(210)는 자외선에 의해 변질되지 않는 재질로 이루어질 수 있으며, 예를 들어, 세라믹 재질로 이루어질 수 있다. 일 예로서, 몸체(210)는 저온 동시 소성 세라믹(LTCC: low temperature co-fired ceramic) 방법에 의하여 구현될 수 있다. 또한, 몸체(210)는 고온 동시 소성 세라믹(HTCC: high temperature co-fired ceramic) 방법에 의하여 구현될 수 있다. 또한, 몸체(210)는 Si02, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, 또는 AlN를 포함하여 이루어질 수 있다.When the light emitting device 100 is a UV LED that emits ultraviolet rays, the body 210 may be made of a material that is not deteriorated by ultraviolet rays, and may be made of, for example, a ceramic material. As an example, the body 210 may be implemented by a low temperature co-fired ceramic (LTCC) method. Also, the body 210 may be realized by a high temperature co-fired ceramic (HTCC) method. In addition, the body 210 may comprise a Si0 2, Si x O y, Si 3 N 4, Si x N y, SiO x N y, Al 2 O 3, or AlN.

몸체(210)는 각 층(211~214)을 관통하여 형성된 비아홀 및 각 층(211~214) 사이에 위치하는 도전성 패턴을 통해 발광소자(100)에 전류를 공급할 수 있다.The body 210 may supply current to the light emitting device 100 through the conductive pattern located between the via holes formed through the respective layers 211 to 214 and the respective layers 211 to 214. [

몸체(210) 내에 방열 블록(220)이 배치된다. 방열 블록(220)은 발광소자(100)에서 발생된 열을 효과적으로 외부로 전달한다. 방열 블록(220)은 Cu, 또는 Cu를 포함한 합금으로 형성될 수 있으나, 이에 한정하지 않는다.A heat dissipation block 220 is disposed in the body 210. The heat dissipation block 220 effectively transmits heat generated from the light emitting device 100 to the outside. The heat dissipation block 220 may be formed of an alloy including Cu or Cu, but is not limited thereto.

도 10은 실시예들에 따른 발광소자를 포함한 발광소자 패키지의 다른 실시예를 나타낸 도면이다.10 is a view illustrating another embodiment of the light emitting device package including the light emitting device according to the embodiments.

도 10을 참조하면, 일 실시예에 따른 발광소자 패키지(300)는 몸체(310)와, 상기 몸체(310)에 배치된 제1 리드 프레임(321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 배치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(100)와, 상기 캐비티에 형성된 몰딩부(340)를 포함한다. 상기 몸체(310)에는 캐비티가 형성될 수 있다.10, a light emitting device package 300 according to an exemplary embodiment includes a body 310, first and second lead frames 321 and 322 disposed on the body 310, The light emitting device 100 according to the above embodiments is disposed on the body 310 and is electrically connected to the first lead frame 321 and the second lead frame 322. The molding part 340 ). A cavity may be formed in the body 310.

상기 몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.The body 310 may include a silicon material, a synthetic resin material, or a metal material. When the body 310 is made of a conductive material such as a metal material, an insulating layer is coated on the surface of the body 310 to prevent an electrical short between the first and second lead frames 321 and 322 .

상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전류를 공급한다. 또한, 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 상기 발광소자(100)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시킬 수도 있다.The first lead frame 321 and the second lead frame 322 are electrically separated from each other and supply current to the light emitting device 100. The first lead frame 321 and the second lead frame 322 may increase the light efficiency by reflecting the light generated from the light emitting device 100. The heat generated from the light emitting device 100 To the outside.

상기 발광소자(100)는 상기 몸체(310) 상에 배치되거나 상기 제1 리드 프레임(321) 또는 제2 리드 프레임(322) 상에 배치될 수 있다. 본 실시예에서는 제1 리드 프레임(321)과 발광소자(100)가 직접 통전되고, 제2 리드 프레임(322)과 상기 발광소자(100)는 와이어(330)를 통하여 연결되어 있다. 발광소자(100)는 와이어 본딩 방식 외에 플립칩 방식 또는 다이 본딩 방식 등에 의하여 리드 프레임(321, 322)과 연결될 수 있다.The light emitting device 100 may be disposed on the body 310 or may be disposed on the first lead frame 321 or the second lead frame 322. The first lead frame 321 and the light emitting element 100 are directly energized and the second lead frame 322 and the light emitting element 100 are connected to each other through the wire 330 in this embodiment. The light emitting device 100 may be connected to the lead frames 321 and 322 by a flip chip method or a die bonding method in addition to the wire bonding method.

상기 몰딩부(340)는 상기 발광소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(340) 상에는 형광체(350)가 포함되어, 상기 발광소자(100)로부터 방출되는 빛의 파장을 변화시킬 수 있다.The molding part 340 may surround and protect the light emitting device 100. In addition, the phosphor 350 may be included on the molding part 340 to change the wavelength of light emitted from the light emitting device 100.

형광체(350)는 가넷(Garnet)계 형광체, 실리케이트(Silicate)계 형광체, 니트라이드(Nitride)계 형광체, 또는 옥시니트라이드(Oxynitride)계 형광체를 포함할 수 있다.The phosphor 350 may include a garnet-based phosphor, a silicate-based phosphor, a nitride-based phosphor, or an oxynitride-based phosphor.

예를 들어, 상기 가넷계 형광체는 YAG(Y3Al5O12:Ce3 +) 또는 TAG(Tb3Al5O12:Ce3 +)일 수 있고, 상기 실리케이트계 형광체는 (Sr,Ba,Mg,Ca)2SiO4:Eu2 +일 수 있고, 상기 니트라이드계 형광체는 SiN을 포함하는 CaAlSiN3:Eu2 +일 수 있고, 상기 옥시니트라이드계 형광체는 SiON을 포함하는 Si6 - xAlxOxN8 -x:Eu2 +(0<x<6)일 수 있다.For example, the garnet-base phosphor is YAG (Y 3 Al 5 O 12 : Ce 3 +) or TAG: may be a (Tb 3 Al 5 O 12 Ce 3 +), wherein the silicate-based phosphor is (Sr, Ba, Mg, Ca) 2 SiO 4 : Eu 2 + , and the nitride phosphor may be CaAlSiN 3 : Eu 2 + containing SiN, and the oxynitride phosphor may be Si 6 - x Al x O x N 8 -x: Eu 2 + (0 <x <6) can be.

상기 발광소자(100)에서 방출된 제1 파장 영역의 광이 상기 형광체(350)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다. The light of the first wavelength range emitted from the light emitting device 100 is excited by the phosphor 350 to be converted into the light of the second wavelength range and the light of the second wavelength range passes through the lens (not shown) The light path can be changed.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Still another embodiment may be implemented as a display device, an indicating device, a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp, a streetlight .

도 11은 실시예들에 따른 발광소자 패키지를 포함하는 조명장치의 일 실시예를 나타낸 분해 사시도이다.FIG. 11 is an exploded perspective view showing an embodiment of a lighting device including a light emitting device package according to embodiments.

실시예에 따른 조명 장치는 광을 투사하는 발광 모듈(600)과 상기 발광 모듈(600)이 내장되는 하우징(400)과 상기 발광 모듈(600)의 열을 방출하는 방열부(500) 및 상기 발광 모듈(600)과 방열부(500)를 상기 하우징(400)에 결합하는 홀더(700)를 포함하여 이루어진다.The illumination device according to the embodiment includes a light emitting module 600 for projecting light, a housing 400 in which the light emitting module 600 is installed, a heat dissipating part 500 for emitting heat of the light emitting module 600, And a holder 700 for coupling the module 600 and the heat dissipating unit 500 to the housing 400.

상기 하우징(400)은 전기 소켓(미도시)에 결합되는 소켓 결합부(410)와, 상기 소켓결합부(410)와 연결되고 광원(600)이 내장되는 몸체부(420)를 포함한다. 몸체부(420)에는 하나의 공기유동구(430)가 관통하여 형성될 수 있다.The housing 400 includes a socket coupling part 410 coupled to an electric socket and a body part 420 connected to the socket coupling part 410 and having a light source 600 embedded therein. The body 420 may have one air flow hole 430 formed therethrough.

상기 하우징(400)의 몸체부(420) 상에 복수 개의 공기유동구(430)가 구비되어 있는데, 상기 공기유동구(430)는 하나의 공기유동구로 이루어지거나, 복수 개의 유동구를 도시된 바와 같은 방사상 배치 이외의 다양한 배치도 가능하다.A plurality of air flow openings 430 are provided on the body portion 420 of the housing 400. The air flow openings 430 may be formed of one air flow openings or a plurality of flow openings may be radially arranged Various other arrangements are also possible.

발광 모듈(600)은 회로 기판(610) 상에 배치된 복수 개의 발광소자 패키지(650)를 포함한다. 상기 발광소자 패키지(650)는 상술한 실시예에 따른 발광소자를 포함할 수 있다. 회로 기판(610)은 상기 하우징(400)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(500)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다.The light emitting module 600 includes a plurality of light emitting device packages 650 disposed on a circuit board 610. The light emitting device package 650 may include the light emitting device according to the embodiment described above. The circuit board 610 may have a shape that can be inserted into the opening of the housing 400 and may be made of a material having a high thermal conductivity to transmit heat to the heat dissipating unit 500 as described later.

상기 발광 모듈의 하부에는 홀더(700)가 구비되는데 상기 홀더(700)는 프레임과 또 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 상기 발광 모듈(600)의 하부에는 광학 부재가 구비되어 상기 발광 모듈(600)의 발광소자 모듈(650)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.A holder 700 is provided under the light emitting module. The holder 700 may include a frame and another air flow port. Although not shown, an optical member may be provided under the light emitting module 600 to diffuse, scatter, or converge light projected from the light emitting module 650 of the light emitting module 600.

도 12는 실시예들에 따른 발광소자 패키지가 배치된 표시장치의 일 실시예를 나타낸 분해 사시도이다.12 is an exploded perspective view illustrating a display device in which a light emitting device package according to embodiments is disposed.

도 12를 참조하면, 실시예에 따른 표시장치(800)는 발광 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 발광 모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.12, the display device 800 according to the embodiment includes the light emitting modules 830 and 835, the reflection plate 820 on the bottom cover 810, and the reflection plate 820 disposed on the front side of the reflection plate 820, A first prism sheet 850 and a second prism sheet 860 disposed in front of the light guide plate 840 and a second prism sheet 860 disposed between the first prism sheet 850 and the second prism sheet 860. The light guiding plate 840 guides light emitted from the light- A panel 870 disposed in front of the panel 870 and a color filter 880 disposed in the front of the panel 870.

발광 모듈은 회로 기판(830) 상의 상술한 발광소자 패키지(835)를 포함하여 이루어진다. 여기서, 회로 기판(830)은 PCB 등이 사용될 수 있고, 발광소자 패키지(835)는 상술한 바와 같다.The light emitting module includes the above-described light emitting device package 835 on the circuit board 830. Here, the circuit board 830 may be a PCB or the like, and the light emitting device package 835 is as described above.

상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 may house the components in the display device 800. The reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 840 or on the entire surface of the bottom cover 810 with a highly reflective material Do.

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 그리고, 도광판이 생략되어 반사시트(820) 위의 공간에서 빛이 전달되는 에어 가이드 방식도 가능하다.The light guide plate 840 scatters light emitted from the light emitting device package module so that the light is uniformly distributed over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance. The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE). An air guide system is also available in which the light guide plate is omitted and light is transmitted in a space above the reflective sheet 820.

상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 is formed on one side of the support film with a transparent and elastic polymeric material, and the polymer may have a prism layer in which a plurality of steric structures are repeatedly formed. As shown in the drawings, the plurality of patterns may be repeatedly provided with a stripe pattern.

상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.In the second prism sheet 860, the edges and the valleys on one surface of the support film may be perpendicular to the edges and the valleys on one surface of the support film in the first prism sheet 850. This is to uniformly distribute the light transmitted from the light emitting module and the reflective sheet in all directions of the panel 870.

본 실시예에서 상기 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In the present embodiment, the first prism sheet 850 and the second prism sheet 860 form an optical sheet, which may be formed of other combinations, for example, a microlens array or a diffusion sheet and a microlens array Or a combination of one prism sheet and a microlens array, or the like.

상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.A liquid crystal display (LCD) panel may be disposed on the panel 870. In addition to the liquid crystal display panel 860, other types of display devices requiring a light source may be provided.

상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.In the panel 870, the liquid crystal is positioned between the glass bodies, and the polarizing plate is placed on both glass bodies to utilize the polarization of light. Here, the liquid crystal has an intermediate property between a liquid and a solid, and liquid crystals, which are organic molecules having fluidity like a liquid, are regularly arranged like crystals. The liquid crystal has a structure in which the molecular arrangement is changed by an external electric field And displays an image.

표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.A liquid crystal display panel used in a display device is an active matrix type, and a transistor is used as a switch for controlling a voltage supplied to each pixel.

상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.A color filter 880 is provided on the front surface of the panel 870 so that light projected from the panel 870 transmits only red, green, and blue light for each pixel.

이상과 같이 실시예는 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

120: 발광 구조물 122: 제1 반도체층
124: 활성층 124a: 우물층
124b: 장벽층 124b-1: 제1 영역
124b-2: 제2 영역 130: 응력 완화층
131: 제1층 132: 제2층
120: light emitting structure 122: first semiconductor layer
124: active layer 124a: well layer
124b: barrier layer 124b-1: first region
124b-2: second region 130: stress relaxation layer
131: first layer 132: second layer

Claims (10)

제1 도전형 도펀트가 도핑된 제1 반도체층;
제2 도전형 도펀트가 도핑된 제2 반도체층;
상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층; 및
상기 제1 반도체층과 상기 활성층 사이에 응력 완화층;
을 포함하고,
상기 활성층은 장벽층 및 상기 장벽층보다 에너지 밴드갭이 작은 우물층의 페어 구조를 복수 개 포함하고, 상기 복수 개의 장벽층 중 적어도 하나의 장벽층에 상기 제1 도전형 도펀트와 Mg이 함께 도핑되고,
상기 복수 개의 장벽층 중 적어도 하나의 장벽층은 인접한 우물층과 접하는 두 개의 제1 영역 및 상기 두 개의 제1 영역 사이의 제2 영역을 각각 포함하고, 상기 제1 도전형 도펀트는 상기 제1 영역에 도핑되고 상기 Mg는 상기 제2 영역에 도핑되고,
상기 제1 영역의 에너지 밴드갭이 상기 제2 영역의 에너지 밴드갭보다 크고,
상기 응력 완화층은 제1층 및 상기 제1층보다 에너지 밴드갭이 작은 제2층의 페어 구조를 복수 개 포함하며, 복수 개의 제1층 중에서 상기 활성층에 가장 인접한 제1층에 Mg이 도핑되거나, 제1 도전형 도펀트와 Mg이 함께 도핑되는 발광소자.
A first semiconductor layer doped with a first conductive dopant;
A second semiconductor layer doped with a second conductive dopant;
An active layer between the first semiconductor layer and the second semiconductor layer; And
A stress relieving layer between the first semiconductor layer and the active layer;
/ RTI &gt;
The active layer includes a plurality of pair structures of a barrier layer and a well layer having a smaller energy band gap than the barrier layer, and at least one barrier layer of the plurality of barrier layers is doped with Mg together with the first conductivity type dopant ,
Wherein at least one barrier layer of the plurality of barrier layers comprises two first regions in contact with adjacent well layers and a second region between the two first regions, And the Mg is doped in the second region,
The energy band gap of the first region is larger than the energy band gap of the second region,
The stress relieving layer includes a first layer and a second layer structure having a smaller energy band gap than the first layer, and the first layer closest to the active layer among the plurality of first layers is doped with Mg , And the first conductive type dopant and Mg are doped together.
삭제delete 삭제delete 삭제delete 제 1 항에 있어서,
상기 응력 완화층 중에서 상기 활성층에 가장 인접한 마지막 제1층과 상기 활성층 중에서 상기 응력 완화층에 가장 인접한 첫 번째 장벽층이 서로 접하고, 상기 마지막 제1층 및 상기 첫 번째 장벽층에 Mg이 함께 도핑되거나, 상기 제1 도전형 도펀트와 Mg이 함께 도핑되고,
상기 복수 개의 장벽층 중에서 상기 응력 완화층에 인접한 적어도 하나의 장벽층에 상기 제1 도전형 도펀트와 Mg이 함께 도핑된 발광소자.
The method according to claim 1,
Wherein a first first layer closest to the active layer and a first barrier layer closest to the stress relieving layer among the active layer contact each other and Mg is doped together with the first first layer and the first barrier layer among the stress relieving layers , The first conductive type dopant and Mg are doped together,
And at least one barrier layer adjacent to the stress relieving layer among the plurality of barrier layers is doped with the first conductive dopant and Mg.
삭제delete 삭제delete 제1 도전형 도펀트가 도핑된 제1 반도체층;
제2 도전형 도펀트가 도핑된 제2 반도체층;
상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층; 및
상기 제1 반도체층과 상기 활성층 사이에 응력 완화층;
을 포함하고,
상기 활성층은 인접한 적어도 두 개의 우물층, 상기 적어도 두 개의 우물층과 각각 접하며 상기 우물층의 에너지 밴드갭보다 큰 에너지 밴드갭을 갖는 제1 장벽층, 상기 제1 장벽층 내에 배치되며 상기 제1 장벽층과 상기 우물층 사이의 에너지 밴드갭을 갖는 제2 장벽층을 포함하며,
상기 응력 완화층은 제1층 및 상기 제1층보다 에너지 밴드갭이 작은 제2층의 페어 구조를 복수 개 포함하며,
복수 개의 제1층 중에서 상기 활성층에 가장 인접한 제1층에 Mg이 도핑되고,
상기 제1 장벽층에 상기 제1 도전형 도펀트가 도핑되고,
상기 제2 장벽층에 Mg이 도핑되는 발광소자.
A first semiconductor layer doped with a first conductive dopant;
A second semiconductor layer doped with a second conductive dopant;
An active layer between the first semiconductor layer and the second semiconductor layer; And
A stress relieving layer between the first semiconductor layer and the active layer;
/ RTI &gt;
The active layer comprising at least two adjacent well layers, a first barrier layer in contact with the at least two well layers and having an energy bandgap greater than an energy bandgap of the well layer, a second barrier layer disposed within the first barrier layer, And a second barrier layer having an energy bandgap between the layer and the well layer,
Wherein the stress relieving layer includes a first layer and a plurality of pairs of second layer structures having a smaller energy bandgap than the first layer,
The first layer closest to the active layer among the plurality of first layers is doped with Mg,
Wherein the first barrier layer is doped with the first conductive dopant,
And the second barrier layer is doped with Mg.
삭제delete 삭제delete
KR1020120149293A 2012-12-20 2012-12-20 Light emitting device KR101983777B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120149293A KR101983777B1 (en) 2012-12-20 2012-12-20 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149293A KR101983777B1 (en) 2012-12-20 2012-12-20 Light emitting device

Publications (2)

Publication Number Publication Date
KR20140079995A KR20140079995A (en) 2014-06-30
KR101983777B1 true KR101983777B1 (en) 2019-05-29

Family

ID=51130829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149293A KR101983777B1 (en) 2012-12-20 2012-12-20 Light emitting device

Country Status (1)

Country Link
KR (1) KR101983777B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238195B1 (en) * 2014-11-07 2021-04-07 엘지이노텍 주식회사 Ultra violet light emitting device and lighting system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087763A (en) * 2002-08-27 2004-03-18 Sony Corp Nitride semiconductor light emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907510B1 (en) * 2007-06-22 2009-07-14 서울옵토디바이스주식회사 Light emitting diodes and manufacturing method
KR101479623B1 (en) * 2008-07-22 2015-01-08 삼성전자주식회사 Nitride semiconductor light emitting device
KR20120022280A (en) * 2010-09-01 2012-03-12 삼성엘이디 주식회사 Nitride semiconductor light emitting device
KR20120132979A (en) * 2011-05-30 2012-12-10 엘지이노텍 주식회사 Light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087763A (en) * 2002-08-27 2004-03-18 Sony Corp Nitride semiconductor light emitting device

Also Published As

Publication number Publication date
KR20140079995A (en) 2014-06-30

Similar Documents

Publication Publication Date Title
KR101941033B1 (en) Light emitting device
KR101908657B1 (en) Light emitting device
KR101915213B1 (en) Light emitting device
KR20140090801A (en) Light emitting device
KR101991032B1 (en) Light emitting device
KR101922529B1 (en) Light emitting device
KR101929933B1 (en) Light emitting device and lighting system including the device
KR101963220B1 (en) Light emitting device
KR102050052B1 (en) Light emitting device
KR20140092090A (en) Light emitting device package
KR20130138416A (en) Light emitting device
KR102059033B1 (en) Light emitting device
KR101983777B1 (en) Light emitting device
KR102050053B1 (en) Light emitting device
KR20140092092A (en) Light emitting device
KR20140046162A (en) Light emitting device
KR101911865B1 (en) Light emitting device
KR101915212B1 (en) Light emitting device
KR20140090800A (en) Light emitting device
KR101963222B1 (en) Light emitting device
KR20140090799A (en) Light emitting device
KR20140056931A (en) Light emitting device
KR20140001352A (en) Light emitting device
KR101960791B1 (en) Light emitting device
KR20140088695A (en) Light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant