KR20130032901A

KR20130032901A - 왜곡된 디지털 데이터의 복구 방법

Info

Publication number: KR20130032901A
Application number: KR1020137001767A
Authority: KR
Inventors: 쥬니어 조지 엠. 흄; 로버트 씨. 얼
Original assignee: 레이티언 캄파니
Priority date: 2010-08-20
Filing date: 2011-06-07
Publication date: 2013-04-02
Also published as: AU2011292416B2; US20120045026A1; AU2011292416A1; KR101499505B1; US8428204B2; WO2012024010A1

Abstract

왜곡된 디지털 데이터의 복구 방법은 왜곡된 디지털 데이터 스트림을 수신하는 단계 및 왜곡들을 제거하기 위하여 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계를 포함한다. 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는 상태 변화들을 검출하는 단계, 노이즈를 제거하는 단계 및 유효 펄스들을 식별하는 단계를 포함한다. 또한, 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는 왜곡되지 않은 데이터 스트림을 형성하는 단계를 포함한다.

Description

왜곡된 디지털 데이터의 복구 방법{RECOVERING DISTORTED DIGITAL DATA}

본 발명은 왜곡된 디지털 데이터를 복구하는 기술에 관한 것이다.

디지털 데이터 신호는 긴 채널(channel) 상에서 전송되는 경우 왜곡될 수 있다. 예를 들어, 송신기(transmitter)는 대략 1마일(mile) 길이의 전송선의 일단(one end)에서 디지털 데이터 신호를 보낸다. 상기 전송선의 타단(opposite end)에서는, 수신된 디지털 데이터 신호가 보통 왜곡되거나 손상된다.

본 발명의 목적은 왜곡된 디지털 데이터를 효과적으로 복구하는 것이다.

본 발명의 실시예들에 따른 왜곡된 디지털 데이터의 복구 방법은 왜곡된 디지털 데이터 스트림(stream)을 수신하는 단계, 및 예상된 펄스폭(pulse width)을 이용하여 왜곡들을 제거하기 위해 상기 왜곡된 디지털 데이터 스트림을 프로세싱(processing)하는 단계를 포함한다. 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는 상태 변화(state change)들을 검출하는 단계, 노이즈(noise)를 제거하는 단계, 및 유효(valid) 펄스들을 식별하는 단계를 포함한다. 또한, 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는 상기 왜곡된 디지털 데이터 스트림의 프로세싱에 기초하여 왜곡되지 않은 데이터 스트림을 형성하는 단계를 포함한다.

본 발명의 실시예들에 따른 물체(article)는 왜곡된 디지털 데이터를 복구하기 위한 실행가능 명령어(executable instruction)들을 저장한 비일시적인 기계 판독가능 매체(non-transitory machine-readable medium)를 포함한다. 상기 실행가능 명령어들은 기계로 하여금 왜곡된 디지털 데이터 스트림(stream)을 수신하게 하는 명령어, 상기 기계로 하여금 예상된 펄스폭(pulse width)에 기초하여 왜곡들을 제거하기 위해 상기 왜곡된 디지털 데이터 스트림을 프로세싱(processing)하게 하는 명령어, 및 상기 기계로 하여금 상기 왜곡된 디지털 데이터 스트림의 프로세싱에 기초하여 왜곡되지 않은 데이터 스트림을 형성하게 하는 명령어를 포함한다. 상기 왜곡된 디지털 데이터 스트림을 프로세싱하게 하는 명령어는 상기 기계로 하여금 상태 변화(state change)들을 검출하게 하는 명령어, 상기 기계로 하여금 노이즈(noise)를 제거하게 하는 명령어, 상기 기계로 하여금 유효(valid) 펄스들을 식별하게 하는 명령어, 상기 기계로 하여금 상기 예상된 펄스폭의 상기 펄스폭을 조절(adjust)하게 하는 명령어, 및 상기 기계로 하여금 상기 예상된 펄스폭의 대략적인 중심(center)을 결정하게 하는 명령어를 포함한다.

본 발명의 실시예들에 따른 왜곡된 디지털 데이터의 복구 장치는 왜곡된 디지털 데이터 스트림(stream)을 수신하는 회로, 예상된 펄스폭(pulse width)에 기초하여 왜곡들을 제거하기 위해 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 회로, 및 상기 왜곡된 디지털 데이터 스트림의 프로세싱에 기초하여 왜곡되지 않은 데이터 스트림을 형성하는 회로를 포함한다. 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 회로는 상태 변화(state change)들을 검출하는 회로, 노이즈(noise)를 제거하는 회로, 유효(valid) 펄스들을 식별하는 회로, 상기 예상된 펄스폭의 상기 펄스폭을 조절(adjust)하는 회로, 및 상기 예상된 펄스폭의 대략적인 중심(center)을 결정하는 회로를 포함한다.

본 발명은 후술할 특징들 중에서 하나 이상을 포함할 수 있다. 상기 예상된 펄스폭에 기초하여 왜곡들을 제거하기 위해 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는 상기 예상된 펄스폭을 조절(adjust)하는 단계, 및 상기 예상된 펄스폭의 대략적인 중심(center)을 결정하는 단계를 더 포함한다. 상기 노이즈를 제거하는 단계는 예상된 펄스폭의 비율(percentage) 이하의 폭들을 가진 펄스들을 제거하는 단계를 포함한다. 상기 예상된 펄스폭의 비율 이하의 폭들을 가진 펄스들을 제거하는 단계는 상기 예상된 펄스폭의 22% 이하의 폭들을 가진 펄스들을 제거하는 단계를 포함한다. 상기 유효 펄스들을 식별하는 단계는 제한된 윈도우(qualified window) 내의 펄스들을 식별하는 단계를 포함한다. 상기 유효 펄스들을 식별하는 단계는 상기 예상된 펄스폭의 22% 내지 73%인 유효 펄스들을 식별하는 단계를 포함한다. 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는 상기 왜곡된 디지털 데이터 스트림으로부터 양의(positive) 컴포넌트와 음의(negative) 컴포넌트를 분리하여 프로세싱하는 단계를 포함하고, 매개 스트림(intermediate stream)을 형성하기 위해 상기 양의 데이터 컴포넌트와 상기 음의 데이터 컴포넌트를 결합하는 단계, 및 상기 디지털 데이터 스트림을 형성하기 위해 상기 매개 스트림을 디코딩하는 단계를 더 포함한다. 또한, 본 발명은 상기 왜곡된 디지털 스트림을 상기 양의 데이터 컴포넌트와 상기 음의 데이터 컴포넌트로 나누는(split) 단계를 포함한다. 나아가, 본 발명은 상기 예상된 펄스폭의 상기 비율을 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하는 단계를 포함한다. 제한된 범위 내의 유효 펄스들을 식별하는 단계는 상기 예상된 펄스폭의 비율 범위에 있는 유효 펄스들을 식별하는 단계를 포함하고, 상기 예상된 펄스폭의 상기 비율 범위를 측정된 데이터를 기초로 변하는 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하는 단계를 더 포함한다.

본 발명은 왜곡된 디지털 데이터를 효과적으로 복구할 수 있다.

도 1은 디지털 데이터 시스템을 나타내는 블록도이다.
도 2는 디지털 데이터 복구 컴포넌트의 일 예를 나타내는 블록도이다.
도 3은 왜곡된 디지털 데이터를 복구하는 프로세스의 일 예를 나타내는 순서도이다.
도 4는 도 3의 프로세스가 구현될 수 있는 컴퓨터를 나타내는 도면이다.

왜곡되거나 손상된 데이터를 복구하는 방법(approach)이 여기서 설명된다. 비록, 여기서 설명된 기술들은 고집적 바이폴라 오더3 인코딩 프로토콜(High Density Bipolar Order3 (HDB3) encoding protocol)을 이용하여 암호화되는(encrypted) 데이터를 사용하고 있지만, 상기 데이터는 어떠한 프로토콜을 이용하여 암호화될 수 있다.

도 1을 참조하면, 통신 아키텍쳐(100)는 전송선(transmissions line)(122) 상에서 디지털 데이터를 송신하는 송신기(120), 디지털 데이터 복구(digital data recovery; DDR) 컴포넌트(130) 및 수신기(140)를 포함한다. 일 실시예에서, 전송선(122)은 대략 0.5마일(mile) 이상의 길이를 갖는다. 일반적으로, DDR 컴포넌트(130)에 의해 수신된 디지털 데이터는 전송선(122)의 길이 때문에 왜곡(손상)된다. 여기서 설명될 바와 같이, 정상적인 프로세싱(normal processing)을 위하여 DDR 컴포넌트(130)는 디지털 데이터를 복구하고, 복구된 디지털 데이터를 수신기(140)에 제공한다.

도 2를 참조하면, DDR 컴포넌트(130)의 일 예로서 DDR 컴포넌트(130')가 도시되어 있다. 상기 DDR 컴포넌트(130')는 스플리터(splitter)(202), 양의 필터(positive filter)(206a)(예를 들어, 양의 디지털 필터), 음의 필터(negative filter)(206b)(예를 들어, 음의 디지털 필터), 데이터 확인-제어 컴포넌트(data validation and control component)(210), 디코더(decoder)(220) 및 데이터 확인-제어 컴포넌트(210)에 연결된 로컬 클럭 오실레이터(local clock oscillator)(230)를 포함한다. 일 실시예에서, 로컬 클럭 오실레이터(230)는 입력된 디지털 데이터 스트림의 예상된 비트 레이트(expected bit rate)의 배수(multiple)인 주파수를 제공한다. 일 실시예에서, 상기 배수는 18이다. 다른 실시예들에서, 로컬 클럭 오실레이터(230)는 입력되는 데이터 스트림과의 위상 조화(phase coherence)를 요구하지 않는다.

스플리터(202)는 연결(240a)에 의하여 양의 필터(206a)에 연결되고, 연결(240b)에 의해 음의 필터(206b)에 연결된다. 스플리터(202)는 디지털 데이터 스트림(122)을 양의 컴포넌트(240a)(예를 들어, 양의 펄스들을 가짐)로 나누고(split), 양의 컴포넌트(240a)를 양의 필터(206a)에 제공한다. 또한, 스플리터(202)는 디지털 데이터 스트림(122)을 음의 컴포넌트(240b)(예를 들어, 음의 펄스들을 가짐)로 변환하고, 음의 컴포넌트(240b)를 음의 필터(206b)에 제공한다. 여기서 설명된 다양한 연결들은 각 연결에 의해 전달되는 데이터 컴포넌트들 또는 신호로 교환 가능하게 명명될 수 있다. 예를 들어, 참조 문자(240a)는 스플리터(202)와 양의 필터(206a) 사이의 연결 및 상기 연결과 관련된 양의 데이터 컴포넌트로 명명하는 것으로 사용될 수 있다.

데이터 확인-제어 컴포넌트(210)는 연결(250a)을 통해 양의 필터(206a)로부터 양의 직렬 데이터(serial data)(예를 들어, 양의 펄스들)를 수신한다. 또한, 데이터 확인-제어 컴포넌트(210)는 연결(252a)을 통해 양의 필터(206a)로부터 상승 에지(rising edge) 데이터(예를 들어, 양의 펄스들의 상승 에지)를 수신하고, 연결(254a)을 통해 양의 필터(206a)로부터 하강 에지(falling edge) 데이터(예를 들어, 양의 펄스들의 하강 에지)를 수신한다.

데이터 확인-제어 컴포넌트(210)는 연결(250b)을 통해 음의 필터(206b)로부터 음의 직렬 데이터(예를 들어, 음의 펄스들)를 수신한다. 또한, 데이터 확인-제어 컴포넌트(210)는 연결(252a)을 통해 음의 필터(206b)로부터 상승 에지 데이터(예를 들어, 음의 펄스들의 상승 에지)를 수신하고, 연결(254a)을 통해 음의 필터(206a)로부터 하강 에지 데이터(예를 들어, 양의 펄스들의 하강 에지)를 수신한다.

또한, 데이터 확인-제어 컴포넌트(210)는 연결(262)을 통해 양의 필터(206a)와 음의 필터(206b)에 연결된다. 상기 연결(262)은 캘리브레이션(calibration) 신호를 데이터 확인-제어 컴포넌트(21)에서 양의 필터(206a)와 음의 필터(206b)로 제공한다. 캘리브레이션 신호(262)는 전류 예상된 펄스폭(current expected pulse width)이 무엇이 되어야 하는지를 제공하고, 그에 따라 필터들(206a, 206b)이 프로세싱할 수 있다.

디코더(220)는 연결(264)을 통해 데이터 확인-제어 컴포넌트(210)에 연결된다. 상기 연결(264)은 데이터 유효(data valid) 신호를 제공한다. 데이터 유효 신호(264)는 데이터가 유효한지 아닌지를 나타내고, 디코더(220)를 제어하기 위한 인에이블링(enabling) 신호로서 사용될 수 있다. 또한, 디코더(220)는 연결(250a)을 통해 양의 필터(206a)에 연결되어 양의 필터(206a)로부터 양의 데이터 컴포넌트를 수신하고, 연결(250b)을 통해 음의 필터(206b)에 연결되어 음의 필터(206b)로부터 음의 데이터 컴포넌트를 수신한다.

디코더(220)는 적어도 세 개의 신호들(즉, 시리얼 데이터 아웃(serial data out)(272), 패턴 유효 신호(pattern valid signal)(274) 및 에러 카운트 신호(error count signal)(276))을 제공한다. 시리얼 데이터 아웃(272)은 복구되고 디코딩된 데이터를 제공한다. 패턴 유효 신호(274)는 시리얼 데이터 아웃(272)이 유효한지 아닌지를 나타낸다. 에러 카운트 신호(276)는 디코딩에 있어 에러들이 있는지 여부를 나타낸다. 예를 들어, 결합된 양과 음의 컴포넌트들은 프로토콜(예를 들어, HDB3 프로토콜)을 위반하는 에러를 포함한다. 하나의 특정한 실시예에 있어서, HDB3 프로토콜을 위하여, 양과 음의 컴포넌트들 각각이 네 개의 로직(logical) 0을 수신하거나, 양의 컴포넌트 또는 음의 컴포넌트 중의 하나가 연속적인 두 개의 로직 1을 수신하거나, 또는 양의 컴포넌트와 음의 컴포넌트 중의 하나가 두 개의 로직 1을 수신하고 양의 컴포넌트와 음의 컴포넌트 중의 다른 하나가 로직 1을 수신하지 않는 경우, 에러는 카운트될 수 있다.

도 3을 참조하면, 왜곡된 디지털 데이터 스트림을 복구하는 프로세스의 일 예로서 프로세스(300)가 도시되어 있다. 프로세스(300)는 왜곡된 데이터 스트림을 양의 데이터 컴포넌트와 음의 데이터 컴포넌트로 나눈다(단계 304). 예를 들어, 스플리터(202)는 입력된 데이터 신호(122)를 양의 컴포넌트(240a)와 음의 컴포넌트(240b)로 나눈다.

프로세스(300)는 상태 변화(state change)들을 검출한다(단계 308). 예를 들어, 상기 상태 변화들은 로직 1에서 로직 0으로의 변화, 로직 0에서 로직 1로의 변화, 로직 1에서 로직 0으로의 변화 등일 수 있다.

프로세스(300)는 노이즈(noise)를 제거한다(단계 310). 예를 들어, 특정 폭 이내의 양의 펄스들은 양의 필터(206a)에 의해 제거되고, 특정 폭 이내의 음의 펄스들은 음의 필터(206b)에 의해 제거된다. 하나의 특정한 실시예에 있어서, 예상된 펄스폭의 22%인 펄스폭들은 제거된다.

프로세스(300)는 유효인 펄스들을 식별한다(단계 314). 일 실시예에서, 데이터 확인-제어 컴포넌트(210)는 유효 펄스들을 식별한다. 데이터 확인-제어 컴포넌트(210)는 데이터 유효 신호(264)를 디코더(220)에 제공한다. 일 실시예에서, 데이터 유효 신호는 유효 펄스들이 디코더(220)에 보내졌는지 여부를 나타내는 인에이블(enable) 신호이다. 일 실시예에서, 유효 펄스들은 제한된 윈도우(qualified window) 내에 있는 펄스들이다. 하나의 특정한 실시예에 있어서, 유효 펄스 폭들은 예상된 펄스폭의 22% 내지 73%이다.

프로세스(300)는 예상된 펄스폭들을 조절(adjust)한다(단계 316). 예를 들어, 데이터 확인-제어 컴포넌트(210)는 수신된 펄스폭들 및 수신된 펄스폭들의 상승 및 하강으로부터 예상된 펄스폭이 조절될 필요가 있는지를 결정한다.

하나의 특정한 실시예에 있어서, 일단 최소 펄스가 검출되면(유효 데이터 비트를 보장), 포워딩된(forwarded) 펄스는 최소 펄스폭과 최대 펄스폭 사이에 있다. 만약 그것이 너무 작다면, 그것은 최소 펄스폭을 충족시키도록 확장된다. 만약 그것이 너무 넓다면, 그것은 최대 펄스폭을 충족시키도록 잘려진다(truncated). 이것은 변화하는 펄스폭들을 예상된 펄스폭에 더 가까워지도록 한다. 또한, 이것은 데이터가 예상된 비트폭(bit width)에 있어서 특정 지점을 넘어 수집되지 않도록 보장(ensure)하기 위하여 회수되는 제어 타이밍을 이용한다.

하나의 특정한 실시예에 있어서, 펄스는 유효하지만 펄스폭이 너무 좁을(narrow) 때에는, 펄스의 중심(center)을 검출하기 위하여, 프로세싱 블록(324)에 의해 사용되는 최소 펄스폭을 충족시키기 위해 펄스폭이 확장될(넓어질) 것이다. 너무 좁은 펄스폭은 그것이 프레임(frame)의 한쪽으로 너무 멀게 수신되면, 특정 방향으로 너무 많은 스큐(skew)를 일으킬 수 있다. 여기서 사용된 바와 같이, '프레임'은 펄스의 예상된 시작(beginning)과 끝(end) 사이의 시구간(time period)의 끝에 해당한다.

다른 특정한 실시예에 있어서, 펄스는 유효하지만 펄스폭이 너무 넓을(wide) 때에는, 수신되었으나 너무 넓은 펄스는 프로세싱 블록(324)에 의해 사용되는 최대 펄스폭을 충족시키기 위하여 좁혀질 것이다. 이러한 형태의 펄스는 신호(이 때, 신호는 주어진 펄스 프레임 내에서 완료하는 것을 방지하고, 프레임들 사이에 일부 겹침(overlap)을 일으키는 것을 방지함)의 너무 센 강도(strength)에 의해 야기될 수 있다. 펄스의 폭을 제한함으로써, 프레임들 사이의 겹침은 피해질 수 있다. 일 실시예에서, 프로세싱 블록(324)은 상기 프레임의 예상된 끝을 식별하는 정보를 제공한다.

프로세스(300)는 예상된 펄스폭의 대략적인 중심을 결정한다(단계 324). 예를 들어, 프로세싱 블록(316)으로부터의 입력 펄스들은 각 펄스의 대략적인 중심의 위치를 결정하기 위하여 사용된다. 예상된 입력 클럭보다 복수 배(multiple times)만큼 빠른 클럭을 사용함으로써, 펄스의 예상된 중심이 추적될(tracked)(즉, 결정될) 수 있다. 만약, 예상된 중심으로부터 떨어진 펄스가 입력되는 경우, 불안정한 조절들(unstable adjustments)을 만들지 않고, 느리고 안정한 조절들(slow and stable adjustments)을 만들기 위하여, 상기 추적은 그 차이의 비율만큼 조절된다. 프로세싱 블록(324)은 프로세스(316)에 제어 정보를 제공하여 펄스의 예상된 끝을 나타낸다.

하나의 특정한 실시예에 있어서, 펄스폭 중심이 1ms에서 2ms로 증가하는 것으로 결정되면, 데이터 확인-제어 컴포넌트(210)는 새로이 예상된 펄스폭 중심이 상기 증가의 비율(예를 들어, 50%)임을 나타낼 것이다. 따라서, 새로이 예상된 펄스폭 중심은 2ms 대신에 1.5ms가 된다. 펄스폭 중심에 대하여 상기 변화의 비율로 조절함으로써, 펄스폭 중심의 불규칙한 동요(erratic perturbation)들이 불안정한 조절들을 만들지 않는다. 오히려, 느리고 안정한 조절들이 만들어진다. 데이터 확인-제어 컴포넌트(210)는 새로이 예상된 펄스폭 중심을 나타내면서 캘리브레이션 신호(262)를 필터들(206a, 206b)에 돌려준다.

프로세스(300)는 양의 컴포넌트와 음의 컴포넌트를 결합하고(단계 326), 결합된 컴포넌트들을 디코딩하며(단계 332), 데이터 스트림을 재구성(reconstruct)(단계 336)한다. 예를 들어, 디코더(220)는 양의 컴포넌트와 음의 컴포넌트를 결합하고, 결합된 양과 음의 컴포넌트들을 디코딩하여 데이터 스트림을 재구성한다.

도 4를 참조하면, DDR 컴포넌트(130)의 다른 예로서 컴퓨터(130")가 도시되어 있다. 컴퓨터(130")는 프로세서(422), 휘발성 메모리(424) 및 비휘발성 메모리(428)(예를 들어, 하드디스크)를 포함한다. 비휘발성 메모리(424)는 컴퓨터 명령어(computer instruction)들, 운영 시스템(operating system)(436) 및 데이터(438)를 저장한다. 일 실시예에서, 데이터(438)는 예상된 펄스폭의 X% 이하의 폭들을 가진 펄스들을 제거하기 위하여 사용되는 X% 비율과 같은 비율(percentage)을 포함한다. 이 때, 상기 비율은 예상된 펄스폭의 Y% 내지 Z% 사이의 유효 펄스들을 식별하기 위하여 사용되는 Y% 내지 Z%와 같은 범위를 정의하고, Q% 비율은 새로이 결정된 펄스폭 중심의 Q%만큼 예상된 펄스폭 중심들을 변경하기 위하여 사용된다. 일 실시예에서, 컴퓨터 명령어들(434)은 비휘발성 메모리(424) 외부에 있는 프로세서(422)에 의해 실행되어 여기서 설명된 프로세스들(예를 들어, 프로세스(300))의 일부 또는 전부를 수행한다.

여기서 설명된 프로세스들(예를 들어, 프로세스(300))은 하드웨어 및 도 4의 소프트웨어로 사용되는 것으로 한정되지 않는다. 그들이 어떠한 컴퓨팅 또는 프로세싱 환경에서도 적용 가능함을 알 수 있고, 어떠한 종류의 기계 또는 컴퓨터 프로그램을 실행시킬 수 있는 기계들의 조합으로 사용될 수 있다. 여기서 설명된 프로세스들은 하드웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다. 여기서 설명된 프로세스들은 프로그래머블(progammable) 컴퓨터들/기계들에서 실행되는 컴퓨터 프로그램들로 구현될 수 있다. 이 때, 프로그래머블 컴퓨터들/기계들은 각각 프로세서(processor), 저장 매체(storage medium) 또는 프로세서에 의해 판독되는 다른 제조 물체(article of manufacture)(휘발성 메모리, 비휘발성 메모리 및/또는 저장 구성요소들을 포함함), 적어도 하나 이상의 입력 장치, 및 하나 이상의 출력 장치들을 포함한다. 프로그램 코드는 입력 장치를 이용하여 들어오는 데이터에 적용될 수 있다. 이 때, 입력 장치는 여기서 설명된 프로세스들을 수행하고, 출력 정보를 생성한다.

시스템은 데이터 프로세싱 장치(예를 들어, 프로그래머블 프로세서, 컴퓨터, 또는 복수의 컴퓨터들)의 동작을 제어하거나 그에 의해 실행되는 컴퓨터 프로그램 제품(computer program product)에 의해 적어도 부분적으로 구현될 수 있다. 이러한 프로그램 각각은 하이 레벨 프로시주럴(high level procedural) 또는 객체 지향(object-oriented) 프로그래밍 언어로 구현되어 컴퓨터 시스템과 통신할 수 있다. 그러나, 상기 프로그램들은 어셈블리(assembly) 또는 기계 언어로 구현될 수 있다. 상기 언어는 컴파일되거나(compiled) 해석된(interpreted) 언어일 수 있고, 컴퓨터 환경에서 사용하기에 적합한 모듈, 컴포넌트, 서브루틴(subroutine) 또는 다른 유닛을 포함하거나 또는 스탠드얼론(stand-alone) 프로그램을 포함하는 어떠한 형태로도 사용될 수 있다. 컴퓨터 프로그램은 하나의 컴퓨터에서 실행되도록 사용되거나, 또는 하나의 장소나 복수의 장소들에서 분산되어 통신 네트워크로 상호 연결되어 있는 복수의 컴퓨터들에서 실행되도록 사용될 수 있다. 컴퓨터 프로그램은 일반적인 또는 특별한 목적의 프로그래머블 컴퓨터에 의해 판독되는 저장 매체 또는 장치(예를 들어, CD-ROM, 하드디스크, 또는 자기디스크)에 저장될 수 있다. 이 때, 상기 프로그래머블 컴퓨터는 여기서 설명된 프로세스들을 수행하는 컴퓨터에 의하여 저장 매체 또는 장치가 판독될 때 상기 컴퓨터를 구성하고 동작시킨다. 또한, 여기서 설명된 프로세스들은 기계-판독가능 저장 매체로서 구현될 수 있고, 컴퓨터 프로그램으로 구성될 수 있다. 실행에 있어서, 컴퓨터 프로그램의 명령어들은 상기 컴퓨터를 프로세스들에 따라 동작하도록 만들 수 있다.

여기서 설명된 프로세스들은 설명된 구체적인 실시예들에 한정되지 않는다. 예를 들어, 상기 DDR(130')은 3진법(ternary)인 디지털 데이터 신호를 수신(즉, 로직 0, 로직 1 및 로직 1을 수신)한다. 상기 DDR(130')은 2진법(binary)의 데이터(즉, 로직 0 및 로직 1, 또는 로직 0 및 로직 1)를 수용하기 위하여 양의 필터(206a)와 음의 필터(206b) 모두가 아닌 하나(즉, 양의 필터(206a) 또는 음의 필터(206b))를 포함하도록 변경될 수 있다. 특정한 실시예에서, 로직 1과 로직 0을 갖는 이진법의 데이터를 이용하는 경우, 상기 DDR(130')은 음의 필터(206b)가 필요하지 않을 것이다.

다른 실시예에서, 프로세스(300)는 도 3의 특정 프로세싱 순서에 한정되지 않는다. 오히려, 도 3의 프로세싱 블록들은 재정렬(re-ordered)되고, 결합되며, 제거될 수 있다. 필요한 경우, 도 3의 프로세싱 블록들은 상술한 결과들을 달성하기 위하여 직렬 또는 병렬로 수행될 수 있다.

다른 실시예들에서, 여기서 사용된 파라미터들(예를 들어, 데이터(438)에서 사용된 비율들 같은 것들)은 "러닝(learning)" 패턴에서 시간이 흐름에 따라 변하도록 조정될 수 있다. 그 결과, 그들은 철저하게 코드화(strictly hard coded)되기 보다는 가장 최근에 측정된 데이터에 기초한다.

시스템 구현과 관련된 도 3의 프로세싱 블록들은 상기 시스템의 기능들을 수행하기 위해 하나 이상의 컴퓨터 프로그램들을 수행하는 하나 이상의 프로그래머블 프로세서들에 의하여 수행될 수 있다. 상기 시스템의 일부 또는 전부는 특별한 목적의 로직 회로(예를 들어, FPGA(field programmable gate array) 및/또는 ASIC(application-specific integrated circuit))로서 구현될 수 있다.

여기서 설명된 실시예들의 구성요소들이 구체적으로 상술되지 않은 다른 실시예들을 형성하기 위하여 결합될 수 있다. 나아가, 여기서 구체적으로 설명되지 않은 다른 실시예들도 첨부된 청구항들의 범위 내에 있는 것이다.

Claims

왜곡된 디지털 데이터 스트림(stream)을 수신하는 단계;
예상된 펄스폭(pulse width)을 이용하여 왜곡들을 제거하기 위해 상기 왜곡된 디지털 데이터 스트림을 프로세싱(processing)하는 단계; 및
상기 왜곡된 디지털 데이터 스트림의 프로세싱에 기초하여 왜곡되지 않은 데이터 스트림을 형성하는 단계를 포함하고,
상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는
상태 변화(state change)들을 검출하는 단계;
노이즈(noise)를 제거하는 단계; 및
유효(valid) 펄스들을 식별하는 단계를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 1 항에 있어서, 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는
상기 예상된 펄스폭을 조절(adjust)하는 단계; 및
상기 예상된 펄스폭의 대략적인 중심(center)을 결정하는 단계를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 1 항에 있어서, 상기 노이즈를 제거하는 단계는
예상된 펄스폭의 비율(percentage) 이하의 폭들을 가진 펄스들을 제거하는 단계를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 3 항에 있어서,
상기 예상된 펄스폭의 상기 비율을 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하는 단계를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 3 항에 있어서, 상기 펄스들을 제거하는 단계는
상기 예상된 펄스폭의 22% 이하의 폭들을 가진 펄스들을 제거하는 단계를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 1 항에 있어서, 상기 유효 펄스들을 식별하는 단계는
제한된 윈도우(qualified window) 내의 펄스들을 식별하는 단계를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 6 항에 있어서, 상기 제한된 범위 내의 유효 펄스들을 식별하는 단계는
상기 예상된 펄스폭의 비율 범위에 있는 유효 펄스들을 식별하는 단계를 포함하고,
상기 예상된 펄스폭의 상기 비율 범위를 측정된 데이터를 기초로 변하는 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하는 단계를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 6 항에 있어서, 상기 유효 펄스들을 식별하는 단계는
상기 예상된 펄스폭의 22% 내지 73%인 유효 펄스들을 식별하는 단계를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 1 항에 있어서, 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 단계는
상기 왜곡된 디지털 데이터 스트림으로부터 양의(positive) 컴포넌트와 음의(negative) 컴포넌트를 분리하여 프로세싱하는 단계를 포함하고,
매개 스트림(intermediate stream)을 형성하기 위해 상기 양의 데이터 컴포넌트와 상기 음의 데이터 컴포넌트를 결합하는 단계; 및
상기 디지털 데이터 스트림을 형성하기 위해 상기 매개 스트림을 디코딩하는 단계를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
제 9 항에 있어서,
상기 왜곡된 디지털 스트림을 상기 양의 데이터 컴포넌트와 상기 음의 데이터 컴포넌트로 나누는(split) 단계를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 방법.
왜곡된 디지털 데이터를 복구하기 위한 실행가능 명령어(executable instruction)들을 저장한 비일시적인 기계 판독가능 매체(non-transitory machine-readable medium)를 포함하고, 상기 실행가능 명령어들은
기계로 하여금 왜곡된 디지털 데이터 스트림(stream)을 수신하게 하는 명령어;
상기 기계로 하여금 예상된 펄스폭(pulse width)에 기초하여 왜곡들을 제거하기 위해 상기 왜곡된 디지털 데이터 스트림을 프로세싱(processing)하게 하는 명령어; 및
상기 기계로 하여금 상기 왜곡된 디지털 데이터 스트림의 프로세싱에 기초하여 왜곡되지 않은 데이터 스트림을 형성하게 하는 명령어를 포함하고,
상기 기계로 하여금 상기 왜곡된 디지털 데이터 스트림을 프로세싱하게 하는 명령어는
상기 기계로 하여금 상태 변화(state change)들을 검출하게 하는 명령어;
상기 기계로 하여금 노이즈(noise)를 제거하게 하는 명령어;
상기 기계로 하여금 유효(valid) 펄스들을 식별하게 하는 명령어;
상기 기계로 하여금 상기 예상된 펄스폭의 상기 펄스폭을 조절(adjust)하게 하는 명령어; 및
상기 기계로 하여금 상기 예상된 펄스폭의 대략적인 중심(center)을 결정하게 하는 명령어를 포함하는 것을 특징으로 하는 물체(article).
제 11 항에 있어서, 상기 기계로 하여금 상기 노이즈를 제거하게 하는 명령어는
상기 기계로 하여금 상기 예상된 펄스폭의 비율(percentage) 이하의 폭들을 가진 펄스들을 제거하게 하는 명령어를 포함하는 것을 특징으로 하는 물체.
제 12 항에 있어서, 상기 실행가능 명령어들은
상기 기계로 하여금 상기 예상된 펄스폭의 상기 비율을 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하게 하는 명령어를 더 포함하는 것을 특징으로 하는 물체.
제 12 항에 있어서, 상기 기계로 하여금 상기 펄스들을 제거하게 하는 명령어는
상기 기계로 하여금 상기 예상된 펄스폭의 22% 이하의 폭들을 가진 펄스들을 제거하게 하는 명령어를 포함하는 것을 특징으로 하는 물체.
제 11 항에 있어서, 상기 기계로 하여금 상기 유효 펄스들을 식별하게 하는 명령어는
상기 기계로 하여금 제한된 윈도우(qualified window) 내의 펄스들을 식별하게 하는 명령어를 포함하는 것을 특징으로 하는 물체.
제 15 항에 있어서, 상기 기계로 하여금 상기 제한된 윈도우 내의 유효 펄스들을 식별하게 하는 명령어는
상기 기계로 하여금 상기 예상된 펄스폭의 비율 범위에 있는 유효 펄스들을 식별하게 하는 명령어를 포함하고,
상기 실행가능 명령어들은
상기 기계로 하여금 상기 예상된 펄스폭의 상기 비율 범위를 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하게 하는 명령어를 더 포함하는 것을 특징으로 하는 물체.
제 15 항에 있어서, 상기 기계로 하여금 상기 제한된 윈도우 내의 상기 유효 펄스들을 식별하게 하는 명령어는
상기 기계로 하여금 상기 예상된 펄스폭의 22% 내지 73%인 유효 펄스들을 식별하게 하는 명령어를 포함하는 것을 특징으로 하는 물체.
제 11 항에 있어서, 상기 기계로 하여금 상기 왜곡된 디지털 데이터 스트림을 프로세싱하게 하는 명령어는
상기 기계로 하여금 상기 왜곡된 디지털 데이터 스트림으로부터 양의(positive) 컴포넌트와 음의(negative) 컴포넌트를 분리하여 프로세싱하는 명령어를 포함하고,
상기 실행가능 명령어들은
매개 스트림(intermediate stream)을 형성하기 위해 상기 양의 데이터 컴포넌트와 상기 음의 데이터 컴포넌트를 결합하는 명령어; 및
상기 디지털 데이터 스트림을 형성하기 위해 상기 매개 스트림을 디코딩하는 명령어를 더 포함하는 것을 특징으로 하는 물체.
왜곡된 디지털 데이터 스트림(stream)을 수신하는 회로;
예상된 펄스폭(pulse width)에 기초하여 왜곡들을 제거하기 위해 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 회로; 및
상기 왜곡된 디지털 데이터 스트림의 프로세싱에 기초하여 왜곡되지 않은 데이터 스트림을 형성하는 회로를 포함하고,
상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 회로는
상태 변화(state change)들을 검출하는 회로;
노이즈(noise)를 제거하는 회로;
유효(valid) 펄스들을 식별하는 회로;
상기 예상된 펄스폭의 상기 펄스폭을 조절(adjust)하는 회로; 및
상기 예상된 펄스폭의 대략적인 중심(center)을 결정하는 회로를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 장치.
제 19 항에 있어서, 상기 회로들은 프로세서, 메모리, 프로그래머블 로직(programmable logic) 및 로직 게이트(logic gate)들 중에서 적어도 하나 이상을 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 장치.
제 19 항에 있어서, 상기 노이즈를 제거하는 회로는
상기 예상된 펄스폭의 22% 이하의 폭들을 가진 펄스들을 제거하는 회로를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 장치.
제 19 항에 있어서, 상기 유효 펄스들을 식별하는 회로는
상기 예상된 펄스폭의 22% 내지 73%인 펄스들을 식별하는 회로를 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 장치.
제 19 항에 있어서, 상기 왜곡된 디지털 데이터 스트림을 프로세싱하는 회로는
상기 왜곡된 디지털 데이터 스트림으로부터 양의(positive) 컴포넌트와 음의(negative) 컴포넌트를 분리하여 프로세싱하는 회로를 포함하고,
매개 스트림(intermediate stream)을 형성하기 위해 상기 양의 데이터 컴포넌트와 상기 음의 데이터 컴포넌트를 결합하는 회로; 및
상기 디지털 데이터 스트림을 형성하기 위해 상기 매개 스트림을 디코딩하는 회로를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 장치.
제 19 항에 있어서, 상기 노이즈를 제거하는 회로는
상기 예상된 펄스폭의 비율(percentage) 이하의 폭들을 가진 펄스들을 제거하는 회로를 포함하고,
상기 예상된 펄스폭의 상기 비율을 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하는 회로를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 장치.
제 19 항에 있어서, 상기 유효 펄스들을 식별하는 회로는
상기 예상된 펄스폭의 비율 범위에 있는 펄스들을 식별하는 회로를 포함하고,
상기 예상된 펄스폭의 상기 비율 범위를 측정된 데이터에 응답하여 시간이 흐름에 따라 변하도록 조정(adapt)하는 회로를 더 포함하는 것을 특징으로 하는 왜곡된 디지털 데이터의 복구 장치.