KR20130031099A - Organic light emitting diode display and method for manufacturing the same - Google Patents

Organic light emitting diode display and method for manufacturing the same Download PDF

Info

Publication number
KR20130031099A
KR20130031099A KR1020110094830A KR20110094830A KR20130031099A KR 20130031099 A KR20130031099 A KR 20130031099A KR 1020110094830 A KR1020110094830 A KR 1020110094830A KR 20110094830 A KR20110094830 A KR 20110094830A KR 20130031099 A KR20130031099 A KR 20130031099A
Authority
KR
South Korea
Prior art keywords
layer
thin film
light emitting
organic light
film layer
Prior art date
Application number
KR1020110094830A
Other languages
Korean (ko)
Other versions
KR101843191B1 (en
Inventor
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110094830A priority Critical patent/KR101843191B1/en
Publication of KR20130031099A publication Critical patent/KR20130031099A/en
Application granted granted Critical
Publication of KR101843191B1 publication Critical patent/KR101843191B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: An organic light emitting diode display and a method for manufacturing the same are provided to improve the reliability and the property of a transistor. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). A thin film layer(115) is patterned on the buffer layer. A first gate insulating layer(120) is overlapped with the thin film layer. An active layer(102) is formed in the first gate insulating layer. A second gate insulating layer(130) is formed on the active layer. A gate electrode(104) is overlapped with the second gate insulating layer. A source and a drain electrode(106,108) are formed on the gate electrode.

Description

유기발광 다이오드 표시장치 및 그의 제조방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING THE SAME}Organic light emitting diode display and manufacturing method thereof {ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 유기발광 다이오드 표시장치에 관한 것으로, 신뢰성을 향상시킬 수 있는 유기발광 다이오드 표시장치 및 그의 제조방법에 관한 것이다.The present invention relates to an organic light emitting diode display device, and to an organic light emitting diode display device and a method of manufacturing the same which can improve reliability.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes.

이러한 평판표시장치에는 액정표시장치(Liquid Crystal Display, LCD), 전계방출표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광소자(Electroluminescence Device,EL) 등이 있다. Such flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), plasma display panels (PDPs), and electroluminescence devices (ELs). have.

전계발광소자는 발광층의 재료에 따라 무기전계발광소자와 유기전계발광소자(이하, "OLED"라 함)로 대별되며 스스로 발광하는 자발광소자로서 응답속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다. Electroluminescent devices are classified into inorganic electroluminescent devices and organic electroluminescent devices (hereinafter referred to as "OLEDs") according to the material of the light emitting layer. Self-luminous devices emit light by themselves and have fast response speed, high luminous efficiency, high luminance, and wide viewing angle. There is this.

OLED는 전계발광하는 유기 전계발광 화합물층과 상기 유기 전계발광 화합물층을 사이에 두고 대향하는 캐소드 전극 및 애노드 전극을 포함한다. The OLED includes an electroluminescent organic electroluminescent compound layer and an opposite cathode electrode and an anode electrode with the organic electroluminescent compound layer interposed therebetween.

OLED는 캐소드 전극과 음극에 주입된 정공과 전자가 발광층(EML)에서 재결합할 때의 여기 과정에서 여기자(excition)가 형성되고 여기자로부터의 에너지로 인하여 발광한다.In the excitation process when the holes and electrons injected into the cathode electrode and the cathode recombine in the emission layer (EML), an exciton is formed and emits light due to energy from the exciton.

유기발광 다이오드 표시장치는 OLED의 발광층(EML)으로부터 발생되는 빛의 양을 전기적으로 제어하여 영상을 표시한다.The organic light emitting diode display displays an image by electrically controlling the amount of light generated from the emission layer (EML) of the OLED.

상기 유기발광 다이오드 표시장치는 다결정 실리콘층을 이용한 트랜지스터를 포함한다. The organic light emitting diode display includes a transistor using a polycrystalline silicon layer.

한편, 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법은 고상 결정화법(Solied Phase Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 금속 유도 결정화법(Metal Induced Crystallization) 등이 있다. Meanwhile, crystallization of amorphous silicon into polycrystalline silicon includes solid phase crystallization, excimer laser crystallization, and metal induced crystallization.

이 중에서 상기 엑시머 레이저 결정화법은 엑시머 레이저를 비정질 실리콘층에 주사하여 매우 짧은 시간 동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이다. Among these, the excimer laser crystallization method is a method of scanning the excimer laser in the amorphous silicon layer and crystallizing by heating to a locally high temperature for a very short time.

이러한 방법을 통해 결정화된 다결정 실리콘층을 포함한 트랜지스터는 높은 이동도를 갖게 되기 때문에 공정 변화에 의해 그 특성이 달라져서 표시패널 상에서 얼룩으로 표시되는 경우가 발생한다. Since the transistor including the polycrystalline silicon layer crystallized by this method has a high mobility, the characteristics of the transistor may be changed due to process changes, resulting in spots on the display panel.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 반도체층 하부에 박막층 및 절연층을 형성하여 상기 반도체층 상부뿐만 아니라 하부에서도 상기 반도체층을 제어함으로써 트랜지스터의 특성을 개선하여 신뢰성을 향상시킬 수 있는 유기발광 다이오드 표시장치 및 그의 제조방법을 제공함에 그 목적이 있다. The present invention is to solve the above-described problems, by forming a thin film layer and an insulating layer under the semiconductor layer to control the semiconductor layer not only in the upper but also the semiconductor layer to improve the characteristics of the transistor to improve the reliability An object of the present invention is to provide a light emitting diode display and a method of manufacturing the same.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기발광 다이오드 표시장치는 기판과, 상기 기판 상에 형성된 버퍼층과, 상기 버퍼층 상에서 패터닝된 박막층과, 상기 패터닝된 박막층 상에 상기 박막층과 일정 부분 중첩되도록 형성된 제1 게이트 절연층과, 상기 기판 중 상기 박막층과 대응되는 상기 제1 게이트 절연층에 형성된 액티브층과, 상기 액티브층 상에 형성되는 제2 게이트 절연층과, 상기 제2 게이트 절연층 상에서 상기 액티브층과 일정부분 중첩되도록 형성된 게이트 전극과, 상기 게이트 전극 상에 형성된 층간 절연막과, 상기 층간 절연막 상에 형성되며 일정 부분 이격된 소스 및 드레인 전극 및 상기 드레인 전극과 전기적으로 접속된 애노드 전극을 포함한다.The organic light emitting diode display according to the present invention for achieving the above technical problem is a substrate, a buffer layer formed on the substrate, a thin film layer patterned on the buffer layer, and a predetermined portion overlaps with the thin film layer on the patterned thin film layer The first gate insulating layer formed on the substrate, an active layer formed on the first gate insulating layer corresponding to the thin film layer of the substrate, a second gate insulating layer formed on the active layer, and the second gate insulating layer on the second gate insulating layer. A gate electrode formed to overlap a portion of the active layer, an interlayer insulating layer formed on the gate electrode, a source and drain electrode formed on the interlayer insulating layer, and an anode electrode electrically connected to the drain electrode; do.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기발광 다이오드 표시장치의 제조방법은 기판을 제공하는 단계와, 상기 기판 상에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 박막층을 형성하는 단계와, 상기 박막층 상에 상기 박막층과 일정 부분 중첩되는 제1 게이트 절연층을 형성하는 단계와, 상기 기판에서 상기 박막층과 대응되는 상기 제1 게이트 절연층에 액티브층을 형성하는 단계와, 상기 액티브층 상에 제2 게이트 절연층을 형성하는 단계와, 상기 제2 게이트 절연층을 사이에 두고 상기 액티브층과 일정부분 중첩되는 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상에 일정 부분 이격된 소스 및 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 전기적으로 접속된 애노드 전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an organic light emitting diode display, including: providing a substrate, forming a buffer layer on the substrate, and forming a thin film layer on the buffer layer; Forming a first gate insulating layer partially overlapping the thin film layer on the thin film layer, forming an active layer on the first gate insulating layer corresponding to the thin film layer on the substrate, and on the active layer Forming a second gate insulating layer, forming a gate electrode partially overlapping the active layer with the second gate insulating layer interposed therebetween, forming an interlayer insulating film on the gate electrode; Forming source and drain electrodes spaced apart from each other on the interlayer insulating film and electrically connected to the drain electrodes; And a step of forming an electrode DE.

상술한 바와 같이, 본 발명에 따른 유기발광 다이오드 표시장치 및 그의 제조방법은 반도체층 상부 및 하부에 각각 절연층과 박막층을 형성하여 상기 반도체층의 하부 및 상부에 위치하는 박막층에 전압을 인가하여 상기 반도체층을 제어함으로써 트랜지스터의 특성을 개선하여 신뢰성을 향상시킬 수 있다. As described above, the organic light emitting diode display and the method of manufacturing the same according to the present invention form an insulating layer and a thin film layer on the upper and lower portions of the semiconductor layer, respectively, by applying a voltage to the thin film layers positioned below and above the semiconductor layer. By controlling the semiconductor layer, the characteristics of the transistor can be improved to improve reliability.

도 1은 본 발명에 따른 유기발광 다이오드 표시장치의 서브 픽셀의 회로 구성을 나타낸 도면이다.
도 2는 도 1의 서브 픽셀의 단면을 나타낸 도면이다.
도 3a 내지 도 3i는 도 2의 서브 픽셀을 공정 순서대로 나타낸 도면이다.
도 4는 다른 실시예에 따른 도 1의 서브 픽셀의 단면을 나타낸 도면이다.
도 5a 내지 도 5h는 도 4의 서브 픽셀을 공정 순서대로 나타낸 도면이다. 1 illustrates a circuit configuration of a subpixel of an organic light emitting diode display according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view of the subpixel of FIG. 1.
3A to 3I illustrate the subpixels of FIG. 2 in the order of processing.
4 is a cross-sectional view of the subpixel of FIG. 1 according to another exemplary embodiment.
5A through 5H are diagrams illustrating the subpixels of FIG. 4 in the order of processing.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 유기발광 다이오드 표시장치의 서브 픽셀의 회로 구성을 나타낸 도면이다. 1 illustrates a circuit configuration of a subpixel of an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 유기발광 다이오드 표시장치는 매트릭스 형태로 배치된 다수의 서브 픽셀들을 포함한다. As shown in FIG. 1, the organic light emitting diode display according to the present invention includes a plurality of sub pixels arranged in a matrix.

상기 서브 픽셀들 각각은 스위칭 트랜지스터, 구동 트랜지스터, 캐패시터 및 유기발광 다이오드를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되거나 트랜지스터 및 캐패시터가 더 추가된 구조로 형성될 수 있다. Each of the subpixels may be formed of a 2T (capacitor) structure including a switching transistor, a driving transistor, a capacitor, and an organic light emitting diode, or a structure in which a transistor and a capacitor are further added.

2T1C 구조의 경우, 서브 픽셀(SP)에 포함된 소자들은 다음과 같이 연결될 수 있다. In the case of the 2T1C structure, elements included in the subpixel SP may be connected as follows.

스위칭 트랜지스터(SW, T1)는 스캔신호가 공급되는 스캔라인(SL)에 게이트가 연결되고 데이터 신호가 공급되는 데이터라인(DL)에 일단이 연결되며 제1 노드에 타단이 연결된다. The switching transistors SW and T1 have a gate connected to a scan line SL to which a scan signal is supplied, one end of which is connected to a data line DL to which a data signal is supplied, and the other end thereof to a first node.

구동 트랜지스터(DR, T1)는 상기 제1 노드에 게이트가 연결되고 고전위의 전원이 공급되는 제1 전원 배선(VDD)에 일단이 연결되며 유기 발광 다이오드(OLED)에 타단이 연결된다. One end of the driving transistors DR and T1 is connected to a first power line VDD to which a gate is connected to the first node, a high potential power is supplied, and the other end thereof is connected to the organic light emitting diode OLED.

이때, 상기 구동 트랜지스터(DR, T1)는 바텀 게이트 및 탑 게이트 전극을 모두 구비한 듀얼 게이트 트랜지스터로 구성될 수 있다. In this case, the driving transistors DR and T1 may be configured as dual gate transistors having both a bottom gate and a top gate electrode.

캐패시터(Cst)는 제1 노드에 일단이 연결되고 상기 제1 전원 배선(VDD)에 타단이 연결된다. 상기 유기 발광 다이오드(OLED)는 상기 구동 트랜지스터(DR, T1)의 타단에 애노드가 연결되고 저전위 전원이 공급되는 제2 전원 배선(VSS)에 캐소드가 연결된다.One end of the capacitor Cst is connected to the first node and the other end of the capacitor Cst is connected to the first power line VDD. The organic light emitting diode OLED has an anode connected to the other end of the driving transistors DR and T1 and a cathode connected to a second power line VSS to which low potential power is supplied.

위의 설명에서는 서브 픽셀에 포함되는 트랜지스터들(T1, T2)이 P-Type 으로 구성된 것을 일례로 설명하였으나 본 발명의 실시예는 이에 한정되지 않는다. In the above description, the transistors T1 and T2 included in the sub-pixel have been configured as P-types as an example, but embodiments of the present invention are not limited thereto.

그리고 제1 전원 배선(VDD)을 통해 공급되는 고전위의 전원은 제2 전원 배선(VSS)을 통해 공급되는 저전위의 전압보다 높을 수 있으며, 제1 전원배선(VDD) 및 제2 전원배선(VSS)을 통해 공급되는 전원의 레벨은 구동방법에 따라 스위칭이 가능하다.The high potential power supplied through the first power wiring VDD may be higher than the low potential voltage supplied through the second power wiring VSS, and the first power wiring VDD and the second power wiring ( The level of power supplied through VSS) can be switched according to the driving method.

앞서 설명한 서브 픽셀은 다음과 같이 동작할 수 있다. The subpixel described above may operate as follows.

스캔라인(SL)을 통해 스캔신호가 공급되며 스위칭 트랜지스터(T1)가 턴-온된다. 다음, 데이터라인(DL)을 통해 공급된 데이터 신호가 턴-온된 스위칭 트랜지스터(T1)를 거쳐 제1 노드에 공급되면 상기 데이터 신호는 캐패시터(Cst)에 데이터 전압으로 저장된다.The scan signal is supplied through the scan line SL and the switching transistor T1 is turned on. Next, when the data signal supplied through the data line DL is supplied to the first node through the turned-on switching transistor T1, the data signal is stored as a data voltage in the capacitor Cst.

다음, 스캔신호가 차단되고 스위칭 트랜지스터(T1)가 턴-오프되면 구동 트랜지스터(T2)는 캐패시터(Cst)에 저장된 데이터 전압에 대응하여 구동된다. Next, when the scan signal is blocked and the switching transistor T1 is turned off, the driving transistor T2 is driven corresponding to the data voltage stored in the capacitor Cst.

다음, 제1 전원배선(VDD)을 통해 공급된 고전위의 전원이 제2 전원배선(VSS)을 통해 흐르게 되면 유기 발광 다이오드(OLED)는 빛을 발광하게 된다. Next, when the high potential power supplied through the first power line VDD flows through the second power line VSS, the organic light emitting diode OLED emits light.

그러나 이는 구동방법의 일례에 따른 것일 뿐, 본 발명의 실시예는 이에 한정되지 않는다. However, this is only an example of the driving method, the embodiment of the present invention is not limited thereto.

도 2는 도 1의 서브 픽셀의 단면을 나타낸 도면이다. FIG. 2 is a cross-sectional view of the subpixel of FIG. 1.

도 1 및 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 유기발광 다이오드 표시장치는 기판(100) 상에 형성된 트랜지스터(T)와, 상기 트랜지스터(T2) 상에 형성된 보호층(140)과, 평탄화막(150)과, 애노드 전극(160) 및 뱅크층(170)을 포함한다. 여기서, 상기 트랜지스터(T)는 구동 트랜지스터(T2)를 의미한다.1 and 2, an organic light emitting diode display according to an exemplary embodiment of the present invention includes a transistor T formed on a substrate 100 and a protective layer 140 formed on the transistor T2. And a planarization film 150, an anode electrode 160, and a bank layer 170. Here, the transistor T refers to the driving transistor T2.

또한, 상기 기판(100) 상에는 버퍼층(110)과, 박막층(115)과, 제1 게이트 절연층(120)과, 반도체층(128)과, 제2 게이트 절연층(130) 및 게이트 금속 패턴이 형성된다.In addition, a buffer layer 110, a thin film layer 115, a first gate insulating layer 120, a semiconductor layer 128, a second gate insulating layer 130, and a gate metal pattern may be formed on the substrate 100. Is formed.

이때, 상기 게이트 금속 패턴은 서브 픽셀의 스캔라인(SL)과, 상기 트랜지스터(T)의 게이트 전극(104)을 포함한다. In this case, the gate metal pattern includes a scan line SL of a subpixel and a gate electrode 104 of the transistor T.

상기 트랜지스터(T)는 상기 제1 게이트 절연층(120) 상에 형성된 액티브층(102)과, 상기 제2 게이트 절연층(130)을 사이에 두고 액티브층(102) 상에 형성된 게이트 전극(104)과, 층간 절연막(140)을 사이에 두고 상기 게이트 전극(104) 상에 형성되며 서로 일정 간격 이격된 소스 및 드레인 전극(106, 108)을 포함한다. The transistor T is a gate electrode 104 formed on the active layer 102 with the active layer 102 formed on the first gate insulating layer 120 and the second gate insulating layer 130 interposed therebetween. And source and drain electrodes 106 and 108 formed on the gate electrode 104 with the interlayer insulating layer 140 therebetween and spaced apart from each other.

이와 더불어, 상기 트랜지스터(T)는 상기 제1 게이트 절연층(120) 하부에 형성된 박막층(115)과 전기적으로 접속되는 도전 패턴(180)을 더 포함한다. 상기 도전 패턴(180)은 상기 소스 및 드레인 전극(106, 108)과 동일한 재질 및 동일한 공정을 통해 형성될 수 있다. In addition, the transistor T further includes a conductive pattern 180 electrically connected to the thin film layer 115 formed under the first gate insulating layer 120. The conductive pattern 180 may be formed through the same material and the same process as the source and drain electrodes 106 and 108.

상기 도전 패턴(180)은 상기 박막층(115)과 컨택홀을 통해 전기적으로 접속된다. 또한, 상기 도전 패턴(180)은 상기 게이트 전극(104)으로 스캔 신호를 제공하는 스캔라인(SL) 또는 상기 저전위 배선(VSS) 중 어느 하나와 전기적으로 접속된다.The conductive pattern 180 is electrically connected to the thin film layer 115 through a contact hole. In addition, the conductive pattern 180 is electrically connected to either the scan line SL or the low potential wiring VSS that provides a scan signal to the gate electrode 104.

예를 들어, 상기 도전 패턴(180)이 상기 스캔라인(SL)과 전기적으로 접속되면 상기 스캔라인(SL)을 통해 스캔신호가 상기 도전 패턴(180)을 거쳐 상기 박막층(115)으로 제공된다. For example, when the conductive pattern 180 is electrically connected to the scan line SL, a scan signal is provided to the thin film layer 115 through the conductive pattern 180 through the scan line SL.

또한, 상기 도전 패턴(180)이 상기 저전위 배선(VSS) 배선과 전기적으로 접속되면, 상기 도전 패턴(180)으로 저전위 전압이 공급되고 상기 박막층(115)에도 상기 저전위 전압이 공급된다. In addition, when the conductive pattern 180 is electrically connected to the low potential wiring (VSS) wire, a low potential voltage is supplied to the conductive pattern 180, and the low potential voltage is also supplied to the thin film layer 115.

상기 도전 패턴(180)과 전기적으로 접속된 박막층(115)에 일정한 전압이 인가되면 상기 박막층(115) 상에 형성된 액티브층(102)의 하부 표면에 전자 또는 정공이 이동된다. 이와 더불어, 상기 게이트 전극(104)에 스캔신호가 인가되면 상기 액티브층(102)의 상부 표면에도 전자 또는 정공이 이동하게 된다. When a constant voltage is applied to the thin film layer 115 electrically connected to the conductive pattern 180, electrons or holes are moved to the lower surface of the active layer 102 formed on the thin film layer 115. In addition, when a scan signal is applied to the gate electrode 104, electrons or holes move on the upper surface of the active layer 102.

상기 액티브층(102)의 하부 및 상부에 각각 위치한 박막층(115) 및 게이트 전극(104)에 일정한 전압이 인가되면 상기 액티브층(102)의 하부 및 상부 표면에 전자 또는 정공의 이동도를 향상시킬 수 있다. When a constant voltage is applied to the thin film layer 115 and the gate electrode 104 respectively positioned on the lower and upper portions of the active layer 102, the mobility of electrons or holes may be improved on the lower and upper surfaces of the active layer 102. Can be.

상기 액티브층(102)의 전자 또는 정공의 이동도가 향상되면 상기 액티브층(102)의 채널영역(102a)로 전류가 신속히 흐를 수 있고 이와 반대로 전류를 신속히 차단시킬 수 있어 트랜지스터(T)의 소자 특성이 향상된다. When the mobility of electrons or holes in the active layer 102 is improved, current may flow rapidly into the channel region 102a of the active layer 102, and on the contrary, the current may be rapidly cut off, thereby preventing the device of the transistor T. Characteristics are improved.

따라서, 본 발명에 따른 유기발광 다이오드 표시장치의 신뢰성을 향상시킬 수 있다. Therefore, the reliability of the organic light emitting diode display according to the present invention can be improved.

도 3a 내지 도 3i는 도 2의 서브 픽셀을 공정 순서대로 나타낸 도면이다. 3A to 3I illustrate the subpixels of FIG. 2 in the order of processing.

도 3a에 도시된 바와 같이, 기판(100) 전면에 버퍼층(110)과, 금속층(113)과, 제1 게이트 절연층(120) 및 비정질 실리콘층(125)을 형성한다. As shown in FIG. 3A, the buffer layer 110, the metal layer 113, the first gate insulating layer 120, and the amorphous silicon layer 125 are formed on the entire surface of the substrate 100.

여기서, 상기 버퍼층(110)은 상기 트랜지스터(T)로 습기, 수소 또는 산소 등이 상기 기판(100)을 관통하여 침투하지 않도록 하는 역할을 한다. 이를 위해, 상기 버퍼층(110)은 반도체 공정 중 쉽게 형성할 수 있는 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4), 무기막 및 그 등가물 중 선택된 적어도 어느 하나로 형성할 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. Here, the buffer layer 110 serves to prevent moisture, hydrogen, or oxygen from penetrating through the substrate 100 through the transistor T. To this end, the buffer layer 110 may be formed of at least one selected from a silicon oxide film (SiO 2), a silicon nitride film (Si 3 N 4), an inorganic film, and an equivalent thereof, which can be easily formed during a semiconductor process. It is not limited.

이어, 상기 비정질 실리콘층(125)에 레이저를 조사하여 상기 비정질 실리콘층(125)을 다결정 실리콘으로 결정화한다. Next, the amorphous silicon layer 125 is irradiated with a laser to crystallize the amorphous silicon layer 125 into polycrystalline silicon.

연속하여, 상기 다결정 실리콘이 형성된 기판(100) 상에 포토레지스트 층(도시하지 않음)을 도포한 후 포토리소그래피 공정을 통해 포토레지스트 패턴(200)을 형성한다. Subsequently, a photoresist layer (not shown) is coated on the substrate 100 on which the polycrystalline silicon is formed, and then the photoresist pattern 200 is formed through a photolithography process.

상기 기판(100) 상에서 상기 포토레지스트 패턴(200)과 대응되는 부분을 제외한 나머지 부분의 다결정 실리콘층 및 제1 게이트 절연층(120)을 제거하여 반도체층(125) 및 패터닝된 제1 게이트 절연층(120)을 형성한다. The semiconductor layer 125 and the patterned first gate insulating layer are removed by removing the polycrystalline silicon layer and the first gate insulating layer 120 of the remaining portions except the portion corresponding to the photoresist pattern 200 on the substrate 100. Form 120.

이때, 상기 금속층(113)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 코발트(Co), 카드뮴(Cd), 티타늄(Ti) 및 그 등가물 중 선택된 하나일 수 있으며 그 종류를 한정하는 것은 아니다. 상기 제1 게이트 절연층(120)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 중 어느 하나로 구성될 수 있다. In this case, the metal layer 113 may be one selected from aluminum (Al), copper (Cu), molybdenum (Mo), cobalt (Co), cadmium (Cd), titanium (Ti), and equivalents thereof, and defines the type thereof. It is not. The first gate insulating layer 120 may be formed of any one of a silicon oxide film SiO 2 and a silicon nitride film Si 3 N 4.

도 3b에 도시된 바와 같이, 애싱 공정을 통해 상기 기판(100) 상에 형성된 상기 반도체층(125)의 일부를 노출시키고, 상기 노출된 반도체층(125)을 식각하여 제거한다. As shown in FIG. 3B, a portion of the semiconductor layer 125 formed on the substrate 100 is exposed through an ashing process, and the exposed semiconductor layer 125 is etched and removed.

이어, 상기 금속층(113)을 부분적으로 식각하고 제거함으로써 패터닝된 박막층(115)을 형성한다. Next, the patterned thin film layer 115 is formed by partially etching and removing the metal layer 113.

도 3c에 도시된 바와 같이, 상기 패터닝된 박막층(115)이 형성된 기판(100) 전면에 제2 게이트 절연층(130)을 형성한다. 상기 제2 게이트 절연층(130)은 실리콘 산화막(SiO2), 실리콘 질화막(Si3N4) 중 어느 하나로 구성될 수 있다. As shown in FIG. 3C, the second gate insulating layer 130 is formed on the entire surface of the substrate 100 on which the patterned thin film layer 115 is formed. The second gate insulating layer 130 may be formed of any one of a silicon oxide film SiO 2 and a silicon nitride film Si 3 N 4.

이어, 상기 기판(100) 상에 상기 불투명한 금속층, 투명한 금속층 및 포토레지스트를 순차적으로 형성한다. 연속하여, 포토리소그래피 공정을 통해 상기 기판(100) 상에 높이가 상이한 제1 및 제2 포토레지스트 패턴(300a, 300b)을 형성한다. Subsequently, the opaque metal layer, the transparent metal layer, and the photoresist are sequentially formed on the substrate 100. Subsequently, first and second photoresist patterns 300a and 300b having different heights are formed on the substrate 100 through a photolithography process.

상기 제1 및 제2 포토레지스트 패턴(300a, 300b)을 형성한 후, 상기 제1 및 제2 포토레지스트 패턴(300a, 300b)을 마스크로 하여 상기 제1 및 제2 포토레지스트 패턴(300a, 300b)과 대응되지 않는 불투명 금속층 및 투명한 금속층을 제거하여 게이트 상부 전극(104b) 및 게이트 하부 전극(104a)을 형성한다. After the first and second photoresist patterns 300a and 300b are formed, the first and second photoresist patterns 300a and 300b are used as masks. The opaque metal layer and the transparent metal layer, which do not correspond to the?), Are removed to form the gate upper electrode 104b and the gate lower electrode 104a.

도 3d에 도시된 바와 같이, 상기 기판(100) 상에 형성된 제1 및 제2 포토레지스트 패턴(300a, 300b)을 제거한 후 상기 반도체층(125)의 일정 부분에 이온을 도핑하여 채널 영역(102a), 소스 및 드레인 영역(102b, 102c)를 구비한 액티브층(102)을 형성한다. As shown in FIG. 3D, after removing the first and second photoresist patterns 300a and 300b formed on the substrate 100, a portion of the semiconductor layer 125 is doped with ions to channel the region 102a. ) And an active layer 102 having source and drain regions 102b and 102c.

이어서, 상기 기판(100) 상에 도 3e에 도시된 바와 같이, 층간 절연막(140)을 형성하고 포토리소그래피 공정을 통해 상기 층간 절연막(140)을 패터닝하여 상기 소스 영역(102b)의 일부를 노출시키는 제2 컨택홀(H2) 및 상기 드레인 영역(102c)의 일부를 노출시키는 제3 컨택홀(H3)을 형성한다. Subsequently, as shown in FIG. 3E, the interlayer insulating layer 140 is formed on the substrate 100 and the part of the source region 102b is exposed by patterning the interlayer insulating layer 140 through a photolithography process. A third contact hole H3 exposing a portion of the second contact hole H2 and the drain region 102c is formed.

이와 동시에, 상기 층간 절연막(140)과 제1 및 제2 게이트 절연층(120, 130)을 패터닝하여 상기 박막층(115)의 일부를 노출시키는 제1 컨택홀(H1)이 형성된다. At the same time, the first contact hole H1 exposing a part of the thin film layer 115 is formed by patterning the interlayer insulating layer 140 and the first and second gate insulating layers 120 and 130.

도 3f에 도시된 바와 같이, 상기 제1 내지 제3 컨택홀(H1 ~ H3)을 포함하는 층간 절연막(140) 상에 알루미늄(Al), 알루미늄네오듐(AlNd), 몰리브덴(Mo) 중에서 어느 한 금속 또는 2 이상의 금속이나 합금을 스퍼터링(Sputtering)으로 증착한다.As shown in FIG. 3F, any one of aluminum (Al), aluminum neodium (AlNd), and molybdenum (Mo) is formed on the interlayer insulating layer 140 including the first to third contact holes H1 to H3. A metal or two or more metals or alloys are deposited by sputtering.

이어서, 포토리소그래피 공정으로 패터닝하여 상기 제1 내지 제3 컨택홀(H1 ~ H3)을 통해 각각 박막층(115), 소스 영역(102a) 및 드레인 영역(102c)에 접속되는 도전성 패턴(180), 소스 및 드레인 전극(106, 108)을 상기 층간 절연막(140) 상에 형성한다. Subsequently, the conductive pattern 180 and the source are patterned by a photolithography process and connected to the thin film layer 115, the source region 102a, and the drain region 102c, respectively, through the first to third contact holes H1 to H3. And drain electrodes 106 and 108 are formed on the interlayer insulating layer 140.

이와 더불어, 상기 층간 절연막(140) 상에는 상기 소스 전극(106)과 전기적으로 접속되는 데이터 라인(DL)이 더 형성된다.In addition, a data line DL is further formed on the interlayer insulating layer 140 to be electrically connected to the source electrode 106.

여기서, 상기 소스 및 드레인 전극(106, 108)과, 상기 소스 및 드레인 전극(106, 108) 하부에 형성된 게이트 전극(104) 및 상기 게이트 전극(104) 상에 형성된 액티브층(102)은 트랜지스터(T)를 구성한다. Here, the source and drain electrodes 106 and 108, the gate electrode 104 formed under the source and drain electrodes 106 and 108, and the active layer 102 formed on the gate electrode 104 may include a transistor ( Constitute T).

도 3g에 도시된 바와 같이, 상기 소스 및 드레인 전극(106, 108)이 형성된 기판(100) 상에 유기재료로 이루어진 보호층(150)을 형성한다. As shown in FIG. 3G, a protective layer 150 made of an organic material is formed on the substrate 100 on which the source and drain electrodes 106 and 108 are formed.

상기 보호층(150)은 상기 드레인 전극(108)의 일부를 노출시키는 제4 컨택홀(H4)을 구비하도록 패터닝된다. The protective layer 150 is patterned to have a fourth contact hole H4 exposing a portion of the drain electrode 108.

도 3h에 도시된 바와 같이, 제4 컨택홀(H4)을 구비한 보호층(150) 상에 스퍼터링 방법으로 투명한 도전막으로 이루어진 애노드 전극(160)을 형성한다. As shown in FIG. 3H, an anode electrode 160 made of a transparent conductive film is formed on the protective layer 150 including the fourth contact hole H4 by a sputtering method.

이때, 상기 애노드 전극(160)은 유기발광 다이오드 표시장치가 탑 에미션(Top Emission) 구조 또는 바텀 에미션(Bottom Emission) 구조임에 따라 복합층 또는 단일층으로 구성될 수 있다. In this case, the anode electrode 160 may be formed of a composite layer or a single layer as the organic light emitting diode display has a top emission structure or a bottom emission structure.

유기발광 다이오드 표시장치가 탑 에미션(Top Emission) 구조인 경우 상기 애노드 전극(160)은 제1 및 제2 투명 도전막과, 상기 제1 및 제2 투명 도전막 사이에 형성된 반사층을 구비한 3중 구조의 복합층으로 이루어진다. When the organic light emitting diode display has a top emission structure, the anode electrode 160 includes first and second transparent conductive layers and a reflective layer formed between the first and second transparent conductive layers. It consists of a composite layer of heavy structure.

또한, 유기발광 다이오드 표시장치가 바텀 에미션(Bottom Emission) 구조인 경우 상기 애노드 전극(160)은 투명 도전막을 구비한 단일층으로 이루어진다. In addition, when the organic light emitting diode display has a bottom emission structure, the anode electrode 160 is formed of a single layer having a transparent conductive layer.

상기 애노드 전극(160)이 형성된 기판(100) 상에 도 3i에 도시된 바와 같이, 폴리이미드(polyimide) 또는 포토레지스트(photoresist) 등의 감광성 유기재료를 전면 도포한 후에 포토리소그래피 공정으로 상기 유기재료를 패터닝하여 발광 셀들을 구획하기 위한 뱅크층(170)을 형성한다. As shown in FIG. 3I, a photosensitive organic material such as polyimide or photoresist is completely coated on the substrate 100 on which the anode electrode 160 is formed, and then the organic material is subjected to a photolithography process. Patterning to form a bank layer 170 for partitioning the light emitting cells.

상기 뱅크층(170)은 스페이서를 포함하여 단차진 구조로 형성된다. The bank layer 170 is formed in a stepped structure including a spacer.

이와 같이, 본 발명에 따른 유기발광 다이오드 표시장치는 액티브층(102) 하부에 박막층(115)을 형성하여 상기 박막층(115)에 전압을 인가하여 상기 액티브층(102)의 하부 표면에서도 전자 또는 정공이 이동되게 함으로써 트랜지스터(T)의 특성을 개선하여 신뢰성을 향상시킬 수 있다. As described above, the organic light emitting diode display according to the present invention forms a thin film layer 115 under the active layer 102 to apply a voltage to the thin film layer 115 to form electrons or holes on the lower surface of the active layer 102. By making this move, the characteristics of the transistor T can be improved to improve reliability.

도 4는 다른 실시예에 따른 도 1의 서브 픽셀의 단면을 나타낸 도면이다. 도 4에 있어서, 전술한 유기발광 다이오드 표시장치와 동일한 구성요소들에 대하여는 동일한 도면 부호를 붙이고 그에 대한 상세한 설명을 생략하기로 한다.4 is a cross-sectional view of the subpixel of FIG. 1 according to another exemplary embodiment. In FIG. 4, the same components as those of the aforementioned organic light emitting diode display are denoted by the same reference numerals, and detailed description thereof will be omitted.

도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 유기발광 다이오드 표시장치는 기판(100) 상에 형성된 트랜지스터(T)와, 상기 트랜지스터(T) 상에 형성된 애노드 전극(260) 및 상기 애노드 전극(260)의 일부분과 중첩된 뱅크층(270)을 포함한다. As shown in FIG. 4, an organic light emitting diode display according to another exemplary embodiment of the present invention includes a transistor T formed on a substrate 100, an anode electrode 260 formed on the transistor T, and the The bank layer 270 overlaps with a portion of the anode electrode 260.

또한, 상기 기판(100) 상에는 버퍼층(110)과, 박막층(115)과, 제1 게이트 절연층(120)과, 반도체층(128)과, 제2 게이트 절연층(130) 및 게이트 금속 패턴이 형성된다.In addition, a buffer layer 110, a thin film layer 115, a first gate insulating layer 120, a semiconductor layer 128, a second gate insulating layer 130, and a gate metal pattern may be formed on the substrate 100. Is formed.

이때, 상기 게이트 금속 패턴은 서브 픽셀의 스캔라인(도 1의 SL)과, 상기 트랜지스터(T)의 게이트 전극(104)을 포함한다. In this case, the gate metal pattern includes a scan line of the subpixel (SL of FIG. 1) and a gate electrode 104 of the transistor T.

상기 트랜지스터(T)는 상기 제1 게이트 절연층(120) 상에 형성된 액티브층(102)과, 상기 제2 게이트 절연층(130)을 사이에 두고 액티브층(102) 상에 형성된 게이트 전극(104)과, 층간 절연막(140)을 사이에 두고 상기 게이트 전극(104) 상에 형성되며 서로 일정 간격 이격된 소스 및 드레인 전극(106, 108)을 포함한다. The transistor T is a gate electrode 104 formed on the active layer 102 with the active layer 102 formed on the first gate insulating layer 120 and the second gate insulating layer 130 interposed therebetween. And source and drain electrodes 106 and 108 formed on the gate electrode 104 with the interlayer insulating layer 140 therebetween and spaced apart from each other.

이와 더불어, 상기 트랜지스터(T)는 상기 제1 절연층(120) 하부에 형성된 박막층(115)과 전기적으로 접속되는 도전 패턴(180)을 더 포함한다. 상기 도전 패턴(180)은 상기 소스 및 드레인 전극(106, 108)과 동일한 재질 및 동일한 공정을 통해 형성될 수 있다. In addition, the transistor T further includes a conductive pattern 180 electrically connected to the thin film layer 115 formed under the first insulating layer 120. The conductive pattern 180 may be formed through the same material and the same process as the source and drain electrodes 106 and 108.

상기 도전 패턴(180)은 상기 박막층(115)과 컨택홀을 통해 전기적으로 접속된다. 또한, 상기 도전 패턴(180)은 상기 게이트 전극(104)으로 스캔 신호를 제공하는 스캔라인(SL) 또는 상기 저전위 배선(VSS) 중 어느 하나와 전기적으로 접속된다.The conductive pattern 180 is electrically connected to the thin film layer 115 through a contact hole. In addition, the conductive pattern 180 is electrically connected to either the scan line SL or the low potential wiring VSS that provides a scan signal to the gate electrode 104.

상기 도전 패턴(180)과 전기적으로 접속된 박막층(115)에 일정한 전압이 인가되면 상기 박막층(115) 상에 형성된 액티브층(102)의 하부 표면에 전자 또는 정공이 이동된다. 이와 더불어, 상기 게이트 전극(104)에 스캔신호가 인가되면 상기 액티브층(102)의 상부 표면에도 전자 또는 정공이 이동하게 된다. When a constant voltage is applied to the thin film layer 115 electrically connected to the conductive pattern 180, electrons or holes are moved to the lower surface of the active layer 102 formed on the thin film layer 115. In addition, when a scan signal is applied to the gate electrode 104, electrons or holes move on the upper surface of the active layer 102.

상기 액티브층(102)의 하부 및 상부에 각각 위치한 박막층(115) 및 게이트 전극(104)에 일정한 전압이 인가되면 상기 액티브층(102)의 하부 및 상부 표면에 전자 또는 정공이 이동하는 이동도를 향상시킬 수 있다. When a constant voltage is applied to the thin film layer 115 and the gate electrode 104 positioned below and above the active layer 102, the mobility of electrons or holes moves to the lower and upper surfaces of the active layer 102. Can be improved.

상기 액티브층(102)의 전자 또는 정공의 이동도가 향상되면 상기 액티브층(102)의 채널영역(102a)로 전류가 신속히 흐를 수 있고 이와 반대로 전류를 신속히 차단시킬 수 있어 트랜지스터(T)의 소자 특성이 향상된다. When the mobility of electrons or holes in the active layer 102 is improved, current may flow rapidly into the channel region 102a of the active layer 102, and on the contrary, the current may be rapidly cut off, thereby preventing the device of the transistor T. Characteristics are improved.

따라서, 본 발명에 따른 유기발광 다이오드 표시장치의 신뢰성을 향상시킬 수 있다. Therefore, the reliability of the organic light emitting diode display according to the present invention can be improved.

도 5a 내지 도 5h는 도 4의 서브 픽셀을 공정 순서대로 나타낸 도면이다. 도 5a 내지 도 5f에 있어서, 전술한 도 3a 내지 도 3f의 제조 공정 순서와 동일하므로 이에 대한 설명을 간략히 하기로 한다.5A through 5H are diagrams illustrating the subpixels of FIG. 4 in the order of processing. In FIGS. 5A to 5F, the same as the manufacturing process sequence of FIGS. 3A to 3F described above will be briefly described.

도 5a에 도시된 바와 같이, 기판(100) 전면에 버퍼층(110)과, 금속층(113)과, 제1 게이트 절연층(120) 및 비정질 실리콘층(125)을 형성한다. As shown in FIG. 5A, the buffer layer 110, the metal layer 113, the first gate insulating layer 120, and the amorphous silicon layer 125 are formed on the entire surface of the substrate 100.

이어, 상기 비정질 실리콘층(125)에 레이저를 조사하여 상기 비정질 실리콘층(125)을 다결정 실리콘으로 결정화한다. Next, the amorphous silicon layer 125 is irradiated with a laser to crystallize the amorphous silicon layer 125 into polycrystalline silicon.

연속하여, 상기 다결정 실리콘이 형성된 기판(100) 상에 포토레지스트 층(도시하지 않음)을 도포한 후 포토리소그래피 공정을 통해 포토레지스트 패턴(200)을 형성한다. Subsequently, a photoresist layer (not shown) is coated on the substrate 100 on which the polycrystalline silicon is formed, and then the photoresist pattern 200 is formed through a photolithography process.

상기 기판(100) 상에서 상기 포토레지스트 패턴(200)과 대응되는 부분을 제외한 나머지 부분의 다결정 실리콘층 및 제1 게이트 절연층(120)을 제거하여 반도체층(125) 및 패터닝된 제1 게이트 절연층(120)을 형성한다. The semiconductor layer 125 and the patterned first gate insulating layer are removed by removing the polycrystalline silicon layer and the first gate insulating layer 120 of the remaining portions except the portion corresponding to the photoresist pattern 200 on the substrate 100. Form 120.

도 5b에 도시된 바와 같이, 애싱 공정을 통해 상기 기판(100) 상에 형성된 상기 반도체층(125)의 일부를 노출시키고, 상기 노출된 반도체층(125)을 식각하여 제거한다. As shown in FIG. 5B, a portion of the semiconductor layer 125 formed on the substrate 100 is exposed through an ashing process, and the exposed semiconductor layer 125 is etched and removed.

이어, 상기 금속층(113)을 부분적으로 식각하고 제거함으로써 패터닝된 박막층(115)을 형성한다. Next, the patterned thin film layer 115 is formed by partially etching and removing the metal layer 113.

도 5c에 도시된 바와 같이, 상기 패터닝된 박막층(115)이 형성된 기판(100) 전면에 제2 게이트 절연층(130)을 형성한다. As shown in FIG. 5C, the second gate insulating layer 130 is formed on the entire surface of the substrate 100 on which the patterned thin film layer 115 is formed.

이어, 상기 기판(100) 상에 상기 불투명한 금속층, 투명한 금속층 및 포토레지스트를 순차적으로 형성한다. 연속하여, 포토리소그래피 공정을 통해 상기 기판(100) 상에 높이가 상이한 제1 및 제2 포토레지스트 패턴(300a, 300b)을 형성한다. Subsequently, the opaque metal layer, the transparent metal layer, and the photoresist are sequentially formed on the substrate 100. Subsequently, first and second photoresist patterns 300a and 300b having different heights are formed on the substrate 100 through a photolithography process.

상기 제1 및 제2 포토레지스트 패턴(300a, 300b)을 형성한 후, 상기 제1 및 제2 포토레지스트 패턴(300a, 300b)을 마스크로 하여 상기 제1 및 제2 포토레지스트 패턴(300a, 300b)과 대응되지 않는 불투명 금속층 및 투명한 금속층을 제거하여 게이트 상부 전극(104b) 및 게이트 하부 전극(104a)을 형성한다. After the first and second photoresist patterns 300a and 300b are formed, the first and second photoresist patterns 300a and 300b are used as masks. The opaque metal layer and the transparent metal layer, which do not correspond to the?), Are removed to form the gate upper electrode 104b and the gate lower electrode 104a.

도 5d에 도시된 바와 같이, 상기 기판(100) 상에 형성된 제1 및 제2 포토레지스트 패턴(300a, 300b)을 제거한 후 상기 반도체층(125)의 일정 부분에 이온을 도핑하여 채널 영역(102a), 소스 및 드레인 영역(102b, 102c)를 구비한 액티브층(102)을 형성한다. As shown in FIG. 5D, after removing the first and second photoresist patterns 300a and 300b formed on the substrate 100, a portion of the semiconductor layer 125 is doped with ions to channel the region 102a. ) And an active layer 102 having source and drain regions 102b and 102c.

이어서, 상기 기판(100) 상에 도 5e에 도시된 바와 같이, 층간 절연막(140)을 형성하고 포토리소그래피 공정을 통해 상기 층간 절연막(140)을 패터닝하여 상기 소스 영역(102b)의 일부를 노출시키는 제2 컨택홀(H2) 및 상기 드레인 영역(102c)의 일부를 노출시키는 제3 컨택홀(H3)을 형성한다. Subsequently, as shown in FIG. 5E, the interlayer insulating layer 140 is formed on the substrate 100 and the part of the source region 102b is exposed by patterning the interlayer insulating layer 140 through a photolithography process. A third contact hole H3 exposing a portion of the second contact hole H2 and the drain region 102c is formed.

이와 동시에, 상기 층간 절연막(140)과 제1 및 제2 게이트 절연층(120, 130)을 패터닝하여 상기 박막층(115)의 일부를 노출시키는 제1 컨택홀(H1)이 형성된다. At the same time, the first contact hole H1 exposing a part of the thin film layer 115 is formed by patterning the interlayer insulating layer 140 and the first and second gate insulating layers 120 and 130.

도 5f에 도시된 바와 같이, 상기 제1 내지 제3 컨택홀(H1 ~ H3)을 포함하는 층간 절연막(140) 상에 알루미늄(Al), 알루미늄네오듐(AlNd), 몰리브덴(Mo) 중에서 어느 한 금속 또는 2 이상의 금속이나 합금을 스퍼터링(Sputtering)으로 증착한다.As shown in FIG. 5F, any one of aluminum (Al), aluminum neodium (AlNd), and molybdenum (Mo) is disposed on the interlayer insulating layer 140 including the first to third contact holes H1 to H3. A metal or two or more metals or alloys are deposited by sputtering.

이어서, 포토리소그래피 공정으로 패터닝하여 상기 제1 내지 제3 컨택홀(H1 ~ H3)을 통해 각각 박막층(115), 소스 영역(102a) 및 드레인 영역(102c)에 접속되는 도전성 패턴(180), 소스 및 드레인 전극(106, 108)을 상기 층간 절연막(140) 상에 형성한다. Subsequently, the conductive pattern 180 and the source are patterned by a photolithography process and connected to the thin film layer 115, the source region 102a, and the drain region 102c, respectively, through the first to third contact holes H1 to H3. And drain electrodes 106 and 108 are formed on the interlayer insulating layer 140.

이와 더불어, 상기 층간 절연막(140) 상에는 상기 소스 전극(106)과 전기적으로 접속되는 데이터 라인(DL)이 더 형성된다.In addition, a data line DL is further formed on the interlayer insulating layer 140 to be electrically connected to the source electrode 106.

여기서, 상기 소스 및 드레인 전극(106, 108)과, 상기 소스 및 드레인 전극(106, 108) 하부에 형성된 게이트 전극(104) 및 상기 게이트 전극(104) 상에 형성된 액티브층(102)은 트랜지스터(T)를 구성한다. Here, the source and drain electrodes 106 and 108, the gate electrode 104 formed under the source and drain electrodes 106 and 108, and the active layer 102 formed on the gate electrode 104 may include a transistor ( Constitute T).

도 5g에 도시된 바와 같이, 상기 드레인 전극(108)이 형성된 기판(100) 상에 상기 드레인 전극(108)과 전기적으로 접속되는 애노드 전극(260)을 형성한다. As shown in FIG. 5G, an anode electrode 260 electrically connected to the drain electrode 108 is formed on the substrate 100 on which the drain electrode 108 is formed.

이때, 상기 애노드 전극(260)은 유기발광 다이오드 표시장치가 탑 에미션(Top Emission) 구조 또는 바텀 에미션(Bottom Emission) 구조임에 따라 복합층 또는 단일층으로 구성될 수 있다. In this case, the anode electrode 260 may be formed of a composite layer or a single layer as the organic light emitting diode display has a top emission structure or a bottom emission structure.

유기발광 다이오드 표시장치가 탑 에미션(Top Emission) 구조인 경우 상기 애노드 전극(260)은 제1 및 제2 투명 도전막과, 상기 제1 및 제2 투명 도전막 사이에 형성된 반사층을 구비한 3중 구조의 복합층으로 이루어진다. When the organic light emitting diode display has a top emission structure, the anode electrode 260 includes a first and second transparent conductive layers and a reflective layer formed between the first and second transparent conductive layers. It consists of a composite layer of heavy structure.

또한, 유기발광 다이오드 표시장치가 바텀 에미션(Bottom Emission) 구조인 경우 상기 애노드 전극(260)은 투명 도전막을 구비한 단일층으로 이루어진다. In addition, when the organic light emitting diode display has a bottom emission structure, the anode electrode 260 is formed of a single layer having a transparent conductive film.

상기 애노드 전극(260)이 형성된 기판(100) 상에 도 5h에 도시된 바와 같이, 폴리이미드(polyimide) 또는 포토레지스트(photoresist) 등의 감광성 유기재료를 전면 도포한 후에 포토리소그래피 공정으로 상기 유기재료를 패터닝하여 발광 셀들을 구획하기 위한 뱅크층(270)을 형성한다. As shown in FIG. 5H, the photosensitive organic material such as polyimide or photoresist is completely coated on the substrate 100 on which the anode electrode 260 is formed, and then the organic material is subjected to a photolithography process. Patterning to form a bank layer 270 for partitioning the light emitting cells.

상기 뱅크층(270)은 스페이서를 포함하여 단차진 구조로 형성된다. The bank layer 270 is formed in a stepped structure including a spacer.

이와 같이, 본 발명에 따른 유기발광 다이오드 표시장치는 액티브층(102) 하부에 박막층(115)을 형성하여 상기 박막층(115)에 전압을 인가하여 상기 액티브층(102)의 하부 표면에서도 전자 또는 정공이 이동되게 함으로써 트랜지스터(T)의 특성을 개선하여 신뢰성을 향상시킬 수 있다. As described above, the organic light emitting diode display according to the present invention forms a thin film layer 115 under the active layer 102 to apply a voltage to the thin film layer 115 to form electrons or holes on the lower surface of the active layer 102. By making this move, the characteristics of the transistor T can be improved to improve reliability.

본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 등가 개념으로부터 도출되는 모든 변경 및 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes and modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

102:액티브층 104:게이트 전극
115:박막층 120:제1 게이트 절연층
130:제2 게이트 절연층 102: active layer 104: gate electrode
115: thin film layer 120: first gate insulating layer
130: second gate insulating layer

Claims (13)

기판;
상기 기판 상에 형성된 버퍼층;
상기 버퍼층 상에서 패터닝된 박막층;
상기 패터닝된 박막층 상에 상기 박막층과 일정 부분 중첩되도록 형성된 제1 게이트 절연층;
상기 기판 중 상기 박막층과 대응되는 상기 제1 게이트 절연층에 형성된 액티브층;
상기 액티브층 상에 형성되는 제2 게이트 절연층;
상기 제2 게이트 절연층 상에서 상기 액티브층과 일정부분 중첩되도록 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 층간 절연막;
상기 층간 절연막 상에 형성되며 일정 부분 이격된 소스 및 드레인 전극; 및
상기 드레인 전극과 전기적으로 접속된 애노드 전극;을 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치. Board;
A buffer layer formed on the substrate;
A thin film layer patterned on the buffer layer;
A first gate insulating layer formed on the patterned thin film layer to partially overlap the thin film layer;
An active layer formed on the first gate insulating layer corresponding to the thin film layer of the substrate;
A second gate insulating layer formed on the active layer;
A gate electrode formed on the second gate insulating layer to partially overlap the active layer;
An interlayer insulating film formed on the gate electrode;
Source and drain electrodes formed on the interlayer insulating film and spaced apart from each other; And
And an anode electrode electrically connected to the drain electrode. 제1 항에 있어서,
컨택홀을 통해 상기 박막층과 전기적으로 접속되는 도전성 패턴을 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치.The method according to claim 1,
The organic light emitting diode display of claim 1, further comprising a conductive pattern electrically connected to the thin film layer through a contact hole. 제2 항에 있어서,
상기 도전성 패턴은 상기 게이트 전극에 인가되는 스캔 신호가 제공되며 상기 박막층에도 상기 스캔 신호가 인가되는 것을 특징으로 하는 유기발광 다이오드 표시장치.The method of claim 2,
The conductive pattern is provided with a scan signal applied to the gate electrode and the scan signal is applied to the thin film layer. 제2 항에 있어서,
상기 도전성 패턴은 그라운드(GND) 전압이 제공되며 상기 박막층에도 상기 그라운드(GND) 전압이 인가되는 것을 특징으로 하는 유기발광 다이오드 표시장치.The method of claim 2,
The conductive pattern is provided with a ground (GND) voltage and the ground (GND) voltage is applied to the thin film layer, the organic light emitting diode display device. 제1 항에 있어서,
상기 박막층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 코발트(Co), 카드뮴(Cd), 티타늄(Ti) 중 선택된 하나의 금속으로 이루어지는 것을 특징으로 하는 유기발광 다이오드 표시장치.The method according to claim 1,
The thin film layer is an organic light emitting diode display device, characterized in that made of a metal selected from aluminum (Al), copper (Cu), molybdenum (Mo), cobalt (Co), cadmium (Cd), titanium (Ti). 제1 항에 있어서,
상기 게이트 전극은 불투명한 금속으로 이루어진 게이트 하부 전극 및 투명한 금속으로 이루어진 게이트 상부 전극을 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치.The method according to claim 1,
And the gate electrode includes a gate lower electrode made of an opaque metal and a gate upper electrode made of a transparent metal. 제1 항에 있어서,
상기 애노드 전극 상에 형성되어 인가되는 전류의 양에 의해 광을 발생하는 유기 발광층 및 상기 유기 발광층 상에 형성된 캐소드 전극을 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치.The method according to claim 1,
The organic light emitting diode display device of claim 1, further comprising an organic light emitting layer that generates light by the amount of current applied to the anode and applied to the organic light emitting layer. 기판을 제공하는 단계;
상기 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 박막층을 형성하는 단계;
상기 박막층 상에 상기 박막층과 일정 부분 중첩되는 제1 게이트 절연층을 형성하는 단계;
상기 기판에서 상기 박막층과 대응되는 상기 제1 게이트 절연층에 액티브층을 형성하는 단계;
상기 액티브층 상에 제2 게이트 절연층을 형성하는 단계;
상기 제2 게이트 절연층을 사이에 두고 상기 액티브층과 일정부분 중첩되는 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 층간 절연막을 형성하는 단계;
상기 층간 절연막 상에 일정 부분 이격된 소스 및 드레인 전극을 형성하는 단계; 및
상기 드레인 전극과 전기적으로 접속된 애노드 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치의 제조방법.Providing a substrate;
Forming a buffer layer on the substrate;
Forming a thin film layer on the buffer layer;
Forming a first gate insulating layer partially overlapping the thin film layer on the thin film layer;
Forming an active layer on the first gate insulating layer corresponding to the thin film layer on the substrate;
Forming a second gate insulating layer on the active layer;
Forming a gate electrode partially overlapping the active layer with the second gate insulating layer interposed therebetween;
Forming an interlayer insulating film on the gate electrode;
Forming source and drain electrodes spaced apart from each other on the interlayer insulating film; And
And forming an anode electrode electrically connected to the drain electrode. 제8 항에 있어서,
상기 게이트 전극 상에 층간 절연막을 형성하는 단계는,
상기 층간 절연막, 제1 및 제2 게이트 절연층을 순차적으로 패터닝하여 상기 박막층의 일부를 노출시키는 컨택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치의 제조방법.
컨택홀을 통해 상기 박막층과 전기적으로 접속되는 도전성 패턴을 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치의 제조방법.The method of claim 8,
Forming an interlayer insulating film on the gate electrode,
And sequentially patterning the interlayer insulating film and the first and second gate insulating layers to form a contact hole exposing a portion of the thin film layer.
The manufacturing method of the organic light emitting diode display device further comprising a conductive pattern electrically connected to the thin film layer through a contact hole. 제9 항에 있어서,
상기 컨택홀을 통해 상기 노출된 박막층과 전기적으로 접속되는 도전성 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치의 제조방법.10. The method of claim 9,
And forming a conductive pattern electrically connected to the exposed thin film layer through the contact hole. 제9 항에 있어서,
상기 도전성 패턴은 상기 소스 및 드레인 전극과 동일한 물질 및 동일한 공정에 의해 형성되는 것을 특징으로 하는 유기발광 다이오드 표시장치의 제조방법.10. The method of claim 9,
The conductive pattern is formed by the same material and the same process as the source and drain electrodes, the method of manufacturing an organic light emitting diode display. 제8 항에 있어서,
상기 박막층은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 코발트(Co), 카드뮴(Cd), 티타늄(Ti) 중 선택된 하나의 금속으로 이루어지는 것을 특징으로 하는 유기발광 다이오드 표시장치의 제조방법.The method of claim 8,
The thin film layer is made of an organic light emitting diode display device, characterized in that made of a metal selected from aluminum (Al), copper (Cu), molybdenum (Mo), cobalt (Co), cadmium (Cd), titanium (Ti). Way. 제8 항에 있어서,
상기 애노드 전극 상에 인가되는 전류의 양에 의해 광을 발생하는 유기 발광층을 형성하는 단계; 및
상기 유기 발광층 상에 캐소드 전극 형성하는 단계;를 더 포함하는 것을 특징으로 하는 유기발광 다이오드 표시장치.The method of claim 8,
Forming an organic light emitting layer that generates light by an amount of current applied on the anode electrode; And
And forming a cathode on the organic light emitting layer.
KR1020110094830A 2011-09-20 2011-09-20 Organic light emitting diode display and method for manufacturing the same KR101843191B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110094830A KR101843191B1 (en) 2011-09-20 2011-09-20 Organic light emitting diode display and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094830A KR101843191B1 (en) 2011-09-20 2011-09-20 Organic light emitting diode display and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130031099A true KR20130031099A (en) 2013-03-28
KR101843191B1 KR101843191B1 (en) 2018-03-28

Family

ID=48180463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094830A KR101843191B1 (en) 2011-09-20 2011-09-20 Organic light emitting diode display and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101843191B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160002337A (en) * 2014-06-25 2016-01-07 엘지디스플레이 주식회사 Thin Film Transistor Substrate, Display Panel Using The Same And Method Of Manufacturing The Same
US9299756B2 (en) 2014-02-25 2016-03-29 Samsung Display Co., Ltd. Organic light emitting display device
KR20160035189A (en) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 Organic light emitting diode display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299756B2 (en) 2014-02-25 2016-03-29 Samsung Display Co., Ltd. Organic light emitting display device
KR20160002337A (en) * 2014-06-25 2016-01-07 엘지디스플레이 주식회사 Thin Film Transistor Substrate, Display Panel Using The Same And Method Of Manufacturing The Same
KR20220024401A (en) * 2014-06-25 2022-03-03 엘지디스플레이 주식회사 Thin Film Transistor Substrate, Display Panel Using The Same And Method Of Manufacturing The Same
KR20160035189A (en) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 Organic light emitting diode display device

Also Published As

Publication number Publication date
KR101843191B1 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
JP4490885B2 (en) Electroluminescent display device and manufacturing method thereof
KR101521676B1 (en) Organic light emitting diode display and method for manufacturing the same
KR100653297B1 (en) Electro luminescene display device
US8866706B2 (en) Organic electroluminescent display device and manufacturing method of the same
JP5595392B2 (en) EL display panel, EL display device, and method of manufacturing EL display panel
KR101671038B1 (en) Thin film transistor array device and method for manufacturing thin film transistor array device
KR102278160B1 (en) Organic light emitting display device, method for repair of the same and
WO2004010741A1 (en) Active matrix organic el display device and manufacturing method thereof
JP2004004797A (en) Display device
KR101552985B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR20140084603A (en) Dual sided emission type Organic electro luminescent device
KR101148720B1 (en) Organic field light emitted device and and method for fabricating the same
JP2001134214A (en) Display device
JP4848767B2 (en) Display device and manufacturing method thereof
KR20100137272A (en) Organic light emitting display device and method for fabricating the same
KR101843191B1 (en) Organic light emitting diode display and method for manufacturing the same
KR20110004170A (en) Organic light emitting device
KR100482328B1 (en) Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same
KR100764773B1 (en) Organic light emitting diode display apparatus and manufacturing method thereof
KR100739143B1 (en) Front emitting oled device and manufacturing method thereof
KR100739579B1 (en) Organic light emitting display and method of manufacturing the same
KR100666645B1 (en) Organic electro luminescence display device
KR100669316B1 (en) Organic electro luminescence display device
KR20140079116A (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR100786847B1 (en) Organic light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant