KR20130029293A - 광 입출력 소자 및 그의 제조 방법 - Google Patents

광 입출력 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20130029293A
KR20130029293A KR1020110092652A KR20110092652A KR20130029293A KR 20130029293 A KR20130029293 A KR 20130029293A KR 1020110092652 A KR1020110092652 A KR 1020110092652A KR 20110092652 A KR20110092652 A KR 20110092652A KR 20130029293 A KR20130029293 A KR 20130029293A
Authority
KR
South Korea
Prior art keywords
trench
output device
optical input
waveguide
insulating layer
Prior art date
Application number
KR1020110092652A
Other languages
English (en)
Inventor
강필규
신중한
최길현
박병률
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110092652A priority Critical patent/KR20130029293A/ko
Priority to US13/614,730 priority patent/US8901694B2/en
Publication of KR20130029293A publication Critical patent/KR20130029293A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

광 입출력 소자를 제공한다. 상기 광 입출력 소자는 상부 트랜치를 포함하는 기판, 상기 상부 트랜치 내에 위치하는 도파로와 광전 변환기 및 상기 도파로의 끝면(end surface)과 상기 광전 변환기의 끝면사이에 위치하는 투광 절연막을 포함한다. 상기 상부 트랜치는 상기 광전 변환기가 위치하는 영역의 수평 폭은 상기 도파로가 위치하는 영역의 수평 폭보다 넓다.

Description

광 입출력 소자 및 그의 제조 방법{Optical Input/Output device and metho for fabricating the same}
본 발명은 버트 타입(butt-coupled type)의 광 입출력 소자 및 그의 제조 방법에 관한 것이다.
광 입출력 소자는 광을 이용하여 데이터를 송수신하는 소자이다. 상기 광 입출력 소자는 광 신호를 전달하는 도파로(waveguide) 및 상기 도파로와 광학적으로 연결되는 광전 변환기(photo detector)를 포함할 수 있다. 상기 광전 변환기는 상기 광 신호와 전기 신호를 서로 변환할 수 있다.
상기 광 입출력 소자는 상기 광전 변환기가 상기 도파로의 끝면(end surface)과 광학적으로 연결되는 버트 타입(butt-coupled)의 광 입출력 소자 및 상기 광전 변환기가 상기 도파로의 측면과 광학적으로 연결되는 에반센트 타입(evanescent-coupled type)의 광 입출력 소자로 구분될 수 있다.
본 발명이 해결하고자 하는 과제는 광 신호의 진행 경로 상에 결정 결함이 없도록 하여, 신뢰성을 향상시킬 수 있는 광 입출력 소자 및 그의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 상기 광 입출력 소자를 포함하는 반도체 소자, 메모리 모듈 및 전자 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 광 입출력 소자는 상부 트랜치를 포함하는 기판, 상기 기판의 상기 상부 트랜치 내에 위치하는 도파로, 상기 기판의 상기 상부 트랜치 내에 위치하며, 상기 도파로의 끝면과 광학적으로 연결되는 광전 변환기 및 상기 도파로의 끝면(end surface)과 상기 광전 변환기의 제 1 끝면사이에 위치하는 투광 절연막을 포함한다.
상기 기판은 상기 도파로가 위치하는 제 1 영역 및 상기 광전 변환기가 위치하는 제 2 영역을 포함할 수 있다. 상기 상부 트랜치는 상기 제 2 영역에서의 수평 폭이 상기 제 1 영역에서의 수평 폭보다 넓을 수 있다.
상기 상부 트랜치의 제 1 측벽과 상기 도파로의 제 1 측면 사이의 이격 거리는 상기 상부 트랜치의 상기 제 1 측벽과 상기 광전 변환기의 제 1 측면 사이의 이격 거리와 동일할 수 있다.
상기 상부 트랜치의 상기 제 2 영역에서의 수평 길이는 상기 광전 변환기의 수평 길이와 상기 투광 절연막의 수평 길이의 합보다 길 수 있다.
상기 광전 변환기의 제 2 끝면과 상기 상부 트랜치 사이의 이격 거리는 상기 투광 절연막의 수평 길이와 동일할 수 있다.
상기 광 입출력 소자는 상기 상부 트랜치의 하부에 위치하는 하부 트랜치를 더 포함할 수 있다. 상기 하부 트랜치는 상기 제 1 영역에서의 수평 폭과 상기 제 2 영역에서의 수평 폭이 동일할 수 있다.
상기 하부 트랜치의 제 1 측벽은 상기 상부 트랜치의 제 1 측벽과 수직 정렬될 수 있다.
상기 하부 트랜치의 수평 폭은 상기 상부 트랜치의 상기 제 1 영역에서의 수평 폭과 동일할 수 있다.
상기 기판은 상기 제 2 영역에 위치하며, 상기 상부 트랜치에 의해 노출되는 시드 영역을 포함할 수 있다.
상기 광전 변환기의 수평 폭은 상기 도파로의 수평 폭과 동일할 수 있다.
상기 도파로는 실리콘을 포함할 수 있다. 상기 광전 변환기는 게르마늄을 포함할 수 있다.
상기 광전 변환기는 제 1 도핑 영역, 상기 제 1 도핑 영역과 이격된 제 2 도핑 영역 및 진성 영역을 포함할 수 있다. 상기 제 2 도핑 영역은 상기 제 1 도핑 영역과 다른 도전형의 불순물을 포함할 수 있다.
상기 광 입출력 소자는 상기 도파로 및 상기 광전 변환기 상에 위치하는 상부 클래딩 절연막을 더 포함할 수 있다. 상기 상부 클래딩 절연막은 상기 투광 절연막과 동일 물질을 포함할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 광 입출력 소자는 트랜치를 포함하는 기판, 상기 기판의 상기 트랜치의 하부면을 덮는 하부 클래딩 절연막, 상기 하부 클래딩 절연막 상에 위치하는 투광 절연막, 상기 투광 절연막의 제 1 측면에 접촉하는 도파로 및 상기 투광 절연막의 제 2 측면에 접촉하는 광전 변환기를 포함한다.
상기 광전 변환기의 상면은 상기 도파로의 상면과 동일 레벨을 가질 수 있다.
본 발명의 기술적 사상에 따른 광 입출력 소자는 도파로의 끝면과 광학적으로 연결되는 광전 변환기가 결정 결함을 포함하지 않는다. 즉, 본 발명의 기술적 사상에 따른 광 입출력 소자는 광 신호의 진행 경로 상에 결정 결함이 위치하지 않을 수 있다. 이에 따라, 본 발명의 기술적 사상은 광 입출력 소자의 신뢰성을 향상시킬 수 있다.
도 1a는 본 발명의 제 1 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다.
도 1b는 도 1a의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.
도 1c는 도 1a의 III-III'선을 따라 절단한 단면도이다.
도 2a는 본 발명의 제 2 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다.
도 2b는 도 2a의 IV-IV'선 및 V-V'선을 따라 절단한 단면도이다.
도 2c는 도 2a의 VI-VI'선을 따라 절단한 단면도이다.
도 3a는 본 발명의 제 3 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다.
도 3b는 도 3a의 VII-VII'선 및 VIII-VIII'선을 따라 절단한 단면도이다.
도 3c는 도 3a의 IX-IX'선을 따라 절단한 단면도이다.
도 4a는 본 발명의 제 4 실시 예에 따른 광 입출력 소자를 나타낸 X축 방향의 단면도이다.
도 4b는 본 발명의 제 4 실시 예에 따른 광 입출력 소자를 나타낸 Y축 방향의 단면도이다.
도 5a는 본 발명의 제 5 실시 예에 따른 광 입출력 소자를 나타낸 X축 방향의 단면도이다.
도 5b는 본 발명의 제 5 실시 예에 따른 광 입출력 소자를 나타낸 Y축 방향의 단면도이다.
도 6a는 본 발명의 제 6 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다.
도 6b는 도 6a의 X-X'선 및 XI-XI'선을 따라 절단한 단면도이다.
도 6c는 도 6a의 XII-XII'선을 따라 절단한 단면도이다.
도 7a 내지 30a는 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 X축 방향의 단면도들이다.
도 7b 내지 30b는 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 Y축 방향의 단면도들이다.
도 31a 내지 33a는 본 발명의 제 2 실시 예에 따른
도 31b 내지 33b는 본 발명의 제 2 실시 예에 따른 광 입출력 소광 입출력 소자의 제조 방법을 순차적으로 나타낸 X축 방향의 단면도들이다. 자의 제조 방법을 순차적으로 나타낸 Y축 방향의 단면도들이다.
도 34a 내지 48a는 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 X축 방향의 단면도들이다.
도 34b 내지 48b는 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 Y축 방향의 단면도들이다.
도 49는 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 반도체 소자를 나타낸 구성도이다.
도 50은 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 메모리 모듈을 나타낸 구성도이다.
도 51은 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 전자 시스템을 나타낸 구성도이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
　
(제 1 실시 예)
도 1a는 본 발명의 제 1 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다. 도 1b는 도 1a의 I-I'선 및 II-II'선을 따라 절단한 X축 방향의 단면도이다. 도 1c는 도 1a의 III-III'선을 따라 절단한 Y축 방향의 단면도이다.
도 1a 내지 1c를 참조하면, 본 발명의 제 1 실시 예에 따른 광 입출력 소자는 제 1 영역(GA) 및 제 2 영역(DA)을 포함하는 기판(100), 상기 기판(100)의 상기 제 1 영역(GA)에 위치하는 도파로(waveguide, 200), 상기 기판(100)의 상기 제 2 영역(DA)에 위치하는 광전 변환기(photo-detector, 300) 및 상기 도파로(200)의 끝면(end surface, 200f)과 상기 광전 변환기(300)의 제 1 끝면(300c) 사이에 위치하는 투광 절연막(light-transmitting insulating layer, 145)을 포함할 수 있다.
상기 기판(100)은 벌크 실리콘 웨이퍼(bulk silicon wafer)일 수 있다. 상기 기판(100)은 하부 트랜치(101) 및 상부 트랜치(102)를 포함할 수 있다. 상기 상부 트랜치(102)는 상기 하부 트랜치(101)의 상측에 위치할 수 있다. 상기 하부 트랜치(101) 및 상기 상부 트랜치(102)는 Y축 방향으로 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)을 가로지를 수 있다.
상기 하부 트랜치(101)의 제 1 측벽(101a)은 상기 상부 트랜치(102)의 제 1 측벽(102a)과 수직 정렬될 수 있다. 상기 하부 트랜치(101)의 종단 측벽(101f)은 상기 상부 트랜치(102)의 종단 측벽(102f)과 수직 정렬될 수 있다.
상기 하부 트랜치(101)는 제 1 수직 깊이(d1)를 가질 수 있다. 상기 상부 트랜치(102)는 제 2 수직 깊이(d2)를 포함할 수 있다. 상기 제 2 수직 깊이(d2)는 상기 제 1 수직 깊이(d1)과 동일할 수 있다. 여기서, 상기 제 1 수직 깊이(d1) 및 상기 제 2 수직 깊이(d2)는 Z축 방향으로의 직선 길이를 의미할 수 있다.
상기 하부 트랜치(101)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 동일한 수평 폭을 가질 수 있다. 예를 들어, 상기 하부 트랜치(101)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 제 1 수평 폭(W1)을 가질 수 있다. 여기서, 상기 수평 폭은 X축 방향으로의 직선 길이를 의미할 수 있다.
상기 하부 트랜치(101)의 내부에는 하부 클래딩 절연막(125)이 위치할 수 있다. 상기 하부 클래딩 절연막(125)은 상기 하부 트랜치(101)를 완전히 채울 수 있다. 상기 하부 클래딩 절연막(125)은 상기 하부 트랜치(101)의 하부면을 덮을 수 있다. 상기 하부 클래딩 절연막(125)은 상기 하부 트랜치(101)와 동일한 수평 폭 및 수직 깊이를 가질 수 있다. 예를 들어, 상기 하부 클래딩 절연막(125)은 상기 제 1 수평 폭(W1) 및 상기 제 1 수직 깊이(d1)을 가질 수 있다.
상기 하부 클래딩 절연막(125)은 상기 기판(100)보다 낮은 굴절률을 가질 수 있다. 또한, 상기 하부 클래딩 절연막(125)은 상기 기판(100)과 다른 식각 선택비를 가질 수 있다. 예를 들어, 상기 하부 클래딩 절연막(125)은 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 및 이들의 적층 구조 중 하나일 수 있다.
상기 상부 트랜치(102)는 상기 제 1 영역(GA)과 상기 제 2 영역(DA)에서 다른 수평 폭을 가질 수 있다. 예를 들어, 상기 상부 트랜치(102)는 상기 제 1 영역(GA)에서 상기 제 1 수평 폭(W1)을 가지고, 상기 제 2 영역(DA)에서 제 2 수평 폭(W2)을 가질 수 있다. 상기 제 2 수평 폭(W2)은 상기 제 1 수평 폭(W1)보다 넓을 수 있다.
상기 상부 트랜치(102)의 제 2 측벽(102b)은 상기 하부 트랜치(101)의 제 2 측벽(101b)로부터 -X축 방향으로 이동된 형상일 수 있다. 이에 따라, 상기 상부 트랜치(102)는 상기 제 2 영역(DA)에서 상기 하부 트랜치(101)의 상기 제 2 측벽(102b)에 인접한 시드 영역(P)을 노출시킬 수 있다. 즉, 상기 시드 영역(P)은 상기 상부 트랜치(102)의 하부면에 의해 노출되는 상기 기판(100)의 상기 제 2 영역(DA)으로 정의될 수 있다. 상기 시드 영역(P)은 상기 제 2 수평 폭(W2)에서 상기 제 1 수평 폭(W1)을 뺀 값과 동일한 수평 폭을 가질 수 있다. 여기서, -X축 방향은 상기 X축 방향과 반대 방향일 수 있다.
상기 하부 트랜치(101)와 상기 상부 트랜치(102)는 상기 기판(100)의 상기 제 2 영역(DA)에서 동일한 수평 길이를 가질 수 있다. 예를 들어, 상기 하부 트랜치(101) 및 상기 상부 트랜치(102)는 제 1 수평 길이(L1)를 가질 수 있다. 이에 따라서, 상기 시드 영역(P)은 상기 제 1 수평 길이(L1)를 가질 수 있다. 여기서, 수평 길이는 Y축 방향으로의 직선 길이를 의미할 수 있다.
상기 도파로(200)는 상기 광전 변환기(300)와 광학적으로 연결될 수 있다. 예를 들어, 상기 도파로(200)의 끝면(200f)은 상기 광전 변환기(300)의 제 1 끝면(300c)과 광학적으로 연결될 수 있다. 즉, 상기 도파로(200)의 상기 끝면(200f)은 상기 도파로(200)의 길이 방향으로 종단부(end potion)에 위치할 수 있다. 상기 도파로(200)의 상기 끝면(200f)은 상기 도파로(200)의 상기 길이 방향에 대하여 수직(perpendicular)할 수 있다. 즉, 상기 도파로(200)의 상기 끝면(200f)은 Y축 방향과 수직하며, Z축 방향과 평행한 면일 수 있다. 예를 들어, 상기 도파로(200)의 길이 방향은 수평 방향이고, 끝면(200f)은 수직(vertical) 단면(sectional surface) 을 의미할 수 있다. 이에 따라, 상기 도파로(200)와 상기 광전 변환기(300)는 상기 광 신호의 진행 경로를 따라 광학적으로 연결될 수 있다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자는 버트 타입(butt-coupled type)의 광 입출력 소자일 수 있다.
상기 버트 타입의 광 입출력 소자는 광 신호의 진행 경로 상에 광전 변환기가 위치함에 따라 에반센트 타입(evanescent type)의 광 입출력 소자와 비교하여 상대적으로 높은 반응도(responsivity)를 가질 수 있다. 여기서, 상기 반응도는 광전 변환기에 입력되는 광 신호 대비 전기적 출력을 나타낸 비율을 의미할 수 있다.
상기 도파로(200)는 단결정 실리콘을 포함할 수 있다. 상기 도파로(200)는 상기 제 1 영역(GA)의 상기 하부 클래딩 절연막(125) 상에 위치할 수 있다. 상기 도파로(200)는 상기 제 1 영역(GA)의 상기 상부 트랜치(102) 내에 위치할 수 있다. 예를 들어, 상기 도파로(200)는 상기 상부 트랜치(102)의 상기 제 1 수평 폭(W1)보다 좁은 제 3 수평 폭(W3)을 가질 수 있다. 또한, 상기 도파로(200)는 상기 제 2 수직 깊이(d2)와 동일한 값의 두께를 가질 수 있다. 즉, 상기 도파로(200)의 상면은 상기 기판(100)의 상면과 동일 레벨을 가질 수 있다.
본 발명의 제 1 실시 예에 따른 광 입출력 소자는 상기 도파로(200)의 상면이 상기 기판(100)의 상면과 동일 레벨을 갖는 것으로 설명한다. 그러나, 상기 도파로(200)의 상면은 상기 기판(100)의 상면보다 낮은 레벨을 가질 수 있다.
상기 도파로(200)의 제 1 측면(200a)과 상기 상부 트랜치(102)의 상기 제 1 측벽(102a) 사이는 제 1 이격 거리(G1)를 가질 수 있다. 상기 도파로(200)의 제 2 측면(200b)과 상기 상부 트랜치(102)의 상기 제 2 측벽(102b) 사이는 제 2 이격 거리(G2)를 가질 수 있다. 상기 제 2 이격 거리(G2)는 상기 제 1 이격 거리(G1)와 동일할 수 있다. 여기서, 상기 제 1 이격 거리(G2)와 상기 제 2 이격 거리(G2)는 X축 방향으로의 직선 거리를 의미할 수 있다.
상기 광전 변환기(300)는 광 신호와 전기 신호를 상호 변환할 수 있다. 예를 들어, 상기 광전 변환기(300)는 상기 도파로(200)를 통해 전달된 광 신호를 전기 신호로 변환할 수 있다.
상기 광전 변환기(300)는 단결정 게르마늄(Germanium; Ge)을 포함할 수 있다. 상기 광전 변환기(300)는 상기 제 2 영역(DA)의 상기 하부 클래딩 절연막(125) 상에 위치할 수 있다. 상기 광전 변환기(300)는 상기 제 2 영역(DA)의 상기 상부 트랜치(102) 내에 위치할 수 있다. 예를 들어, 상기 광전 변환기(300)는 상기 도파로(200)와 동일하게 상기 제 3 수평 폭(W3)을 가질 수 있다. 또한, 상기 광전 변환기(300)는 상기 제 2 수직 깊이(d2)와 동일한 두께를 가질 수 있다. 즉, 상기 광전 변환기(300)의 상면은 상기 기판(100)의 상면과 동일 레벨을 가질 수 있다. 이에 따라 상기 광전 변환기(300)의 상면은 상기 도파로(200)의 상면과 동일 레벨을 가질 수 있다.
상기 광전 변환기(300)는 상기 상부 트랜치(102)의 상기 제 1 측벽(102a)을 향한 제 1 측면(300a), 상기 상부 트랜치(102)의 상기 제 2 측벽(102b)을 향한 제 2 측면(300b), 상기 도파로(200)의 끝면(200f)을 향한 제 1 끝면(300c) 및 상기 상부 트랜치(102)의 상기 종단 측벽(102f)을 향한 제 2 끝면(300d)을 포함할 수 있다. 즉, 상기 광전 변환기(300)의 상기 제 1 끝면(300c)은 상기 도파로(200)의 끝면(200f)과 마주(facing)볼 수 있다. 또한, 상기 광전 변환기(300)의 상기 제 2 끝면(300d)은 상기 상부 트랜치(102)의 상기 종단 측벽(102f)과 마주볼 수 있다.
상기 광전 변환기(300)의 상기 제 1 측면(300a)과 상기 상부 트랜치(102)의 상기 제 1 측벽(102a) 사이는 제 1 이격 거리(G1)를 가질 수 있다. 즉, 상기 광전 변환기(300)의 상기 제 1 측면(300a)과 상기 상부 트랜치(102)의 상기 제 1 측벽(102a) 사이는 상기 도파로(200)의 상기 제 1 측면(200a)과 상기 상부 트랜치(102)의 상기 제 1 측벽(102a) 사이와 동일한 이격 거리를 가질 수 있다.
상기 광전 변환기(300)의 상기 제 2 측면(300b)과 상기 상부 트랜치(102)의 상기 제 2 측벽(102b) 사이는 제 3 이격 거리(G3)를 가질 수 있다. 상기 제 3 이격 거리(G3)는 상기 제 2 이격 거리(G2)보다 클 수 있다. 즉, 상기 광전 변환기(300)의 상기 제 2 측면(300b)과 상기 상부 트랜치(102)의 상기 제 2 측벽(102b) 사이는 상기 도파로(200)의 상기 제 2 측면(200b)과 상기 상부 트랜치(102)의 상기 제 2 측벽(102b) 사이보다 큰 이격 거리를 가질 수 있다.
상기 광전 변환기(300)는 상기 제 2 영역(DA)에서 상기 상부 트랜치(102)의 수평 길이보다 짧은 수평 길이를 가질 수 있다. 예를 들어, 상기 광전 변환기(300)는 상기 제 1 수평 길이(L1)보다 짧은 제 2 수평 길이(L2)를 가질 수 있다.
상기 광전 변환기(300)의 상기 제 2 끝면(300d)은 상기 상부 트랜치(102)의 상기 종단 측벽(102f)과 이격될 수 있다. 예를 들어, 상기 광전 변환기(300)의 상기 제 2 끝면(300d)과 상기 상부 트랜치(102)의 상기 종단 측벽(102f) 사이는 제 3 수평 길이(L3)만큼 이격될 수 있다.
상기 광전 변환기(300)는 결정 결함을 포함하지 않을 수 있다. 즉, 상기 광전 변환기(300)는 상기 도파로(200)로부터 결정 결함을 통과하지 않은 광 신호를 전달받을 수 있다. 이에 따라, 본 발명의 제 1 실시 예에 따른 광 입출력 소자는 신뢰성이 향상될 수 있다.
상기 광전 변환기(300)는 제 1 도핑 영역(300P), 제 2 도핑 영역(300N) 및 진성 영역(300I)을 포함할 수 있다. 상기 제 2 도핑 영역(300N)은 상기 제 1 도핑 영역(300P)과 이격될 수 있다. 예를 들어, 상기 제 1 도핑 영역(300P)과 상기 제 2 도핑 영역(N) 사이에는 상기 진성 영역(300I)이 위치할 수 있다. 상기 제 2 도핑 영역(300N)은 상기 제 1 도핑 영역(300P)과 다른 도전형의 불순물을 포함할 수 있다. 예를 들어, 상기 제 1 도핑 영역(300P)은 P형 불순물을 포함하고, 상기 제 2 도핑 영역(300N)은 N형 불순물을 포함할 수 있다.
상기 투광 절연막(145)은 상기 도파로(200)의 상기 끝면(200f)과 상기 광전 변환기(300)의 상기 제 1 끝면(300c) 사이에 위치할 수 있다. 즉, 상기 투광 절연막(145)은 상기 도파로(200)의 상기 끝면(200f)과 접촉하는 제 1 측면 및 상기 광전 변환기(300)의 상기 제 1 끝면(300c)과 접촉하는 제 2 측면을 포함할 수 있다. 이에 따라, 상기 투광 절연막(145)은 광 신호의 진행 경로 상에 위치할 수 있다. 본 발명의 제 1 실시 예에 따른 광 입출력 소자는 상대적으로 반응도가 높은 버트 타입의 광 입출력 소자일 수 있다. 이에 따라, 상기 투광 절연막(145)에 의한 광 신호의 전달 비율 저하는 높은 반응도에 의해 상쇄될 수 있다. 즉, 상기 투광 절연막(145)에 의한 광 신호의 신뢰성 저하는 발생하지 않을 수 있다.
상기 투광 절연막(145)은 상기 기판(100)과 다른 식각 선택비를 가질 수 있다. 예를 들어, 상기 투광 절연막(145)은 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 및 이들의 적층 구조 중 하나일 수 있다. 상기 투광 절연막(145)은 상기 하부 클래딩 절연막(125)과 동일 물질을 포함할 수 있다.
상기 투광 절연막(145)은 상기 광전 변환기(300)의 상기 제 2 끝면(300d)과 상기 상부 트랜치(102)의 상기 종단 측벽(102f) 사이의 이격 거리와 동일한 값의 수평 길이를 가질 수 있다. 예를 들어, 상기 투광 절연막(145)은 상기 제 3 수평 길이(L3)를 가질 수 있다. 상기 제 3 수평 길이(L3)는 0.5nm 내지 50nm일 수 있다. 상기 제 3 수평 길이(L3)가 0.5nm 미만이면, 상기 광전 변환기(300)는 결정 결함을 포함할 수 있다. 상기 제 3 수평 길이(L3)가 50nm를 초과하면, 상기 도파로(200)와 상기 광전 변환기(300) 사이는 광학적으로 연결되지 않을 수 있다.
상기 제 1 수평 길이(L1)와 상기 제 2 수평 길이(L2)의 차이는 상기 제 3 수평 길이(L3)의 두 배와 동일할 수 있다. 즉, 상기 투광 절연막(145) 및 상기 광전 변환기(300)는 상기 상부 트랜치(102)의 상기 제 2 영역(DA) 내에 위치할 수 있다.
본 발명의 제 1 실시 예에 따른 광 입출력 소자는 상기 도파로(200)와 상기 광전 변환기(300) 상에 위치하는 상부 클래딩 절연막(160)을 더 포함할 수 있다. 상기 상부 클래딩 절연막(160)은 상기 광전 변환기(300)의 상기 제 2 끝면(300d)과 상기 상부 트랜치(102)의 상기 종단 측벽(102f) 사이를 채울 수 있다.
상기 상부 클래딩 절연막(160)은 상기 기판(100)보다 낮은 굴절율을 가질 수 있다. 예를 들어, 상기 상부 클래딩 절연막(160)은 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 및 이들의 적층 구조 중 하나일 수 있다. 상기 상부 클래딩 절연막(160)은 상기 투광 절연막(145)과 동일 물질을 포함할 수 있다.
(제 2 실시 예)
도 2a는 본 발명의 제 2 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다. 도 2b는 도 2a의 IV-IV'선 및 V-V'선을 따라 절단한 X축 방향의 단면도이다. 도 2c는 도 2a의 VI-VI'선을 따라 절단한 Y축 방향의 단면도이다.
이하에서는 도 2a 내지 2c를 참조하여 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 다른 점을 중심으로 본 발명의 제 2 실시 예에 따른 광 입출력 소자를 설명한다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 동일 또는 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
도 2a 내지 2c를 참조하면, 본 발명의 제 2 실시 예에 따른 광 입출력 소자는 하부 트랜치(101) 및 상부 트랜치(102)를 포함하는 기판(100), 상기 기판(100)의 제 1 영역(GA)의 상기 상부 트랜치(102) 내에 위치하는 도파로(200), 상기 기판(100)의 제 2 영역(DA)의 상기 상부 트랜치(102) 내에 위치하는 광전 변환기(300) 및 상기 도파로(200)와 상기 광전 변환기(300) 사이에 위치하는 투광 절연막(145)을 포함할 수 있다.
상기 하부 트랜치(101)의 제 1 측벽(101a)은 상기 상부 트랜치(102)의 제 1 측벽(102a)과 수직 정렬되지 않을 수 있다. 또한, 상기 하부 트랜치(101)의 종단 측벽(101f)은 상기 상부 트랜치(102)의 종단 측벽(102f)과 수직 정렬되지 않을 수 있다. 이에 따라, 상기 상부 트랜치(102)는 상기 제 2 영역(DA)에서 상기 하부 트랜치(101)와 다른 수평 길이를 가질 수 있다.
예를 들어, 상기 상부 트랜치(102)의 상기 제 1 측벽(102a)은 상기 하부 트랜치(101)의 상기 제 1 측벽(101a)으로부터 X축 방향으로 제 4 이격 거리(G4)만큼 이격될 수 있다. 상기 제 4 이격 거리(G4)는 상기 투광 절연막(145)의 수평 길이 이하의 값을 가질 수 있다. 예를 들어, 상기 제 4 이격 거리(G4)는 제 3 수평 길이(L3)와 동일한 값을 가질 수 있다. 상기 제 4 이격 거리(G4)가 상기 투광 절연막(145)의 수평 길이보다 큰 값을 가지면, 상기 광전 변환기(300)는 결정 결함을 포함할 수 있다.
또한, 상기 상부 트랜치(102)의 상기 종단 측벽(102f)은 상기 하부 트랜치(101)의 상기 종단 측벽(101f)으로부터 -Y축 방향으로 제 3 수평 길이만큼(L3) 이격될 수 있다. 이에 따라, 상기 상부 트랜치(102)는 상기 제 2 영역(DA)에서 상기 하부 트랜치(101)보다 상기 제 3 수평 길이(L3)만큼 긴 수평 길이를 가질 수 있다. 즉, 상기 제 2 영역(DA)에서 상기 상부 트랜치(102)와 상기 하부 트랜치(101)의 수평 길이 차는 상기 제 3 수평 길이(L3)와 동일할 수 있다. 여기서, 상기 -Y축 방향은 Y축 방향과 반대 방향일 수 있다.
(제 3 실시 예)
도 3a는 본 발명의 제 3 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다. 도 3b는 도 3a의 VII-VII'선 및 VIII-VIII'선을 따라 절단한 X축 방향의 단면도이다. 도 3c는 도 3a의 IX-IX'선을 따라 절단한 Y축 방향의 단면도이다.
이하에서는 도 3a 내지 3c를 참조하여 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 다른 점을 중심으로 본 발명의 제 3 실시 예에 따른 광 입출력 소자를 설명한다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 동일 또는 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
도 3a 내지 3c를 참조하면, 본 발명의 제 3 실시 예에 따른 광 입출력 소자는 하부 트랜치(101) 및 상부 트랜치(102)를 포함하는 기판(100), 상기 기판(100)의 제 1 영역(GA)의 상기 상부 트랜치(102) 내에 위치하는 도파로(200), 상기 기판(100)의 제 2 영역(DA)의 상기 상부 트랜치(102) 내에 위치하는 광전 변환기(300) 및 상기 도파로(200)와 상기 광전 변환기(300) 사이에 위치하는 투광 절연막(145)을 포함할 수 있다.
본 발명의 제 3 실시 예에 따른 광 입출력 소자는 상기 상부 트랜치(102)의 측벽 일부를 덮는 실리콘 패턴(225)을 더 포함할 수 있다. 예를 들어, 상기 실리콘 패턴(225)은 상기 상부 트랜치(102)의 상기 제 1 측벽(102a)을 덮는 제 1 실리콘 패턴(225a) 및 상기 상부 트랜치(102)의 상기 종단 측벽(102f)의 일부 영역을 덮는 제 2 실리콘 패턴(225f)을 포함할 수 있다. 상기 실리콘 패턴(225)은 상기 도파로(200)와 동일 물질을 포함할 수 있다. 예를 들어, 상기 실리콘 패턴(225)은 단결정 실리콘을 포함할 수 있다.
상기 제 1 실리콘 패턴(225a)은 제 5 수평 폭(W5)을 가질 수 있다. 상기 제 5 수평 폭(W5)은 제 1 이격 거리(G1)보다 작을 수 있다. 상기 제 5 수평 폭(W5)이 상기 제 1 이격 거리(G1)보다 크면, 상기 도파로(200)와 상기 광전 변환기(300) 사이에서 광학적으로 연결되는 영역이 감소할 수 있다. 즉, 상기 제 5 수평 폭(W5)이 상기 제 1 이격 거리(G1)보다 크면 상기 도파로(200)와 상기 광전 변환기(300) 사이는 광 신호의 전달 효율이 감소할 수 있다.
상기 제 1 실리콘 패턴(225a)의 수평 길이는 상기 상부 트랜치(102)의 상기 제 2 영역(DA)에서의 수평 길이와 동일할 수 있다. 상기 제 1 실리콘 패턴(225a)은 상기 제 2 실리콘 패턴(225b)과 일체형일 수 있다. 즉, 상기 제 1 실리콘 패턴(225a)과 상기 제 2 실리콘 패턴(225b) 사이에는 경계면이 없을 수 있다.
상기 제 2 실리콘 패턴(225f)은 상기 하부 트랜치(101)와 동일한 수평 폭을 가질 수 있다. 예를 들어, 상기 제 2 실리콘 패턴(225f)은 상기 제 1 수평 폭(W1)을 가질 수 있다. 상기 제 2 실리콘 패턴(225f)은 시드 영역(P)과 연결되는 상기 상부 트랜치(102)의 측벽에는 위치하지 않을 수 있다.
상기 상부 트랜치(102)는 상기 제 1 영역(GA)에서 제 1 수평 폭(W1)을 가지고, 상기 제 2 영역(DA)의 일부 영역에서 제 4 수평 폭(W4)을 가질 수 있다. 상기 제 4 수평 폭(W4)은 상기 제 1 수평 폭(W1)보다 클 수 있다. 상기 제 2 영역(DA)의 일부 영역은 상기 시드 영역(P)이 노출되는 영역일 수 있다.
상기 상부 트랜치(102)의 상기 제 2 측벽(102b)과 상기 광전 변환기(300) 사이는 제 5 이격 거리(G5)를 가질 수 있다. 상기 제 5 이격 거리(G5)는 제 2 이격 거리(G2)보다 클 수 있다.
상기 제 4 수평 폭(W4)은 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제 2 수평 폭(W2)과 다를 수 있다. 예를 들어, 상기 제 4 수평 폭(W4)은 상기 제 2 수평 폭(W2)보다 상기 제 5 수평 폭(W5)만큼 클 수 있다. 또한, 상기 제 5 이격 거리(G5)는 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제 3 이격 거리(G3)와 다를 수 있다. 예를 들어, 상기 제 5 이격 거리(G5)는 상기 제 3 이격 거리(G3)보다 상기 제 5 수평 폭(W5)만큼 클 수 있다.
(제 4 실시 예)
도 4a는 본 발명의 제 4 실시 예에 따른 광 입출력 소자를 나타낸 X축 방향의 단면도이다. 도 4b는 본 발명의 제 4 실시 예에 따른 광 입출력 소자를 나타낸 Y축 방향의 단면도이다.
이하에서는 도 4a 및 4b를 참조하여 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 다른 점을 중심으로 본 발명의 제 4 실시 예에 따른 광 입출력 소자를 설명한다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 동일 또는 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
도 4a 및 4b를 참조하면, 본 발명의 제 4 실시 예에 따른 광 입출력 소자는 기판(100), 상기 기판(100)의 제 1 영역(GA)에 위치하는 도파로(200), 상기 기판(100)의 제 2 영역(DA)에 위치하는 광전 변환기(300) 및 상기 도파로(200)와 상기 광전 변환기(300) 사이에 위치하는 투광 절연막(145)을 포함할 수 있다.
상기 광전 변환기(300)는 제 1 수직 두께(T1)를 가질 수 있다. 상기 제 1 수직 두께(T1)은 상부 트랜치(102)의 제 2 수직 깊이(d2)보다 큰 값일 수 있다. 즉, 상기 광전 변환기(300)는 상기 도파로(200)보다 큰 두께를 가질 수 있다. 이를 위해 본 발명의 제 4 실시 예에 따른 광 입출력 소자는 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법과 비교하여 게르마늄 패턴을 리세스하는 공정을 제외할 수 있다.
상기 기판(100)의 상면 및 상기 도파로(200)의 상면에 캡핑층(130)이 위치할 수 있다. 상기 캡핑층(130)은 제 2 수직 두께(T2)를 가질 수 있다. 상기 제 2 수직 두께(T2)는 상기 제 1 수직 두께(T1)에서 제 2 수직 깊이(d2)를 뺀 값과 동일할 수 있다. 여기서, 상기 제 1 수직 두께(T1) 및 상기 제 2 수직 두께(T2)는 Z축 방향으로의 직선 길이를 의미할 수 있다.
(제 5 실시 예)
도 5a는 본 발명의 제 5 실시 예에 따른 광 입출력 소자를 나타낸 X축 방향의 단면도이다. 도 5b는 본 발명의 제 5 실시 예에 따른 광 입출력 소자를 나타낸 Y축 방향의 단면도이다.
이하에서는 도 5a 및 5b를 참조하여 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 다른 점을 중심으로 본 발명의 제 5 실시 예에 따른 광 입출력 소자를 설명한다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 동일 또는 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
도 5a 및 5b를 참조하면, 본 발명의 제 4 실시 예에 따른 광 입출력 소자는 기판(100), 상기 기판(100)의 제 1 영역(GA)에 위치하는 도파로(200), 상기 기판(100)의 제 2 영역(DA)에 위치하는 광전 변환기(300) 및 상기 도파로(200)와 상기 광전 변환기(300) 사이에 위치하는 투광 절연막(145)을 포함할 수 있다.
상기 기판(100)은 하부 트랜치(101) 및 상부 트랜치(102)를 포함할 수 있다. 상기 하부 트랜치(101)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 다른 수직 깊이를 가질 수 있다. 예를 들어, 상기 하부 트랜치(101)는 상기 제 1 영역(GA)에서 제 1 수직 깊이(d1)을 가지고, 상기 제 2 영역(DA)에서 제 4 수직 깊이(d4)를 가질 수 있다. 상기 제 4 수직 깊이(d4)는 상기 제 1 수직 깊이(d1)보다 작은 값일 수 있다. 즉, 상기 하부 트랜치(101)는 상기 제 2 영역(DA)에서 상기 제 1 영역(GA)보다 얕은 수직 깊이를 가질 수 있다.
상기 하부 트랜치(101)의 내부에는 하부 클래딩 절연막(125)을 포함할 수 있다. 이에 따라, 상기 하부 클래딩 절연막(125)은 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 다른 수직 두께를 가질 수 있다. 예를 들어, 상기 하부 클래딩 절연막(125)은 상기 제 1 영역(GA)에서 상기 제 1 수직 깊이(d1)와 동일한 값의 수직 두께를 가지고, 상기 제 2 영역(DA)에서 상기 제 4 수직 깊이(d4)와 동일한 값의 수직 두께를 가질 수 있다. 즉, 상기 하부 클래딩 절연막(125)은 상기 제 2 영역(DA)에서 상기 제 1 영역(GA)보다 낮은 수직 두께를 가질 수 있다.
상기 상부 트랜치(102)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 다른 수직 깊이를 가질 수 있다. 예를 들어, 상기 상부 트랜치(102)는 상기 제 1 영역(GA)에서 제 2 수직 깊이(d2)를 가지고, 상기 제 2 영역(DA)에서 제 5 수직 깊이(d5)을 가질 수 있다. 상기 제 5 수직 깊이(d5)는 상기 제 2 수직 깊이(d2)보다 큰 값일 수 있다. 즉, 상기 상부 트랜치(102)는 상기 제 2 영역(DA)에서 상기 제 1 영역(GA)보다 깊은 수직 깊이를 가질 수 있다. 상기 제 1 수직 깊이(d1)와 상기 제 2 수직 깊이(d2)의 합은 상기 제 4 수직 깊이(d4)와 상기 제 5 수직 깊이(d5)의 합과 동일할 수 있다.
상기 도파로(200)의 상면은 상기 광전 변환기(300)의 상면과 동일 레벨을 가질 수 있다. 이에 따라, 상기 도파로(200) 및 상기 광전 변환기(300)는 서로 다른 수직 두께를 가질 수 있다. 예를 들어, 상기 도파로(200)는 상기 제 2 수직 깊이(d2)와 동일한 값의 수직 두께를 가지고, 상기 광전 변환기(300)는 상기 제 5 수직 깊이(d5)와 동일한 값의 수직 두께를 가질 수 있다. 즉, 상기 광전 변환기(300)는 상기 도파로(200)보다 큰 수직 두께를 가질 수 있다.
상기 투광 절연막(145)은 상기 광전 변환기(300)와 동일한 수직 두께를 가질 수 있다. 예를 들어, 상기 투광 절연막(145)은 상기 제 5 수직 깊이(d5)와 동일한 값의 수직 두께를 가질 수 있다.
(제 6 실시 예)
도 6a는 본 발명의 제 6 실시 예에 따른 광 입출력 소자를 나타낸 사시도이다. 도 6b는 도 6a의 X-X'선 및 XI-XI'선을 따라 절단한 X축 방향의 단면도이다. 도 6c는 도 6a의 XII-XII'선을 따라 절단한 Y축 방향의 단면도이다.
이하에서는 도 6a 내지 6c를 참조하여 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 다른 점을 중심으로 본 발명의 제 6 실시 예에 따른 광 입출력 소자를 설명한다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자와 동일 또는 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
도 6a 내지 6c를 참조하면, 본 발명의 제 6 실시 예에 따른 광 입출력 소자는 제 1 영역(GA) 및 제 2 영역(DA)을 포함하는 기판(100), 상기 기판(100)의 상기 제 1 영역(GA)에 위치하는 도파로(200), 상기 기판(100)의 상기 제 2 영역(DA)에 위치하는 광전 변환기(300) 및 상기 도파로(200)와 상기 광전 변환기(300) 사이에 위치하는 투광 절연막(145)을 포함할 수 있다.
상기 기판(100)은 제 1 수평 폭(W1) 및 제 3 수직 깊이(d3)를 갖는 제 1 트랜치(103)를 포함할 수 있다. 상기 제 1 트랜치(103)의 내부에는 상기 제 1 수평 폭(W1) 및 제 1 수직 깊이(d1)을 갖는 하부 클래딩 절연막(125)이 위치할 수 있다. 상기 제 3 수직 깊이(d3)는 상기 제 1 수직 깊이(d1)보다 큰 값을 가질 수 있다. 상기 제 3 수직 깊이(d3)와 상기 제 1 수직 깊이(d1) 차이는 제 2 수직 깊이(d2)로 정의될 수 있다.
상기 제 1 트랜치(103)는 상기 제 2 영역(DA)에서 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 하부 트랜치(101) 및 상부 트랜치(102)와 동일한 수평 길이를 가질 수 있다. 예를 들어, 상기 제 1 트랜치(103)는 제 1 수평 길이(L1)를 가질 수 있다.
상기 도파로(200)는 상기 제 1 영역(GA)의 상기 하부 클래딩 절연막(125) 상에 위치할 수 있다. 상기 도파로(200)의 제 1 측면(200a)과 상기 제 1 트랜치(103)의 제 1 측벽(103a) 사이는 제 1 이격 거리(G1)를 가질 수 있다. 상기 도파로(200)의 제 2 측면(200b)과 상기 제 1 트랜치(103)의 제 2 측벽(103b) 사이는 제 2 이격 거리(G2)를 가질 수 있다. 상기 제 1 이격 거리(G1)와 상기 제 2 이격 거리(G2)는 동일할 수 있다.
상기 광전 변환기(300)는 상기 제 2 영역(DA)의 상기 하부 클래딩 절연막(125) 상에 위치할 수 있다. 상기 광전 변환기(300)는 상기 도파로(200)와 다른 수평 폭을 가질 수 있다. 예를 들어, 상기 도파로(200)는 제 3 수평 폭(W3)을 가지고, 상기 광전 변환기(300)는 제 6 수평 폭(W6)을 가질 수 있다. 상기 제 6 수평 폭(W6)은 상기 제 3 수평 폭(W3)보다 넓을 수 있다. 즉, 상기 광전 변환기(300)는 상기 도파로(200)보다 넓은 수평 폭을 가질 수 있다.
상기 광전 변환기(300)는 상기 제 1 트랜치(103)의 상기 제 1 측벽(103a)을 향한 제 1 측면(300a), 상기 제 1 트랜치(103)의 상기 제 2 측벽(103b)을 향한 제 2 측면(300b), 상기 도파로(200)의 끝면(200f)을 향한 제 1 끝면(300c) 및 상기 제 1 트랜치(103)의 종단 측벽(103f)을 향한 제 2 끝면(300d)을 포함할 수 있다.
상기 광전 변환기(300)의 상기 제 1 측면(300a)과 상기 제 1 트랜치(103)의 상기 제 1 측벽(103a) 사이는 제 6 이격 거리(G6)를 가질 수 있다. 상기 광전 변환기(300)의 상기 제 2 측면(300b)과 상기 제 1 트랜치(103)의 상기 제 2 측벽(103b) 사이는 제 7 이격 거리(G7)를 가질 수 있다. 상기 제 6 이격 거리(G6)는 상기 제 7 이격 거리(G7)와 동일할 수 있다. 상기 제 6 이격 거리(G6)는 상기 제 1 이격 거리(G1)보다 작을 수 있다. 상기 제 7 이격 거리(G7)는 상기 제 2 이격 거리(G2)보다 작을 수 있다.
상기 광전 변환기(300)의 상기 제 1 끝면(300c)과 상기 도파로(200)의 상기 끝면(200f) 사이는 제 5 수평 길이(L5)를 가질 수 있다. 즉, 상기 투광 절연막(145)은 상기 제 5 수평 길이(L5)를 가질 수 있다.
본 발명의 제 6 실시 예에 따른 광 입출력 소자의 상기 투광 절연막(145)은 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 투광 절연막(145)과 다른 수평 길이를 가질 수 있다. 즉, 상기 제 5 수평 길이(L5)는 제 3 수평 길이(L3)와 다를 수 있다.
상기 광전 변환기(300)의 상기 제 2 끝면(300d)과 상기 제 1 트랜치(103)의 종단 측벽(103f) 사이는 제 6 수평 길이(L6)를 가질 수 있다. 상기 제 5 수평 길이(L5)는 상기 제 6 수평 길이(L6)와 다를 수 있다.
상기 광전 변환기(300)는 제 7 수평 길이(L7)를 가질 수 있다. 상기 제 7 수평 길이(L7)는 상기 제 1 수평 길이(L1)보다 짧을 수 있다. 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 상기 광전 변환기(300)는 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 광전 변환기(300)와 다른 수평 길이를 가질 수 있다. 즉, 상기 제 7 수평 길이(L7)는 제 2 수평 길이(L2)와 다를 수 있다.
상기 제 5 수평 길이(L5), 상기 제 6 수평 길이(L6) 및 상기 제 7 수평 길이(L7)의 합은 상기 제 1 수평 길이(L1)와 동일할 수 있다.
(제 7 실시 예)
도 7a 내지 30a는 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 X축 방향의 단면도들이다. 도 7b 내지 30b는 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 Y축 방향의 단면도들이다.
이하에서는 도 1a 내지 1c, 도 7a 내지 30a 및 도 7b 내지 30b를 참조하여 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법을 설명한다. 먼저, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 7a 및 7b에 도시된 바와 같이, 제 1 영역(GA) 및 제 2 영역(DA)을 포함하는 기판(100)을 준비하는 공정을 포함할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 기판(100) 상에 제 3 수직 두께(T3)를 갖는 제 1 절연층(110)을 형성하는 공정을 포함할 수 있다.
상기 제 1 절연층(110)을 형성하는 공정은 열 산화(thermal oxidation) 공정 또는 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정을 포함할 수 있다. 상기 제 1 절연층(110)은 상기 기판(100)과 다른 식각 선택비를 가질 수 있다. 예를 들어, 상기 제 1 절연층(110)은 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘 산질화막(SiON) 및 이들의 적층 구조 중 하나일 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 8a 및 8b에 도시된 바와 같이, 상기 기판(100)에 제 1 수평 폭(W1)을 갖는 제 1 트랜치(103)를 형성하는 공정을 포함할 수 있다.
상기 제 1 트랜치(103)를 형성하는 공정은 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)의 상기 제 1 절연층(110) 및 상기 기판(100)을 식각하는 공정을 포함할 수 있다. 상기 제 1 트랜치(103)는 Y축 방향으로 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)을 가로지를 수 있다. 상기 제 1 트랜치(103)는 상기 기판(100)의 상면으로부터 제 3 수직 깊이(d3)를 가질 수 있다. 상기 제 1 트랜치(103)는 상기 제 2 영역(DA)에서 제 1 수평 길이(L1)를 가질 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 9a 및 9b에 도시된 바와 같이, 상기 기판(100) 상에 상기 제 1 트랜치(103)를 채우는 제 2 절연층(120)을 형성하는 공정을 포함할 수 있다.
상기 제 2 절연층(120)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다. 상기 제 2 절연층(120)은 상기 제 1 절연층(110)과 다른 식각 선택비를 가질 수 있다. 예를 들어, 상기 제 1 절연층(110)은 실리콘 질화막을 포함하고, 상기 제 2 절연층(120)은 실리콘 산화막을 포함할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 10a 및 10b에 도시된 바와 같이, 상기 제 1 트랜치(103)를 채우는 제 1 절연 패턴(121)을 형성하는 공정을 포함할 수 있다.
상기 제 1 절연 패턴(121)을 형성하는 공정은 상기 제 1 절연층(110)의 상면이 노출되도록 상기 제 2 절연층(120)을 평탄화하는 공정을 포함할 수 있다. 상기 제 2 절연층(120)을 평탄화하는 공정은 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 포함할 수 있다. 이 경우, 상기 제 1 절연층(110)은 연마 정지막(polishing stopper)으로 이용될 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 11a 및 11b에 도시된 바와 같이, 상기 제 1 트랜치(103)의 하부면을 덮는 하부 클래딩 절연막(125)을 형성하는 공정을 포함할 수 있다.
상기 하부 클래딩 절연막(125)을 형성하는 공정은 상기 제 1 절연 패턴(121)을 리세스하는 공정을 포함할 수 있다. 상기 제 1 절연 패턴(121)을 리세스하는 공정은 상기 제 1 절연 패턴(121)을 제 2 수직 깊이(d2)만큼 리세스하는 공정을 포함할 수 있다. 이에 따라 상기 하부 클래딩 절연막(125)은 제 1 수직 깊이(d1)와 동일한 값의 수직 두께를 가질 수 있다. 상기 제 1 수직 깊이(d1)는 상기 제 2 수직 깊이(d2)와 동일할 수 있다. 상기 제 1 수직 깊이(d1)는 상기 제 3 수직 깊이(d3)에서 상기 제 2 수직 깊이(d2)를 뺀 값일 수 있다.
게속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 12a 및 12b에 도시된 바와 같이, 상기 제 1 트랜치(103)를 채우는 제 1 실리콘층(210)을 형성하는 공정을 포함할 수 있다.
상기 제 1 실리콘층(210)을 형성하는 공정은 상기 제 1 트랜치(103)를 채우는 비정질 실리콘(amorphous-silicon)층을 형성하는 공정을 포함할 수 있다. 상기 제 1 실리콘층(210)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 13a 및 13b에 도시된 바와 같이, 상기 제 1 실리콘(210)을 결정화하여 제 2 실리콘층(220)을 형성하는 공정을 포함할 수 있다.
상기 제 2 실리콘층(220)을 형성하는 공정은 상기 제 1 실리콘층(210)을 급속 열처리(Rapid Thermal Annealing; RTA) 방법 또는 레이저 결정화 방법을 이용하여 결정화하는 공정을 포함할 수 있다. 상기 레이저 결정화 방법은 레이저 측면 선택 성장(Laser-induced lateral Epitaxial Growth; LEG) 방법을 포함할 수 있다. 이 경우, 상기 제 1 트랜치(103)의 제 1 측벽(103a), 제 2 측벽(103b) 및 종단 측벽(103f)에 위치하는 상기 기판(100)은 결정화 시드(seed) 역할을 할 수 있다.
즉, 상기 제 2 실리콘층(220)을 형성하는 공정은 상기 제 1 트랜치(103)의 제 1 측벽(103a), 제 2 측벽(103b) 및 종단 측벽(103f)에 위치하는 상기 기판(100)을 결정화 시드로 상기 제 1 실리콘층(210)의 일부를 결정화하는 공정을 포함할 수 있다. 이 경우, 상기 제 1 절연층(110) 상에 위치하는 상기 제 1 실리콘층(210)은 결정화 시드없이 결정화될 수 있다. 이에 따라, 상기 제 2 실리콘층(220)은 단결정 실리콘 영역(220a) 및 다결정 실리콘 영역(220b)을 포함할 수 있다. 상기 단결정 실리콘 영역(220a)은 상기 제 1 트랜치(103)의 내부 및 상기 제 1 트랜치(103)의 상부에 위치할 수 있다. 상기 다결정 실리콘 영역(220b)은 상기 제 1 절연층(110) 상에 위치할 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 14a 및 14b에 도시된 바와 같이, 상기 제 1 트랜치(103)를 채우는 실리콘 패턴(225)을 형성하는 공정을 포함할 수 있다.
상기 실리콘 패턴(225)을 형성하는 공정은 상기 제 1 절연층(110)의 상면이 노출되도록 상기 제 2 실리콘층(220)을 평탄화하는 공정을 포함할 수 있다. 이에 따라, 상기 실리콘 패턴(225)은 단결정 실리콘을 포함할 수 있다. 상기 제 2 실리콘층(220)을 평탄화하는 공정은 화학적 기계적 연마(CMP) 공정을 포함할 수 있다. 이 경우, 상기 제 1 절연층(110)은 연마 정지막으로 이용될 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 15a 및 15b에 도시된 바와 같이, 상기 실리콘 패턴(225)을 리세스하는 공정을 포함할 수 있다.
상기 실리콘 패턴(225)을 리세스하는 공정은 상기 실리콘 패턴(225)의 상면을 상기 제 3 수직 두께(T3)만큼 리세스하는 공정을 포함할 수 있다. 이에 따라, 상기 실리콘 패턴(225)의 상면은 상기 기판(100)의 상면과 동일 레벨을 가질 수 있다. 상기 실리콘 패턴(225)은 상기 제 2 수직 깊이(d2)와 동일한 값의 수직 두께를 가질 수 있다.
여기서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 도파로(200)의 상면이 상기 기판(100)의 상면보다 낮은 레벨을 갖도록 리세스할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 16a 및 16b에 도시된 바와 같이, 상기 기판(100) 상에 제 1 절연층(110)을 제거하는 공정을 포함할 수 있다.
여기서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 다른 제조 방법은 상기 실리콘 패턴(225)을 1차 평탄화하고, 상기 제 1 절연층(110)을 제거한 후, 상기 실리콘 패턴(225)을 2차 평탄화할 수 있다.
본 발명의 제 1 실시 예에 따른 광 입출력 소자의 또다른 제조 방법은 상기 기판(100)의 상면이 노출되도록 상기 실리콘 패턴(225)을 평탄화할 수 있다. 이에 따라, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 또다른 제조 방법은 상기 실리콘 패턴(225)을 평탄화하는 공정, 상기 실리콘 패턴(225)을 리세스하는 공정 및 상기 제 1 절연층(110)을 제거하는 공정을 동시에 수행할 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 17a 및 17b에 도시된 바와 같이, 상기 기판(100) 상에 제 2 수직 두께(T2)를 갖는 캡핑층(130)을 형성하는 공정을 포함할 수 있다.
상기 캡핑층(130)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다. 상기 캡핑층(130)은 상기 기판(100)과 다른 식각 선택비를 가질 수 있다. 예를 들어, 상기 캡핑층(130)은 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 및 이들의 적층 구조 중 하나일 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 18a 및 18b에 도시된 바와 같이, 상기 기판(100)의 상기 제 2 영역(DA)에 제 2 트랜치(104)를 형성하는 공정을 포함할 수 있다.
상기 제 2 트랜치(104)를 형성하는 공정은 상기 제 2 영역(DA)의 상기 캡핑층(130) 및 상기 실리콘 패턴(225)을 식각하는 공정을 포함할 수 있다. 상기 제 2 트랜치(104)는 제 2 수직 깊이(d2), 제 2 수평 폭(W2) 및 상기 제 1 수평 길이(L1)를 가질 수 있다.
본 발명의 제 1 실시 예에 따른 광 입출력 소자는 상기 제 2 트랜치(104)를 형성함에 따라 상기 하부 클래딩 절연막(125)이 위치하는 하부 트랜치(101) 및 상기 하부 트랜치(101) 상에 위치하는 상부 트랜치(102)를 포함할 수 있다. 즉, 상기 제 2 트랜치(104)를 형성하는 공정은 상기 하부 트랜치(101) 및 상기 상부 트랜치(104)를 형성하는 공정을 포함할 수 있다.
상기 하부 트랜치(101)는 상기 하부 클래딩 절연막(125)이 위치하는 상기 제 1 트랜치(103)를 의미할 수 있다. 이에 따라, 상기 하부 트랜치(101)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 동일한 수평 폭을 가질 수 있다. 예를 들어, 상기 하부 트랜치(101)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 상기 제 1 수평 폭(W1)을 가질 수 있다. 상기 하부 트랜치(101)는 상기 제 1 수직 깊이(d1)를 가질 수 있다.
상기 상부 트랜치(102)는 상기 하부 클래딩(125)이 위치하지 않는 상기 제 1 트랜치(103)의 일정 영역(103u) 및 상기 제 2 트랜치(104)를 의미할 수 있다. 여기서, 상기 제 1 트랜치(103)의 상기 일정 영역(103u)은 상기 제 1 영역(GA)에서 상기 하부 클래딩 절연막(125)의 상측에 위치하는 상기 제 1 트랜치(103)를 의미할 수 있다.
상기 상부 트랜치(102)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)에서 다른 수평 폭을 가질 수 있다. 예를 들어, 상기 상부 트랜치(102)는 상기 제 1 영역(GA)에서 상기 제 1 수평 폭(W1)을 가지고, 상기 제 2 영역(DA)에서 상기 제 2 수평 폭(W2)을 가질 수 있다. 상기 상부 트랜치(102)는 상기 제 2 수직 깊이(d2)를 가질 수 있다. 이에 따라, 상기 제 2 트랜치(104)는 상기 제 2 영역(DA)에서의 상기 상부 트랜치(102)를 의미할 수 있다.
상기 제 2 트랜치(104)는 상기 하부 트랜치(101)의 제 1 측벽(101a) 및 상기 하부 트랜치(101)의 종단 측벽(101f)과 수직 정렬되는 측벽을 포함할 수 있다. 즉, 상기 상부 트랜치(102)의 제 1 측벽(102a)은 상기 하부 트랜치(101)의 상기 제 1 측벽(101a)과 수직 정렬될 수 있다. 또한, 상기 상부 트랜치(102)의 종단 측벽(102f)은 상기 하부 트랜치(101)의 상기 종단 측벽(101f)과 수직 정렬될 수 있다.
상기 제 2 트랜치(104)는 상기 하부 트랜치(101)의 제 2 측벽(101b)에 인접한 시드 영역(P)을 노출시킬 수 있다. 상기 시드 영역(P)은 상기 제 2 트랜치(104)에 의해 노출되는 상기 제 2 영역(DA)의 상기 기판(100)을 의미할 수 있다. 즉, 상기 제 2 트랜치(104)를 형성하는 공정은 상기 제 2 영역(DA)의 상기 시드 영역(P)을 노출시키는 공정을 포함할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 19a 및 19b에 도시된 바와 같이, 상기 기판(100) 상에 제 3 절연층(140)을 형성하는 공정을 포함할 수 있다.
상기 제 3 절연층(140)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다. 상기 제 3 절연층(140)은 상기 기판(100)과 다른 식각 선택비를 가질 수 있다. 예를 들어, 상기 제 3 절연층(140)은 실리콘 산화막(SiO2), 실리콘 질화막(SiN) 및 이들의 적층 구조 중 하나일 수 있다. 상기 제 3 절연층(140)은 상기 캡핑층(130)과 동일 물질을 포함할 수 있다. 상기 제 3 절연층(140)은 라이너 절연막일 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 20a 및 20b에 도시된 바와 같이, 상기 제 2 트랜치(104)의 측벽을 따라 위치하는 스페이서(141)를 형성하는 공정을 포함할 수 있다.
상기 스페이서(141)를 형성하는 공정은 상기 제 3 절연층(140)을 스페이서 식각(spacer etching)하는 공정을 포함할 수 있다. 상기 스페이서(141)는 제 3 수평 길이(L3)를 가질 수 있다. 상기 제 3 수평 길이(L3)는 후속 공정에 의해 형성되는 도파로(200)와 광전 변환기(300)가 광학적으로 연결될 수 있도록 50nm 미만의 두께를 가질 수 있다.
상기 스페이서(141)를 형성하는 공정은 상기 시드 영역(P)을 노출시키는 공정을 포함할 수 있다. 즉, 상기 스페이서(141)를 형성하는 공정은 상기 시드 영역(P) 상의 상기 제 3 절연층(140)을 제거하는 공정을 포함할 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 21a 및 21b에 도시된 바와 같이, 상기 제 2 트랜치(104)를 채우는 제 1 게르마늄층(310)을 형성하는 공정을 포함할 수 있다.
상기 제 1 게르마늄층(310)을 형성하는 공정은 상기 제 2 트랜치(104)를 채우는 비정질 게르마늄(amorphous-germanium)층을 형성하는 공정을 포함할 수 있다. 상기 제 1 게르마늄층(310)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 22a 및 22b에 도시된 바와 같이, 상기 제 1 게르마늄층(310)을 결정화하여 제 2 게르마늄층(320)을 형성하는 공정을 포함할 수 있다.
상기 제 2 게르마늄층(320)을 형성하는 공정은 상기 제 1 게르마늄층(310)을 급속 열처리(RTA) 방법 또는 레이저 결정화 방법을 이용하여 결정화하는 공정을 포함할 수 있다. 상기 레이저 결정화 방법은 레이저 측면 선택 성장(LEF) 방법을 포함할 수 있다. 이 경우, 상기 시드 영역(P)은 결정화 시드(seed) 역할을 할 수 있다.
즉, 상기 제 2 게르마늄층(320)을 형성하는 공정은 상기 시드 영역(P)을 결정화 시드로 상기 제 1 게르마늄층(310)의 일부를 결정화하는 공정을 포함할 수 있다. 결정 결함은 다른 종류의 결정을 결정화 시드로 사용하는 경우, 상기 결정화 시드에 인접한 영역에 발생할 수 있다. 이에 따라, 상기 제 2 게르마늄층(310)은 상기 시드 영역(P) 상에 위치하는 결정 결함 영역(F)을 포함할 수 있다. 예를 들어, 상기 결정 결함 영역(F)은 상기 시드 영역(P)과 인접한 상기 제 2 게르마늄층(310)에 위치할 수 있다.
상기 캡핑층(130) 상에 위치하는 상기 제 1 게르마늄층(310)은 결정화 시드없이 결정화될 수 있다. 이에 따라, 상기 제 2 게르마늄층(320)은 단결정 게르마늄 영역(320a) 및 다결정 게르마늄 영역(320b)을 포함할 수 있다. 상기 단결정 게르마늄 영역(310a)은 상기 제 2 트랜치(104)의 내부 및 상기 제 2 트랜치(104)의 상부에 위치할 수 있다. 상기 다결정 게르마늄 영역(320b)은 상기 캡핑층(130) 상에 위치할 수 있다.
여기서, 상기 실리콘 패턴(225)과 상기 제 2 게르마늄층(320) 사이에 위치하는 상기 스페이서(141)의 상기 제 3 수평 길이(L3)는 0.5nm 이상일 수 있다. 상기 제 3 수평 길이(L3)가 0.5nm 미만이면, 상기 제 1 게르마늄층(310)를 결정화하는 공정에서 상기 실리콘 패턴(225)의 끝면(225f)이 결정화 시드 역할을 할 수 있다. 이 경우, 상기 제 2 게르마늄층(320)은 상기 실리콘 패턴(225)의 상기 끝면(225)에 인접한 영역에 결정 결함을 포함할 수 있다. 따라서, 상기 제 3 수평 길이(L3)는 광 신호의 전달 효율 저하 및 결정 결함의 발생을 방지하기 위하여 0.5nm 내지 50nm일 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 23a 및 23b에 도시된 바와 같이, 상기 제 2 트랜치(104)를 채우는 게르마늄 패턴(325)을 형성하는 공정을 포함할 수 있다.
상기 게르마늄 패턴(325)을 형성하는 공정은 상기 캡핑층(130)의 상면이 노출되도록 상기 제 2 게르마늄층(320)을 평탄화하는 공정을 포함할 수 있다. 이에 따라, 상기 게르마늄 패턴(325)은 단결정 게르마늄을 포함할 수 있다. 상기 제 2 게르마늄층(320)을 평탄화하는 공정은 화학적 기계적 연마(CMP) 공정을 포함할 수 있다. 이 경우, 상기 캡핑층(130)은 연마 정지막으로 이용될 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 24a 및 24b에 도시된 바와 같이, 상기 게르마늄 패턴(325)을 리세스하는 공정을 포함할 수 있다.
상기 게르마늄 패턴(325)을 리세스하는 공정은 상기 게르마늄 패턴(325)의 상면을 제 2 수직 두께(T2)만큼 리세스하는 공정을 포함할 수 있다. 이에 따라, 상기 게르마늄 패턴(325)의 상면은 상기 기판(100)의 상면과 동일 레벨을 가질 수 있다. 상기 게르마늄 패턴(325)은 상기 제 2 수직 깊이(d2)와 동일한 값의 수직 두께를 가질 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 25a 및 25b에 도시된 바와 같이, 상기 기판(100) 상에 제 1 포토 레지스트 패턴(610)을 형성하는 공정을 포함할 수 있다.
상기 제 1 포토 레지스트(610)은 제 8 이격 거리(G8)를 갖는 제 1 홀(611h), 제 9 이격 거리(G9)를 갖는 제 2 홀(612h), 제 10 이격 거리(G10)를 갖는 제 3 홀(613h) 및 제 8 수평 길이(L8)을 갖는 제 4 홀(614h)를 포함할 수 있다. 상기 제 8 이격 거리(G8)와 상기 제 9 이격 거리(G9)는 동일할 수 있다. 상기 제 10 이격 거리(G10)는 상기 제 9 이격 거리(G9)보다 넓을 수 있다.
상기 제 1 홀(611h)는 상기 제 1 영역(GA) 및 상기 제 2 영역(DA)을 가로지르며 위치할 수 있다. 상기 제 2 홀(612h)은 상기 제 1 영역(GA)에 위치할 수 있다. 상기 제 3 홀(613h) 및 상기 제 4 홀(614h)은 상기 제 2 영역(DA)에 위치할 수 있다. 상기 제 3 홀(613h)은 상기 결정 결함 영역(F)을 노출시킬 수 있다. 상기 제 1 홀(611h), 상기 제 2 홀(612h), 상기 제 3 홀(614h) 및 상기 제 4 홀(614h)는 서로 연결될 수 있다.
상기 제 1 영역(GA)에서 상기 제 1 홀(611h)과 상기 제 2 홀(612h) 사이는 상기 제 3 수평 폭(W1)을 가질 수 있다. 상기 제 2 영역(DA)에서 상기 제 1 홀(611h)과 상기 제 3 홀(613h) 사이는 상기 제 3 수평 폭(W1)을 가질 수 있다. 즉, 상기 제 1 홀(611h)과 상기 제 2 홀(612h) 사이는 상기 제 1 홀(611h)과 상기 제 3 홀(613h) 사이와 동일한 이격 거리를 가질 수 있다.
상기 제 1 홀(611h), 상기 제 2 홀(612h), 상기 제 3 홀(613h) 및 상기 제 4 홀(614h)는 상기 스페이서(141)를 노출시킬 수 있다. 다만, 상기 제 1 포토 레지스트 패턴(610)은 상기 도파로(200)와 상기 광전 변환기(300) 사이에 위치하는 스페이서(141)는 노출시키지 않을 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 26a 및 26b에 도시된 바와 같이, 상기 제 1 포토 레지스트 패턴(610)을 이용하여 도파로(200), 광전 변환기(300) 및 투광 절연막(145)을 형성하는 공정을 포함할 수 있다.
상기 도파로(200)는 상기 제 1 홀(611h) 및 상기 제 2 홀(612h)에 의해 상기 제 1 영역(GA)에 형성될 수 있다. 이에 따라, 상기 도파로(200)는 상기 제 3 수평 폭(W3)을 가질 수 있다. 상기 도파로(200)의 제 1 측면(200a)와 상기 상부 트랜치(102)의 제 1 측벽(102a) 사이는 제 1 이격 거리(G1)를 가질 수 있다. 상기 도파로(200)의 제 2 측면(200b)와 상기 상부 트랜치(102)의 제 2 측벽(102b) 사이는 제 2 이격 거리(G2)를 가질 수 있다. 상기 제 1 이격 거리(G1)와 상기 제 2 이격 거리(G2)는 동일할 수 있다.
상기 광전 변환기(300)는 상기 제 1 홀(611h), 상기 제 3 홀(613h) 및 상기 제 4 홀(614h)에 의해 상기 제 2 영역(DA)에 형성될 수 있다. 이에 따라, 상기 광전 변환기(300)는 상기 제 3 수평 폭(W3)을 가질 수 있다.
상기 제 1 포토 레지스트 패턴(610)의 상기 제 3 홀(613h)은 상기 게르마늄 패턴(325)의 상기 결정 결함 영역(F)을 노출시킬 수 있다. 이에 따라, 상기 도파로(200), 상기 광전 변환기(300) 및 상기 투광 절연막(145)를 형성하는 공정은 결정 결함 영역(F)을 제거하는 공정을 포함할 수 있다. 따라서, 상기 광전 변환기(300)는 결정 결함을 포함하지 않을 수 있다.
상기 광전 변환기(300)는 상기 상부 트랜치(102)의 상기 제 1 측벽(102a)을 향한 제 1 측면(300a), 상기 상부 트랜치(102)의 상기 제 2 측벽(102b)을 향한 제 2 측면(300b), 상기 도파로(200)를 향한 제 1 끝면(300c) 및 상기 상부 트랜치(102)의 종단 측벽(102f)을 향한 제 2 끝면(300d)을 포함할 수 있다. 이에 따라, 상기 광전 변환기(300)의 상기 제 1 끝면(300c)은 상기 도파로(200)의 끝면(200f)과 마주볼 수 있다. 상기 광전 변환기(300)의 상기 제 2 끝면(300d)은 상기 상부 트랜치(102)의 상기 종단 측벽(102f)과 마주볼 수 있다.
상기 광전 변환기(300)의 상기 제 1 측면(300a)와 상기 상부 트랜치(102)의 상기 제 1 측벽(102a) 사이는 상기 제 1 이격 거리(G1)를 가질 수 있다. 상기 광전 변환기(300)의 상기 제 2 측면(300b)와 상기 상부 트랜치(102)의 상기 제 2 측벽(102b) 사이는 제 3 이격 거리(G3)를 가질 수 있다.
상기 광전 변환기(300)의 상기 제 2 끝면(300d)과 상기 상부 트랜치(102)의 상기 종단 측벽(102f) 사이는 상기 제 3 수평 길이(L3)를 가질 수 있다. 상기 광전 변환기(300)는 제 2 수평 길이(L2)를 가질 수 있다. 상기 제 2 수평 길이(L2)는 상기 제 1 수평 길이(L1)에서 상기 제 3 수평 길이(L3)의 두 배를 뺀 값일 수 있다.
상기 투광 절연막(145)은 상기 제 1 홀(611h)와 상기 제 3 홀(613h)에 의해 형성될 수 있다. 상기 투광 절연막(145)은 상기 제 2 영역(DA)에 위치할 수 있다. 상기 투광 절연막(145)은 상기 도파로(200)의 상기 끝면(200f)과 상기 광전 변환기(300)의 상기 제 1 끝면(300c) 사이에 위치할 수 있다. 상기 투광 절연막(145)은 상기 스페이서(141)와 동일한 수평 길이를 가질 수 있다. 예를 들어, 상기 투광 절연막(145)은 상기 제 3 수평 길이(L3)를 가질 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 27a 및 27b에 도시된 바와 같이, 상기 캡핑층(130)을 제거하는 공정을 포함할 수 있다.
상기 캡핑층(130)을 제거하는 공정은 상기 투광 절연막(145)의 상면을 평탄화하는 공정을 포함할 수 있다. 이에 따라, 상기 투광 절연막(145)의 상면은 상기 광전 변환기(300)의 상면과 동일 레벨을 가질 수 있다. 이를 위해, 상기 캡핑층(130)을 제거하는 공정은 상기 기판(100)의 상면이 노출되도록 상기 캡핑층(130)을 평탄화하는 공정을 포함할 수 있다. 상기 캡핑층(130)을 평탄화하는 공정은 화학적 기계적 연마(CMP) 공정을 포함할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 28a 및 28b에 도시된 바와 같이, 상기 기판(100) 상에 제 2 포토 레지스트 패턴(620)을 형성하는 공정을 포함할 수 있다.
상기 제 2 포토 레지스트 패턴(620)은 상기 광전 변환기(300)의 제 1 도핑 영역(300P)을 노출시키는 제 5 홀(620h)을 포함할 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 제 2 포토 레지스트 패턴(620)을 이용하여 제 1 불순물을 도핑하는 공정을 포함할 수 있다.
상기 제 1 불순물을 도핑하는 공정은 상기 제 1 도핑 영역(300P)에 상기 제 1 불순물을 주입하는 공정을 포함할 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 제 2 포토 레지스트 패턴(620)을 제거하는 공정을 포함할 수 있다.
이어서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 29a 및 29b에 도시된 바와 같이, 상기 기판(100) 상에 제 3 포토 레지스트 패턴(630)을 형성하는 공정을 포함할 수 있다.
상기 제 3 포토 레지스트 패턴(630)은 상기 광전 변환기(300)의 제 2 도핑 영역(300N)을 노출시키는 제 6 홀(630h)을 포함할 수 있다.
다음으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 제 3 포토 레지스트 패턴(630)을 이용하여 제 2 불순물을 도핑하는 공정을 포함할 수 있다.
상기 제 2 불순물을 도핑하는 공정은 상기 제 2 도핑 영역(300N)에 상기 제 2 불순물을 주입하는 공정을 포함할 수 있다. 상기 제 2 불순물은 상기 제 1 불순물과 다른 도전형의 불순물일 수 있다. 예를 들어, 상기 제 1 도핑 영역(300P)은 P형 불순물을 포함하고, 상기 제 2 도핑 영역(300N)은 N형 불순물을 포함할 수 있다.
상기 제 2 도핑 영역(300N)은 상기 제 1 도핑 영역(300P)과 이격될 수 있다. 상기 제 1 도핑 영역(300P)과 상기 제 2 도핑 영역(300N)을 제외한 영역은 진성 영역(300I)일 수 있다. 즉, 상기 진성 영역(300I)은 상기 제 1 도핑 영역(300P) 및 상기 제 2 도핑 영역(300N) 사이에 위치할 수 있다.
계속해서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 30a 및 30b에 도시된 바와 같이, 상기 제 3 포토 레지스트 패턴(630)을 제거하는 공정을 포함할 수 있다.
마지막으로, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법은 도 1a 내지 1c에 도시된 바와 같이, 상기 도파로(200) 및 상기 광전 변환기(300) 상에 상부 클래딩 절연막(160)을 형성하는 공정을 포함할 수 있다.
상기 상부 클래딩 절연막(160)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다. 상기 상부 클래딩 절연막(160)은 상기 투광 절연막(145)과 동일 물질을 포함할 수 있다.
(제 8 실시 예)
도 31a 내지 33a는 본 발명의 제 2 실시 예에 따른 광 입출력 소자의 제조 방법을 나타낸 X축 방향의 단면도들이다. 도 31b 내지 33b는 본 발명의 제 2 실시 예에 따른 광 입출력 소자의 제조 방법을 나타낸 Y축 방향의 단면도들이다.
이하에서는 도 2a 내지 2c, 도 31a 내지 33a 및 31b 내지 33b를 참조하여, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법과 다른 점을 중심으로, 본 발명의 제 2 실시 예에 따른 광 입출력 소자의 제조 방법을 설명한다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법과 동일 또는 유사한 공정에 대한 구체적인 설명은 생략한다.
먼저, 본 발명의 제 2 실시 예에 따른 광 입출력 소자의 제조 방법은 도 31a 및 31b에 도시된 바와 같이, 기판(100)에 하부 트랜치(101) 및 상기 하부 트랜치(10) 상에 위치하는 상부 트랜치(102)를 형성하는 공정을 포함할 수 있다.
상기 하부 트랜치(101) 및 상기 상부 트랜치(102)를 형성하는 공정은 상기 하부 클래딩 절연막(125) 및 실리콘 패턴(225)이 형성된 상기 기판(100)의 제 2 영역(DA)에 제 2 트랜치(104)를 형성하는 공정을 포함할 수 있다.
상기 제 2 트랜치(104)의 제 1 측벽(104a)은 상기 하부 트랜치(101)의 제 1 측벽(101a)과 수직 정렬되지 않을 수 있다. 예를 들어, 상기 제 2 트랜치(104)의 상기 제 1 측벽(104a)은 상기 하부 트랜치(101)의 상기 제 1 측벽(101a)으로부터 X축 방향으로 이격될 수 있다. 상기 제 2 트랜치(104)의 상기 제 1 측벽(104a)과 상기 하부 트랜치(101)의 상기 제 1 측벽(101a) 사이는 제 4 이격 거리(G4)를 가질 수 있다.
또한, 상기 제 2 트랜치(104)의 종단 측벽(104f)은 상기 하부 트랜치(101)의 종단 측벽(101f)과 수직 정렬되지 않을 수 있다. 예를 들어, 상기 제 2 트랜치(104)의 상기 종단 측벽(104f)은 상기 하부 트랜치(101)의 종단 측벽(101f)으로부터 -Y축 방향으로 이격될 수 있다. 상기 제 2 트랜치(104)의 상기 종단 측벽(104f)과 상기 하부 트랜치(101)의 종단 측벽(101f) 사이는 제 3 수평 길이(L3)를 가질 수 있다. 상기 제 4 이격 거리(G4)는 상기 제 3 수평 길이(L3)와 동일한 값일 수 있다.
이어서, 본 발명의 제 2 실시 예에 따른 광 입출력 소자의 제조 방법은 도 32a 및 32b에 도시된 바와 같이, 상기 기판(100) 상에 제 3 절연층(140)을 형성하는 공정을 포함할 수 있다.
다음으로, 본 발명의 제 2 실시 예에 따른 광 입출력 소자의 제조 방법은 도 33a 및 33b에 도시된 바와 같이, 상기 제 2 트랜치(104)의 측벽을 따라 위치하는 스페이서(141)를 형성하는 공정을 포함할 수 있다.
상기 스페이서(141)는 상기 제 3 수평 길이(L3)를 가질 수 있다. 상기 스페이서(141)가 상기 제 3 수평 길이(L3)보다 짧은 수평 길이를 가지면, 상기 제 2 트랜치(104)에 의해 상기 하부 트랜치(101)의 상기 종단 측벽(101f)에 인접한 상기 기판(100)의 상면이 노출될 수 있다. 이에 따라, 후속되는 제 1 게르마늄층(310)을 결정화하는 공정 시, 노출된 상기 기판(100)의 상면이 결정화 시드가 될 수 있다. 결과적으로, 후속 공정에 의해 형성되는 광전 변화기(300)에 결정 결함이 포함될 수 있다.
(제 9 실시 예)
도 34a 내지 48a는 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 X축 방향의 단면도들이다. 도 34b 내지 48b는 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법을 순차적으로 나타낸 Y축 방향의 단면도들이다.
이하에서는 도 34a 내지 48a 및 34b 내지 48b를 참조하여, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법과 다른 점을 중심으로, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법을 설명한다. 따라서, 본 발명의 제 1 실시 예에 따른 광 입출력 소자의 제조 방법과 동일 또는 유사한 공정에 대한 구체적인 설명은 생략한다.
먼저, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 34a 내지 34b에 도시된 바와 같이, 제 1 절연층(110)이 형성된 기판(100)에 하부 클래딩 절연막(125) 및 실리콘 패턴(225)을 포함하는 제 1 트랜치(103)를 형성하는 공정을 포함할 수 있다.
이어서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 기판(100) 상에 제 4 절연층(710)을 형성하는 공정을 포함할 수 있다.
상기 제 4 절연층(710)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다. 상기 제 4 절연층(710)은 상기 제 1 절연층(110)과 다른 식각 선택비를 가질 수 있다. 예를 들어, 상기 제 1 절연층(110)은 실리콘 질화막을 포함하고, 상기 제 4 절연층(110)은 실리콘 산화막을 포함할 수 있다.
다음으로, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 35a 및 35b에 도시된 바와 같이, 상기 기판(100) 상에 제 4 포토 레지스트 패턴(810)을 형성하는 공정을 포함할 수 있다.
상기 제 4 포토 레지스트 패턴(810)은 제 8 이격 거리(G8)를 갖는 제 7 홀(811h), 제 9 이격 거리(G9)를 갖는 제 8 홀(812h) 및 제 11 이격 거리(G11)를 갖는 제 9 홀(813h)을 포함할 수 있다. 상기 제 9 홀(813h)은 제 9 수평 길이(L9)를 가질 수 있다. 상기 제 11 이격 거리(G11)는 상기 제 2 수평 폭(W2)보다 큰 값을 가질 수 있다. 상기 제 9 수평 길이(L9)는 제 1 수평 길이(L1)보다 클 수 있다.
상기 제 7 홀(811h), 상기 제 8 홀(812h) 및 상기 제 9 홀(813h)은 상기 제 1 트랜치(103)의 제 1 측벽(103a), 제 2 측벽(103b) 및 종단 측벽(103f)을 노출시킬 수 있다.
계속해서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 36a 및 36b에 도시된 바와 같이, 상기 제 4 포토 레지스트 패턴(810)을 이용하여 도파로(200)를 형성하는 공정을 포함할 수 있다.
상기 도파로(200)는 제 2 수직 깊이(d2) 및 상기 제 3 수평 폭(W3)을 가질 수 있다. 상기 도파로(200)의 제 1 측면(200a)와 상기 상부 트랜치(102)의 제 1 측벽(102a) 사이는 제 1 이격 거리(G1)를 가질 수 있다. 상기 도파로(200)의 제 2 측면(200b)와 상기 상부 트랜치(102)의 제 2 측벽(102b) 사이는 제 2 이격 거리(G2)를 가질 수 있다. 상기 제 1 이격 거리(G1)와 상기 제 2 이격 거리(G2)는 동일할 수 있다.
상기 도파로(200)를 형성하는 공정은 상기 제 4 포토 레지스트 패턴(810)의 상기 제 9 홀(813h)을 이용하여 상기 제 2 영역(DA)의 제 1 실리콘 패턴(225)을 제거하는 공정을 포함할 수 있다.
이어서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 37a 및 37b에 도시된 바와 같이, 상기 제 1 트랜치(103)을 채우는 제 5 절연층(720)을 형성하는 공정을 포함할 수 있다.
상기 제 5 절연층(720)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다. 상기 제 5 절연층(720)은 상기 하부 클래딩 절연막(125)과 동일 물질을 포함할 수 있다.
다음으로, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 38a 및 38b에 도시된 바와 같이, 상기 제 1 트랜치(103)을 채우는 제 2 절연 패턴(725)을 형성하는 공정을 포함할 수 있다.
상기 제 2 절연 패턴(725)을 형성하는 공정은 상기 제 1 절연층(110)의 상면이 노출되도록 상기 제 4 절연층(710) 및 상기 제 5 절연층(720)을 평탄화하는 공정을 포함할 수 있다. 상기 도파로(200)의 상면은 상기 제 1 절연층(110)의 상면보다 낮은 레벨을 가질 수 있다. 이에 따라, 상기 도파로(200)의 상면에는 제 4 절연층(710)이 잔존할 수 있다.
계속해서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 39a 및 39b에 도시된 바와 같이, 상기 기판(100) 상에 제 5 포토 레지스트 패턴(820)을 형성하는 공정을 포함할 수 있다.
상기 제 5 포토 레지스트 패턴(820)은 제 10 홀(820h)을 포함할 수 있다. 상기 제 10 홀(820h)는 제 6 수평 폭(W6) 및 제 10 수평 길이(L10)를 가질 수 있다. 상기 제 6 수평 폭(W6)은 상기 제 3 수평 폭(W3)보다 넓을 수 있다. 상기 제 10 수평 길이(L8)는 상기 제 1 트랜치(103)의 제 1 수평 길이(L1)보다 짧을 수 있다. 상기 제 10 홀(820h)은 상기 기판(100)의 상기 제 2 영역(DA)에 위치할 수 있다. 상기 제 10 홀(820h)은 상기 도파로(200)의 끝면(200f)과 수직 정렬되는 측벽을 포함할 수 있다.
상기 제 5 포토 레지스트 패턴(820)은 상기 제 1 트랜치(103)의 종단 측벽(103f)을 덮을 수 있다. 즉, 상기 제 10 홀(820h)은 상기 제 1 트랜치(103)의 상기 종단 측벽(103f)을 노출시키지 않을 수 있다.
이어서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 40a 및 40b에 도시된 바와 같이, 상기 제 5 포토 레지스트 패턴(802)을 이용하여 제 3 트랜치(105)를 형성하는 공정을 포함할 수 있다.
상기 제 3 트랜치(105)는 상기 기판(100)의 상기 제 2 영역(DA)에 위치할 수 있다. 상기 제 3 트랜치(105)는 상기 도파로(200)의 상기 끝면(200f)을 노출시킬 수 있다. 상기 제 3 트랜치(105)는 상기 제 6 수평 폭(W6) 및 상기 제 10 수평 길이(L10)을 가질 수 있다.
상기 제 3 트랜치(105)는 상기 제 1 트랜치(103)의 제 1 측벽(103a)을 향한 제 1 측벽(105a), 상기 제 1 트랜치(103)의 제 2 측벽(103b)을 향한 제 2 측벽(105b) 및 상기 제 1 트랜치(103)의 상기 종단 측벽(103f)을 향한 종단 측벽(105f)을 포함할 수 있다.
상기 제 3 트랜치(105)의 상기 제 1 측벽(105a)과 상기 제 1 트랜치(103)의 상기 제 1 측벽(103a) 사이는 제 6 이격 거리(L6)를 가질 수 있다. 상기 제 3 트랜치(105)의 상기 제 2 측면(105b)과 상기 제 1 트랜치(103)의 상기 제 2 측벽(103b) 사이는 제 7 이격 거리(G7)를 가질 수 있다. 상기 제 6 이격 거리(G6)는 상기 제 7 이격 거리(G7)와 동일할 수 있다. 상기 제 6 이격 거리(G6)는 상기 제 1 이격 거리(G1)보다 작을 수 있다. 상기 제 7 이격 거리(G7)는 상기 제 2 이격 거리(G2)보다 작을 수 있다.
상기 제 3 트랜치(105)의 상기 종단 측벽(105f)과 상기 제 1 트랜치(101)의 상기 종단 측벽(101f) 사이는 제 6 수평 길이(L6)를 가질 수 있다. 즉, 상기 상기 제 3 트랜치(105)의 상기 종단 측벽(105f)과 상기 제 1 트랜치(101)의 상기 종단 측벽(101f) 사이에 위치하는 제 2 절연 패턴(725)은 상기 제 6 수평 길이(L6)를 가질 수 있다.
다음으로, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 41a 및 41b에 도시된 바와 같이, 상기 제 3 트랜치(105)를 채우는 제 3 게르마늄층(410)을 형성하는 공정을 포함할 수 있다.
상기 제 3 게르마늄층(410)을 형성하는 공정은 상기 제 3 트랜치(105)를 채우는 비정질 게르마늄(amorphous-germanium)층을 형성하는 공정을 포함할 수 있다. 상기 제 3 게르마늄층(410)을 형성하는 공정은 화학 기상 증착(CVD) 공정을 포함할 수 있다.
계속해서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 42a 및 42b에 도시된 바와 같이, 상기 제 3 게르마늄층(410)을 결정화하여 제 4 게르마늄층(420)을 형성하는 공정을 포함할 수 있다.
상기 제 4 게르마늄층(420)을 형성하는 공정은 상기 제 3 게르마늄층(410)을 급속 열처리(RTA) 방법 또는 레이저 결정화 방법을 이용하여 결정화하는 공정을 포함할 수 있다. 상기 레이저 결정화 방법은 레이저 측면 선택 성장(LEF) 방법을 포함할 수 있다. 이 경우, 상기 도파로(200)의 상기 끝면(200f)은 결정화 시드(seed) 역할을 할 수 있다.
즉, 상기 제 4 게르마늄층(420)을 형성하는 공정은 상기 도파로(200)의 상기 끝면(200f)을 결정화 시드로 상기 제 3 게르마늄층(410)의 일부를 결정화하는 공정을 포함할 수 있다. 이에 따라, 상기 제 4 게르마늄층(420)은 상기 도파로(200)의 상기 끝면(200f)에 인접하게 위치하는 결정 결함 영역(F)을 포함할 수 있다.
상기 제 1 절연층(110) 상에 위치하는 상기 제 3 게르마늄층(410)은 결정화 시드없이 결정화될 수 있다. 이에 따라, 상기 제 4 게르마늄층(420)은 단결정 게르마늄 영역(420a) 및 다결정 게르마늄 영역(420b)을 포함할 수 있다. 상기 단결정 게르마늄 영역(410a)은 상기 제 3 트랜치(105)의 내부 및 상기 제 3 트랜치(105)의 상부에 위치할 수 있다. 상기 다결정 게르마늄 영역(320b)은 상기 제 1 절연층(110) 상에 위치할 수 있다.
이어서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 43a 및 43b에 도시된 바와 같이, 상기 제 3 트랜치(105)를 채우는 예비 광전 변환기(400)를 형성하는 공정을 포함할 수 있다.
상기 예비 광전 변환기(400)를 형성하는 공정은 상기 제 4 게르마늄층(420)을 평탄화하는 공정을 포함할 수 있다. 이에 따라, 상기 예비 광전 변환기(400)는 상기 도파로(200)에 인접하게 위치하는 결정 결함 영역(F)을 포함할 수 있다. 상기 제 4 게르마늄층(420)을 평탄화하는 공정은 화학적 기계적 연마(CMP) 공정을 포함할 수 있다.
다음으로, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 44a 및 44b에 도시된 바와 같이, 상기 예비 광전 변환기(400)를 리세스하는 공정을 포함할 수 있다.
상기 예비 광전 변환기(400)을 리세스하는 공정은 상기 예비 광전 변환기(400)의 상면을 제 3 수직 두께(T3)만큼 리세스하는 공정을 포함할 수 있다. 이에 따라, 상기 예비 광전 변환기(400)의 상면은 상기 기판(100)의 상면과 동일 레벨을 가질 수 있다. 상기 게르마늄 패턴(325)은 상기 제 2 수직 깊이(d2)와 동일한 값의 수직 두께를 가질 수 있다.
계속해서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 45a 및 45b에 도시된 바와 같이, 상기 기판(100)의 상면이 노출되도록 상기 제 1 절연층(110)을 제거하는 공정을 포함할 수 있다.
상기 제 1 절연층(110)을 제거하는 공정은 상기 제 2 절연 패턴(725)의 상면을 평탄화하는 공정을 포함할 수 있다. 이에 따라, 상기 제 2 절연 패턴(725)의 상면은 상기 광전 변환기(300)의 상면과 동일 레벨을 가질 수 있다. 이를 위해, 상기 제 1 절연층(110)을 제거하는 공정은 상기 기판(100)의 상면이 노출되도록 상기 제 1 절연층(110)을 평탄화하는 공정을 포함할 수 있다. 상기 제 1 절연층(130)을 평탄화하는 공정은 화학적 기계적 연마(CMP) 공정을 포함할 수 있다.
이어서, 본 발명의 제 6 실시 에에 따른 광 입출력 소자의 제조 방법은 도 46a 및 46b에 도시된 바와 같이, 상기 도파로(200) 및 상기 예비 광전 변환기(400) 상에 제 6 포토 레지스트 패턴(830)을 형성하는 공정을 포함할 수 있다.
상기 제 6 포토 레지스트 패턴(830)은 제 5 수평 길이(L5)를 갖는 제 11 홀(830h)을 포함할 수 있다. 상기 제 11 홀(830h)은 상기 도파로(200)의 상기 끝면(200f)에 인접한 상기 광전 변환기(300)의 상기 결정 결함 영역(F)을 노출시킬 수 있다.
다음으로, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 47a 및 47b에 도시된 바와 같이, 상기 제 6 포토 레지스트 패턴(830)을 이용하여 광전 변환기(300)를 형성하는 공정을 포함할 수 있다.
상기 광전 변환기(300)를 형성하는 공정은 상기 제 6 포토 레지스트 패턴(830)을 이용하여 상기 예비 광전 변환기(400)의 상기 결정 결함 영역(F)을 제거하는 공정을 포함할 수 있다. 이에 따라, 상기 광전 변환기(300)는 결정 결함을 포함하지 않을 수 있다.
상기 광전 변환기(300)는 제 7 수평 길이(L7)를 가질 수 있다. 상기 제 7 수평 길이(L7)는 상기 제 1 수평 길이(L1)에서 상기 제 5 수평 길이(L5) 및 상기 제 6 수평 길이(L6)를 뺀 값일 수 있다.
계속해서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 48a 및 48b에 도시된 바와 같이, 상기 광전 변환기(300)와 상기 도파로(200) 사이에 투광 절연막(145)을 형성하는 공정을 포함할 수 있다.
상기 투광 절연막(145)을 형성하는 공정은 열 산화 공정 또는 화학 기상 증착(CVD) 공정을 포함할 수 있다. 상기 투광 절연막(145)을 형성하는 공정은 화학적 기계적 연마(CMP) 공정을 포함할 수 있다. 상기 투광 절연막(145)은 상기 제 5 수평 길이(L6)를 가질 수 있다.
이어서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 도 6a 내지 6c에 도시된 바와 같이, 상기 광전 변환기(300)에 제 1 도핑 영역(300P) 및 제 2 도핑 영역(300N)을 형성하는 공정을 포함할 수 있다.
마지막으로, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 도파로(200) 및 상기 광전 변환기(300) 상에 상부 클래딩 절연막(160)을 형성하는 공정을 포함할 수 있다.
여기서, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 결정 결함 영역(F)을 제거한 후, 상기 상부 클래딩 절연막(160)을 형성할 수 있다. 이 경우, 상기 상부 클래딩 절연막(160)은 상기 도파로(200)와 상기 광전 변환기(300) 사이를 채울 수 있다. 즉, 본 발명의 제 6 실시 예에 따른 광 입출력 소자의 제조 방법은 상기 투광 절연막(145)과 상기 상부 클래딩 절연막(160)을 동시에 형성할 수 있다.
(제 10 실시 예)
도 49는 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 메모리 소자를 나타낸 구성도이다.
도 49를 참조하면, 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 메모리 소자(1000)는 메모리 기판(1100), 다수의 메모리 셀들(1200) 및 입출력 모듈(1300)을 포함할 수 있다. 상기 메모리 기판(1100)은 벌크 실리콘 웨이퍼(bulk silicon wafer)일 수 있다.
상기 다수의 메모리 셀들(1200)은 디램(dynamic random access memory; DRAM), 에스램(static random access memory; SRAM), 플래시 메모리(flash memory), 상변화 메모리(phase change memory), 엠램(magnetic random access memory; MRAM) 또는 알램(resistive random access memory; RRAM)일 수 있다.
상기 입출력 모듈(1300)은 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함할 수 있다. 예를 들어, 상기 입출력 모듈(1300)은 상기 메모리 기판(1100)에 매립된 도파로, 커플러 및 광전 변환기를 포함하는 광 입출력 소자를 포함할 수 있다. 이에 따라, 상기 입출력 모듈(1300)은 종래와 비교하여 우수한 신뢰성을 보일 수 있다.
상기 메모리 소자(1000)는 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 상기 입출력 모듈(1300)에 의해 인접한 전자 소자 또는 메모리 소자(1000)와 광학적으로 데이터를 송수신할 수 있다. 이에 따라, 상기 메모리 소자(1000)는 안정적이고 빠르게 데이터를 송수신할 수 있다.
(제 11 실시 예)
도 50은 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 반도체 모듈을 나타낸 구성도이다.
도 50을 참조하면, 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 반도체 모듈(2000)은 모듈 기판(2100), 다수의 반도체 패키지들(2200), 제어 칩 패키지(2300) 및 다수의 입출력 모듈들(2400)을 포함할 수 있다. 상기 다수의 반도체 패키지들(2200) 및 상기 제어 칩 패키지(2300)는 상기 입출력 모듈들(2400)에 전기적으로 접속될 수 있다.
상기 다수의 반도체 패키지들(2200)은 휘발성 메모리 칩, 비휘발성 메모리 칩 또는 이들의 조합을 포함할 수 있다. 상기 휘발성 메모리 칩은 디램(DRAM) 및 에스램(SRAM)을 포함할 수 있다. 상기 비휘발성 메모리 칩은 플래시 메모리(flash memory), 상변화 메모리(phase change memory), 엠램(MRAM) 및 알램(RRAM)을 포함할 수 있다. 상기 반도체 모듈(2000)은 상기 제어 칩 패키지(2200)를 포함하지 않을 수 있다. 이에 따라, 상기 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 반도체 모듈(2000)은 메모리 모듈(memory module)일 수 있다. 예를 들어, 상기 반도체 모듈(2000)은 메모리 카드(memory card)일 수 있다
상기 다수의 입출력 모듈들(2400)은 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함할 수 있다. 예를 들어, 상기 다수의 입출력 모듈들(2400)은 상기 모듈 기판(2100)에 매립된 도파로, 커플러 및 광전 변환기를 포함하는 광 입출력 소자를 포함할 수 있다. 이에 따라, 상기 다수의 입출력 모듈들(2400)은 종래와 비교하여 우수한 신뢰성을 보일 수 있다.
상기 반도체 모듈(2000)은 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 상기 다수의 입출력 모듈들(2400)에 의해 외부 전자 기기와 광학적으로 데이터를 송수신할 수 있다. 이에 따라, 상기 반도체 모듈(2000)은 안정적이고 빠르게 데이터를 송수신할 수 있다.
또한, 상기 다수의 반도체 패키지들(2200)은 각각 본 발명의 제 7 실시 예에 도시된 바와 같이, 메모리 소자를 포함할 수 있다. 즉, 상기 다수의 반도체 패키지들(2200)은 각각 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함할 수 있다. 이에 따라 상기 다수의 반도체 패키지들(2200)은 광학적으로 상호 연결될 수 있다. 즉, 상기 반도체 모듈(2000)은 상기 다수의 반도체 패키지들(2200) 사이에서 데이터가 안정적이고 빠르게 송수신되도록 할 수 있다.
(제 12 실시 예)
도 51은 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 전자 장치를 나타낸 구성도이다.
도 51을 참조하면, 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 전자 장치(4000)는 인터페이스(4100), 컨트롤러(4200), 메모리(4300) 및 외부 입력/출력 장치(4400)를 포함할 수 있다. 상기 인터페이스(4100)는 버스(4500)를 통해서 상기 컨트롤러(4200), 상기 메모리(4300) 및 상기 외부 입력/출력 장치(4400)와 전기적으로 접속할 수 있다.
상기 전자 장치(4000)는 개인 휴대용 정보 단말기(Personal Digital Assistant; PDA), 휴대용 컴퓨터(Portable computer), 웹 타블렛(web tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone) 및 디지털 뮤직 플레이어(Digital Music Player)를 포함할 수 있다.
상기 인터페이스(4100)는 외부 시스템(External System)과 데이터를 통신(communicating)할 수 있다. 즉, 상기 인터페이스(4100)는 데이터를 통신 네트워크(network)로 송출하거나, 통신 네트워크로부터 데이터를 받는 역할을 할 수 있다. 상기 인터페이스(4100)는 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함할 수 있다. 상기 인터페이스(4100)는 광 신호를 이용하여 상기 외부 시스템과 데이터를 통신할 수 있다. 이에 따라, 상기 인터페이스(4100)는 종래와 비교하여 우수한 신뢰성을 보일 수 있다.
상기 컨트롤러(4200)는 마이크로 프러세서(Microprocessor), 디지털 프로세서(Digital Processor), 마이크로 컨트롤러(Microcontroller) 또는 이와 유사한 다른 프로세스 장치들을 포함할 수 있다. 상기 외부 입력/출력 장치(4400)는 키패드(key pad), 키보드(key board) 및 표시 장치(display)일 수 있다.
상기 메모리(4300)는 상기 컨트롤러(4200)에 의해 수행된 명령(command)을 저장하는 데 사용될 수 있다. 상기 메모리(4300)는 상기 인터페이스(4100)와 광학적으로 연결될 수 있다. 이 경우, 상기 메모리(4300)는 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 메모리 소자일 수 있다. 예를 들어, 상기 메모리(4300)는 상기 메모리 기판(미도시)에 도파로, 커플러 및 광전 변환기가 매립된 광 입출력 소자를 포함할 수 있다. 이에 따라, 상기 메모리(4300)와 상기 인터페이스(4100) 사이의 데이터 통신은 종래와 비교하여 우수한 신뢰성을 보일 수 있다.
상기 전자 장치(4000)는 본 발명의 기술적 사상에 따른 광 입출력 소자를 포함하는 상기 인터페이스(4100)에 의해 외부 시스템과 광학적으로 데이터를 송수신할 수 있다. 이에 따라, 상기 전자 장치(4000)는 안정적이고 빠르게 데이터를 송수신할 수 있다.
100 : 기판 101 : 하부 트랜치
102 : 상부 트랜치 125 : 하부 클래딩 절연막
200 : 도파로 300 : 광전 변환기

Claims (10)

  1. 상부 트랜치를 포함하는 기판;
    상기 기판의 상기 상부 트랜치 내에 위치하는 도파로;
    상기 기판의 상기 상부 트랜치 내에 위치하며, 상기 도파로의 끝면과 광학적으로 연결되는 광전 변환기; 및
    상기 도파로의 끝면과 상기 광전 변환기의 제 1 끝면 사이에 위치하는 투광 절연막을 포함하는 광 입출력 소자.
  2. 제 1 항에 있어서,
    상기 기판은 상기 도파로가 위치하는 제 1 영역 및 상기 광전 변환기가 위치하는 제 2 영역을 포함하되, 상기 상부 트랜치는 상기 제 2 영역에서의 수평 폭이 상기 제 1 영역에서의 수평 폭보다 넓은 광 입출력 소자.
  3. 제 2 항에 있어서,
    상기 상부 트랜치의 제 1 측벽과 상기 도파로의 제 1 측면 사이의 이격 거리는 상기 상부 트랜치의 상기 제 1 측벽과 상기 광전 변환기의 제 1 측면 사이의 이격 거리와 동일한 광 입출력 소자.
  4. 제 2 항에 있어서,
    상기 상부 트랜치의 상기 제 2 영역에서의 수평 길이는 상기 광전 변환기의 수평 길이와 상기 투광 절연막의 수평 길이의 합보다 긴 광 입출력 소자.
  5. 제 4 항에 있어서,
    상기 광전 변환기의 제 2 끝면과 상기 상부 트랜치 사이의 이격 거리는 상기 투광 절연막의 수평 길이와 동일한 광 입출력 소자.
  6. 제 2 항에 있어서,
    상기 상부 트랜치의 하부에 위치하는 하부 트랜치를 더 포함하되, 상기 하부 트랜치는 상기 제 1 영역에서의 수평 폭과 상기 제 2 영역에서의 수평 폭이 동일한 광 입출력 소자.
  7. 제 6 항에 있어서,
    상기 하부 트랜치의 제 1 측벽은 상기 상부 트랜치의 제 1 측벽과 수직 정렬되는 광 입출력 소자.
  8. 제 6 항에 있어서,
    상기 하부 트랜치의 수평 폭은 상기 상부 트랜치의 상기 제 1 영역에서의 수평 폭과 동일한 광 입출력 소자.
  9. 제 6 항에 있어서,
    상기 기판은 상기 제 2 영역에 위치하며, 상기 상부 트랜치에 의해 노출되는 시드 영역을 포함하는 광 입출력 소자.
  10. 제 1 항에 있어서,
    상기 광전 변환기의 수평 폭은 상기 도파로의 수평 폭과 동일한 광 입출력 소자.
KR1020110092652A 2011-09-14 2011-09-14 광 입출력 소자 및 그의 제조 방법 KR20130029293A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110092652A KR20130029293A (ko) 2011-09-14 2011-09-14 광 입출력 소자 및 그의 제조 방법
US13/614,730 US8901694B2 (en) 2011-09-14 2012-09-13 Optical input/output device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110092652A KR20130029293A (ko) 2011-09-14 2011-09-14 광 입출력 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130029293A true KR20130029293A (ko) 2013-03-22

Family

ID=47829090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110092652A KR20130029293A (ko) 2011-09-14 2011-09-14 광 입출력 소자 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US8901694B2 (ko)
KR (1) KR20130029293A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120137840A (ko) * 2011-06-13 2012-12-24 삼성전자주식회사 매립형 광 입출력 소자 및 그의 제조 방법
EP2908341B1 (en) * 2014-02-18 2018-07-11 ams AG Semiconductor device with surface integrated focusing element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747860A (en) * 1995-03-13 1998-05-05 Nec Corporation Method and apparatus for fabricating semiconductor device with photodiode
KR20000027652A (ko) 1998-10-28 2000-05-15 김영환 광전소자 및 그 제조방법
US6897498B2 (en) 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
WO2009058470A1 (en) * 2007-10-30 2009-05-07 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating butt-coupled electro-absorptive modulators
US8188512B2 (en) 2008-12-03 2012-05-29 Electronics And Telecommunications Research Institute Growth of germanium epitaxial thin film with negative photoconductance characteristics and photodiode using the same
KR101213228B1 (ko) 2008-12-03 2012-12-17 한국전자통신연구원 네가티브 광전도 특성을 갖는 게르마늄 단결정 박막의 성장법 및 이를 이용한 광검출기
US8053790B2 (en) * 2009-02-19 2011-11-08 Kotusa, Inc. Optical device having light sensor employing horizontal electrical field
KR101683770B1 (ko) 2010-07-28 2016-12-08 삼성전자주식회사 광검출기 구조체 형성방법

Also Published As

Publication number Publication date
US20130062719A1 (en) 2013-03-14
US8901694B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
US10955692B2 (en) Optoelectronic component
US10466415B2 (en) Semiconductor device and method of manufacturing the same
TWI529912B (zh) 用於以矽爲基的光子積體電路之具有凹入鏡的低電壓突崩式光二極體
US9927573B2 (en) Semiconductor device
US9103974B2 (en) Semiconductor devices having optical transceiver
US11747556B2 (en) Integrated circuit device including photoelectronic element
KR20120137840A (ko) 매립형 광 입출력 소자 및 그의 제조 방법
US8867882B2 (en) Optical input/output device for photo-electric integrated circuit device and method of fabricating same
US9231372B2 (en) Semiconductor laser and method of fabricating the same
KR20150015965A (ko) 광 스위칭 소자 및 그의 제조 방법
KR20130029293A (ko) 광 입출력 소자 및 그의 제조 방법
KR20120015929A (ko) 광전 집적 회로 장치 및 그 형성 방법
TWI549259B (zh) 全集成主被動積體光學於矽基積體電路及其製作方法
JP2006032564A (ja) Ｍｏｓ電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップおよびデータ処理装置
CN110361810A (zh) 光学集成电路
JP2006171157A (ja) 光導波装置、光導波モジュール及び光・電気複合デバイス
US8139907B2 (en) Optoelectronic device and method of forming the same
TWI787807B (zh) 光電子元件與其形成方法
KR20110062393A (ko) 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법
JP2006133723A (ja) 光導波モジュール及び光・電気複合デバイス、並びにこれらの製造方法
CN102122034A (zh) 光电元件及其形成方法
KR20130136788A (ko) 반도체 소자 제조 방법
US20170068047A1 (en) Semiconductor device and method for manufacturing the same
JP2017050298A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application