CN102122034A - 光电元件及其形成方法 - Google Patents
光电元件及其形成方法 Download PDFInfo
- Publication number
- CN102122034A CN102122034A CN2010100032288A CN201010003228A CN102122034A CN 102122034 A CN102122034 A CN 102122034A CN 2010100032288 A CN2010100032288 A CN 2010100032288A CN 201010003228 A CN201010003228 A CN 201010003228A CN 102122034 A CN102122034 A CN 102122034A
- Authority
- CN
- China
- Prior art keywords
- substrate
- photovalve
- district
- section bar
- ship section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明公开一种光电元件及其形成方法。该光电元件包括基底、半船型材料层、深沟槽隔离结构及光波导。基底具有第一区。半船型材料层配置于第一区的基底中。半船型材料层的折射率小于基底的折射率。半船型材料层的顶面与基底的表面齐平。深沟槽隔离结构配置于第一区的基底中,且位于半船型材料层的头部的一侧。光波导配置于第一区的基底上。光波导与部分深沟槽隔离结构及至少部分半船型材料层重叠。
Description
技术领域
本发明涉及一种半导体元件及其形成方法,且特别是涉及一种光电元件及其形成方法。
背景技术
光电元件包括光学元件及电子元件,其中光学元件包括从光纤接收光信号的耦合器(coupler),接受并传送光信号的光波导(optical waveguide)等,且电子元件包括控制光波导的金属氧化半导体(MOS)元件。金属氧化半导体元件控制光波导以将光信号转换为电子信号供其他电子元件使用。
现有的作法是将电子元件如金属氧化半导体元件形成在一芯片上,而光学元件如耦合器及光波导形成在另一芯片上,然后利用导线将其连接。然而,此种作法不但占面积且系统复杂,故将金属氧化半导体元件与耦合器及光波导形成在单一芯片上,引起业者高度注意。
目前,在绝缘体上有硅(silicon-on-insulator;SOI)基板上形成光波导的技术已经相当成熟。然而,如果将金属氧化半导体元件形成于SOI基板上,需要重新微调(fine tune)金属氧化半导体元件的模型试验(modeling),其费时、费工且不具经济效益。因此,需要一种能将光波导与金属氧化半导体元件形成在整体硅(bulk-Si)基底上的方法。
发明内容
有鉴于此,本发明的目的在于提供一种光电元件,可以将光波导、耦合器及金属氧化半导体元件有效地整合在单一芯片上。
本发明提供一种光电元件的形成方法,可以利用现有的制程工艺将光波导、耦合器及金属氧化半导体元件形成于整体硅基底上。
本发明提供一种光电元件,包括基底、半船型材料层、深沟槽隔离结构及光波导。基底具有第一区。半船型材料层配置于第一区的基底中。半船型材料层的折射率小于基底的折射率。半船型材料层的顶面与基底的表面齐平。深沟槽隔离结构配置于第一区的基底中,且位于半船型材料层的头部的一侧。光波导配置于第一区的基底上。光波导与部分深沟槽隔离结构及至少部分半船型材料层重叠。
依照本发明的一实施例所述,上述的基底包括整体硅基底。
依照本发明的一实施例所述,上述的半船型材料层的材料包括SiOx。
依照本发明的一实施例所述,上述的光波导的材料包括多晶硅、非晶硅或单晶硅。
依照本发明的一实施例所述,上述的深沟槽隔离结构的深度为微米级。
依照本发明的一实施例所述,上述的深沟槽隔离结构与半船材料层分开一距离或互相紧邻。
依照本发明的一实施例所述,激光经由光纤耦接至上述的半船型材料层的尾部。
依照本发明的一实施例所述,上述的基底还包括第二区,且第一区与第二区以浅沟槽隔离结构互相分开。
依照本发明的一实施例所述,上述的光电元件还包括配置于第二区的基底上的金属氧化半导体元件。
本发明另提供一种光电元件的形成方法。首先,提供具有第一区的基底。然后,在第一区的基底中形成半船型材料层,其中半船型材料层的折射率小于基底的折射率。半船型材料层的顶面与基底的表面齐平。在第一区的基底中形成深沟槽隔离结构。深沟槽隔离结构形成于半船型材料层的头部的一侧。在第一区的基底上形成光波导。光波导与部分深沟槽隔离结构及至少部分半船型材料层重叠。
依照本发明的一实施例所述,形成上述半船型材料层的方法包括对基底进行多数次的离子注入制程工艺,以在第一区的基底中形成阶梯状的多数个离子注入区
依照本发明的一实施例所述,上述的各离子注入制程工艺包括O+离子注入制程工艺。
依照本发明的一实施例所述,上述的各离子注入制程工艺的注入剂量为约1014~1021原子/平方厘米。
依照本发明的一实施例所述,形成上述半船型材料层的方法还包括进行回火制程工艺,使得离子注入区扩散而形成半船型材料层。
依照本发明的一实施例所述,上述的基底包括整体硅基底。
依照本发明的一实施例所述,上述的光波导的材料包括多晶硅、非晶硅或单晶硅。
依照本发明的一实施例所述,上述的深沟槽隔离结构的深度为微米级。
依照本发明的一实施例所述,上述的深沟槽隔离结构与该半船型材料层分开一距离或互相紧邻。
依照本发明的一实施例所述,上述的基底更具有第二区,且第一区与第二区以浅沟槽隔离结构互相分开。
依照本发明的一实施例所述,上述的光电元件的形成方法还包括在第二区的基底上形成金属氧化半导体元件。
依照本发明的一实施例所述,在形成上述的光波导的步骤中,同时形成金属氧化半导体元件的栅极。
依照本发明的一实施例所述,在形成上述光波导的步骤之后,形成金属氧化半导体元件。
基于上述,本发明的光电元件可以将光波导、耦合器及金属氧化半导体元件有效地整合在单一芯片上,减低占用面积及简化系统。此外,本发明的光电元件的形成方法利用现有的半导体设备,即可以将光波导、耦合器及金属氧化半导体元件形成于整体硅基底上,其制程工艺简单、容易、具有竞争性。
为让本发明之上述特征和优点能更明显易懂,下文特举优选实施例,并配合所附附图,作详细说明如下。
附图说明
图1为根据本发明一实施例所绘示的光电元件的剖面示意图;
图2为本发明一实施例所绘示的半船型材料层的立体示意图;
图3为根据本发明另一实施例所绘示的光电元件的剖面示意图;
图4为根据本发明一实施例所绘示的光电元件的封装的上视简化示意图;
图5A至图5D为根据本发明第一实施例所绘示的光电元件的形成方法的剖面示意图;
图6为本发明一实施例所绘示的用以形成半船型材料层的离子注入区的立体示意图;
图7A至图7C为根据本发明第二实施例所绘示的光电元件的形成方法的剖面示意图。
主要元件符号说明
100:光电元件
101:浅沟槽隔离结构
102:基底
104a:第一区
104b:第二区
105:顶面
107:头部
107a:斜面
106:半船型材料层
108:深沟槽隔离结构
109:尾部
110:光波导
112、120:绝缘层
113:浅沟槽
115、119:隔离层
117:深沟槽
118:耦合器
119:绝缘材料层
121:导体层
122:栅极
123、125图案化光致抗蚀剂层
124:间隙壁
125:淡掺杂区
126:源极与漏极区
127:浓掺杂区
130:金属氧化半导体元件
132:介电层
138:光纤
140:激光
具体实施方式
图1为根据本发明一实施例所绘示的光电元件的剖面示意图。
请参照图1,光电元件100包括基底102、半船型材料层106、深沟槽隔离结构108及光波导110。基底102例如是整体硅基底。基底102具有第一区104a及第二区104b。第一区104a是用来形成光学元件如光波导110及耦合器118。第二区104b是用来形成电子元件如金属氧化半导体元件(MOS)130。第一区104a与第二区104b例如是以浅沟槽隔离结构101互相分开。
半船型材料层106配置于第一区104a的基底102中。半船型材料层106的立体示意图如图2所示,图1中的半船型材料层106是沿着图2的I-I′剖面所示,因此呈L型带状。半船型材料层106的折射率小于基底102的折射率。在一实施例中,半船型材料层106的材料包括SiOx,且半船型材料层106是由O+离子注入制程工艺所形成。只要半船型材料层106的材料折射率能够小于基底102的折射率,半型材料层106的材料也可由其他离子的注入所制作而成,例如注入氮原子而获得氮化硅。此外,半船型材料层106的顶面105与基底102的表面齐平。半船型材料层106的头部(bow portion)107具有一斜面107a,且半船型材料层106的斜面107a与其顶面105(或基底102的表面)的夹角θ小于约30度。另外,激光由半船型材料层106的尾部(stern portion)109进入。
深沟槽隔离结构108配置于第一区104a的基底102中,且位于半船型材料层106的头部107的一侧。深沟槽隔离结构108的深度为微米级。在一实施例中,深沟槽隔离结构108的深度例如为约2微米。此外,依设计需要,深沟槽隔离结构108可以与半船型材料层106分开一距离(如图1所示)或彼此紧邻(如图3所示)。
光波导110配置于第一区104a的基底102上,与部分深沟槽隔离结构108及至少部分半船型材料层106重叠。在一实施例中,光波导110可以与部分半船型材料层106重叠,如图1所示。在另一实施例中,光波导110也可以与全部的半船型材料层106重叠,如图3所示。光波导110的材料可以包括多晶硅、非晶硅或单晶硅。在一实施例中,也可以在光波导110与基底102之间配置绝缘层112。绝缘层112的材料例如是氧化硅。
此外,光电元件100还包括配置于第二区104b的金属氧化半导体元件130。金属氧化半导体元件130包括绝缘层120、栅极122、间隙壁124及源极与漏极区126。栅极122配置于基底102上。绝缘层120配置于栅极122与基底102之间。间隙壁124配置于栅极122的侧壁上。源极与漏极区126包括淡掺杂区125及浓掺杂区127,且源极与漏极区126配置于间隙壁124两侧的基底102中。当然,第二区104b可以还包括金属氧化半导体元件130的硅化金属层及其上的内连线结构如接触窗、介层窗、层间介电层及金属层等,均为本领域具有通常知识者所熟知的构件,故在此省略未绘示。
另外,光电元件100还包括介电层132。介电层132配置于基底102上,且覆盖光波导110及金属氧化半导体元件130。介电层132的材料例如是氧化硅或氮化硅。
特别要说明的是,由于介电层132的材料为氧化硅,且半船型材料层106的材料为SiOx,两者的折射率均低于硅基底102的折射率,所以激光光由半船型材料层106的尾部109进入后,会被介电层132及半船型材料层106全反射,最后进入光波导110。也就是说,介电层132、半船型材料层106、及位于其中的基底102形成一个耦合器118,可以将光有效地聚集并导入光波导110。此处,虽然光波导110与基底102之间配置绝缘层112,但因为绝缘层112的厚度很薄(小于100埃),因此并不会改变激光光进入光波导110的路径。
在单一芯片上完成第一区104a的光波导110与耦合器118及第二区104b的金属氧化半导体元件130后,通过封装制程工艺将激光140经由光纤138耦接至船型材料层106的尾部109,以完成此光电元件100的封装制作,请参照图4的上视简化示意图。
在上述的实施例中,是以第二区为用来形成金属氧化半导体元件为例来说明之,但本发明并不以此为限。本领域具有通常知识者应了解,第二区也可以用来形成其他的电子元件,如电阻器、电容器或其他场效晶体管等。
以下,将说明本发明的光电元件的形成方法。图5A至图5D为根据本发明第一实施例所绘示的光电元件的形成方法的剖面示意图。
首先,请参照图5A,提供基底102。基底102例如是整体硅基底。基底102具有第一区104a及第二区104b。第一区104a是用来形成光学元件如光波导110及耦合器118。第二区104b是用来形成电子元件如金属氧化半导体元件130。接着,对基底102进行多数次的离子注入制程工艺,以在第一区104a的基底102中形成阶梯状的多数个离子注入区106a~106e。离子注入区106a~106e的立体示意图如图6所示,其中,离子注入区106a~106d呈环状以形成半船型材料层106的顶面及侧面,而离子注入区106e成片状以形成半船型材料层106的底面。在一实施例中,各离子注入工艺工艺例如是O+离子注入制程工艺。O+离子注入制程工艺的注入剂量例如是约1014~1021原子/平方厘米,且其注入能量可以依注入深度而调整。
在上述的实施例中,离子注入区106a~106e彼此分开,其分开的距离以经回火后离子注入区106a~106e的扩散范围可以彼此重叠为标准。当然,离子注入区106a~106e也可以互相紧邻。此外,离子注入制程工艺的次数、顺序、剂量和能量都可以依设计需要而做调整,并不以此实施例为限。另外,离子注入的种类也不以O+离子为限,只要能改变基底102的折射率使得经回火后形成的半船型材料层106的折射率低于基底102的折射率即可,例如可注入氮原子以形成氮化硅材料层。
然后,请参照图5B,选择性地进行一回火制程工艺,使得离子注入区106a~106e扩散而形成半船型材料层106。也可选择省略此回火制程工艺,而利用后续形成深、浅沟槽隔离结构108、101时的高温顺便对注入区106a~106e进行扩散回火。半船型材料层106的立体示意图如图2所示。半船型材料层106的材料例如是SiOx。此外,半船型材料层106的顶面105与基底102的表面齐平。半船型材料层106的头部107具有一斜面107a,且半船型材料层106的斜面107a与其顶面105(或基底102的表面)的夹角θ小于约30度。
接着,在基底102中形成至少一浅沟槽隔离结构101。第一区104a及第二区104b例如是以浅沟槽隔离结构101互相分开。形成浅沟槽隔离结构101的方法包括在基底102上依序形成光掩模层(未绘示)及图案化光致抗蚀剂层(未绘示)。然后,以图案化光致抗蚀剂层为光掩模,移除部分的光掩模层,以形成图案化光掩模层。接着,以图案化光掩模层为光掩模,移除部分的基底102,以形成浅沟槽113。之后,在浅沟槽113内填入隔离层115,以形成浅沟槽隔离结构101。继的,移除图案化光掩模层。
之后,在第一区104a的基底102中形成深沟槽隔离结构108。深沟槽隔离结构108形成于半船型材料层106的头部107的一侧。形成深沟槽隔离结构108的方法包括在基底102上依序形成光掩模层(未绘示)及图案化光致抗蚀剂层(未绘示)。然后,以图案化光致抗蚀剂层为光掩模,移除部分的光掩模层,以形成图案化光掩模层。接着,以图案化光掩模层为光掩模,移除部分的基底102,以形成深沟槽117。之后,在深沟槽117内填入隔离层119,以形成深沟槽隔离结构108。继之,移除图案化光掩模层。深沟槽隔离结构108的深度为微米级。在一实施例中,深沟槽隔离结构108的深度例如为约2微米。在此实施例中,是以深沟槽隔离结构108与半船型材料层106分开一距离为例来说明之,但本发明并不以此为限。在另一实施例中,也可以将深沟槽隔离结构108与半船型材料层106设计为彼此紧邻,如图3所示。
上述的深、浅沟槽隔离结构108、101及半船型材料层106的形成顺序可依不同的制程工艺考量而调整,可先形成深、浅沟槽隔离结构108、101再形成半船型材料层106,且也可改变深、浅沟槽隔离结构108、101的形成顺序。半船型材料层106的回火步骤可选择在深、浅沟槽隔离结构108、101形成前进行,或省略回火步骤而等到后续井区回火、漏极/源极回火时顺便对注入区106a~106e进行扩散回火。
继之,请参照图5C,在基底102上依序形成绝缘材料层119、导体层121及图案化光致抗蚀剂层123。绝缘材料层119的材料例如是氧化硅,且其形成方法例如是进行热氧化法及利用掩模进行图案化方法。导体层121的材料例如是多晶硅,且其形成方法例如是进行化学气相沉积法。
接着,请参照图5D,以图案化光致抗蚀剂层123为光掩模,依序蚀刻导体层121及绝缘材料层119,以在第一区104a的基底102上形成绝缘层112与光波导110,以及在第二区104b的基底102上形成绝缘层120及栅极122。光波导110与部分深沟槽隔离结构108及至少部分半船型材料层106重叠。在此实施例中,是以光波导110与部分半船型材料层106重叠为例来说明的,但本发明并不以此为限。在另一实施例中,光波导110也可以与全部的半船型材料层106重叠,如图3所示。然后,移除图案化光致抗蚀剂层123。至此,在第一区104b上完成光波导110及耦合器118的制作。
然后,请继续参照图5D,在第二区104b继续金属氧化半导体元件130的制作。在栅极122两侧的基底102中形成淡掺杂区125。在栅极122的侧壁上形成间隙壁124。在间隙壁124两侧的基底102中形成浓掺杂区127。对掺杂区进行回火以活化掺杂区中的掺质。淡掺杂区125及浓掺杂区127形成源极与漏极区126。在基底102上形成介电层132,以覆盖金属氧化半导体元件130及光波导110。上述的间隙壁124、源极与漏极区126、介电层132及其他未绘示的硅化金属层、接触窗、介层窗、层间介电层及金属层等均为本领域具有通常知识者所熟知的构件,故其使用材料及形成方法在此不再赘述。至此,完成本发明的光电元件100的制作,其中第一区104a包括光波导110及耦合器118,第二区104b包括金属氧化半导体元件130,激光光经由耦合器118导入光波导110,以进行后续的处理。
在第一实施例中,是以在形成光波导110的步骤中,同时形成金属氧化半导体元件130的栅极120为例来说明之,但本发明并不以此为限。也可以在形成光波导110的步骤之后,才形成金属氧化半导体元件130,如第二实施例所述。以下,将描述第一实施例与第二实施例的不同之处,相同处则不再赘述。图7A至图7C为根据本发明第二实施例所绘示的光电元件的形成方法的剖面示意图。
首先,提供如图5B的中间结构。然后,请参照图7A,在基底102上依序形成绝缘材料层119、导体层121及图案化光致抗蚀剂层125。绝缘材料层119的材料例如是氧化硅,且其形成方法例如是进行热氧化法。导体层121的材料例如是多晶硅、非晶硅或单晶硅,且其形成方法例如是进行化学气相沉积法。
接着,请参照图7B,以图案化光致抗蚀剂层125为光掩模,依序蚀刻导体层121及绝缘材料层119,以在第一区104a的基底102上形成绝缘层112与光波导110。光波导110与部分深沟槽隔离结构108及至少部分半船型材料层106重叠。然后,移除图案化光致抗蚀剂层125。至此,在第一区104b上完成光波导110及耦合器118的制作。
之后,请参照图7C,在第二区104b形成金属氧化半导体元件130。在基底102上依序形成绝缘层120及栅极122。在栅极122两侧的基底102中形成淡掺杂区125。在栅极122的侧壁上形成间隙壁124。在间隙壁124两侧的基底102中形成浓掺杂区127。淡掺杂区125及浓掺杂区127形成源极与漏极区126。在基底102上形成介电层132,以覆盖金属氧化半导体元件130及光波导110。至此,完成本发明的光电元件100的制作。
综上所述,本发明的光电元件可以将光波导、耦合器及金属氧化半导体元件有效地整合在单一芯片上,减低占用面积及简化系统。此外,本发明的光电元件的形成方法利用现有的半导体设备,即可以将光波导、耦合器及金属氧化半导体元件形成在整体硅基底上。也就是说,本发明的光电元件的形成方法可避免将金属氧化半导体元件形成在SOI基板上的微调元件的模型试验的时间,大幅降低成本,提升竞争力。
虽然已结合以上实施例披露了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应以附上的权利要求所界定的为准。
Claims (22)
1.一种光电元件,包括:
基底,具有第一区;
半船型材料层,配置于该第一区的该基底中,其中该半船型材料层的折射率小于该基底的折射率,且该半船型材料层的顶面与该基底的表面齐平;
深沟槽隔离结构,配置于该第一区的该基底中,且位于该半船型材料层的头部的一侧;以及
光波导,配置于该第一区的该基底上,与部分该深沟槽隔离结构及至少部分该半船型材料层重叠。
2.如权利要求1所述的光电元件,其中该基底包括整体硅基底。
3.如权利要求1所述的光电元件,其中该半船型材料层的材料包括SiOx。
4.如权利要求1所述的光电元件,其中该光波导的材料包括多晶硅、非晶硅或单晶硅。
5.如权利要求1所述的光电元件,其中该深沟槽隔离结构的深度为微米级。
6.如权利要求1所述的光电元件,其中该深沟槽隔离结构与该半船型材料层分开一距离或互相紧邻。
7.如权利要求1所述的光电元件,其中一激光经由一光纤耦接至该半船型材料层的尾部。
8.如权利要求1所述的光电元件,其中该基底还包括第二区,且该第一区与该第二区以一浅沟槽隔离结构互相分开。
9.如权利要求1所述的光电元件,还包括配置于该第二区的一金属氧化半导体(MOS)元件。
10.一种光电元件的形成方法,包括:
提供一基底,该基底具有第一区;
在该第一区的基底中形成一半船型材料层,其中该半船型材料层的折射率小于该基底的折射率,且该半船型材料层的顶面与该基底的表面齐平;
在该第一区的该基底中形成一深沟槽隔离结构,其中该深沟槽隔离结构形成于该半船型材料层的头部的一侧;以及
在该第一区的该基底上形成一光波导,其中该光波导与部分该深沟槽隔离结构及至少部分该半船型材料层重叠。
11.如权利要求10所述的光电元件的形成方法,其中形成该半船型材料层的步骤包括对该基底进行多数次的离子注入制程工艺,以在该第一区的该基底中形成阶梯状的多数个离子注入区。
12.如权利要求11所述的光电元件的形成方法,其中各该离子注入制程工艺包括O+离子注入制程工艺。
13.如权利要求11所述的光电元件的形成方法,其中各该离子注入制程工艺的注入剂量为1014~1021原子/平方厘米。
14.如权利要求11所述的光电元件的形成方法,其中形成该半船型材料层的步骤还包括进行一回火制程工艺,使得这些离子注入区扩散而形成该半船型材料层。
15.如权利要求10所述的光电元件的形成方法,其中该基底包括整体硅基底。
16.如权利要求10所述的光电元件的形成方法,其中该光波导的材料包括多晶硅、非晶硅或单晶硅。
17.如权利要求10所述的光电元件的形成方法,其中该深沟槽隔离结构的深度为微米级。
18.如权利要求10所述的光电元件的形成方法,其中该深沟槽隔离结构与该半船型材料层分开一距离或互相紧邻。
19.如权利要求10所述的光电元件的形成方法,其中该基底还包括第二区,且该第一区与该第二区以一浅沟槽隔离结构互相分开。
20.如权利要求19所述的光电元件的形成方法,还包括于该第二区形成一金属氧化半导体(MOS)元件。
21.如权利要求20所述的光电元件的形成方法,其中在形成该光波导的步骤中,同时形成该金属氧化半导体元件的栅极。
22.如权利要求20所述的光电元件的形成方法,其中在形成该光波导的步骤之后,形成该金属氧化半导体元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010003228.8A CN102122034B (zh) | 2010-01-11 | 2010-01-11 | 光电元件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010003228.8A CN102122034B (zh) | 2010-01-11 | 2010-01-11 | 光电元件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102122034A true CN102122034A (zh) | 2011-07-13 |
CN102122034B CN102122034B (zh) | 2014-04-09 |
Family
ID=44250623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010003228.8A Active CN102122034B (zh) | 2010-01-11 | 2010-01-11 | 光电元件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102122034B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104956482A (zh) * | 2012-12-26 | 2015-09-30 | 美光科技公司 | 用于光子及电子结构的半导体衬底及制造方法 |
CN110161608A (zh) * | 2018-02-13 | 2019-08-23 | 采钰科技股份有限公司 | 光学元件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992018888A1 (en) * | 1991-04-15 | 1992-10-29 | Raychem Corporation | Optical waveguide structures and formation methods |
CN1977200A (zh) * | 2004-06-30 | 2007-06-06 | 英特尔公司 | 具有在基底板的上层中容纳的光波导的光电倒装片封装 |
EP1850160A1 (en) * | 2006-04-26 | 2007-10-31 | Honeywell International Inc. | Optical coupling structure |
CN101158731A (zh) * | 2006-10-06 | 2008-04-09 | 索尼株式会社 | 光半导体装置 |
-
2010
- 2010-01-11 CN CN201010003228.8A patent/CN102122034B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992018888A1 (en) * | 1991-04-15 | 1992-10-29 | Raychem Corporation | Optical waveguide structures and formation methods |
CN1977200A (zh) * | 2004-06-30 | 2007-06-06 | 英特尔公司 | 具有在基底板的上层中容纳的光波导的光电倒装片封装 |
EP1850160A1 (en) * | 2006-04-26 | 2007-10-31 | Honeywell International Inc. | Optical coupling structure |
CN101158731A (zh) * | 2006-10-06 | 2008-04-09 | 索尼株式会社 | 光半导体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104956482A (zh) * | 2012-12-26 | 2015-09-30 | 美光科技公司 | 用于光子及电子结构的半导体衬底及制造方法 |
CN104956482B (zh) * | 2012-12-26 | 2019-04-09 | 美光科技公司 | 用于光子及电子结构的半导体衬底及制造方法 |
CN110161608A (zh) * | 2018-02-13 | 2019-08-23 | 采钰科技股份有限公司 | 光学元件 |
CN110161608B (zh) * | 2018-02-13 | 2024-03-26 | 采钰科技股份有限公司 | 光学元件 |
Also Published As
Publication number | Publication date |
---|---|
CN102122034B (zh) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10466415B2 (en) | Semiconductor device and method of manufacturing the same | |
US9547125B2 (en) | Buried waveguide photodetector | |
WO2016195732A1 (en) | Back end of line process integrated optical device fabrication | |
US11506840B2 (en) | Back end of line process integrated optical device fabrication | |
US9229164B2 (en) | Butt-coupled buried waveguide photodetector | |
US10121927B2 (en) | Semiconductor device and method of manufacturing the same | |
US20170031095A1 (en) | Semiconductor device | |
US20210135025A1 (en) | Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions | |
KR20120011117A (ko) | 광검출기 구조체 형성방법 | |
CN102122034B (zh) | 光电元件及其形成方法 | |
US20200241202A1 (en) | Silicon photonics platform with integrated oxide trench edge coupler structure | |
EP3014666A1 (en) | A photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate | |
US9778416B2 (en) | Method and structure providing a front-end-of-line and a back-end-of-line coupled waveguides | |
US8139907B2 (en) | Optoelectronic device and method of forming the same | |
US8766397B2 (en) | Optoelectronic integrated circuit substrate and method of fabricating the same | |
TWI483414B (zh) | 光電元件及其形成方法 | |
KR101645256B1 (ko) | 벌크 실리콘 웨이퍼를 이용한 광도파로 소자 및 그 제조방법 | |
US20130062719A1 (en) | Optical input/output device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |