KR20130027885A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130027885A
KR20130027885A KR1020110091400A KR20110091400A KR20130027885A KR 20130027885 A KR20130027885 A KR 20130027885A KR 1020110091400 A KR1020110091400 A KR 1020110091400A KR 20110091400 A KR20110091400 A KR 20110091400A KR 20130027885 A KR20130027885 A KR 20130027885A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
layer
emitting device
gan
Prior art date
Application number
KR1020110091400A
Other languages
English (en)
Other versions
KR101814052B1 (ko
Inventor
정종필
황정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110091400A priority Critical patent/KR101814052B1/ko
Priority to US13/359,064 priority patent/US8748867B2/en
Publication of KR20130027885A publication Critical patent/KR20130027885A/ko
Application granted granted Critical
Publication of KR101814052B1 publication Critical patent/KR101814052B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 인듐(In)을 포함하는 제1 반도체층; 및 상기 제1 반도체층 상에 발광구조물;을 포함하며, 상기 제1 반도체층 상부 표면에 전위 모드(dislocation mode)를 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지를 빛에너지로 변환시키는 화합물 반도체이며, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
질화물 반도체 발광소자는 이종기판인 사파이어 기판 위에 유기 화학적으로 증착된 질화물 반도체층을 포함한다.
즉, 질화물 반도체층은 사파이어(Sapphire), SiC, Si 등의 이종 기판 상에 형성됨으로써 이종접합으로 인한 격자 불일치로 전위 밀도(dislocation density)가 증가하여 발광소자의 신뢰성 및 발광효율에 악영향을 미친다.
실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
또한, 실시예는 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 기판; 상기 기판 상에 인듐(In)을 포함하는 제1 반도체층; 및 상기 제1 반도체층 상에 발광구조물;을 포함하며, 상기 제1 반도체층 상부 표면에 전위 모드(dislocation mode)를 포함한다.
또한, 실시예에 따른 발광소자는 기판; 상기 기판 상에 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 활성층; 및 상기 활성층 상에 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층과 상기 활성층 사이에 인듐(In)을 포함하는 제1 반도체층이 배치되고, 상기 제1 반도체층 상부 표면에 전위 모드(dislocation mode)가 형성될 수 있다.
실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
또한, 실시예는 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 실시예에 따른 발광소자에서 GaN 템플릿(template) AFM 이미지(image).
도 3 및 도 4는 실시예에 따른 발광소자에서 전위 모드(Mode)에 대한 AFM 이미지.
도 5는 제2 실시예에 따른 발광소자의 단면도.
도 6은 제3 실시예에 따른 발광소자의 단면도.
도 7은 실시예에 따른 발광소자 패키지의 단면도.
도 8은 실시예에 따른 조명 유닛의 사시도.
도 9는 실시예에 따른 백라이트 유닛의 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(제1 실시예)
도 1은 제1 실시예에 따른 발광소자(100)의 단면도이다.
실시예에 따른 발광소자(100)는 기판(105), 상기 기판(105) 상에 인듐(In)을 포함하는 제1 제1 반도체층(115) 및 상기 인듐을 포함하는 제1 제1 반도체층(115) 상에 활성층(134)을 포함한다.
상기 인듐을 포함하는 제1 제1 반도체층(115)은 InxGa1 -xN(0＜x≤1), InxGaN1 -x/GaN(0＜x≤1) 초격자 구조, InN/GaN 초격자 구조 중 어느 하나일 수 있다.
상기 제1 기판(105)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 제1 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203. 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
상기 기판(105) 위에 버퍼층(110)이 형성될 수 있다. 상기 버퍼층(110)은 상기 발광구조물의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, 언도트(undoped) GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
상기 버퍼층(110) 상에 인듐을 포함하는 제1 반도체층(115)이 형성될 수 있다. 예를 들어, 상기 인듐을 포함하는 제1 반도체층(115)은 InxGa1 -xN(0＜x≤1), InxGaN1 -x/GaN(0＜x≤1) 초격자 구조, InN/GaN 초격자 구조 중 어느 하나일 수 있다.
실시예는 고 신뢰성 발광 소자를 제공하고자 하며, 이를 위해 기판과 질화물 반도체층 사이에서 발생하는 전위(dislocation)를 최대한 하부에서 미리 균일(uniform)하게 제거하여 신뢰성을 향상시키고, 캐리어의 유입이 원할하게 형성하여 소자의 성능을 개선하고자 한다.
기판(105) 상에 형성되는 제1 도전형 반도체층(132)은 압축응력(compressive stress)로 인해 전위(dislocation)의 크기(size)가 커지면서 핏(pit)들이 형성된다.
핏(pit)들이 형성을 시작하면서 그 주위에 캐리어(carrier) 불균형이 형성되어 저항이 낮아지며 리키지 패쓰(leakage path)로 작용한다. 이러한 불균형을 억제하기 위해 인듐을 포함하는 제1 반도체층(115)을 제1 도전형 반도체층(132) 하부에 삽입하여 전위(D)를 균일하게 제어함으로써 상부에는 안정적인 전류의 흐름을 유도할 수 있다.
실시예에서 인듐을 포함하는 제1 반도체층(115)은 InxGa1 -xN(0＜x≤1), InxGaN1 -x/GaN(0＜x≤1) 초격자 구조, InN/GaN 초격자 구조 중 어느 하나일 수 있으며, 인듐(In)의 상대적인 큰 사이즈로 인해 핏(pit)(P)가 유발될 수 있다. 또한, 이렇게 유발된 핏(pit)에 의해 전위(D)가 균일(uniform)하게 배치될 수 있게 하여 전위의 집중을 방지함으로써 소자의 페일(fail)을 방지할 수 있다.
또한, 전위의 발생은 어느 특정 위치에 한정되는 것이 아니므로, 실시예에서 전위 제어층으로 기능을 하는 인듐을 포함하는 제1 반도체층(115)은 기판(105) 상의 전체 범위에 형성되어 전위의 제어기능을 할 수 있다.
상기 인듐을 포함하는 제1 반도체층(115)은 단일층 또는 복수의 층을 형성될 수 있으며, InxGaN1 -x/GaN(0＜x≤1) 초격자 구조, InN/GaN 초격자 구조로 형성되는 경우 1 내지 3 페어(pair)로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 인듐을 포함하는 제1 반도체층(115)은 약 30Å~약 500Å의 두께로 형성될 수 있으며, 상기 인듐을 포함하는 제1 반도체층(115)의 두께가 500Å을 초과시 핏의 과다발생의 문제가 될 수 있으며, 단일층의 두께는 약 30Å의 두께를 가질 수 있으나 이에 한정되는 것은 아니다.
실시예에서 인듐을 포함하는 제1 반도체층(115)이 InxGa1 -xN(0＜x≤1) 또는 InxGaN1-x/GaN(0＜x≤1) 초격자 구조를 포함하는 경우 인듐의 조성(x)은 약 2%~약 5%의 범위(0.02≤x≤0.05)로 설정될 수 있다. 인듐의 조성이 2% 미만인 경우 핏(pit)가 유발되지 않을 수 있으며, 인듐의 조성이 5%를 초과하는 경우 인듐이 뭉쳐서 핏 유발 기능을 할수 없게 되며, 인듐이 5% 초과 형성시에는 이후 고온에서 형성되는 제1 도전형 반도체층(132) 형성공정에서 In의 휘발이 문제가 될 수 있다.
도 2는 실시예에 따른 발광소자에서 GaN 템플릿(template)의 AFM(Atomic Force Microscope) 이미지(image)이며, 도 3 및 도 4는 실시예에 따른 발광소자에서 전위 모드(Mode)에 대한 AFM 이미지이다.
실시예는 상기 인듐을 포함하는 제1 반도체층(115) 상부 표면에 전위 모드(dislocation mode)를 포함할 수 있다.
예를 들어, 비교예로서 발광소자에서 GaN 템플릿(template) AFM 이미지가 도 2와 같은 경우 도 3 또는 도 4와 같이 인듐을 포함하는 제1 반도체층(115) 상에 전위 모드(M1 또는 M2) 형성될 수 있고, 이러한 전위 모드(M1 또는 M2)에 의해 전위(D)가 균일(uniform)하게 제어되어 소자의 신뢰성을 높일 수 있다.
다시 도 1을 참조하면, 제1 도전형 반도체층(132)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(132)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(132)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
실시예는 제1 도전형 반도체층(132) 상에 전류확산층(142) 및 전자주입층(144)을 포함할 수 있다.
상기 전류확산층(142)은 언도프드 질화물반도체층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전류확산층(142)은 약 1000~1100℃의 온도와, 약 150~250 torr의 압력에서 약 3000~5000Å 정도의 두께로 형성할 수 있다.
상기 전류확산층(142)은 상기 제1 도전형 반도체층(132)의 성장온도 보다 높은 온도에서 성장하므로, 요철부를 메우고, 그 상면이 평탄한 면을 가질 수 있다. 따라서, 전류확산층(142) 상에 형성되는 이후의 층들은 우수한 결정성을 가지고 형성될 수 있다.
이후, 상기 전류확산층(142) 상에 전자주입층(144)을 형성할 수 있다. 상기 전자주입층(144)은 제1 도전형 질화갈륨 반도체층일 수 있다. 예를 들어, 전자주입층(144)은 Si과 같은 N-형 도핑원소로 도핑될 수 있으며, 약 1000Å 이하의 두께로 형성할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 전자주입층(144)은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다.
이후, 상기 전자주입층(144) 상에 활성층(134)을 형성한다.
상기 활성층(134)은 제1 도전형 반도체층(132)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(136)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(134)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(134)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN , GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
실시예는 상기 활성층(134) 상에 전자차단층(146)을 구비할 수 있다.
실시예에서 상기 활성층(134) 상에는 전자차단층(146)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층(146)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(134)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 전자차단층(146)은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 전자차단층(146)은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층(146)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
상기 전자차단층(146) 상에 제2 도전형 반도체층(136)이 구비된다.
상기 제2 도전형 반도체층(136)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(136)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
실시예에서 상기 제1 도전형 반도체층(132)은 N형 반도체층, 상기 제2 도전형 반도체층(136)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(136) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로, 상기 제2 도전형 반도체층(136) 상에 오믹층(150)이 배치된다.
예를 들어, 상기 오믹층(150)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층(150)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
이후, 상기 제1 도전형 반도체층(132)의 일부가 노출되도록 메사 식각 후 상기 노출된 제1 도전형 반도체층(132) 상에 제1 전극(161)을 형성하고, 상기 오믹층(150) 상에 제2 전극(162)을 형성할 수 있다.
실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
(제2 실시예)
도 5는 제2 실시예에 따른 발광소자(102)의 단면도이다.
제2 실시예에 따른 발광소자(102)는 상기 제1 실시예에 따른 발광소자(100)의 기술적인 특징을 채용할 수 있다.
제2 실시예는 상기 인듐(In)을 포함하는 제1 반도체층(115) 상에 돌출부(B)와 오목부(A)를 포함하는 언도프드 반도체층(122) 및 상기 언도프드 반도체층(122) 상에 질화물 반도체 초격자층(124)을 더 포함할 수 있다.
제1 전극(161)에 의해 주입되는 캐리어의 양이 많아 질 경우 전자 캐리어(Electron carrier)의 흐름이 하부 하부까지 미치는데 하부 방향으로의 흐름을 막아 주는 층(layer)이 필요하며, 제2 실시예는 언도프드 반도체층(122) 및 질화물 반도체 초격자층(124)을 적절히 이용하여 캐리어가 최대한 하부로 미치지 못하고 스프레딩(spreading) 할 수 있도록 역할을 제공한다.
또한, 제2 실시예에서 언도프드 반도체층(122) 및 질화물 반도체 초격자층(124)의 오목부(A)는 전위를 다시 한번 제어하는 역할을 하여 전기가 뭉치지 않고 균일하게 제어될 수 있도록 하여 소자의 신뢰성을 향상시킬 수 있다.
제2 실시예에서 상기 언도프드 반도체층(122)의 상면에는 쇄기형의 만입부가 형성될 수 있다.
예를 들어, 상기 상기 언도프드 반도체층(122)의 성장 시 온도 또는 압력 조절에 의해 쇄기형의 만입부가 형성될 수 있다.
예를 들어, 상기 언도프드 반도체층(122)을 약 550~약 940℃의 온도와 약 100~ 약 500 torr의 압력에서 성장시키면, 상면에 쇄기형의 만입부가 포함되도록 할 수 있다.
상기 오목부(A)의 단면은 삼각형을 형상을 가질 수 있고, 이를 상면에서 보면 육각형의 모양을 가지며 형성될 수 있다. 예를 들어, 오목부(A)는 육각뿔의 형상을 가질 수 있으나 이에 한정되는 것은 아니다.
이와 같은 요철부는 전위(D)가 형성된 부분에 선택적으로 형성될 수 있으며, 요철부 중 오목부의 저항이 돌출부의 저항보다 크므로 전위(D)가 발생한 부위의 저항을 높혀 고저항 영역을 형성할 수 있다.
따라서, 정전기가 인가될 때 고저항 영역은 전위(D)를 통해 집중되는 전류를 차단하고, 전위(D)에 의한 누설전류를 감소시켜, 발광소자(100)의 ESD 내성이 향상될 수 있다. 이때, 캐리어인 전자는 저항이 낮고 결정성이 우수한 돌출부(B) 영역을 통해 이동할 수 있다.
제2 실시예는 상기 언도프드 반도체층(122)의 돌출부(B) 상에 질화물 반도체 초격자층(124)을 배치될 수 있다. 예를 들어, 상기 언도프드 반도체층(122) 상에 10 내지 1000Å의 두께의 AlGaN/GaN 초격자층(124)을 형성할 수 있고, 상기 AlGaN/GaN 초격자층(124)은 Si과 같은 N형 도핑원소로 도핑될 수 있다.
상기 질화물 반도체 초격자층(124)에 의해 전위(D)가 활성층(134) 쪽으로 전달되는 것을 차단하거나 균일하게 제어하여 전위끼리 뭉치지 않게 함으로써 활성층(134)의 결정성이 향상되어, 발광소자의 발광효율이 향상되고 신뢰성이 향상될 수 있다.
제2 실시예에 의하면 상기 돌출부(B) 영역에서는 전자의 공급이 원활하여 광도를 향상시킬 수 있으며, 상기 오목부(A) 영역은 고저항 영역으로서 전위(dislocations)의 확장을 차단할 수 있어 누설전류(leakage current)를 방지하여 동작전압이 증가하는 것을 방지할 수 있다.
(제3 실시예)
도 6은 제3 실시예에 따른 발광소자(103)의 단면도이다.
제3 실시예는 상기 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다.
제3 실시예에서 제1 도전형 반도체층(132) 상에 인듐을 포함하는 제1 반도체층(115)이 형성될 수 있고, 제1 전극(161)이 형성되기 위해 발광구조물 외에 인듐을 포함하는 제1 반도체층(115)의 일부도 제거될 수 있다.
제3 실시예에 의하면 인듐을 포함하는 제1 반도체층(115)이 전류확산층 기능을 하여 캐리어의 집중이 발생하지 않고 전체적으로 균일한 전류 흐름에 의해 발광소자의 발광효율 및 신뢰성이 향상될 수 있다.
실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 7은 실시예들에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.
도 7을 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(100)는 도 1 에 예시된 수평형 타입의 발광 소자(100)가 적용될 수 있으나 이에 한정되는 것은 아니며 제2 실시예에 따른 발광소자(102), 제3 실시예에 따른 발광소자(103) 또는 플립칩 발광소자에도 적용이 가능하다.
상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.
상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213) 및 제4 전극층(214)와 각각 와이어를 통해 전기적으로 연결되는 것을 예시하고 있으나 이에 한정되는 것은 아니다.
상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 8은 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 8의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 8을 참조하면, 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.
상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.
상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 8에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
도 9는 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 9의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
또한, 실시예는 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자, 105: 기판(105)
115: 인듐(In)을 포함하는 반도체층
132: 제1 도전형 반도체층, 134: 활성층, 136: 제2 도전형 반도체층
142: 전류확산층, 144: 전자주입층, 146: 전자차단층
150: 오믹층, 161: 제1 전극, 162: 제2 전극

Claims (8)

  1. 기판;
    상기 기판 상에 인듐(In)을 포함하는 제1 반도체층; 및
    상기 제1 반도체층 상에 발광구조물;을 포함하며,
    상기 제1 반도체층 상부 표면에 전위 모드(dislocation mode)를 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 제1 반도체층은,
    InxGa1 -xN(0＜x≤1), InxGaN1 -x/GaN(0＜x≤1) 초격자 구조, InN/GaN 초격자 구조 중 어느 하나인 발광소자.
  3. 제1 항에 있어서,
    상기 제1 반도체층 상에 돌출부와 오목부를 포함하는 언도프드 반도체층; 및
    상기 언도프드 반도체층 상에 질화물 반도체 초격자층;을 더 포함하는 발광소자.
  4. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 발광구조물은,
    제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층;을 포함하는 발광소자.
  5. 제4 항에 있어서,
    상기 제1 도전형 반도체층의 일부가 노출된 영역에 형성된 제1 전극; 및
    상기 제2 도전형 반도체층 상에 형성된 제2 전극;을 더 포함하는 발광소자.
  6. 제1 항에 있어서,
    상기 제1 반도체층이
    InxGa1 -xN(0＜x≤1) 또는 InxGaN1 -x/GaN(0＜x≤1) 초격자 구조를 포함하고, 상기 인듐의 조성(x)은 0.02~0.05의 범위인 발광소자.
  7. 기판;
    상기 기판 상에 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 활성층; 및
    상기 활성층 상에 제2 도전형 반도체층을 포함하고,
    상기 제1 도전형 반도체층과 상기 활성층 사이에 인듐(In)을 포함하는 제1 반도체층이 배치되고, 상기 제1 반도체층 상부 표면에 전위 모드(dislocation mode)가 형성되는 발광소자.
  8. 제7 항에 있어서,
    상기 제1 반도체층 하부의 상기 제1 도전형 반도체층의 일부가 노출된 영역에 형성된 제1 전극; 및
    상기 제2 도전형 반도체층 상에 형성된 제2 전극;을 더 포함하는 발광소자.
KR1020110091400A 2011-01-26 2011-09-08 발광소자 KR101814052B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110091400A KR101814052B1 (ko) 2011-09-08 2011-09-08 발광소자
US13/359,064 US8748867B2 (en) 2011-01-26 2012-01-26 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110091400A KR101814052B1 (ko) 2011-09-08 2011-09-08 발광소자

Publications (2)

Publication Number Publication Date
KR20130027885A true KR20130027885A (ko) 2013-03-18
KR101814052B1 KR101814052B1 (ko) 2018-01-02

Family

ID=48178630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110091400A KR101814052B1 (ko) 2011-01-26 2011-09-08 발광소자

Country Status (1)

Country Link
KR (1) KR101814052B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032933A (ja) 2004-06-18 2006-02-02 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
JP5050574B2 (ja) 2007-03-05 2012-10-17 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子

Also Published As

Publication number Publication date
KR101814052B1 (ko) 2018-01-02

Similar Documents

Publication Publication Date Title
EP2544248B1 (en) Light emitting device
EP2482343B1 (en) Semiconductor based light emitting diode
KR101894025B1 (ko) 발광소자
US8748867B2 (en) Light emitting device
KR20130019279A (ko) 발광소자
KR20120138275A (ko) 발광소자
KR101798238B1 (ko) 발광소자
KR101865936B1 (ko) 발광소자
JP6087142B2 (ja) 発光素子
KR101500029B1 (ko) 발광소자
KR20130019275A (ko) 발광소자
KR101231477B1 (ko) 발광소자
KR102008363B1 (ko) 발광소자 및 조명시스템
KR101904034B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR101823687B1 (ko) 발광소자
KR101814052B1 (ko) 발광소자
KR102249647B1 (ko) 발광소자 및 조명시스템
KR20130018069A (ko) 발광소자
KR101871498B1 (ko) 발광소자
KR101886153B1 (ko) 발광소자
KR102163961B1 (ko) 발광소자 및 조명시스템
KR20130076335A (ko) 발광소자
KR101838990B1 (ko) 발광소자 및 발광소자의 제조방법
KR20130074072A (ko) 발광소자 패키지
KR20130074071A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant