KR20130007618A - 비냉각형 적외선 검출기 및 이를 제작하기 위한 방법 - Google Patents
비냉각형 적외선 검출기 및 이를 제작하기 위한 방법 Download PDFInfo
- Publication number
- KR20130007618A KR20130007618A KR1020127027283A KR20127027283A KR20130007618A KR 20130007618 A KR20130007618 A KR 20130007618A KR 1020127027283 A KR1020127027283 A KR 1020127027283A KR 20127027283 A KR20127027283 A KR 20127027283A KR 20130007618 A KR20130007618 A KR 20130007618A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pixel
- wall
- mask
- etch
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000012212 insulator Substances 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 230000008569 process Effects 0.000 claims abstract description 63
- 238000001312 dry etching Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 101
- 235000012431 wafers Nutrition 0.000 claims description 100
- 229910052751 metal Inorganic materials 0.000 claims description 90
- 239000002184 metal Substances 0.000 claims description 90
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 77
- 229910052710 silicon Inorganic materials 0.000 claims description 77
- 239000010703 silicon Substances 0.000 claims description 77
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 16
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 13
- 238000010884 ion-beam technique Methods 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 238000001459 lithography Methods 0.000 claims description 9
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 claims description 3
- 238000007667 floating Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 56
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 17
- 239000010936 titanium Substances 0.000 description 17
- 229910052719 titanium Inorganic materials 0.000 description 17
- 239000007769 metal material Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 238000009413 insulation Methods 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
- G01J5/20—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using resistors, thermistors or semiconductors sensitive to radiation, e.g. photoconductive devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
- G01J5/02—Constructional details
- G01J5/0225—Shape of the cavity itself or of elements contained in or suspended over the cavity
- G01J5/024—Special manufacturing steps or sacrificial layers or layer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
- H01L27/14669—Infrared imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Manufacturing & Machinery (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본원은, 파운드리-지정형 SOI-CMOS 웨이퍼를 이용함으로써 비냉각형 적외선 검출기를 제작하기 위한 다양한 방법을 개시하며, 상기 웨이퍼는 기판 층과, 픽셀 영역 및 상기 픽셀 영역을 둘러싸는 벽 영역을 갖는 절연체 층과, 상기 절연체 층의 픽셀 영역 상에 형성되는 픽셀 구조물과, 상기 픽셀 구조물에 인접하게 그리고 상기 절연체 층의 벽 영역상에 형성되는 벽 구조물과, 픽셀 구조물 및 벽 구조물을 덮는 유전체 층과, 상기 유전체 층 내에 형성되고 건식 에칭 공정 동안 픽셀 구조물을 보호하기 위한 픽셀 마스크와, 건식 에칭 공정 후에 벽 구조물과 픽셀 구조물 사이에 형성된 공간을 형성하도록 유전체 층 내에 형성되고 건식 에칭 공정 동안 벽 구조물을 보호하기 위한 벽 마스크를 포함한다.
Description
관련 출원의 상호 참조
이 출원은 본 출원인에게 양도된 2010년04월12일자로 출원된 미국 가특허출원 제61/322,982호 "UNCOOLED INFRARED DETECTOR ARRAYS AND METHODS FOR MANUFACTURE"를 기초로 우선권 주장하며, 상기 미국 가특허출원은 본원에서 참조로 포함된다.
1. 기술분야
본 발명은 적외선 검출기의 분야와 관련되며, 더 구체적으로, 파운드리(foundry)-지정형 실리콘-온-인슐레이터(SOI: silicon-on-insulator) 상보성 금속 산화물 반도체(CMOS: complementary metal oxide semiconductor) 웨이퍼로부터 제조되는 비냉각형 적외선 검출기에 관한 것이다.
2. 관련 기술의 설명
비냉각형(열형) 적외선 검출기는 적외선 흡수 층(이른바, 흡열 층)과 열전 변환 요소(thermoelectric conversion element)를 갖는 픽셀을 포함하는 장치이다. 적외선 흡수 층은 적외선(파-wave)을 수신하고, 열로 변환한다. 열전 변환 요소는 열을, 수신된 적외선의 특성을 전달하는 전기 신호로 변환한다.
종래의 비냉각형 적외선 검출기가 픽셀의 어레이를 가질 수 있으며, 각각의 픽셀이 열전 변환 요소의 기능을 수행하기 위한 하나씩 단일 다이오드를 포함할 수 있다. 일반적으로 단일 다이오드는 흡열 층의 온도에 따라 달라지는 턴온 전압을 가질 수 있다. 단일 다이오드가 정전류를 전도할 때, 흡열 층에 의해 변환되는 열에 따라, 단일 다이오드 양단의 전위차가 달라질 수 있다. 따라서 수신된 적외선의 강도를 측정하기 위해 단일 다이오드의 전위차가 사용될 수 있다.
픽셀들 간에 열이 전달되는 것을 막기 위해, 종래의 비냉각형 적외선 검출기가 다양한 유형의 폐쇄형 우물 구조물(closed well structure)을 이용하여, 각각의 픽셀을 단열(thermally isolate)한다. 일반적으로, 폐쇄형 우물은 기판 층상에 형성될 수 있고, 픽셀 주위에 공동(cavity)을 형성할 수 있다. 폐쇄형 우물과 픽셀 사이에 지지 구조체가 형성되어, 상기 공동 내에서 픽셀을 매달 수 있다. 주문 맞춤 제작 공정(customer-specific fabrication process)을 이용하여, 매달리는 픽셀, 폐쇄형 우물, 및 지지 구조체가 실리콘 기판상에 제조될 수 있다.
그러나 이들 주문 맞춤 제작 공정은 몇 번 반복되는 높은 정확도의 리소그래피를 포함하며, 이러한 높은 정확도의 리소그래피 각각은 수행될 때 비싸고 시간이 많이 걸릴 수 있다. 더욱이, 높은 정확도의 리소그래피의 실패율이 통계적으로 높기 때문에, 이들 주문 맞춤 제작 공정의 수율이 낮다는 문제가 있다. 수율을 높이는 대신, 일부 종래의 적외선 검출기는 픽셀, 폐쇄형 우물, 및/또는 지지 구조체의 신뢰도를 희생할 수 있다.
따라서 품질이 개선되고, 수율이 높아지며, 생산 비용이 낮아진 비냉각형 적외선 검출기에 대한 필요성이 존재한다.
본 발명은 상기에서 언급된 필요성을 만족시키기 위한 몇 개의 해결책을 제공할 수 있다. 해결책들 중 하나는, 파운드리-지정형(foundry-defined) SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼를 이용함으로써, 비냉각형 적외선 검출기를 제작하기 위한 다양한 방법을 포함할 수 있다. 일반적으로, 파운드리-지정형 SOI-CMOS 웨이퍼는 범용 SOI-CMOS 공정(이른바, 표준 SOI-CMOS 공정)을 이용함으로써, 제작될 수 있다.
범용 SOI-CMOS 공정은 하나 이상의 파운드리(가령, SOI-CMOS 웨이퍼를 제조하는 제조 회사)에 의해 정의되고 제안될 수 있다. 범용 SOI-CMOS 공정은 많은 주문자들의 설계 요구사항을 이행할 수 있다. 따라서 범용 SOI-CMOS 공정은, 파운드리-지정형 SOI-CMOS 웨이퍼를 제작하는 시간과 비용을 낮출 수 있는 표준 설계 규칙, 공정 시퀀스, 및/또는 공정 파라미터를 포함하는 것이 일반적이다. 덧붙이자면 범용 SOI-CMOS 공정에 따라 제조되는 SOI-CMOS 웨이퍼는 표준화 속성을 갖기 때문에, 다른 적용 경우에 채용될 수 있다. 규모의 경제 덕분에, 파운드리-지정형 SOI-CMOS 웨이퍼(이른바, 표준 SOI-CMOS 웨이퍼)의 제작 비용은 실질적으로 낮아질 수 있다.
본원에 개시된 제작 방법은 파운드리-지정형 SOI-CMOS 웨이퍼를 수정하기 위한 몇 개의 공정 단계를 포함한다. 수정에 의해, SOI-CMOS 웨이퍼가 비냉각형 적외선 검출기의 기능 및 구조적 특징부를 포함할 수 있다. 이들 공정 단계는 종래의 리소그래피 및 증착 단계들과 비교될 때, 비교적 높은 허용 오차(즉, 비치명적 오차(non-critical))를 갖기 때문에, 수행되기에 비용 효율적이고 용이할 수 있다. 본원의 방법에 의해, 비냉각형 적외선 검출기의 비용 및 수율이 굉장히 개선될 수 있다.
하나의 실시예에서, 본 발명은, 비냉각형 마이크로볼로미터를 제작할 때 사용되기 위한 SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼일 수 있다. SOI-CMOS 웨이퍼는, 기판 층과, 상기 기판 층상에 형성되는 절연체 층과, 픽셀 영역 및 상기 픽셀 영역을 둘러싸는 벽 영역을 갖는 절연체 층과, 절연체 층의 픽셀 영역상에 형성되는 픽셀 구조물과, 픽셀 구조물에 인접하게 그리고 절연체 층의 벽 영역상에 형성되는 벽 구조물과, 픽셀 구조물 및 벽 구조물을 덮는 유전체 층과, 상기 유전체 층 내에 형성되며 건식 에칭 공정 동안 픽셀 구조물을 보호하기 위한 픽셀 마스크와, 건식 에칭 공정 후에 벽 구조물과 픽셀 구조물 사이에 형성되는 공간을 형성하기 위해, 유전체 층 내에 형성되며 건식 에칭 공정 동안 벽 구조물을 보호하기 위한 벽 마스크를 포함할 수 있다.
또 다른 실시예에서, 본 발명은 파운드리-지정형 SOI CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼로부터 제작된 적외선 검출기를 제공할 수 있다. 적외선 검출기는, 제 1 개구부 및 상기 제 1 개구부와 대면하는 제 2 개구부를 형성하는 관통형 우물을 형성하는 복수의 벽과, 상기 관통형 우물의 제 1 개구부 또는 제 2 개구부를 통과하는 적외선 파를 검출하도록 구성된 적외선 센서와, 관통형 우물 내에, 그리고 제 1 개구부에 인접하게, 상기 적외선 센서를 매달기 위해, 상기 적외선 센서를, 복수의 벽 중 적어도 하나로 연결하는 지지 암을 포함한다.
또 다른 실시예에서, 본 발명은, 기판 층과, 상기 기판 층상에 형성되고 픽셀 영역 및 상기 픽셀 영역을 둘러싸는 벽 영역을 갖는 절연체 층과, 절연체 층의 픽셀 영역상에 형성되는 픽셀 구조물과, 픽셀 구조물에 인접하게 그리고 절연체 층의 벽 영역상에 형성되는 벽 구조물과, 상기 픽셀 구조물 및 벽 구조물을 덮는 유전체 층과, 상기 유전체 층 내에 형성되고 픽셀 구조물을 덮는 픽셀 마스크와, 유전체 층 내에 형성되고 상기 벽 구조물을 덮는 벽 마스크를 갖는 파운드리-지정형 SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼로부터 비냉각형 적외선 검출기를 제작하기 위한 방법을 제공할 수 있다. 상기 방법은, 절연체 층의 픽셀 영역에서 종료되는 후면 픽셀 공간(back pixel space)을 형성하기 위해, 기판 층의 일부분을 관통하도록 제 1 수직 에칭을 수행하는 단계와, 벽 구조물에서 픽셀 구조물을 분리하기 위한 전면 픽셀 공간(front pixel space)을 형성하기 위해, 상기 픽셀 마스크와 벽 마스크에 의해 덮이지 않은 유전체 층의 일부분을 관통하고, 상기 픽셀 마스크와 벽 마스크에 의해 덮이지 않은 절연체 층의 일부분을 관통하도록 제 2 수직 에칭을 수행하는 단계와, 상기 픽셀 마스크와 벽 마스크를 제거하는 단계를 포함한다.
또 다른 실시예에서, 본 발명은, 기판 층과, 상기 기판 층상에 형성되고 픽셀 영역 및 상기 픽셀 영역을 둘러싸는 벽 영역을 갖는 절연체 층과, 상기 절연체 층의 픽셀 영역상에 형성되는 픽셀 구조물과, 상기 픽셀 구조물에 인접하게 그리고 절연체 층의 벽 영역상에 형성되는 벽 구조물과, 상기 픽셀 구조물 및 벽 구조물을 덮는 유전체 층과, 유전체 층 내에 형성되고 픽셀 구조물을 덮는 픽셀 마스크와, 상기 유전체 층 내에 형성되며 벽 구조물을 덮는 벽 마스크를 갖는 파운드리-지정형(foundry-defined) SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼로부터 비냉각형 적외선 검출기를 제작하기 위한 방법을 제공할 수 있다. 상기 방법은, 벽 구조물로부터 픽셀 구조물을 분리하기 위한 전면 픽셀 공간을 형성하기 위해, 픽셀 마스크 및 벽 마스크에 의해 덮이지 않는 상기 유전체 층의 일부분을 관통하고 상기 픽셀 마스크 및 벽 마스크에 의해 덮이지 않는 절연체 층의 일부분을 관통하는 수직 에칭을 수행하는 단계와, 픽셀 마스크와 벽 마스크를 제거하는 단계와, 기판 층상에, 그리고 픽셀 구조물 아래에, 기판 층 및 벽 구조물로부터 픽셀 구조물을 단열하기 위해, 전면 픽셀 공간과 연결되는 후면 픽셀 공간을 형성하는 우물을 형성하기 위해 이방성 실리콘 에칭을 수행하는 단계를 포함한다.
이 요약은 특정 개념을 소개하기 위해 제공될 뿐이며, 발명의 주요 사항들의 어떠한 핵심적이거나 필수적인 특징을 식별하려는 것이 아니다.
해당업계 종사자라면, 다음과 같은 도면 및 상세한 설명을 통해, 그 밖의 다른 본 발명의 시스템, 방법, 특징, 및 이점들을 명확하게 알 것이다. 이러한 모든 추가적인 시스템, 방법, 특징, 및 이점은, 본원 내에 포함된 것이며, 본 발명의 범위 내에 있고, 특허청구범위로 보호될 수 있다. 도면에 도시된 구성요소들은 반드시 실측된 것은 아니며, 본 발명의 중요한 특징들을 더 잘 도시하기 위해 과장된 것일 수 있다. 여러 다른 도면들에서 유사한 도면부호들이 유사한 부분들을 나타낸다.
도 1은 본 발명의 하나의 실시예에 따르는 적외선 검출기 픽셀의 평면도를 도시한다.
도 2A는 본 발명의 하나의 실시예에 따르는 적외선 검출기 픽셀의 투시도를 도시한다.
도 2B는 본 발명의 하나의 실시예에 따르는 적외선 검출기 픽셀의 횡단면도를 도시한다.
도 3A-3H는 본 발명의 하나의 실시예에 따르는 관통형 우물 마이크로볼로미터를 형성하기 위해 처리되는 SOI-CMOS 웨이퍼의 단면도를 도시한다.
도 4A-4F는 본 발명의 하나의 실시예에 따르는 폐쇄형 우물 마이크로볼로미터를 형성하기 위해 처리되는 파운드리-지정형 SOI-CMOS 웨이퍼의 횡단면도를 도시한다.
도 5A는 본 발명의 하나의 실시예에 따르는 흡열 우산(heat absorption umbrella)을 포함하는 적외선 검출기 픽셀의 투시도를 도시한다.
도 5B는 본 발명의 하나의 실시예에 따르는 흡열 우산을 포함하는 적외선 검출기 픽셀의 횡단면도를 도시한다.
도 6A-6F는 본 발명의 하나의 실시예에 따르는 흡열 우산을 포함하는 관통형 우물 마이크로볼로미터를 형성하기 위해 처리되는 파운드리-지정형 SOI-CMOS 웨이퍼의 횡단면도를 도시한다.
도 7A-7B는 본 발명의 하나의 실시예에 따르는 흡열 우산을 갖는 폐쇄형 우물 마이크로볼로미터를 형성하도록 더 처리되는 후-CMOS 처리된 웨이퍼의 횡단면도를 도시한다.
도 1은 본 발명의 하나의 실시예에 따르는 적외선 검출기 픽셀의 평면도를 도시한다.
도 2A는 본 발명의 하나의 실시예에 따르는 적외선 검출기 픽셀의 투시도를 도시한다.
도 2B는 본 발명의 하나의 실시예에 따르는 적외선 검출기 픽셀의 횡단면도를 도시한다.
도 3A-3H는 본 발명의 하나의 실시예에 따르는 관통형 우물 마이크로볼로미터를 형성하기 위해 처리되는 SOI-CMOS 웨이퍼의 단면도를 도시한다.
도 4A-4F는 본 발명의 하나의 실시예에 따르는 폐쇄형 우물 마이크로볼로미터를 형성하기 위해 처리되는 파운드리-지정형 SOI-CMOS 웨이퍼의 횡단면도를 도시한다.
도 5A는 본 발명의 하나의 실시예에 따르는 흡열 우산(heat absorption umbrella)을 포함하는 적외선 검출기 픽셀의 투시도를 도시한다.
도 5B는 본 발명의 하나의 실시예에 따르는 흡열 우산을 포함하는 적외선 검출기 픽셀의 횡단면도를 도시한다.
도 6A-6F는 본 발명의 하나의 실시예에 따르는 흡열 우산을 포함하는 관통형 우물 마이크로볼로미터를 형성하기 위해 처리되는 파운드리-지정형 SOI-CMOS 웨이퍼의 횡단면도를 도시한다.
도 7A-7B는 본 발명의 하나의 실시예에 따르는 흡열 우산을 갖는 폐쇄형 우물 마이크로볼로미터를 형성하도록 더 처리되는 후-CMOS 처리된 웨이퍼의 횡단면도를 도시한다.
본 발명의 다양한 특징들의 실시예를 구현하는 장치, 시스템, 및 방법이 도면을 참조하여 기재될 것이다. 도면 및 이와 관련된 기재는 본 발명의 일부 실시예를 설명하기 위해 제공되는 것이며, 본 발명의 범위를 한정하기 위해 제공되는 것이 아니다. 도면 전체에 걸쳐, 기준 요소들 간의 상관관계를 나타내기 위해 도면 부호가 재사용된다. 덧붙이자면, 각각의 도면 번호의 첫 번째 자리는 요소가 가장 먼저 나타난 도면을 지칭한다.
도 1은 본 발명의 하나의 실시예에 따라, 적외선 검출기 픽셀(100)의 평면도를 도시한다. 적외선 검출기 픽셀(100)은 마이크로볼로미터 초점 평면 어레이(FPA)를 형성하도록 복제되고 배열될 수 있도록 단일 감지 유닛일 수 있다. 적외선 검출기 픽셀(100)은 픽셀 벽(pixel wall)(101), 픽셀 섬(pixel island)(104), 제 1 (우측) 지지 암(132), 및 제 2 (좌측) 지지 암(134)을 포함할 수 있다.
픽셀 벽(101)은 사각 틀(가령, 직사각 틀)의 횡단면을 가질 수 있고, 상기 틀은 단열 공간(103)을 형성한다. 상기 픽셀 섬(104)은 픽셀 벽(101)과 접촉하지 않으면서 단열 공간(103) 내에 위치할 수 있다. 제 1 지지 암(132) 및 제 2 지지 암(134)이 픽셀 섬(104)을 픽셀 벽(101) 내부에 기계적으로 연결할 수 있다. 따라서 제 1 지지 암(132) 및 제 2 지지 암(134)은 단열 공간(103) 내에서 픽셀 섬(104)을 매달 수 있다.
단열 공간(103)은 픽셀 섬(104)과 픽셀 벽(101) 사이에 단열을 제공할 수 있고, 인접한 적외선 검출 픽셀(도면에 도시되지 않음)에 의해 공유될 수 있다. 따라서 단열 공간(103)은 픽셀 섬(104)과 픽셀 벽(101) 간의 열 전달을 막거나, 늦추는 데 도움이 될 수 있다. 하나의 실시예에서, 픽셀 벽(101)은 제 1 개구부와 제 2 개구부를 갖는 관통형 우물(through well)을 형성할 수 있다. 따라서 단열 공간(103)은 제 1 개구부와 제 2 개구부를 관통해 뻗어 있는 관통형 공간일 수 있다. 또 다른 실시예에서, 픽셀 벽(101)이 단 하나의 개구부를 갖는 폐쇄형 우물이 형성될 수 있다. 따라서 단열 공간(103)은 폐쇄형 우물의 유일한 개구부를 통과해 뻗어 있는 반관통 공간(semi-through space)일 수 있다.
픽셀 섬(104)은 흡열 층(112)과 다이오드 그룹(140)을 포함할 수 있다. 흡열 층(112)은 적외선(파)을 수신하고, 적외선으로부터 추출된 열 에너지를 보유할 수 있다. 하나의 실시예에서, 흡열 층(112)은 다이오드 그룹(140)을 완전히 캡슐화할 수 있다. 또 다른 실시예에서, 흡열 층(112)은 다이오드 그룹(140)을 실질적으로 덮을 수 있다. 임의의 경우, 흡열 층(112)은 수신된 적외선의 특성을 가리키는 내부 온도를 가질 수 있다. 흡열 층(112)의 적외선 보유 특성을 개선하기 위해, 티타늄, 티타늄 니트라이드, 및/또는 그 밖의 다른 유사한 물질의 층이 흡열 층(112)상에, 또는 상기 흡열 층(112) 내에 증착될 수 있다.
다이오드 그룹(140)은 하나 이상의 다이오드를 포함할 수 있고, 각각의 다이오드는 흡열 층(112)의 내부 온도에 의해 제어되는 턴온 전압(turn-on voltage)을 가질 수 있다. 하나의 실시예에서, 각각의 다이오드는 타 다이오드와 상이한 턴온 전압을 가질 수 있다. 또 다른 실시예에서, 모든 다이오드는 유사한 턴온 전압을 공유할 수 있다. 다이오드의 턴온 전압을 변화시킴으로써, 적외선 검출기 픽셀(100)이 입사 적외선에 대한 향상된 감도를 제공할 수 있다. 다이오드는 다양한 구성으로 배열될 수 있다. 예를 들어, 하나의 실시예에서, 다이오드 그룹(140)의 다이오드들은 직렬로 연결되어 하나의 다이오드 체인을 형성할 수 있다. 예를 들어, 또 다른 실시예에서, 다이오드 그룹(140)의 다이오드들은 병렬로 연결되어 하나의 다이오드 망(diode net)을 형성할 수 있다.
도 2A는 본 발명의 하나의 실시예에 따르는 적외선 검출기 픽셀(200)의 투시도를 도시한다. 적외선 검출기 픽셀(200)은 적외선 검출기 픽셀(100)과 몇 가지 상호 교환 가능한 특징들을 공유할 수 있다. 덧붙여, 적외선 검출기 픽셀(200)은 적외선 검출기 픽셀(100)의 기능적 및 구조적 특징과 동일한 것을 포함할 수 있다. 검출기 픽셀(200)은 4개의 픽셀 벽을 포함할 수 있다. 그러나 적외선 검출기 픽셀(200)의 내부 구조를 설명하기 위한 목적으로, 제 1 (우측) 픽셀 벽(106), 제 2 (후방) 픽셀 벽(107), 및 제 3 (좌측) 픽셀 벽(108)만 나타나며, 제 4 (전방) 픽셀 벽은 생략되어 있다. 4개의 픽셀 벽은 서로 연결되어, 관통 픽셀 우물을 형성할 수 있으며, 상기 관통 픽셀 우물은 제 1 (상부) 개구부와, 제 2 (하부) 개구부와, 상기 제 1 개구부와 제 2 개구부 사이에 위치하는 관통 공간을 형성할 수 있다.
각각의 픽셀 벽(가령, 제 1, 제 2, 및 제 3 픽셀 벽(106, 107, 및 108))은 픽셀 벽 옥사이드 층(110), 픽셀 벽 절연 (매립형 옥사이드(buried oxide)) 층(154), 및 픽셀 벽 기판 층(102)을 포함할 수 있다. 선택사항으로서, 픽셀 벽(가령, 제 1, 제 2, 및 제 3 픽셀 벽(106, 107, 및 108)) 각각은, 리드아웃 회로(readout circuit)(도면에 도시되지 않음)와 다이오드 그룹(140) 사이에 전기 신호를 전도하기 위한 하나 이상의 전기 도선을 포함할 수 있다.
하나의 실시예에서, 예를 들어, 제 1 픽셀 벽(106)은 픽셀 벽 옥사이드 층(110) 내 제 1 리드아웃 도선(124)을 캡슐화할 수 있다. 또 다른 실시예에서, 예를 들어, 제 3 픽셀 벽(108)은 픽셀 벽 옥사이드 층(110) 내에서 제 2 리드아웃 도선(126)을 캡슐화할 수 있다. 제 1 리드아웃 도선(124) 및 제 2 리드아웃 도선(126)은 각각, 디지털 신호, 아날로그 신호, 바이어싱 신호(biasing signal), 입력 신호, 컬럼 셀렉트 신호(column select signal), 로우 셀렉션 신호(row selection signal), 및/또는 다이오드 그룹(140)의 동작을 제어하기 위한 기타 신호를 운반하기 위해 사용될 수 있다. 제 1 리드아웃 도선(124) 및 제 2 리드아웃 도선(126)은 금속-1 층, 금속-2 층, 및/또는 금속-3 층의 일부일 수 있으며, 이들 각각은 전도성 금속, 가령, 구리, 금, 및/또는 알루미늄을 포함할 수 있다.
적외선 검출기 픽셀(200)은 픽셀 섬(104)을 포함할 수 있고, 상기 픽셀 섬(104)은 픽셀 벽(가령, 제 1, 제 2, 및 제 3 픽셀 벽(106, 107, 및 108))으로부터 단열될 수 있도록 상기 픽셀 섬(104)은 관통 픽셀의 기판 층(102) 위에 매달릴 수 있다. 픽셀 섬(104)은 섬 절연(island insulation)(매립형 옥사이드) 층(152), 흡열 층(112), 및 다이오드 그룹(140)을 포함할 수 있다. 섬 절연체 층(152)은 픽셀 벽 절연체 층(154)과 수평으로 정렬될 수 있다. 흡열 층(112)은 픽셀 벽 옥사이드 층(110)과 수평으로 정렬될 수 있고, 복수의 유전 층과 반사방지 층을 포함할 수 있다.
하나의 실시예에서, 흡열 층(112)은 픽셀 벽 옥사이드 층(110)과 동일한 물질로 만들어질 수 있다. 또 다른 실시예에서, 흡열 층(112)은 픽셀 벽 옥사이드 층(110)의 물질과 상이한 물질로 만들어질 수 있다. 또 다른 실시예에서, 흡열 층(112)은 유전체 물질, 가령, 니트라이드 물질, 및/또는 옥사이드 물질을 포함할 수 있다. 또 다른 실시예에서, 흡열 층(112)은 반사방지 물질, 가령, 티타늄 물질, 티타늄 니트라이드 물질, 및/또는 유사한 물리 및 화학적 속성을 갖는 그 밖의 다른 물질을 포함할 수 있다. 흡열 층(112)과 섬 절연체 층(152)은 다 함께 다이오드 그룹(140)을 실질적으로 캡슐화할 수 있다.
적외선 검출기 픽셀(100)은 플립-칩 구성으로 전개될 수 있으며, 이 구성에서, 섬 절연체 층(152)이 적외선 검출기 픽셀(100)의 상부 면으로서 배향될 수 있다. 따라서, 섬 절연체 층(152)은 흡열 층으로서 사용될 수 있다. 적외선 보유 특성을 강화하도록, 티타늄 층, 티타늄 니트라이드 층, 및/또는 유사한 물리 및 화학적 속성을 갖는 그 밖의 다른 물질을 갖는 층이 절연체 층(152)상에 증착될 수 있다.
다이오드 그룹(140)은 복수의 다이오드, 가령, 제 1 다이오드(142), 제 2 다이오드(144), 제 3 다이오드(146), 및 제 4 다이오드(148)를 포함할 수 있다. 각각의 다이오드(가령, 제 1, 제 2, 제 3, 및 제 4 다이오드(142, 144, 146, 및 148))는, 흡열 층(112)의 내부 온도에 의해 조정 가능한 턴온 전압을 가질 수 있다. 그러나 각각의 다이오드(가령, 제 1, 제 2, 제 3, 및 제 4 다이오드(142, 144, 146, 및 148))의 턴온 전압들은 서로 동일하거나, 동일하지 않을 수 있다. 하나의 실시예에서, 예를 들어, 다이오드들은 동일한 턴온 전압을 공유할 수 있다. 또 다른 실시예에서, 예를 들어, 다이오드는 다양한 점진적인 턴온 전압을 가질 수 있다. 또 다른 실시예에서, 예를 들어, 다이오드는 다양한 선형 턴온 전압을 가질 수 있다.
제 1 다이오드(142), 제 2 다이오드(144), 제 3 다이오드(146), 및 제 4 다이오드(148) 각각은, 섬 절연체 층(152)에 수직이고, 픽셀 벽의 기판 층(102)에 수직인 p-n 접합을 가질 수 있다. 제 1 다이오드(142), 제 2 다이오드(144), 제 3 다이오드(146), 및 제 4 다이오드(148)는 직렬로 연결되어 하나의 다이오드 체인을 형성할 수 있다. 하나의 실시예에서, 픽셀 섬(104)은 복수의 인터-다이오드 금속성 판(inter-diode metallic plate)(122)를 포함할 수 있고, 이들 인터-다이오드 금속성 판(122) 각각은 한 쌍의 다이오드의 반대쪽 접합점(junction)들을 연결할 수 있다.
다이오드 그룹(140) 내 전기적 연결을 제공하는 것에 추가로, 인터-다이오드 금속성 판(122)이 흡열 층(112)에 대한 일련의 내부 반사성 표면으로서 기능할 수 있다. 다이오드(제 1 다이오드(142), 제 2 다이오드(144), 제 3 다이오드(146), 및/또는 제 4 다이오드(148))의 턴온 전압은, 수신된 적외선에 의해 직접 제어되는 것이 아니라, 온도에 의해 제어되기 때문에, 흡수된 적외선을 흡열 층(112)으로 다시 반사시켜, 추가 흡수시키기 위해, 인터-다이오드 금속성 판(122)을 이용하는 것이 바람직할 수 있다. 그 후, 흡열 층(112)은 반사된 적외선을 열로 더 변환할 수 있다. 하나의 실시예에서, 인터-다이오드 금속성 판(122)은, 흡열 층(112)의 전체 수평 횡단면을 덮도록 뻗어 있어서, 반사 작용을 최대화할 수 있다.
인터-다이오드 금속성 판(122)에 의해 운반되는 전기 신호가 제 1 지지 암(132) 및/또는 제 2 지지 암(134)을 통해 리드아웃 회로로 전달될 수 있다. 하나의 실시예에서, 예를 들어, 제 1 지지 암(132)은 픽셀 섬(104)과 제 3 픽셀 벽(108) 사이에 전기적 및/또는 기계적 연결을 제공할 수 있다. 또 다른 실시예에서, 예를 들어, 제 2 지지 암(134)은 픽셀 섬(104)과 제 1 픽셀 벽(106) 사이에 전기적 및/또는 기계적 연결을 제공할 수 있다.
도 2B에 도시된 것처럼, 제 1 지지 암(132)과 제 2 지지 암(134) 각각은, 픽셀 벽(가령, 제 1, 제 2, 및/또는 제 3 픽셀 벽(106, 107, 및/또는 108)) 및 픽셀 섬(104)과 유사한 층을 포함할 수 있다. 예를 들면, 제 1 지지 암(132)과 제 2 지지 암(134) 각각은 지지 암 절연체 층(156)을 포함할 수 있고, 상기 지지 암 절연체 층(156)은 섬 절연체 층(152)과 픽셀 벽 절연체 층(154)과 수평방향으로 정렬될 수 있다. 또 다른 예를 들면, 제 1 지지 암(132)과 제 2 지지 암(134) 각각은 암 옥사이드 층(114)을 포함하며, 상기 암 옥사이드 층(114)은 픽셀 벽 옥사이드 층(110) 및 흡열 층(112)과 수평방향으로 정렬될 수 있다. 지지 암 옥사이드 층(114)은 픽셀 섬(104)에 대한 기계적 지지를 제공할 수 있고, 픽셀 섬(104)과 픽셀 벽(가령, 제 1 픽셀 벽(106) 및/또는 제 3 픽셀 벽(108)) 간의 열 전달을 방지할 수 있다. 제 1 지지 암(132)은 제 1 폴리실리콘 도선(135)을 포함할 수 있고, 상기 제 1 폴리실리콘 도선(135)은 지지 암 옥사이드 층(114)에 의해 캡슐화될 수 있다. 제 1 폴리실리콘 도선(135)은 인터-다이오드 금속성 판(122)과 제 1 픽셀 벽(106)의 제 1 리드아웃 도선(124) 사이에 전기적 연결을 구축할 수 있다. 제 2 지지 암(134)은 제 2 폴리실리콘 도선(137)을 포함할 수 있고, 상기 제 2 폴리실리콘 도선(137)은 지지 암 옥사이드 층(114)에 의해 캡슐화될 수 있다. 제 2 폴리실리콘 도선(137)은 인터-다이오드 금속성 판(122)과 제 1 픽셀 벽(106)의 제 2 리드아웃 도선(126) 간의 전기적 연결을 구축할 수 있다. 제 1 지지 암(132) 및/또는 제 2 지지 암(134)에서 전도성 도선을 형성하기 위해 그 밖의 다른 전도성 물질이 사용될 수 있지만, 폴리실리콘이, 비교적 낮은 열 컨덕턴스를 갖기 때문에, 선호될 수 있다.
제 1 리드아웃 도선(124)에 추가로, 제 1 픽셀 벽(106)은 제 3 리드아웃 도선(164)을 포함할 수 있다. 일반적으로, 제 3 리드아웃 도선(164)은 제 1 리드아웃 도선(124)과 유사한 신호를 전도할 수 있다. 제 3 리드아웃 도선(164)은 제 1 리드아웃 도선(124)보다 더 높은 금속 층의 일부분일 수 있다. 따라서, 제 3 리드아웃 도선(164)은 전역 라우팅(global routing)을 위해 사용될 수 있고, 제 1 리드아웃 도선(124)은 국소 및/또는 인터-픽셀 라우팅을 위해 사용될 수 있다. 마찬가지로, 제 2 리드아웃 도선(126)에 추가로, 제 3 픽셀 벽(108)은 제 4 리드아웃 도선(166)을 포함할 수 있다. 일반적으로, 제 4 리드아웃 도선(166)은 제 2 리드아웃 도선(126)과 유사한 신호를 전도할 수 있다. 제 4 리드아웃 도선(166)은 제 2 리드아웃 도선(126)보다 더 상위 금속 층의 일부분일 수 있다. 따라서 제 4 리드아웃 도선(166)이 전역 라우팅을 위해 사용되고, 제 2 리드아웃 도선(126)이 로컬 및/또는 인터-픽셀 라우팅을 위해 사용될 수 있다.
지금부터는, 파운드리(foundry)-지정형 실리콘-온-인슐레이터(SOI: silicon-on-insulator) 상보성 금속 산화물 반도체(CMOS: complementary metal oxide semiconductor) 웨이퍼를 이용함으로써, 비냉각형 적외선 검출기(가령, 적외선 검출기 픽셀(100 및 200))를 제작하기 위한 다양한 방법에 대해 기재된다. SOI-CMOS 공정을 이용함으로써, SOI-CMOS 웨이퍼가 제작될 수 있다. 일반적으로, SOI-CMOS 공정은 주문 맞춤 공정이거나, 범용 공정일 수 있다.
주문 맞춤 SOI-CMOS 공정은, 특정 설계 목표를 기초로 개별 주문자에 의해 정의될 수 있다. 한 주문자의 주문 맞춤 SOI-CMOS 공정이 또 다른 주문자의 설계 목표를 이행하거나, 이행하지 않을 수 있다. 따라서 일반적으로 주문 맞춤 SOI-CMOS 공정은 특정 설계 규칙, 공정 시퀀스, 및/또는 공정 파라미터를 포함한다. 이들 특정 요건은 SOI-CMOS 웨이퍼를 제작하는 시간과 비용을 증가시킬 수 있다. 덧붙여, 특정 속성 때문에, 주문 맞춤 SOI-CMOS 프로세스에 따라 제작되는 SOI-CMOS 웨이퍼는 다른 적용 경우에는 채용되기 어렵다. 따라서 주문 맞춤 SOI-CMOS 웨이퍼의 제작 비용이 높은 것이 일반적이다.
다른 한편으로는, 하나 이상의 파운드리(foundry)(가령, SOI-CMOS 웨이퍼를 제작하는 제작 회사)에 의해, 범용 SOI-CMOS 공정(이른바, 표준 SOI-CMOS 공정)이 정의되고 제안될 수 있다. 범용 SOI-CMOS 공정은 많은 주문자의 설계 요구사항을 이행할 수 있다. 따라서 일반적으로 범용 SOI-CMOS 공정은 일반적으로, 파운드리-지정형 SOI-CMOS 웨이퍼를 제작하는 시간과 비용을 감소시킬 수 있는 표준 설계 규칙, 공정 시퀀스, 및/또는 공정 파라미터를 포함한다. 덧붙이자면, 범용 SOI-CMOS 공정에 따라 제작되는 SOI-CMOS 웨이퍼는 그 범용 속성 때문에, 다른 적용 경우에 채용되기 쉽다. 규모의 경제 덕에, 파운드리-지정형 SOI-CMOS 웨이퍼(이른바, 표준 SOI-CMOS 웨이퍼)의 제작 비용은 주문 맞춤 SOI-CMOS 웨이퍼의 제작 비용보다 훨씬 더 낮다.
본원에 기재된 방법은 파운드리 지정형 SOI-CMOS 웨이퍼를 수정하기 위한 몇 가지 공정 단계들을 포함할 수 있다.수정에 의해, SOI-CMOS 웨이퍼는 비냉각형 적외선 검출기(가령, 비냉각형 적외선 검출기 픽셀(100 및 200))의 기능 및 구조적 특징을 포함할 수 있다. 이들 공정 단계는 종래의 리소그래피 및 증착 단계들과 비교될 때, 비교적 높은 허용 오차(즉, 비치명적 오차(non-critical))를 갖기 때문에, 수행되기에 비용 효율적이고 용이할 수 있다. 본원의 방법에 의해, 비냉각형 적외선 검출기의 비용 및 수율이 굉장히 개선될 수 있다.
일반적으로, 파운드리-지정형 SOI-CMOS 웨이퍼가 기판 층, 절연체 층, 및 유전체 층을 포함할 수 있다. 기판 층은 절연체 층과 유전체 층에 대한 구조적 지지를 제공할 수 있다. 절연체 층은 기판 층상에 형성될 수 있고, 적어도 하나의 픽셀 영역과 적어도 하나의 벽 영역을 형성할 수 있다. 벽 영역은, 픽셀 영역에 접촉하지 않으면서, 픽셀 영역을 부분적으로 또는 완전히 감쌀 수 있다. 따라서 픽셀 영역과 벽 영역 사이에 공간이 형성될 수 있다.
설계 목표에 따라, 픽셀 영역과 벽 영역이 다양한 형태를 가질 수 있다. 하나의 실시예에서, 예를 들어, 픽셀 영역은 직사각형 형태를 가질 수 있고, 벽 영역은 직사각형 틀 형태를 가질 수 있다. 또 다른 실시예에서, 예를 들어, 픽셀 영역은 원형 형태를 가질 수 있고, 벽 영역은 원주 형태를 가질 수 있다.
또 다른 실시예에서, 예를 들면, 픽셀 영역은 육각형 형태를 가질 수 있고, 벽 영역은 육각형 틀 형태를 가질 수 있다.
유전체 층이 절연체 층의 상부에 형성되고, 하나 이상의 픽셀 구조물, 벽 구조물, 바이어싱 회로, 및/또는 리드아웃 회로를 덮고, 구성하도록 사용될 수 있다. 픽셀 구조물은 다이오드 그룹을 포함할 수 있다(가령, 다이오드 그룹(140)). 다이오드 그룹은 앞서 언급된 바 있는 다이오드 그룹(140)과 유사한 기능 및 구조적 특징을 포함할 수 있다. 다이오드 그룹은 하나 이상의 도핑된 실리콘 물질을 포함할 수 있고, 절연체 층상에 형성될 수 있다(그래서 용어가 "SOI"이다).
유전체 층은 복수의 층을 포함할 수 있고, 상기 복수의 층 각각은 옥사이드 물질, 니트라이드 물질, 및/또는 그 밖의 다른 유전체 물질을 포함할 수 있다. 유전체 층은 복수의 마스크 층과 함께 이식(embed)될 수 있으며, 복수의 마스크 층 각각은 하나 이상의 후-CMOS 전면 에칭 공정(post-CMOS front etching process)으로부터 특정 구조물(가령, 픽셀 구조물, 벽 구조물, 바이어싱 회로, 또는 리드아웃 회로)을 보호하도록 지정될 수 있다. 마스크 층은 금속성 물질 및/또는 폴리실리콘 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 마스크 층이 폴리실리콘 층 및/또는 금속 층(가령, 금속-1 층, 금속-2 층, 및/또는 금속-3 층)의 일부로서 형성될 수 있다. 마찬가지로, 절연체 층이 하나 이상의 후-CMOS 후면 에칭 공정으로부터 모든 구조물을 보호하도록 지정될 수 있다.
앞서 언급된 것처럼, SOI-CMOS 웨이퍼의 전면은 유전체 층의 노출된 표면이라고 이해될 수 있으며, SOI-CMOS 웨이퍼의 후면은 기판 층의 노출된 표면이라고 이해될 수 있으나, 이렇게 한정되는 것은 아니다. 덧붙이자면, 수평 방향은 기판 층에 평행인 방향이라고 이해되고, 수직 방향은 기판 층에 수직인 방향이라고 이해될 수 있다. 후-CMOS 후면 에칭은, 기판 층의 일부분을 제거하여, 절연체 층으로 종료되는 후면 픽셀 공간(back pixel space)을 형성하기 위해 사용될 수 있다. 후-CMOS 전면 에칭은, 유전체 층 및 절연체 층의 일부분을 제거하기 위해 사용될 수 있다. 일반적으로, 제거되는 부분은, 어떠한 마스크 층에 의해서도 보호되지 않을 수 있는 노출된 부분이다. 후-CMOS 전면 에칭 후, 전면 픽셀 공간(front pixel space)이 픽셀 구조물과 벽 구조물 사이에서 형성될 수 있다.
따라서 픽셀 구조물은 매달린 픽셀 섬이 될 수 있으며, 상기 픽셀 섬은 벽 구조물로부터 단열될 수 있다. 픽셀 섬에 대한 단열을 이룬 후, 마스크 층 제거 단계가 모든 마스크 층을 제거하도록 수행될 수 있다. 전면 에칭과 후면 에칭 모두 SOI-CMOS 웨이퍼의 수직 방향을 따라 진행하기 때문에, 수직 에칭이라고 분류될 수 있다. 덧붙여, 후면 에칭은 이방성 실리콘 에칭 및/또는 희생 층 에칭 동안 수평방향 에칭을 포함할 수 있으며, 이는 이하에서 더 상세히 설명될 수 있다.
전면 에칭은, 마스크 물질은 에칭 제거하지 않고 유전체 물질을 에칭 제거할 수 있는 건식 에칭제를 이용하는 것을 포함할 수 있다. 따라서 전면 에칭은 건식 유전체 에칭이라고 지칭될 수 있다. 전면 에칭은, 반응성 이온 에칭(RIE: reactive ion etching), 반응성 이온-빔 에칭(RIBE), 및/또는 화학 보조 이온-빔 에칭(CAIBE)를 포함할 수 있지만, 이에 국한되지는 않는다.
후면 에칭은, 유전체 물질이나 절연 물질(가령, 매립형 옥사이드)은 에칭 제거하지 않고 실리콘 물질을 에칭 제거할 수 있는 에칭제를 이용하는 것을 포함할 수 있다. 형성될 픽셀 유형에 따라, 후면 에칭은 딥 건식 실리콘 에칭(deep dry silicon etching) 및/또는 이방성 실리콘 에칭을 포함할 수 있다. 예를 들어, 딥 건식 실리콘 에칭은 관통형 픽셀 벽을 형성하는 데 사용되는데 반해, 이방성 실리콘 에칭은 폐쇄형 픽셀 벽을 형성하는 데 사용될 수 있다.
딥 건식 실리콘 에칭은, 수직 부분을 완전히 제거하여 관통형 픽셀 벽을 형성하기 위해 건식 에칭제를 이용할 수 있다. 따라서 절연체 층의 픽셀 영역은, 딥 건식 에칭 후 후면 공간으로 완전히 노출될 수 있다.
딥 건식 실리콘 에칭은, 딥 반응성 이온 에칭(DRIE), 및/또는 그 밖의 다른 유형의 수직 실리콘 에칭을 포함할 수 있지만, 이에 국한되지는 않는다.
이방성 실리콘 에칭은, 절연체 층의 픽셀 영역 바로 아래, 그리고 인접하게 위치하는 기판 층의 수평 부분을 부분적으로 제거하기 위해 화학적 용액을 채용할 수 있다. 화학적 용액은 다양한 화합물, 가령, 에틸렌디아민 피로카테콜(EDP), 테트라메틸암모늄 히드록사이드(TMAH), 및/또는 포타슘 히드록사이드(KOH)를 포함할 수 있다. 기판 층의 수평방향 부분이 제거된 후, 부분적으로 둘러싸인 공동(partially enclosed cavity)을 갖는 폐쇄형 우물이 형성될 수 있다. 부분적으로 둘러싸인 공동은, 픽셀 섬을 위한 바람직한 단열을 제공할 수 있다. 관통형 우물 구조물과 달리, 폐쇄형 우물 구조물은 관통형 공간을 형성하지 않을 수 있다. 즉, 픽셀 영역 아래에 위치하는 기판 층의 수직 부분이 완전히 제거되지 않을 수 있다.
이방성 실리콘 에칭 동안, 절연체 층 및 유전체 층이 다이오드 그룹을 덮을 수 있고, 이로써, 다이오드 그룹이 에칭제에 의해 에칭되는 것이 막아질 수 있다. 절연체 층 및 유전체 층에 의해 제공되는 보호 때문에, 노출된 다이오드 그룹의 에칭을 막기 위해 종래 기술의 이방성 실리콘 에칭에서 사용될 수 있는 임의의 전기화학적 에칭 정지재(etch stop) 없이도, 이방성 실리콘 에칭이 원하는 결과(가령, 픽셀 섬을 위한 단열 제공)를 얻을 수 있다. 전기화학적 에칭 정지재가 없기 때문에, 복수의 픽셀 구조물과 기판 층 사이에 전압을 인가하고 상기 전압을 미세-조정(fine-tuning)할 필요 없이, 이방성 실리콘 에칭이 픽셀 어레이에 걸쳐 균일하게 수행될 수 있다. 이러한 방식으로, 이방성 실리콘 에칭이 효율적으로 수행될 수 있다.
파운드리-지정형 SOI-CMOS 웨이퍼로부터 비냉각형 적외선 검출기를 제작하기 위해 앞서 언급된 방법 및 공정 단계들이 사용될 수 있지만, 이들 방법 및 공정 단계들은 주문 맞춤 SOI-CMOS에도 적응적으로 적용될 수 있다. 이러한 적응적 적용이 파운드리-지정형 SOI-CMOS 웨이퍼의 이점을 발생시키지는 않지만, 그럼에도, 앞서 언급된 방법 및 공정 단계들의 이점은 획득될 수 있다.
이하에서, 앞서 언급된 방법 및/또는 공정 단계들을 구현하기 위한 몇 가지 특정 실시예가 기재된다. 도 3A-3H, 4A-4F, 5A-5B, 6A-6F, 및 7A와 7B에서 나타나는 것처럼, 이들 특정 실시예는 앞서 설명되거나 기재되지 않았던 새로운 구성요소 및/또는 용어를 도입할 수 있다. 이들 새롭게 도입되는 구성요소 및/또는 용어는, 앞서 언급된 방법 및 공정의 범위 및 사상과 일관되며, 한정하지 않는 방식으로 구성될 수 있음이 이해된다.
도 3A-3H는 본 발명의 하나의 실시예에 따르는 관통형 우물 마이크로볼로미터(380)를 형성하기 위해, 처리되는 파운드리-지정형 SOI-CMOS 웨이퍼(또는, "웨이퍼")(300)의 횡단면도를 도시한다. 도 3A를 참조하면, 웨이퍼(300)는 기판 층(실리콘 핸들러 웨이퍼)(301), 절연체 층(302), 및 복수의 옥사이드 층(307)을 포함할 수 있다.
기판 층(301)은 실리콘 및/또는 그 밖의 다른 반도체 물질로 구성될 수 있고, 절연체 층(302)과 옥사이드 층(307)을 위한 토대를 제공할 수 있다. 절연체 층(302)은 절연 물질, 가령, 실리콘 다이옥사이드 및/또는 실리콘 니트라이드로 구성될 수 있다. 절연체 층(302)이 옥사이드 물질로 구성될 때, 절연체 층(302)은 매립형 옥사이드(buried oxide)(BOX) 층일 수 있다. 옥사이드 층(307)은 wjfuds 층(302)의 상부에 형성되어, 다양한 구조물(가령, 픽셀 구조물, 벽 구조물, 및/또는 회로 구조물)을 덮고, 다양한 구조물들 사이에 형성된 공간을 채울 수 있다. 덧붙여, 옥사이드 층(307)은, 각각의 구조물 내에서 다양한 전도체 및/또는 반도체 층을 분리하도록 사용될 수 있다. 일반적으로, 옥사이드 층(307)의 노출된 면이 전면(front side) 및/또는 상부 면이라고 지칭될 수 있고, 기판 층(301)의 노출된 면은 후면(back side) 및/또는 바닥 면이라고 지칭될 수 있다. 도 3A에 옥사이드 층(307)이 일반적으로 도시되지만, 다양한 실시예에서, 옥사이드 층(307) 중 하나 이상은, 그 밖의 다른 유전체 물질(가령, 니트라이드 물질)로 만들어진 층으로 대체될 수 있다.
절연체 층(302)은, 자신 위에 다양한 구조물(가령, 픽셀 구조물, 벽 구조물, 및/또는 회로 구조물)을 지지하기 위한 다양한 영역을 형성할 수 있다. 하나의 실시예에서, 예를 들면, 절연체 층(302)이 제 1 벽 영역(311), 제 2 벽 영역(312), 제 3 벽 영역(313), 및 제 4 벽 영역(314)을 형성할 수 있다. 벽 구조물이 벽 영역들 중 하나 이상(가령, 제 1 벽 영역(311), 제 2 벽 영역(312), 제 3 벽 영역(313), 및/또는 제 4 벽 영역(314))의 상부에서 형성될 수 있다. 또 다른 실시예에서, 예를 들어, 절연체 층(302)이 제 1 픽셀 영역(320), 제 2 픽셀 영역(340), 및 제 3 픽셀 영역(360)을 형성할 수 있다. 픽셀 영역(320, 340, 및 360) 각각은, 하나 이상의 벽 영역(가령, 제 1 벽 영역(311), 제 2 벽 영역(312), 제 3 벽 영역(313), 및/또는 제 4 벽 영역(314))에 의해 부분적으로 또는 완전히 둘러싸일 수 있다.
제 1 벽 구조물(351)이 제 1 벽 영역(311)상에 형성될 수 있다. 제 1 벽 구조물(351)이 제 1 인터-픽셀 금속 층(332)과 제 1 인터-픽셀 마스크 층(352)을 포함할 수 있다. 제 1 인터-픽셀 금속 층(332)은 전기 신호를 인접한 픽셀 구조물로, 그리고 상기 인접한 픽셀 구조물로부터 전달하도록 사용될 수 있다. 제 1 인터-픽셀 마스크 층(352)은 제 1 인터-픽셀 금속 층(332) 및 그 사이에 배치된 옥사이드 층(307)을 덮고 보호할 수 있다. 제 1 인터-픽셀 마스크 층(352)은 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 1 인터-픽셀 마스크 층(352)은 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 1 인터-픽셀 마스크 층(352)은, 제 1 인터-픽셀 금속 층(332)보다 절연체 층(302)에서 더 멀리 위치할 수 있다.
제 2 벽 구조물(353)은 제 2 벽 영역(312)상에 형성될 수 있다. 제 2 벽 구조물(353)은 제 2 인터-픽셀 금속 층(334)과 제 2 인터-픽셀 마스크 층(354)을 포함할 수 있다. 제 2 인터-픽셀 금속 층(334)은 전기 신호를 인접한 픽셀 구조물로, 그리고 상기 인접한 픽셀 구조물로부터 전달하도록 사용될 수 있다. 제 2 인터-픽셀 마스크 층(354)은 제 2 인터-픽셀 금속 층(334) 및 그 사이에 위치하는 옥사이드 층(307)을 덮고 보호할 수 있다. 제 2 인터-픽셀 마스크 층(354)이 건식 옥사이드 에칭에 내성이 있는 물질로 형성될 수 있다. 하나의 실시예에서, 예를 들어, 제 2 인터-픽셀 마스크 층(354)이 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 2 인터-픽셀 마스크 층(354)은 제 2 인터-픽셀 금속 층(334)보다 절연체 층(302)으로부터 더 멀리 위치할 수 있다.
제 3 벽 구조물(355)이 제 3 벽 영역(313)상에 형성될 수 있다. 제 3 벽 구조물(355)은 제 3 인터-픽셀 금속 층(336) 및 제 3 인터-픽셀 마스크 층(356)을 포함할 수 있다. 제 3 인터-픽셀 금속 층(336)은 인접한 픽셀 구조물로, 그리고 상기 인접한 픽셀 구조물로부터 전기 신호를 전달하도록 사용될 수 있다. 제 3 인터-픽셀 마스크 층(356)은 제 3 인터-픽셀 금속 층(336) 및 그 사이에 위치하는 옥사이드 층(307)을 덮고 보호할 수 있다. 제 3 인터-픽셀 마스크 층(356)은 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들면, 제 3 인터-픽셀 마스크 층(356)은 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로 제 3 인터-픽셀 마스크 층(356)은 제 3 인터-픽셀 금속 층(336)보다 절연체 층(302)으로부터 더 멀리 위치할 수 있다.
제 4 벽 구조물(357)이 제 4 벽 영역(314)상에 형성될 수 있다. 제 4 벽 구조물(357)은 제 4 인터-픽셀 금속 층(338) 및 제 4 인터-픽셀 마스크 층(358)을 포함할 수 있다. 제 4 인터-픽셀 금속 층(338)은 인접한 픽셀 구조물로, 그리고 상기 인접한 픽셀 구조물로부터 전기 신호를 전달하도록 사용될 수 있다. 제 4 인터-픽셀 마스크 층(358)은 제 4 인터-픽셀 금속 층(338) 및 그 사이에 위치하는 옥사이드 층(307)을 덮고 보호할 수 있다. 제 4 인터-픽셀 마스크 층(358)은 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 4 인터-픽셀 마스크 층(358)이 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 4 인터-픽셀 마스크 층(358)은 제 4 인터-픽셀 금속 층(338)보다 절연체 층(302)에서 더 멀리 위치할 수 있다.
제 1 픽셀 구조물(322)은 제 1 및 제 2 벽 구조물(351 및 353)에 의해 둘러싸일 수 있도록 제 1 픽셀 영역(320)상에 형성될 수 있다. 제 1 픽셀 구조물(322)은 제 1 다이오드 그룹(321), 제 1 인트라-픽셀 금속 층(325), 및 제 1 인트라-픽셀 마스크 층(326)을 포함할 수 있다. 제 1 다이오드 그룹(321)은 다이오드 그룹(140)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 상기 제 1 인트라-픽셀 금속 층(325)은 인터-다이오드 금속성 판(122)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 제 1 인트라-픽셀 마스크 층(326)이 제 1 다이오드 그룹(321), 제 1 인트라-픽셀 금속 층(325), 및 이들 사이에 위치하는 옥사이드 층(307)을 덮고 보호할 수 있다. 제 1 인트라-픽셀 마스크 층(326)이 건식 옥사이드 에칭에 내성이 있는 물질로 만들어질 수 있다. 하나의 실시예에서, 예를 들어, 제 1 인트라-픽셀 마스크 층(326)이 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 1 인트라-픽셀 마스크 층(326)이 제 1 인트라-픽셀 금속 층(325)보다 절연체 층(302)에서 더 멀리 위치할 수 있다.
제 2 픽셀 구조물(342)이 제 2 및 제 3 벽 구조물(353 및 355)에 의해 둘러싸일 수 있도록, 제 2 픽셀 영역(340)상에 형성될 수 있다. 2 픽셀 구조물(342)은 제 2 다이오드 그룹(341), 제 2 인트라-픽셀 금속 층(345), 및 제 2 인트라-픽셀 마스크 층(346)을 포함할 수 있다. 제 2 다이오드 그룹(341)은 다이오드 그룹(140)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 제 2 인트라-픽셀 금속 층(345)은 인터-다이오드 금속성 판(122)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 제 2 인트라-픽셀 마스크 층(346)은 제 2 다이오드 그룹(341), 제 2 인트라-픽셀 금속 층(345), 및 이들 사이에 위치하는 옥사이드 층(307)을 덮고 보호할 수 있다. 제 2 인트라-픽셀 마스크 층(346)이 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 2 인트라-픽셀 마스크 층(346)이 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 2 인트라-픽셀 마스크 층(346)이 제 2 인트라-픽셀 금속 층(345)보다 절연체 층(302)에서 더 멀리 위치할 수 있다.
제 3 픽셀 구조물(362)은 제 3 및 제 4 벽 구조물(355 및 357)에 의해 둘러싸일 수 있도록 제 3 픽셀 영역(360)에 형성될 수 있다. 제 3 픽셀 구조물(362)은 제 3 다이오드 그룹(361), 제 3 인트라-픽셀 금속 층(365), 및 제 3 인트라-픽셀 마스크 층(366)을 포함할 수 있다. 제 3 다이오드 그룹(361)은 다이오드 그룹(140)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 제 3 인트라-픽셀 금속 층(365)은 인터-다이오드 금속성 판(122)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 제 3 인트라-픽셀 마스크 층(366)은 제 3 다이오드 그룹(361), 제 3 인트라-픽셀 금속 층(365), 및 이들 사이에 위치하는 옥사이드 층(307)을 덮고 보호할 수 잇다. 제 3 인트라-픽셀 마스크 층(366)이 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 3 인트라-픽셀 마스크 층(366)이 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 3 인트라-픽셀 마스크 층(366)은 제 3 인트라-픽셀 금속 층(365)보다 절연체 층(302)으로부터 더 멀리 위치할 수 있다.
한 쌍의 지지 암 구조물이 각각의 픽셀 구조물(가령, 제 1, 제 2, 및 제 3 픽셀 구조물(322, 342, 및 362))에 인접하게 형성될 수 있다. 도 2A 및 2B에서 도시되는 제 1 및 제 2 지지 암(132 및 134)과 마찬가지로, 상기 한 쌍의 지지 암 구조물은 픽셀 구조물과 그 인접한 벽 구조물 사이에 기계적 및 전기적 연결을 제공할 수 있다. 지지 암 구조물 각각은 폴리실리콘 도선(392)과 지지 암 마스크 층(394)을 포함할 수 있다. 폴리실리콘 도선(392)은 픽셀 구조물과 그 인접한 벽 구조물들 중 하나 사이에 전기적 연결을 확립하도록 사용될 수 있다. 지지 암 마스크 층(394)은 폴리실리콘 도선(392)을 덮고 보호할 수 있다.
제 1 픽셀 영역(320) 내에서, 제 1 우측 지지 암(323)이 제 1 픽셀 구조물(322)을 제 2 벽 구조물(353)에 연결하고, 제 1 좌측 지지 암(324)이 제 1 픽셀 구조물(322)을 제 1 벽 구조물(351)에 연결할 수 있다. 제 2 픽셀 영역(340) 내에서, 제 2 우측 지지 암(343)이 제 2 픽셀 구조물(342)을 제 3 벽 구조물(355)에 연결하고, 제 2 좌측 지지 암(344)이 제 2 픽셀 구조물(342)을 제 2 벽 구조물(353)에 연결할 수 있다. 제 3 픽셀 영역(360) 내에서, 제 3 우측 지지 암(363)이 제 3 픽셀 구조물(362)을 제 4 벽 구조물(357)에 연결하고, 제 3 좌측 지지 암(364)이 제 3 픽셀 구조물(362)을 제 3 벽 구조물(355)에 연결할 수 있다.
파운드리-지정형 SOI-CMOS 웨이퍼(또는 "웨이퍼")(300)가 하나 이상의 다이오드 그룹(가령, 제 1 다이오드 그룹(321), 제 2 다이오드 그룹(341), 및 제 3 다이오드 그룹(361))과 상호대화하기 위한 리드아웃 회로(309)를 포함할 수 있다. 상기 리드아웃 회로(309)는 하나 이상의 다이오드 그룹을 선택하고, 선택된 다이오드 그룹을 바이어스하며, 선택된 다이오드 그룹으로부터 감지 신호를 수신하고, 및/또는 수신된 감지 신호를 증폭하도록 구성될 수 있다. 다이오드 그룹과 통신하기 위해, 리드아웃 회로(309)는 다양한 전도성 층(가령, 전역 폴리실리콘 층(303), 전역 금속-1 층(304), 전역 금속-2 층(305), 및 전역 금속-3 층(306))으로, 라우팅될 수 있다. 일반적으로, 전역 금속-3 층(306)은 웨이퍼(300)의 그 밖의 다른 부분을 보호하기 위한 마스크 층으로서 사용될 수 있다. 예를 들어, 금속-3 층(306)은 건식 옥사이드 에칭 동안 리드아웃 회로(309)를 보호하기 위해 사용될 수 있다. 또한, 금속-3 층(306)은, 그 밖의 다른 마스크 층들 중 임의의 것, 가령, 인터-픽셀 마스크 층, 인트라-픽셀 마스크 층, 및/또는 지지 암 마스크 층을 형성하기 위해 사용될 수 있다. 금속-1 층(304), 금속-2 층(305), 및 금속-3 층(306)에 추가로, 웨이퍼(300)는, 각각이 마스크로서 사용될 수 있는 추가적인 금속 층들을 포함할 수 있다.
도 3B를 참조하면, 후면 마스크 층(370)이 웨이퍼(300)의 후면상에 증착 및/또는 코팅될 수 있다. 후면 마스크 층(370)이 실리콘 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 후면 마스크 층(370)이 니트라이드로 구성될 수 있다. 또 다른 실시예에서, 예를 들면, 후면 마스크 층(370)이 옥사이드로 구성될 수 있다. 또 다른 실시예에서, 예를 들어, 후면 마스크 층(370)이 포토레지스트 물질로 구성될 수 있다. 또 다른 실시예에서, 예를 들어, 후면 마스크 층(70)은 금속성 물질로 구성될 수 있다.
후면 마스크 층(370)의 증착 후, 복수의 후면 개구부(372)가 그 위에 형성될 수 있다. 후면 마스크 층(370)이 포토레지스트 물질로 구성된 경우, 후면 리소그래피 공정(371)이 수행될 수 있다. 또는, 후면 마스크 층(370)이 금속성 물질, 옥사이드 물질, 및/또는 니트라이드 물질로 구성된 경우, 선택적 에칭 공정(도시되지 않음)이 수행될 수 있다. 후면 개구부(372)가 픽셀 영역들(가령, 제 1 픽셀 영역(320), 제 2 픽셀 영역(340), 및 제 3 픽셀 영역(360)) 중 하나와 수직방향으로 정렬되거나, 겹칠 수 있다. 따라서 후면 개구부(372) 각각은, 다가올 실리콘 에칭 공정에 대해 기판 층(301)의 수직 부분을 준비할 수 있다. 다른 한편으로는, 나머지 후면 마스크 층(370)이 기판 층(301)의 다양한 부분들을 덮을 수 있다. 이들 부분은 벽 영역 및 리드아웃 회로(309)와 수직방향으로 정렬되거나 겹칠 수 있고, 다가올 실리콘 에칭 공정 동안 에칭되지 않도록 보호될 수 있다.
도 3C를 참조하면, 후면 개구부(372)가 적절하게 형성된 후, 후면 딥 건식 실리콘 에칭(제 1 수직 에칭)(373)이 수행될 수 있다. 후면 딥 건식 실리콘 에칭(373)이 기판 층(301)의 덮이지 않은 부분들(즉, 후면 개구부(372)와 정렬된 부분들)을 에칭 제거할 수 있다. 후면 딥 건식 실리콘 에칭(373)은 절연체 층(302)에서 종료되거나 정지될 수 있다.
딥 건식 실리콘 에칭(373)의 결과로서, 복수의 후면 픽셀 공간(374)이 기판 층(301) 내에, 그리고 상기 기판 층(301)을 관통하여 형성될 수 있다. 후면 픽셀 공간(374) 각각이 픽셀 영역들(가령, 제 1 픽셀 영역(320), 제 2 픽셀 영역(340), 및 제 3 픽셀 영역(360)) 중 하나와 정렬될 수 있고, 이로써, 공기가 절연체 층(302)의 픽셀 영역들을 순환하도록 할 수 있다. 딥 건식 실리콘 에칭(373)은 딥 반응성 이온 에칭(DRIE), 또는 그 밖의 다른 유형의 수직 실리콘 에칭을 포함할 수 있다.
후면 픽셀 공간(374) 각각은 복수의 벽 스트립(wall strip)으로 둘러싸일 수 있고, 상기 벽 스트립은 절연체 층(302)의 벽 영역에서부터 뻗어 있을 수 있다. 예를 들어, 제 1 벽 스트립(315)이 제 1 벽 영역(311)에서부터 뻗어 있을 수 있고, 제 2 벽 스트립(316)이 제 2 벽 영역(312)으로부터 뻗어 있을 수 있고, 제 3 벽 스트립(317)이 제 3 벽 영역(313)으로부터 뻗어 있을 수 있으며, 제 4 벽 스트립(318)이 제 4 벽 영역(314)으로부터 뻗어 있을 수 있다. 벽 스트립 각각은 종횡비(aspect ratio)를 가질 수 있으며, 상기 종횡비는 벽 스트립의 폭에 대한 길이의 비로 정의될 수 있다. 비냉각형 적외선 검출기의 단열 특징 및 공간 효율을 개선하기 위해, 비교적 좁은 벽 스트립을 갖는 것이 바람직할 수 있다. 기판 층의 두께는 고정될 수 있기 때문에, 각각의 벽 스트립의 높이도 역시 고정될 수 있다. 따라서 높은 종횡비의 벽 스트립을 갖는 것이 바람직할 수 있다. 하나의 실시예에서, 예를 들어, 각각의 벽 스트립은 약 10의 종횡비를 가질 수 있다.
도 3D를 참조하면, 복수의 후면 픽셀 공간(374)이 적절하게 형성된 후, 후면 마스크 이형 단계(378)가 수행될 수 있다. 도 3E를 참조하면, 웨이퍼(300)의 입력-출력(I/O) 패드(308)를 덮기 위해, 전면 포토레지스트 마스크(375)가 증착될 수 있다. 포토레지스트 마스크(375)는, I/O 패드(308)의 전역 금속 층을 보호하기 위해 사용될 수 있도록, 습식 금속 에칭에 내성이 있을 수 있다. 하나의 실시예에서, 포토레지스트 마스크(375)는, 전면 에칭이 수행되기 전에, 증착될 수 있다. 또 하나의 실시예에서, 포토레지스트 마스크(375)는, 습식 금속 에칭이 수행되기 전에, 증착될 수 있다.
도 3F를 참조하면, 전면 건식 옥사이드 에칭(제 2 수직 에칭)(376)은, 옥사이드 층(307)의 보호되지 않는 부분들과 절연체 층(302)의 보호되지 않는 부분들을 제거하도록, 수행될 수 있다. 본원에 기재될 때, 보호되지 않는 부분들은, 어떠한 마스크 층에 의해서도 덮이지 않는 부분들일 수 있다. 예를 들어, 다양한 구조물들 사이에 위치하는 부분들은 보호되지 않는 부분들일 수 있다. 전면 건식 옥사이드 에칭(376)의 목적은 픽셀 구조물들(가령, 제 1, 제 2, 및 제 3 픽셀 구조물(322, 342, 및 362))과 벽 구조물들(가령, 제 1, 제 2, 제 3, 및 제 4 벽 구조물(351, 353, 355, 및 357)) 사이에 복수의 전면 픽셀 공간을 형성하기 위함일 수 있다. 옥사이드 층(307) 중 하나 이상이, 다른 유전체 물질(가령, 니트라이드 물질)로 만들어진 층으로 대체될 때, 전면 건식 옥사이드 에칭(376)이 전면 건식 유전체 에칭(도면에 도시되지 않음)에 의해 일반적으로 구현될 수 있다. 전면 건식 옥사이드 에칭(376)이 반응성 이온 에칭(RIE), 반응성 이온-빔 에칭(RIBE), 및/또는 화학 보조 이온-빔 에칭(CAIBE)을 포함할 수 있다.
파운드리 지정형 SOI-CMOS 공정 동안 하나 이상의 금속 층을 이용함으로써, 다양한 마스크 층(가령, 픽셀 마스크, 벽 마스크, 지지 암 마스크, 및 회로 마스크)이 수행될 수 있다. 따라서 이들 마스크 층을 형성하기 위해, 어떠한 추가적인 후-CMOS 리소그래피 공정도 필요하지 않을 수 있다. 따라서 전면 옥사이드 에칭 공정이 비교적 낮은 비용으로 비교적 짧은 시간 주기 내에 수행될 수 있다.
전면 건식 옥사이드 에칭(376)의 결과로, 다양한 픽셀 구조물이 다양한 매달린 픽셀 섬이 될 수 있고, 이들 픽셀 섬 각각은 한 쌍의 지지 암을 통해 인접한 벽에 의해 고정되거나 매달릴 수 있다. 하나의 실시예에서, 예를 들어, 제 1 픽셀 섬(322)은 제 1 좌측 지지 암(324)과 제 1 우측 지지 암(323)을 통해, 각각 제 1 벽(351)과 제 2 벽(353)에 고정되거나 매달릴 수 있다. 또 다른 실시예에서, 예를 들어, 제 2 픽셀 섬(342)이 제 2 좌측 지지 암(344)과 제 2 우측 지지 암(343)을 통해, 각각 제 2 벽(353)과 제 3 벽(355)에 고정되거나 매달릴 수 있다. 또 다른 실시예에서, 예를 들어, 제 3 픽셀 섬(362)이 제 3 좌측 지지 암(364)과 제 3 우측 지지 암(363)을 통해, 각각 제 3 벽(355)과 제 4 벽(357)에 고정되거나 매달릴 수 있다.
도 3G를 참조하면, 다양한 마스크 층들(가령, 픽셀 마스크, 벽 마스크, 및 지지 암 마스크)을 제거하기 위해, 금속 마스크 에칭(제 3 에칭)(377)이 수행될 수 있다. I/O 패드(308)가 전면 포토레지스트 마스크(375)에 의해 보호되기 때문에, 아래 놓이는 금속 층은 에칭되지 않도록 보호될 수 있다. 도 3H를 참조하면, 금속 마스크 에칭(377)이 완료된 후에 전면 포토레지스트 마스크 이형(379)이 수행될 수 있다. 이 단계에서, 관통형 우물 마이크로볼로미터(380)의 제작이 완료될 수 있다
마이크로볼로미터(380)가 비냉각형 적외선 검출기 어레이를 포함할 수 있으며, 상기 비냉각형 적외선 검출기 어레이는 리드아웃 회로(309)에 의해 제어되고 액세스될 수 있다. 비냉각형 적외선 검출기 어레이는 복수의 검출기 픽셀을 포함할 수 있고, 각각의 검출기 픽셀은 하나씩의 픽셀 섬과 벽을 포함할 수 있다. 벽은 픽셀 섬을 매달기 위한 관통형 우물 구조물을 형성할 수 있다. 제 1 벽(351)과 제 2 벽(353)은 제 1 관통형 우물(327)을 형성할 수 있고, 상기 제 1 관통형 우물(327)은 제 1 전면 개구부(328)와 제 1 후면 개구부(329)를 형성할 수 있다. 제 1 픽셀 섬(322)은 제 1 관통형 우물(327) 내에 위치하고, 제 1 전면 개구부(328)에 인접하게 위치할 수 있다. 제 2 벽(353) 및 제 3 벽(355)은 제 2 관통형 우물(347)을 형성할 수 있고, 상기 제 2 관통형 우물(347)은 제 2 전면 개구부(348)와 제 2 후면 개구부(349)를 형성할 수 있다. 제 2 픽셀 섬(342)은 제 2 관통형 우물(347) 내에 위치하고, 제 2 전면 개구부(348)에 인접하게 위치할 수 있다. 제 3 벽(355)과 제 4 벽(357)이 제 3 관통형 우물(367)을 형성할 수 있으며, 상기 제 3 관통형 우물(367)은 제 3 전면 개구부(368)와 제 3 후면 개구부(369)를 형성할 수 있다.
제 3 픽셀 섬(362)은 제 3 관통형 우물(367) 내에 위치하고, 제 3 전면 개구부(368)에 인접하게 위치할 수 있다.
최종 패키징 및 본딩에 따라서, 마이크로볼로미터(380)는, 다양한 전면 개구부(가령, 제 1, 제 2, 및 제 3 전면 개구부(328, 348, 및 368)), 또는 대안적으로 다양한 후면 개구부(가령, 제 1, 제 2, 및 제 3 후면 개구부(329, 349, 및 369))를 통해, 적외선을 수신하고 변환할 수 있다. 마이크로볼로미터(380)가 플립-칩 패키징에 적합할 때, 절연체 층(302)이 흡열 층으로서 역할할 수 있고, 상기 흡열 층의 기능은 도 2A와 2B에 나타난 흡열 층(112)의 기능과 유사할 수 있다. 하나의 실시예에서, 티타늄 층, 티타늄 니트라이드 층, 및/또는 유사한 물리적 및 화학적 속성의 물질을 갖는 층이, 플립-칩 배열에서 절연체 층(302) 상에 증착되어, 흡열 특성을 개선할 수 있다.
도 4A-4F는 본 발명의 하나의 실시예에 따라, 폐쇄형 우물 마이크로볼로미터(400)를 형성하기 위해, 파운드리-지정형 SOI-CMOS 웨이퍼(또는 "웨이퍼")(300)의 횡단면도를 도시한다. 일반적으로, 마이크로볼로미터(400)에 어떠한 관통형 우물도 형성되지 않기 때문에, 후면 수직 에칭이 생략될 수 있다. 대신, 전면 수직 에칭 후에, 이방성 실리콘 에칭이 수행될 수 있다. 도 4A를 참조하면, 웨이퍼(300)의 초기 구조물이 도 3A에 나타난 초기 구조물과 동일할 수 있다.
도 4B를 참조하면, 전면 포토레지스트 마스크(375)가 웨이퍼(300)의 입력-출력(I/O) 패드(308)를 덮도록 증착될 수 있다. 포토레지스트 마스크(375)는 I/O 패드(308)의 전역 금속 층을 보호하도록 사용될 수 있도록 습식 금속 에칭에 내성이 있을 수 있다. 하나의 실시예에서, 포토레지스트 마스크(375)는 임의의 전면 에칭이 수행되기 전에 증착될 수 있다. 또 다른 실시예에서, 포토레지스트 마스크(375)는, 임의의 습식 금속 에칭이 수행되기 전에 증착될 수 있다.
도 4C를 참조하면, 전면 건식 옥사이드 에칭(수직 에칭)(376)은 옥사이드 층(307)의 보호되지 않은 부분들과 절연체 층(302)의 보호되지 않은 부분들을 제거하기 위해 수행될 수 있다. 본원에서 기재될 때, 보호되지 않은 부분들은 어떠한 마스크 층에 의해서도 덮이지 않는 부분들일 수 있다. 예를 들어, 다양한 구조물 사이에 위치하는 부분들이 상기 보호되지 않은 부분들일 수 있다. 전면 건식 옥사이드 에칭(376)의 목적은 픽셀 구조물들(가령, 제 1, 제 2, 및 제 3 픽셀 구조물(322, 342, 및 362))과 벽 구조물들(가령, 제 1, 제 2, 제 3, 및 제 4 벽 구조물(351, 353, 355, 및 357)) 사이에 복수의 전면 픽셀 공간을 형성하는 것일 수 있다. 일반적으로 옥사이드 층들(307) 중 하나 이상이 그 밖의 다른 유전체 물질(가령, 니트라이드 물질)로 구성된 층들로 대체될 때 전면 건식 옥사이드 에칭(376)은 전면 건식 유전체 에칭(도면에 도시되지 않음)에 의해 구현될 수 있다. 전면 건식 옥사이드 에칭(376)은 반응성 이온 에칭(RIE), 반응성 이온-빔 에칭(RIBE), 및/또는 화학 보조 이온-빔 에칭(CAIBE)을 포함할 수 있다.
파운드리 지정형 SOI-CMOS 공정 동안 이상의 금속 층을 이용함으로써, 다양한 마스크 층(가령, 픽셀 마스크, 벽 마스크, 지지 암 마스크, 및 회로 마스크)이 수행될 수 있다. 따라서 어떠한 추가적인 후-CMOS 리소그래피 공정도, 이들 마스크 층을 형성하는 데 필요하지 않을 수 있다. 따라서 비교적 낮은 비용으로, 그리고 비교적 짧은 시간 주기 내에, 전면 옥사이드 에칭 공정이 수행될 수 있다.
도 4D를 참조하여, 다양한 마스크 층(가령, 픽셀 마스크, 벽 마스크, 및 지지 암 마스크)을 제거하기 위해, 금속 마스크 에칭(제 3 에칭)(377)이 수행될 수 있다. 전면 포토레지스트 마스크(375)에 의해 I/O 패드(308)가 보호되지 않기 때문에, 아래 놓이는 금속 층이 에칭되는 것으로부터 보호될 수 있다. 도 4E를 참조하면, 전면 포토레지스트 마스크 이형(379)은, 금속 마스크 에칭(377)이 완료된 후, 수행될 수 있다.
도 4F를 참조해, 마스크 층이 적절하게 제거된 후 이방성 실리콘 에칭(470)이 수행될 수 있다. 이방성 실리콘 에칭(470)은 하나 이상의 화학적 에칭제를 기판 층(301)의 노출된 표면으로 도입시키는 것을 포함할 수 있다. 본원에 기재될 때, 기판 층(301)의 노출된 표면은 절연체 층(302)에 의해 덮이지 않는 하나 이상의 표면을 포함할 수 있다. 종래의 이방성 실리콘 에칭 공정과 달리, 절연체 층(302)이 소극적 에칭 정지재로서 역할 수 있기 때문에, 이방성 실리콘 에칭(470)은 어떠한 전기화학적 에칭 정지재도 필요로 하지 않을 수 있다.
따라서 이방성 실리콘 에칭(470)은, 픽셀 구조물(가령, 제 1, 제 2, 및/또는 제 3 픽셀 구조물(322, 342, 및/또는 362)) 및 기판 층(301)에, 이들 사이의 전위차를 확립하기 위해 다양한 제어되는 전압을 인가하는 공정을 생략시킬 수 있다. 즉, 픽셀 구조물과 기판 층(301) 각각은 이방성 실리콘 에칭(470) 동안 부동 전위를 가질 수 있다. 이방성 실리콘 에칭(407)에서 사용되는 화학적 에칭제는, 에틸렌디아민 피로카테콜(EDP), 테트라메틸암모늄 히드록사이드(TMAH), 및/또는 포타슘 히드록사이드(KOH)를 포함할 수 있지만, 이에 국한되지 않는다.
전면 건식 옥사이드 에칭(376) 및 이방성 실리콘 에칭(407)의 결과로, 다양한 픽셀 구조물은 다양한 매달린 픽셀 섬이 될 수 있고, 상기 픽셀 섬 각각은 한 쌍의 지지 암을 통해 인접 벽에 의해 고정되거나 매달릴 수 있다. 하나의 실시예에서, 예를 들어, 제 1 픽셀 섬(322)은 제 1 좌측 지지 암(324) 및 제 1 우측 지지 암(323)을 통해 제 1 벽(351)과 제 2 벽(353)에 고정되거나 매달릴 수 있다. 또 다른 실시예에서, 예를 들어, 제 2 픽셀 섬(342)은 제 2 좌측 지지 암(344) 및 제 2 우측 지지 암(343)을 통해 제 2 벽(353) 및 제 3 벽(355)에 고정되거나 매달릴 수 있다. 또 다른 실시예에서, 예를 들어, 제 3 픽셀 섬(362)은 제 3 좌측 지지 암(364) 및 제 3 우측 지지 암(363)을 통해 제 3 벽(355) 및 제 4 벽(357)에 고정되거나 매달릴 수 있다.
이 단계에서, 마이크로볼로미터(400)의 제작이 완료될 수 있다. 마이크로볼로미터(400)는 비냉각형 적외선 검출기 어레이를 포함할 수 있고, 상기 비냉각형 적외선 검출기는 리드아웃 회로(309)에 의해 제어되고 액세스될 수 있다. 비냉각형 적외선 검출기 어레이는 복수의 검출기 픽셀을 포함할 수 있고, 상기 복수의 검출기 픽셀 각각은 하나씩의 픽셀 섬과 벽을 포함할 수 있다. 벽은 픽셀 섬을 매달기 위한 폐쇄형 우물 구조물을 형성할 수 있다. 제 1 벽(351)과 제 2 벽(353)은 기판 층(301)과 함께 제 1 폐쇄형 우물(472)을 형성할 수 있다. 제 1 폐쇄형 우물(472)은 공동을 형성할 수 있고, 상기 공동의 상부에 제 1 픽셀 섬(322)이 위치할 수 있다. 제 2 벽(353)과 제 3 벽(355)은 기판 층(301)과 함께 제 2 폐쇄형 우물(474)을 형성할 수 있다. 제 2 폐쇄형 우물(474)은 공동을 형성할 수 있고, 상기 공동의 상부에 제 2 픽셀 섬(342)이 위치할 수 있다. 제 3 벽(355)과 제 4 벽(357)은 기판 층(301)과 함께 제 3 폐쇄형 우물(476)을 형성할 수 있다. 제 3 폐쇄형 우물(476)은 공동을 형성할 수 있고, 상기 공동의 상부에서 제 3 픽셀 섬(362)이 위치할 수 있다.
최종 패키징과 본딩에 따라서, 마이크로볼로미터(400)는 전면 개구부를 통해 적외선을 수신하고 변환하거나, 폐쇄형 우물을 통해 적외선을 수신하고 변환할 수 있으며, 상기 폐쇄형 우물은 적외선에 투명한 기판 실리콘을 포함할 수 있다. 마이크로볼로미터(380)가 플립-칩 패키징에 적합할 때, 절연체 층(302)은 흡열 층으로서 역할할 수 있으며, 상기 흡열 층의 기능적 특징부는 도 2A 및 2B에 나타난 열 습수 층(112)의 것과 유사할 수 있다. 하나의 실시예에서, 플립-칩 배열에서 티타늄 층, 티타늄 니트라이드 층, 및/또는 유사한 물리 및 화학적 속성의 물질을 갖는 층이 절연체 층(302) 상에 증착되어, 흡열 특성을 개선할 수 있다.
지금부터, 하나 이상의 흡열 우산(heat absorption umbrella)을 갖는 비냉각형 적외선 검출기를 제작하기 위한 다양한 방법에 대해 설명된다. 도 5A 및 5B는, 본 발명의 하나의 실시예에 따라, 흡열 우산(510)을 갖는 적외선 검출기 픽셀(500)의 투시도 및 횡단면도를 도시한다. 적외선 검출기 픽셀(500)은 도 2A 및 2B에도시된 적외선 검출기 픽셀(200)의 모든 구조 및 기능적 특징을 포함할 수 있다. 덧붙이자면, 적외선 검출기(500)는 흡열 우산(510)을 포함할 수 있고, 상기 흡열 우산(510)은 흡열 층(112)의 상부에 형성될 수 있다.
흡열 우산(510)은 흡열 층(112)보다 더 넓은 표면적을 가질 수 있다. 하나의 실시예에서, 예를 들어, 흡열 우산(510)은 흡열 층(112)에 의해 형성된 수직 공간 너머까지 뻗어 있어서, 제 1 지지 암(132)과 제 2 지지 암(134)을 덮을 수 있다. 또 다른 실시예에서, 예를 들어, 흡열 우산(510)은, 관통형 우물의 상부 개구부에서부터 돌출되어 관통형 우물의 일부분을 덮도록 뻗어 있는 상승된 윙 섹션을 가질 수 있다.
흡열 우산(510)의 더 넓은 표면적 때문에, 상기 흡열 우산(510)은 적외선을 수신하고 검출하는 비냉각형 적외선 검출기의 능력을 개선할 수 있다. 이러한 개선은, 관통형 우물의 단면적에 대한 우산(510)의 표면적의 비일 수 있는 채움 팩터(filled factor)에 의해 측정될 수 있다. 본원에서 설명될 때, 흡열 우산(510)은 예를 들어 약 80% 내지 약 95%의 채움 팩터를 얻을 수 있다. 흡열 우산(510)은 흡열 층(112)과 유사한 물질로 구성될 수 있다. 따라서 비냉각형 적외선 검출기(500)를 제작하기 위한 방법이 획일적일 수 있고, 도 3A-3H 및 4A-4F에서 언급된 방법과 유사할 수 있다.
도 6A-6F는 본 발명의 하나의 실시예에 따르는 흡열 우산(682 및 684)을 갖는 관통형 우물 마이크로볼로미터(680)를 형성하도록 처리되는 파운드리-지정형 실리콘-온-SOI-CMOS 웨이퍼(또는 "웨이퍼")(600)의 횡단면도를 도시한다. 웨이퍼(600)는 웨이퍼(300)와 유사할 수 있다. 예를 들어, 웨이퍼(600)는 기판 층(실리콘 핸들러 웨이퍼)(601)과, 절연체 층(602)과, 복수의 옥사이드 층(607)을 포함할 수 있다. 덧붙이자면, 웨이퍼(600)는 희생 층(가령, 제 1 희생 층(628) 및/또는 제 2 희생 층(648))과, 우산 층(가령, 제 1 우산 층(627) 및/또는 제 2 우산 층(647))을 포함할 수 있다.
기판 층(601)은 실리콘 및/또는 그 밖의 다른 반도체 물질로 구성될 수 있고, 절연체 층(602) 및 옥사이드 층(607)을 위한 토대를 제공할 수 있다. 절연체 층(602)은 절연 물질, 가령, 실리콘 다이옥사이드 및/또는 실리콘 니트라이드로 구성될 수 있다. 절연체 층(602)이 옥사이드 물질로 구성될 때, 절연체 층(602)은 매립형 옥사이드 층(BOX)으로 이해될 수 있다. 옥사이드 층(607)은 다양한 구조물(가령, 픽셀 구조물, 벽 구조물 및/또는 회로 구조물)을 덮고, 다양한 구조물들 사이에 형성되는 공간을 채우도록 절연체 층(602)의 상부에 형성될 수 있다. 덧붙이자면, 옥사이드 층(607)이 각각의 구조물 내에서 다양한 전도체 및/또는 반도체 층을 분리하도록 사용될 수 있다. 일반적으로 옥사이드 층(607)의 노출된 면은 전면 및/또는 상부 면으로서 이해될 수 있고, 기판 층(601)의 노출된 면은 후면 및/또는 바닥 면이라고 이해될 수 있다.
절연체 층(602)이 다양한 구조물(가령, 픽셀 구조물, 벽 구조물, 및/또는 회로 구조물)을 지지하기 위한 다양한 영역들을 형성할 수 있다. 하나의 실시예에서, 예를 들면, 절연체 층(602)이 제 1 벽 영역(611), 제 2 벽 영역(612), 및 제 3 벽 영역(613)을 형성할 수 있다. 벽 구조물이 벽 영역들(가령, 제 1 벽 영역(611), 제 2 벽 영역(612), 및/또는 제 3 벽 영역(613)) 중 하나 이상의 상부에서 형성될 수 있다. 또 다른 실시예에서, 예를 들어, 절연체 층(602)이 제 1 픽셀 영역(620)과 제 2 픽셀 영역(640)을 형성할 수 있다. 픽셀 영역(620 및 640) 각각은, 하나 이상의 벽 영역(가령, 제 1 벽 영역(611), 제 2 벽 영역(612), 및/또는 제 3 벽 영역(613))에 의해 부분적으로 또는 완전히 감싸질 수 있다.
제 1 벽 구조물은 제 1 벽 영역(611) 상에 형성될 수 있다. 제 1 벽 구조물은 제 1 인터-픽셀 금속 층(654)과 제 1 인터-픽셀 마스크 층(651)을 포함할 수 있다. 제 1 인터-픽셀 금속 층(654)은 인접한 픽셀 구조물로, 그리고 상기 인접한 픽셀 구조물로부터 전기 신호를 전도하도록 사용될 수 있다. 제 1 인터-픽셀 마스크 층(651)은 제 1 인터-픽셀 금속 층(654) 및 그 사이에 위치하는 옥사이드 층(607)을 덮고 보호할 수 있다. 제 1 인터-픽셀 마스크 층(651)은 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 1 인터-픽셀 마스크 층(651)은 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 1 인터-픽셀 마스크 층(651)은 제 1 인터-픽셀 금속 층(654)보다 절연체 층(602)에서 더 멀리 위치할 수 있다.
제 2 벽 구조물은 제 2 벽 영역(612) 상에 형성될 수 있다. 제 2 벽 구조물은 제 2 인터-픽셀 금속 층(655)과 제 2 인터-픽셀 마스크 층(652)을 포함할 수 있다. 제 2 인터-픽셀 금속 층(655)은, 인접한 픽셀 구조물로, 그리고 상기 인접한 픽셀 구조물로부터 전기 신호를 전도하도록 사용될 수 있다. 제 2 인터-픽셀 마스크 층(652)은 인터-픽셀 금속 층(655) 및 그 사이에 위치하는 옥사이드 층(607)을 덮고 보호할 수 있다. 제 2 인터-픽셀 마스크 층(652)은 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 2 인터-픽셀 마스크 층(652)은 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 2 인터-픽셀 마스크 층(652)은 제 2 인터-픽셀 금속 층(655)보다 절연체 층(602)으로부터 더 멀리 위치할 수 있다.
제 3 벽 구조물은 제 3 벽 영역(613) 상에 형성될 수 있다. 제 3 벽 구조물은 제 3 인터-픽셀 금속 층(656)과 제 3 인터-픽셀 마스크 층(653)을 포함할 수 있다. 제 3 인터-픽셀 금속 층(656)은, 인접한 픽셀 구조물로, 그리고 상기 인접한 픽셀 구조물로부터 전기 신호를 전도하도록 사용될 수 있다. 제 3 인터-픽셀 마스크 층(653)은 제 3 인터-픽셀 금속 층(656) 및 그 사이에 위치하는 옥사이드 층(607)을 덮고 보호할 수 있다. 제 3 인터-픽셀 마스크 층(653)은 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 3 인터-픽셀 마스크 층(653)이 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 3 인터-픽셀 마스크 층(653)은 제 3 인터-픽셀 금속 층(656)보다 절연체 층(602)에서 더 멀리 위치할 수 있다.
제 1 픽셀 구조물은 제 1 및 제 2 벽 구조물에 의해 둘러싸일 수 있도록 제 1 픽셀 영역(620) 상에 형성될 수 있다. 제 1 픽셀 구조물은 제 1 다이오드 그룹(621), 제 1 인트라-픽셀 금속 층(625), 및 제 1 인트라-픽셀 마스크 층(626)을 포함할 수 있다. 제 1 다이오드 그룹(621)은 다이오드 그룹(140)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 제 1 인트라-픽셀 금속 층(625)은 인터-다이오드 금속성 판(122)과 유사한 기능 및 구조적 특징부를 가질 수 있다. 제 1 인트라-픽셀 마스크 층(626)은 제 1 다이오드 그룹(621), 제 1 인트라-픽셀 금속 층(625), 및 이들 사이에 위치하는 옥사이드 층(607)을 덮고 보호할 수 있다. 제 1 인트라-픽셀 마스크 층(626)은 건식 옥사이드 에칭에 내성이 있는 금속으로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 1 인트라-픽셀 마스크 층(626)은 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 1 인트라-픽셀 마스크 층(626)은, 제 1 인트라-픽셀 금속 층(625)보다 절연체 층(602)으로부터 더 멀리 위치할 수 있다.
제 1 희생 층(628)의 테(rim)가, 지지 암 구조물을 덮는 옥사이드 층(607)의 상부에 형성되거나, 및/또는 제 1 인트라-픽셀 금속 층(625)을 덮는 옥사이드 층(607)에 인접하게 형성될 수 있다. 그 후, 제 1 우산 층(627)이 제 1 희생 층(628)과, 제 1 인트라-픽셀 금속 층(625)을 덮는 옥사이드 층(607)의 상부에 형성될 수 있다. 전면 및 후면에서 수행될 에칭의 유형에 따라서, 제 1 희생 층(628)은 기판 층(601), 절연체 층(602), 및 옥사이드 층(607)의 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 제 1 희생 층(628)은 전역 금속-2 층(605)과 동일한 물질로 구성될 수 있다. 또 다른 실시예에서, 제 1 희생 층(628)이 제 1 인트라-픽셀 마스크 층(626)과 동일한 물질로 구성될 수 있다. 또 다른 실시예에서, 제 1 희생 층(628)이 인트라-픽셀 금속 층(625)과 동일한 물질로 구성될 수 있다.
제 1 희생 층(628)은 제 1 인트라-픽셀 마스크 층(626)과 함께 샌드위치 구조물을 형성하여, 제 1 우산 층(627)을 보호할 수 있다. 이러한 방식으로, 제 1 희생 층(628)은, 옥사이드 층(607), 절연체 층(602), 및 기판 층(601)의 에칭 전과 에칭 동안에, 제 1 우산 층(627)에게 구조적 지지를 제공하기 위해, 제 1 인트라-픽셀 마스크 층(626)과 협업할 수 있다.
제 1 우산 층(627)은 적외선을 수신하고, 수신된 적외선을 열로 변환하기 위한 흡열 물질로 구성될 수 있다. 하나의 실시예에서, 제 1 우산 층(627)은 흡열 층(112)과 동일한 물질로 구성될 수 있다. 또 다른 실시예에서, 제 1 우산 층(627)은 옥사이드로 구성될 수 있다. 또 다른 실시예에서, 제 1 우산 층(627)은 니트라이드로 구성될 수 있다. 제 1 희생 층(628)의 두께에 따라, 제 1 우산 층(627)은, 하나 이상의 벽 구조물의 높이 너머까지 뻗어 있는 상승된 윙 섹션의 테(rim)를 가질 수 있다. 바람직하게는, 상승된 윙 섹션이 단열 특성을 저하하지 않고 픽셀 섬의 흡열 특성을 개선할 수 있다.
제 2 픽셀 구조물은 제 2 및 제 3 벽 구조물에 의해 둘러싸일 수 있도록 제 2 픽셀 영역(640)에서 형성될 수 있다. 제 2 픽셀 구조물은 제 2 다이오드 그룹(641), 제 2 인트라-픽셀 금속 층(645), 및 제 2 인트라-픽셀 마스크 층(646)을 포함할 수 있다. 제 2 다이오드 그룹(641)은 다이오드 그룹(140)과 유사한 기능 및 구조적 특징을 가질 수 있다. 제 2 인트라-픽셀 금속 층(645)은, 인터-다이오드 금속성 판(122)과 유사한 기능 및 구조적 특징을 가질 수 있다. 제 2 인트라-픽셀 마스크 층(646)은 제 2 다이오드 그룹(641), 제 2 인트라-픽셀 금속 층(645), 및 이들 사이에 위치하는 옥사이드 층(607)을 덮고, 보호할 수 있다. 제 2 인트라-픽셀 마스크 층(646)은 건식 옥사이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 2 인트라-픽셀 마스크 층(646)은 알루미늄, 금, 구리, 티타늄, 및/또는 그 밖의 다른 금속성 물질로 구성될 수 있다. 일반적으로, 제 2 인트라-픽셀 마스크 층(646)은 제 2 인트라-픽셀 금속 층(645)보다 절연체 층(602)에서부터 더 멀리 위치할 수 있다.
제 2 희생 층(648)의 테는 지지 암 구조물을 덮는 옥사이드 층(607)의 상부에 형성되거나, 및/또는 제 2 인트라-픽셀 금속 층(645)을 덮는 옥사이드 층(607)에 인접하게 형성될 수 있다. 결과적으로, 제 2 우산 층(647)이 제 2 희생 층(648)과, 제 2 인트라-픽셀 금속 층(645)을 덮는 옥사이드 층(607)의 상부에 형성될 수 있다. 전면 및 후면에서 수행될 에칭의 유형에 따라서, 제 2 희생 층(648)이 기판 층(601), 절연체 층(602), 및 옥사이드 층(607)의 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 제 2 희생 층(648)은 전역 금속-2 층(605)과 동일한 물질로 구성될 수 있다. 또 다른 실시예에서, 제 2 희생 층(648)은 제 2 인트라-픽셀 마스크 층(646)과 동일한 물질로 구성될 수 있다. 또 다른 실시예에서, 제 2 희생 층(648)은 제 2 인트라-픽셀 금속 층(645)과 동일한 물질로 구성될 수 있다.
제 2 희생 층(648)은 제 2 우산 층(647)을 보호하기 위해 제 2 인트라-픽셀 마스크 층(646)과 함께 샌드위치 구조물을 형성할 수 있다. 이러한 방식으로, 제 2 희생 층(648)은, 옥사이드 층(607), 절연체 층(602), 및 기판 층(601)의 에칭 전에 그리고 에칭 동안에 제 2 우산 층(647)으로 구조적 지지를 제공하기 위해 제 2 인트라-픽셀 마스크 층(646)과 협업할 수 있다.
제 2 우산 층(647)은 적외선을 수신하고 수신된 적외선을 열로 변환하기 위한 흡열 물질로 구성될 수 있다. 하나의 실시예에서, 제 2 우산 층(647)은 흡열 층(112)과 동일한 물질로 구성될 수 있다. 또 하나의 실시예에서, 제 2 우산 층(647)은 옥사이드로 구성될 수 있다. 또 다른 실시예에서, 제 2 우산 층(647)은 니트라이드로 구성될 수 있다. 제 2 희생 층(648)의 두께에 따라, 제 2 우산 층(647)은 하나 이상의 벽 구조물의 높이 너머까지 뻗어 있는 상승된 윙 섹션의 테를 가질 수 있다. 바람직하게는, 상승된 윙 섹션이 픽셀 섬의 단열 특성을 개선할 수 있다.
한 쌍의 지지 암 구조물이 픽셀 구조물 각각에 인접하게 형성될 수 있다. 각각의 지지 암 구조물은, 각각의 픽셀 구조물과 그 인접한 벽 구조물 사이에 위치할 수 있다. 도 2A 및 2B에 도시된 제 1 지지 암 및 제 2 지지 암(132 및 134)과 마찬가지로, 한 쌍의 지지 암 구조물이 픽셀 구조물과 그 인접한 벽 구조물 사이에 기계 및 전기적 연결을 제공할 수 있다. 각각의 지지 암 구조물은 폴리실리콘 도선과 지지 암 마스크 층을 포함할 수 있다. 폴리실리콘 도선은 픽셀 구조물과, 그 인접 벽들 중 하나 사이에 전기적 연결을 확립하기 위해 사용될 수 있다. 지지 암 마스크 층은 폴리실리콘 j도선을 덮고 보호할 수 있다.
웨이퍼(600)는 하나 이상의 다이오드 그룹(가령, 제 1 다이오드 그룹(621) 및 제 2 다이오드 그룹(641))과 상호대화하기 위한 리드아웃 회로(609)를 포함할 수 있다. 리드아웃 회로(609)는 하나 이상의 다이오드 그룹을 선택하고, 선택된 다이오드 그룹을 바이어싱하며, 선택된 다이오드 그룹으로부터 감지 신호(sensing signal)를 수신하고, 및/또는 수신된 감지 신호를 증폭하도록 구성될 수 있다. 다이오드 그룹과 통신하기 위해, 리드아웃 회로(609)는 다양한 전도체 층(가령, 전역 폴리실리콘 층(603), 전역 금속-1 층(604), 전역 금속-2 층(605), 및 전역 금속-3 층(606))으로 라우팅될 수 있다. 일반적으로, 전역 금속-3 층(606)은 웨이퍼(600)의 나머지 부분을 보호하기 위한 마스크 층으로서 사용될 수 있다. 예를 들어, 금속-3 층(606)은 건식 옥사이드 에칭 동안 리드아웃 회로(609)를 보호하기 위해 사용될 수 있다. 덧붙이자면, 금속-3 층(606)은 그 밖의 다른 마스크 층들 중 임의의 것, 가령, 인터-픽셀 마스크 층, 인트라-픽셀 마스크 층, 및/또는 지지 암 마스크 층을 형성하기 위해 사용될 수 있다.
도 6B를 참조하여, 제 1 후면 마스크(660)와 제 2 후면 마스크(670)는 웨이퍼(600)의 후면 상에 코팅될 수 있다. 제 1 후면 마스크(660)는 실리콘 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 1 후면 마스크(660)는 니트라이드로 구성될 수 있다. 또 다른 실시예에서, 예를 들어, 후면 마스크(660)는 옥사이드로 구성될 수 있다. 또 다른 실시예에서, 예를 들어, 후면 마스크(660)는 포토레지스트 물질로 구성될 수 있다. 제 2 후면 마스크(670)는 실리콘 에칭, 옥사이드 에칭, 및/또는 니트라이드 에칭에 내성이 있는 물질로 구성될 수 있다. 하나의 실시예에서, 예를 들어, 제 2 후면 마스크(670)는 포토레지스트 물질로 구성될 수 있다.
제 1 후면 마스크(660)는 복수의 제 1 개구부(671)를 형성할 수 있고, 각각의 제 1 개구부는 하나의 픽셀 영역(가령, 제 1 픽셀 영역(620) 또는 제 2 픽셀 영역(640))과 수직방향으로 정렬될 수 있다. 복수의 제 1 개구부(671)는, 실리콘 기판 층(601)의 후면의 실리콘 에칭을 지시하여, 절연체 층(602)의 픽셀 영역과 수직방향으로 겹치는 부분만 제거하도록 사용될 수 있다.
제 2 후면 마스크(670)는 복수의 제 2 개구부(672)를 형성할 수 있고, 제 2 개구부 각각은 하나의 지지 암 구조물과 그 인접한 픽셀 구조물 사이에 형성된 공간과 수직 방향으로 정렬될 수 있다. 복수의 제 2 개구부(672)는 실리콘 기판 층(601)의 후면 실리콘 에칭, 절연체 층(602)의 후면 절연부 에칭, 및 옥사이드 층(607)의 후면 옥사이드 에칭을 지시하도록 사용될 수 있다. 복수의 제 2 개구부(672) 각각은, 하나의 지지 암 구조물과 그 인접한 픽셀 구조물 사이에 형성될 수 있는 옥사이드 층(607)의 일부분과 절연체 층(602)의 일부분의 제거를 지시하도록 사용될 수 있다. 따라서 제 1 개구부(671) 각각은 한 쌍의 제 1 개구부(672)와 겹칠 수 있고, 제 1 개구부(671) 각각은 제 2 개구부(672) 각각보다 실질적으로 더 넓을 수 있다.
제 1 후면 딥 건조 에칭(674)은, 제 1 후면 마스크(660)와 제 2 후면 마스크(670)의 코팅 후에 수행될 수 있다. 제 1 후면 딥 건조 에칭(674)은 기판 층(601), 절연체 층(602), 및 옥사이드 층(607)의 덮이지 않은 부분들(즉, 제 2 후면 개구부(672)와 정렬되는 부분들)을 에칭 삭제할 수 있다. 제 1 후면 딥 건조 에칭(674)이 희생 층(가령, 제 1 희생 층(628) 및/또는 제 2 희생 층(648))에서 종료 또는 정지될 수 있다. 결과적으로, 다양한 후면 터널(tunnel)이 형성될 수 있다. 하나의 실시예에서, 제 1 좌측 후면 터널(636)과 제 1 우측 후면 터널(637)이 제 1 픽셀 구조물과 그 인접한 지지 암 구조물 사이에서 형성될 수 있다. 또 다른 실시예에서, 제 2 좌측 후면 터널(638) 및 제 2 우측 후면 터널(639)이 제 2 픽셀 구조물과 그 인접한 지지 암 구조물 사이에서 형성될 수 있다.
도 6C를 참조하면, 제 2 후면 마스크 제거(676)는 제 1 후면 딥 건식 에칭(674)이 수행된 후 수행될 수 있다. 이 단계에서, 제 1 후면 마스크(660)에 의해서 웨이퍼(600)의 후면만 덮일 수 있다. 덧붙이자면 전면 포토레지스트 마스크(673)가 웨이퍼(600)의 입력-출력(I/O) 패드(608)를 덮도록 증착될 수 있다. 포토레지스트 마스크(673)는 I/O 패드(608)의 전역 금속 층을 보호하는 데 사용될 수 있도록 습식 금속 에칭에 내성이 있을 수 있다. 하나의 실시예에서, 포토레지스트 마스크(673)는 어떠한 전면 에칭도 수행되기 전에 증착될 수 있다. 또 다른 실시예에서 포토레지스트 마스크(673)는 임의의 습식 금속 에칭이 수행되기 전에 증착될 수 있다.
덧붙이자면, 옥사이드 층(607)의 보호되지 않은 부분과 절연체 층(602)의 보호되지 않은 부분들을 제거하기 위해, 전면 건식 에칭(675)이 수행될 수 있다. 본원에서 기재될 때, 보호되지 않은 부분들은 어떠한 마스크 층에 의해서도 덮이지 않는 부분들일 수 있다. 예를 들어, 다양한 구조물들 사이에 위치하는 부분들이 보호되지 않는 부분들일 수 있다. 전면 건식 에칭(675)의 목적은 픽셀 구조물과 벽 구조물 사이에 복수의 전면 픽셀 공간을 형성하는 것일 수 있다. 전면 건식 에칭(675)은 반응성 이온 에칭(RIE), 반응성 이온-빔 에칭(RIBE), 및/또는 화학 보조 이온-빔 에칭(CAIBE)을 포함할 수 있다.
파운드리 지정형 SOI-CMOS 공정 동안 하나 이상의 금속 층을 이용함으로써 다양한 마스크 층(가령, 픽셀 마스크, 벽 마스크, 지지 암 마스크, 및 회로 마스크)이 사전 형성될 수 있다. 따라서 이들 마스크 층을 형성하기 위해 어떠한 추가적인 후-CMOS 리소그래피 공정도 필요하지 않을 수 있다. 따라서 전면 옥사이드 에칭 공정은 비교적 낮은 비용으로 비교적 짧은 시간 주기 동안 수행될 수 있다.
도 6D를 참조하여, 제 2 후면 마스크 제거(676)가 수행된 후 제 2 후면 딥 건식 에칭(677)이 수행될 수 있다. 제 2 후면 딥 건식 에칭(677)은 기판 층(601)의 덮이지 않은 부분들(즉, 제 1 후면 개구부(671)와 정렬된 부분들)을 에칭 제거할 수 있다. 후면 딥 건식 에칭(676)은 절연체 층(602)에서 종료되거나 정지될 수 있다.
제 2 딥 건식 에칭(677)의 결과로서, 제 1 후면 픽셀 공간(681)과 제 2 후면 픽셀 공간(683)이 기판 층(601) 내에서 관통하여 형성될 수 있다. 제 1 및 제 2 후면 픽셀 공간(681 및 683)이 각각의 제 1 및 제 2 픽셀 영역(620 및 640)과 정렬될 수 있고, 이로써, 공기가 제 1 및 제 2 픽셀 구조물을 순환할 수 있다. 제 1 및 제 2 딥 건식 에칭(674 및 677)은 각각 딥 반응성 이온 에칭(DRIE)이거나, 그 밖의 다른 유형의 수직 실리콘 에칭일 수 있다.
제 1 및 제 2 후면 픽셀 공간(681 및 683)이 형성된 후 복수의 벽 스트립이 절연체 층(602)의 벽 영역에서부터 뻗어 있을 수 있다. 예를 들어, 제 1 벽 스트립(615)이 제 1 벽 영역(611)에서부터 뻗어 있을 수 있고, 제 2 벽 스트립(616)이 제 2 벽 영역(612)에서부터 뻗어 있을 수 있으며, 제 3 벽 스트립(617)이 제 3 벽 영역(613)에서부터 뻗어 있을 수 있다. 벽 스트립 각각은, 벽 스트립의 폭에 대한 벽 스트립의 길이의 비로서 정의될 수 있는 종횡비를 가질 수 있다. 비냉각형 적외선 검출기의 단열 특징을 개선하기 위해, 비교적 높은 종횡비를 갖는 것이 바람직하다. 하나의 실시예에서, 예를 들어, 각각의 벽 스트립은 약 10의 종횡비를 가질 수 있다.
도 6E를 참조하여, 하나 이상의 금속 물질로 구성된 다양한 층을 제거하기 위해 습식 금속 마스크 에칭(678)이 수행될 수 있다. 이들 층은 보호 마스크(가령, 픽셀 마스크, 벽 마스크, 및 지지 암 마스크)와 희생 층(가령, 제 1 및 제 2 희생 층(628 및 648))을 포함할 수 있지만, 이에 국한되지는 않는다. 전면 포토레지스트 마스크(673)에 의해 I/O 패드(608)가 보호되기 때문에, 아래 놓이는 금속 층은 에칭되지 않도록 보호될 수 있다. 덧붙여, 습식 금속 마스크 에칭(678)이 수행되기 전 또는 후에 제 1 후면 마스크(660)가 제거되어, 웨이퍼(600)의 후면을 자유롭게 할 수 있다.
도 6F를 참조하여, 전면 건식 에칭(675), 제 2 후면 딥 건식 에칭(677), 및 습식 금속 마스크 에칭(678)이 수행된 후 다양한 픽셀 구조물은 다양한 매달린 픽셀 섬이 될 수 있다. 픽셀 섬 각각은, 한 쌍의 지지 암을 통해, 인접 벽에 고정되거나 매달릴 수 있다. 하나의 실시예에서, 예를 들어 제 1 픽셀 섬(622)은 제 1 좌측 지지 암(624)과 제 1 우측 지지 암(623)을 통해 제 1 벽과 제 2 벽에 고정되거나 매달릴 수 있다. 또 하나의 실시예에서, 예를 들어, 제 2 픽셀 섬(642)은 제 2 좌측 지지 암(644) 및 제 2 우측 지지 암(643)을 통해 제 2 벽 및 제 3 벽에 고정되거나 매달릴 수 있다.
희생 층이 제거된 후, 제 1 우산 층(627)은 제 1 흡열 우산(682)이 될 수 있고, 제 2 우산 층(647)은 제 2 흡열 우산(684)이 될 수 있다. 제 1 및 제 2 흡열 우산(682 및 684)은 각각의 제 1 및 제 2 픽셀 섬(622 및 624)의 총 적외선 수신 면적(채움 팩터)을 증가시킬 수 있다. 따라서 제 1 및 제 2 흡열 우산(682 및 684)은 제 1 및 제 2 픽셀 섬(622 및 642)의 감도를 각각 증가시킬 수 있다.
습식 금속 마스크 에칭(678)이 완료되면, 전면 포토레지스트 마스크(673)를 이형하도록 전면 포토레지스트 이형(679)이 수행될 수 있다. 이 단계에서, 관통형 우물 마이크로볼로미터(680)의 제작 방법이 완료될 수 있다. 마이크로볼로미터(680)는 비냉각형 적외선 검출기 어레이를 포함할 수 있고, 상기 비냉각형 적외선 검출기 어레이는 리드아웃 회로(609)에 의해 제어되고 액세스될 수 있다. 비냉각형 적외선 검출기 어레이는 복수의 검출기 픽셀을 포함할 수 있고, 복수의 검출기 픽셀 각각은 픽셀 섬과 복수의 벽을 포함할 수 있다. 벽은 픽셀 섬을 매달기 위한 관통형 우물을 형성할 수 있다. 따라서 마이크로볼로미터(680)는 복수의 관통형 우물을 포함할 수 있고, 상기 복수의 관통형 우물 각각은 하나씩의 흡열 우산(가령, 제 1 흡열 우산(682) 및/또는 제 2 흡열 우산(684))으로 부분적으로 덮일 수 있다. 덧붙이자면, 복수의 관통형 우물 각각은 도 3H에 도시된 관통형 우물과 유사한 구조물 및 배열을 가질 수 있다.
최종 패키지 및 본딩에 따라, 마이크로볼로미터(680)는 다양한 전면 개구부 또는 다양한 후면 개구부를 통해 적외선을 수신하고 변환할 수 있다. 마이크로볼로미터(380)가 플립-칩 패키징에 적합화된 경우, 절연체 층(602)이 흡열 층으로 역할할 수 있으며, 상기 흡열 층은 도 2A와 2B에 나타난 흡열 층(112)과 기능적 특징이 유사할 수 있다.
도 7A-7B는 본 발명의 하나의 실시예에 따라 흡열 우산(760)을 갖는 폐쇄형 우물 마이크로볼로미터(780)를 형성하기 위해 추가로 처리되는 후-CMOS 처리된 웨이퍼(또는 "웨이퍼")(700)의 횡단면도가 도시된다. 웨이퍼(700)는 몇 개의 후-CMOS 공정 단계를 거친 파운드리-지정형 SOI-CMOS 웨이퍼일 수 있다. 하나의 실시예에서, 예를 들어, 웨이퍼(700)는, 전면 건식 옥사이드 에칭은 받았지만, 이방성 실리콘 에칭은 받기 전인 파운드리-지정형 SOI-CMOS 웨이퍼일 수 있다. 또 다른 실시예에서, 예를 들어, 웨이퍼(700)는 도 4E에 도시되어 있으며 본 발명의 제조 방법에 따라 부분적으로 가공된 웨이퍼(300)와 유사할 수 있다.
도 7A를 참조하면, 웨이퍼(700)의 유닛 세그먼트가 도시된다. 상기 유닛 세그먼트는 기판 층(701)과 다양한 구조물, 가령, 픽셀 구조물, 벽 구조물, 및 지지 암 구조물을 포함할 수 있다. 구조물 각각은 각자의 영역의 상부에 위치할 수 있다. 하나의 실시예에서, 제 1 벽 구조물이 제 1 벽 영역(710) 상에 형성될 수 있고, 제 2 벽 구조물이 제 2 벽 영역(750) 상에 형성될 수 있다. 또 다른 실시예에서, 픽셀 구조물은 픽셀 영역(730) 상에 형성될 수 있다. 또 다른 실시예에서, 제 1 지지 암 구조물이 제 1 지지 암 영역(720) 상에 형성될 수 있고, 제 2 지지 암 구조물이 제 2 지지 암 영역(740)에 형성될 수 있다.
제 1 벽 구조물은 제 1 벽 매립형 옥사이드 층(712), 제 1 벽 옥사이드 층(713), 및 제 1 벽 금속 층(716)을 포함할 수 있다. 제 2 벽 구조물은 제 2 벽 매립형 옥사이드 층(752), 제 2 벽 옥사이드 층(753), 및 제 2 벽 금속 층(756)을 포함할 수 있다. 픽셀 구조물은 제 1 벽 구조물과 제 2 벽 구조물 사이에 위치할 수 있다. 픽셀 구조물은 픽셀 매립형 옥사이드 층(732), 다이오드 그룹(731), 픽셀 흡열 층(733), 및 픽셀 금속 층(735)을 포함할 수 있다.
제 1 지지 암 구조물은 제 1 벽 구조물과 픽셀 구조물 사이에 위치할 수 있다. 제 1 지지 암 구조물은 제 1 지지 암 매립형 옥사이드 층(722), 제 1 지지 암 옥사이드 층(723), 및 제 1 지지 암 폴리실리콘 층(724)을 포함할 수 있다. 제 2 지지 암 구조물은 제 2 벽 구조물과 픽셀 구조물 사이에 위치할 수 있다. 제 2 지지 암 구조물은 제 2 지지 암 매립형 옥사이드 층(742), 제 2 지지 암 옥사이드 층(743), 및 제 2 지지 암 폴리실리콘 층(744)을 포함할 수 있다. 벽 구조물, 픽셀 구조물, 및 지지 암 구조물 각각 내에서의 구성요소들의 기능적 특징 및 배열이 도 3A 및 4A에서 언급되는 것들과 유사할 수 있다.
전면 건식 옥사이드 에칭 후, 이들 구조물이 횡방향으로 분리될 수 있지만, 여전히 하나의 공통 기판 층(701)에 부착된다. 본 발명의 하나의 실시예에 따르면, 실리콘 층(770)이 가공된 웨이퍼(700) 상에 증착되어, 다양한 구조물을 덮고, 이들 구조물 사이에 형성된 횡방향 공간을 채울 수 있다. 실리콘 층(770)은, 나중에 이방성 실리콘 에칭에 의해 에칭 제거될 수 있는 실리콘 물질, 가령, 비정질 실리콘을 함유할 수 있다. 증착된 실리콘 층(770)은 희생 층으로 기능할 수 있고, 상기 희생 층은, 증착될 우산 층(umbrella layer)(760)에 대한 구조적 지지를 제공할 수 있다.
덧붙여, 증착된 실리콘 층(770)은 증착될 우산 층(760)의 표면 프로파일을 형성할 수 있다. 하나의 실시예에서, 예를 들어, 편평한 우산 층(760)이 바람직한 경우, 두꺼운 실리콘 층(770)이 증착되고, 그 후, 화학 기계적 평탄화(CMP) 공정에 의해 평활 처리(smoothen)될 수 있다. 또 다른 실시예에서, 예를 들어, 만곡형 우산 층(760)이 바람직한 경우, 우산 층(760)이 기저 구조물의 윤곽을 따를 수 있도록 얇은 실리콘 층(770)이 증착될 수 있다.
우산 층(760)과 픽셀 흡열 층(733) 간의 열 접촉을 확립하기 위해, 우산 층(760)을 증착하기 전에, 증착된 실리콘 층(770)의 일부분이 패터닝되고 제거될 수 있다. 예를 들어, 픽셀 흡열 층(733)의 상부 표면에 위치하는 증착된 실리콘 층(770)의 일부분이 제거될 수 있다.
결과적으로, 우산 층(760)이 증착된 실리콘 층(770) 상에 증착될 수 있다. 우산 층(760)은 픽셀 흡열 층(733)의 특성 임피던스와 자유 공간의 특성 임피던스를 정합하기 위해 다양한 유전체 층과 금속 층을 조합할 수 있다. 따라서, 우산 층(760)은 적외선의 표면 반사를 최소화하는 데 도움이 될 수 있으며, 이로써, 비냉각형 적외선 검출기의 감도가 향상될 수 있다. 우산 층(760)은 한 그룹의 우산들, 가령, 제 1 벽 우산(761), 좌측 암 우산(762), 픽셀(메인) 우산(763), 우측 암 우산(764), 및 제 2 벽 우산(765)으로 세분될 수 있다.
우산 층(760)을 패터닝하기 위해 선택적 에칭 공정이 수행될 수 있다. 상기 패터닝은, 실리콘 층(770)을 제거하고 기판 층(701) 내에 폐쇄형 우물을 형성하기 위해 이방성 실리콘 에칭제를 도입하기 위한 하나 이상의 개구부를 형성할 수 있다. 하나의 실시예에서, 예를 들어, 제 1 벽 구조물에서 이방성 실리콘 에칭제를 도입하기 위해 제 1 우산 개구부(711)가 형성될 수 있다. 또 다른 실시예에서, 예를 들어, 제 2 벽 구조물에서 이방성 실리콘 에칭제를 도입하기 위해 제 2 우산 개구부(751)가 형성될 수 있다. 제 1 우산 개구부와 제 2 우산 개구부(711 및 751)는 함께, 우산 층(760)의 경계를 설정할 수 있다. 제 1 우산 개구부와 제 2 우산 개구부(711 및 751)는 점형 개구부(point aperture), 신장된 개구부(extended aperture), 선형 개구부(line aperture), 및/또는 다양한 치수와 형태를 갖는 개구부일 수 있다.
도 7A에서, 하나의 유닛 세그먼트 내에 2개의 개구부가 형성되는 것이 도시되지만, 본 발명의 다양한 실시예에 따라 다양한 개수의 개구부가 우산 층(760)에 형성될 수 있다. 이방성 실리콘 에칭을 촉진시키기 위해, 예를 들어, 픽셀 우산(763), 좌측 암 우산(762), 및/또는 우측 암 우산(764)에 추가적인 우산 개구부가 형성될 수 있다.
우산 개구부가 형성된 후, 이방성 실리콘 에칭이 시작될 수 있다. 앞서 기재된 바와 같이, 이방성 실리콘 에칭은 도 4F에 도시된 이방성 실리콘 에칭(470)과 유사할 수 있다. 따라서, 절연체 층(302)이 소극적 에칭 정지재(passive etch stopper)로서 기능할 수 있기 때문에, 이방성 실리콘 에칭은 임의의 전기화학적 에칭 정지재를 필요로 하지 않을 수 있다.
따라서 이방성 실리콘 에칭은, 픽셀 및 기판 층(701)에, 이들 사이에 전위차를 만들 목적으로 다양하게 제어되는 전압을 인가하는 과정을 생략시킬 수 있다. 다시 말하면, 픽셀 구조물과 기판 층(701) 각각은, 이방성 실리콘 에칭 동안 부동 전위를 가질 수 있다. 이방성 실리콘 에칭(407)에서 사용되는 화학적 에칭제는, 에틸렌디아민 프로카테콜(EDP), 테트라메틸암모늄 히드록사이드(TMAH), 및/또는 포타슘 히드록사이드(KOH)를 포함할 수 있지만, 이에 국한되지는 않는다.
도 7B에 도시된 것처럼, 이방성 실리콘 에칭이 완료된 후, 폐쇄형 우물(773)은 기판 층(701) 내에 형성될 수 있다. 폐쇄형 우물(773)은 픽셀 매립형 옥사이드 층(732) 바로 아래에 공동(후면 단열 공간)(774)을 형성할 수 있다. 공동(774)이 픽셀 섬과 그 인접한 벽 사이에 단열을 제공할 수 있어서, 하나의 픽셀 셀 내 흡열이 인접한 픽셀 셀의 적외선 검출에 영향을 미치지 않을 수 있다.
본 발명의 예시적 실시예가 예를 드는 방식으로 개시되었다. 따라서 전체에 걸쳐 사용된 용어는 한정하지 않는 것으로 이해되어야 한다. 본원에 기재된 것의 사소한 수정이 해당업계 종사자에 의해 발생할 것이지만, 이는 본 발명의 범위 내에 있는 것으로 이해될 것이고, 이러한 모든 실시예가 이하의 특허청구범위 및 그 동등물에 의해 규정되는 본 발명의 범위 내에 있다.
Claims (40)
- 비냉각형 마이크로볼로미터(uncooled microbolometer)를 제작할 때 사용되기 위한 SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼에 있어서, 상기 SOI-CMOS 웨이퍼는
기판 층,
상기 기판 층상에 형성되며, 픽셀 영역(pixel region) 및 상기 픽셀 영역을 둘러싸는 벽 영역(wall region)을 갖는 절연체 층,
상기 절연체 층의 픽셀 영역상에 형성되는 픽셀 구조물,
픽셀 구조물에 인접하게, 그리고 절연체 층의 벽 영역상에 형성되는 벽 구조물,
상기 픽셀 구조물과 벽 구조물을 덮는 유전체 층,
상기 유전체 층 내에 형성되며, 건식 에칭 공정 동안 픽셀 구조물을 보호하기 위한 픽셀 마스크, 및
건식 에칭 공정 후, 벽 구조물과 픽셀 구조물 사이에 공간을 생성하기 위해, 상기 유전체 층 내에 형성되며 건식 에칭 공정 동안 벽 구조물을 보호하기 위한 벽 마스크
를 포함하는 것을 특징으로 하는 SOI-CMOS 웨이퍼. - 제 1 항에 있어서,
픽셀 마스크는 사각 형태를 갖는 제 1 금속성 층을 포함하고,
벽 마스크는, 상기 제 1 금속성 층을 접촉하지 않고 둘러싸는 사각 틀 형태를 갖는 제 2 금속성 층을 포함하는 것을 특징으로 하는 SOI-CMOS 웨이퍼. - 제 2 항에 있어서,
제 1 금속성 층이 제 2 금속성 층보다 기판에 더 가까운 것을 특징으로 하는 SOI-CMOS 웨이퍼. - 제 1 항에 있어서, 유전체 층은,
우산 층(umbrella layer)
을 포함하며, 상기 우산 층은 건식 에칭 공정 동안 픽셀 마스크에 의해 보호되도록 픽셀 구조물과 픽셀 마스크 사이에 형성되는 것을 특징으로 하는 SOI-CMOS 웨이퍼. - 제 4 항에 있어서, 우산 층은 벽 구조물의 일부분을 덮도록 뻗어 있는 것을 특징으로 하는 SOI-CMOS 웨이퍼.
- 제 4 항에 있어서,
우산 층 아래에, 그리고 픽셀 구조물에 인접하게 형성되며, 건식 에칭 공정 전에 우산 층을 지지하고, 건식 에칭 공정 동안 우산 층을 보호하는 희생 층
을 더 포함하는 것을 특징으로 하는 SOI-CMOS 웨이퍼. - 제 1 항에 있어서, 픽셀 구조물은
절연체 층의 픽셀 영역상에 형성되는 복수의 다이오드,
상기 복수의 다이오드 위에 형성되고, 상기 복수의 다이오드를 직렬로 연결하는 인트라-픽셀 금속 층, 및
절연체 층의 픽셀 영역상에 형성되며, 복수의 다이오드 및 인트라-픽셀 금속 층을 실질적으로 캡슐화하도록 절연체 층과 협력하는 흡열 층
을 포함하는 것을 특징으로 하는 SOI-CMOS 웨이퍼. - 제 1 항에 있어서, 유전체 층은 픽셀 구조물과 벽 구조물 사이에 형성된 공간을 채우는 것을 특징으로 하는 SOI-CMOS 웨이퍼.
- 제 1 항에 있어서,
절연체 층상에 형성되며, 픽셀 구조물과 벽 구조물을 연결하는 지지 암 구조물(support arm structure), 및
유전체 층 내에 형성되며, 건식 에칭 공정 동안 상기 지지 암 구조물을 보호하는 지지 암 마스크
를 더 포함하는 것을 특징으로 하는 SOI-CMOS 웨이퍼. - 제 1 항에 있어서, 지지 암 마스크는 픽셀 마스크보다 기판 층에 더 가까운 것을 특징으로 하는 SOI-CMOS 웨이퍼.
- 파운드리-지정형(foundry-defined) SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼로부터 제작된 적외선 검출기에 있어서, 상기 적외선 검출기는
제 1 개구부 및 상기 제 1 개구부와 대면하는 제 2 개구부를 형성하는 관통형 우물(through well)을 형성하는 복수의 벽,
상기 관통형 우물의 제 1 개구부 또는 제 2 개구부를 통과하는 적외선 파(infrared wave)를 검출하도록 구성된 적외선 센서, 및
관통형 우물 내에, 그리고 제 1 개구부에 인접하게, 상기 적외선 센서를 매달기 위해, 상기 적외선 센서를, 복수의 벽 중 적어도 하나로 연결하는 지지 암(support arm)
을 포함하는 것을 특징으로 하는 적외선 검출기. - 제 11 항에 있어서, 관통형 우물은 적외선 센서를 접촉하지 않으면서 둘러싸는 사각 틀 단면을 갖는 것을 특징으로 하는 적외선 검출기.
- 제 11 항에 있어서, 상기 적외선 검출기는
복수의 스트립
을 더 포함하고, 각각의 스트립은 복수의 벽 중 하나에서부터 관통형 우물의 제 2 개구부 너머까지로 뻗어 있는 것을 특징으로 하는 적외선 검출기. - 제 11 항에 있어서, 적외선 검출기는
절연체 층,
상기 절연체 층에 실질적으로 수직인 p-n 접합을 하나씩 갖는 복수의 다이오드,
복수의 다이오드 위에 위치하고, 상기 복수의 다이오드를 직렬로 연결하여 하나의 다이오드 체인(diode chain)을 형성하는 인트라-픽셀 금속 층, 및
상기 다이오드 체인을 실질적으로 캡슐화하도록 절연체 층과 협력하는 흡열 층(heat absorption layer)
을 포함하는 것을 특징으로 하는 적외선 검출기. - 제 11 항에 있어서, 지지 암은
적외선 센서로 전기 연결되는 폴리실리콘 도선(polysilicon wire), 및
폴리실리콘 도선을 캡슐화하고 매달린 적외선 센서를 물리적으로 지지하는 내열 층(thermal resistance layer)
을 포함하는 것을 특징으로 하는 적외선 검출기. - 제 11 항에 있어서,
복수의 벽 중 적어도 하나는 리드아웃 도선(readout wire)을 포함하고,
지지 암은 리드아웃 도선을 적외선 센서로 전기 연결하는 폴리실리콘 도선을 포함하는 것을 특징으로 하는 적외선 검출기. - 제 11 항에 있어서,
적외선 센서상에 형성되고, 관통형 우물에 접촉하지 않으면서 제 1 개구부를 실질적으로 덮기 위해 적외선 센서의 횡단면 너머까지 뻗어 있는 우산 층(umbrella layer)
을 더 포함하는 것을 특징으로 하는 적외선 검출기. - 제 11 항에 있어서,
적외선 센서상에 형성되고, 복수의 벽의 일부분을 덮기 위해 적외선 센서의 횡단면과 제 1 개구부 너머까지 뻗어 있는 우산 층(umbrella layer)
을 더 포함하는 것을 특징으로 하는 적외선 검출기. - 기판 층과, 상기 기판 층상에 형성되고 픽셀 영역 및 상기 픽셀 영역을 둘러싸는 벽 영역을 갖는 절연체 층과, 절연체 층의 픽셀 영역상에 형성되는 픽셀 구조물과, 상기 픽셀 구조물에 인접하게 그리고 절연체 층의 벽 영역상에 형성되는 벽 구조물과, 상기 픽셀 구조물 및 벽 구조물을 덮는 유전체 층과, 상기 유전체 층 내에 형성되고 픽셀 구조물을 덮는 픽셀 마스크와, 상기 유전체 층 내에 형성되고 상기 벽 구조물을 덮는 벽 마스크를 갖는 파운드리-지정형 SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼로부터 비냉각형 적외선 검출기를 제작하기 위한 방법에 있어서, 상기 방법은,
절연체 층의 픽셀 영역에서 종료되는 후면 픽셀 공간(back pixel space)을 형성하기 위해, 기판 층의 일부분을 관통하도록 제 1 수직 에칭을 수행하는 단계,
벽 구조물에서 픽셀 구조물을 분리하기 위한 전면 픽셀 공간(front pixel space)을 형성하기 위해, 상기 픽셀 마스크와 벽 마스크에 의해 덮이지 않은 유전체 층의 일부분을 관통하고, 상기 픽셀 마스크와 벽 마스크에 의해 덮이지 않은 절연체 층의 일부분을 관통하도록 제 2 수직 에칭을 수행하는 단계, 및
상기 픽셀 마스크와 벽 마스크를 제거하는 단계
를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 19 항에 있어서, 전면 픽셀 공간이 후면 픽셀 공간과 연결되어, SOI-CMOS 웨이퍼를 관통하여 뻗어 있는 관통형 공간을 형성하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 19 항에 있어서,
제 2 수직 에칭 전에, SOI-CMOS 웨이퍼의 입력-출력 패드 구조물을 덮기 위해 포토레지스트 층을 증착하는 단계, 및
상기 제 2 수직 에칭 후, 포토레지스트 층을 제거하는 단계
를 더 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 19 항에 있어서,
SOI-CMOS 웨이퍼는 전면과 후면을 갖고,
전면은 유전체 층상에 위치하며, 절연체 층으로부터 이격되는 방향으로 대향하고,
후면은 기판 층상에 위치하고, 절연체 층으로부터 이격되는 방향으로 대향하며,
제 1 수직 에칭이 SOI-CMOS 웨이퍼의 후면상에서 수행되고,
제 2 수직 에칭이 SOI-CMOS 웨이퍼의 전면상에서 수행되는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 22 항에 있어서, 제 1 수직 에칭은,
기판 층의 후면을 덮도록 후면 마스크를 증착하는 단계,
후면 마스크상에, 절연체 층의 픽셀 영역과 수직방향으로 겹치는 개구부를 형성하기 위한 리소그래피를 수행하는 단계,
상기 개구부를 통해 기판 층의 수직방향 부분을 에칭하는 단계, 및
후면 마스크를 제거하는 단계
를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 22 항에 있어서,
제 1 수직 에칭을 수행하기 전에, SOI-CMOS 웨이퍼의 희생 층에 도달하기 위한 터널을 형성하기 위해, 실리콘 층의 일부분, 절연체 층의 일부분, 및 유전체 층의 일부분을 관통하는 제 3 수직 에칭을 SOI-CMOS 웨이퍼의 후면상에서 수행하는 단계, 및
희생 층을 제거하기 위해 상기 터널을 통해 습식 에칭을 수행하는 단계
를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 24 항에 있어서, 제 2 수직 에칭은 제 1 수직 에칭 전에 수행되는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 19 항에 있어서, 제 1 수직 에칭은 딥 건식 실리콘 에칭 공정(deep dry silicon etching process)을 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 19 항에 있어서, 제 1 수직 에칭은 딥 반응성 이온 에칭(DRIE)(deep reactive ion etching)을 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 19 항에 있어서, 제 2 수직 에칭은 건식 유전체 에칭 공정을 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 19 항에 있어서, 제 2 수직 에칭은, 반응성 이온 에칭(RIE), 반응성 이온-빔 에칭(RIBE), 화학 보조 이온-빔 에칭(CAIBE), 및 이들의 조합으로 구성된 군에서 선택된 건식 유전체 에칭을 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 19 항에 있어서, 제거하는 단계는 SOI-CMOS 웨이퍼의 전면상에 습식 에칭을 수행하는 단계를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 기판 층과, 상기 기판 층상에 형성되고 픽셀 영역 및 상기 픽셀 영역을 둘러싸는 벽 영역을 갖는 절연체 층과, 상기 절연체 층의 픽셀 영역상에 형성되는 픽셀 구조물과, 상기 픽셀 구조물에 인접하게 그리고 절연체 층의 벽 영역상에 형성되는 벽 구조물과, 상기 픽셀 구조물 및 벽 구조물을 덮는 유전체 층과, 유전체 층 내에 형성되고 픽셀 구조물을 덮는 픽셀 마스크와, 상기 유전체 층 내에 형성되며 벽 구조물을 덮는 벽 마스크를 갖는 파운드리-지정형(foundry-defined) SOI-CMOS(silicon-on-insulator complementary metal oxide semiconductor) 웨이퍼로부터 비냉각형 적외선 검출기를 제작하기 위한 방법에 있어서, 상기 방법은
벽 구조물로부터 픽셀 구조물을 분리하기 위한 전면 픽셀 공간(front pixel space)을 형성하기 위해, 픽셀 마스크 및 벽 마스크에 의해 덮이지 않는 상기 유전체 층의 일부분을 관통하고 상기 픽셀 마스크 및 벽 마스크에 의해 덮이지 않는 절연체 층의 일부분을 관통하는 수직 에칭을 수행하는 단계,
픽셀 마스크와 벽 마스크를 제거하는 단계, 및
기판 층상에, 그리고 픽셀 구조물 아래에, 기판 층 및 벽 구조물로부터 픽셀 구조물을 단열하기 위해, 전면 픽셀 공간(front pixel space)과 연결되는 후면 픽셀 공간(back pixel space)을 형성하는 우물(well)을 형성하기 위해 이방성 실리콘 에칭을 수행하는 단계
를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 31 항에 있어서,
수직 에칭 전에, SOI-CMOS 웨이퍼의 입력-출력 패드 구조물을 덮기 위해 포토레지스트 층을 증착하는 단계, 및
이방성 실리콘 에칭 후에 포토레지스트 층을 제거하는 단계
를 더 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 31 항에 있어서, 픽셀 구조물과 기판 층 각각은 이방성 실리콘 에칭 동안 부동 전위를 갖는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 31 항에 있어서, 픽셀 구조물 및 기판 층은 이방성 실리콘 에칭 동안 실질적으로 0 전위차를 갖는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 31 항에 있어서, 이방성 실리콘 에칭은,
SOI-CMOS 웨이퍼를, 에틸렌디아민 피로카테콜(EDP), 테트라메틸암모늄 히드록사이드(TMAH), 포타슘 히드록사이드(KOH), 및 이들의 조합으로 구성된 군 중에서 선택된 습식 에칭 화학물에 노출시키는 단계를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 31 항에 있어서, SOI-CMOS 웨이퍼는,
벽 구조물을 덮고, 픽셀 구조물과 벽 구조물 사이에 형성된 공간을 채우는 비정질 실리콘 희생 층과,
픽셀 구조물과 비정질 실리콘 희생 층을 덮는 우산 층(umbrella layer)
을 더 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 36 항에 있어서, 이방성 에칭은,
상기 우산 층 상에, 벽 구조물의 일부분과 수직방향으로 겹치는 개구부를 형성하는 단계, 및
우산 층에 의해 덮인 비정질 실리콘 희생 층을 에칭 제거하기 위해, 우산 층의 개구부를 통해 습식 화학물 에칭제를 도입시키는 단계
를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법. - 제 31 항에 있어서, 수직 에칭은 건식 유전체 에칭 공정을 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 31 항에 있어서, 수직 에칭은, 반응성 이온 에칭(RIE), 반응성 이온-빔 에칭(RIBE), 화학 보조 이온-빔 에칭(CAIBE), 및 이들의 조합으로 구성된 군 중에서 선택된 건식 유전체 에칭을 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
- 제 31 항에 있어서, 제거하는 단계는 SOI-CMOS 웨이퍼의 전면상에서 습식 에칭을 수행하는 단계를 포함하는 것을 특징으로 하는 비냉각형 적외선 검출기를 제작하기 위한 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32298210P | 2010-04-12 | 2010-04-12 | |
| US61/322,982 | 2010-04-12 | ||
| PCT/US2011/032136 WO2011130284A2 (en) | 2010-04-12 | 2011-04-12 | Uncooled infrared detector and methods for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130007618A true KR20130007618A (ko) | 2013-01-18 |
| KR101528968B1 KR101528968B1 (ko) | 2015-06-15 |
Family
ID=44760325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127027283A KR101528968B1 (ko) | 2010-04-12 | 2011-04-12 | 비냉각형 적외선 검출기 및 이를 제작하기 위한 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US8941064B2 (ko) |
| EP (2) | EP3024028B1 (ko) |
| JP (1) | JP5751544B2 (ko) |
| KR (1) | KR101528968B1 (ko) |
| CN (1) | CN102884627B (ko) |
| CA (1) | CA2800847C (ko) |
| HK (1) | HK1176745A1 (ko) |
| IL (1) | IL222342A (ko) |
| WO (1) | WO2011130284A2 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5143176B2 (ja) * | 2010-03-31 | 2013-02-13 | 株式会社東芝 | 赤外線撮像素子およびその製造方法 |
| TWI439679B (zh) * | 2011-08-03 | 2014-06-01 | Univ Nat Chiao Tung | 電校式輻射計 |
| US9646874B1 (en) * | 2013-08-05 | 2017-05-09 | Sandia Corporation | Thermally-isolated silicon-based integrated circuits and related methods |
| TWI512955B (zh) * | 2013-08-26 | 2015-12-11 | Ind Tech Res Inst | 半導體元件結構、紅外線感測元件與其製作方法 |
| US9219185B2 (en) | 2013-12-19 | 2015-12-22 | Excelitas Technologies Singapore Pte. Ltd | CMOS integrated method for the fabrication of thermopile pixel with umbrella absorber on semiconductor substrate |
| US9373772B2 (en) * | 2014-01-15 | 2016-06-21 | Excelitas Technologies Singapore Pte. Ltd. | CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching |
| US9324760B2 (en) * | 2014-01-21 | 2016-04-26 | Excelitas Technologies Singapore Pte. Ltd | CMOS integrated method for fabrication of thermopile pixel on semiconductor substrate with buried insulation regions |
| CN105261622B (zh) * | 2014-06-03 | 2017-12-22 | 上海丽恒光微电子科技有限公司 | 一种成像探测器的制造方法 |
| US9945729B2 (en) | 2014-06-04 | 2018-04-17 | Flir Systems, Inc. | Systems and methods for enhanced bolometer response |
| TWI569427B (zh) * | 2014-10-22 | 2017-02-01 | 精材科技股份有限公司 | 半導體封裝件及其製法 |
| US9726547B2 (en) | 2014-11-25 | 2017-08-08 | Globalfoundries Inc. | Microbolometer devices in CMOS and BiCMOS technologies |
| WO2017103683A2 (en) * | 2015-12-16 | 2017-06-22 | Mikrosens Elektronik San. Ve Tic. A.S. Odtu Teknokent Odtu-Met Alani | Microbolometer structure |
| TWI615985B (zh) | 2015-12-25 | 2018-02-21 | 財團法人工業技術研究院 | 光感測元件及其製造方法 |
| CN106932105A (zh) * | 2015-12-31 | 2017-07-07 | 上海丽恒光微电子科技有限公司 | 一种红外探测器及其制备方法 |
| US10128302B2 (en) * | 2016-01-28 | 2018-11-13 | Ams Sensors Uk Limited | IR detector array device |
| US11211305B2 (en) | 2016-04-01 | 2021-12-28 | Texas Instruments Incorporated | Apparatus and method to support thermal management of semiconductor-based components |
| US10787303B2 (en) | 2016-05-29 | 2020-09-29 | Cellulose Material Solutions, LLC | Packaging insulation products and methods of making and using same |
| US11078007B2 (en) | 2016-06-27 | 2021-08-03 | Cellulose Material Solutions, LLC | Thermoplastic packaging insulation products and methods of making and using same |
| US10074639B2 (en) | 2016-12-30 | 2018-09-11 | Texas Instruments Incorporated | Isolator integrated circuits with package structure cavity and fabrication methods |
| US20180315808A1 (en) * | 2017-04-28 | 2018-11-01 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Organic light emitting (oled) display panels, and the manufacturing methods and display devices thereof |
| US11056382B2 (en) * | 2018-03-19 | 2021-07-06 | Globalfoundries U.S. Inc. | Cavity formation within and under semiconductor devices |
| US10727161B2 (en) * | 2018-08-06 | 2020-07-28 | Texas Instruments Incorporated | Thermal and stress isolation for precision circuit |
| CN110627014B (zh) * | 2019-09-19 | 2022-09-23 | 中国科学院上海微系统与信息技术研究所 | 一种在衬底上制作悬浮红外热堆的方法 |
| CN114112055B (zh) * | 2021-03-26 | 2023-07-07 | 北京北方高业科技有限公司 | 一种基于cmos工艺的红外探测器及其制备方法 |
| CN113720455A (zh) * | 2021-03-26 | 2021-11-30 | 北京北方高业科技有限公司 | 基于cmos工艺的红外探测器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041371B1 (en) | 1997-12-18 | 2005-03-23 | Mitsubishi Denki Kabushiki Kaisha | Infrared solid state image sensing device |
| JP3366590B2 (ja) * | 1998-02-04 | 2003-01-14 | 科学技術振興事業団 | 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法 |
| JP3589997B2 (ja) * | 2001-03-30 | 2004-11-17 | 株式会社東芝 | 赤外線センサおよびその製造方法 |
| JP4865957B2 (ja) * | 2001-05-17 | 2012-02-01 | 三菱電機株式会社 | 熱型赤外線固体撮像装置の製造方法 |
| JP3675770B2 (ja) * | 2002-03-22 | 2005-07-27 | 株式会社東芝 | 熱型赤外線撮像素子 |
| JP4028441B2 (ja) * | 2003-06-18 | 2007-12-26 | 株式会社東芝 | 赤外線固体撮像素子およびその製造方法 |
| US20050224714A1 (en) * | 2004-04-08 | 2005-10-13 | Tayfun Akin | Ultra low-cost uncooled infrared detector arrays in CMOS |
| WO2006132155A1 (ja) | 2005-06-06 | 2006-12-14 | Matsushita Electric Industrial Co., Ltd. | 電子デバイス及びその製造方法 |
| JP4372097B2 (ja) | 2005-12-27 | 2009-11-25 | 株式会社東芝 | 赤外線センサ、赤外線カメラ、赤外線センサの駆動方法および赤外線カメラの駆動方法 |
| JP4775128B2 (ja) * | 2006-06-15 | 2011-09-21 | 日産自動車株式会社 | 赤外線検出装置 |
| DE102006028435A1 (de) | 2006-06-21 | 2007-12-27 | Robert Bosch Gmbh | Sensor und Verfahren zu seiner Herstellung |
| KR100928200B1 (ko) * | 2007-10-31 | 2009-11-25 | 한국전자통신연구원 | 바이폴라 트랜지스터 기반의 비냉각형 적외선 센서 및 그의제조 방법 |
| KR100925214B1 (ko) * | 2007-11-29 | 2009-11-06 | 한국전자통신연구원 | 볼로미터 및 그 제조 방법 |
| JP2009174917A (ja) * | 2008-01-22 | 2009-08-06 | Oki Semiconductor Co Ltd | 赤外線検出素子、及び赤外線検出素子の製造方法 |
| JP2009229260A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Corp | 赤外線センサ素子 |
| JP4975669B2 (ja) | 2008-03-25 | 2012-07-11 | 株式会社東芝 | 赤外線検出器およびこの赤外線検出器を備えた固体撮像素子 |
| JP2010032410A (ja) | 2008-07-30 | 2010-02-12 | Toshiba Corp | イメージセンサおよびその製造方法 |
-
2011
- 2011-04-12 JP JP2013505054A patent/JP5751544B2/ja active Active
- 2011-04-12 US US13/085,205 patent/US8941064B2/en active Active
- 2011-04-12 EP EP15197214.8A patent/EP3024028B1/en active Active
- 2011-04-12 CN CN201180018553.4A patent/CN102884627B/zh active Active
- 2011-04-12 KR KR1020127027283A patent/KR101528968B1/ko active IP Right Grant
- 2011-04-12 CA CA2800847A patent/CA2800847C/en active Active
- 2011-04-12 EP EP11769450.5A patent/EP2559067B1/en active Active
- 2011-04-12 WO PCT/US2011/032136 patent/WO2011130284A2/en active Application Filing
-
2012
- 2012-10-10 IL IL222342A patent/IL222342A/en active IP Right Grant
-
2013
- 2013-03-26 HK HK13103818.9A patent/HK1176745A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP5751544B2 (ja) | 2015-07-22 |
| IL222342A (en) | 2016-10-31 |
| EP2559067A4 (en) | 2015-06-10 |
| KR101528968B1 (ko) | 2015-06-15 |
| US8941064B2 (en) | 2015-01-27 |
| IL222342A0 (en) | 2012-12-31 |
| CN102884627A (zh) | 2013-01-16 |
| WO2011130284A2 (en) | 2011-10-20 |
| CN102884627B (zh) | 2015-12-16 |
| US20110248374A1 (en) | 2011-10-13 |
| EP3024028B1 (en) | 2023-03-08 |
| EP2559067B1 (en) | 2019-11-06 |
| EP3024028A1 (en) | 2016-05-25 |
| JP2013529295A (ja) | 2013-07-18 |
| HK1176745A1 (zh) | 2013-08-02 |
| CA2800847C (en) | 2015-11-24 |
| WO2011130284A3 (en) | 2012-02-23 |
| CA2800847A1 (en) | 2011-10-20 |
| EP2559067A2 (en) | 2013-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101528968B1 (ko) | 비냉각형 적외선 검출기 및 이를 제작하기 위한 방법 | |
| CN107063470B (zh) | 具有高吸收效率和信噪比的悬置测辐射热膜的检测装置 | |
| US9577001B2 (en) | Integrated imaging device for infrared radiation and method of production | |
| JP4221424B2 (ja) | 固体撮像素子及びその製造方法並びに撮像装置 | |
| EP2500935A2 (en) | Stackable chip with through electrodes, manufacturing method thereof, and infrared sensor | |
| JP2004521329A (ja) | 改良された反射防止要素を実装した赤外線検出器 | |
| CN108982973B (zh) | 通过薄层转移封装的电磁辐射探测器 | |
| TWI443317B (zh) | Photodetector | |
| US7754517B2 (en) | Method for manufacturing infrared detecting device | |
| KR20180123638A (ko) | 볼로메트릭 검출기의 제조 방법 | |
| CN104412386A (zh) | 红外线传感器装置和用于制造红外线传感器装置的方法 | |
| KR100769587B1 (ko) | 비접촉식 적외선 온도 센서 | |
| CN109399552B (zh) | 一种微机电系统红外探测器的制作方法 | |
| CN108885136B (zh) | 微测辐射热计结构 | |
| US9035413B2 (en) | Semiconductor device with embedded converter element and production method for a semiconductor device with an embedded converter element | |
| KR100759013B1 (ko) | 비접촉식 적외선 온도 센서 및 이의 제조 방법 | |
| CN212539430U (zh) | 异质整合的热红外线感测元件及热红外线感测器 | |
| JP2012173156A (ja) | 赤外線センサモジュール | |
| RU2793118C2 (ru) | Способ изготовления устройства, имеющего усовершенствованную инкапсулирующую структуру, для детектирования электромагнитного излучения | |
| US20230087516A1 (en) | Integrated thermal sensor and manufacturing process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180528 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190530 Year of fee payment: 5 |