KR20130006207A - 액정표시장치 및 이의 제조방법 - Google Patents

액정표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20130006207A
KR20130006207A KR1020110068103A KR20110068103A KR20130006207A KR 20130006207 A KR20130006207 A KR 20130006207A KR 1020110068103 A KR1020110068103 A KR 1020110068103A KR 20110068103 A KR20110068103 A KR 20110068103A KR 20130006207 A KR20130006207 A KR 20130006207A
Authority
KR
South Korea
Prior art keywords
electrode
line
connection pad
voltage supply
common voltage
Prior art date
Application number
KR1020110068103A
Other languages
English (en)
Inventor
정일기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110068103A priority Critical patent/KR20130006207A/ko
Publication of KR20130006207A publication Critical patent/KR20130006207A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0102—Constructional details, not otherwise provided for in this subclass
    • G02F1/0107—Gaskets, spacers or sealing of cells; Filling and closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 비표시 영역을 줄여 품질을 향상시킬 수 있는 액정표시장치가 개시된다.
개시된 본 발명의 액정표시장치는 기판와, 기판상에 화소영역을 정의하기 위해 교차배열된 게이트 라인 및 데이터 라인과, 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터과, 화소영역에 서로 어긋나게 형성된 화소전극 및 공통전극과, 게이트 라인과 수평하게 형성되는 공통 라인과, 데이터 라인 중 최외곽에 형성된 데이터 라인의 외측에 형성된 공통전압 공급라인과, 공통전압 공급라인과 접속되어 컬러필터 기판과의 합착을 위한 도전성 실런트(sealant)가 형성되는 합착영역에 제1 및 제2 접속패드를 포함한다.

Description

액정표시장치 및 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 비표시 영역을 최소화할 수 있는 액정표시장치 및 이의 제조방법에 관한 것이다.
일반적으로 널리 사용되고 있는 표시장치들 중의 하나인 CRT(cathode ray tube)는 TV를 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, CRT 자체의 무게와 크기로 인해 전자 제품의 소형화, 경량화의 대응에 적극적으로 대응할 수 없었다.
이러한 문제에 대한 해결책으로서, 액정표시장치는 경량화, 박형화, 저소비 전력 구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 사용자의 요구에 부응하여 대면적화, 박형화, 저소비전력화의 방향으로 진행되고 있다.
액정표시장치는 액정을 투과하는 광의 양을 조절하여 화상을 표시하는 디스플레이 장치로서 박형화 및 저소비전력등의 장점으로 많이 사용되고 있다.
이중 상기 횡전계 방식 액정표시장치는 화소전극과 공통전극을 동일한 기판 상에 배치하여 전극들 간에 수평 전계가 발생하도록 한다. 이로 인하여 액정 분자들의 장축이 기판에 대해서 수평 방향으로 배열되어 종래 TN(Twisted Nematic) 방식 액정표시장치에 비해 광시야각 특성을 갖는다.
일반적인 액정표시장치는 어레이 기판과 컬러필터 기판이 액정층을 사이에 두고 합착된 구조를 가진다.
어레이 기판은 게이트 라인과 데이터 라인 교차되어 화소 영역이 정의되고, 그 교차 영역에는 스위칭 소자인 박막 트랜지스터가 배치된다.
상기 화소 영역에는 상기 게이트 라인과 대향하도록 공통 라인이 상기 데이터 라인과 교차되어 있다. 상기 화소 영역 양측 가장자리에는 상기 공통 라인으로부터 분기되며 상기 데이터 라인과 평행한 공통 전극이 형성된다.
또한, 어레이 기판은 최외곽의 데이터 라인의 외측에 공통전압이 공급되는 공통전압 공급라인이 형성된다. 상기 공통전압 공급라인은 공통 라인과 콘택홀에 의해 연결된다.
상기 공통전압 공급라인의 외측에는 상기 컬러필터 기판과 합착을 위한 실런트 영역을 가진다.
일반적인 액정표시장치는 상기 공통전압 공급라인의 라인저항에 따라 액정표장치의 전면으로 일정한 공통전압을 공급하기가 어려운 문제를 해소하기 위해 상기 공통전압 공급라인을 복수개로 형성하거나, 별도의 피드백 라인을 형성하여 공통전압 공급라인의 라인저항에 따른 영역별 공통전압의 차이를 개선하는 구조를 제시하고 있다. 그러나, 이상에서와 같이, 상기 공통전압 공급라인을 복수개로 형성하거나, 별도의 피드백 라인을 형성하는 일반적인 액정표시장치는 복수의 공통전압 공급라인 또는 별도의 피드백 라인이 형성될 수 있는 충분한 면적이 필요하여 비표시 영역의 면적이 증가하는 문제가 있었다.
본 발명은 비표시 영역을 줄여 품질을 향상시킬 수 있는 액정표시장치 및 이의 제조방법을 제공함에 그 목적이 있다.
본 발명의 일 실시예에 액정표시장치는,
기판; 상기 기판상에 화소영역을 정의하기 위해 교차배열된 게이트 라인 및 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터; 상기 화소영역에 서로 어긋나게 형성된 화소전극 및 공통전극; 상기 게이트 라인과 수평하게 형성되는 공통 라인; 상기 데이터 라인 중 최외곽에 형성된 상기 데이터 라인의 외측에 형성된 공통전압 공급라인; 상기 공통전압 공급라인과 접속되어 컬러필터 기판과의 합착을 위한 도전성 실런트(sealant)가 형성되는 합착영역에 제1 및 제2 접속패드를 포함한다.
본 발명의 다른 실시예에 따른 액정표시장치의 제조방법은,
도전성 실패턴이 형성되는 합착영역을 포함하는 비표시영역과 표시 영역으로 구분되는 하부기판을 제공하는 단계; 상기 하부기판상에 금속막을 형성한 다음, 제1 마스크 공정에 따라 표시 영역에 게이트 전극, 게이트 라인, 공통 라인을 형성하고, 비표시 영역에 게이트 패드 하부전극을 형성하는 단계; 상기 게이트 전극 등이 형성된 하부기판상에 게이트 절연막, 반도체층 및 소스ㆍ드레인 금속막을 순차적으로 형성한 다음, 제2 마스크 공정에 따라 소스/드레인 전극, 채널층, 데이터 라인, 공통전압 공급라인, 상기 공통전압 공급라인에 형성된 제1 접속패드 하부전극 및 상기 공통전압 공급라인으로부터 분기된 제2 접속패드 하부전극을 형성하는 단계; 상기 소스/드레인 전극 등이 형성된 하부기판상에 평탄층을 형성한 다음, 제3 마스크 공정에 따라 포토레지스트를 형성한 다음 노광 및 현상 공정을 진행하여 상기 드레인 전극, 상기 게이트 패드 하부전극, 상기 제1 및 제2 접속패드 하부전극을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 상기 평탄층상에 금속층을 형성한 다음, 제4 마스크 공정에 따라 화소전극, 공통전극, 게이트 패드 상부전극, 제1 및 제2 접속패드 상부전극을 형성하는 단계; 및 상기 하부기판상에 상부기판이 마련되고, 상기 하부기판 및 상기 상부기판은 상기 도전성 실런트에 의해 합착되는 단계를 포함한다.
본 발명의 일 실시예에 따른 액정표시장치는 공통전압 공급패드를 통해 공급되는 공통전압이 상기 제1 접속패드 및 제2 접속패드를 통해 도전성 실런트와 공통전압 공급라인이 메쉬(mesh) 형태로 서로 연결되어 어레이 기판 전면에 걸쳐 모든 화소에 공급되는 공통전압을 일정하게 유지할 수 있다.
따라서, 본 발명은 공통전압 공급라인의 폭을 최소화할 수 있으며, 이에 따라 표시영역의 가장자리에 위치한 비표시 영역을 최소화할 수 있는 장점을 가진다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 A영역의 어레이 기판을 도시한 도면이다.
도 3은 도 2의 Ⅰ-Ⅰ'라인, Ⅱ-Ⅱ'라인, Ⅲ-Ⅲ'라인 및 Ⅳ-Ⅳ'라인을 따라 절단한 어레이 기판의 단면도이다.
도 4는 도 2의 Ⅴ-Ⅴ'라인을 따라 절단한 액정표시장치를 도시한 단면도이다.
도 5a 및 도 8c는 본 발명의 일 실시예에 따른 액정표시장치의 제조공정을 도시한 도면이다.
첨부한 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하도록 한다.
본 발명의 일 실시예는 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 하기 위함이다. 따라서, 이하에서 설명하는 실시예에 한정되지 않고, 본 발명의 기술 사상을 기초로 다른 실시예들은 얼마든지 추가될 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도이고, 도 2는 도 1의 A영역의 어레이 기판을 도시한 도면이고, 도 3은 도 2의 Ⅰ-Ⅰ'라인, Ⅱ-Ⅱ'라인, Ⅲ-Ⅲ'라인 및 Ⅳ-Ⅳ'라인을 따라 절단한 단면도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 어레이 기판(100)과, 컬러필터 기판(200)이 액정층(미도시)을 사이에 두고 합착된 구조를 가진다.
상기 어레이 기판(100)은 각종 구동신호가 공급되는 패드영역이 가장자리에 형성되어 상기 컬러필터 기판(200)보다 큰 면적을 가진다.
상기 어레이 기판(100) 및 컬러필터 기판(200)은 도전성 실런트(sealant)에 의해 합착된다. 따라서, 상기 어레이 기판(100) 및 컬러필터 기판(200)은 실런트에 의한 합착영역(S)을 가진다.
상기 어레이 기판(100)에는 제1 기판(100a) 상에서 서로 교차하도록 배치된 게이트 라인(GL) 및 데이터 라인(DL)을 포함한다.
상기 게이트 라인(GL) 및 데이터 라인(DL)은 서로 교차하여 화소영역을 정의한다.
상기 게이트 라인(GL)과 데이트 라인(DL) 사이에는 게이트 절연막(102)이 개재되어 서로 절연된다.
상기 게이트 라인(GL) 및 데이터 라인(DL)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치된다.
상기 게이트 라인(GL)의 최상단에는 게이트 더미 라인(DGL)이 형성될 수 있다.
상기 어레이 기판에는 상기 게이트 라인(GL)으로부터 인접한 영역에 공통 라인(VL)이 형성된다.
상기 공통 라인(VL)은 상기 게이트 라인(GL)으로부터 수평하게 형성될 수 있다.
상기 공통 라인(VL)은 상기 데이터 라인(DL)과 교차된다.
상기 공통 라인(VL)은 상기 게이트 라인(GL) 형성시에 동시에 형성될 수 있다. 따라서, 데이터 라인(DL)과 교차되더라도 게이트 절연막(102)에 의해 절연될 수 있다.
상기 공통 라인(VL)은 화소 영역에서 상기 데이터 라인(DL)과 수평한 방향으로 형성된 공통 라인 바(VLB)를 더 포함한다.
상기 공통 라인 바(VLB)는 상기 공통 라인(VL) 형성시에 동시에 형성될 수 있다.
상기 공통 라인 바(VLB)는 상기 공통 라인(VL)으로부터 데이터 라인(DL)과 인접한 영역에 형성될 수 있다.
상기 박막 트랜지스터(TFT)는 게이트 라인(GL)보다 폭이 넓은 게이트 전극(101)과, 상기 게이트 라인(GL) 상에 상기 게이트 절연막(102)을 사이에 두고 형성된 반도체 패턴(103)과, 상기 반도체 패턴(103) 상에 채널 영역을 사이에 두고 상기 반도체 패턴(103) 상에서 이격되어 배치된 소스 및 드레인 전극(105, 107)을 포함한다.
상기 게이트 전극(101)은 상기 게이트 라인(GL)과 일체로 형성된다.
상기 반도체 패턴(103)은 비정질 실리콘으로 형성된 활성 패턴(103a)과, 상기 활성 패턴(103a) 상에 배치되며 불순물이 주입된 비정질 실리콘으로 형성된 오믹콘택 패턴(103b)을 포함한다.
상기 데이터 라인(DL)은 반도체 패턴(103)의 형성시에 동시에 형성될 수 있다. 따라서, 상기 데이터 라인(DL)은 하부에 형성된 더미 반도체 패턴(103c)과, 상기 더미 반도체 패턴(103c) 상에 금속패턴(104)을 포함한다.
상기 어레이 기판(100)은 양측 가장자리에 공통전압 공급 라인(VPL)을 더 포함한다.
상기 공통전압 공급 라인(VPL)은 상기 데이터 라인(DL)과 수평하게 형성될 수 있다.
상기 공통전압 공급 라인(VPL)은 상기 도전성 실런트에 의한 어레이 기판(100) 및 컬러필터 기판(200)의 합착영역(S) 내측에 형성될 수 있다. 상기 공통전압 공급 라인(VPL)은 상기 데이터 라인(DL) 형성시에 동시에 형성될 수 있다. 따라서, 상기 공통전압 공급 라인(VPL)은 하부에 형성된 더미 반도체 패턴(103c)과, 상기 더미 반도체 패턴(103c) 상에 금속패턴(104)을 포함한다.
상기 공통전압 공급 라인(VPL)은 공통 라인(VL)과 제1 콘택홀(119)에 의해 서로 전기적으로 접속될 수 있다.
상기 박막 트랜지스터(TFT), 데이터 라인(DL), 및 상기 공통전압 공급 라인(VPL)을 포함하여 제1 기판(100) 상에 평탄층(160)이 형성될 수 있다.
상기 평탄층(160)은 유기절연물질로 형성될 수 있다. 예를 들면, 상기 유기절연물질은 포토 아크릴계 수지 및 벤조사이클로 부텐(BCB) 수지 등일 수 있다.
상기 평탄층(160) 상에는 전극부가 형성될 수 있다. 상기 전극부는 서로 어긋나게 배치된 복수의 화소전극(131) 및 복수의 공통전극(121)을 포함한다.
상기 복수의 화소전극(131)은 상기 박막 트랜지스터(TFT)의 드레인 전극(107)과 전기적으로 접속된다. 상기 복수의 화소전극(131)은 복수의 바 형태를 가지며, 상기 화소전극(131) 및 상기 드레인 전극(107)은 제2 콘택홀(139)을 통해 전기적으로 접속된다.
상기 복수의 공통전극(121)은 공통 라인(VL)과 전기적으로 접속된다.
상기 복수의 공통전극(121)은 복수의 바 형태를 가지며, 상기 공통 라인 바(VLB)와 중첩된 양측의 상기 공통전극(121)은 상기 공통 라인 바(VLB)와 제3 콘택홀(129)에 의해 서로 전기적으로 연결된다.
상기 복수의 공통전극(121)은 공통 연결전극(123)에 의해 서로 전기적으로 연결된다. 상기 복수의 공통전극(121)은 상기 공통 연결전극(123)으로부터 분기된 구조로 일체로 형성될 수 있다.
상기 게이트 라인(GL)의 일측에는 게이트 패드(140)가 형성된다.
상기 게이트 패드(140)는 게이트 패드 하부전극(143) 상에 게이트 상부전극(141)이 제4 콘택홀(149)을 통해 형성된다.
상기 게이트 패드 하부전극(143)은 게이트 라인(GL) 형성시에 형성될 수 있다.
상기 게이트 상부전극(141)은 상기 화소전극(131) 및 상기 공통전극(121) 형성시에 형성될 수 있다.
상기 데이터 라인(DL)의 일측에는 데이터 패드(150)가 형성된다.
상기 데이터 패드(150)는 제5 콘택홀(159)에 의해 데이터 라인(DL)과 데이터 패드 상부전극(151)이 전기적으로 접속된다.
상기 데이터 패드 상부전극(151)은 상기 화소전극(131) 및 상기 공통전극(121) 형성시에 형성될 수 있다.
상기 공통전압 공급라인(VPL)의 일측에는 공통전압 공급패드(190)가 형성된다.
상기 공통전압 공급패드(190)는 제6 콘택홀(198)에 의해 공통전압 공급라인(VPL)과 공통전압 패드 상부전극(194)이 전기적으로 접속된다.
상기 공통전압 패드 상부전극(194)은 상기 화소전극(131) 및 상기 공통전극(121) 형성시에 형성될 수 있다.
상기 공통전압 공급패드(190)로부터 인접한 제1 방향의 합착영역(S)에는 제1 접속패드(191a)가 형성된다.
상기 제1 접속패드(191a)는 상기 제1 방향의 합착영역(S)과 중첩되는 상기 공통전압 공급라인(VPL) 상에 형성된다.
상기 제1 방향의 합착영역(S)은 상기 데이터 패드(150)가 형성되는 어레이 기판(100)의 상단을 따라 형성된 실런트 영역으로 정의할 수 있다.
상기 제1 접속패드(191a)는 공통전압 공급 라인(VPL) 상에 제7 콘택홀(199a)에 의해 접속된 제1 접속패드 상부전극(192a)을 포함한다. 상기 제7 콘택홀(199a)을 통해 노출된 상기 공통전압 공급라인(VPL)은 제1 접속패드 하부전극으로 정의할 수 있다.
상기 제1 접속패드 상부전극(192a)은 상기 화소전극(131) 및 상기 공통전극(121) 형성시에 형성될 수 있다.
본 발명의 일 실시예에서는 하나의 화소를 기준으로 설명하고 있는바, 하나의 상기 제1 접속패드(191a)를 한정하여 설명하고 있지만, 이에 한정하지 않고, 데이터 패드(150)들 사이의 더미 패드라인을 통해 데이터 패드(150)들이 형성된 방향을 따라 복수개로 형성될 수 있다.
상기 제1 접속패드(191a)는 도전성 실런트에 접속되어 상기 공통전압 공급패드(190)를 통해 입력되는 공통전압을 상기 도전성 실런트에 공급하는 기능을 가진다.
상기 제1 방향과 수직한 제2 방향의 합착영역(S)에는 상기 공통전압 공급라인(VPL)으로부터 분기된 제2 접속패드(191b)가 형성된다.
제2 접속패드(191b)는 공통전압 공급라인(VPL)으로부터 분기된 링크라인(193)과, 상기 링크라인(193)으로부터 분기된 제2 접속패드 하부전극(195)을 포함한다.
상기 제2 접속패드 하부전극(195)은 제8 콘택홀(199b)을 통해 노출되고, 상기 제2 접속패드 하부전극(195)은 상기 제8 콘택홀(199b)을 통해 제2 접속패드 상부전극(192b)과 접속된다.
상기 제2 접속패드 상부전극(192b)은 상기 화소전극(131) 및 상기 공통전극(121) 형성시에 형성될 수 있다.
상기 링크라인(193) 및 상기 제2 접속패드 하부전극(195)은 상기 공통전압 공급라인(VPL)으로부터 분기되어 더미 반도체 패턴(103c)과 금속패턴(104)이 순차적으로 증착된 구조를 가진다.
본 발명의 일 실시예에서는 하나의 화소를 기준으로 설명하고 있는바, 하나의 상기 제2 접속패드(191b)를 한정하여 설명하고 있지만, 이에 한정하지 않고, 게이트 패드(140)들 사이에서 상기 공통전압 공급라인(VPL)으로부터 분기되어 상기 게이트 패드(140)들이 형성된 방향을 따라 복수개로 형성될 수 있다.
도면에서는 상세하게 도시되지 않았지만, 상기 공통전극(121)은 상하방향의 인접한 화소사이에 공통전극(121)으로부터 분기된 더미 연결패턴(미도시)에 의해 서로 연결될 수 있다. 즉, 모든 화소의 공통전극(121)은 메쉬구조로 이루어질 수 있다.
도 4는 도 2의 Ⅴ-Ⅴ'라인을 따라 절단한 액정표시장치를 도시한 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 어레이 기판(100)과 컬러필터 기판(200)이 도전성 실런트(170)에 의해 합착된다.
상기 도전성 실런트(170)는 도전성 물질을 포함한다.
상기 어레이 기판(100)은 투명한 제1 기판(100a) 상에 공통라인과 상기 공통라인으로부터 분기된 공통 라인 바(VBL)가 형성되고, 상기 공통라인 및 상기 공통 라인 바(VBL)을 포함한 제1 기판(100a) 상에 게이트 절연막(102)이 형성된다.
상기 게이트 절연막(102) 상에 공통전압 공급라인(VPL), 링크라인(193) 및 제2 접속패드 하부전극(195)이 형성되고, 상기 공통전압 공급라인(VPL)으로부터 일정간격 이격되어 데이터 라인(DL)이 형성된다.
상기 데이터 라인(DL), 공통전압 공급라인(VPL), 링크라인(193) 및 제2 접속패드 하부전극(195)은 더미 반도체 패턴(103c) 및 금속패턴(104)이 순차적으로 증착된 구조를 가진다.
상기 데이터 라인(DL), 공통전압 공급라인(VPL), 링크라인(193) 및 제2 접속패드 하부전극(195) 상에 평탄층(160)이 형성되고, 상기 평탄층(160) 상에 제2 접속패드 상부전극(192a)과 공통전극(121)이 형성된다.
상기 제2 접속패드 하부전극(195)은 제2 접속패드 상부전극(192b)과 접속되어 도전성 실런트(170)와 전기적으로 연결된다.
상기 컬러필터 기판(200)은 투명한 제2 기판(200a) 상에 블랙 매트릭스 패턴(210)과 컬러필터 패턴(220)이 형성된다.
상기 블랙 매트릭스(210) 및 컬러필터 패턴(220)을 포함한 제2 기판(200a) 상에 오버코트층(230)이 형성된다.
상기 오버코트층(230) 상에는 상부 연결전극(240)이 형성된다.
상기 상부 연결전극(240)은 상기 도전성 실런트(170)와 중첩된 구간을 가진다.
상기 상부 연결전극(240)은 상기 도전성 실런트(170)가 형성된 영역을 따라 끊어짐없이 형성된다.
상기 상부 연결전극(240)은 공통전압 공급라인(VPL)으로부터 상기 도전성 실런트(170)를 통해 공급되는 공통전압을 액정표시장치의 가장자리를 따라 균일하게 공급하는 연결기능을 가진다.
상기 상부 연결전극(240)은 상기 도전성 실런트(170)보다 넓은 면적으로 이루어질 수 있다.
도 1 내지 도 4를 참조하여 설명한 본 발명의 액정표시장치는 상기 공통전압 공급패드(190)를 통해 공급되는 공통전압이 상기 제1 접속패드(191a) 및 제2 접속패드(191b)를 통해 도전성 실런트(170)와 상기 공통전압 공급라인(VPL)이 메쉬(mesh) 형태로 서로 연결되어 어레이 기판(100) 전면에 걸쳐 모든 화소에 공급되는 공통전압을 일정하게 유지할 수 있다.
따라서, 본 발명은 공통전압 공급라인(VPL)의 폭을 최소화할 수 있으며, 이에 따라 표시영역(AA)의 가장자리에 위치한 비표시 영역(BA)을 최소화할 수 있는 장점을 가진다.
도 5a 및 도 8c는 본 발명의 일 실시예에 따른 액정표시장치의 제조공정을 도시한 도면이다.
도 5a 및 도 5b에 도시된 바와 같이, 투명한 하부기판(100a) 상에 금속막을 스퍼터링 방식으로 증착한 후, 제1 마스크 공정을 통해 식각 공정을 진행한다.
제1 마스크 공정에서는 정착된 금속막 상에 감광성 물질인 포토레지스트를 형성한 후, 투과 영역 및 비투과 영역을 가지는 마스크를 이용하여 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성한다.
그런 다음, 상기 포토레지스트 패턴을 마스크로 이용하여 금속막을 식각하여, 게이트 전극(101), 공통 라인(VL), 게이트 하부전극(143)을 형성한다.
상기 금속막은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, 도면에서는 단일 금속막으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속막들을 적층하여 형성할 수 있다.
도 6a 및 도 6b에 도시된 바와 같이, 게이트 전극(101), 공통 라인(VL), 게이트 하부전극(143)을 포함한 하부기판(100a) 상에 게이트 절연막(102)이 형성되고, 상기 게이트 절연막(102) 상에 비정질 실리콘막 및 도핑된 비정질 실리콘막(n+ 또는 p+)으로 구성된 반도체층 및 소스/드레인 금속막을 연속하여 형성한다.
상기 소스/드레인 금속막은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 또한, 도면에서는 단일 금속막으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속막들을 적층하여 형성할 수 있다.
상기와 같이, 소스/드레인 금속막이 하부기판(100a) 상에 형성되면, 하프톤 마스크 또는 회절 마스크를 이용한 제2 마스크 공정을 진행하여 소스/드레인 전극(105, 107), 공통전압 공급라인(VPL), 데이터 라인(DL), 링크 라인(193), 제2 접속패드 하부전극(195) 및 반도체 패턴(103)을 형성한다. 도면에는 도시되지 않았지만, 이때 데이터 패드도 함께 형성한다.
상기 반도체 패턴(103)은 활성 패턴(103a) 및 오믹콘택 패턴(103b)을 포함한다.
상기 공통전압 공급라인(VPL), 데이터 라인(DL), 링크 라인(193), 제2 접속패드 하부전극(195)은 반도체 패턴(103)의 형성시에 동시에 형성될 수 있다. 따라서, 상기 공통전압 공급라인(VPL), 데이터 라인(DL), 링크 라인(193), 제2 접속패드 하부전극(195)은 더미 반도체 패턴(103c) 및 금속패턴(104)을 포함한다.
여기서, 상기 공통 라인(VL)은 제2 마스크 공정이 진행되기 전에 별도의 마스크를 이용하여 제1 콘택홀(119)이 형성될 수 있다. 즉, 상기 공통 라인(VL)은 제1 콘택홀(119)을 통해 상기 공통전압 공급라인(VPL)과 접속된다.
도 7a 및 도 7b에 도시된 바와 같이, 상기 소스/드레인 전극(105, 107), 공통전압 공급라인(VPL), 데이터 라인(DL), 링크 라인(193), 제2 접속패드 하부전극(195) 및 반도체 패턴(103)이 형성되면, 하부기판(100a)상에는 평탄층(160)이 전면에 걸쳐 형성된다.
그런 다음, 투과영역(P2) 및 비투과영역(P1)을 가지는 마스크(300)를 이용하여 제3 마스크 공정을 진행한다.
노광, 현상 및 식각공정을 통해 투과영역(P2)과 대응되는 평탄층(160)에는 콘택홀이 형성된다.
즉, 상기 콘택홀은 드레인 전극이 노출되는 제2 콘택홀(139), 공통 전극 바(VLB)가 노출되는 제3 콘택홀(129), 게이트 패드 하부전극(143)이 노출되는 제4 콘택홀(149), 데이터 패드의 데이터 라인(DL)이 노출되는 제5 콘택홀(159), 공통전압 공급패드(190)의 공통전압 공급라인이 노출되는 제6 콘택홀(198), 제1 접속패드의 공통전압 공급 라인(VPL)이 노출되는 제7 콘택홀(199a) 및 제2 접속패드의 제2 접속패드 하부전극(195)이 노출되는 제8 콘택홀(199b)을 포함한다.
도 8a 내지 도 8c에 도시된 바와 같이, 콘택홀이 형성된 평탄층(160) 상에 투명한 금속막(111)을 형성하고, 상기 금속막(111) 상에 포토레지스트를 형성한다.
이후, 제4 마스크 공정에 의해 노광, 현상 및 식각 공정을 진행하여 포토레지스트 패턴(400)이 형성된다.
그런 다음, 상기 포토레지스트 패턴(400)을 마스크로 이용하여 금속막(111)을 식각하여, 화소전극(132), 공통전극(121), 게이트 패드 상부전극(141), 데이터 패드 상부전극(151), 공통전압 패드 상부전극(194), 제1 접속패드 상부전극(192a) 및 제2 접속패드 상부전극(192b)을 형성한다.
이상에서 설명한 본 발명은 상기 공통전압 공급패드(190)를 통해 공급되는 공통전압이 상기 제1 접속패드(191a) 및 제2 접속패드(191b)를 통해 도전성 실런트(도4의 170)와 상기 공통전압 공급라인(VPL)이 메쉬(mesh) 형태로 서로 연결되어 어레이 기판 전면에 걸쳐 모든 화소에 공급되는 공통전압을 일정하게 유지할 수 있다.
따라서, 본 발명은 공통전압 공급라인(VPL)의 폭을 최소화할 수 있으며, 이에 따라 표시영역의 가장자리에 위치한 비표시 영역을 최소화할 수 있는 장점을 가진다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
VPL: 공통전압 공급라인 S: 합착영역
191a: 제1 접속패드 191b: 제2 접속패드
240: 상부 연결전극

Claims (24)

  1. 기판;
    상기 기판상에 화소영역을 정의하기 위해 교차배열된 게이트 라인 및 데이터 라인;
    상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 박막 트랜지스터;
    상기 화소영역에 서로 어긋나게 형성된 화소전극 및 공통전극;
    상기 게이트 라인과 수평하게 형성되는 공통 라인;
    상기 데이터 라인 중 최외곽에 형성된 상기 데이터 라인의 외측에 형성된 공통전압 공급라인; 및
    상기 공통전압 공급라인과 접속되어 컬러필터 기판과의 합착을 위한 도전성 실런트(sealant)가 형성되는 합착영역에 제1 및 제2 접속패드를 포함하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 데이터 라인의 끝단에는 데이터 패드가 형성되고, 상기 제1 접속패드는 상기 데이터 패드가 형성된 영역과 대응되는 제1 방향으로 적어도 하나 이상 형성된 액정표시장치.
  3. 제2 항에 있어서,
    상기 제1 접속패드는 콘택홀에 의해 상기 공통전압 공급라인이 노출되고, 노출된 상기 공통전압 공급라인 상에 형성된 제1 접속패드 상부전극을 포함하는 액정표시장치.
  4. 제3 항에 있어서,
    상기 제2 접속패드 상부전극은 상기 화소전극 및 공통전극 형성시에 동시에 형성된 액정표시장치.
  5. 제1 항에 있어서,
    상기 게이트 라인의 끝단에는 게이트 패드가 형성되고, 상기 제2 접속패드는 상기 게이트 패드가 형성된 영역과 대응되는 제2 방향으로 적어도 하나 이상 형성된 액정표시장치.
  6. 제5 항에 있어서,
    상기 제2 접속패드는 상기 공통전압 공급라인으로부터 분기된 링크라인;
    상기 링크라인으로부터 분기된 제2 접속패드 하부전극; 및
    콘택홀에 의해 노출된 상기 제2 접속패드 하부전극 상에 형성된 제2 접속패드 상부전극을 포함하는 액정표시장치.
  7. 제6 항에 있어서,
    상기 제2 접속패드 상부전극은 상기 화소전극 및 공통전극 형성시에 동시에 형성되는 액정표시장치.
  8. 제1 항에 있어서,
    상기 제2 접속패드는 서로 인접하는 상기 게이트 라인 사이에 형성된 액정표시장치.
  9. 제1 항에 있어서,
    상기 공통전압 공급라인과 상기 도전성 실런트는 상기 제1 및 제2 접속패드에 의해 메쉬(mesh)구조로 이루어지는 액정표시장치.
  10. 제1 항에 있어서,
    상기 공통전압 공급라인은 상기 데이터 라인 형성시에 동시에 형성된 액정표시장치.
  11. 제1 항에 있어서,
    상기 컬러필터 기판에는 블랙 매트릭스와 컬러필터가 형성되고, 상기 블랙 매트릭스 및 상기 컬러필터 상에 오버코트층이 형성되고, 상기 오버코트층 상에 상기 도전성 실런트와 중첩된 구간을 가지며 상기 도전성 실런트가 형성된 영역 주변으로 끊어짐 없이 형성된 상부 연결전극을 포함하는 액정표시장치.
  12. 제11 항에 있어서,
    상기 상부 연결전극은 상기 도전성 실런트보다 큰 면적을 가지는 액정표시장치.
  13. 도전성 실패턴이 형성되는 합착영역을 포함하는 비표시영역과 표시 영역으로 구분되는 하부기판을 제공하는 단계;
    상기 하부기판상에 금속막을 형성한 다음, 제1 마스크 공정에 따라 표시 영역에 게이트 전극, 게이트 라인, 공통 라인을 형성하고, 비표시 영역에 게이트 패드 하부전극을 형성하는 단계;
    상기 게이트 전극 등이 형성된 하부기판상에 게이트 절연막, 반도체층 및 소스ㆍ드레인 금속막을 순차적으로 형성한 다음, 제2 마스크 공정에 따라 소스/드레인 전극, 채널층, 데이터 라인, 공통전압 공급라인, 상기 공통전압 공급라인에 형성된 제1 접속패드 하부전극 및 상기 공통전압 공급라인으로부터 분기된 제2 접속패드 하부전극을 형성하는 단계;
    상기 소스/드레인 전극 등이 형성된 하부기판상에 평탄층을 형성한 다음, 제3 마스크 공정에 따라 포토레지스트를 형성한 다음 노광 및 현상 공정을 진행하여 상기 드레인 전극, 상기 게이트 패드 하부전극, 상기 제1 및 제2 접속패드 하부전극을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 상기 평탄층상에 금속층을 형성한 다음, 제4 마스크 공정에 따라 화소전극, 공통전극, 게이트 패드 상부전극, 제1 및 제2 접속패드 상부전극을 형성하는 단계; 및
    상기 하부기판상에 상부기판이 마련되고, 상기 하부기판 및 상기 상부기판은 상기 도전성 실런트에 의해 합착되는 단계를 포함하는 액정표시장치의 제조방법.
  14. 제13 항에 있어서,
    상기 데이터 라인의 끝단에 데이터 패드가 형성되고, 상기 제1 접속패드 상부전극 및 상기 제1 접속패드 하부전극은 상기 데이터 패드가 형성된 영역과 대응되는 제1 방향으로 적어도 하나 이상 형성된 액정표시장치의 제조방법.
  15. 제13 항에 있어서,
    상기 제1 접속패드 하부전극은 상기 콘택홀에 의해 상기 공통전압 공급라인이 노출되고, 노출된 상기 공통전압 공급라인인 액정표시장치의 제조방법.
  16. 제15 항에 있어서,
    상기 제2 접속패드 상부전극은 상기 화소전극 및 공통전극 형성시에 동시에 형성된 액정표시장치의 제조방법.
  17. 제13 항에 있어서,
    상기 제2 접속패드 하부전극 및 상기 제2 접속패드 상부전극은 상기 게이트 패드가 형성된 영역과 대응되는 제2 방향으로 적어도 하나 이상 형성된 액정표시장치의 제조방법.
  18. 제17 항에 있어서,
    상기 제2 접속패드 하부전극은 상기 공통전압 공급라인으로부터 분기된 링크라인으로부터 분기된 액정표시장치의 제조방법.
  19. 제18 항에 있어서,
    상기 제2 접속패드 상부전극은 상기 화소전극 및 공통전극 형성시에 동시에 형성되는 액정표시장치의 제조방법.
  20. 제13 항에 있어서,
    상기 제2 접속패드 하부전극 및 상기 제2 접속패드 상부전극은 서로 인접하는 상기 게이트 라인 사이에 형성된 액정표시장치의 제조방법.
  21. 제13 항에 있어서,
    상기 공통전압 공급라인과 상기 도전성 실런트는 상기 제1 및 제2 접속패드 하부전극 및 제1 및 제2 접속패드 상부전극에 의해 메쉬(mesh)구조로 이루어지는 액정표시장치의 제조방법.
  22. 제13 항에 있어서,
    상기 공통전압 공급라인은 상기 데이터 라인 형성시에 동시에 형성된 액정표시장치의 제조방법.
  23. 제13 항에 있어서,
    상기 상부기판에는 블랙 매트릭스와 컬러필터가 순차적으로 형성되는 단계;
    상기 블랙 매트릭스 및 상기 컬러필터 상에 오버코트층이 형성되는 단계; 및
    상기 오버코트층 상에 상기 도전성 실런트와 중첩된 구간을 가지며 상기 도전성 실런트가 형성된 영역 주변으로 끊어짐 없이 상부 연결전극이 형성되는 단계를 포함하는 액정표시장치의 제조방법.
  24. 제23 항에 있어서,
    상기 상부 연결전극은 상기 도전성 실런트보다 큰 면적을 가지는 액정표시장치의 제조방법.
KR1020110068103A 2011-07-08 2011-07-08 액정표시장치 및 이의 제조방법 KR20130006207A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110068103A KR20130006207A (ko) 2011-07-08 2011-07-08 액정표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110068103A KR20130006207A (ko) 2011-07-08 2011-07-08 액정표시장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20130006207A true KR20130006207A (ko) 2013-01-16

Family

ID=47837344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110068103A KR20130006207A (ko) 2011-07-08 2011-07-08 액정표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20130006207A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051139A (ko) 2014-10-31 2016-05-11 (주)신우이엔지 회전식 벤치의 승하강 장치
WO2019130915A1 (ja) * 2017-12-26 2019-07-04 株式会社ジャパンディスプレイ 表示装置
KR102052586B1 (ko) 2018-12-24 2019-12-05 김정순 스마트 파고라형 벤치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051139A (ko) 2014-10-31 2016-05-11 (주)신우이엔지 회전식 벤치의 승하강 장치
WO2019130915A1 (ja) * 2017-12-26 2019-07-04 株式会社ジャパンディスプレイ 表示装置
KR102052586B1 (ko) 2018-12-24 2019-12-05 김정순 스마트 파고라형 벤치

Similar Documents

Publication Publication Date Title
US10223958B2 (en) Display device and driving method thereof
US9030637B2 (en) In-plane switching mode liquid crystal display and method for fabricating the same
US7978294B2 (en) Liquid crystal display device
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
TWI464882B (zh) 薄膜電晶體基板及其製造方法
EP2752879B1 (en) Thin film transistor array panel
US20090027325A1 (en) Display device and driving method thereof
US8704994B2 (en) Liquid crystal display
EP2846185A1 (en) FFS-type active-matrix LCD
KR20130033400A (ko) 액정 표시 장치
US7851799B2 (en) Thin film transistor substrate
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101866565B1 (ko) 액정표시장치 및 이의 제조방법
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
US20150138475A1 (en) Array substrate and liquid crystal display panel provided with same
KR20160014846A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130006207A (ko) 액정표시장치 및 이의 제조방법
KR101946927B1 (ko) 액정표시장치용 어레이기판 및 이의 제조방법
US9595542B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20120132853A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20130053023A (ko) 액정표시장치 및 이의 제조방법
KR20090022472A (ko) 액정표시장치 및 그 제조방법
KR101340992B1 (ko) 액정표시장치 및 그 제조방법
KR101969567B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20070031580A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination