KR20120136014A - 태양 전지 및 그의 반도체 기판 에칭 장비 - Google Patents
태양 전지 및 그의 반도체 기판 에칭 장비 Download PDFInfo
- Publication number
- KR20120136014A KR20120136014A KR1020110054970A KR20110054970A KR20120136014A KR 20120136014 A KR20120136014 A KR 20120136014A KR 1020110054970 A KR1020110054970 A KR 1020110054970A KR 20110054970 A KR20110054970 A KR 20110054970A KR 20120136014 A KR20120136014 A KR 20120136014A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- etching lines
- etching
- lines
- semiconductor
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 175
- 239000004065 semiconductor Substances 0.000 claims abstract description 256
- 239000000758 substrate Substances 0.000 claims abstract description 159
- 238000000034 method Methods 0.000 claims description 26
- 230000005684 electric field Effects 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 101100049667 Arabidopsis thaliana WEL1 gene Proteins 0.000 description 5
- 101100049668 Arabidopsis thaliana WEL2 gene Proteins 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000012153 distilled water Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 101100278884 Arabidopsis thaliana E2FD gene Proteins 0.000 description 4
- 102100032449 EGF-like repeat and discoidin I-like domain-containing protein 3 Human genes 0.000 description 4
- 101001016381 Homo sapiens EGF-like repeat and discoidin I-like domain-containing protein 3 Proteins 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 101000785063 Homo sapiens Serine-protein kinase ATM Proteins 0.000 description 3
- 101000597183 Homo sapiens Telomere length regulation protein TEL2 homolog Proteins 0.000 description 3
- 101001057127 Homo sapiens Transcription factor ETV7 Proteins 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 102100039580 Transcription factor ETV6 Human genes 0.000 description 3
- 102100027263 Transcription factor ETV7 Human genes 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000003208 petroleum Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/048—Encapsulation of modules
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/52—PV systems with concentrators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 태양 전지 및 그의 반도체 기판 에칭 장비에 관한 것이다.
본 발명에 따른 태양 전지의 일례는 제 1 도선성 타입의 제 1 반도체부와 제 1 도전성 타입과 반대인 제 2 반도체부가 p-n 접합을 형성하는 반도체 기판; 및 반도체 기판의 입사면인 전면 상부에 배치되어 제 2 반도체부와 연결되는 전면 전극; 반도체 기판의 전면 중에서 전면 전극이 배치되지 않는 제 2 반도체부 상부에 배치되는 반사 방지막; 반도체 기판의 후면 상부에 배치되는 후면 전극;을 포함하며, 반도체 기판의 후면 표면에는 복수 개의 제 1 에칭 라인들과 복수 개의 제 2 에칭 라인들이 형성되며, 제 1 에칭 라인과 제 2 에칭 라인은 서로 교차한다.
또한, 본 발명에 따른 태양 전지의 반도체 기판 에칭 장비의 일례는 제 1 방향으로 복수 개의 홈들이 뻗어있는 제 1 롤러; 및 제 1 방향과 다른 제 2 방향으로 복수 개의 홈들이 뻗어 있으며, 제 1 롤러와 축이 나란하게 배치되는 제 2 롤러;를 포함한다.
본 발명에 따른 태양 전지의 일례는 제 1 도선성 타입의 제 1 반도체부와 제 1 도전성 타입과 반대인 제 2 반도체부가 p-n 접합을 형성하는 반도체 기판; 및 반도체 기판의 입사면인 전면 상부에 배치되어 제 2 반도체부와 연결되는 전면 전극; 반도체 기판의 전면 중에서 전면 전극이 배치되지 않는 제 2 반도체부 상부에 배치되는 반사 방지막; 반도체 기판의 후면 상부에 배치되는 후면 전극;을 포함하며, 반도체 기판의 후면 표면에는 복수 개의 제 1 에칭 라인들과 복수 개의 제 2 에칭 라인들이 형성되며, 제 1 에칭 라인과 제 2 에칭 라인은 서로 교차한다.
또한, 본 발명에 따른 태양 전지의 반도체 기판 에칭 장비의 일례는 제 1 방향으로 복수 개의 홈들이 뻗어있는 제 1 롤러; 및 제 1 방향과 다른 제 2 방향으로 복수 개의 홈들이 뻗어 있으며, 제 1 롤러와 축이 나란하게 배치되는 제 2 롤러;를 포함한다.
Description
본 발명은 태양 전지 및 그의 반도체 기판 에칭 장비에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 신재생 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지 셀이 주목 받고 있다.
이러한 태양 전지 셀은 원하는 출력을 얻기 위해 여러 개가 직렬 또는 병렬로 연결된 후 패널(panel) 형태로 방수 처리된 형태의 태양 전지 모듈로 사용된다.
일반적으로, 태양 전지 모듈은 일정한 간격을 두고 배치된 복수 개의 태양 전지 셀들, 인접한 태양 전지 셀들의 전극을 전기적으로 연결하는 인터커넥터, 태양 전지 셀들을 보호하는 상부 및 하부 보호막, 태양 전지 셀들의 수광면 쪽으로 보호막 위에 배치되는 투명 부재, 및 수광면 반대 쪽으로 하부 보호막의 하부에 배치되는 후면 시트(back sheet)를 포함한다.
본 발명은 광전 변환 효율을 향상시키는 태양 전지 및 이와 같은 태양 전지를 제조하는 태양 전지의 반도체 기판 에칭 장비를 제공하는데 그 목적이 있다.
본 발명에 따른 태양 전지의 일례는 제 1 도선성 타입의 제 1 반도체부와 제 1 도전성 타입과 반대인 제 2 반도체부가 p-n 접합을 형성하는 반도체 기판; 및 반도체 기판의 입사면인 전면 상부에 배치되어 제 2 반도체부와 연결되는 전면 전극; 반도체 기판의 전면 중에서 전면 전극이 배치되지 않는 제 2 반도체부 상부에 배치되는 반사 방지막; 반도체 기판의 후면 상부에 배치되는 후면 전극;을 포함하며, 반도체 기판의 후면 표면에는 복수 개의 제 1 에칭 라인들과 복수 개의 제 2 에칭 라인들이 형성되며, 제 1 에칭 라인과 제 2 에칭 라인은 서로 교차한다.
여기서, 후면 전극은 복수 개의 제 1 에칭 라인들과 복수 개의 제 2 에칭 라인들이 형성된 반도체 기판의 후면 상부에 배치될 수 있다.
또한, 반도체 기판은 반도체 기판의 후면 내부 중에서 후면 전극이 배치된 부분과 중첩되는 부분에 형성되는 후면 전계부를 더 포함하며, 후면 전계부에서 후면 전극과 맞닿는 표면에는 복수 개의 제 1 에칭 라인들과 복수 개의 제 2 에칭 라인들이 형성될 수 있다.
또한, 태양 전지는 반도체 기판의 후면 표면 상부와 후면 전극 사이에 형성되며, 적어도 하나의 홀을 구비한 후면 보호막을 더 포함하고, 후면 보호막은 복수 개의 제 1 에칭 라인들과 복수 개의 제 2 에칭 라인들이 형성된 반도체 기판의 후면 표면 상부에 형성될 수 있다.
여기서, 반도체 기판의 후면 표면은 제 1 에칭 라인들과 제 2 에칭 라인들이 형성되지 않은 부분에 섬(island) 형태로 위치하는 복수 개의 돌출부들을 포함할 수 있다.
여기서, 제 1 에칭 라인들 및 제 2 에칭 라인들은 반도체 기판의 각 측면에 대해 사선 방향으로 뻗어 있을 수 있거나, 제 1 에칭 라인들 및 제 2 에칭 라인들은 반도체 기판의 각 측면에 대해 나란한 방향으로 뻗어 있을 수 있다.
또한, 제 1 에칭 라인들 또는 제 2 에칭 라인들이 형성된 부분에서의 반도체 기판의 두께는 제 1 에칭 라인들 및 제 2 에칭 라인들이 형성되지 않은 부분에서의 반도체 기판의 두께보다 작을 수 있다.
또한, 제 1 에칭 라인들과 제 2 에칭 라인들이 교차하는 부분에서의 반도체 기판의 두께는 제 1 에칭 라인들 및 제 2 에칭 라인들 중 하나의 에칭 라인만 위치하는 부분에서의 반도체 기판의 두께보다 작을 수 있다.
또한, 제 1 에칭 라인들 및 제 2 에칭 라인들 각각의 최대폭은 제 1 에칭 라인들 각각의 사이 간격 및 제 2 에칭 라인들 각각의 사이 간격보다 넓을 수 있다.
또한, 제 1 에칭 라인들 및 제 2 에칭 라인들의 최대폭은 0.1mm 내지 0.5mm 사이일 수 있다.
또한, 본 발명에 따른 태양 전지의 반도체 기판 에칭 장비의 일례는 제 1 방향으로 복수 개의 홈들이 뻗어있는 제 1 롤러; 및 제 1 방향과 다른 제 2 방향으로 복수 개의 홈들이 뻗어 있으며, 제 1 롤러와 축이 나란하게 배치되는 제 2 롤러;를 포함한다.
여기서, 제 1 방향 및 제 2 방향의 홈들 각각은 제 1 롤러 및 제 2 롤러 각각의 축에 대해 사선 방향으로 형성될 수 있다.
또한, 제 1 방향의 홈들은 제 1 롤러의 축과 나란한 방향으로 형성되고, 제 2 방향의 홈들은 제 2 롤러의 축과 수직한 방향으로 형성될 수 있다.
또한, 제 1 방향의 홈들 및 제 2 방향의 홈들 각각의 최대폭은 0.1mm 내지 0.5mm 사이일 수 있다.
또한, 제 1 방향의 홈들 사이의 간격 및 제 2 방향의 홈들 사이의 간격은 0.1mm 내지 0.3mm 사이일 수 있다.
본 발명에 따른 태양 전지는 반도체 기판의 후면에 서로 다른 방향의 에칭 라인들을 형성함으로써, 태양 전지의 후면 전극과 태양 전지 전면에 형성된 제 1 반도체부가 단락되는 것을 방지하는 효과가 있다.
아울러, 본 발명에 따른 태양 전지의 반도체 기판 에칭 장비는 전술한 태양 전지의 후면을 보다 용이하게 제조할 수 있는 효과가 있다.
도 1은 본 발명에 따른 태양 전지의 일부분에 대한 사시도이다.
도 2는 본 발명에 따른 태양 전지를 후면에서 바라본 형상이다.
도 3은 본 발명에 따른 태양 전지에서 후면 전극 및 후면 버스바 전극을 생략한 상태에서 반도체 기판의 후면을 도시한 형상이다.
도 4는 도 2에서 라인 Ⅲ-Ⅲ을 따라 본 발명에 따른 태양 전지의 측면을 바라본 형상이다.
도 5는 도 3에서 A부분을 확대하여 도시한 도이다.
도 6은 도 5에서 Ⅵ-Ⅵ라인을 따라 단측면을 도시한 도이다.
도 7은 본 발명에 따른 태양 전지 반도체 기판 후면의 다른 실시예를 설명하기 위한 도이다.
도 8 내지 도 11b는 태양 전지의 반도체 기판 에칭 장비 및 반도체 기판 에칭 방법에 대해 설명하기 위한 도이다.
도 12 및 도 13는 본 발명에 따른 반도체 기판이 PERC 또는 PERL 구조의 태양 전지에 적용된 일례를 설명하기 위한 도이다.
도 2는 본 발명에 따른 태양 전지를 후면에서 바라본 형상이다.
도 3은 본 발명에 따른 태양 전지에서 후면 전극 및 후면 버스바 전극을 생략한 상태에서 반도체 기판의 후면을 도시한 형상이다.
도 4는 도 2에서 라인 Ⅲ-Ⅲ을 따라 본 발명에 따른 태양 전지의 측면을 바라본 형상이다.
도 5는 도 3에서 A부분을 확대하여 도시한 도이다.
도 6은 도 5에서 Ⅵ-Ⅵ라인을 따라 단측면을 도시한 도이다.
도 7은 본 발명에 따른 태양 전지 반도체 기판 후면의 다른 실시예를 설명하기 위한 도이다.
도 8 내지 도 11b는 태양 전지의 반도체 기판 에칭 장비 및 반도체 기판 에칭 방법에 대해 설명하기 위한 도이다.
도 12 및 도 13는 본 발명에 따른 반도체 기판이 PERC 또는 PERL 구조의 태양 전지에 적용된 일례를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다.
반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것도 포함한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양전지에 대하여 설명한다.
도 1 내지 도 4는 본 발명에 따른 태양 전지의 일례를 설명하기 위한 도이다.
도 1은 본 발명에 따른 태양 전지의 일부분에 대한 사시도이고, 도 2는 본 발명에 따른 태양 전지를 후면에서 바라본 형상이고, 도 3은 본 발명에 따른 태양 전지에서 후면 전극 및 후면 버스바 전극을 생략한 상태에서 반도체 기판의 후면을 도시한 형상이고, 도 4는 도 2에서 라인 Ⅲ-Ⅲ을 따라 본 발명에 따른 태양 전지의 측면을 바라본 형상이다.
도 1에 도시된 바와 같이, 본 발명의 일례에 따른 태양전지(10)는 제 1 반도체부(11), 제 1 반도체부(11)의 수광면, 예컨대 빛이 입사되는 면의 상부에 위치하는 제 2 반도체부(12), 제 2 반도체부(12) 위에 위치하는 복수의 핑거 전극(13a), 복수의 핑거 전극(13a)과 교차하는 전면 버스바 전극(13b), 핑거 전극(13a)과 전면 버스바 전극(13b)이 위치하지 않는 제 2 반도체부(12) 위에 위치하는 반사방지막(14), 수광면의 반대쪽 면에 위치하는 후면 전극(15a), 후면 전극(15a)의 후면에 위치하는 후면 버스바 전극(15b) 및 후면 전극(15a)과 제 1 반도체부(11) 사이에 형성되는 후면 전계(back surface field, BSF)부(16)를 포함한다.
여기서, 제 1 반도체부(11), 제 2 반도체부(12) 및 후면 전계부(16)는 동일한 반도체 기판(17) 내에 불순물이 도핑되어 형성되며, 후면 전계부(16)는 경우에 따라 생략될 수도 있다.
또한, 복수의 핑거 전극(13a)과 전면 버스바 전극(13b)은 전면 전극에 해당되고, 후면 전극(15a)과 후면 버스바 전극(15b)은 후면 전극에 해당된다.
여기서, 반도체 기판(wafer, 17)은 실리콘 재질을 포함하며, 이때, 실리콘은 단결정 실리콘, 다결정 실리콘일 수 있다.
이와 같은 반도체 기판(17)의 후면은 복수 개의 제 1 에칭 라인들(EL1)과 복수 개의 제 2 에칭 라인들(EL2)을 포함한다. 이에 대해서는 도 3에서 보다 구체적으로 설명한다.
제 1 반도체부(11)는 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어질 수 있다. 제 1 반도체부(11)가 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 반도체 기판(17) 내에 도핑하여 형성될 수 있다.
제 2 반도체부(12)는 제 1 반도체부(11)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물이 도핑(doping)된 영역으로서, 제 1 반도체부(11)와 p?n 접합을 이룬다.
제 2 반도체부(12)가 n형의 도전성 타입을 가질 경우, 제 2 반도체부(12)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 반도체 기판(17) 내에 도핑하여 형성될 수 있다.
이에 따라, 제 1 반도체부(11)에 입사된 빛에 의해 반도체 내부의 전자가 에너지를 받으면 전자는 n형 반도체 쪽으로 이동하고 정공은 p형 반도체 쪽으로 이동한다. 따라서, 제 1 반도체부(11)가 p형이고 제 2 반도체부(12)가 n형일 경우, 분리된 정공은 제 1 반도체부(11) 쪽으로 이동하고 분리된 전자는 제 2 반도체부(12) 쪽으로 이동한다.
이와는 반대로, 제 1 반도체부(11)는 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 제 1 반도체부(11)가 n형의 도전성 타입을 가질 경우, 제 1 반도체부(11)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
제 2 반도체부(12)는 제 1 반도체부(11)과 p?n접합을 형성하게 되므로, 제 1 반도체부(11)가 n형의 도전성 타입을 가질 경우 제 2 반도체부(12)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 제 1 반도체부(11)쪽으로 이동하고 분리된 정공은 제 2 반도체부(12)쪽으로 이동한다.
제 2 반도체부(12)가 p형의 도전성 타입을 가질 경우, 제 2 반도체부(12)는 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물을 제 1 반도체부(11)에 도핑하여 형성할 수 있다.
제 2 반도체부(12) 위에는 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2) 또는 이산화티탄(TiO2) 등으로 이루어진 반사방지막(14)이 형성되어 있다. 반사방지막(14)은 태양전지(10)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜 태양전지(10)의 효율을 높인다. 이러한 반사방지막(14)은 약 70㎚ 내지 80㎚ 의 두께를 가질 수 있으며, 필요에 따라 생략될 수 있다.
복수의 핑거 전극(13a)은 제 2 반도체부(12) 위에 형성되어 제 2 반도체부(12)와 전기적 및 물리적으로 연결되고, 인접하는 핑거 전극(13a)과 서로 이격된 상태로 어느 한 방향으로 형성된다. 각각의 핑거 전극(13a)은 제 2 반도체부(12) 쪽으로 이동한 전하, 예를 들면 전자를 수집한다.
전면 버스바 전극(13b)는 복수의 핑거 전극(13a)와 교차하는 방향으로 형성되어 복수의 핑거 전극(13a)을 서로 연결시켜 각각의 핑거 전극(13a)으로 수집된 전자를 수집한다.
복수의 핑거 전극(13a) 및 전면 버스바 전극(13b)은 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
예를 들면, 핑거 전극(13a) 및 전면 버스바 전극(13b)은 납(Pb)을 포함하는 은(Ag) 페이스트로 이루어질 수 있다. 이 경우, 핑거 전극(13a) 및 전면 버스바 전극(13b)은 스크린 인쇄 공정을 이용하여 은 페이스트를 반사방지막(14) 위에 도포하고, 반도체 기판(17)을 약 750℃ 내지 800℃의 온도에서 소성(firing)하는 과정에서 제 2 반도체부(12)와 전기적으로 연결될 수 있다.
이때, 전술한 전기적 연결은 소성 과정에서 은(Ag) 페이스트에 포함된 식각 성분이 반사방지막(14)을 식각하여 은(Ag) 입자가 제 2 반도체부(12)와 접촉하는 것에 따라 이루어진다.
후면 전극(15a)은 도 2에 도시된 바와 같이, 제 1 반도체부(11)의 수광면 반대쪽, 즉 제 1 반도체부(11)의 후면, 즉 복수 개의 제 1 에칭 라인들(EL1)과 상기 복수 개의 제 2 에칭 라인들(EL2)이 형성된 반도체 기판(17)의 후면 상부에 형성되어 있으며, 제 1 반도체부(11) 쪽으로 이동하는 전하, 예를 들어 정공을 수집한다.
후면 전극(15a)은 적어도 하나의 도전성 물질로 이루어져 있다. 도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
복수의 후면 버스바 전극(15b)은 일부 영역이 후면 전극(15a)과 중첩하여 핑거 전극(13a)과 교차하는 방향으로 형성되어 후면 전극(15a)과 전기적으로 연결된다.
후면 버스바 전극(15b) 또한 적어도 하나의 도전성 물질로 이루어져 있고, 후면 전극(15a)과 전기적으로 연결되어 있다. 따라서, 후면 버스바 전극(15b)은 후면 전극(15a)으로부터 전달되는 전하, 예를 들면 정공을 외부 장치로 출력한다.
후면 버스바 전극(15b)을 구성하는 도전성 금속 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
후면 전계부(16)는 도 1 및 도 4에 도시된 바와 같이, 후면 전극(15a)과 제 1 반도체부(11) 사이, 즉 반도체 기판(17)의 후면 내부 중에서 후면 전극(15a)이 배치된 부분과 중첩되는 부분에 배치되며, 후면 전계부(16)에서 후면 전극(15a)과 맞닿는 표면에는 복수 개의 제 1 에칭 라인들(EL1)과 상기 복수 개의 제 2 에칭 라인들(EL1)이 형성된다.
이와 같은 후면 전계부(16)는 제 1 반도체부(11)와 동일한 도전성 타입의 불순물이 제 1 반도체부(11)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다.
이와 같은 후면 전계부(16)는 후면 전극(15a) 및 후면 버스바 전극(15b)을 반도체 기판(17)의 후면에 도포한 이후, 열처리하는 과정에서 도시된 바와 같이 반도체 기판(17)의 후면 내부에 형성될 수 있다.
따라서, 후면 표면에 복수 개의 제 1 에칭 라인들(EL1)과 상기 복수 개의 제 2 에칭 라인들(EL1)을 구비한 반도체 기판(17)의 경우, 후면 전계부(16)에서 후면 전극(15a)과 맞닿는 표면에는 복수 개의 제 1 에칭 라인들(EL1)과 상기 복수 개의 제 2 에칭 라인들(EL1)이 형성된다.
이러한 후면 전계부(16)는 제 1 반도체부(11)의 전위 장벽으로 작용하게 된다. 따라서, 제 1 반도체부(11)의 후면부 쪽에서 전자와 정공이 재결합하여 소멸되는 것이 감소되므로 태양전지의 효율이 향상된다.
여기서, 도 3에 도시된 바와 같이, 본 발명에 따른 태양 전지의 반도체 기판(17)의 후면 표면은 전술한 바와 같이, 복수 개의 제 1 에칭 라인들(EL1)과 복수 개의 제 2 에칭 라인들(EL2)을 포함한다.
여기서, 제 1 에칭 라인들(EL1)은 반도체 기판(17)의 후면 표면으로부터 내부로 일정 깊이만큼 함몰되어 제 1 방향, 즉 제 1 사선 방향으로 뻗어 있으며, 제 2 에칭 라인들(EL2)은 반도체 기판(17)의 후면 표면으로부터 내부로 일정 깊이만큼 함몰되어 제 1 방향과 다른 제 2 방향, 즉 제 2 사선 방향으로 제 1 에칭 라인들(EL1)과 교차되어 뻗어 있다. 이에 따라, 본 발명에 따른 반도체 기판(17)의 후면 표면에는 사선 방향으로 교차되는 격자 형태의 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)로 인해, 섬 형태로 서로 이격된 복수 개의 돌출부들(EP)을 포함하게 된다. 이와 같은 돌출부들(EP)은 도시된 바와 같이 제 2 반도체부(12)가 일부 남아있을 수도 있으나, 이와 다르게 에칭이 많이 이루어진 경우에는 전혀 남아있지 않을 수도 있다. 그러나, 설명의 편의를 위해 이하에서는 돌출부들(EP)에 제 2 반도체부(12)가 일부 남아있는 경우를 일례로 설명한다.
이때, 제1 에칭 라인과 제2 에칭 라인의 사이 각도는 90°(degree)로 형성될 수 있지만, 90°보다 클 수도 있고 90°보다 작을 수도 있다.
여기서, 반도체 기판(17)의 후면 표면 중에서 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)은 반도체 기판(17)을 상대적으로 많이 에칭하여 발생하는 라인들로, 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)이 형성된 부분은 제 1 반도체부(11)가 반도체 기판(17)의 후면 표면에 드러나고, 복수 개의 돌출부들(EP)은 상대적으로 에칭이 적게 이루어져 제 2 반도체부(12)가 남아있게 된다.
이와 같이 함으로써, 도 4에 도시된 바와 같이 반도체 기판(17)의 후면에 배치된 후면 전극(15a)이 반도체 기판(17)의 입사면에 형성된 제 2 반도체부(12)와 연결되지 않도록 절연시킬 수 있다.
보다 구체적으로 설명하면, 통상적으로, 제 1 도전성 타입의 불순물이 도핑된 반도체 기판(17)의 전체 표면에는 제 2 도전성 타입의 불순물이 반도체 기판(17)의 표면으로부터 내부로 도핑된 제 2 반도체부(12)로 형성된다. 따라서, 반도체 기판(17)의 후면을 에칭하여 반도체 기판(17)의 후면 표면에서 제 2 반도체부(12)를 제거함으로써, 반도체 기판(17)의 후면에 위치하는 후면 전극(15a)을 반도체 기판(17)의 입사면에 위치하는 제2 반도체부(12)와 절연시키게 된다.
이때, 본 발명과 다르게 에칭 라인을 하나의 방향으로만 형성시킨 경우, 반도체 기판(17)의 입사면에 형성된 제 2 반도체부(12)와 반도체 기판(17)의 후면에서 에칭(etching)이 적게 이루어진 부분이 전기적으로 연결될 수 있으므로, 반도체 기판(17)의 후면에서 에칭(etching)이 적게 이루어진 부분과 접촉하는 후면 전극(15a)이 반도체 기판(17)의 입사면 내부에 형성된 제 2 반도체부(12)와 전기적으로 통전될 가능성이 높다.
그러나, 본원 발명과 같이 서로 다른 방향의 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)을 형성시키면, 반도체 기판(17)의 후면 표면에는 도 4와 같이, 섬 형태로 서로 이격된 복수 개의 돌출부들(EP)을 포함하게 된다.
따라서, 복수 개의 돌출부들(EP)이 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL1)이 형성된 영역에 비해 에칭이 상대적으로 덜되어 제 2 반도체부(12)가 남아있다 하더라도, 이들 돌출부들(EP)들이 서로 이격되어 있으므로 제 2 반도체부(12)와 후면 전극(15a)을 보다 쉽게 서로 전기적으로 절연시킬 수 있다. 즉, 반도체 기판(17)의 후면에 위치하는 복수 개의 돌출부들(EP)은 반도체 기판(17)의 입사면에 형성된 제 2 반도체부(12)와 연결되지 않고 절연된다.
이에 따라, 후면 전극(15a)은 반도체 기판(17)의 입사면에 형성된 제 2 반도체부(12)와 연결되지 않고 절연되므로, 후면 전극(15a)이 형성되지 않은 반도체 기판(17)의 에지 부분에 위치하는 돌출부들(EP)을 통해 후면 전극(15a)이 반도체 기판(17) 입사면의 제 2 반도체부(12)와 연결되는 것을 방지하여 단락 저항(shunt resistance)을 증가시킬 수 있다. 단락 저항이 증가하면, 태양 전지의 필 팩터(F.F; Fill Factor)가 증가하므로 태양 전지의 효율이 향상된다.
여기서, 반도체 기판(17)의 후면 중에서 후면 전극(15a)이 형성된 부분과 맞닿는 면은 상대적으로 에칭이 덜된 복수 개의 돌출부들(EP)을 포함하지만, 후면 전극(15a)이 형성된 이후 열처리 공정이 수행됨에 따라 후면 전극(15a)이 형성된 부분과 맞닿는 반도체 기판(17)의 후면에는 제 1 반도체부(11)와 동일한 불순물이 도핑되어 후면 전계부(16)가 형성되므로 문제되지 않는다.
여기서, 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)이 형성된 반도체 기판(17)의 후면에 대해 보다 구체적으로 도 5와 도 6을 통하여 살펴보면 다음과 같다.
도 5는 도 3에서 A부분을 확대하여 도시한 확대도이고, 도 6은 도 5에서 Ⅵ-Ⅵ라인을 따라 절단한 단면도이다.
도 5 및 도 6에 도시된 바와 같이, 본 발명에 따른 반도체 기판(17)의 후면에는 서로 다른 방향의 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)에 의해 서로 이격된 복수 개의 돌출부들(EP)이 형성된다.
여기서, 제 1 에칭 라인들(EL1) 각각의 최대폭(WEL1)은 제 1 에칭 라인들(EL1) 각각의 사이 간격(DEL1)보다 넓을 수 있고, 제 2 에칭 라인들(EL2) 각각의 최대폭(WEL2)은 제 2 에칭 라인들(EL2) 각각의 사이 간격(DEL2)보다 넓을 수 있다. 즉 제 1 에칭 라인들(EL1) 및 제 2 에칭 라인들(EL2) 각각의 최대폭(WEL1, WEL2)은 복수의 돌출부들(EP) 각각의 폭(DEL1, DEL2)보다 넓을 수 있다.
이와 같이 함으로써, 본 발명은 단락 저항을 더욱 증가시켜 태양 전지의 필 팩터(F.F)를 더욱 증가시킬 수 있으며, 아울러 반도체 기판(17)의 후면 표면을 더욱 균일하게 형성할 수 있다. 여기서, 반도체 기판(17)의 후면 표면을 더욱 균일하게 형성할 수 있는 이유에 대해서는 도 8 내지 도 11b에서 반도체 기판 에칭 방법에 대해 설명할 때 함께 설명한다.
따라서, 후면 전극(15a)을 열처리하여 후면 전극(15a)과 제 1 반도체부(11) 사이에 후면 전계부(16)를 형성할 때 후면 전계부(16)를 더욱 균일하게 형성할 수 있으며, 이로 인해 태양 전지의 개방 전압(Voc)를 향상시켜 태양 전지의 광전 변환 효율을 향상시킬 수 있다.
여기서, 제 1 에칭 라인들(EL1) 및 제 2 에칭 라인들(EL2)의 최대폭(WEL1, WEL2), 즉 돌출부들(EP) 각각의 사이 간격(WEL1, WEL2)은 0.1mm 내지 0.5mm 사이일 수 있으며, 제 1 에칭 라인들(EL1) 및 제 2 에칭 라인들(EL2) 각각의 사이 간격(DEL1, DEL2)은 0.1mm 내지 0.3mm 사이일 수 있다.
아울러, 도 5 및 도 6에 도시된 바와 같이, 제 1 에칭 라인들(EL1)이 형성된 부분에서의 반도체 기판(17)의 두께(TEL1)는 제 1 에칭 라인들(EL1)이 형성되지 않은 부분, 즉 돌출부(EP)가 위치하는 부분에서의 반도체 기판(17)의 두께(TEP)보다 작고, 제 2 에칭 라인들(EL2)이 형성된 부분에서의 반도체 기판(17)의 두께(TEL2)는 제 2 에칭 라인들(EL2)이 형성되지 않은 부분에서의 반도체 기판(17)의 두께(TEP)보다 작을 수 있다.
또한, 복수 개의 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)이 반도체 기판(17)의 후면 표면으로부터 함몰된 깊이는 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)의 폭이나 사이의 간격보다 작을 수 있다. 이와 같이 함으로써, 본 발명은 후면 전극(15a)과 제 1 반도체부(11) 사이에 후면 전계부(16)를 형성할 때, 후면 전계부(16)를 더욱 균일하게 형성할 수 있다.
아울러, 도 6에서는 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)이 중첩되는 부분(SE)에서의 반도체 기판(17)의 두께(TSE)가 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)이 중첩되지 않는 부분에서의 반도체 기판(17)의 두께(TEL1, TEL2)보다 작은 것으로 도시되어 있으나, 이와 다르게 제 1 및 제 2 에칭 라인들(EL2)이 중첩되는 부분에서의 반도체 기판(17)의 두께(TSE)가 제 1 및 제 2 에칭 라인들(EL2)이 중첩되지 않는 부분에서의 반도체 기판(17)의 두께(TEL1, TEL2)와 동일할 수도 있다.
지금까지는 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)이 반도체 기판(17)의 후면 표면에 사선 방향으로 형성된 것을 일례로 설명하였으나, 이와 다르게 도 7 에 도시된 바와 같이, 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)이 반도체 기판(17)의 각 측면과 나란한 방향으로 형성시킬 수도 있다. 이와 같이 반도체 기판(17)의 후면에 제 1 및 제 2 에칭 라인들(EL2)을 형성하여도 앞에서 설명한 효과와 동일한 효과를 얻을 수 있다.
이하에서는 본 발명과 같이, 반도체 기판(17)의 후면에 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)을 형성하는 태양 전지의 반도체 기판(17) 에칭 장비 및 제 1 및 제 2 에칭 라인들(EL2) 형성하는 방법에 대해 설명한다.
도 8 내지 도 11b는 태양 전지의 반도체 기판 에칭 장비 및 반도체 기판 에칭 방법에 대해 설명하기 위한 도이다.
먼저, 도 9 및 도 10을 통하여 본 발명에 따른 태양 전지의 반도체 기판(17)을 에칭하는 에칭 장비에 대해 설명하면 다음과 같다.
본 발명에 따른 태양 전지의 반도체 기판 에칭 장비는 도 9 및 도 10에 도시된 바와 같이, 제 1 롤러(R1)와 제 2 롤러(R2)를 포함한다.
여기서, 제 1 롤러(R1)는 도 10과 같이, 제 1 방향으로 복수 개의 홈들이 뻗어있으며, 제 2 롤러(R2)는 제 1 방향과 다른 제 2 방향으로 복수 개의 홈들이 뻗어 있으며, 제 1 롤러(R1)의 축(AR1)과 제 2 롤러(R2)의 축(AR2)은 서로 나란하게 배치된다.
여기서, 제 1 방향 및 제 2 방향의 홈들 각각(EL1, EL2)은 도 10에 도시된 바와 같이, 제 1 롤러(R1) 및 제 2 롤러(R2) 각각의 축의 길이 방향에 대해 사선 방향으로 형성될 수 있다. 이와 같은 경우, 태양 전지 반도체 기판(17)의 후면 표면은 도 4와 같은 형상으로 에칭될 수 있다. 그러나, 도시되지는 않았지만 이와 다르게, 제 1 방향의 홈들은 제 1 롤러(R1)의 축(AR1)과 나란한 방향으로 형성되고, 제 2 방향의 홈들은 제 2 롤러(R2)의 축(AR2)과 수직한 방향으로 형성되도록 할 수도 있다. 이와 같은 경우, 태양 전지의 반도체 기판(17) 후면 표면은 도 7과 같이 에칭될 수 있다.
이하에서는 도 10에 도시된 바와 같이, 제 1 방향 및 제 2 방향의 홈들(EL1, EL2) 각각이 제 1 롤러(R1) 및 제 2 롤러(R2) 각각의 축(AR1, AR2)에 사선 방향으로 형성 경우를 일례로 설명한다.
도 10에서, 제 1 방향의 홈(EL1)과 제 1 롤러(R1)의 축(AR1)이 이루는 각(θ1) 및 제 2 방향의 홈(EL2)과 제 2 롤러(R2)의 축(AR2)이 이루는 각(θ2)은 일례로 대략 40°~ 50° 사이일 수 있으며, 제 1 방향 및 제 2 방향의 홈들 각각의 내부에서 이루어지는 각들(α1, α2)은 대략 50°~ 70° 사이일 수 있다.
아울러, 제 1 방향의 홈들(EL1) 및 제 2 방향의 홈들(EL2) 각각의 최대폭(WEL1, WEL2)은 0.1mm 내지 0.5mm 사이일 수 있으며, 제 1 방향의 홈들(EL1) 사이의 간격(DEL1) 및 제 2 방향의 홈들(EL2) 사이의 간격(DEL2)은 0.1mm 내지 0.3mm 사이일 수 있다.
다음, 태양 전지의 반도체 기판(17) 후면을 에칭하는 방법은 다음과 같다.
먼저, 도 8에 도시된 바와 같이, 내부는 제 1 반도체부(11)로 형성되고, 표면은 제 2 반도체부(12)로 형성되어 제 1 반도체부(11)와 제 2 반도체부(12)가 p-n 접합을 형성하는 반도체 기판(17)을 준비한다.
이후, 도 9 및 도 10에 도시된 바와 같이, 반도체 기판(17)을 제 1 롤러(R1) 및 제 2 롤러(R2)의 상부에 배치하여 제 1 롤러(R1) 및 제 2 롤러(R2)의 회전에 따라 반도체 기판(17)이 화살표 방향으로 이동하면서 반도체 기판(17)의 후면이 에칭되도록 한다.
보다 구체적으로 설명하면, 제 1 롤러(R1) 및 제 2 롤러(R2)의 일부는 불산(HF)과 질산(HNO3) 및 증류수(DI; Distilled Water)를 포함하는 에칭 용액에 담겨있다. 따라서, 제 1 롤러(R1) 및 제 2 롤러(R2)를 회전시키면, 에칭 용액이 표면 장력에 의해 각 롤러의 홈(EL1, EL2)을 따라 올라간 후, 반도체 기판(17)의 후면 표면에 닿아 반도체 기판(17)의 후면 표면을 에칭하게 된다.
이를 통해, 반도체 기판(17)의 후면 표면에 있는 제 2 반도체부(12)는 에칭된다. 따라서, 반도체 기판(17)이 제 1 롤러(R1)를 통과하면, 반도체 기판(17)의 후면 표면에는도 11a와 같이 제 1 방향으로 뻗어 있는 복수의 제 1 에칭 라인들(EL1)이 형성되고, 복수의 제 1 에칭 라인들(EL1)에 의해 제 1 반도체부(11)가 반도체 기판(17)의 후면 표면에 드러나고, 에칭이 상대적으로 적게 이루어진 부분들은 제 2 반도체부(12)로 남아 있게 된다. 이와 같이, 반도체 기판(17)의 후면에서 에칭이 상대적으로 적게 이루어진 부분들은 반도체 기판(17)의 전면에 형성된 제 2 반도체부(12)와 전기적으로 연결된 상태가 된다.
그러나, 반도체 기판(17)이 도 9 및 도 10의 제 2 롤러(R2)를 통과하면, 도 11b와 같이 반도체 기판(17)의 후면 표면은 제 2 롤러(R2)에 형성된 제 2 방향의 홈들(EL2)에 의해 추가적으로 에칭이 이루어져, 반도체 기판(17)의 후면 표면에는 제 1 에칭 라인들(EL1)과 다른 방향의 제 2 에칭 라인들(EL2)이 형성되고, 이에 의해 서로 이격된 복수 개의 돌출부들(EP)이 형성된다.
이에 따라, 이후 공정에서 반도체 기판(17)의 후면에 후면 전극(15a)를 형성하더라도 후면 전극(15a)은 반도체 기판(17)의 입사면에 형성된 제 2 반도체부(12)와 연결되지 않고 절연된다.
이에 따라, 후면 전극(15a)이 형성되지 않은 반도체 기판(17)의 에지 부분에서 후면 전극(15a)이 반도체 기판(17)의 입사면에 형성된 제 2 반도체부(12)와 연결되는 것을 막아 단락 저항(shunt resistance)을 증가시켜 태양 전지의 필 팩터(F.F; Fill Factor)를 증가시킬 수 있다.
이와 같이, 본 발명에 따른 태양 전지 반도체 기판(17)의 에칭 방법은 반도체 기판(17)의 후면에 제 1 에칭 라인들(EL1)과 다른 방향의 제 2 에칭 라인들(EL2)을 형성할 때, 에칭되는 두께를 최소화할 수 있어 반도체 기판의 후면을 보다 균일하고 평평하게 형성할 수 있는 효과가 있다.
보다 구체적으로 설명하면, 본 발명과 다르게 에칭 라인을 하나의 방향으로만 형성시키는 경우, 전술할 바와 같이, 반도체 기판(17)의 입사면에 형성된 제 2 반도체부(12)와 반도체 기판(17)의 후면에서 에칭(etching)이 적게 이루어진 부분이 전기적으로 통전될 가능성이 높아, 통전 가능성을 낮추기 위하여 에칭 시간을 길게하거나 에칭 비율(etching rate)-즉, 불산(HF)과 질산(HNO3) 및 증류수(DI; Distilled Water)에서 불산(HF)과 질산(HNO3)이 차지하는 비율-을 높이게 되는데, 이와 같은 경우 반도체 기판(17)의 후면이 에칭되는 두께가 더욱 두꺼워지게 된다. 즉 반도체 기판(17)의 후면에서 에칭(etching)이 적게 이루어진 부분과 반도체 기판(17)의 후면에서 에칭(etching)이 많이 이루어진 부분 사이의 높이 단차가 상대적으로 증가하여 반도체 기판(17)의 평탄도가 상대적으로 저하될 수 있다.
그러나, 본 발명은 반도체 기판(17)의 후면에서 에칭(etching)이 적게 이루어진 부분과 반도체 기판(17)의 후면에서 에칭(etching)이 많이 이루어진 부분 사이의 높이 단차을 상대적으로 작게 형성하더라도, 제 1 에칭 라인들(EL1)과 제 2 에칭 라인들(EL2)의 구조적인 특징에 의하여, 복수 개의 돌출부들(EP) 서로 이격되어 있으므로 보다 쉽게 단락 저항(shunt resistance)을 증가시키고 서로 전기적으로 절연시킬 수 있다.
따라서, 통전 가능성을 낮추기 위하여 에칭 시간을 길게하거나 에칭 비율(etching rate)을 높게 할 필요가 없어 반도체 기판(17) 후면의 평탄도를 보다 향상시킬 수 있는 효과가 있다.
지금까지는 복수 개의 제 1 에칭 라인들(EL1)과 복수 개의 제 2 에칭 라인들(EL2)이 후면에 형성된 반도체 기판(17)이 컨벤셔널 타입(conventional type)의 태양 전지에서 사용되는 것을 일례로 설명하였으나, 이와 다르게 본 발명에 따른 반도체 기판은 PERC(Passivated Emitter and Rear Contact Cell) 또는 PERL(Passivated Emitter, Rear Locally - diffused cell) 구조의 태양 전지에서도 적용될 수 있다.
도 12 및 도 13는 본 발명에 따른 반도체 기판이 PERC 또는 PERL 구조의 태양 전지에 적용된 일례를 설명하기 위한 도이다.
도 12는 PERC 또는 PERL 구조의 태양 전지의 일부분에 대한 사시도이고, 도 13은 도 12에서 Ⅱ-Ⅱ 라인을 따라 및 도 13에서는 본 발명에 따른 태양 전지의 측면을 바라본 형상이다.
도 12 및 도 13에서 제 1 반도체부(11), 제 2 반도체부(12), 복수의 핑거 전극(13a), 전면 버스바 전극(13b), 반사방지막(14), 후면 전극(15a), 및 후면 버스바 전극(15b)에 대한 설명 중에서 도 1 내지 도 4에서 설명한 바와 동일 부분에 대한 설명은 생략한다.
도 12 및 도 13에 도시된 바와 같이, 본 발명에 따른 태양 전지의 다른 일례는 적어도 하나의 홀(H)을 구비한 후면 보호막(19)을 더 포함할 수 있다.
이와 같은, 후면 보호막(19)은 반도체 기판(17)의 후면 표면 상부와 후면 전극(15a, 15b) 사이에 형성되다. 즉 후면 보호막(19)은 복수 개의 제 1 에칭 라인들(EL1)과 상기 복수 개의 제 2 에칭 라인들(EL2)이 형성된 반도체 기판(17)의 후면 표면 상부에 접촉하여 형성된다.
또한, 후면 보호막(19)에 형성되는 홀의 단면 형태는 도 1에 도시된 바와 같이 원형일 수 있으나, 이와 다르게 사각형의 형상을 지닐수도 있다.
이와 같은 후면 보호막(19)은 제 1 반도체부(11) 후면 근처에서 전하의 재결합율을 감소시키고, 제 1 반도체부(11)를 통과한 빛의 내부 반사율을 향상시켜 제 1 반도체부(11)를 통과한 빛의 재입사율을 높인다. 이러한 후면 보호막(19)은 단일막 또는 다중막 구조를 가질 수 있다. 일례로 다층 구조로 형성하는 경우, 3층 구조로 형성할 수 있으며, 이와 같은 경우, 제 1 반도체부(11)로부터 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 및 실리콘 산화질화막(SiOxNy)의 3층 구조의 순서로 형성할 수 있다. 여기서, 실리콘 산화막(SiOx)과 실리콘 산화질화막(SiOxNy)의 두께를 실리콘 질화막(SiNx)의 두께보다 더 두껍게 형성할 수 있는 것이다.
아울러, 이와 같은 적어도 하나의 홀(H)을 구비한 후면 보호막(19)이 포함되는 경우, 후면 전계부(16)는 도 1 내지 도 4에서 설명한 컨벤셔널 타입(conventional type)의 태양 전지와 다르게, 반도체 기판(17)의 후면 표면 중에서 하나의 홀(H)에 의해 노출되어 후면 전극(15a)과 접촉하는 부분에 주로 형성될 수 있다.
이와 같이, 본 발명에 따른 반도체 기판(17)이 PERC 또는 PERL 구조의 태양 전지에 적용될 경우, 전술한 바와 같이 반도체 기판(17)의 후면 표면에서 단락 저항(shunt resistance)을 증가시켜 후면 전극(15a)와 제 2 반도체부(12)가 통전되는 가능성을 더욱 줄일 수 있을 뿐만 아니라, 후면 표면의 평탄도가 더욱 향상된 반도체 기판(17)에 의해 반도체 기판(17)의 후면 표면 상부에 접촉하여 형성되는 후면 보호막(19)을 더욱 균일하게 형성할 수 있어 태양 전지의 효율을 더욱 향상시킬 수 있는 효과가 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (16)
- 제 1 도전성 타입의 제 1 반도체부와 상기 제 1 도전성 타입과 반대인 제 2 반도체부가 p-n 접합을 형성하는 반도체 기판; 및
상기 반도체 기판의 입사면인 전면 상부에 배치되어 상기 제 2 반도체부와 연결되는 전면 전극;
상기 반도체 기판의 전면 중에서 상기 전면 전극이 배치되지 않는 상기 제 2 반도체부 상부에 배치되는 반사 방지막;
상기 반도체 기판의 후면 상부에 배치되는 후면 전극;을 포함하며,
상기 반도체 기판의 후면 표면에는 복수 개의 제 1 에칭 라인들과 복수 개의 제 2 에칭 라인들이 형성되며, 상기 제 1 에칭 라인과 상기 제 2 에칭 라인은 서로 교차하는 태양 전지. - 제 1 항에 있어서,
상기 후면 전극은 상기 복수 개의 제 1 에칭 라인들과 상기 복수 개의 제 2 에칭 라인들이 형성된 상기 반도체 기판의 후면 상부에 배치되는 태양 전지. - 제 1 항에 있어서,
상기 반도체 기판은 상기 반도체 기판의 후면 내부 중에서 상기 후면 전극이 배치된 부분과 중첩되는 부분에 형성되는 후면 전계부를 더 포함하며,
상기 후면 전계부에서 상기 후면 전극과 맞닿는 표면에는 상기 복수 개의 제 1 에칭 라인들과 상기 복수 개의 제 2 에칭 라인들이 형성되는 태양 전지. - 제 1 항에 있어서,
상기 태양 전지는 상기 반도체 기판의 후면 표면 상부와 상기 후면 전극 사이에 형성되며, 적어도 하나의 홀을 구비한 후면 보호막을 더 포함하고,
상기 후면 보호막은 상기 복수 개의 제 1 에칭 라인들과 상기 복수 개의 제 2 에칭 라인들이 형성된 상기 반도체 기판의 후면 표면 상부에 형성되는 태양 전지. - 제 1 항에 있어서,
상기 반도체 기판의 후면 표면은 상기 제 1 에칭 라인들과 상기 제 2 에칭 라인들이 형성되지 않은 부분에 섬(island) 형태로 위치하는 복수 개의 돌출부들을 포함하는 태양 전지. - 제 1 항에 있어서,
상기 제 1 에칭 라인들 및 상기 제 2 에칭 라인들은 상기 반도체 기판의 각 측면에 대해 사선 방향으로 뻗어 있는 태양 전지. - 제 1 항에 있어서,
상기 제 1 에칭 라인들 및 상기 제 2 에칭 라인들은 상기 반도체 기판의 각 측면에 대해 나란한 방향으로 뻗어 있는 태양 전지. - 제 1 항 있어서,
상기 제 1 에칭 라인들 또는 상기 제 2 에칭 라인들이 형성된 부분에서의 상기 반도체 기판의 두께는 상기 제 1 에칭 라인들 및 상기 제 2 에칭 라인들이 형성되지 않은 부분에서의 상기 반도체 기판의 두께보다 작은 것을 특징으로 하는 태양 전지. - 제 8 항에 있어서,
상기 제 1 에칭 라인들과 상기 제 2 에칭 라인들이 교차하는 부분에서의 반도체 기판의 두께는 상기 제 1 에칭 라인들 및 상기 제 2 에칭 라인들 중 하나의 에칭 라인만 위치하는 부분에서의 반도체 기판의 두께보다 작은 것을 특징으로 하는 태양 전지. - 제 8 항에 있어서,
상기 제 1 에칭 라인들 및 상기 제 2 에칭 라인들 각각의 최대폭은 상기 제 1 에칭 라인들 각각의 사이 간격 및 상기 제 2 에칭 라인들 각각의 사이 간격보다 넓은 것을 특징으로 하는 태양 전지. - 제 8 항에 있어서,
상기 제 1 에칭 라인들 및 상기 제 2 에칭 라인들의 최대폭은 0.1mm 내지 0.5mm 사이인 것을 특징으로 하는 태양 전지. - 제 1 방향으로 복수 개의 홈들이 뻗어있는 제 1 롤러; 및
상기 제 1 방향과 다른 제 2 방향으로 복수 개의 홈들이 뻗어 있으며, 상기 제 1 롤러와 축이 나란하게 배치되는 제 2 롤러;를 포함하는 태양 전지의 반도체 기판 에칭 장비. - 제 12 항에 있어서,
상기 제 1 방향 및 상기 제 2 방향의 홈들 각각은 상기 제 1 롤러 및 상기 제 2 롤러 각각의 축에 대해 사선 방향으로 형성되는 태양 전지의 반도체 기판 에칭 장비. - 제 12 항에 있어서,
상기 제 1 방향의 홈들은 상기 제 1 롤러의 축과 나란한 방향으로 형성되고, 상기 제 2 방향의 홈들은 상기 제 2 롤러의 축과 수직한 방향으로 형성되는 것을 특징으로 하는 태양 전지의 반도체 기판 에칭 장비. - 제 12 항에 있어서,
상기 제 1 방향의 홈들 및 상기 제 2 방향의 홈들 각각의 최대폭은 0.1mm 내지 0.5mm 사이인 것을 특징으로 하는 태양 전지의 반도체 기판 에칭 장비. - 제 12 항에 있어서,
상기 제 1 방향의 홈들 사이의 간격 및 상기 제 2 방향의 홈들 사이의 간격은 0.1mm 내지 0.3mm 사이인 것을 특징으로 하는 태양 전지의 반도체 기판 에칭 장비.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110054970A KR101708240B1 (ko) | 2011-06-08 | 2011-06-08 | 태양 전지 및 그의 반도체 기판 에칭 장비 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110054970A KR101708240B1 (ko) | 2011-06-08 | 2011-06-08 | 태양 전지 및 그의 반도체 기판 에칭 장비 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120136014A true KR20120136014A (ko) | 2012-12-18 |
| KR101708240B1 KR101708240B1 (ko) | 2017-02-20 |
Family
ID=47903566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110054970A KR101708240B1 (ko) | 2011-06-08 | 2011-06-08 | 태양 전지 및 그의 반도체 기판 에칭 장비 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101708240B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087786A1 (ja) * | 2005-02-17 | 2006-08-24 | Mitsubishi Denki Kabushiki Kaisha | 太陽電池の製造方法 |
| JP2006295212A (ja) * | 1996-12-20 | 2006-10-26 | Mitsubishi Electric Corp | 太陽電池の製造方法及び半導体装置の製造方法 |
| JP2010177444A (ja) * | 2009-01-29 | 2010-08-12 | Kyocera Corp | 太陽電池素子および太陽電池素子の製造方法 |
-
2011
- 2011-06-08 KR KR1020110054970A patent/KR101708240B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006295212A (ja) * | 1996-12-20 | 2006-10-26 | Mitsubishi Electric Corp | 太陽電池の製造方法及び半導体装置の製造方法 |
| WO2006087786A1 (ja) * | 2005-02-17 | 2006-08-24 | Mitsubishi Denki Kabushiki Kaisha | 太陽電池の製造方法 |
| JP2010177444A (ja) * | 2009-01-29 | 2010-08-12 | Kyocera Corp | 太陽電池素子および太陽電池素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101708240B1 (ko) | 2017-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10680122B2 (en) | Solar cell and method for manufacturing the same | |
| JP5302414B2 (ja) | 太陽電池及びその製造方法 | |
| EP2219222B1 (en) | Solar cell and method for manufacturing the same | |
| KR101738000B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101630526B1 (ko) | 태양 전지 | |
| KR20120068203A (ko) | 태양 전지 및 그 제조 방법 | |
| KR101699312B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20120079592A (ko) | 태양전지 및 이의 제조 방법 | |
| KR20120079215A (ko) | 태양 전지 모듈 | |
| KR101146734B1 (ko) | 태양 전지 셀 및 이를 구비한 태양 전지 모듈 | |
| KR101925928B1 (ko) | 태양 전지 및 그의 제조 방법 | |
| KR101135585B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101155890B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101588458B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR20120009562A (ko) | 태양 전지 및 이의 제조 방법 | |
| CN107482074B (zh) | 电池片内置二极管结构及其制造工艺、太阳能组件 | |
| KR20190041989A (ko) | 태양 전지 제조 방법 및 태양 전지 | |
| KR101708240B1 (ko) | 태양 전지 및 그의 반도체 기판 에칭 장비 | |
| KR101209074B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101588457B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101976753B1 (ko) | 태양 전지 제조 방법 및 태양 전지 | |
| KR20170090781A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101307204B1 (ko) | 태양 전지 및 그 제조 방법 | |
| KR101190751B1 (ko) | 태양 전지 | |
| KR102120120B1 (ko) | 태양 전지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |