KR20120133594A - 비휘발성 메모리 장치의 동작방법 - Google Patents

비휘발성 메모리 장치의 동작방법 Download PDF

Info

Publication number
KR20120133594A
KR20120133594A KR1020110052321A KR20110052321A KR20120133594A KR 20120133594 A KR20120133594 A KR 20120133594A KR 1020110052321 A KR1020110052321 A KR 1020110052321A KR 20110052321 A KR20110052321 A KR 20110052321A KR 20120133594 A KR20120133594 A KR 20120133594A
Authority
KR
South Korea
Prior art keywords
soft program
voltage
word lines
memory cells
memory device
Prior art date
Application number
KR1020110052321A
Other languages
English (en)
Inventor
세이이치 아리토메
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110052321A priority Critical patent/KR20120133594A/ko
Priority to US13/353,429 priority patent/US9269441B2/en
Publication of KR20120133594A publication Critical patent/KR20120133594A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치의 동작방법이 제공된다. 본 발명의 비휘발성 메모리 장치의 동작방법은, 복수의 메모리 셀을 포함하는 셀 블록에 대하여 소거 동작을 수행하는 단계; 및 상기 메모리 셀을 포함하는 스트링의 워드라인을 2개 이상의 그룹으로 그룹핑(grouping)하고, 각 그룹의 워드라인에 연결된 메모리 셀에 대해 제2 소프트 프로그램 동작을 수행하는 단계를 포함한다.

Description

비휘발성 메모리 장치의 동작방법{OPERATING METHOD OF NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리 장치의 동작 방법에 관한 것으로, 보다 상세하게는 소거 동작 및 소프트 프로그램(Soft program On Chip, SOC) 동작을 포함하는 비휘발성 메모리 장치의 동작 방법에 관한 것이다.
비휘발성 메모리 장치는 전원 공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 장치이다.
비휘발성 메모리 장치는 프로그램 동작/소거 동작/리드 동작을 수행하는데, 특히, 낸드(NAND) 타입의 비휘발성 메모리 장치는 F-N 터널링(Fowler-Nordheim tunneling) 방식에 의하여 플로팅 게이트 전극 내에 전하를 주입하거나 방출시킴으로써 프로그램/소거 동작을 수행한다. 이때, 프로그램된 메모리 셀들은 양(+)의 문턱 전압을 갖게 되고, 소거된 메모리 셀들은 음(-)의 문턱 전압을 갖게 되는데, 이러한 문턱 전압 분포의 폭이 좁을수록 메모리 장치의 동작 특성이 향상된다.
이하, 도면을 참조하여 종래기술에 따른 비휘발성 메모리 장치 및 그 동작 방법과, 문제점에 대하여 살펴보기로 한다.
도 1은 종래기술에 따른 비휘발성 메모리 장치의 구성을 나타내는 도면이다.
도 1을 참조하면, 비휘발성 메모리 장치는 메모리 블록(100), 블록 스위치부(110), 고전압 스위치부(120), 벌크전압 생성부(130) 및 페이지 버퍼부(140)를 포함한다. 본 도면에서는 하나의 메모리 블록(100) 및 이에 대응되는 구성만을 도시하였으나, 비휘발성 메모리 장치에 복수의 메모리 블록 및 이들 각각에 대응하는 구성들이 포함됨은 물론이다.
메모리 블록(100)은 데이터를 저장하는 복수의 메모리 셀(MC), 메모리 셀(MC)을 선택하여 활성화하는 워드 라인(WL0~WLN), 메모리 셀(MC)의 데이터를 입출력하는 비트라인(BL0~BLM)을 포함하며, 서로 평행한 복수의 워드 라인(WL0~WLN)은 서로 평행한 복수의 비트라인(BL0~BLM)과 교차하여 배열된다. 여기서, 복수의 메모리 셀(MC)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 직렬 연결되어 스트링(string) 구조를 형성하고, 각 스트링의 일단은 대응하는 비트라인(BL0~BLM)에 연결되고, 각 스트링의 타단은 공통 소스라인(CSL)에 병렬로 연결된다. 복수의 드레인 선택 트랜지스터(DST)의 게이트는 드레인 선택 라인(DSL)에 연결되고, 복수의 소스 선택 트랜지스터(SST)의 게이트는 소스 선택 라인(SSL)에 연결된다. 또한, 복수의 메모리 셀(MC)의 게이트는 워드라인(WL0~WLM)에 연결되며, 동일한 워드라인에 연결된 메모리 셀들의 집합을 페이지(page)라 한다.
블록 스위치부(110)는 선택 신호(SELb)에 의해 선택되고, 선택된 블록 스위치부(110)는 선택 신호(SELb)에 따라 노드(BLKWL)를 하이 레벨로 구동하여 고전압 스위치부(120)를 활성화할 수 있다.
고전압 스위치부(120)는 복수개의 고전압 트랜지스터(SHT, HT, DHT)를 포함하며, 노드(BLKWL)의 전위에 따라 턴온(turn-on)되거나 턴오프(turn-off)되어 글로벌 워드 라인(GWL0~GWLN)과 로컬 워드라인(WL0~WLN)을 연결을 제어한다. 특히, 소거 동작시에는 접지 전압과 연결된 글로벌 워드라인(GWL0~GWLN)을 로컬 워드라인(WL0~WLN)과 연결시켜 로컬 워드라인(WL0~WLN)에 접지 전압을 인가한다.
벌크전압 생성부(130)는 프로그램/소거/리드 동작에 따라 벌크 전압(VBK)을 생성하여, 메모리 블록(100)의 벌크 예를 들어, p-웰에 인가한다. 특히, 소거 동작시에는 고전압을 생성하여 메모리 블록(100)의 벌크에 인가한다. 이와 같이 소거 동작시 벌크에 인가되는 고전압을 소거 전압이라 한다.
페이지 버퍼부(140)는 복수의 페이지 버퍼 회로(미도시됨)를 포함하며, 비트라인(BL)과 연결되어 프로그램 동작 또는 리드 동작을 수행한다. 페이지 버퍼부(140)의 구체적인 구성 및 동작은 이미 널리 알려져 있으므로 설명을 생략하기로 한다.
도 2는 종래기술에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면으로서, 특히 소거 동작 및 소프트 프로그램 동작을 설명하기 위한 도면이다.
먼저, 디코더에 소거 명령 및 소거 대상 메모리 블록(100)을 지정하는 어드레스가 입력되면(S210), 해당 블록 스위치부(110)가 선택되고 그에 따라 고전압 스위치부(120)가 활성화되어 메모리 블록(100)의 모든 워드라인(WL0~WLN)에 접지 전압이 인가된다.
이어서, 벌크전압 생성부(130)에 의해 생성된 소거 전압이 메모리 블록(100)의 벌크에 인가되고, 그에 따라 해당 메모리 블록(100)의 메모리 셀(MC)에 저장된 데이터가 소거된다(S220).
이어서, 페이지 버퍼부(140)의 리드 동작을 통해 해당 메모리 블록(100)의 모든 메모리 셀(MC)의 데이터가 소거되었는지 여부를 검증한다(S230).
검증 결과, 메모리 셀(MC) 중 하나라도 소거되지 않은 경우 소거 동작 실패로 판정되고, 상기 S220 단계를 반복 수행한다.
반면, 모든 메모리 셀(MC)의 데이터가 소거된 경우 즉, 소거 동작 성공으로 판정된 경우에는, 소거 동작이 종료되고 소프트 프로그램 동작(S240 및 S250)이 수행된다.
즉, 소거 동작이 종료되면, 메모리 블록(100)의 벌크에 접지 전압을 인가한 상태에서 워드라인(WL0~WLN)에 소프트 프로그램 전압을 인가함으로써 메모리 셀들(MC)에 대한 소프트 프로그램 동작을 수행한다(S240).
이어서, 소정 검증 전압을 기준으로 소프트 프로그램 동작에 대한 검증을 수행한다(S250). 즉, 소정 검증 전압은 음의 전압으로 약 -1V 내지 -2V일 수 있는데, 해당 메모리 블록(100)의 메모리 셀들(MC) 중에서 문턱전압이 소정 검증 전압까지 상승한 셀이 나타나는지 여부가 소프트 프로그램 검증의 대상이다.
검증 결과, 메모리 셀들(MC) 중에서 문턱전압이 소정 검증 전압까지 상승한 셀이 나타나지 않은 경우 즉, 소프트 프로그램 실패로 판정된 경우에는, 소프트 프로그램 전압을 일부 증가시켜 상기 S240 단계를 반복 수행한다.
반면, 메모리 셀들(MC) 중에서 문턱전압이 소정 검증 전압까지 상승한 셀이 나타난 경우 즉, 소프트 프로그램 성공으로 판정된 경우에는 소프트 프로그램을 종료한다.
여기서, 소프트 프로그램 동작을 수행하는 것은 다음과 같은 이유 때문이다. 위와 같은 소거 동작에 따르면, 소거 동작이 성공할 때까지 반복적으로 소거 동작을 수행하게 되는데, 이때 과도하게 소거된 셀이 발생할 수 있다. 과도하게 소거된 셀은 원하는 문턱 전압보다 과도하게 낮은 문턱 전압을 가지므로, 후속 프로그램 동작이 어려워진다. 따라서, 과도하게 소거된 셀들의 문턱 전압을 보정하기 위하여 소프트 프로그램을 수행하는 것이다. 이러한 소프트 프로그램 동작은 문턱 전압이 과도하게 낮은 셀의 문턱 전압을 높여주기 위한 것일 뿐, 셀을 프로그램 상태로 만들기 위한 것은 아니므로, 소프트 프로그램 전압은 일반적인 프로그램 전압보다 낮게 설정된다.
도 3은 종래기술에 따른 비휘발성 메모리 장치의 동작 방법의 문제점을 설명하기 위한 도면이다.
도 3을 참조하면, 소거 동작이 완료된 상태의 메모리 셀들의 문턱 전압 분포를 나타내는 곡선(E1)에 비하여 소프트 프로그램 동작이 완료된 상태의 메모리 셀들의 문턱 전압 분포를 나타내는 곡선(E2)은 우측으로 이동되어 있다. 이를 통하여, 소프트 프로그램에 의하여 메모리 셀의 문턱 전압이 상승됨을 알 수 있다.
그러나, 문턱 전압 상승과 별개로, 소프트 프로그램에 의하여 메모리 셀의 문턱 전압 분포의 폭(W1)을 감소시키는 데에는 한계가 있다. 이는 소프트 프로그램의 대상이 되는 메모리 셀들 각각은 위치에 따라 서로 다른 문턱 전압을 갖는 등 다양한 특성을 갖는데, 이러한 메모리 셀들 중 어느 하나의 셀의 문턱 전압이 검증 전압에 도달하면 소프트 프로그램 동작이 종료되기 때문이다.
이와 같이 소거 상태의 메모리 셀의 문턱 전압 분포의 폭(W1)이 넓으면 프로그램 상태의 메모리 셀의 문턱 전압 분포의 폭(PV1, PV2, PV3 참조) 또한 넓게 되고, 그에 따라 멀티 레벨 셀에서의 각 레벨들간 마진이 감소하는 등의 문제가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 소거 상태의 메모리 셀의 문턱 전압 분포의 폭을 줄일 수 있는 소거 동작 및 소프트 프로그램 동작을 수행하는 비휘발성 메모리 장치의 동작 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법은, 복수의 메모리 셀을 포함하는 셀 블록에 대하여 소거 동작을 수행하는 단계; 및 상기 메모리 셀을 포함하는 스트링의 워드라인을 2개 이상의 그룹으로 그룹핑(grouping)하고, 각 그룹의 워드라인에 연결된 메모리 셀에 대해 제2 소프트 프로그램 동작을 수행하는 단계를 포함한다.
본 발명의 비휘발성 메모리 장치의 동작 방법에 따르면, 소거 상태의 메모리 셀의 문턱 전압 분포의 폭을 줄일 수 있는 소거 동작 및 소프트 프로그램 동작을 수행할 수 있다.
도 1은 종래기술에 따른 비휘발성 메모리 장치의 구성을 나타내는 도면이다.
도 2는 종래기술에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 3은 종래기술에 따른 비휘발성 메모리 장치의 동작 방법의 문제점을 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 비휘발성 메모리 장치의 구성을 나타내는 도면이다.
도 5은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 도면이다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법으로 인한 효과를 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 8는 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면이다.
이하에서는 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위해서 표현된 것일 뿐, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명의 실시예들에 따른 비휘발성 메모리 장치의 동작방법은, 워드라인 그룹별로 소프트 프로그램 동작을 수행하는 것을 특징으로 한다. 하나의 스트링에서의 메모리 셀은 위치에 따라 다시 말하면, 메모리 셀이 연결된 워드라인에 따라 서로 다른 특성을 갖기 때문에, 워드라인 그룹별로 소프트 프로그램 동작을 수행함으로써 소거 상태에서의 메모리 셀들의 문턱 전압 분포의 폭을 좁힐 수 있다. 여기서, 워드라인을 그룹핑(grouping) 하는 방법 및 워드라인 그룹에 대하여 소프트 프로그램 동작을 수행하는 방법은 다양하게 변형될 수 있다. 이하의 실시예들을 통하여 더욱 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성을 나타내는 도면이다. 본 도면에서는 메모리 블록을 중심으로 도시하였으나, 이 메모리 블록에 요구되는 구성요소(예컨대, 페이지 버퍼)들이 구비될 수 있음은 물론이다. 또한, 본 도면에는 하나의 메모리 블록만을 도시하였으나, 비휘발성 메모리 장치에 이러한 메모리 블록이 복수개 포함되어 있음은 물론이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는 적어도 하나의 메모리 블록(400)을 포함한다. 메모리 블록(400)은 데이터를 저장하는 복수의 메모리 셀(MC), 메모리 셀(MC)을 선택하여 활성화하는 워드라인(WL0~WL63), 메모리 셀(MC)의 데이터를 입출력하기 위한 비트 라인(BL0~BLM)을 포함한다. 여기서, 복수의 메모리 셀(MC)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 직렬 연결되어 스트링 구조를 형성하고, 각 스트링의 일단은 대응하는 비트라인(BL0~BLM)에 연결되고, 각 스트링의 타단은 공통 소스라인(CSL)에 병렬로 연결된다. 복수의 드레인 선택 트랜지스터(DST)의 게이트는 드레인 선택 라인(DSL)에 연결되고, 복수의 소스 선택 트랜지스터(SST)의 게이트는 소스 선택 라인(SSL)에 연결된다. 또한, 복수의 메모리 셀(MC)의 게이트는 워드라인(WL0~WL63)에 연결되며, 동일한 워드라인에 연결된 메모리 셀들의 집합을 페이지라 한다.
본 실시예에서는 메모리 블록(400)에 포함되는 워드라인(WL0~WL63)의 개수가 64개인 경우, 즉, 각 스트링에 포함되는 메모리 셀(MC)의 개수가 64개인 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 워드라인의 개수는 16개, 32개 등으로 다양하게 변형될 수 있다.
이와 같은 비휘발성 메모리 장치에서의 소거 동작 및 소프트 프로그램 동작을 도 4 및 이하의 도 5 내지 도 9를 함께 참조하여 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 도면으로, 특히 소거 동작 및 소프트 프로그램 동작을 설명하기 위한 도면이다.
먼저, 디코더에 소거 명령 및 소거 대상 메모리 블록(400)을 지정하는 어드레스가 입력되면(S510), 해당 메모리 블록(400)의 워드라인(WL0~WL63)에 접지 전압이 인가되고, 벌크에 소거 전압이 인가되어, 메모리 블록(400)의 메모리 셀(MC)에 저장된 데이터가 소거된다(S511).
이때, 소거 전압은 ISPE(Incremental Step Pulse Erase) 방식에 의하여 인가될 수 있다. 즉, 소거 전압은 후술하는 소거 검증 결과에 따라 소거 동작이 성공할 때까지 일정 레벨씩 증가되어 인가될 수 있다. 이를 위하여 도시되지 않은 벌크전압 생성부는 펄스 형태의 소거 전압을 생성할 수 있다. 최초의 소거 전압은 약 18 내지 20V일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이어서, 비트라인(BL0~BLM)에 연결된 도시되지 않은 페이지 버퍼부의 리드 동작을 통해 해당 메모리 블록(400)의 모든 메모리 셀(MC)의 데이터가 소거되었는지 여부를 검증한다(S512). 예를 들어, 특정 스트링에 대하여 소거 여부를 검증할 때, 각 워드라인(WL0~WL63)에 예컨대, 접지 전압을 인가하고, 프리차지된 비트라인(BL0~BLM)과 스트링을 연결시켜 비트라인(BL0~BLM)에서 스트링으로 이어지는 전류 경로가 형성되는지 여부를 평가한다. 하나의 메모리 셀(MC)이라도 소거되지 않고 접지 전압 이상으로 프로그램된 경우에는 전류 경로가 형성되지 않는다.
검증 결과, 메모리 셀(MC) 중 하나라도 소거되지 않은 경우 소거 동작 실패로 판정되고, 상기 S511 단계를 반복 수행한다. 이때, ISPE 방식에 따라 일정 레벨만큼 증가된 소거 전압을 인가할 수 있음은 전술하였다.
반면, 모든 메모리 셀(MC)의 데이터가 소거된 경우 즉, 소거 동작 성공으로 판정된 경우에는, 소거 동작이 종료되고 후술하는 소프트 프로그램 동작(S521 내지 S562 참조)이 시작된다.
본 실시예의 소프트 프로그램 동작은 모든 메모리 셀(MC)에 대해 수행되는 제1 소프트 프로그램 동작(S521 및 S522)과, 제1 소프트 프로그램 수행 후의 메모리 셀(MC)에 대해 워드라인 그룹별로 수행되는 제2 소프트 프로그램 동작(S531 내지 S562)을 포함한다.
제1 소프트 프로그램 동작을 보다 구체적으로 설명하면, 소거 동작이 종료되면, 메모리 블록(400)의 벌크에 접지 전압을 인가한 상태에서 메모리 블록(400)에 포함되는 모든 워드라인(WL0~WL63)에 소프트 프로그램 전압을 인가함으로써, 워드라인(WL0~WL63)에 연결된 모든 메모리 셀(MC)에 대해 소프트 프로그램 동작을 수행한다(S521).
이때, 소프트 프로그램 전압은 ISPE(Incremental Step Pulse Erase) 방식에 의하여 인가될 수 있다. 즉, 소프트 프로그램 전압은 후술하는 소프트 프로그램 검증 결과에 따라 소프트 프로그램 동작이 성공할 때까지 일정 레벨씩 증가되어 인가될 수 있다. 최초의 소프트 프로그램 전압은 예컨대, 10 내지 12V일 수 있고 18V까지 증가할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
이어서, 해당 메모리 블록(400)의 워드라인(WL0~WL63)에 접지 전압이 인가된 상태에서, 소정 검증 전압(예컨대, -1 내지 -2V의 음전압)을 기준으로 소프트 프로그램 동작에 대한 검증을 수행한다(S522). 즉, 모든 메모리 셀(MC) 중 문턱 전압이 검증 전압까지 상승한 셀이 나타나는지 여부가 판단된다.
검증 결과, 메모리 셀들(MC) 중에서 문턱전압이 소정 검증 전압까지 상승한 셀이 나타나지 않은 경우 즉, 소프트 프로그램 실패로 판정된 경우에는, 소프트 프로그램 전압을 일부 증가시켜 상기 S521 단계를 반복 수행한다.
반면, 메모리 셀들(MC) 중에서 문턱전압이 소정 검증 전압까지 상승한 셀이 나타난 경우 즉, 소프트 프로그램 성공으로 판정된 경우에는 제1 소프트 프로그램 동작은 종료되고, 제2 소프트 프로그램 동작이 수행된다.
전술한 바와 같이, 제2 소프트 프로그램 동작은 제1 소프트 프로그램 후의 메모리 셀(MC)에 대해 수행되되, 해당 메모리 블록(400)에 포함되는 워드라인(WL0~WL63)을 몇 개의 그룹으로 그룹핑한 후, 각각의 워드라인 그룹에 소프트 프로그램 전압을 인가하고 검증하는 방식으로 수행된다. 이러한 경우, 위치에 따른 메모리 셀 특성의 다양성으로 제1 소프트 프로그램 수행시에는 소프트 프로그램되지 않았던 일부 메모리 셀이 제2 소프트 프로그램 수행시 소프트 프로그램되어 그 문턱 전압이 상승할 수 있다. 그에 따라, 제2 소프트 프로그램 후의 메모리 셀들의 문턱 전압 분포의 폭은 좁아질 수 있다.
본 실시예의 경우, 워드라인(WL0~WL63)을 4개의 그룹(WL0~WL15, WL16~WL31, WL32~WL47, WL48~WL63)으로 그룹핑하고, 각 그룹에 동일한 개수 즉, 16개의 워드라인이 포함되고, 이들 16개의 워드라인은 순차적으로 배열된 워드라인인 것을 예시하고 있다. 또한, 각 그룹에 대하여 소스 선택 라인(SSL)에 가까운 그룹부터 순차적으로 소프트 프로그램 전압 인가 및 검증을 수행하는 경우를 예시하고 있다. 본 실시예의 제2 소프트 프로그램 동작을 보다 구체적으로 설명하면 아래와 같다.
우선, 제1 그룹의 워드 라인(WL0~WL15)에 소프트 프로그램 전압을 인가하여 제1 그룹의 워드라인(WL0~WL15)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한다(S531). 이때, 나머지 워드라인(WL16~WL63)에는 예컨대, 6V 내지 8V의 패스 전압이 인가될 수 있다.
이어서, 소정 검증 전압을 기준으로 소프트 프로그램 동작을 검증한다(S532). 즉, 제1 그룹의 워드 라인(WL0~WL15)에 연결된 메모리 셀들(MC) 중 문턱 전압이 검증 전압까지 상승한 셀이 나타나는지 여부가 판단된다. 이때, 제1 그룹의 워드 라인(WL0~WL15)에만 예컨대, 접지 전압이 인가되고, 나머지 워드라인(WL16~WL63)에는 예컨대, 6V 내지 8V의 패스전압이 인가될 수 있다.
검증 결과, 제1 그룹의 워드 라인(WL0~WL15)에 연결된 메모리 셀들(MC) 중에서 문턱 전압이 검증 전압까지 상승한 셀이 나타나지 않는 경우, 소프트 프로그램 동작은 실패로 판정되며, 소프트 프로그램 전압을 일부 증가시켜 상기 S531 단계를 반복 수행한다.
반면, 제1 그룹의 워드 라인(WL0~WL15)에 연결된 메모리 셀들(MC) 중 문턱 전압이 검증 전압까지 상승한 셀이 나타난 경우 즉, 소프트 프로그램 성공으로 판정된 경우, 제1 그룹에 대한 소프트 프로그램은 종료되고, 다음 그룹을 대상으로 하는 소프트 프로그램이 수행된다. 즉, 제2 그룹의 워드 라인(WL16~WL31)에 소프트 프로그램 전압을 인가하여 제2 그룹의 워드라인(WL16~WL31)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한다(S541). 여기서, 제2 그룹의 워드라인(WL16~WL31)에 연결된 메모리 셀들(MC)에 대한 소프트 프로그램 방법은 제1 그룹에서 설명한 것과 동일하다. 즉, 소프트 프로그램 대상 그룹에 속하는 워드라인(WL16~WL31)에는 소프트 프로그램 전압이 인가되고, 나머지 그룹의 워드라인(WL0~WL15 및 WL32~WL63)에는 예컨대, 6V 내지 8V의 패스 전압이 인가되는 것이다. 이는, 후술하는 제3 그룹의 소프트 프로그램 및 제4 그룹의 소프트 프로그램 시에도 마찬가지이므로, 이하에서는 상세한 설명을 생략하기로 한다.
이어서, 소정 검증 전압을 기준으로 소프트 프로그램 동작을 검증한다(S542). 즉, 제2 그룹의 워드 라인(WL16~WL31)에 연결된 메모리 셀들(MC) 중 문턱 전압이 검증 전압까지 상승한 셀이 나타나는지 여부가 판단된다. 여기서, 제2 그룹의 워드라인(WL16~WL31)에 연결된 메모리 셀들(MC)에 대한 소프트 프로그램 검증 방법은 제1 그룹에서 설명한 것과 동일하다. 즉, 소프트 프로그램 대상 그룹에 속하는 워드라인(WL16~WL31)에는 예컨대, 접지 전압이 인가되고, 나머지 그룹의 워드라인(WL0~WL15 및 WL32~WL63)에는 예컨대, 6V 내지 8V의 패스 전압이 인가되는 것이다. 이는, 후술하는 제3 그룹의 소프트 프로그램 검증 및 제4 그룹의 소프트 프로그램 검증 시에도 마찬가지이므로, 이하에서는 상세한 설명을 생략하기로 한다.
검증 결과, 제2 그룹의 워드 라인(WL16~WL31)에 연결된 메모리 셀들(MC) 중에서 문턱 전압이 검증 전압까지 상승한 셀이 없는 경우, 소프트 프로그램 동작은 실패로 판정되며, 소프트 프로그램 전압을 일부 증가시켜 상기 S541 단계를 반복 수행한다.
반면, 제2 그룹의 워드 라인(WL16~WL31)에 연결된 메모리 셀들(MC) 중 문턱 전압이 검증 전압까지 상승한 셀이 나타난 경우, 즉, 소프트 프로그램 성공으로 판정된 경우, 제2 그룹에 대한 소프트 프로그램은 종료되고, 다음 그룹을 대상으로 하는 소프트 프로그램이 수행된다. 즉, 제3 그룹의 워드라인(WL32~WL47)에 소프트 프로그램 전압을 인가하여 제3 그룹의 워드라인(WL32~WL47)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한다(S551).
이어서, 제3 그룹의 워드라인(WL32~WL47)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 검증 동작을 수행한다(S552).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S551 단계를 반복하고, 소프트 프로그램 성공으로 판정되면, 제4 그룹의 워드 라인(WL48~WL63)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한다(S561).
이어서, 제4 그룹의 워드 라인(WL48~WL63)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 검증 동작을 수행한다(S562).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S561 단계를 반복하고, 소프트 프로그램 성공으로 판정되면 제2 소프트 프로그램 동작이 종료한다.
이러한 본 발명의 일 실시예에 따르면, 소거 상태의 메모리 셀의 문턱 전압 분포의 폭을 줄일 수 있다. 이에 대하여는 이하의 도 6을 참조하여 보다 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법으로 인한 효과를 설명하기 위한 도면이다.
도 6을 참조하면, 소거 동작이 완료된 상태의 메모리 셀들의 문턱 전압 분포를 나타내는 곡선(E1')에 비하여 제1 및 제2 소프트 프로그램 동작이 완료된 상태의 메모리 셀들의 문턱 전압 분포를 나타내는 곡선(E2')은 우측으로 이동되어 있음을 알 수 있다. 게다가, 곡선 E2'를 살펴보면, 제1 및 제2 소프트 프로그램 동작이 완료된 상태의 메모리 셀들의 문턱 전압 분포의 폭(W1')이 종래에 비하여 감소되었음을 알 수 있다. 그에 따라, 프로그램 상태의 메모리 셀의 문턱 전압 분포의 폭(PV1', PV2', PV3') 또한 감소되어, 각 상태 사이의 마진을 확보할 수 있다.
이는, 워드라인을 그룹핑하고 각 워드라인 그룹별로 제2 소프트 프로그램 동작을 수행하는 경우, 제1 소프트 프로그램 동작시 소프트 프로그램되지 않았던 메모리 셀도 소프트 프로그램될 수 있기 때문이다. 다시 말하면, 과도하게 소거된 메모리 셀이 소프트 프로그램 동작시 소프트 프로그램되지 않고 누락되는 확률을 줄일 수 있다. 따라서, 전체적으로 소거 상태의 문턱 전압 분포의 폭이 감소하는 효과가 있다.
도 7은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면이다. 본 실시예를 설명함에 있어, 전술한 실시예와 동일하거나 또는 유사한 부분에 대하여는 그 상세한 설명을 생략하기로 한다.
먼저, 소거 명령 및 소거 대상 메모리 블록(400)을 지정하는 어드레스가 입력되면(S710), 해당 메모리 블록(400)의 벌크에 소거 전압이 인가되어 메모리 블록(400)의 메모리 셀(MC)에 저장된 데이터가 소거된다(S711).
이어서, 해당 메모리 블록(400)의 모든 메모리 셀(MC)의 데이터가 소거되었는지 여부를 검증한다(S712).
검증 결과, 소거 동작 실패로 판정된 경우에는 상기 S711 단계를 반복 수행한다.
반면, 소거 동작 성공으로 판정된 경우에는, 소거 동작이 종료되고, 후술하는 소프트 프로그램 동작(S721 내지 S782 참조)이 수행된다.
본 실시예의 소프트 프로그램 동작은 모든 메모리 셀(MC)에 대해 수행되는 제1 소프트 프로그램 동작(S721 및 S722)과, 제1 소프트 프로그램 수행 후의 메모리 셀(MC)에 대해 워드라인 그룹별로 수행되는 제2 소프트 프로그램 동작(S731 내지 S742)과, 제2 소프트 프로그램 수행 후의 메모리 셀(MC)에 대해 워드라인 그룹 각각을 다시 둘 이상의 서브 그룹으로 나누어 서브 그룹별로 수행되는 제3 소프트 프로그램 동작(S751 내지 S782)을 포함한다.
제1 소프트 프로그램 동작은 전술한 바와 같다. 즉, 워드라인(WL0~WL63)에 연결된 모든 메모리 셀(MC)에 대해 소프트 프로그램이 수행되고(S721), 워드라인(WL0~WL63)에 연결된 모든 메모리 셀(MC)에 대해 소프트 프로그램 검증이 수행된다(S722). 검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S721 단계를 반복하고, 소프트 프로그램 성공으로 판정되면 제1 소프트 프로그램 동작은 종료되고 제2 소프트 프로그램 동작이 수행된다.
제2 소프트 프로그램 동작은 제1 소프트 프로그램 후의 메모리 셀(MC)에 대해 수행되되, 해당 메모리 블록(400)에 포함되는 워드라인(WL0~WL63)을 몇 개의 그룹으로 그룹핑한 후, 각각의 워드라인 그룹에 소프트 프로그램 전압을 인가하고 검증하는 방식으로 수행됨은 전술한 바와 같다. 본 실시예의 경우, 워드라인(WL0~WL31)을 2개의 그룹(WL0~WL31, WL32~WL63)으로 그룹핑하고, 각 그룹에 동일한 개수 즉, 32개의 워드라인이 포함되고, 이들 32개의 워드라인은 순차적으로 배열된 것임을 예시하고 있다. 또한, 각 그룹에 대하여 소스 선택 라인(SSL)에 가까운 워드라인 그룹부터 순차적으로 소프트 프로그램 전압 인가 및 검증을 수행하는 경우를 예시하고 있다. 본 실시예의 제2 소프트 프로그램 동작을 보다 구체적으로 설명하면 아래와 같다.
우선, 제1 그룹의 워드 라인(WL0~WL31)에 연결된 메모리 셀들(MC)에 대하여 소프트 프로그램 동작을 수행한 후(S731), 이를 검증한다(S732).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S731 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제2 그룹의 워드라인 (WL32~WL63)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한 후(S741), 이를 검증한다(S742).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S741 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제2 소프트 프로그램 동작이 종료하고, 제3 소프트 프로그램 동작이 수행된다.
전술한 바와 같이, 제3 프로그램 동작은, 제2 소프트 프로그램 수행 후의 메모리 셀(MC)에 대해 수행되되, 워드라인 그룹 각각을 다시 둘 이상의 서브 그룹으로 그룹핑한 후,각각의 서브 그룹에 대해 소프트 프로그램 전압을 인가하고 검증하는 방식으로 수행된다. 이러한 경우, 제1 및 제2 소프트 프로그램 수행시 소프트 프로그램되지 않았던 일부 메모리 셀이 제3 소프트 프로그램 수행시 소프트 프로그램되어 그 문턱 전압이 상승할 수 있다. 그에 따라, 제3 소프트 프로그램 후의 메모리 셀들의 문턱 전압의 폭은 더욱 좁아질 수 있다. 본 실시예의 경우, 제1 그룹의 워드라인(WL0~WL31)을 2개의 서브 그룹(WL0~WL15, WL16~WL31)으로 그룹핑하고, 제2 그룹의 워드라인(WL32~WL63)을 2개의 서브 그룹(WL32~WL47, WL48~WL63)으로 그룹핑하고, 각 서브 그룹에 동일한 개수 즉, 16개의 워드라인이 포함되고, 이들 16개의 워드라인은 순차적으로 배열된 것임을 예시하고 있다. 또한, 각 서브 그룹에 대하여 소스 선택 라인(SSL)에 가까운 서브 그룹부터 순차적으로 소프트 프로그램 전압 인가 및 검증을 수행하는 경우를 예시하고 있다. 본 실시예의 제3 소프트 프로그램 동작을 보다 구체적으로 설명하면 아래와 같다.
우선, 제1 서브 그룹의 워드 라인(WL0~WL15)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한 후(S751), 이를 검증한다(S752).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S751 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제2 서브 그룹의 워드 라인(WL16~WL31)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한 후(S761), 이를 검증한다(S762).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S761 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제3 서브 그룹의 워드 라인(WL32~WL47)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한 후(S771), 이를 검증한다(S772).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S771 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제4 서브 그룹의 워드 라인(WL48~WL63)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램 동작을 수행한 후(S781), 이를 검증한다(S782).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S781 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제3 소프트 프로그램 동작이 종료한다.
도 8는 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면이다. 본 실시예를 설명함에 있어, 전술한 실시예와 동일하거나 또는 유사한 부분에 대하여는 그 상세한 설명을 생략하기로 한다.
먼저, 소거 명령 및 소거 대상 메모리 블록(400)을 지정하는 어드레스가 입력되면(S810), 해당 메모리 블록(400)의 벌크에 소거 전압이 인가되어 메모리 블록(400)의 메모리 셀(MC)에 저장된 데이터가 소거된다(S811).
해당 메모리 블록(400)의 모든 메모리 셀(MC)의 데이터가 소거되었는지 여부를 검증한다(S812).
검증 결과, 소거 동작 실패로 판정된 경우에는 상기 S811 단계를 반복 수행한다.
반면, 소거 동작 성공으로 판정된 경우에는, 소거 동작이 종료되고, 후술하는 소프트 프로그램 동작(S821 내지 S862)가 수행된다.
본 실시예의 소프트 프로그램 동작은 모든 메모리 셀(MC)에 대해 수행되는 제1 소프트 프로그램 동작(S821 및 S822)과, 제1 소프트 프로그램 수행 후의 메모리 셀(MC)에 대해 워드라인 그룹별로 수행되는 제2 소프트 프로그램 동작(S831 내지 S862)를 포함함은 도 5의 실시예와 동일하나, 제2 소프트 프로그램 동작시의 구체적인 워드라인 그룹핑 방법이 도 5의 실시예와 상이하다. 해당 부분에서 상세히 설명한다.
제1 소프트 프로그램 동작은 전술한 바와 같다. 즉, 워드라인(WL0~WL63)에 연결된 모든 메모리 셀(MC)에 대해 소프트 프로그램이 수행되고(S821), 워드라인(WL0~WL63)에 연결된 모든 메모리 셀(MC)에 대해 소프트 프로그램 검증이 수행된다(S822). 검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S821 단계를 반복하고, 소프트 프로그램 성공으로 판정되면 제1 소프트 프로그램 동작은 종료되고 제2 소프트 프로그램 동작이 수행된다.
제2 소프트 프로그램 동작은 제1 소프트 프로그램 후의 메모리 셀(MC)에 대해 수행되되, 해당 메모리 블록(400)에 포함되는 워드라인(WL0~WL63)을 몇 개의 그룹으로 그룹핑한 후, 각각의 워드라인 그룹에 소프트 프로그램 전압을 인가하고 검증하는 방식으로 수행됨은 전술한 바와 같다. 본 실시예의 경우 워드라인(WL0~WL63)을 4개의 그룹((WL0, WL63), (WL1, WL62), (WL2, WL3, WL60, WL61), WL4~WL59))으로 그룹핑하되 양 선택 라인(DSL, SSL)으로부터의 거리에 따라 그룹핑하고, 각 그룹에 서로 다른 개수 즉, 2, 2, 4, 56의 워드라인이 포함되는 경우를 예시하였다. 또한, 각 그룹에 대하여 양 선택 라인(DSL, SSL)에 가까운 워드라인 그룹부터 순차적으로 소프트 프로그램 전압 인가 및 검증을 수행하는 경우를 예시하고 있다. 이와 같이 그룹핑한 것은 메모리 셀(MC)이 연결된 워드라인이 드레인 선택 라인(DSL) 또는 소스 선택 라인(SSL)에 가까울수록 즉, 메모리 블록(400)의 양 가장자리에 위치할수록 메모리 셀(MC)의 특성이 상이해지기 때문이다. 따라서, 이러한 메모리 셀(MC)의 특성을 고려하여 가장자리의 워드라인들을 함께 그룹핑하고, 중앙의 워드라인들을 함께 그룹핑하는 방식을 취할 수 있다. 본 실시예의 제2 소프트 프로그램 동작을 보다 구체적으로 설명하면 아래와 같다.
우선, 제1 그룹의 워드 라인(WL0, WL63)에 연결된 메모리 셀들(MC)에 대하여 소프트 프로그램 동작을 수행한 후(S831), 이를 검증한다(S832).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S831 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제2 그룹의 워드 라인(WL1, WL62)에 연결된 메모리 셀들(MC)에 대해 소프트 프로그램을 수행하고(S841), 이를 검증한다(S842).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S841 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면, 제3 그룹의 워드 라인(WL2, WL3, WL60, WL61)에 대하여 소프트 프로그램을 수행하고(S851), 이를 검증한다(S852).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S851 단계를 반복한다.
반면, 소프트 프로그램 성공으로 판정되면 제4 그룹의 워드라인(WL4~WL59)에 대해 소프트 프로그램을 수행하고(S861), 이를 검증한다(S862).
검증 결과, 소프트 프로그램 실패로 판정되면 소프트 프로그램 전압을 일부 증가시켜 상기 S861 단계를 반복하고, 소프트 프로그램 성공으로 판정되면 제2 소프트 프로그램 동작이 종료한다.
본 실시예에 의하면, 셀 특성이 유사한 메모리 셀끼리 그룹핑하고 이에 대해 소프트 프로그램 동작을 수행함으로써, 소프트 프로그램 동작의 효율성을 보다 높일 수 있다. 전술한 바와 같이, 메모리 셀 특성은 스트링에서의 위치에 따라 영향을 크게 받으므로, 이러한 위치를 고려하여 메모리 셀들을 그룹핑한다.
도 9는 본 발명의 또다른 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 도면이다. 본 실시예를 설명함에 있어, 전술한 실시예와 동일하거나 또는 유사한 부분에 대하여는 그 상세한 설명을 생략하기로 한다.
도 5의 실시예와 비교할 때, 본 실시예는 소거 동작 및 검증을 수행한 후, 모든 메모리 셀(MC)에 대해 행하여지는 제1 소프트 프로그램을 건너뛰고 워드라인 그룹에 대해 행하여지는 제2 소프트 프로그램을 수행한다는 점에서 차이가 있다. 즉, 본 실시예의 제2 소프트 프로그램은 소거 동작이 수행된 후의 메모리 셀(MC)에 대해 수행되되 워드라인 그룹별로 수행된다. 구체적으로 설명하면 아래와 같다.
먼저, 소거 명령 및 소거 대상 메모리 블록(400)을 지정하는 어드레스가 입력되면(S910), 해당 메모리 블록(400)의 벌크에 소거 전압이 인가되어 메모리 블록(400)의 메모리 셀(MC)에 저장된 데이터가 소거된다(S911).
이어서, 해당 메모리 블록(400)의 모든 메모리 셀(MC)의 데이터가 소거되었는지 여부를 검증한다(S912).
검증 결과, 소거 동작 실패로 판정된 경우에는 상기 S911 단계를 반복 수행한다.
반면, 소거 동작 성공으로 판정된 경우에는, 소거 동작이 종료되고, 후술하는 제2 소프트 프로그램 동작(S921 내지 S952 참조)이 수행된다.
제2 소프트 프로그램 동작을 위한 워드라인 그룹핑 방법 및 소프트 프로그램 방법은 도 5에서 설명한 것과 실질적으로 동일하므로 그 상세한 설명을 생략한다.
이상으로 본 발명의 다양한 실시예들을 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 본 발명은, 워드라인을 그룹핑하고, 각 워드라인 그룹에 대해 소프트 프로그램 동작을 수행하는 경우에 모두 적용될 수 있다.
예를 들어, 워드라인의 개수는 16개, 32개 등으로 다양하게 변형될 수 있다.
또한, 도 5 또는 도 9의 실시예에서, 제2 소프트 프로그램을 위한 워드라인 그룹의 개수는 4개였으나, 이 그룹의 개수는 2개 이상이면 어느 것이든 무방하다.
또한, 도 5 또는 도 9의 실시예에서, 제2 소프트 프로그램시 각 워드라인 그룹에 속하는 워드라인의 개수가 동일한 경우가 예시되었으나, 각 워드라인에 속하는 워드라인 개수는 다를 수도 있고, 1개 이상이면 무방하다.
또한, 도 5, 도 7 또는 도 9의 실시예에서, 각 워드라인 그룹에 속하는 워드라인은 서로 인접한 것 다시 말하면 순차적으로 배열된 것인 경우가 예시되었으나, 그렇지 않을 수도 있다. 예를 들어, 짝수번째의 워드라인끼리 그룹핑하고 홀수번째의 워드라인끼리 그룹핑하는 경우 또는 도 8의 실시예의 경우가 그러하다.
또한, 도 7의 실시예에서, 제3 소프트 프로그램시 각 워드라인 그룹에 속하는 서브 그룹의 개수는 2개씩이었으나, 이 서브 그룹의 개수는 다양하게 변형될 수 있다. 또한, 서브 그룹에 속하는 워드라인의 개수나 배열 방법 역시 다양하게 변형될 수 있다.
또한, 도 8의 실시예에서, 위치에 따라 워드라인이 4개의 그룹((WL0, WL63), (WL1, WL62), (WL2, WL3, WL60, WL61), WL4~WL59))으로 그룹핑된 경우를 예시하나, 그룹의 개수나, 그룹에 속하는 워드라인의 개수, 배열 등은 다양하게 변형될 수 있다. 예를 들어, 워드라인이 3개의 그룹((WL0, WL63), (WL1, WL2, WL61, WL62), (WL3~WL60))으로 그룹핑되는 경우가 그러하다.
마지막으로 모든 실시예에서, 제1 소프트 프로그램이 생략될 수 있다. 또는 모든 실시예에서 제3 소프트 프로그램이 더 수행될 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
400: 메모리 블록 WL0~WL63: 워드라인
BL0~BLM: 비트라인 DSL: 드레인 선택 라인
SSL: 소스 선택 라인 CSL: 공통 소스 라인
MC: 메모리 셀 DST: 드레인 선택 트랜지스터
SST: 소스 선택 트랜지스터

Claims (11)

  1. 복수의 메모리 셀을 포함하는 셀 블록에 대하여 소거 동작을 수행하는 단계; 및
    상기 메모리 셀을 포함하는 스트링의 워드라인을 2개 이상의 그룹으로 그룹핑(grouping)하고, 각 그룹의 워드라인에 연결된 메모리 셀에 대해 제2 소프트 프로그램 동작을 수행하는 단계를 포함하는
    비휘발성 메모리 장치의 동작방법.
  2. 제1항에 있어서,
    상기 소거동작을 수행하는 단계 후 및 상기 제2 소프트 프로그램 동작을 수행하는 단계 전에,
    상기 스트링의 모든 메모리 셀에 대하여 제1 소프트 프로그램 동작을 수행하는 단계를 더 포함하는
    비휘발성 메모리 장치의 동작방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 소프트 프로그램 동작을 수행하는 단계 후에,
    상기 그룹 중 적어도 하나의 그룹에 속하는 워드라인을 2개 이상의 서브 그룹으로 그룹핑하고, 각 서브 그룹의 워드라인에 연결된 메모리 셀에 대해 제3 소프트 프로그램 동작을 수행하는 단계를 더 포함하는
    비휘발성 메모리 장치의 동작 방법.
  4. 제1 항에 있어서,
    상기 각 그룹의 워드라인은, 동일한 개수를 갖는
    비휘발성 메모리 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 그룹핑은, 일측의 선택 라인과 타측의 선택 라인 사이에 배열된 두개 이상의 워드라인에 대해 수행되고,
    상기 그룹은 일측의 선택 라인부터 순차적으로 배열되는
    비휘발성 메모리 장치의 동작방법.
  6. 제5항에 있어서,
    상기 제2 소프트 프로그램 동작을 수행하는 단계는,
    일측의 선택 라인에 가까운 그룹부터 순차적으로 소프트 프로그램하는
    비휘발성 메모리 장치의 동작방법.
  7. 제1항에 있어서,
    상기 그룹핑은, 일측의 선택 라인과 타측의 선택 라인 사이에 배열된 두개 이상의 워드라인에 대해 수행되고,
    상기 그룹은, 양측의 선택 라인으로부터 워드라인까지의 거리에 따라 배열되는
    비휘발성 메모리 장치의 동작방법.
  8. 제7항에 있어서,
    상기 제2 소프트 프로그램 동작을 수행하는 단계는,
    양측의 선택 라인에 가까운 그룹부터 순차적으로 소프트 프로그램하는
    비휘발성 메모리 장치의 동작방법.
  9. 제3항에 있어서,
    상기 각 서브 그룹의 워드라인은, 동일한 개수를 갖는
    비휘발성 메모리 장치의 동작 방법.
  10. 제3항에 있어서,
    상기 각 서브 그룹은, 일측의 선택 라인부터 순차적으로 배열되는
    비휘발성 메모리 장치의 동작방법.
  11. 제10항에 있어서,
    상기 제3 소프트 프로그램 동작을 수행하는 단계는,
    일측의 선택 라인에 가까운 서브 그룹부터 순차적으로 소프트 프로그램하는
    비휘발성 메모리 장치의 동작방법.
KR1020110052321A 2011-05-31 2011-05-31 비휘발성 메모리 장치의 동작방법 KR20120133594A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110052321A KR20120133594A (ko) 2011-05-31 2011-05-31 비휘발성 메모리 장치의 동작방법
US13/353,429 US9269441B2 (en) 2011-05-31 2012-01-19 Method for operating non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052321A KR20120133594A (ko) 2011-05-31 2011-05-31 비휘발성 메모리 장치의 동작방법

Publications (1)

Publication Number Publication Date
KR20120133594A true KR20120133594A (ko) 2012-12-11

Family

ID=47261581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052321A KR20120133594A (ko) 2011-05-31 2011-05-31 비휘발성 메모리 장치의 동작방법

Country Status (2)

Country Link
US (1) US9269441B2 (ko)
KR (1) KR20120133594A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466381B2 (en) 2014-02-03 2016-10-11 SK Hynix Inc. Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120133845A (ko) * 2011-06-01 2012-12-11 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작방법
US9070421B2 (en) * 2012-01-16 2015-06-30 Hynix Semiconductor Inc. Page buffer circuit and nonvolatile memory device having the same
JP2016540287A (ja) 2013-10-18 2016-12-22 ノキア テクノロジーズ オサケユイチア 電子デバイスにおけるアプリケーションを動作させ、許可をモニタリングする方法とシステム
CN103606383A (zh) * 2013-11-11 2014-02-26 广东博观科技有限公司 一种自适应的芯片擦除字线分组的装置和方法
US10325657B2 (en) * 2017-01-25 2019-06-18 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of programming the same
KR102400098B1 (ko) 2017-01-25 2022-05-23 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 프로그램 방법
KR102395196B1 (ko) 2017-10-17 2022-05-06 삼성전자주식회사 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US20240170076A1 (en) * 2022-11-17 2024-05-23 Macronix International Co., Ltd. Memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323554B1 (ko) * 1997-05-14 2002-03-08 니시무로 타이죠 불휘발성반도체메모리장치
US6442074B1 (en) * 2001-02-28 2002-08-27 Advanced Micro Devices, Inc. Tailored erase method using higher program VT and higher negative gate erase
US6515910B1 (en) * 2001-03-06 2003-02-04 Aplus Flash Technology Inc. Bit-by-bit Vt-correction operation for nonvolatile semiconductor one-transistor cell, nor-type flash EEPROM
US7499338B2 (en) * 2006-10-13 2009-03-03 Sandisk Corporation Partitioned soft programming in non-volatile memory
KR100891406B1 (ko) 2007-01-23 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 소자의 소거 방법
US7633813B2 (en) * 2007-01-23 2009-12-15 Hynix Semiconductor Inc. Method of performing an erase operation in a non-volatile memory device
KR100910853B1 (ko) 2007-03-29 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100932367B1 (ko) * 2007-11-09 2009-12-18 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소프트 프로그램 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466381B2 (en) 2014-02-03 2016-10-11 SK Hynix Inc. Semiconductor device

Also Published As

Publication number Publication date
US20120307565A1 (en) 2012-12-06
US9269441B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
KR20120133594A (ko) 비휘발성 메모리 장치의 동작방법
US8654588B2 (en) Method of soft programming semiconductor memory device
TWI622996B (zh) Semiconductor memory device and memory system
JP5514135B2 (ja) 不揮発性半導体記憶装置
KR101281706B1 (ko) 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법
US9053793B2 (en) Semiconductor memory device and method of operating the same
JP2014225310A (ja) 不揮発性半導体記憶装置
US20110235432A1 (en) Method of erasing in non-volatile memory device
JP5565948B2 (ja) 半導体メモリ
KR100891406B1 (ko) 불휘발성 메모리 소자의 소거 방법
KR20120126436A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 프로그램 방법
US8553465B2 (en) Semiconductor memory device and method of programming the same
KR20130072665A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20110292734A1 (en) Method of programming nonvolatile memory device
US9164893B2 (en) Nonvolatile semiconductor memory device
US20150270003A1 (en) Non-volatile memory and method for programming the same
US8351267B2 (en) Method of programming nonvolatile memory device
KR101203256B1 (ko) 불휘발성 메모리 장치 및 이의 동작 방법
US20240161831A1 (en) Memory device for performing foggy-fine program operation and method of operating the memory device
JP2017054567A (ja) 半導体記憶装置
KR20130101858A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20240177783A1 (en) Semiconductor device for programming or erasing select transistors and method of operating the same
KR20100138540A (ko) 불휘발성 메모리 소자의 프로그램 방법
KR102263163B1 (ko) 복수의 메모리 셀들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
KR101818439B1 (ko) 메모리 및 메모리의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee