KR20120130981A - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20120130981A
KR20120130981A KR1020110049117A KR20110049117A KR20120130981A KR 20120130981 A KR20120130981 A KR 20120130981A KR 1020110049117 A KR1020110049117 A KR 1020110049117A KR 20110049117 A KR20110049117 A KR 20110049117A KR 20120130981 A KR20120130981 A KR 20120130981A
Authority
KR
South Korea
Prior art keywords
acrylate
layer
oxide semiconductor
oxide
gate
Prior art date
Application number
KR1020110049117A
Other languages
English (en)
Other versions
KR101891719B1 (ko
Inventor
김위용
김진욱
김주혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110049117A priority Critical patent/KR101891719B1/ko
Publication of KR20120130981A publication Critical patent/KR20120130981A/ko
Application granted granted Critical
Publication of KR101891719B1 publication Critical patent/KR101891719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은, 기판 위로 게이트 배선과 이와 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 산화물 반도체층을 형성하는 단계와; 상기 산화물 반도체층 위로 서로 이격하는 소스 및 드레인 전극을 형성하고 동시에 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 데이터 배선 위로 상기 산화물 반도체층과 접촉 시 누설전류를 저감할 수 있도록 메타아크릴레이트 단량체가 배제된 아크릴레이트 단량체를 포함하는 유기물질을 상온 및 상압의 분위기에서 코팅장치를 이용하여 도포하여 보호층을 형성하는 단계와; 상기 보호층을 패터닝하여 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 상기 화소영역에 형성하는 단계를 포함하는 어레이 기판의 제조방법 및 이에 의해 제조된 어레이 기판을 제공한다.

Description

어레이 기판 및 이의 제조방법{Array substrate and method of fabricating the same}
본 발명은 어레이 기판에 관한 것이며, 특히 소자 특성 안정성이 우수한 산화물 반도체층을 갖는 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 제거하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구성된다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 어레이 기판(11)에 있어 다수의 게이트 배선(미도시)과 다수의 데이터 배선(33)이 교차하여 정의되는 다수의 화소영역(P) 내의 스위칭 영역(TrA)에는 게이트 전극(15)이 형성되어 있다.
또한, 상기 게이트 전극(15) 상부로 전면에 게이트 절연막(18)이 형성되어 있으며, 그 위에 순차적으로 순수 비정질 실리콘의 액티브층(22)과 불순물 비정질 실리콘의 오믹콘택층(26)으로 구성된 반도체층(28)이 형성되어 있다.
그리고, 상기 오믹콘택층(26) 위로는 상기 게이트 전극(15)에 대응하여 서로 이격하며 소스 전극(36)과 드레인 전극(38)이 형성되어 있다. 이때, 상기 스위칭 영역(TrA)에 순차 적층 형성된 게이트 전극(15)과 게이트 절연막(18)과 반도체층(28)과 소스 및 드레인 전극(36, 38)은 박막트랜지스터(Tr)를 이룬다.
또한, 상기 소스 및 드레인 전극(36, 38)과 노출된 액티브층(22) 위로 전면에 상기 드레인 전극(38)을 노출시키는 드레인 콘택홀(45)을 포함하는 보호층(42)이 형성되어 있다.
상기 보호층(42) 상부에는 각 화소영역(P)별로 독립되며, 상기 드레인 콘택홀(45)을 통해 상기 드레인 전극(38)과 접촉하는 화소전극(50)이 형성되어 있다. 이때, 상기 데이터 배선(33) 하부에는 상기 오믹콘택층(26)과 액티브층(22)을 이루는 동일한 물질로 제 1 패턴(27)과 제 2 패턴(23)의 이중층 구조를 갖는 반도체 패턴(29)이 형성되어 있다.
전술한 구조를 갖는 종래의 어레이 기판(11)에 있어서 상기 스위칭 영역(TrA)에 구성된 박막트랜지스터(Tr)의 반도체층(28)을 살펴보면, 순수 비정질 실리콘의 액티브층(22)은 그 상부로 서로 이격하는 오믹콘택층(26)이 형성된 부분의 제 1 두께(t1)와 상기 오믹콘택층(26)이 제거되어 노출된 된 부분의 제 2 두께(t2)가 달리 형성됨을 알 수 있다.
이러한 액티브층(22)의 두께 차이(t1 ≠ t2)는 제조 방법에 기인한 것이며, 상기 액티브층(22)의 두께 차이(t1 ≠ t2), 더욱 정확히는 그 내부에 채널층이 형성되는 소스 및 드레인 전극 사이로 노출된 부분에서 그 두께가 줄어들게 됨으로써 상기 박막트랜지스터(Tr)의 특성 저하가 발생하고 있다.
따라서, 도 2(종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도)에 도시한 바와 같이, 최근에는 오믹콘택층을 필요로 하지 않고 산화물 반도체 물질을 이용하여 단일층 구조의 산화물 반도체층(77)을 구비한 박막트랜지스터(Tr)가 개발되었다. 이러한 산화물 반도체층(77)은 오믹콘택층을 형성하지 않아도 되므로 상기 산화물 반도체층(77)이 건식식각에 노출되지 않으므로 액티브층의 표면 손상에 의한 박막트랜지스터(Tr)의 특성 저하를 방지할 수 있다.
이러한 종래의 산화물 반도체층(77)을 갖는 박막트랜지스터(Tr)를 구비한 어레이 기판(71)은 상기 산화물 반도체층(77) 형성 후, 상기 산화물 반도체층(77) 위로 무기절연물질로 이루어진 버퍼패턴(79)을 형성하고, 상기 버퍼패턴(79) 상부에서 이격하며 각각 상기 산화물 반도체층(77)과 접촉하는 소스 및 드레인 전극(81, 83)을 형성한 후, 보호층(85)을 형성하고 있다.
이때, 상기 버퍼패턴(79)과 보호층(85)은 무기 절연물질층 증착, 무기 절연물질층 상부에 포토레지스트(photoresist)층 도포(coating), 노광 마스크를 통한 포토레지스트층 노광(exposure), 노광된 포토레지스트층 현상(develop), 현상된 포토레지스트층을 이용한 무기 절연물질층 식각(etching), 포토레지스트층 제거(strip)의 6단계를 거쳐 형성된다.
이와 같이, 무기 절연물질로 이루어지는 상기 보호층(85)은 복잡한 단계를 거쳐서 형성되며, 특히 무기 절연물질층 증착에 이용되는 화학기상증착(chemical vapor deposition: CVD)장치는 진공상태를 확보하기 위하여 많은 공정시간을 필요로 하며, 유지보수비가 많이 든다는 문제가 있으며, 이러한 요소는 액정표시장치용 어레이 기판의 제조비용 증가의 원인이 된다.
그리고, 화학기상증착장치를 이용한 무기 절연물질층의 증착은 느린 증착속도로 이루어지므로, 상기 보호층(85) 형성을 위한 공정시간이 더 증가하는 문제가 있다.
또한, 화학기상증착 공정상의 영향 및 CVD 공정 진행 시 발생된 수소에 의해 산화물 반도체층의 누설전류 등 전기적 특성 저하가 발생하고 있는 실정이다. 즉, 상기 버퍼패턴(79)과 보호층(85) 형성을 위한 화학기상증착 공정을 진행할 경우 하부막인 산화물 반도체층(77)은 영향을 받게 된다.
화학기상 증착을 통한 상기 버퍼패턴(79) 및 보호층(85) 형성 공정 상에서 발생한 수소의 경우 산화물 반도체층(77)와의 계면에서 트랩 역할을 하여 박막트랜지스터(Tr)의 전기적 특성 변화에 영향을 주게 된다. 즉 수소가 트랩의 역할을 하여 전하의 이동을 방해함으로써 박막트랜지스터(Tr)의 문턱전압의 쉬프트 및 누설전류를 발생시키고, 온 전류 저하 및 신뢰성을 저하시키는 문제를 야기시키고 있는 실정이다.
본 발명은 전술한 문제를 해결하기 위한 것으로, 산화물 반도체층을 구비하면서 상기 산화물 반도체층을 포함하는 박막트랜지스터의 특성 저하없이 공정이 단순화된 보호층을 형성한 것을 특징으로 하는 어레이 기판 및 이의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판의 제조 방법은, 기판 위로 게이트 배선과 이와 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 산화물 반도체층을 형성하는 단계와; 상기 산화물 반도체층 위로 서로 이격하는 소스 및 드레인 전극을 형성하고 동시에 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 데이터 배선 위로 상기 산화물 반도체층과 접촉 시 누설전류를 저감할 수 있도록 메타아크릴레이트 단량체가 배제된 아크릴레이트 단량체를 포함하는 유기물질을 상온 및 상압의 분위기에서 코팅장치를 이용하여 도포하여 보호층을 형성하는 단계와; 상기 보호층을 패터닝하여 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 상기 화소영역에 형성하는 단계를 포함한다.
상기 아크릴레이트 단량체는 Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나인 것이 특징이다.
또한, 상기 유기절연물질은, Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나의 물질 73 ~ 98 wt%와; Adhesion promoter 1 ~ 20 wt%와; 광개시제 1 ~ 3wt%를 포함한다.
또한, 상기 산화물 반도체층은 징크 옥사이드(ZnO)) 계열의 산화물인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나인 것이 특징이다.
그리고, 상기 산화물 반도체층을 형성하는 단계는, 상기 옥사이드 계열의 산화물을 화학기상증착을 실시함으로써 산화물 반도체 물질층을 형성하거나, 또는 용액형 옥사이드 계열의 산화물을 상기 코팅장치를 이용하여 도포하여 상기 산화물 반도체 물질층을 형성하는 단계와; 상기 산화물 반도체 물질층을 패터닝하는 단계를 포함한다.
상기 코팅장치는 스핀 코팅장치, 슬릿 코팅장치, 잉크 젯 프린팅 장치, 프린팅 장치 중 어느 하나인 것이 특징이다.
본 발명의 일 실시예에 따른 어레이 기판은, 기판과; 상기 기판 상에 일방향으로 연장하며 형성된 게이트 배선과, 상기 게이트 배선과 연결되며 형성된 게이트 전극과; 상기 게이트 배선과 게이트 전극 위로 상기 기판 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 산화물 반도체층과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과; 상기 산화물 반도체층 상에서 상기 데이터 배선과 연결되며 형성된 소스 전극과 이와 이격하며 형성된 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 보호층과; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극을 포함하며, 상기 보호층은 상기 산화물 반도체층과 접촉 시 누설전류를 저감할 수 있도록 메타아크릴레이트 단량체가 배제된 아크릴레이트 단량체를 포함하는 유기물질로 이루어진 것을 특징으로 한다.
이때, 상기 아크릴레이트 단량체는 아크릴레이트 단량체는 Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나인 것이 특징이다.
그리고, 상기 유기절연물질은, Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나의 물질 73 ~ 98 wt%와; Adhesion promoter 1 ~ 20 wt%와; 광개시제 1 ~ 3wt%를 포함한다.
또한, 상기 산화물 반도체층은 징크 옥사이드(ZnO)) 계열의 산화물인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나인 것이 특징이다.
본 발명은 산화물 반도체층 위로 상온 상압의 분위기에서 특정 조성비를 갖는 보호층을 코팅하여 드레인 전극을 노출시키는 보호층을 형성함으로써 화학기상증착법에 의해 형성하는 것 대비 공정을 단순화하는 효과가 있다.
나아가 산화물 반도체층과 유기절연물질로 이루어진 보호층이 직접 접촉하는 구성을 이루더라도 계에서 특성 저하 없이 박막트랜지스터의 전기적 특성 및 신뢰성을 향상시키는 효과가 있다.
별도의 퍼버패턴을 필요로 하지 않음으로 더욱 더 공정을 단순화하며 제조 비용을 저감시키는 효과가 있다.
진공챔버 등의 진공 상태를 확보할 필요가 없고, 제조시간이 단축되며, 상대적으로 낮은 유지보수비용에 의하여 제조비용이 절감되는 장점이 있다.
도 1은 액정표시장치를 구성하는 종래의 어레이 기판에 있어 하나의 화소영역을 박막트랜지스터를 포함하여 절단한 단면을 도시한 도면.
도 2는 종래의 산화물 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 산화물 반도체층이 구비된 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3a 내지 도 3i는 본 발명의 실시예에 따른 산화물 반도체층이 구비된 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때, 설명의 편의를 위해 각 화소영역(P) 내의 박막트랜지스터가 형성될 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 3a에 도시한 바와 같이, 투명한 절연기판(110) 예를 들어 유리 또는 플라스틱으로 이루어진 기판(110) 상에 제1금속물질 예를들면 구리(Cu), 구리 합금(AlNd), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 이중층 구조를 갖는 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시)을 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상 및 식각 등 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 화소영역(P)의 경계에 일방향으로 연장하는 게이트 배선(미도시)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(미도시)과 연결된 게이트 전극(115)을 형성한다. 이때, 도면에 있어서는 상기 게이트 배선(미도시)과 게이트 전극(115)은 모두 단일층 구조로 이루어진 것을 일례로 도시하였다.
다음, 도 3b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(115) 위로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 화학기장증착 장비를 이용하여 화학기상증착함으로써 전면에 게이트 절연막(118)을 형성한다.
다음, 상기 게이트 절연막(118) 위로 산화물 반도체 물질인 징크 옥사이드(ZnO)) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나 스퍼터링(sputtering)을 통해 증착함으로써 전면에 산화물 반도체 물질층(미도시)을 형성하거나, 또는 용액형의 산화물 반도체 물질인 징크 옥사이드(ZnO)) 계열의 산화물 예를들면 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나를 코팅 장치(미도시) 예를들면 스핀 코팅장치, 슬롯 코팅장치, 잉크 젯 프린팅 장치, 프린팅 장치 중 어느 하나의 장치를 이용하여 도포하여 산화물 반도체 물질층(미도시)을 형성한다.
이후, 상기 용액형의 산화물 반도체 물질을 도포하여 상기 산화물 반도체 물질층(미도시)이 형성된 기판(110)을 핫 플레이트 등의 건조장치를 이용하여 건조시킨다.
다음, 건조된 상태의 산화물 반도체 물질층(미도시)이 형성된 기판(110)을 경화장치(미도시) 예를들면 퍼나스 또는 오븐 내부에 위치시킨 후 고온의 분위기 일례로 300℃ 내지 350℃의 온도 분위기에 노출되도록 함으로써 상기 건조된 산화물 반도체 물질층(미도시) 내에 위치하는 솔벤트를 제거하는 경화공정을 진행함으로써 경화된 상태의 산화물 반도체 물질층(미도시)을 형성한다.
다음, 상기 산화물 반도체 물질층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 스위칭 영역(TrA)에 구비된 상기 게이트 전극(115)에 대응하여 이와 중첩하도록 아일랜드 형태의 산화물 반도체층(120)을 형성한다.
다음, 도 3c에 도시한 바와 같이, 상기 산화물 반도체층(120) 위로 제 2 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 어느 하나 또는 둘 이상의 물질을 증착함으로써 단일층 구조 또는 다중층 구조의 제 2 금속층(미도시)을 형성한다.
다음, 상기 제 2 금속층(131) 위로 포토레지스트를 도포하고, 노광 마스크를 이용한 노광을 실시한 후, 현상 및 식각 공정과 스트립 공정을 포함하는 마스크 공정을 진행함으로서 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성하고, 동시에 스위칭 영역(TrA)에는 상기 산화물 반도체층(120) 위로 상기 데이터 배선(미도시)과 연결된 소스 전극(133)과 이와 이격하는 드레인 전극(136)을 형성한다. 이때 도면에서는 상기 제 2 금속층(미도시)이 단일층 구조를 이룸으로써 패터닝되어 형성되는 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136)은 단일층 구조를 이루는 것을 일례로 나타내었다.
한편, 상기 스위칭 영역(TrA)에 순차 적층된 상기 게이트 전극(115)과 게이트 절연막(118)과, 산화물 반도체층(120)과, 서로 이격하는 소스 전극(133) 및 드레인 전극(136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
한편, 상기 산화물 반도체층(120)은 그 자체로 상기 금속물질과 오믹 접촉하는 특성을 가지므로 순수 비정질 실리콘으로 이루어진 반도체층(도 1의 28)과는 달리 불순물이 섞인 비정질 실리콘으로 이루어지는 오믹콘택층은 필요로 하지 않는다. 따라서 산화물 반도체층(120)은 통상적으로 순수 비정질 실리콘의 액티브층과 불순물 비정질 실리콘의 서로 이격하는 오믹콘택층의 이중층 구조를 갖는 반도체층과는 달리 도시한 바와 같이 박막트랜지스터(Tr) 내부에서 단일층 구조를 이루는 것이 특징이다.
이러한 구성을 갖는 박막트랜지스터(Tr)는 단일층 구조의 산화물 반도체층(120)이 구비됨으로써 소스 및 드레인 전극(133, 136)을 형성 후 이들 두 전극(133, 136) 사이의 영역에 구비된 오믹콘택층을 제거하기 위한 별도의 건식식각을 진행할 필요가 없다.
따라서 상기 산화물 반도체층(120)은 건식식각 진행에 의해 손상되는 일이 없으며, 건식식각 진행에 의해 그 표면이 손상됨으로써 발생되는 박막트랜지스터(Tr)의 전기적 특성이 저하되는 것이 방지될 수 있다.
다음, 도 3d에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(133, 136) 위로 본 발명의 가장 특징적인 것으로 특정 조성비를 갖는 유기절연물질 즉, 극성의 솔벤트 사용하지 않고 산화물 반도체층(120)과 접촉시 전기적 특성 향상과 누설전류를 저감시킬 수 있는 아크릴 단량체를 포함하는 조성비를 갖는 유기물질을 상온 및 상압의 분위기에서 코팅장치(190) 예를들면 핀 코팅장치, 슬롯 코팅장치, 잉크 젯 프린팅 장치, 프린팅 장치 중 어느 하나를 이용하여 도포함으로써 유기절연물질로 이루어진 보호층(140)을 형성한다.
상기 보호층(140)은 유기절연물질로서 코팅장치(190)를 통해 이루어짐으로써 하부 구성요소로 인한 단차가 거의 극복되어 평탄한 표면을 갖는 것이 특징이다.
이때, 본 발명에 이용되는 특정 조성비를 갖는 유기절연물질은 메타아크릴(Methacrylate) 단량체는 배제하고, 아크릴 단량체의 구성비를 높게 가져가며 코팅 공정성 확보를 위해 낮은 점도를 구현 할 수 있으며 내화학성을 고려하여 다관능 단량체를 포함하는 것이 특징이다.
상기 메타아크릴 단량체를 배제한 아크릴 단량체는 일례로 Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나가 될 수 있다.
본 발명에 이용되는 유기절연물질은 일례로 전술한 Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나 이상의 물질 73 ~ 98 wt%와 Adhesion promoter 1 ~ 20 wt%와 광개시제: 1 ~ 3wt%로 이루어질 수 있다.
표 1은 아크릴 단량체별 누설전류를 측정한 것을 나타낸 것이다.
Figure pat00001
통상적으로 어레이 기판의 제조에 이용되는 대표적인 유기절연물질인 포토아크릴은 메타아크릴(Methacrylate) 단량체 예를들면 Glycidyl Methacrylate, Hydroxyethyl methacrylate, hexanediol dimethacrylate 중 선택되는 어느 하나 이상의 물질 73 ~ 98 wt%와 Adhesion promoter 1 ~ 20 wt %와 광개시제 1 ~ 3 wt %로 구성되고 있다. 이러한 종래의 포토 아크릴은 메타아크릴레이트 단량체를 큰 비율로 포함하고 있으며, 이러한 메타이크릴레이트 단량체를 큰 비율로 포함하는 종래의 포토아크릴은 상기 표 1에 도시된 바와같이, 수 십 내지 수백 E-9(A) 정도 더욱 정확히는 34.0E-9 내지 722.0E-9(A) 정도 크기의 누설전류가 발생됨을 알 수 있다.
하지만, 본 발명에 사용되는 메타아크릴레이트 단량체를 배제한 아크릴 레이트 단량체를 포함하는 유기절연물질의 경우, 3.5E-9 내지 11.6E-9(A) 정도의 누설전류가 발생됨을 알 수 있으며, 이는 종래의 메타아크릴레이트 단량체를 포함하는 유기절연물질 대비 1/20 내지 1/3 수준이 됨으로써 누설전류가 현저히 저하됨을 알 수 있다.
다음, 도 3e에 도시한 바와같이, 전술한 바와 같이 누설전류가 현저히 저감될 수 있도록 메타아크릴레이트 단량체를 배제한 아크릴 레이트 단량체를 포함하는 유기절연물질을 코팅장치(도 3d의 190)를 이용하여 코팅을 실시하여 유기절연물질층을 형성한 후 이에 대해 노광 마스크를 이용한 노광 및 현상 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 상기 각 스위칭 영역(TrA)에 상기 드레인 전극(136)을 노출시키는 드레인 콘택홀(143)을 형성한다.
전술한 바와같이 특정 조성비를 갖는 유기절연물질로 이루어진 보호층(140)을 형성하는 경우, 고가의 진공장비를 사용하지 않아도 되며, 나아가 유기절연물질 도포, 노광, 현상의 3단계로 이루어질 수 있으며, 무기 절연물질 증착, 포토레지스트 도포, 노광, 현상, 식각 및 포토레지스트 스트립의 6단계로 이루어지는 종래의 무기절연물질을 이용한 보호층(도 2의 85) 형성 공정보다 간단히 진행될 수 있으며, 특히 진공장비인 화학기상증착 장치의 사용을 배제함으로써, 제조비용 및 제조시간을 절감할 수 있는 것이 특징이다.
그리고, 본 발명에 의한 보호층(140)은 메타아크릴레이트 단량체가 거의 배제됨으로써 산화물 반도체층(120)과 접촉하는 부분에서의 누설전류를 저감시킬 수 있는 정점이 있다.
다음, 도 3f에 도시한 바와 같이, 상기 보호층(140) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로서 각 화소영역(P)별로 분리되며 상기 드레인 콘택홀(143)을 통해 상기 드레인 전(136)극과 접촉하는 화소전극(150)을 형성함으로써 본 발명의 실시예에 따른 어레이 기판(101)을 완성한다.
전술한 방법대로 제조된 어레이 기판(110)은 산화물 반도체층(120)을 구비한 박막트랜지스터(Tr)와 화소전극(150)을 포함해서 총 5회의 마스크 공정 진행에 의해 완성됨을 알 수 있다.
따라서 종래의 산화물 반도체층 위로 무기절연물질로 이루어진 버퍼패턴과 보호층을 어레이 기판의 제조 방법대비 1회의 마스크 공정이 생략될 수 있으므로 공정단순화 및 제조 비용 절감의 측면에서 월등히 효과적이라 할 수 있다.
나아가, 나아가 산화물 반도체층(120)과 유기절연물질로 이루어진 보호층(140)이 직접 접촉하는 구성을 이루더라도 계에서 특성 저하 없이 박막트랜지스터(Tr)의 전기적 특성 및 신뢰성을 향상시키는 효과가 있다.
또한, 별도의 버퍼패턴을 형성하지 않아도 누설전류를 저감시킬 수 있으며, 따라서 별도의 버퍼패턴을 형성할 필요가 없으므로 더욱 더 공정을 단순화하며 제조 비용을 저감시킬 수 있으며, 화확기상증착에 필요로 하는 진공챔버 등의 진공 상태를 확보할 필요가 없고, 제조시간이 단축되며, 상대적으로 낮은 유지보수비용에 의하여 제조비용이 절감되는 장점이 있다.
101 : 어레이 기판 110 : 기판
115 : 게이트 전극 118 : 게이트 절연막
120 : 산화물 반도체층 133 : 소스 전극
136 : 드레인 전극 140 : 보호층
190 : 코팅장치 P : 화소영역
Tr : 박막트랜지스터 TrA : 스위칭 영역

Claims (10)

  1. 기판 위로 게이트 배선과 이와 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 산화물 반도체층을 형성하는 단계와;
    상기 산화물 반도체층 위로 서로 이격하는 소스 및 드레인 전극을 형성하고 동시에 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 데이터 배선 위로 상기 산화물 반도체층과 접촉 시 누설전류를 저감할 수 있도록 메타아크릴레이트 단량체가 배제된 아크릴레이트 단량체를 포함하는 유기물질을 상온 및 상압의 분위기에서 코팅장치를 이용하여 도포하여 보호층을 형성하는 단계와;
    상기 보호층을 패터닝하여 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 상기 화소영역에 형성하는 단계
    를 포함하는 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 아크릴레이트 단량체는 Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나인 것이 특징인 어레이 기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 유기절연물질은,
    Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나의 물질 73 ~ 98 wt%와;
    Adhesion promoter 1 ~ 20 wt%와;
    광개시제 1 ~ 3wt%
    를 포함하는 것이 특징인 어레이 기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 산화물 반도체층은 징크 옥사이드(ZnO)) 계열의 산화물인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나인 것이 특징인 어레이 기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 산화물 반도체층을 형성하는 단계는,
    상기 옥사이드 계열의 산화물을 화학기상증착을 실시함으로써 산화물 반도체 물질층을 형성하거나, 또는 용액형 옥사이드 계열의 산화물을 상기 코팅장치를 이용하여 도포하여 상기 산화물 반도체 물질층을 형성하는 단계와;
    상기 산화물 반도체 물질층을 패터닝하는 단계
    를 포함하는 어레이 기판의 제조방법.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 코팅장치는 스핀 코팅장치, 슬릿 코팅장치, 잉크 젯 프린팅 장치, 프린팅 장치 중 어느 하나인 것이 특징인 어레이 기판의 제조방법.
  7. 기판과;
    상기 기판 상에 일방향으로 연장하며 형성된 게이트 배선과, 상기 게이트 배선과 연결되며 형성된 게이트 전극과;
    상기 게이트 배선과 게이트 전극 위로 상기 기판 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 산화물 반도체층과;
    상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과;
    상기 산화물 반도체층 상에서 상기 데이터 배선과 연결되며 형성된 소스 전극과 이와 이격하며 형성된 드레인 전극과;
    상기 데이터 배선과 소스 및 드레인 전극 위로 전면에 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 형성된 보호층과;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역에 형성된 화소전극
    을 포함하며, 상기 보호층은 상기 산화물 반도체층과 접촉 시 누설전류를 저감할 수 있도록 메타아크릴레이트 단량체가 배제된 아크릴레이트 단량체를 포함하는 유기물질로 이루어진 것을 특징으로 하는 어레이 기판.
  8. 제 7 항에 있어서,
    상기 아크릴레이트 단량체는 아크릴레이트 단량체는 Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나인 것이 특징인 어레이 기판.
  9. 제 8 항에 있어서,
    상기 유기절연물질은,
    Butylacrylate, hydroxyethylacrylate, hydroxypropylacrylate, isoboronylacrylate, bezylacrylate, cyclohexylacrylate, 2-(4-benzoyl-3-hydroxyphenoxy)acrylate, hexanediolacrylate, pentaehtyltritolacrylate, 1,6-hexanedioldiacrylate, neopentylgylcoldiacrylate 중 어느 하나 이상이 포함된 urethane acrylate, epoxy acrylate, ester acrylate, ether acrylate 군에서 선택된 하나의 물질 73 ~ 98 wt%와;
    Adhesion promoter 1 ~ 20 wt%와;
    광개시제 1 ~ 3wt%
    를 포함하는 것이 특징인 어레이 기판.
  10. 제 7 항에 있어서,
    상기 산화물 반도체층은 징크 옥사이드(ZnO)) 계열의 산화물인 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 중 어느 하나인 것이 특징인 어레이 기판.
KR1020110049117A 2011-05-24 2011-05-24 어레이 기판 및 이의 제조방법 KR101891719B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110049117A KR101891719B1 (ko) 2011-05-24 2011-05-24 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110049117A KR101891719B1 (ko) 2011-05-24 2011-05-24 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120130981A true KR20120130981A (ko) 2012-12-04
KR101891719B1 KR101891719B1 (ko) 2018-08-24

Family

ID=47514938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110049117A KR101891719B1 (ko) 2011-05-24 2011-05-24 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101891719B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2540454A (en) * 2016-05-12 2017-01-18 Camvac Ltd In vacuo coating composition
WO2018194220A1 (ko) * 2017-04-19 2018-10-25 한국과학기술원 박막 트랜지스터용 고분자 절연막의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030412B1 (en) 1999-05-05 2006-04-18 E Ink Corporation Minimally-patterned semiconductor devices for display applications

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2540454A (en) * 2016-05-12 2017-01-18 Camvac Ltd In vacuo coating composition
GB2540454B (en) * 2016-05-12 2017-08-09 Camvac Ltd In vacuo coating compositions
WO2018194220A1 (ko) * 2017-04-19 2018-10-25 한국과학기술원 박막 트랜지스터용 고분자 절연막의 제조방법
KR20180117331A (ko) * 2017-04-19 2018-10-29 한국과학기술원 박막 트랜지스터용 고분자 절연막의 제조방법

Also Published As

Publication number Publication date
KR101891719B1 (ko) 2018-08-24

Similar Documents

Publication Publication Date Title
TWI385760B (zh) 製造陣列基板的方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
KR101592328B1 (ko) 어레이 기판 및 이의 제조방법
KR101968115B1 (ko) 어레이 기판 및 이의 제조방법
KR20200055774A (ko) 디스플레이 패널 및 그 제조방법
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN103872061A (zh) 阵列基板及其制造方法
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
TW201930983A (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
CN104953044A (zh) 柔性oled及其制作方法
KR20100056649A (ko) 어레이 기판 및 이의 제조방법
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110065717A (ko) 유기발광 표시장치의 제조방법
KR20130097310A (ko) 평판표시장치용 어레이기판 및 이의 제조방법
CN103383924B (zh) 阵列基板及其制造方法
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
KR101891719B1 (ko) 어레이 기판 및 이의 제조방법
KR20100094275A (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR101330376B1 (ko) 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
CN113629085A (zh) 显示面板及其制备方法
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR20100055127A (ko) 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant