KR20120126715A - Method for forming pattern of semiconductor device - Google Patents

Method for forming pattern of semiconductor device Download PDF

Info

Publication number
KR20120126715A
KR20120126715A KR1020110044732A KR20110044732A KR20120126715A KR 20120126715 A KR20120126715 A KR 20120126715A KR 1020110044732 A KR1020110044732 A KR 1020110044732A KR 20110044732 A KR20110044732 A KR 20110044732A KR 20120126715 A KR20120126715 A KR 20120126715A
Authority
KR
South Korea
Prior art keywords
pattern
exposure
semiconductor device
hole
forming
Prior art date
Application number
KR1020110044732A
Other languages
Korean (ko)
Inventor
이기령
복철규
김재헌
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110044732A priority Critical patent/KR20120126715A/en
Publication of KR20120126715A publication Critical patent/KR20120126715A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: A pattern formation method of a semiconductor device is provided to improve contrast and NILS(Normalized Image Log Slope) characteristics by forming a minute contact hole pattern using a negative development process. CONSTITUTION: A photosensitive film is formed on the upper side of a semiconductor substrate. An exposure process is progressed using a dark filed exposing mask(70) which includes a light-shield pattern(72) of a grid shape. A portion in which line patterns are crossed of the dark filed exposing mask is a hole pattern scheduled area. An X-axis pitch(P1) and a Y-axis pitch(P2) are formed into different shape in the hole pattern scheduled area. A photosensitive pattern(79) which defines a hole is formed with a negative development process.

Description

반도체 소자의 패턴 형성 방법{METHOD FOR FORMING PATTERN OF SEMICONDUCTOR DEVICE}Pattern Forming Method of Semiconductor Device {METHOD FOR FORMING PATTERN OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것이다. 보다 상세하게는 네가티브 현상 공정을 이용한 콘택홀 패턴을 형성하는 방법을 포함하는 반도체 소자의 패턴 형성 방법에 관한 것이다.The present invention relates to a method of forming a pattern of a semiconductor device. More specifically, the present invention relates to a method of forming a pattern of a semiconductor device including a method of forming a contact hole pattern using a negative development process.

일반적으로, 디램(DRAM)과 같은 반도체 소자는 수많은 미세 패턴들로 이루어져 있으며, 이와 같은 미세 패턴들은 노광 및 현상 공정을 통해 형성된다. 노광 및 현상 공정을 이용해서 미세 패턴을 형성하기 위해서는, 먼저 패터닝하고자 하는 피식각층을 형성하고, 그 상부에 하드마스크층을 형성한다. 그 다음, 하드마스크층 상부에 감광막을 도포한다. 다음에 통상의 노광 공정을 수행하여 감광막의 일부분에 빛을 투과시킨다. 그리고 현상공정을 수행하여 빛을 받은 부분을 제거함으로써, 하드마스크층의 일부를 노출시키는 감광막 패턴을 형성한다. 이후에 이 감광막 패턴을 식각마스크로 하드마스크층을 식각하여 하드마스크 패턴을 형성한 후 감광막 패턴을 제거한다. 그 다음, 하드마스크 패턴을 마스크로 피시각층을 식각하여 최종 형성하고자 하는 패턴을 형성한다. In general, a semiconductor device such as a DRAM is composed of a number of fine patterns, which are formed through exposure and development processes. In order to form a fine pattern using an exposure and development process, an etching target layer to be patterned is first formed, and then a hard mask layer is formed thereon. Next, a photosensitive film is applied on the hard mask layer. Next, a normal exposure process is performed to transmit light through a portion of the photosensitive film. The photosensitive film pattern exposing a part of the hard mask layer is formed by performing a developing process to remove the lighted portion. Subsequently, the hard mask layer is etched using the photoresist pattern as an etching mask to form a hard mask pattern, and then the photoresist pattern is removed. Next, the target layer is etched using the hard mask pattern as a mask to form a pattern to be finally formed.

그러나 급격히 감소된 반도체 소자의 디자인 룰에 의해 초미세 패턴을 형성하는 과정에서 현재의 노광 장비로는 한계에 부딪히고 있다. 따라서 노광 장비의 해상력 한계를 뛰어넘는 리소그래피 공정 개발이 요구되고 있다. 이러한 요구에 맞추어 이중 패터닝 또는 이중 노광 기술이 개발되고 있다. 그러나, 이중 패터닝 또는 이중 노광 기술은 두 번의 마스크 공정을 진행함에 따라 공정 단계 수가 증가하게 되므로 생산 원가 또한 증가되는 문제점이 있다. However, in the process of forming an ultra fine pattern by a drastically reduced design rule of a semiconductor device, current exposure equipment is facing limitations. Therefore, there is a demand for developing a lithography process that exceeds the resolution limit of exposure equipment. To meet these needs, double patterning or double exposure techniques have been developed. However, the double patterning or double exposure technique has a problem that the production cost is also increased because the number of process steps increases as two mask processes are performed.

본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 네가티브 현상(Negative Development) 공정을 이용하여 해상도가 향상된 콘택홀을 형성하는 것을 목적으로 한다.The present invention is to solve the conventional problems as described above, an object of the present invention is to form a contact hole with improved resolution using a negative development (Negative Development) process.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 패턴 형성 방법은 반도체 기판 상부에 감광막을 형성하는 단계와, 다크 필드(Dark Filed) 노광 마스크를 이용하여 노광 공정을 진행하는 단계와, 네가티브 현상 공정(Negative Development)으로 홀을 정의하는 감광막 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method including forming a photoresist film on an upper surface of a semiconductor substrate, performing an exposure process using a dark filed exposure mask, and a negative development process. (Negative Development) characterized in that it comprises the step of forming a photosensitive film pattern defining a hole.

나아가, 다크 필드 노광 마스크는 두 개의 라인 패턴이 교차되는 격자 형태의 차광 패턴을 포함하며, 두 개의 라인 패턴이 교차되는 부분이 홀 예정 영역이 된다. Further, the dark field exposure mask includes a light shielding pattern having a lattice shape in which two line patterns cross each other, and a portion where the two line patterns cross each other is a hole planning area.

또한, 노광 공정 시 과노광을 진행하여 상기 홀 예정 영역만 비노광 영역이 되도록 하며, 네가티브 현상 공정 시 현상액은 부틸 아세테이트(Butyl Acetate)를 포함하는 솔벤트(Solvent)를 사용한다. 이러한 네가티브 현상 공정은 비노광 영역이 현상되어 제거되는 것을 특징으로 한다. In addition, during the exposure process, the overexposure is performed so that only the hole predetermined region is a non-exposure region, and in the negative development process, a solvent including butyl acetate is used as a developer. This negative development process is characterized in that the non-exposed areas are developed and removed.

그리고, 감광막 패턴은 X축 피치 및 Y축 피치가 동일하거나, 감광막 패턴은 X축 피치 및 Y축 피치가 상이한 것을 특징으로 한다. The photosensitive film pattern may have the same X-axis pitch and the Y-axis pitch, or the photosensitive film pattern may have a different X-axis pitch and a Y-axis pitch.

또한, 노광 공정 시 다이폴(Dipole) 노광 조명계를 사용할 수 있다.In addition, a dipole exposure illumination system may be used in the exposure process.

본 발명의 반도체 소자의 패턴 형성 방법은 다음과 같은 효과가 있다. The pattern formation method of the semiconductor element of this invention has the following effects.

첫째, 네가티브 현상 공정을 이용하여 미세한 콘택홀 패턴을 형성함으로써, 콘트라스트(Contrast) 및 NILS(Normalized Image Log Slope) 특성이 향상되는 효과가 있다. First, by forming a fine contact hole pattern using a negative development process, there is an effect that the contrast (Contrast) and Normalized Image Log Slope (NILS) characteristics are improved.

둘째, 비대칭한 피치(Pitch)를 갖는 홀 패턴 형성 시 홀 패턴의 X축 및 Y축 CD를 동일하게 구현할 수 있는 효과가 있다.Second, when forming a hole pattern having an asymmetric pitch, the X-axis and the Y-axis CD of the hole pattern may be equally implemented.

도 1a 내지 도 1c는 포지티브 현상 방식을 설명한 단면도.
도 2a 내지 도 2c는 네가티브 현상 방식을 설명한 단면도.
도 3 및 도 4는 이중 노광을 이용한 패턴 형성 방법을 도시한 도면.
도 5는 비대칭 피치를 갖는 홀 패턴을 형성하기 위한 노광 마스크를 도시한 레이아웃.
도 6 및 도 7은 본 발명의 일 실시예에 따른 반도체 소자의 패턴 형성 방법을 도시한 도면.1A to 1C are cross-sectional views illustrating a positive development method.
2A to 2C are cross-sectional views illustrating a negative development method.
3 and 4 illustrate a method of forming a pattern using double exposure.
5 is a layout showing an exposure mask for forming a hole pattern having an asymmetric pitch.
6 and 7 illustrate a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.

먼저, 도 1a 내지 도 1c를 참조하여 포지티브 현상 방식을 설명하면 다음과 같다. 도 1a를 참조하면 반도체 기판(10) 상부에 감광막(12)을 도포한다. 그 다음, 도 1b에 도시된 바와 같이 차광 패턴(14a)을 포함하는 노광 마스크(14)를 이용하여 노광 공정을 진행한다. 이때, 차광 패턴(14a)에 의해 빛이 차단되지 않은 영역의 감광막(12)은 빛을 받게 된다. 그 다음, 도 1c를 참조하면 현상액을 이용한 현상 공정을 진행하여 감광막 패턴(12a)을 형성한다. 이때, 현상액은 2.38%의 TMAH(Tetra Methyl Ammonium)을 사용하여 빛을 받은 부분이 현상되어 제거되도록 하는 것이 바람직하다.First, the positive development method will be described with reference to FIGS. 1A to 1C. Referring to FIG. 1A, a photosensitive film 12 is coated on the semiconductor substrate 10. Next, as shown in FIG. 1B, an exposure process is performed using the exposure mask 14 including the light shielding pattern 14a. At this time, the photosensitive film 12 in the region where the light is not blocked by the light blocking pattern 14a receives light. Next, referring to FIG. 1C, a developing process using a developer is performed to form the photosensitive film pattern 12a. In this case, the developer is preferably 2.38% TMAH (Tetra Methyl Ammonium) to be developed to remove the light portion.

한편, 도 2a 내지 도 2c를 참조하여 포지티브 현상 방식과 반대의 방식인 네가티브 현상 방식을 설명하면 다음과 같다. 도 2a를 참조하면, 반도체 기판(20) 상부에 감광막(22)을 도포한다. 그 다음, 도 2b에 도시된 바와 같이 차광 패턴(24a)을 포함하는 노광 마스크(24)를 이용하여 노광 공정을 진행한다. 이때, 차광 패턴(24a)에 의해 빛이 차단되지 않은 영역의 감광막(22)은 빛을 받게 된다. 그 다음, 도 2c를 참조하면 현상액을 이용한 현상 공정을 진행하여 감광막 패턴(22a)을 형성한다. 이때, 현상액은 Butyl acetate (Organic Solvent)를 사용하여 빛을 받지 않은 부분의 감광막(22)이 현상되어 제거되도록 한다. 네가티브 현상은 극성 유기용매로 현상하는 방식으로서 빛을 받은 투광 영역의 폴리머(Polymer)가 유기용매에 녹지 않는 특성을 이용하는 것이다. 즉, 빛을 받지 않은 차광영역이 현상 시 현상용액에 제거되어 사라지기 때문에, 빛을 받은 부분의 감광막이 패턴으로 남겨진다. 이와 같이, 네가티브 현상 방식을 적용 시 노광 된 부분에 감광막 패턴이 형성된다. 따라서, 이중 노광 공정 적용 시 한번도 노광되지 않은 부분만 감광막이 현상되므로, 한번이라도 노광된 부분은 감광막 패턴으로 남겨져 홀 패턴이 된다. 이를 이용하여 이하에서 설명할 바와 같이 도 3과 같이 패턴 밀도가 높은 홀 패턴 및 도 4와 같이 랜덤하게 형성된 홀 패턴을 형성할 수 있다. Meanwhile, referring to FIGS. 2A to 2C, a negative development method, which is the opposite of the positive development method, will be described. Referring to FIG. 2A, a photosensitive film 22 is coated on the semiconductor substrate 20. Next, as shown in FIG. 2B, an exposure process is performed using the exposure mask 24 including the light shielding pattern 24a. In this case, the photoresist layer 22 in the region where the light is not blocked by the light blocking pattern 24a receives light. Next, referring to FIG. 2C, a developing process using a developer is performed to form the photosensitive film pattern 22a. At this time, the developer is developed by using butyl acetate (Organic Solvent) to remove the photosensitive film 22 of the portion not subjected to light. Negative development is a method of developing with a polar organic solvent, which utilizes a property that a polymer of a light-transmitting region does not dissolve in an organic solvent. That is, since the light-shielding area that is not subjected to light is removed and disappeared in the developing solution during development, the photosensitive film of the lighted portion is left as a pattern. As described above, the photosensitive film pattern is formed on the exposed portion when the negative development method is applied. Therefore, since the photoresist film is developed only in the portion that has not been exposed at the time of applying the double exposure process, the portion exposed at least once is left as the photoresist pattern to form a hole pattern. As described below, a hole pattern having a high pattern density as shown in FIG. 3 and a hole pattern randomly formed as shown in FIG. 4 may be formed.

도 3을 참조하면, 1차 노광으로 제 1 라인 패턴(30)을 노광(도 3의 (ⅰ) 참조)하고, 2차 노광으로 제 1 라인 패턴(30)과 수직한 제 2 라인 패턴(32)을 노광(도 3의 (ⅱ) 참조)한다. 그 다음, 네가티브 현상 방식으로 한번도 노광되지 않은 비노광 영역을 현상하여 패턴 밀도가 높은 홀 패턴(35)을 형성(도 3의 (ⅲ) 참조) 할 수 있다. 도 3과 같은 방법으로 패턴 밀도가 높은 홀 패턴(35)을 형성하는 경우 다이폴(Dipole) 조명의 사용이 가능하여 홀 패턴의 해상도를 라인/스페이스 패턴과 같이 향상시킬 수 있는 장점이 있으나, 기존의 트랙(Track)에서 현상액과 린스(Rinse)는 TMAH/DI를 사용했기 때문에 네가티브 현상액 및 린스의 노즐(Nozzle) 및 유닛(Unit)이 추가적으로 요구되는 단점이 있다.Referring to FIG. 3, the first line pattern 30 is exposed (see FIG. 3B) by the first exposure, and the second line pattern 32 perpendicular to the first line pattern 30 by the second exposure. ) Is exposed (see FIG. 3 (ii)). Then, a non-exposed region that has never been exposed by the negative development method can be developed to form a hole pattern 35 having a high pattern density (see FIG. 3B). When the hole pattern 35 having a high pattern density is formed in the same manner as in FIG. 3, dipole illumination can be used, thereby improving the resolution of the hole pattern like a line / space pattern. In the track, since the developer and the rinse are TMAH / DI, there is a disadvantage in that a nozzle and a unit of the negative developer and the rinse are additionally required.

또한, 도 4를 참조하면 1차 노광으로 두 개의 라인 패턴이 수직하게 형성된 격자형태의 제 1 패턴(40)을 노광(도 4의 (ⅰ) 참조)한다. 그 다음, 2차 노광으로 제 1 패턴(40)에서 두 개의 라인 패턴이 겹치는 부분과 어긋나도록 격자 형태의 제 2 패턴(42)을 노광(도 3의 (ⅱ) 참조)한다. 그 다음, 네가티브 현상 방식으로 한번도 노광되지 않은 비노광 영역을 현상하여 랜덤하게 배열된 홀 패턴(45)을 형성(도 4의 (ⅲ) 참조) 할 수 있다.In addition, referring to FIG. 4, the first pattern 40 having a lattice shape in which two line patterns are vertically formed by the first exposure is exposed (see FIG. 4B). Then, the second pattern 42 in the form of a lattice is exposed (see (ii) in FIG. 3) so as to be shifted from the portion where the two line patterns overlap in the first pattern 40 by the second exposure. Then, the non-exposed areas that have never been exposed by the negative development method can be developed to form randomly arranged hole patterns 45 (see FIG. 4B).

이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 패턴 형성 방법의 일실시예에 대해 상세히 설명하기로 한다.Hereinafter, an embodiment of a method of forming a pattern of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

NAND 플래시 소자는 기존의 플래너(Plannar) 형태의 플로팅 게이트 개발의 어려움을 극복하기 위해 3차원으로 NAND 플래시 셀을 쌓아올려 비트라인을 높이고 있다. 결과적으로, 3차원의 플래시는 16단 이상의 높이를 가지고 128G 이상의 고용량 낸드 플래시 개발을 가능하게 해주며, 데이터가 이관되어 저장되는 SSD(Solid State Disk)등의 적용을 통해 현재의 HDD(Hard Disk Drive)를 대체할 수 있을 것으로 보인다. 이러한 3차원 플래시 소자에서 워드 라인의 채널을 형성하는 워드라인 플러그 마스크의 레이아웃은 비대칭한 피치를 갖는 밀한 콘택홀 패턴이 사용되고 있다. NAND flash devices are increasing the bit lines by stacking NAND flash cells in three dimensions to overcome the difficulty of developing a planar floating gate. As a result, three-dimensional flash enables development of high-capacity NAND flash of more than 128G with more than 16 levels of height, and current HDD (Hard Disk Drive) through application of SSD (Solid State Disk) where data is transferred and stored. Seems to be an alternative. In such a three-dimensional flash device, a dense contact hole pattern having an asymmetric pitch is used for the layout of the word line plug mask forming the channel of the word line.

도 5는 이러한 콘택홀 패턴을 형성하기 위한 노광 마스크의 레이아웃을 도시한 것으로, 홀 패턴(50)은 비대칭한 피치를 가지고 배치된다. 예컨대, 홀 패턴의 X축, Y축 CD를 동일하게 구현하면서, 홀 패턴(50)의 X축 피치(P1)와 Y축 피치(P2)가 10 : 23으로 비대칭한 피치를 가지도록 형성하여야 한다. 다이폴 조명계를 사용하는 경우 패턴의 해상도 및 NILS 특성이 우수하나, 다이폴 조명계는 방향성을 갖기 때문에 홀 패턴의 X축, Y축 CD 중 한 방향이 길게 형성된다. 즉, 홀 패턴의 X축 및 Y축 CD를 동일하게 형성할 수 없다.5 shows a layout of an exposure mask for forming such a contact hole pattern, in which the hole pattern 50 is arranged with an asymmetrical pitch. For example, while implementing the same X-axis and Y-axis CD of the hole pattern, the X-axis pitch P1 and the Y-axis pitch P2 of the hole pattern 50 should be formed to have an asymmetric pitch of 10:23. . When the dipole illumination system is used, the resolution and NILS characteristics of the pattern are excellent, but since the dipole illumination system has directionality, one of the X-axis and the Y-axis CD of the hole pattern is formed long. That is, the X-axis and Y-axis CD of the hole pattern cannot be formed in the same manner.

본 발명은 상술한 도 5에서 제기된 문제점을 해결하기 위해 다크 필드 노광 마스크 및 네가티브 현상 방식을 적용하는 방법을 제안하고 있다.The present invention proposes a method of applying a dark field exposure mask and a negative development scheme to solve the problems posed in FIG. 5 described above.

도 6은 본 발명의 일 실시예에 따른 반도체 소자의 패턴 형성 방법을 도시한 도면이다. 도 6을 참조하여 일정한 피치를 갖는 홀 패턴을 설명하면 다음과 같다. 6 is a diagram illustrating a method of forming a pattern of a semiconductor device according to an embodiment of the present invention. Referring to Figure 6 describes a hole pattern having a constant pitch as follows.

먼저, 두 개의 라인 패턴이 교차되는 격자 형태의 차광 패턴(62)을 포함하는 노광 마스크(60)를 이용하여 노광 공정을 진행한다. 노광 마스크(60)는 라인 패턴이 교차되는 부분(A)이 홀 패턴 예정 영역인 다크 필드(Dark Filed) 노광 마스크인 것이 바람직하다.(도 6의 (ⅰ) 참조.) 또한, 홀 패턴 예정 영역은 X축 피치(P1)및 Y축 피치(P2)가 동일한 형태로 형성되도록 한다. 이때, 노광 공정은 과노광(Over Expose)으로 진행하는 것이 바람직하다. 여기서, 과노광은 노광 에너지를 기존보다 크게 하거나 노광 시간을 기존보다 길게 조절하여 진행하는 것이 바람직하다. 도 6의 (ⅱ)에 도시된 바와 같이, 과노광을 진행하게 되면 차광 패턴(도 6 (ⅰ)의 '62')이 없는 영역은 물론 노광 영역(66)이 되고, 차광 패턴(도 6 (ⅰ)의 '62')과 인접한 부분도 노광 영역(66)이 된다. 그리고, 두 개의 라인 패턴이 교차되는 부분만 노광되지 않는 비노광 영역(64)이 된다. First, an exposure process is performed using an exposure mask 60 including a light shielding pattern 62 having a lattice shape in which two line patterns cross each other. It is preferable that the exposure mask 60 is a dark filed exposure mask in which the portion A where the line pattern intersects is a dark pattern (area of FIG. 6). The X-axis pitch P1 and the Y-axis pitch P2 are formed in the same shape. At this time, it is preferable that the exposure process proceeds to overexposure. In this case, the overexposure may be performed by adjusting the exposure energy to be larger than before or by adjusting the exposure time to be longer than before. As shown in FIG. 6 (ii), when the overexposure proceeds, the region without the light shielding pattern ('62' in FIG. 6) becomes the exposure region 66 as well as the light shielding pattern (FIG. A portion adjacent to '62') of the i) also becomes the exposure area 66. Then, only the portion where the two line patterns intersect is exposed to the non-exposed area 64.

그 다음, 네가티브 현상액을 이용한 현상 공정을 진행하면 비노광 영역(도 6 (ⅱ)의 '64')가 현상되어 제거된다. 즉, 도 6 (ⅲ)에 도시된 바와 같이, 비노광 영역(도 6 (ⅱ)의 '64')이 홀(68)으로 정의되는 감광막 패턴(69)을 형성할 수 있다. Then, when the development process using the negative developer is carried out, the non-exposed areas ('64' in Fig. 6 (ii)) are developed and removed. That is, as shown in FIG. 6 (i), the non-exposed region '64' in FIG. 6 (ii) can form the photosensitive film pattern 69 defined by the hole 68. As shown in FIG.

도 7은 상술한 도 6과 같은 방법으로 비대칭 피치를 갖는 홀을 정의하는 패턴 형성 방법을 도시한 것이다. 먼저 도 7의 (ⅰ)은 다크 필드 노광 마스크를 도시한 것으로, 두 개의 라인 패턴이 교차되는 격자 형태의 차광 패턴(72)을 포함하는 노광 마스크(70)를 이용하여 노광 공정을 진행한다. 노광 마스크(70)는 라인 패턴이 교차되는 부분(B)이 홀 패턴 예정 영역인 다크 필드(Dark Filed) 노광 마스크인 것이 바람직하다.(도 7의 (ⅰ) 참조.) 또한, 홀 패턴 예정 영역은 X축 피치(P1)및 Y축 피치(P2)가 서로 다른 형태로 형성되도록 한다. 즉, 홀 패턴이 비대칭 피치를 가지고 형성된다. FIG. 7 illustrates a pattern forming method for defining a hole having an asymmetric pitch in the same manner as in FIG. 6 described above. First, FIG. 7B illustrates a dark field exposure mask, and an exposure process is performed using an exposure mask 70 including a light shielding pattern 72 having a lattice shape where two line patterns intersect each other. It is preferable that the exposure mask 70 is a dark filed exposure mask in which the portion B at which the line pattern intersects is a dark pattern (area of FIG. 7). Is such that the X-axis pitch P1 and the Y-axis pitch P2 are formed in different shapes. That is, the hole pattern is formed with an asymmetric pitch.

이때, 노광 공정은 과노광으로 진행하는 것이 바람직하다. 도 7의 (ⅱ)에 도시된 바와 같이, 과노광을 진행하게 되면 차광 패턴(도 7 (ⅰ)의 '72')이 없는 영역은 물론 노광 영역(76)이 되고, 차광 패턴(도 7 (ⅰ)의 '72')과 인접한 부분도 노광 영역(76)이 된다. 그리고, 두 개의 라인 패턴이 교차되는 부분만 노광되지 않는 비노광 영역(64)이 된다. At this time, it is preferable that an exposure process advances to overexposure. As shown in Fig. 7 (ii), when the overexposure is performed, the area without the light shielding pattern ('72' in Fig. 7 (b)) becomes the exposure area 76 as well as the light shielding pattern (Fig. 7 ( The portion adjacent to '72') of the vi) also becomes the exposure area 76. Then, only the portion where the two line patterns intersect is exposed to the non-exposed area 64.

그 다음, 네가티브 현상액을 이용한 현상 공정을 진행하면 비노광 영역(도 7 (ⅱ)의 '74')가 현상되어 제거된다. 즉, 도 7 (ⅲ)에 도시된 바와 같이, 비노광 영역(도 7 (ⅱ)의 '74')이 홀(78)으로 정의되는 감광막 패턴(79)을 형성할 수 있다. Then, when the development process using the negative developer is carried out, the non-exposed areas ('74' in Fig. 7 (ii)) are developed and removed. That is, as shown in FIG. 7 (i), the non-exposed region '74' of FIG. 7 (ii) can form the photosensitive film pattern 79 defined by the hole 78. FIG.

상술한 도 6 및 도 7과 같이 다크 필드 노광 마스크를 이용한 과노광 공정을 진행한 후 네가티브 현상 방식으로 감광막 패턴을 형성하는 경우 다이폴(Dipole) 노광 조명계를 사용할 수 있다. 따라서, 패턴의 해상도 및 NILS(Normalized Image Log Slot) 특성이 향상되는 효과를 얻을 수 있다.6 and 7, a dipole exposure illumination system may be used when the photoresist pattern is formed by a negative development method after the overexposure process using the dark field exposure mask. Therefore, the effect of improving the resolution of the pattern and the normalized image log slot (NILS) characteristic can be obtained.

본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined by the appended claims. Of the present invention.

10, 20 : 반도체 기판 12,22 : 감광막
14a, 24a : 차광 패턴 14, 24 : 노광 마스크
30 : 제 1 라인 패턴 32 : 제 2 라인 패턴
34 : 비노광 영역 35 : 홀 패턴
40 : 제 1 패턴 42 : 제 2 패턴
45, 50 : 홀 패턴 69, 79 : 감광막 패턴
64, 74 : 비노광 영역 66, 76 : 노광 영역
60, 70 : 노광 마스크 62, 72 : 차광 패턴10, 20: semiconductor substrate 12, 22: photosensitive film
14a, 24a: Light shielding pattern 14, 24: Exposure mask
30: first line pattern 32: second line pattern
34 non-exposure area 35 hole pattern
40: first pattern 42: second pattern
45, 50: hole pattern 69, 79: photosensitive film pattern
64, 74: non-exposure area 66, 76: exposure area
60, 70: exposure mask 62, 72: light shielding pattern

Claims (8)

반도체 기판 상부에 감광막을 형성하는 단계;
다크 필드(Dark Filed) 노광 마스크를 이용하여 노광 공정을 진행하는 단계; 및
네가티브 현상 공정(Negative Development)으로 홀을 정의하는 감광막 패턴을 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.Forming a photoresist film on the semiconductor substrate;
Performing an exposure process using a dark filed exposure mask; And
Forming a photoresist pattern defining a hole by a negative development process
Pattern forming method of a semiconductor device comprising a. 청구항 1에 있어서,
상기 다크 필드 노광 마스크는 두 개의 라인 패턴이 교차되는 격자 형태의 차광 패턴을 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.The method according to claim 1,
The dark field exposure mask may include a light shielding pattern having a lattice shape in which two line patterns cross each other. 청구항 1에 있어서,
상기 두 개의 라인 패턴이 교차되는 부분이 홀 예정 영역인 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.The method according to claim 1,
And a portion where the two line patterns cross each other is a hole predetermined region. 청구항 3에 있어서,
상기 노광 공정 시 과노광을 진행하여 상기 홀 예정 영역만 비노광 영역이 되도록 하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.The method according to claim 3,
And over-exposure during the exposure process so that only the hole predetermined region becomes a non-exposed region. 청구항 1에 있어서,
상기 네가티브 현상 공정 시 현상액은 부틸 아세테이트(Butyl Acetate)를 포함하는 솔벤트(Solvent)를 사용하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.The method according to claim 1,
The developing method of the negative development process is a pattern forming method of a semiconductor device, characterized in that using a solvent (Solvent) containing butyl acetate (Butyl Acetate). 청구항 1에 있어서,
상기 감광막 패턴은 X축 피치 및 Y축 피치가 동일한 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.The method according to claim 1,
The photosensitive film pattern is a pattern forming method of a semiconductor device, characterized in that the X-axis pitch and the Y-axis pitch is the same. 청구항 1에 있어서,
상기 감광막 패턴은 X축 피치 및 Y축 피치가 상이한 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.The method according to claim 1,
The photosensitive film pattern is a pattern forming method of a semiconductor device, characterized in that the X-axis pitch and the Y-axis pitch is different. 청구항 1에 있어서,
상기 노광 공정 시 다이폴(Dipole) 노광 조명계를 사용하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.The method according to claim 1,
A dipole exposure illumination system is used in the exposure process.
KR1020110044732A 2011-05-12 2011-05-12 Method for forming pattern of semiconductor device KR20120126715A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110044732A KR20120126715A (en) 2011-05-12 2011-05-12 Method for forming pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110044732A KR20120126715A (en) 2011-05-12 2011-05-12 Method for forming pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR20120126715A true KR20120126715A (en) 2012-11-21

Family

ID=47511990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044732A KR20120126715A (en) 2011-05-12 2011-05-12 Method for forming pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR20120126715A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105759560A (en) * 2016-05-13 2016-07-13 武汉新芯集成电路制造有限公司 Layout structure of combined photomask as well as formation method and application method for layout structure
US9772555B2 (en) 2015-06-02 2017-09-26 Samsung Electronics Co., Ltd. Methods of forming patterns using photoresists
CN107731664A (en) * 2017-10-20 2018-02-23 上海华力微电子有限公司 A kind of method for increasing high-aspect-ratio lithographic process window by double-pattern technology
US10134606B2 (en) 2014-05-20 2018-11-20 Samsung Electronics Co., Ltd. Method of forming patterns and method of manufacturing integrated circuit device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134606B2 (en) 2014-05-20 2018-11-20 Samsung Electronics Co., Ltd. Method of forming patterns and method of manufacturing integrated circuit device using the same
US9772555B2 (en) 2015-06-02 2017-09-26 Samsung Electronics Co., Ltd. Methods of forming patterns using photoresists
CN105759560A (en) * 2016-05-13 2016-07-13 武汉新芯集成电路制造有限公司 Layout structure of combined photomask as well as formation method and application method for layout structure
CN107731664A (en) * 2017-10-20 2018-02-23 上海华力微电子有限公司 A kind of method for increasing high-aspect-ratio lithographic process window by double-pattern technology

Similar Documents

Publication Publication Date Title
KR100912990B1 (en) Method of forming a micro pattern in a semiconductor device
KR100905827B1 (en) Method for forming hard mask pattern in semiconductor device
US8835100B2 (en) Double patterning by PTD and NTD process
JP2008091851A (en) Method of forming hard mask pattern of semiconductor device
US20140282297A1 (en) Method for generating post-opc layout in consideration of top loss of etch mask layer
US10734284B2 (en) Method of self-aligned double patterning
KR20120126442A (en) Method for forming pattern of Semiconductor Device
CN105452957B (en) method of making a resist structure with undercut sidewalls
KR20120126715A (en) Method for forming pattern of semiconductor device
US9097975B2 (en) Double patterning by PTD and NTD process
KR101096163B1 (en) Method for manufacturing semiconductor device
JP2009016789A (en) Method for forming fine pattern of semiconductor element
CN109935515B (en) Method for forming pattern
KR101159689B1 (en) Method for forming overlay vernier in semiconductor device
US7977033B2 (en) Method of forming pattern of semiconductor device
KR20100134415A (en) Method for manufacturing semiconductor device
KR101004513B1 (en) A method for forming a contact hole of a semiconductor device
KR20130006736A (en) Mathod for fabricating mask for forming contact hole of semiconductor device
US7964325B2 (en) Mask and method for forming a semiconductor device using the same
KR100948480B1 (en) Method of forming micro pattern for semiconductor device
KR20120081653A (en) Method for manufacturing mask of semiconductor device
US8318408B2 (en) Method of forming patterns of semiconductor device
JP2008198973A (en) Flash memory element and manufacturing method thereof
KR20090019144A (en) Method of forming micro pattern for semiconductor device
KR20130022677A (en) Method for fabricating array of fine patterns in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination