KR20120124702A - 발광층 영역이 증가된 발광 다이오드 및 이의 제조방법 - Google Patents

발광층 영역이 증가된 발광 다이오드 및 이의 제조방법 Download PDF

Info

Publication number
KR20120124702A
KR20120124702A KR1020110042515A KR20110042515A KR20120124702A KR 20120124702 A KR20120124702 A KR 20120124702A KR 1020110042515 A KR1020110042515 A KR 1020110042515A KR 20110042515 A KR20110042515 A KR 20110042515A KR 20120124702 A KR20120124702 A KR 20120124702A
Authority
KR
South Korea
Prior art keywords
type cladding
cladding layer
layer
light emitting
substrate
Prior art date
Application number
KR1020110042515A
Other languages
English (en)
Inventor
염근영
배정운
김태형
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020110042515A priority Critical patent/KR20120124702A/ko
Publication of KR20120124702A publication Critical patent/KR20120124702A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광층 영역이 증가된 발광 다이오드 및 이의 제조방법을 제공한다. 기판; 상기 기판 상에 적층되는 n형 클래드층; 상기 n형 클래드층 상에 적층되는 활성층; 및 상기 활성층 상에 적층된 p형 클래드층을 포함하고, 상기 n형 클래드층의 상부는 마이크로 스케일의 패턴을 가지며, 상기 패턴된 n형 클래드층의 돌출 영역 사이의 간격은 상기 돌출 영역의 높이보다 크고, 상기 활성층 및 상기 p형 클래드층은 상기 n형 클래드층의 상부의 패턴 구조와 같은 형상을 갖도록 적층된 것인 발광 다이오드를 제공한다. 따라서 발광층 영역의 밀도를 높임으로써, 발광 소자의 내부 및 외부 양자효율 향상을 통하여 고효율의 발광 다이오드 소자를 제조할 수 있다. 또한, n형 클래드층의 상부를 마이크로 스케일의 패턴 형성하고, 상기 패턴된 n형 클래드층의 돌출 영역 사이의 간격을 상기 돌출 영역의 높이보다 크게하여 상기 패턴된 n형 클래드층 상에 활성층과 p형 클래드층이 증착되는 두께의 균일성을 향상시켜서, 활성층의 두께의 불균일성에서 발생하는 연색지수(Color Rending Index)의 감소를 방지하고, p형 클래드층에 대한 도핑의 균일성을 향상시켜 콘택 저항의 증가를 방지할 수 있다.

Description

발광층 영역이 증가된 발광 다이오드 및 이의 제조방법{Light Emitting Diode with the increased emission area and method of fabricating the same}
본 발명은 발광 다이오드에 관한 것으로, 보다 상세하게는 발광층 영역이 증가된 발광 다이오드 및 이의 제조방법에 관한 것이다.
발광다이오드(Light Emitting Diode; LED)는 전류를 빛으로 변환시키는 반도체 소자로서, 디스플레이 소자의 광원으로 주로 이용되고 있다. 이러한 발광다이오드는 기존의 광원에 비해 극소형이며, 소비전력이 적고, 수명이 길며, 반응속도가 빠른 등 매우 우수한 특성을 나타낸다. 이와 더불어서, 수은 및 기타 방전용 가스를 사용하지 않으므로 환경 친화적이다.
이러한 발광다이오드를 구성하는 반도체층으로서 열전도도(Thermal conductivity)가 크고 융점이 높아 고온에서 안정하며, 큰 포화 전자 이동속도(saturated electron mobile velocity)를 가지는 전기적 특성과 내부식성, 내방사성, 내열성 등의 우수한 기계, 물리, 화학적 특성을 가지는 장점으로 인해 질화갈륨계 물질이 많이 사용되고 있다.
현재까지, 발광다이오드의 발광효율을 증가시키기 위한 방법으로 패턴 형성된 사파이어 기판(patterned sapphire substrate, PSS)을 이용한 성장법이 주류를 이루었다. PSS 기판의 사용은 배면 반사율의 향상을 통한 외부 양자효율의 향상에 도움이 되는 것으로 알려져 있다. 반면 발광 다이오드 소자의 최종적인 발광효율 향상에 큰 영향을 미치는 내부 양자효율은 계속된 성장법의 향상으로 비약적인 발전을 이루어 성장 잠재력이 점차 감소하고 있다.
따라서, 발광 다이오드의 내부 및 외부 양자효율의 향상이 가능하도록 발광층 영역의 확장 및 두께의 균일성을 제어할 필요성이 있다.
본 발명이 해결하고자 하는 기술적 과제는 발광층 영역의 밀도를 높임으로써, 질화물 발광소자의 내부 및 외부 양자효율 향상을 통하여 고효율 발광 다이오드 소자를 제공함에 있다.
또한, n형 클래드층의 패턴의 간격과 모양을 제어하여 활성층과 p형 클래드층이 증착되는 두께의 균일성을 향상시켜서, 활성층의 증착이 고르게 되지 못할 경우에 발생되는 연색지수(Color Rending Index)의 감소를 방지하고, p형 클래드층에 대한 도핑의 균일성을 향상시켜 콘택 저항의 증가를 방지함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 기판; 상기 기판 상에 적층되는 n형 클래드층; 상기 n형 클래드층 상에 적층되는 활성층; 및 상기 활성층 상에 적층된 p형 클래드층을 포함하고, 상기 n형 클래드층의 상부는 마이크로 스케일의 패턴을 가지며, 상기 패턴된 n형 클래드층의 돌출 영역 사이의 간격은 상기 돌출 영역의 높이보다 크고, 상기 활성층 및 p형 클래드층은 상기 n형 클래드층의 상부의 패턴 구조와 같은 형상을 갖도록 적층된 것인 발광 다이오드를 제공한다.
상기 기판과 상기 n형 클래드층 사이에 적층된 제1 버퍼층을 더 포함할 수 있다.
상기 n형 클래드층과 상기 활성층 사이에 적층된 제2 버퍼층을 더 포함할 수 있다.
상기 제2 버퍼층의 두께는 1 내지 50nm일 수 있다.
상기 n형 클래드층의 돌출영역은 사다리꼴 형태의 종단면을 가질 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 기판을 제공하는 단계; 상기 기판 상에 n형 클래드층을 형성하는 단계; 상기 n형 클래드층 상에 마이크로 스케일의 패턴을 형성하는 단계; 상기 마이크로 스케일의 패턴이 형성된 n형 클래드층 상에 활성층 성장시키는 단계; 및 상기 활성층 상에 p형 클래드층을 성장시키는 단계를 포함하고, 상기 패턴된 n형 클래드층의 돌출 영역 사이의 간격은 상기 돌출 영역의 높이보다 크고, 상기 활성층 및 상기 p형 클래드층은 상기 n형 클래드층의 상부의 패턴 구조와 같은 형상을 갖도록 적층된 것인 발광 다이오드 제조방법을 제공한다.
상기 기판과 상기 n형 클래드층 사이에 제1 버퍼층을 형성하는 단계를 더 포함할 수 있다.
상기 n형 클래드층과 상기 활성층 사이에 제2 버퍼층을 형성하는 단계를 더 포함할 수 있다.
상기 패턴된 n형 클래드층의 돌출영역은 사다리꼴 형태의 종단면을 가질 수 있다.
상기 n형 클래드층 상에 마이크로 스케일의 패턴을 형성하는 단계는 중성빔을 사용하여 식각하는 단계를 포함할 수 있다.
상술한 바와 같이 본 발명에 따르면, 발광층 영역의 밀도를 높임으로써, 발광소자의 내부 및 외부 양자효율 향상을 통하여 고효율의 발광 다이오드 소자를 제조할 수 있다.
또한, n형 클래드층의 상부를 마이크로 스케일의 패턴 형성하고, 상기 패턴된 n형 클래드층의 돌출 영역 사이의 간격을 상기 돌출 영역의 높이보다 크게하여 상기 패턴된 n형 클래드층 상에 활성층과 p형 클래드층이 증착되는 두께의 균일성을 향상시켜서, 활성층의 두께의 불균일성에서 발생하는 연색지수(Color Rending Index)의 감소를 방지하고, p형 클래드층에 대한 도핑의 균일성을 향상시켜 콘택 저항의 증가를 방지할 수 있다.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 적층구조의 단면도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 공정단계에 따라 나타낸 적층구조의 단면도이다
본 발명에서 제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
실시예
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 적층구조의 단면도이다. 또한, 도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 공정단계에 따라 나타낸 적층구조의 단면도이다.
도 2a를 참조하면, 기판(100)을 제공한다. 상기 기판(100)은 사파이어 기판, SiC, Si 및 GaAs로 이루어진 기판에서 선택될 수 있다. 바람직하게 사파이어 기판일 수 있다. 나아가, 패턴 형성된 사파이어 기판(patterned sapphire substrate, PSS)을 이용할 수 있다. 다만 이에 제한되는 것은 아니다.
도 2b를 참조하면, 상기 기판(100) 위에 제1 버퍼층(200)이 형성된다. 상기 제1 버퍼층(200)은 씨드층 역할을 할 수 있는 물질이면 어떤 것이든 가능하고, 예를 들어, u-GaN 또는 AlN을 포함할 수 있다.
상기 제1 버퍼층(200)은 기판(100)과 n형 클래드층(300) 사이에서 전위와 같은 결함의 발생을 완화하기 위한 층이다.
그러나, 제1 버퍼층(200)은 생략될 수 있다. 기판과 n형 클래드층의 격자상수의 차이가 작아 버퍼층이 없어도 에피택셜 성장(epitaxial growth)이 가능한 경우에는 기판 상에 바로 n형 클래드층을 성장시킬 수 있다.
도 2c를 참조하면, 상기 제1 버퍼층(200) 상에 n형 클래드층(300)을 형성할 수 있다. 상기 n형 클래드층(300)은 n-GaN층일 수 있다.
상기 제1 버퍼층(200) 및 n형 클래드층(300)은 유기금속 화학기상증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성될 수 있다.
도 2d를 참조하면, 상기 n형 클래드층(300)의 상부에 마이크로 스케일의 패턴을 형성할 수 있다. 패터닝은 포토리소그라피법, 건식 식각법 또는 습식 식각법을 사용하여 수행할 수 있다. 다만 이에 제한되지는 않는다.
식각장비를 사용할 경우, 고밀도 플라즈마(High Density Plasma) 식각장치, 반응성 이온 식각장치(Reactive Ion Etcher) 또는 중성빔 식각장치를 이용할 수 있다. 중성빔 식각장치를 이용하는 것이 바람직하다.
고밀도 플라즈마 식각장치, 반응성 이온 식각장치 등의 이온 강화용 식각장비를 사용할 경우, 식각 공정을 수행하기 위한 다량의 이온들이 존재하고, 이들 이온들이 수백 eV의 에너지로 반도체 기판 또는 반도체 기판상의 특정 물질층에 충돌되기 때문에 반도체 기판이나 이러한 특정 물질층에 물리적, 전기적 손상을 야기시킬 수 있다. 따라서, 중성빔을 사용할 경우 식각 중 이온으로 인한 n형 클래드층(300)에 가해지는 전기적, 물리적 손상을 줄일 수 있다.
상기 마이크로 스케일의 패턴은 다수의 패턴을 포함할 수 있고, 이러한 다수의 패턴은 주기적으로 반복된 패턴일 수 있다. 일 예로서, 마이크로 스케일의 패턴은 스트라이프 형태 또는 도트 형태일 수 있다. 다만, 이에 한정되지는 않는다.
상기 패턴된 n형 클래드층의 돌출영역간의 거리는 돌출영역의 높이보다 큰 것이 바람직하다. 돌출영역간의 거리가 줄어들면 증착 가스가 패턴 사이로 잘 들어올 수 없게 되므로 각각의 위치마다 증착되는 층의 두께가 달라질 수 있다. 만약 증착되는 층의 두께가 달라질 경우, 활성층의 순차적인 증착이 고르게 되지 않아 결과적으로 나오게 되는 빛의 파장값(λ)의 순수성이 떨어지게 되므로 연색지수(color rending index)가 감소하게 되는 문제가 발생할 수 있다. 또한, p-GaN에 Mg도핑시 도핑 정도가 달라지게 되므로 콘택트 저항이 증가되는 문제가 발생한다.
바람직하게 상기 돌출영역간의 거리는 1 내지 10㎛이고, 상기 돌출영역의 높이는 1 내지 3㎛이면서, 상기 돌출영역간의 거리가 상기 돌출영역의 높이보다 커야 한다.
상기 패턴된 n형 클래드층(300)의 돌출영역은 사다리꼴 형태의 종단면(기판(100)의 상부면에 수직인 단면)을 가질 수 있다. n형 클래드층(300)의 돌출영역이 사다리꼴 형태의 종단면을 가지는 경우, 후술하는 제2 버퍼층(400) 및 활성층(500)을 미돌출영역과 돌출영역의 상부 및 측면에 보다 쉽게 균일한 두께로 적층할 수 있다.
도 2e를 참조하면, 상기 패턴된 n형 클래드층(300) 상에 제2 버퍼층(400)을 형성한다. 상기 제2 버퍼층(400)은 상기 n형 클래드층(300)의 상부의 패턴 구조와 같은 형상을 갖도록 적층된다.
제2 버퍼층(400)은 InGaN 또는 u-GaN을 포함할 수 있다.
상기 n형 클래드층(300) 상부에 패턴을 형성하기 위해 식각 공정이 이루어지므로, 식각된 n형 클래드층(300)의 표면이 오염될 우려가 있다. 따라서 상기 n형 클래드층(300)의 표면의 오염에 의해 발생되는 성장 결함을 완화하기 위하여 제2 버퍼층(400)을 형성한다.
상기 제2 버퍼층(400)의 두께는 1 내지 50nm이하인 것이 바람직하다. 만일 상기 제2 버퍼층(400)의 두께가 1nm 미만일 경우 결정 성장시의 결함을 완화시키는데 충분하지 못할 우려가 있다. 또한, 상기 제2 버퍼층(400)의 두께가 50nm를 초과하는 경우 상기 활성층(500) 및 p형 클래드층(600)을 성장시킬 때 n형 클래드층(300) 및 제2 버퍼층(400)의 미돌출영역과 돌출영역의 상면 및 측면에 증착되는 두께의 균일성을 떨어뜨릴 여지가 있다.
그러나, 제2 버퍼층(400)은 생략될 수 있다. 만일 식각 공정 등 여러 조건의 변화에 따라 n형 클래드층(300)의 표면이 오염될 우려가 적을 경우, 상기 n형 클래드층(300)의 표면 상에 바로 활성층을 적층시킴으로써 좀 더 균일한 두께로 활성층을 증착시킬 수 있기 때문이다.
도 2f를 참조하면, 상기 제2 버퍼층(400)상에 활성층(500)을 형성할 수 있다. 상기 활성층(500)은 상기 n형 클래드층(300)의 상부의 패턴 구조와 같은 형상을 갖도록 적층된다.
상기 활성층(500)에서 n형 클래드층에서 주입한 전자와 p형 클래드층에서 주입한 정공을 재결합시켜 특정 에너지(파장)를 가진 빛을 발생시킨다.
상기 활성층(500)은 단일 양자 우물(Single Quantum Well) 구조 또는 다중 양자 우물(Multi Quantum Well) 구조일 수 있다. 다중 양자 우물 구조가 바람직하다. 다중 양자 우물 구조는 장벽층(barrier layer)과 양자 우물층(quantum well layer)이 교대로 적층될 수 있다. 일 예로서, 우물층으로서 InGaN층과 장벽층인 GaN층의 다중 구조를 가질 수 있다.
도 2g를 참조하면, 상기 활성층(500) 상에 p형 클래드층(600)을 형성할 수 있다. 상기 p형 클래드층(600)은 상기 n형 클래드층(300)의 상부의 패턴 구조와 같은 형상을 갖도록 적층된다.
상기 p형 클래드층(600)은 p-GaN을 포함할 수 있다. 상기 p형 클래드층(600)의 모양은 도 2g에 도시된 것처럼 패턴 형상대로 만들어지도록 균일한 두께로 증착됨이 바람직하다. 만일 p형 클래드층을 두껍게 증착할 경우 증착 두께의 균일성이 떨어질 뿐만 아니라, p 도핑시 도핑 농도가 불균일해져서 콘택저항이 증가될 수 있다. 또한, p형 클래드층(600)의 표면에 형성된 패턴 구조에 의하여 광추출 효율이 향상될 수 있다.
상기 제2 버퍼층(400), 활성층(500) 및 p형 클래드층(600)은 유기금속화학기상증착법(metal organic chemical vapor deposition, MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 또는 분자선 성장법(molecular beam epitaxy, MBE) 등을 사용하여 형성할 수 있다.
나아가, 상기 형성된 발광 다이오드 구조에 n형 전극(미도시)과 p형 전극(미도시)을 더 형성할 수 있다. 일 예로서, 상기 p형 클래드층(600)이 형성되면 전극을 형성하기 위해 상기 p형 클래드층(600)에서 n형 클래드층(300)의 일부분까지 부분 식각하여 n형 클래드층(300)을 외부에 노출시키고, 노출된 n형 클래드층(300)에 n형 전극을 형성할 수 있다. 상기 p형 클래드층(600)에 p형 전극을 형성할 수 있다.
다만, 이에 한정되지 않고, 만일 기판(100)이 도전성 기판인 경우, 별도의 식각 공정 없이 기판(100) 하부에 n형 전극을 형성하고, p형 클래드층(600) 상에 p형 전극을 형성할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
100: 기판 200: 제1 버퍼층
300: n형 클래드층 400: 제2 버퍼층
500: 활성층 600: p형 클래드층

Claims (10)

  1. 기판;
    상기 기판 상에 적층되는 n형 클래드층;
    상기 n형 클래드층 상에 적층되는 활성층; 및
    상기 활성층 상에 적층된 p형 클래드층을 포함하고,
    상기 n형 클래드층의 상부는 마이크로 스케일의 패턴을 가지며, 상기 패턴된 n형 클래드층의 돌출 영역 사이의 간격은 상기 돌출 영역의 높이보다 크고,
    상기 활성층 및 상기 p형 클래드층은 상기 n형 클래드층의 상부의 패턴 구조와 같은 형상을 갖도록 적층된 것인 발광 다이오드.
  2. 제1항에 있어서,
    상기 기판과 상기 n형 클래드층 사이에 적층된 제1 버퍼층을 더 포함하는 발광 다이오드.
  3. 제1항에 있어서,
    상기 n형 클래드층과 상기 활성층 사이에 적층된 제2 버퍼층을 더 포함하고,
    상기 제2 버퍼층은 상기 n형 클래드층의 상부의 패턴 구조와 같은 형상을 갖도록 적층된 것인 발광 다이오드.
  4. 제1항에 있어서,
    상기 제2 버퍼층의 두께는 1 내지 50nm인 발광 다이오드.
  5. 제1항에 있어서,
    상기 n형 클래드층의 돌출영역은 사다리꼴 형태의 종단면을 가지는 발광 다이오드.
  6. 기판을 제공하는 단계;
    상기 기판 상에 n형 클래드층을 형성하는 단계;
    상기 n형 클래드층 상에 마이크로 스케일의 패턴을 형성하는 단계;
    상기 패턴이 형성된 n형 클래드층 상에 활성층을 성장시키는 단계; 및
    상기 활성층 상에 p형 클래드층을 성장시키는 단계를 포함하고,
    상기 패턴된 n형 클래드층의 돌출 영역 사이의 간격은 상기 돌출 영역의 높이보다 크고,
    상기 활성층 및 상기 p형 클래드층은 상기 n형 클래드층의 상부의 패턴 구조와 같은 형상을 갖도록 적층된 것인 발광 다이오드 제조방법.
  7. 제6항에 있어서,
    상기 기판과 상기 n형 클래드층 사이에 제1 버퍼층을 형성하는 단계를 더 포함하는 발광 다이오드 제조방법.
  8. 제6항에 있어서,
    상기 n형 클래드층과 상기 활성층 사이에 제2 버퍼층을 형성하는 단계를 더 포함하고,
    상기 제2 버퍼층은 상기 n형 클래드층의 상부의 패턴 구조와 같은 형상을 갖도록 적층된 것인 발광 다이오드 제조방법.
  9. 제6항에 있어서,
    상기 패턴된 n형 클래드층의 돌출영역은 사다리꼴 형태의 종단면을 가지는 발광 다이오드 제조방법.
  10. 제6항에 있어서,
    상기 n형 클래드층 상에 마이크로 스케일의 패턴을 형성하는 단계는 중성빔을 사용하여 식각하는 단계를 포함하는 발광 다이오드 제조방법.
KR1020110042515A 2011-05-04 2011-05-04 발광층 영역이 증가된 발광 다이오드 및 이의 제조방법 KR20120124702A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110042515A KR20120124702A (ko) 2011-05-04 2011-05-04 발광층 영역이 증가된 발광 다이오드 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110042515A KR20120124702A (ko) 2011-05-04 2011-05-04 발광층 영역이 증가된 발광 다이오드 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20120124702A true KR20120124702A (ko) 2012-11-14

Family

ID=47509999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110042515A KR20120124702A (ko) 2011-05-04 2011-05-04 발광층 영역이 증가된 발광 다이오드 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20120124702A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070041815A (ko) * 2005-10-17 2007-04-20 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20070089750A (ko) * 2001-07-24 2007-08-31 니치아 카가쿠 고교 가부시키가이샤 요철형성 기판을 갖춘 반도체발광소자
KR20080079844A (ko) * 2007-02-28 2008-09-02 서울옵토디바이스주식회사 수직형 발광 다이오드 및 그 제조방법
KR20100136684A (ko) * 2009-06-19 2010-12-29 순천대학교 산학협력단 백색 나노 발광다이오드 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070089750A (ko) * 2001-07-24 2007-08-31 니치아 카가쿠 고교 가부시키가이샤 요철형성 기판을 갖춘 반도체발광소자
KR20070041815A (ko) * 2005-10-17 2007-04-20 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20080079844A (ko) * 2007-02-28 2008-09-02 서울옵토디바이스주식회사 수직형 발광 다이오드 및 그 제조방법
KR20100136684A (ko) * 2009-06-19 2010-12-29 순천대학교 산학협력단 백색 나노 발광다이오드 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
KR100869962B1 (ko) 전류 확산층을 포함하는 발광소자의 제조방법
KR101316120B1 (ko) 양극 알루미늄산화를 이용한 산란 중심을 구비하는 발광 소자 제조방법 및 그 발광 소자
KR20120067752A (ko) 나노구조의 발광소자
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
TWI464911B (zh) 光電半導體晶片之製造方法
JP2016508668A (ja) モノリシックな白色ダイオードを製造するための方法
TW201937753A (zh) 氮化物半導體發光元件
KR20100093993A (ko) 반도체 발광소자 및 그 제조방법
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
Lim et al. SiO2 nanohole arrays with high aspect ratio for InGaN/GaN nanorod-based phosphor-free white light-emitting-diodes
KR102619686B1 (ko) 패시베이션 층을 포함하는 발광 다이오드 전구체
US20150270439A1 (en) Nitride Light Emitting Diode and Fabrication Method Thereof
US20120068196A1 (en) Semiconductor light-emitting device and a method of manufacture thereof
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
KR101303589B1 (ko) 질화물계 반도체 발광 소자 및 그의 제조 방법
KR20120029215A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20120124702A (ko) 발광층 영역이 증가된 발광 다이오드 및 이의 제조방법
KR101295468B1 (ko) 발광소자 및 그 제조방법
KR102213462B1 (ko) 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
KR101140679B1 (ko) 질화갈륨계 화합물 반도체
KR20130101299A (ko) 반도체 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application