KR20120123727A - 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체에서의 결합층의 보호 방법 - Google Patents

플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체에서의 결합층의 보호 방법 Download PDF

Info

Publication number
KR20120123727A
KR20120123727A KR1020127026195A KR20127026195A KR20120123727A KR 20120123727 A KR20120123727 A KR 20120123727A KR 1020127026195 A KR1020127026195 A KR 1020127026195A KR 20127026195 A KR20127026195 A KR 20127026195A KR 20120123727 A KR20120123727 A KR 20120123727A
Authority
KR
South Korea
Prior art keywords
upper member
protective ring
lower member
ring
substrate support
Prior art date
Application number
KR1020127026195A
Other languages
English (en)
Other versions
KR101312080B1 (ko
Inventor
안토니 리치
짐 타판
케이트 코멘댄트
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20120123727A publication Critical patent/KR20120123727A/ko
Application granted granted Critical
Publication of KR101312080B1 publication Critical patent/KR101312080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체에서의 결합층의 보호 방법. 상기 방법은 결합 물질로 기판 지지체의 상부 부재를 기판 지지체의 하부 부재에 부착하는 단계를 포함한다. 접착제는 상부 부재의 외부 외연 및 하부 부재의 상부 외연에 도포되고, 보호 링은 상부 부재의 외부 외연 및 하부 부재의 상부 외연을 둘러싸도록 배치된다. 보호 링은 기계적 안정성 및 가공성을 제공하는 치수로 원래 제조된다. 보호 링은 이후 기판 지지체 애플리케이션의 설계와 일치하는 최종 치수의 정확한 세트로 가공된다.

Description

플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체에서의 결합층의 보호 방법 {METHOD OF PROTECTING A BOND LAYER IN A SUBSTRATE SUPPORT ADAPTED FOR USE IN A PLASMA PROCESSING SYSTEM}
1960년대 중반 이래, 집적 반도체 회로가 다수의 전자 시스템의 주요 구성 요소가 되어왔다. 이들 소형 전자 디바이스는 마이크로컴퓨터 중앙처리부 및 다른 집적회로의 로직 서브시스템 및 메모리를 구성하는 수천 개의 트랜지스터 및 다른 회로들을 포함할 수 있다. 이들 칩의 저비용, 우수한 신뢰성 및 속도는 그것들을 모뎀 디지털 일렉트로닉스의 편재적인 특징이 되도록 해왔다.
집적 회로 칩의 제조는 고순도의 얇고, 연마된 슬라이스; "웨이퍼" 로 불리는 (실리콘 또는 게르마늄 등의) 단결정 반도체 물질 기판으로 통상적으로 시작한다. 각 웨이퍼에서는 웨이퍼 상에 각종 회로 구조를 형성하는 연속적인 물리적 및 화학적 프로세싱 단계가 수행된다. 제조 공정 동안, 실리콘 이산화물 필름을 제조하기 위한 열산화, 실리콘, 실리콘 이산화물, 및 실리콘 질화물 필름을 제조하기 위한 화학 기상 증착, 및 다른 금속 필름을 제조하기 위한 스퍼터링 또는 다른 기술과 같은, 각종 기술을 사용하여 웨이퍼 상에 각종 타입의 박막이 증착될 수 있다.
반도체 웨이퍼 상에 필름을 증착한 이후, 도핑이라 불리는 공정을 사용하여 선택된 불순물을 반도체 결정 격자로 치환함으로써 반도체의 독특한 전기 특성이 생기게 된다. 도핑된 실리콘 웨이퍼는 이후 "레지스트"로 불리는 감광성, 또는 감방사선성 물질의 얇은 층으로 균일하게 코팅될 수 있다. 이후, 리소그래피로 알려진 공정을 사용하여 회로 내 전자 경로를 정의하는 작은 기하학 패턴이 레지스트 상에 전사될 수 있다. 리소그래피 공정 동안, 집적 회로 패턴이 "마스크"로 불리는 유리판 상에 그려진 다음, 감광성 코팅 상에 광학적으로 축소되고, 투영되고, 그리고 전사된다.
리소그래피된 레지스트 패턴은 이후 식각으로 알려진 공정을 통해서 하부에 놓인 반도체 물질의 결정면 상에 전사된다. 진공 프로세싱 챔버는 일반적으로 진공 챔버로 식각 또는 증착 가스를 공급하고 가스에 고주파 (RF) 전계를 인가하여 가스를 플라즈마 상태로 활성화함으로써 기판 상의 물질을 식각 및 화학 기상 증착 (CVD) 하는데 사용된다.
반응성 이온 식각 시스템은 상부 전극 또는 양극, 및 하부 전극 또는 음극이 내부에 배치된 식각 챔버로 통상 이루어진다. 음극은 양극 및 용기 벽에 대해서 음으로 바이어스된다. 식각될 웨이퍼는 적합한 마스크로 커버되고 음극 상에 바로 배치된다. CF4, CHF3, CClF3, HBr, Cl2 및 SF6, 또는 O2, N2, He 또는 Ar 과의 그 혼합물 등의 화학적 반응성 가스가 식각 챔버 내로 인입되고, 통상 밀리토르 범위인 압력으로 유지된다. 상부 전극에는 전극을 통해 챔버로 가스를 균일하게 분산되게 하는 가스 홀(들) 이 제공된다. 양극 및 음극 사이에 형성된 전계는 플라즈마를 형성하는 반응성 가스를 해리시킬 것이다. 활성 이온과의 화학적 상호 작용 및 웨이퍼 표면에 대한 이온 충돌의 운동량 전달에 의해 웨이퍼의 표면이 식각된다. 전극에 의해 발생된 전계가 이온을 음극으로 끌어당겨, 공정이 뚜렷한 수직 식각 측벽을 형성하도록, 주로 수직 방향으로 이온이 표면에 충돌하게 한다.
식각 반응기 전극은 기능의 다양성을 고려하여 2개 이상의 비유사한 부재를 기계적으로 유연하고 및/또는 열적으로 도전성이 있는 접착제로 결합시킴으로써 종종 제조될 수 있다. 활성 ESC 콤포넌트가 지지 기재에 결합되는 정전기 척 시스템 (ESC), 또는 전극 및/또는 가열 요소 또는 어셈블리를 통합하는 다중 결합층을 포함하여, 2개의 부재 사이에 결합 라인 또는 결합층을 가지는 다수의 식각 반응기에서, 결합 라인 또는 결합층은 반응 챔버 조건에 노출될 수 있고, 식각 처리되어 버린다. 따라서, 플라즈마 프로세싱 시스템의 작업 이용가능성 또는 성능에 대한 현저한 저하 없이, 반도체 식각 공정에서의 사용 동안 전극 및 그 관련 결합층에 대해 연장되고 허용가능한 작업 수명을 얻도록, 결합 라인 또는 결합층의 침식을 방지하거나, 또는 최소한 그 속도를 충분히 늦출 필요가 있다.
일 실시형태에 따라서, 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체 내의 결합층의 보호 방법은: 기판 지지체의 상부 부재를 기판 지지체의 하부 부재에 부착하는 단계; 상부 부재의 외부 외연 및 하부 부재의 상부 외연에 접착제를 도포하는 단계; 상부 부재의 외부 외연 및 하부 부재의 상부 외연을 둘러싸도록 보호 링을 배치하는 단계; 및 보호 링을 최종 치수로 가공 (machining) 하는 단계를 포함한다.
또 다른 실시형태에 따라서, 플라즈마 프로세싱 시스템에서의 결합층의 보호 방법은: 상부 부재의 하면에 적층된 가열 장치를 가지는 상부 부재를 하부 부재에 부착하는 단계; 상부 부재의 외부 외연 및 하부 부재의 상부 외연에 접착제를 도포하는 단계; 상부 부재의 외부 외연 및 하부 부재의 상부 외연을 둘러싸도록 불화탄소 폴리머 물질 링을 배치하는 단계; 및 불화탄소 폴리머 물질 링을 최종 치수로 가공하는 단계를 포함한다.
또 다른 실시형태에 따라서, 결합층의 보호 방법은: 상부 부재를 하부 부재에 부착하는 단계; 상부 부재의 외직경보다 큰 직경으로 불화탄소 폴리머 물질 링을 팽창시키는 단계; 및 결합층을 둘러싸도록 보호 링을 수축 피팅시키는 단계를 포함한다.
또 다른 실시형태에 따라서, 결합층의 보호 방법으로서의, 상기 방법은: 상부 부재를 하부 부재에 결합하는 단계; 상부 부재의 외직경보다 큰 직경으로 보호 링의 내직경을 팽창시키는 단계; 및 결합층을 둘러싸도록 보호 링을 수축 피팅시키는 단계를 포함한다.
도 1은 반도체 기판의 플라즈마 식각에 적합한 프로세싱 챔버의 단면도를 도시한다.
도 2는 전극 어셈블리의 상부 부재 및 하부 부재의 사시도를 도시한다.
도 3은 하부 부재에 결합된 상부 부재의 사시도를 도시한다.
도 4는 도 3에 따라 하부 부재에 결합된 상부 부재 일부의 단면도를 도시한다.
도 5는 상부 부재 및 하부 부재를 둘러싸도록 설치하기 이전의 보호 링의 사시도를 도시한다.
도 6은 상부 부재 및 하부 부재 사이의 결합층을 둘러싸도록 배치된 도 5의 보호 링의 사시도를 도시한다.
도 7은 결합층을 둘러싸도록 배치된 보호 링을 포함하여, 도 6의 7-7 선에 따른 전극 어셈블리 일부의 사시도를 도시한다.
도 8은 링의 상면 내에 가공된 홈을 보호 링이 가지는, 도 7의 전극 어셈블리 일부의 사시도를 도시한다.
도 9는 링 내부에 홈을 포함하는, 도 8에 도시된 전극 어셈블리 일부의 단면도를 도시한다.
도 10은 최종 치수로 가공한 이후의 전극 어셈블리 일부의 사시도를 도시한다.
도 1은 기판 식각을 위한 플라즈마 반응기 (10) 의 단면도를 도시한다. 도 1에 도시된 바와 같이, 반응기 (10) 는 플라즈마 프로세싱 챔버 (12), 상기 챔버 (12) 상부에 배치된 안테나를 포함하여, 평면 코일 (16) 에 의해 구현되는 플라즈마를 발생시킨다. RF 코일 (16) 은 매칭 네트워크 (미도시) 를 통해 RF 발생기 (18) 에 의해 통상 활성화된다. 챔버 (12) 내에는 가스 분배판 또는 샤워헤드 (14) 가 제공되는데, 샤워헤드 (14) 는 가스상 소스 물질, 예를 들어, 식각 소스 가스를 샤워헤드 (14) 와 반도체 기판 또는 웨이퍼 (30) 사이의 RF-유도 플라즈마 영역으로 방출하기 위한 복수의 홀을 바람직하게 포함한다. 샤워헤드 (14) 를, 용량 결합, 유도 결합, 마이크로파, 마그네트론, 헬리콘, 또는 다른 적합한 플라즈마 발생 장비와 같은 각종 타입의 플라즈마 발생 소스로 교체하도록 챔버 (12) 의 상부가 설계될 수 있고, 여기서 샤워헤드는 샤워헤드 전극임을 알 수 있다.
가스상 소스 물질은 챔버 (12) 의 벽에 형성된 포트로부터 또한 방출될 수도 있다. 식각 소스 화학물질은, 알루미늄 또는 그 합금 중 하나를 통해 식각하는 경우, 예를 들어, Cl2 및 BCl3 와 같은 할로겐을 포함한다. 측벽 보호를 위해서 탄화수소, 불화탄소, 및 수소화 불화탄소 등의 종들을 형성하는 폴리머는 물론, 다른 식각 화학물질 (예를 들어, CH4, HBr, HCl, CHCl3) 이 또한 사용될 수 있다. 이들 가스는 옵션인 불활성 및/또는 비반응성 가스와 함께 채용될 수 있다. 원한다면, 챔버 (12) 는 추가 플라즈마 발생 소스 (예를 들어, 하나 이상의 유도-결합 코일, 전자-사이클로트론 공명 (ECR), 헬리콘 또는 마그네트론 타입) 를 포함할 수 있다.
사용시, 챔버 벽 (32) 에 의해 정의되는 챔버 (12) 내부로 웨이퍼 (30) 를 인입하고, 제 2 하부 전극 또는 음극 역할을 하는 기판 지지체 또는 전극 어셈블리 (100) 상에 배치한다. 이 하부 전극 또는 전극 어셈블리는 용량 결합형 플라즈마 반응기의 버텀 전극이나, 유도 결합형 또는 마이크로파 파워형 플라즈마 반응기의 버텀 전극일 수 있음을 알 수 있다. 웨이퍼 (30) 는 고주파 발생기 (radio frequency generator, 24) 에 의해 (또는 통상적으로 매칭 네트워크를 통해) 바이어스되는 것이 바람직하다. 웨이퍼 (30) 는 그 위에 제조된 복수의 집적 회로 (IC) 를 포함할 수 있다. 예를 들어, IC는 PLA, FPGA 및 ASIC 등의 로직 디바이스, 또는 랜덤 액세스 메모리 (RAM), 다이나믹 RAM (DRAM), 동기화 DRAM (SDRAM), 또는 판독 전용 메모리 (ROM) 등의 메모리 디바이스를 포함할 수 있다. RF 전력이 인가되는 경우, (소스 가스로부터 형성된) 반응종이 웨이퍼 (30) 의 노출면을 식각한다. 이후, 배출구 (26) 를 통해 휘발성일 수 있는 부산물을 배출한다. 프로세싱이 완료된 후에는, 웨이퍼 (30) 를 다이싱하여 IC를 독립된 칩으로 분리할 수 있다.
임의의 플라즈마 한정 장치 (미도시), 챔버 벽 (32), 챔버 라이너 (미도시) 및/또는 샤워헤드 (14) 의 플라즈마 노출면에, 폴리머 부착을 촉진하는 표면 거칠기 특성을 가진 플라즈마 분사 코팅 (20) 을 제공한다. 또한, 기판 지지체 (28) 의 플라즈마 노출면에도 플라즈마 분사 코팅 (미도시) 을 제공할 수 있다. 이러한 방식으로, 플라즈마를 한정하는 모든 표면이 실질적으로 폴리머 부착을 촉진하는 표면 거칠기 특성을 가질 것이다. 이러한 방식으로, 반응기 내의 미립자 오염이 실질적으로 감소될 수 있다.
반응기 (10) 는 산화물 식각 공정에도 적용될 수 있다. 산화물 식각 공정에서, 가스 분배판은, 반도체 기판 또는 웨이퍼 (30) 상부의 웨이퍼 (30) 와 평행한 면에서, 반응기 (10) 상부의 진공 시일링 (sealing) 표면이기도 한 윈도우 바로 아래에 위치하는 원형판이다. 가스 분배판은 소스로부터 가스 분배판에 의해 정의되는 체적으로 가스를 공급한다. 가스 분배판은 판을 관통하여 연장하는 특정 직경의 홀 어레이를 포함한다. 가스 분배판을 관통하는 홀의 공간 분포는 식각될 층, 예를 들어, 웨이퍼 상의 포토레지스트층, 실리콘 이산화물층, 및 하부층 물질의 식각 균일성을 최적화하기 위해서 변경될 수 있다. 가스 분배판의 단면 형상은 반응기 (10) 에서 RF 파워를 플라즈마로 분배 처리하기 위해서 변경될 수 있다. 가스 분배판 물질은 유전체 물질로 형성되어, 가스 분배판을 통한 반응기로의 이 RF 파워의 커플링을 가능하게 한다. 또한, 가스 분배판의 물질은, 파손 및 그와 관련된 결과적인 입자 발생을 피하기 위해서, 산소 또는 수소화 불화탄소 가스 플라즈마와 같은 환경에서 화학적 스퍼터-식각에 대한 내성이 높은 것이 바람직하다.
이용가능한 예시적인 평행판 플라즈마 반응기 (10) 는 이중 주파수 플라즈마 식각 반응기이다 (예를 들어, 여기서 그 전체가 참조로서 통합되는, 공유의 미국 특허 6,090,304호 참조). 이러한 반응기에서는, 식각 가스가 가스 공급부로부터 샤워헤드 전극 (14) 으로 공급될 수 있고, 2개의 RF 소스로부터 샤워헤드 전극 및/또는 버텀 전극으로 상이한 주파수에서 RF 에너지를 공급하는 것에 의해 반응기 내에서 플라즈마가 발생될 수 있다. 대안으로, 샤워헤드 전극 (14) 이 전기적으로 접지될 수 있고, 2개의 상이한 주파수에서의 RF 에너지가 버텀 전극으로 공급될 수 있다.
도 2는 일 실시형태에 따라 전극 어셈블리 (100) 를 포함하는 기판 지지체의 사시도를 도시한다. 전극 어셈블리 (100) 는 하부 부재 (120) 에 부착되는 상부 부재 (110) 를 포함한다. 전극 어셈블리 (100) 는, 예를 들어, 도 1에 도시된 플라즈마 프로세싱 챔버와 같은 반도체 웨이퍼 프로세싱 시스템의 공정 챔버 내에 배치되도록 구성된다.
도 2에 도시된 바와 같이, 일 실시형태에서, 상부 부재 (110) 는 상부판 (112) 을 포함하고, 상부판 (112) 은 그 기저에 하부 플랜지 (114) 를 가진다. 상부 부재 (110) 는 원형판인 것이 바람직하지만; 상부 부재 (110) 가 평판 디스플레이용으로 사각형인 것과 같이, 다른 적합한 형상 또는 디자인으로 구성될 수 있다. 상부 부재 (110) 는 하부 부재 (120) 에 결합되도록 구성된 하면 (116) 과 기판 지지체 부재 (도 10의 190) 에 결합되도록 구성된 상면 (118) 을 포함한다 .
상부 부재 (110) 는 바람직하게 알루미늄 또는 알루미늄 합금과 같은 금속성 물질로 구성된 전극으로 이루어진다. 하지만, 상부 부재 (110) 는 임의의 적합한 금속성, 세라믹, 전기 도전성 및/또는 유전체 물질로 이루어질 수 있다. 또한, 상부 부재 (110) 는 중심에서부터 외부 가장자리까지 균일한 두께 또는 그 직경을 가지는 것이 바람직하다.
하부 부재 (120) 는 상면 (126) 및 하면 (128) 을 가지는 원형판이 바람직하다. 하지만, 하부 부재 (120) 가 원형 이외의 적합한 형상으로 구성될 수 있음을 알 수 있다. 상면 (126) 은 상부 부재 (110) 의 하면 (116) 에 결합하기에 적합하다. 일 실시형태에서, 하부 부재 (120) 는 전극 어셈블리 (100) 에 온도 제어를 제공하도록 구성될 수 있다 (예를 들어, 하부 부재 (120) 는 그 내부에 온도 제어된 액체가 순환될 수 있는 유체 채널을 포함할 수 있다). 전극 어셈블리 (100) 에서, 하부 부재 (120) 는 통상 금속성 물질의 기판 기저판이고, 그리고 기판, 기계적 지지체, 챔버 주위 환경으로부터 챔버 내부를 격리시키는 진공 시일 (seal), 써멀 히트 싱크, RF 도전체 또는 그 조합으로서의 역할을 수행한다.
또 다른 실시형태에서, 하부 부재 (120) 의 상면 (126) 은 받침대 (124) 형상의 상승판을 더 포함한다. 받침대 (124) 는 균일한 두께를 가지고 상부 부재 (110) 의 하면 (116) 을 지지하도록 구성된다. 받침대 (124) 는 바람직하게 가공되거나 또는 그렇지 않다면 하부 부재 (120) 의 상면 (125) 내부에 형성된다. 하지만, 다른 적합한 제조 방법이 구현될 수 있다.
하부 부재 (120) 는 바람직하게 양극 처리된 알루미늄 또는 알루미늄 합금을 포함한다. 하지만, 금속성, 세라믹, 전기 도전성 및 유전체 물질을 포함한 임의의 적합한 물질이 사용될 수 있음을 알 수 있다. 일 실시형태에서, 하부 부재 (120) 는 양극화되고 가공된 알루미늄 블록으로부터 형성된다. 대안으로, 하부 부재 (120) 는 그 내부 및 /또는 그 상면 상에 하나 이상의 전극이 배치된 세라믹 물질일 수 있다.
상부 부재 (110) 의 하부 플랜지 (114) 의 외직경은 하부 부재 (120) 의 외직경보다 작은 것이 바람직하다. 하지만, 하부 플랜지 (114) 의 외직경이 하부 부재 (120) 의 외직경 이상일 수도 있음을 알 수 있다. 또한, 하부 부재 (120) 가 받침대 (124) 를 더 포함한다면, 상부 부재 (110) 의 하부 플랜지 (114) 의 외직경은 하부 부재 (120) 의 받침대 (124) 의 외직경보다 작은 것이 바람직하다. 하부 플랜지 (114) 는 보호 링 (150) 을 수용하도록 구성된다. 하부 플랜지 (114) 의 외부 외연을 둘러싸도록 보호 링 (150) 을 용이하게 위치시키기 위해서, 상부 부재 (110) 의 외직경이 하부 플랜지 (114) 보다 작은 것이 바람직하다. 상부 부재 (110) 와 하부 플랜지 (114) 의 외직경에서의 차이는 보호 링 (150) 의 배치 동안 보호 링의 클리어런스 (clearance) 를 허용한다. 하부 플랜지 (114) 는 옵션이어서, 하부 플랜지 (114) 없이 상부 부재 (110) 를 설계할 수 있음을 알 수 있다.
도 3은 하부 부재 (120) 에 결합된 상부 부재 (110) 의 사시도를 도시한다. 도 3에 도시된 바와 같이, 결합층 (130) 은 상부 부재 (110) 를 하부 부재 (120) 에 결합한다. 결합층 (130) 은 엘라스토머 실리콘 또는 실리콘 고무 물질 등의 저탄성률 물질로 형성되는 것이 바람직하다. 하지만, 임의의 적합한 결합 물질이 사용될 수 있다. 결합층 (130) 의 두께는 원하는 열전달 계수에 따라 달라질 수 있음을 알 수 있다. 즉, 그 두께는 결합층의 제조 내성을 기초로, 원하는 열전달 계수를 제공하기 위해 조정된다. 통상, 결합층 (130) 은 그 적용 면적에 걸쳐서 플러스 또는 마이너스 특정 변수만큼 달라질 것이다. 통상, 결합층이 최대 1.5% 플러스 또는 마이너스 그 두께라면, 상부 부재 (110) 및 하부 부재 (120) 사이의 열전달 계수는 균일할 것이다.
예를 들어, 반도체 산업에 사용되는 전극 어셈블리 (100) 에 대해서, 결합층 (130) 은 바람직하게 광범위한 온도를 견딜 수 있는 화학적 구조를 가진다. 즉, 저탄성률 물질이, 진공 환경과 양립가능하고 고온 (예를 들어, 500℃ 까지) 에서의 온도 저하에 내성이 있는 폴리머 물질과 같은 임의의 적합한 물질을 포함할 수 있음을 알 수 있다. 하지만, 이들 결합층 물질(들)은 반도체 플라즈마 프로세싱 반응기의 반응성 식각 화학물질에 대해 통상적으로 내성이 없으므로, 유용한 파트 수명을 달성하기 위해서 보호되어야 한다.
도 4는 상부 부재 (110) 의 하면 (116) 에 결합된 옵션인 가열 장치 (heating arrangement, 132) 를 가지는 전극 어셈블리 (100) 일부의 단면도를 도시한다. 가열 장치 (132) 는 상부 부재 (110) 의 하면 (116) 에 적층체 보더 (border) 를 포함할 수 있다. 예를 들어, 가열 장치 (132) 는 제 1 절연층 (134, 예를 들어, 유전체층), 가열층 (136, 예를 들어, 전기적 저항 물질의 하나 이상의 스트립) 및 제 2 절연층 (138, 예를 들어, 유전체층) 을 포함하는 호일 적층체의 형태일 수 있다.
제 1 및 제 2 절연층 (134, 138) 은 Kapton® 또는 다른 적합한 폴리이미드 필름과 같이, 플라즈마 환경에서의 부식성 가스에 대한 내성을 포함하여, 광범위한 온도에 걸쳐 물리적, 전기적 및 기계적 특성을 유지하는 능력을 가지는 물질로 이루어지는 것이 바람직하다. 가열층 (136) 은 Inconel® 또는 다른 적합한 합금 등의 고강도 합금이나, 부식방지성 및 내열성 물질로 이루어지는 것이 바람직하다.
일 실시형태에서, 상부 부재 (110) 는 Kapton® 의 제 1 절연층 (134), 함께 패터닝된 Inconel® 의 가열 요소 (136), 및 상부 부재 (110) 의 하면 (116) 에 결합된 Kapton 의 제 2 절연층 (138) 을 포함하는 얇은 적층체 형태의 가열 요소 (132) 를 포함한다. 통상, Kapton, Inconel 및 Kapton 의 적층체 형태의 가열 요소 (132) 는 약 .005 ~ 약 .009 인치 사이에 있고, 보다 바람직하게는 약 .007 인치 두께이다.
도 4에 도시된 바와 같이, 상부 부재 (110) 의 하면 (116) 및/또는 가열 요소 (132) 는 하부 부재 (120) 의 상면 (126) 에 결합된다. 일 실시형태에서, 상부 부재 (110) 의 하부 플랜지 (114) 를 포함하는, 상부 부재 (110) 의 하면 (116) 은 하부 부재 (120) 의 상면 (126) 또는 하부 부재 (120) 의 받침대 (124) 의 외직경보다 약간 작은 외직경을 가진다. 일 실시형태에서, 전극 어셈블리 (100) 는 상부 부재 (110) 및 하부 부재 (120) 사이에, 약 0.001 ~ 약 0.050 인치 두께, 보다 바람직하게는 약 0.003 ~ 약 0.030 인치 두께의 실리콘의 결합층 (130) 을 포함할 수 있다.
또한, 도 4에 도시된 바와 같이, 상부 부재 (110) 의 하부 플랜지 (114) 의 외부 외연 (하부 수직면, 142) 및 하부 부재 (120) 의 상부 외연 (수평 상면, 144) 에 보호 링 (도 5의 150) 을 부착하는 위치 (140) 에 접착제가 도포된다. 도 4에 도시된 바와 같이, 상부 부재 (110) 의 외부 외연 (142) 및 하부 부재 (120) 의 상부 외연 (144) 에 접착제가 도포된다. 접착제는 바람직하게 플라즈마에 직접 노출되는 환경에서 사용될 수 있는 에폭시 또는 다른 적합한 접착제 물질로 이루어진다. 접착제는 상부 및 하부 부재 (110, 120) 사이에서 확장하여 상부 및 하부 부재 (110, 120) 에 보호 링 (150) 을 안착시키는 시일을 형성한다. 보호 링 (150) 은 홈 또는 슬롯 등의 추가 피쳐들에 의해 고정될 수 있고, 상,하부 부재 (110, 120) 에 안착될 수 있다.
보호 링 (150) 은 바람직하게 Teflon® (DuPont® 에서 제조된 PTFE (폴리테트라플루오로에틸렌)) 등의 불화탄소 폴리머 물질과 같은 폴리머로 구성된다. 하지만, 플라스틱 물질, 폴리머 물질, 퍼플루오로알콕시 (PFA), 불화 폴리머, 및 폴리이미드를 포함하는 임의의 적합한 물질이 사용될 수 있다. 보호 링 (150) 은 바람직하게 우수한 내화학성, 저온 및 고온 성능, 플라즈마 반응기에서의 플라즈마에 대한 내침식성, 저 마찰성, 그리고 전기 및 온도 절연성을 가지는 물질로 구성된다.
도 5는 상부 부재 (110) 의 외부 외연 (142) 및 하부 부재 (120) 의 상부 외연 (144) 을 둘러싸도록 보호 링 (150) 을 설치 또는 배치하기 이전의 보호 링 (150) 의 사시도를 도시한다. 보호 링 (150) 은 바람직하게 설치 이전에, 열 팽창된 불화탄소 폴리머 물질 링으로 이루어진다. 온도-제어 오븐, 핫 플레이트 또는 임의의 적합한 방법으로 보호 링 (150) 의 가열을 수행할 수 있다. 설치의 용이를 위해서 보호 링 (150) 의 가열로 보호 링 (150) 을 팽창시켜 보호 링 (150) 의 부착성을 개선하고, 그리고 상부 부재 (110) 의 외부 외연 (142) 을 둘러싸도록 보호 링을 수축 피팅 (shrink fitting) 시킨다.
또한, 상부 부재 (110) 상에 지지되는 반도체 기판의 프로세싱 동안 보호 링 (150) 에 의해 경험된 작업 온도 및 온도 팽창에 기초하여 원하는 온도로 보호 링 (150) 이 가열되는 것이 바람직함을 알 수 있다. 예를 들어, 일 실시형태에서, Teflon® 등의 불화탄소계 폴리머의 작업 온도 및 온도 팽창 특성에 기초하여, 테플론으로 형성된 보호 링 (150) 이 60℃ 이하의 온도에 노출되는 것이 바람직하다. 하지만, 각 보호 링 (150) 의 물질은 열 팽창에 대해 바람직한 온도 범위를 가진다. 즉, 선택된 물질 및 챔버 내 작업 온도 사이클에 기초하여 링 (150) 의 가열이 선택된다.
또한, 불규칙하거나 거친 표면을 생성하기 위해 보호 링 (150) 이 예열, 화학적 처리되고 및/또는 플라즈마 처리를 포함하여, 보호 링 (150) 의 부착성을 개선할 수 있음을 알 수 있다. 전처리는 상부 및 하부 부재에 대한 링의 부착성을 개선시키고 및/또는 플라즈마 노출면을 조절하여, 플라즈마 반응기 내에서의 그 사용 동안 그 위에 축적된 폴리머 부산물에 대한 부착성을 개선할 수 있다.
도 6은 상부 부재 (110) 의 외부 외연 (142) 을 둘러싸도록 배치된 도 5의 보호 링 (150) 의 사시도를 도시한다. 도 5에 도시된 바와 같이, 상부 부재 (110) 의 버텀 수직 외연 (142) 주위 및 하부 부재 (120) 의 상부 외연 (144) 에 보호 링 (150) 이 배치된다. 보호 링 (150) 의 경화 또는 수축 피팅은 링 (150) 을 원래 형상으로 수축시키고, 압축 (수축) 피트를 통해서 상부 및 하부 부재 (110, 120) 에 링을 안착시킨다.
일 실시형태에서, 테플론과 같은 불화탄소계 폴리머 보호 링 (150) 은 바람직하게 60℃ 미만의 온도로 가열된다. 테플론 보호 링 (150) 은 바람직하게 대략 50 ~ 60℃로, 보다 바람직하게 대략 60℃ 로 가열된다. 설치 이전의 보호 링 (150) 의 가열은 상부 및 하부 부재 (110, 120) 를 둘러싸는 보호 링 (150) 의 배치를 용이하게 한다.
또한, 일 실시형태에서, 위치 (140) 에서의 접착제는 대략 90 ~ 110℃, 보다 바람직하게는 대략 100℃의 온도에서 불화탄소계 폴리머 보호 링 (150) 으로 경화되는 에폭시 형태이다.
도 7은 결합층 (130) 및 가열 요소 (132) 를 보호하는 링 (150) 을 포함하는, 도 6의 7-7 선에 따른 전극 어셈블리 (100) 일부의 사시도를 도시한다. 도 7에 도시된 바와 같이, 전극 어셈블리 (100) 는 상부 부재 (110), 하부 부재 (120), 결합층 (130), 위치 (140) 에서의 접착제층 및 보호 링 (150) 을 포함한다. 접착제층 (140) 은 바람직하게 어셈블리 (100) 가 경험할 것 같은 작업 온도 범위를 견디는데 적합한 물성을 가지는 에폭시, 아크릴, 엘라스토머 또는 다른 적합한 물질이다.
일 실시형태에서, 에폭시 형태의 접착제층 (140) 은 상부 부재 (110) 의 외부 외연 (142) 상에 및 하부 부재 (120) 의 상부 외연 (144) 에 배치된다. 도 7에 도시된 바와 같이, 보호 링 (150) 은 바람직하게 내부 및 외부 챔퍼링 (chamfering) 된 하면 (151, 152) 을 포함한다. 내부 및 외부 챔퍼링된 하면 (151, 152) 은 하부 부재 (120) 상에서 보호 링의 하부 모서리를 동일 높이에 있게 한다. 또한, 내부 챔퍼링된 표면 (151) 은, 상부 부재 (110) 의 외부 외연 (142) 및 하부 부재 (120) 의 상부 외연 (144) 에 보호 링 (150) 을 안착시키는 것을 돕는 에폭시에 대해 체적 또는 면적을 제공한다. 외부 챔퍼링된 하면 (152) 은 하부 부재 (120) 를 그대로 보전시키면서 보호 링 (150) 의 가공을 가능하게 한다.
도 8은 상부 부재 (110), 하부 부재 (120) 및 보호 링 (150) 의 가공 이후, 도 7의 전극 어셈블리 (100) 일부의 사시도를 도시한다. 도 8에 도시된 바와 같이, 상부 부재 (110), 하부 부재 (120) 및 보호 링 (150) 은 바람직하게 균일한 직경으로 가공된다.
선택적으로, 도 8에 도시된 다른 실시형태에서, 보호 링 (150) 은 가공되거나 그렇지 않다면 보호 링 (150) 의 상면 또는 최상면 (170) 에 형성된 홈 (160) 을 포함할 수 있다. 홈 (160) 은 바람직하게, 보호 링 (150) 이 상부 부재 (110) 의 외부 외연 (142) 을 둘러싸도록 배치된 이후, 보호 링 (150) 에 가공된다. 대안으로, 상부 부재 (110) 의 외부 외연 (142) 을 둘러싸도록 링 (150) 을 설치 또는 배치하기 이전에 보호 링 (150) 에 홈 (160) 이 가공될 수 있다. 홈 (160) 은 접착제로 충진될 수 있으므로, 웨이퍼가 지지체 부재 (190) 상부에 놓임에 있어서, 상부 부재 (110) 및 보호 링 (150) 사이의 접착성을 개선할 수 있다.
도 9는 보호 링 (150) 의 가공 이후 전극 어셈블리 (100) 의 단면도를 도시한다. 도 9에 도시된 바와 같이, 홈 (160) 은 바람직하게 동일한 폭 (174) 및 높이 (176) 를 가진 사각형 단면을 가진다. 예를 들어, 7.726 인치의 외직경 (172) 을 가지는 200 mm 직경의 전극 어셈블리 (100) 에 대해서, 보호 링 (150) 은 0.010 인치의 폭 (174) 및 0.010 인치의 높이 (176) 를 가지는 홈 (160) 을 포함하는 것이 바람직하다. 하지만, 홈 (160) 의 폭 (174) 및 높이 (176) 는 임의의 원하는 단면 형상을 가질 수 있음을 알 수 있다. 사각형 홈에 대해서, 폭 (174) 및 높이 (176) 를 포함하는 홈 (160) 의 치수는, 프로세싱되는 웨이퍼의 직경에 대해 특징적인, 전극 어셈블리 (100) 의 직경 또는 크기 (즉, 200 mm, 300 mm 등) 에 따라 달라질 수 있다.
도 10은 최종 폭 치수로 가공한 이후의 전극 어셈블리 (100) 일부의 사시도를 도시한다. 도 10에 도시된 바와 같이, 웨이퍼 또는 기판 지지체 부재 (190) 는 상부 부재 (110) 의 상면 (118) 에 결합된다. 웨이퍼 지지체 부재 (190) 는 바람직하게 그 중심에서 외부 모서리까지 일정한 두께를 가지는 평면 실리콘 (예를 들어, 단결정 실리콘), 그라파이트 또는 실리콘 카바이드 전극 디스크 등의 전기 도전성 물질 또는 세라믹 물질로 이루어진다.
도 10에 도시된 바와 같이, 지지체 부재 (190) 는 또한 챔퍼링된 외부 모서리 (192) 를 포함할 수 있다. 지지체 부재 (190, 플라스틱) 는 바람직하게 또 다른 결합층 (180) 으로 상부 부재 (110) 의 상면 (118) 에 결합된다. 결합층 (180) 은 바람직하게 실리콘 또는 실리콘 고무와 같은 저탄성률 물질이다. 결합층 (180) 은 바람직하게 광범위한 온도 양극단을 견딜 수 있고, 그리고 진공 환경과 양립할 수 있고 고온에서의 온도 저하에 저항성 있는 폴리머 물질을 포함할 수 있는 화학적 구조를 가진다.
여기에 기재된 방법 및 장치는 200 mm (7.87402 인치) 및 300 mm (11.811 인치) 직경의 전극 어셈블리 (100) 모두를 포함하는 각종 전극 어셈블리 (100) 에 적용될 수 있음을 알 수 있다. 예를 들어, 200mm 전극 어셈블리 (100) 에 대한 보호 링 (150) 은 실온에서 대략 193.802 mm (7.63 인치)의 내부 직경을 가지는 원래 보호 링 (150), 대략 194.818 mm (7.67 인치) 의 내부 직경 (60℃에서) 을 가지는 팽창 링, 및 실온에서 대략 194.564 mm (7.66 인치) 의 피트 직경을 가지는 수축 링을 포함할 것이다. 300mm 직경의 전극 어셈블리 (100) 에 대해서, 실온에서의 원래 보호 링 (150) 의 내부 직경은 대략 292.608 mm (11.52 인치) 이고, 팽창 링의 내부 직경 (60℃ 에서) 은 대략 293.878 (11.57 인치) 이고, 그리고 실온에서의 수축 링의 피트 직경은 대략 293.624 mm (11.56 인치) 이다.
예를 들어, 200mm 전극 어셈블리 (100) 에 대한 불화탄소계 폴리머 보호 링 (150) 은 60℃ 로 가열되는 경우 대략 0.889 mm (0.035 인치) 로 팽창하고, 300mm 직경의 전극 어셈블리 (100) 에 대한 불화탄소계 폴리머 보호 링 (150) 은 60℃ 로 가열되는 경우 대략 1.3462 mm (0.053 인치) 로 팽창한다.
바람직한 실시형태에서, 전극 어셈블리 (100) 는, 반도체 제조용 진공 프로세싱 챔버, 예를 들어, 플라즈마 식각 반응기와 같은 플라즈마 반응기 내에서의 그 프로세싱 동안 반도체 웨이퍼 등의 기판을 클램핑하기에 유용한 정전 척 (ESC) 이다. ESC는 모노폴라 또는 바이폴라 설계일 수 있다. 하지만, 전극 어셈블리 (100) 는 화학 기상 증착, 스퍼터링, 이온 주입, 레지스트 스트립핑 등을 하는 동안 기판을 클램핑하는 것과 같은 다른 목적을 위해 사용될 수 있다.
전극 어셈블리 (100) 는 반도체 기판을 플라즈마 프로세싱하는데 적합한 임의의 새로운 프로세싱 챔버에 설치될 수 있거나 또는 기존의 프로세싱 챔버를 개장 (retrofit) 하는데 사용될 수 있음을 알 수 있다. 특정 시스템에서, 상부 부재 (110), 하부 부재 (120) 및 지지체 부재 (190) 의 특정 형상은 척, 기판 및/또는 다른 것들의 배열에 따라 달라질 수 있음을 알아야 한다. 따라서, 도 2 내지 도 10에 도시된 바와 같이, 상부 부재 (110), 하부 부재 (120) 및 지지체 부재 (190) 의 정확한 형상은 설명만을 위한 목적으로 도시되고 임의의 방법으로 한정되지 않는다.
비록 바람직한 실시형태와 함께 본 발명을 설명하였으나, 첨부된 특허청구범위에 정의된 본 발명의 사상 및 범위로부터 벗어나지 않으면서, 구체적으로 설명되지 않은 추가, 삭제, 변경, 및 치환들이 이루어질 수 있음을 당업자들은 알 것이다.

Claims (17)

  1. 결합층의 보호 방법으로서,
    상부 부재를 하부 부재에 부착하는 단계;
    상기 상부 부재의 외직경보다 큰 직경으로 불화탄소 폴리머 물질 보호 링을 팽창시키는 단계; 및
    상기 결합층을 둘러싸도록 상기 보호 링을 수축 피팅 (shrink fitting) 시키는 단계를 포함하는, 결합층의 보호 방법.
  2. 제 1 항에 있어서,
    상기 결합층을 둘러싸도록 상기 불화탄소 폴리머 물질 보호 링을 수축 피팅시키는 단계 이전에,
    상기 상부 부재의 외부 외연 및 상기 하부 부재의 외부 상면에 접착제를 도포하는 단계를 더 포함하는, 결합층의 보호 방법.
  3. 제 1 항에 있어서,
    상기 팽창시키는 단계는 상기 보호 링을 가열하는 단계를 포함하는, 결합층의 보호 방법.
  4. 제 1 항에 있어서,
    상기 상부 부재 및 상기 하부 부재는 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체를 포함하는, 결합층의 보호 방법.
  5. 제 4 항에 있어서,
    상기 상부 부재의 외부 외연은 하부 플랜 플랜지를 가지는, 결합층의 보호 방법.
  6. 제 5 항에 있어서,
    상기 보호 링이 상기 하부 플랜지의 외부 외연을 둘러싸도록 수축 피팅되는, 결합층의 보호 방법.
  7. 제 5 항에 있어서,
    상기 보호 링 및 상기 상부 부재를 최종 치수로 가공하는 단계를 더 포함하는, 결합층의 보호 방법.
  8. 제 4 항에 있어서,
    상기 상부 부재 및 상기 하부 부재는 원통형이고, 상기 하부 부재는 상기 상부 부재의 외직경보다 큰 외직경을 가지는, 결합층의 보호 방법.
  9. 제 2 항에 있어서,
    상기 접착제는 에폭시인, 결합층의 보호 방법.
  10. 제 5 항에 있어서,
    상기 상부 부재는 상기 외부 외연이 위치된 하부 플랜지를 가지는 알루미늄 판을 포함하는, 결합층의 보호 방법.
  11. 제 4 항에 있어서,
    상기 상부 부재 및 상기 하부 부재 사이에 가열 장치를 결합하는 단계를 더 포함하는, 결합층의 보호 방법.
  12. 제 11 항에 있어서,
    상기 가열장치는 제 1 절연층, 가열층, 제 2 절연층의 적층체를 포함하는, 결합층의 보호 방법.
  13. 제 4 항에 있어서,
    상기 상부 부재는 전극을 포함하고,
    상기 하부 부재는 온도 제어 기저판을 포함하며, 상기 온도 제어 기저판은 그 상부에 받침대를 가지고 상기 상부 부재의 하부를 지지하는, 결합층의 보호 방법.
  14. 제 4 항에 있어서,
    상기 보호 링은 상기 하부 부재의 외부 외연의 직경보다 큰 외직경을 가지고,
    상기 방법은 상기 보호 링의 외직경이 상기 하부 부재의 상기 외부 외연의 외직경에 대응하도록 상기 보호 링을 가공하는 단계를 더 포함하는, 결합층의 보호 방법.
  15. 제 4 항에 있어서,
    상기 상부 부재 및 상기 하부 부재에 상기 보호 링을 수축 피팅시키기 이전에,
    상기 보호 링을 챔퍼링 (chamfering) 하는 단계를 더 포함하는, 결합층의 보호 방법.
  16. 제 4 항에 있어서,
    상기 보호 링의 상면 내에 홈을 가공하는 단계를 더 포함하는, 결합층의 보호 방법.
  17. 제 4 항에 있어서,
    상기 상부 부재의 상면에 기판 지지체 부재를 결합하는 단계를 더 포함하는, 결합층의 보호 방법.
KR1020127026195A 2005-07-19 2006-07-13 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체에서의 결합층의 보호 방법 KR101312080B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/183,849 2005-07-19
US11/183,849 US7431788B2 (en) 2005-07-19 2005-07-19 Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system
PCT/US2006/027090 WO2007011613A2 (en) 2005-07-19 2006-07-13 Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001543A Division KR101277842B1 (ko) 2005-07-19 2006-07-13 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판지지체에서의 결합층의 보호 방법

Publications (2)

Publication Number Publication Date
KR20120123727A true KR20120123727A (ko) 2012-11-09
KR101312080B1 KR101312080B1 (ko) 2013-09-26

Family

ID=37669347

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087001543A KR101277842B1 (ko) 2005-07-19 2006-07-13 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판지지체에서의 결합층의 보호 방법
KR1020127026195A KR101312080B1 (ko) 2005-07-19 2006-07-13 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체에서의 결합층의 보호 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087001543A KR101277842B1 (ko) 2005-07-19 2006-07-13 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판지지체에서의 결합층의 보호 방법

Country Status (6)

Country Link
US (2) US7431788B2 (ko)
JP (1) JP4971321B2 (ko)
KR (2) KR101277842B1 (ko)
CN (2) CN102097353B (ko)
TW (1) TWI415165B (ko)
WO (1) WO2007011613A2 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525787B2 (en) * 2005-09-30 2009-04-28 Lam Research Corporation Electrostatic chuck assembly with dielectric material and/or cavity having varying thickness, profile and/or shape, method of use and apparatus incorporating same
WO2009078923A2 (en) 2007-12-19 2009-06-25 Lam Research Corporation Film adhesive for semiconductor vacuum processing apparatus
KR101577474B1 (ko) * 2008-02-08 2015-12-14 램 리써치 코포레이션 플라즈마 프로세싱 장치용 rf 리턴 스트랩
US8206506B2 (en) * 2008-07-07 2012-06-26 Lam Research Corporation Showerhead electrode
US8161906B2 (en) 2008-07-07 2012-04-24 Lam Research Corporation Clamped showerhead electrode assembly
US8221582B2 (en) 2008-07-07 2012-07-17 Lam Research Corporation Clamped monolithic showerhead electrode
US8449679B2 (en) * 2008-08-15 2013-05-28 Lam Research Corporation Temperature controlled hot edge ring assembly
CN102124820B (zh) * 2008-08-19 2014-09-10 朗姆研究公司 用于静电卡盘的边缘环
US8402918B2 (en) * 2009-04-07 2013-03-26 Lam Research Corporation Showerhead electrode with centering feature
US8272346B2 (en) 2009-04-10 2012-09-25 Lam Research Corporation Gasket with positioning feature for clamped monolithic showerhead electrode
TWM412457U (en) * 2009-09-18 2011-09-21 Lam Res Corp Showerhead electrode for use in a plasma reaction chamber and showerhead electrode assembly
KR200464037Y1 (ko) * 2009-10-13 2012-12-07 램 리써치 코포레이션 샤워헤드 전극 어셈블리의 에지-클램핑되고 기계적으로 패스닝된 내부 전극
KR20120116923A (ko) * 2009-11-30 2012-10-23 램 리써치 코포레이션 각진 측벽을 가진 정전 척
US8573152B2 (en) 2010-09-03 2013-11-05 Lam Research Corporation Showerhead electrode
US8461019B2 (en) * 2011-07-19 2013-06-11 Disco Corporation Method of processing device wafer
CN102280342B (zh) * 2011-08-19 2013-08-21 中微半导体设备(上海)有限公司 等离子体处理装置
US9869392B2 (en) 2011-10-20 2018-01-16 Lam Research Corporation Edge seal for lower electrode assembly
US9859142B2 (en) 2011-10-20 2018-01-02 Lam Research Corporation Edge seal for lower electrode assembly
US8844106B2 (en) 2011-11-10 2014-09-30 Lam Research Corporation Installation fixture for elastomer bands and methods of using the same
US8677586B2 (en) * 2012-04-04 2014-03-25 Lam Research Corporation Installation fixture for elastomer bands and methods of using the same
KR20170109690A (ko) * 2012-04-26 2017-09-29 어플라이드 머티어리얼스, 인코포레이티드 Ｅｓｃ 본딩 접착제 부식을 방지하기 위한 방법들 및 장치
US10727092B2 (en) * 2012-10-17 2020-07-28 Applied Materials, Inc. Heated substrate support ring
CN104103566B (zh) * 2013-04-15 2017-07-25 中微半导体设备(上海)有限公司 等离子体处理装置及其静电夹盘
US9502279B2 (en) * 2013-06-28 2016-11-22 Lam Research Corporation Installation fixture having a micro-grooved non-stick surface
US20150024517A1 (en) * 2013-07-19 2015-01-22 Texas Instruments Incorporated Plasma etcher chuck band
US9583377B2 (en) 2013-12-17 2017-02-28 Lam Research Corporation Installation fixture for elastomer bands
US10090211B2 (en) 2013-12-26 2018-10-02 Lam Research Corporation Edge seal for lower electrode assembly
US10153190B2 (en) 2014-02-05 2018-12-11 Micron Technology, Inc. Devices, systems and methods for electrostatic force enhanced semiconductor bonding
CN104934279B (zh) * 2014-03-17 2017-08-01 中微半导体设备(上海)有限公司 一种等离子体处理腔室及其基台的制造方法
JP5948513B1 (ja) * 2014-09-04 2016-07-06 日本碍子株式会社 ウエハー保持台及びその製法
KR102540912B1 (ko) * 2015-08-27 2023-06-08 스미토모 오사카 세멘토 가부시키가이샤 정전 척 장치
JP6584289B2 (ja) * 2015-11-04 2019-10-02 東京エレクトロン株式会社 基板載置台および基板処理装置
US10340171B2 (en) * 2016-05-18 2019-07-02 Lam Research Corporation Permanent secondary erosion containment for electrostatic chuck bonds
US11127619B2 (en) * 2016-06-07 2021-09-21 Applied Materials, Inc. Workpiece carrier for high power with enhanced edge sealing
US11069553B2 (en) * 2016-07-07 2021-07-20 Lam Research Corporation Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity
US10910195B2 (en) 2017-01-05 2021-02-02 Lam Research Corporation Substrate support with improved process uniformity
KR102401704B1 (ko) * 2017-07-24 2022-05-24 램 리써치 코포레이션 이동가능한 에지 링 설계들
KR102254224B1 (ko) * 2017-11-21 2021-05-20 램 리써치 코포레이션 하단 링 및 중간 에지 링
WO2020060219A1 (ko) * 2018-09-21 2020-03-26 엘지이노텍(주) 렌즈 구동 장치, 및 이를 포함하는 카메라 모듈 및 광학 기기
WO2024039717A1 (en) * 2022-08-18 2024-02-22 Lam Research Corporation Bond protection for an electrostatic chuck in a plasma processing chamber

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126433A (ja) * 1988-11-07 1990-05-15 Canon Inc 光記録媒体
US5074456A (en) 1990-09-18 1991-12-24 Lam Research Corporation Composite electrode for plasma processes
WO1995020838A1 (en) 1994-01-31 1995-08-03 Applied Materials, Inc. Electrostatic chuck with conformal insulator film
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same
JPH08293539A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体製造方法および装置
US5886863A (en) 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member
JPH09246238A (ja) * 1996-03-01 1997-09-19 Nippon Eng Kk プラズマエッチング用平板状基台およびその製造方法
US6108189A (en) 1996-04-26 2000-08-22 Applied Materials, Inc. Electrostatic chuck having improved gas conduits
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
US6073577A (en) 1998-06-30 2000-06-13 Lam Research Corporation Electrode for plasma processes and method for manufacture and use thereof
JP4053148B2 (ja) * 1998-07-28 2008-02-27 株式会社エフオーアイ プラズマ処理装置
US6310755B1 (en) 1999-05-07 2001-10-30 Applied Materials, Inc. Electrostatic chuck having gas cavity and method
US6462928B1 (en) 1999-05-07 2002-10-08 Applied Materials, Inc. Electrostatic chuck having improved electrical connector and method
US6490146B2 (en) 1999-05-07 2002-12-03 Applied Materials Inc. Electrostatic chuck bonded to base with a bond layer and method
US20020036881A1 (en) 1999-05-07 2002-03-28 Shamouil Shamouilian Electrostatic chuck having composite base and method
JP2001196357A (ja) * 2000-01-11 2001-07-19 Matsushita Electric Ind Co Ltd プラズマ処理装置
US6170432B1 (en) * 2000-01-24 2001-01-09 M.E.C. Technology, Inc. Showerhead electrode assembly for plasma processing
CA2400157A1 (en) * 2000-02-22 2001-08-30 Ram W. Sabnis Organic polymeric antireflective coatings deposited by chemical vapor deposition
JP4592916B2 (ja) 2000-04-25 2010-12-08 東京エレクトロン株式会社 被処理体の載置装置
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
JP4868649B2 (ja) * 2001-03-29 2012-02-01 ラム リサーチ コーポレーション プラズマ処理装置
US6538872B1 (en) 2001-11-05 2003-03-25 Applied Materials, Inc. Electrostatic chuck having heater and method
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
US6682603B2 (en) 2002-05-07 2004-01-27 Applied Materials Inc. Substrate support with extended radio frequency electrode upper surface
US7147749B2 (en) 2002-09-30 2006-12-12 Tokyo Electron Limited Method and apparatus for an improved upper electrode plate with deposition shield in a plasma processing system

Also Published As

Publication number Publication date
CN102097353B (zh) 2012-11-14
US7998296B2 (en) 2011-08-16
KR20080026627A (ko) 2008-03-25
WO2007011613A3 (en) 2007-11-01
WO2007011613A2 (en) 2007-01-25
JP4971321B2 (ja) 2012-07-11
CN101223000A (zh) 2008-07-16
US7431788B2 (en) 2008-10-07
US20070131350A1 (en) 2007-06-14
JP2009503816A (ja) 2009-01-29
CN102097353A (zh) 2011-06-15
US20080314508A1 (en) 2008-12-25
CN101223000B (zh) 2010-12-22
KR101277842B1 (ko) 2013-06-25
KR101312080B1 (ko) 2013-09-26
TWI415165B (zh) 2013-11-11
TW200710935A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
KR101312080B1 (ko) 플라즈마 프로세싱 시스템에서 사용하기에 적합한 기판 지지체에서의 결합층의 보호 방법
US20240077138A1 (en) Edge seal for lower electrode assembly
US9859142B2 (en) Edge seal for lower electrode assembly
TWI688028B (zh) 下電極組裝用邊緣密封
KR101411753B1 (ko) 석영 가드 링
KR102282723B1 (ko) 엘라스토머 밴드용 설치 픽스처
US8677586B2 (en) Installation fixture for elastomer bands and methods of using the same
US9355884B2 (en) Installation fixture for elastomer bands and methods of using the same
US20150003903A1 (en) Installation fixture having a micro-grooved non-stick surface

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 6