KR20120121704A

KR20120121704A - 인쇄회로기판 및 그의 제조방법

Info

Publication number: KR20120121704A
Application number: KR1020110039662A
Authority: KR
Inventors: 오원웅; 이남욱; 김종희; 김민철; 이홍명
Original assignee: 주식회사 알.에프.텍
Priority date: 2011-04-27
Filing date: 2011-04-27
Publication date: 2012-11-06
Also published as: KR101215078B1

Abstract

엘이디 패키지가 실장되었을 때 방열 효과를 향상시킬 수 있는 인쇄회로기판 및 그의 제조방법을 제공한다. 본 발명에 따른 솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀이 형성된 베이스 기판, 베이스 기판의 일면에 형성된 배선 패턴층, 배선 패턴층을 커버하며, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키도록 베이스 기판의 일면에 형성된 솔더 마스크층 및 베이스 기판의 타면에 부착되어, 베이스 기판의 관통홀에 의해 노출되는 히트 스프레더층을 포함한다.

Description

인쇄회로기판 및 그의 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 엘이디 패키지가 실장되었을 때 방열 효과를 향상시킬 수 있는 인쇄회로기판 및 그의 제조방법에 관한 것이다.

일반적으로 엘이디(Light Emitting Diode: LED)는 전류 인가에 의해 P-N 반도체 접합(P-N junction)에서 전자와 정공이 만나 빛을 발하는 소자로서, 통상 엘이디 칩이 탑재된 패키지(이하, '엘이디 패키지'라 한다)의 구조로 제작된다. 엘이디 패키지는 인쇄회로기판(Printed Circuit Board: PCB) 상에 장착되어 그 인쇄회로기판에 형성된 전극으로부터 전류를 인가받아 발광 동작하도록 구성된다.

이러한 엘이디 패키지에서, 엘이디 칩으로부터 발생한 열은 엘이디 패키지의 발광 성능 및 수명에 직접적인 영향을 미친다. 엘이디 칩에 발생한 열이 상기 엘이디 칩에 오래 머무르면, 엘이디 칩을 이루는 결정 구조에 전위(dislocation) 및 부정합(mismatch)을 일으키기 때문에 엘이디 패키지의 수명을 단축시키는 요인이 된다.

그에 따라 엘이디 칩으로부터 발생한 열의 방출을 촉진시키기 위한 기술들이 제안되고 있다. 그 중 대표적인 것이 패키지 몸체 내부에 열전도성이 뛰어난 금속소재의 방열 슬러그(Heat Sink-Slug)를 삽입하여 설치하고, 그 방열 슬러그에 엘이디 칩을 장착한 엘이디 패키지이다. 상기의 엘이디 패키지는 방열 슬러그가 인쇄회로기판에 접하도록 배치되어, LED 칩의 열이 방열 슬러그를 거쳐 PCB로 전달된다.

도 1은 종래 기술에 따른 인쇄회로기판에 실장된 엘이디 패키지를 나타낸다.

도 1을 참조하면, 엘이디 패키지(10)는 세라믹 기판(13)과 결합된 형태로 인쇄회로기판(20)에 설치되며, 외부로부터 전원이 입력되면 엘이디 패키지(10)에 포함된 엘이디 칩(11) 및 엘이디 렌즈(12)에 의하여 빛이 발광된다. 엘이디 패키지(10)는 인쇄회로기판(20)의 솔더 마스크(Solder Mask)(21)의 사이에 설치된다. 솔더 마스크(21)는 인쇄회로기판(10)의 부식을 방지하는 것으로, 절연층으로 구현되어 열이나 전류가 통하지 않도록 할 수 있다.

솔더 마스크(21)의 하부에는 탑 레이어(Top Layer)인 회로 패턴층(22)이 있다. 회로 패턴층(22)은 구리(Cu)로 형성될 수 있다. 절연층(24)은 누설 전류를 방지하기 위하여 상기 회로 패턴층(22)을 감싸는 구조를 가질 수 있다. 또한 회로 패턴층(22)은 엘이디 패키지(10)의 애노드(14) 및 캐소드(15)와 접촉된다. 방열패드(16)는 애노드(14)의 하단, 캐소드(15)의 하단 및 엘이디 패키지(10)의 중앙부분 하단에 위치한다. 인쇄회로기판(20)은 또한 방열패드(16)의 아래로 절연층(24), 알루미늄 기판(Substrate)(25)이 순차적으로 적층되는 구조를 가진다. 방열부(30)는 알루미늄 기판(24)의 하단에 위치하여 상기 알루미늄 기판(25)을 통하여 전달되는 열을 흡수하여 엘이디 패키지(10)에 포함된 엘이디 칩(11)이 과열되지 않도록 한다.

상기와 같이 종래의 엘이디 패키지(10)는 엘이디 칩(11)의 과열을 방지하기 위한 방열패드(16)와 방열부(30)의 사이에 절연층(24)이 위치하고 있다. 절연층(24)은 방열패드(16)가 엘이디 칩(11)으로부터 흡수한 열을 방열부(30)에 전달하는 것을 방해한다. 그에 따라 엘이디 칩(11)에서 발생하는 열이 제거되지 않아 엘이디 칩(11)의 손상을 초래하게 되고, 상기 엘이디 칩(11) 손상에 따른 엘이디 패키지(10) 자체의 수명을 단축시키는 등의 문제점이 있었다.

본 발명의 해결하고자 하는 과제는 엘이디 패키지가 실장되었을 때 방열 효과를 향상시킬 수 있는 인쇄회로기판 및 그의 제조방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 인쇄회로기판은, 솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀이 형성된 베이스 기판; 상기 베이스 기판의 일면에 형성된 배선 패턴층; 상기 배선 패턴층을 커버하며, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키도록 상기 베이스 기판의 상기 일면에 형성된 솔더 마스크층; 및 상기 베이스 기판의 타면에 부착되어, 상기 베이스 기판의 상기 관통홀에 의해 노출되는 히트 스프레더층을 포함한다.

본 발명의 일 실시예에 따른 인쇄회로기판 형성방법은, 베이스 기판에 솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀을 형성하는 단계; 상기 베이스 기판의 일면에 형성된 배선 패턴층을 형성하는 단계; 상기 베이스 기판의 상기 일면에, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키고 상기 배선 패턴층을 커버하는 솔더 마스크층을 형성하는 단계; 및 상기 베이스 기판의 타면에, 히트 스프레더층을 부착하는 단계를 포함한다.

본 발명의 일 실시예에 따른 엘이디 패키지 마운트 방법은, 솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀이 형성된 베이스 기판, 상기 베이스 기판의 일면에 형성된 배선 패턴층, 상기 배선 패턴층을 커버하며, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키도록 상기 베이스 기판의 상기 일면에 형성된 솔더 마스크층, 및 상기 베이스 기판의 타면에 부착되어, 상기 베이스 기판의 상기 관통홀에 의해 노출되는 히트 스프레더층을 포함하는 인쇄회로기판을 준비하는 단계; 상기 서멀 인터레이스 영역에 의해 노출된 상기 히트 스프레더층 및 상기 캐소드 접촉부 및 상기 애노드 접촉부에 솔더 페이스트를 도포하는 단계; 상기 캐소드 접촉부 및 상기 애노드 접촉부와 접촉하도록, 상기 인쇄회로기판 상부에 엘이디 패키지를 배치하는 단계; 및 상기 엘이디 패키지가 상기 인쇄회로기판에 접착되도록, 솔더 페이스트를 리플로우하는 단계를 포함한다.

본 발명의 다른 실시예에 따른 엘이디 패키지 마운트 방법은, 솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀이 형성된 베이스 기판, 상기 베이스 기판의 일면에 형성된 배선 패턴층, 상기 배선 패턴층을 커버하며, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키도록 상기 베이스 기판의 상기 일면에 형성된 솔더 마스크층 및 상기 베이스 기판의 타면에 부착되어, 상기 베이스 기판의 상기 관통홀에 의해 노출되는 히트 스프레더층을 포함하는 인쇄회로기판을 준비하는 단계; 상기 캐소드 접촉부 및 상기 애노드 접촉부에 솔더 페이스트를 도포하는 단계; 상기 캐소드 접촉부 및 상기 애노드 접촉부와 접촉하도록, 상기 인쇄회로기판 상부에 엘이디 패키지를 배치하는 단계; 상기 엘이디 패키지가 상기 인쇄회로기판에 접착되도록, 솔더 페이스트를 리플로우하는 단계; 상기 솔더 버퍼영역에 노출된 상기 히트 스프레더층에 도전성 페이스트를 배치하는 단계; 및 상기 도전성 페이스트를 리플로우하는 단계를 포함한다.

본 발명에 따르면, 엘이디 패키지가 실장되었을 때 방열 효과를 향상시킬 수 있는 인쇄회로기판 및 그의 제조방법을 제공할 수 있다.

본 발명에 따르면, 엘이디 칩과 히트 스프레더층 사이의 절연층을 없앰으로써 엘이디 칩으로부터 히트 스프레더층으로의 열 전도율이 20배 이상 증가할 수 있다. 또한 그에 따라 히트 스프레더층으로 열이 효율적으로 전달됨으로써 엘이디 칩의 효율이 증대되고, 수명이 증가할 수 있다.

도 1은 종래 기술에 따른 인쇄회로기판에 실장된 엘이디 패키지를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판에 실장된 엘이디 패키지를 나타낸다.
도 3a 내지 3d는 도 2에 도시된 인쇄회로기판의 제조 과정을 나타낸다.
도 4는 도 3의 제조 과정에 의해 제조된 인쇄회로기판 중에서 관통홀의 일부 구역(A)을 확대하여 나타낸 것이다.
도 5a 내지 5e는 도 3의 제조 과정에 의해 제조된 인쇄회로기판에 엘이디 패키지를 실장하는 과정을 나타낸다.
도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판에 실장된 엘이디 패키지를 나타낸다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.

본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.

도 2는 본 발명의 일 실시예에 따른 인쇄회로기판에 실장된 엘이디 패키지를 나타낸다.

도 2를 참조하면, 엘이디 패키지(10)는 엘이디 칩(211), 엘이디 렌즈(212), 세라믹 기판(213)를 포함하고, 방열패드(216)를 더 포함할 수 있다. 엘이디 칩(211) 및 엘이디 렌즈(212)는 세라믹 기판(213)과 결합된 형태로 인쇄회로기판(20)에 부착될 수 있다. 세라믹 기판(213)의 좌우측 하부에는 엘이디 칩(211)의 애노드(214) 및 캐소드(215)가 돌출될 수 있으며, 세라믹 기판(213)의 중앙 하부에는 방열패드(216)가 위치하여 엘이디 칩(211)으로부터 발생하는 열을 흡수할 수 있다.

인쇄회로기판(20)은 솔더 마스크층(221), 제1배선 패턴층(222a), 절연층(223), 제2배선 패턴층(222b), 도전성 페이스트(224), 히트 스프레더(Heat Spread Plate)층(225)를 포함할 수 있다. 또한 인쇄회로기판(20)은 엘이디 칩(211)으로부터 발생하는 열을 흡수하여 히트 스프레더층(225)으로 전달하기 위한 서멀 인터페이스 형성영역(230a, 230b)을 포함할 수 있다.

솔더 마스크층(221)은 엘이디 칩(211)으로부터 발생하는 광을 엘이디 렌즈(212)로 반사시키는 역할을 수행하기 위하여 절연층(223)의 상층을 커버할 수 있다. 바람직하게, 솔더 마스크층(221)은 감광성 솔더 레지스트(Photosensitve Solder Resist: PSR) 잉크 등으로 구현될 수 있다.

제1배선 패턴층(222a) 및 제2배선 패턴층(222b)에는 회로 패턴이 배열될 수 있다. 제1배선 패턴층(222a) 및 제2배선 패턴층(222b)은 구리(Cu) 또는 알루미늄(Al)으로 구현될 수 있다. 제1배선 패턴층(222a)은 솔더 마스크층(221)의 아래 또는 서멀 인터페이스 형성영역(230a)의 아래에 배치될 수 있다. 제2배선 패턴층(222b)은 절연층(223)의 좌우측 또는 아래에 배치될 수 있다.

절연층(223)은 제1배선 패턴층(222a)과 제2배선 패턴층(222b)의 사이, 또는 솔더 마스크층(221)과 제2배선 패턴층(222b)의 사이에 배치될 수 있다. 또한 절연층(223)은 제1배선 패턴층(222a), 제2배선 패턴층(222b 및 솔더 마스크층(221)에 의하여 둘러싸인 구조로 배치될 수 있다. 절연층(223)은 엘이디 칩(211)으로부터 발생하는 열 또는 전기 에너지를 차단할 수 있다.

도전성 페이스트(224)는 제2배선 패턴층(222b)의 아래, 히트 스프레더층(225)의 위에 배열되는 것으로, 제2배선 패턴층(222b)과 히트 스프레더층(225)를 접착시킬 수 있다. 이러한 도전성 페이스트(224)는 솔더, 서멀 에폭시, 은 에폭시 등으로 구현될 수 있다.

히트 스프레더층(225)은 서멀 인터페이스 형성영역(230)을 통하여 엘이디 칩(211)으로부터 발생한 열을 흡수하여 외부로 방출할 수 있다. 히트 스프레더층(225)은 도전성 페이스트(224)를 통하여 제2배선 패턴층(222b)와 접착될 수 있다. 또한 히트 스프레더층(225)의 중앙 상부는 서멀 인터페이스 형성영역(230)이 배치될 수 있다.

서멀 인터페이스 형성영역(230)의 솔더 페이스트는 애노드(214) 또는 캐소드(215)와 제1배선 패턴층(222a)의 사이, 방열패드(216)과 히트 스프레더층(225)의 사이에 배치되어 엘이디 칩(211)로부터 발생하는 열을 흡수한다. 또한 서멀 인터페이스 형성영역(230)의 솔더 페이스트는 솔더(Solder), 은 에폭시(Ag Epoxy), 서멀 에폭시 등으로 구현될 수 있다.

이하, 애노드(214) 또는 캐소드(215)와 제1배선 패턴층(222a)의 사이에 배치되는 서멀 인터페이스 형성영역(230a)의 솔더 페이스트를 '제1솔더 페이스트'라 하고, 방열패드(216)와 히트 스프레더층(225)의 사이에 배치되는 서멀 인터페이스 형성영역(230b)의 솔더 페이스트를 '제2솔더 페이스트'라 하기로 한다.

제1솔더 페이스트는 제조 공정에서 엘이디 패키지(10)가 인쇄회로기판(20) 상에 부착되기 전에 제1배선 패턴층(222a)의 위에 도포된 것일 수도 있다. 제2솔더 페이스트는 인쇄회로기판(20)의 제조 과정에서 히트 스프레더층(225)의 위에 도포된 것일 수 있다.

본 실시예에 따른 인쇄회로기판(20)은 엘이디 패키지(10)를 기준으로 상하 또는 좌우가 뚫려있는 형태로 구현될 수 있다. 본 실시예에 따른 엘이디 패키지(10)는 애노드(214) 측의 제2배선 패턴층(222b)과 캐소드(215) 측의 제2배선 패턴층(222b) 사이에 빈 공간이 존재하며, 제2솔더 페이스트는 상기 빈 공간, 즉 관통홀(240)에 주입된다. 또한 인쇄회로기판(20)에 엘이디 패키지(10)을 실장하는 공정 중 열처리에 의하여 제2솔더 페이스트는 방열패드(216)의 아래, 즉 관통홀(240)의 중심부로 빨려들어가 뭉치게 될 수 있다.

이러한 솔더 페이스트는 에폭시(Ag epoxy), 솔더(Solder), 서멀 에폭시(Thermal Epoxy) 등으로 구현될 수 있다.

도 3a 내지 3d는 도 2에 도시된 인쇄회로기판의 제조 과정을 나타낸다. 도 3a 내지 도 3d를 참조하면, 인쇄회로기판(20)은 중앙에 'I'자 형태의 관통홀(240)을 형성하고 있다.

인쇄회로기판(20)의 절연층(223)은 제1배선 패턴층(222a) 및 제2배선 패턴층(222b)에 둘러싸여 있다. 그 중 인쇄회로기판(20)의 상층(20a)에 포함된 제1패턴층(222a)은 에칭(Etching)에 의하여 부식되어 상기 절연층(223)이 노출된다. 이때 제1배선 패턴층(222a) 중 'I'자 형태의 관통홀(240) 좌우의 일부(241)는 에칭되지 않을 수 있다. 도 3a에서는 'I'자 형태의 관통홀(240) 좌우로 약간 이격되어 가로가 긴 직사각형의 형태로 제1배선 패턴층(222a)이 에칭되지 않았다. 또한 인쇄회로기판(20)의 하층(20b)은 절연층(223)을 둘러싸고 있는 제1배선 패턴층(222a)가 부식되지 않았다.

도 3b를 참조하면, 인쇄회로기판(20)의 상층(20a)에는 솔더 마스크층(221)이 형성된다. 이때 솔더 마스크층(221)은 PSR 잉크가 도포된 것일 수 있다. 또한 상기 PSR 잉크도 관통홀(240) 좌우의 일부(242a, 243b, 243a)에는 도포되지 않을 수 있다. 도 3b에서, 관통홀(240)과 근접하여 이격된 부분인 애노드 접촉부(242a) 및 캐소드 접촉부(242b)에는 PSR 잉크가 도포되지 않았다. 또한 도 3a에서, 제1배선 패턴층(222a)의 에칭되지 않은 부분(241)의 일부, 즉 애노드 접촉패드(243a) 및 캐소드 접촉패드(243a)에도 PSR 잉크가 도포되지 않았다. 애노드 접촉패드(243a) 및 캐소드 접촉패드(243a)는 전극으로서, 외부 전원이 인가된다.

도 3c를 참조하면, PSR 잉크가 도포된 이후에는, 인쇄회로기판(20)의 아래(20b)에 히트 스프레더층(225)이 도전성 페이스트(224)에 의하여 접착된다. 도전성 페이스트(224)는 관통홀(240)을 제외한 부분에 도포된다. 또한 히트 스프레더층(225)에는 '='자 형태의 열도전성 접착층(245)이 포함될 수 있다.

도 3d는 히트 스프레더층(225)가 열도전성 접착층(245)에 의하여 도 3b의 인쇄회로기판(20)에 접착된 것을 나타낸다.

도 4는 도 3의 제조 과정에 의해 제조된 인쇄회로기판 중에서 관통홀의 일부 구역(A)을 확대하여 나타낸 것이다.

도 4를 참조하면, 관통홀(240)의 좌우측, 즉 인쇄회로기판(20)의 상면에는 PSR 잉크가 도포된 솔더 마스크층(221)이 배치된다. 또한 관통홀(240)의 좌우측으로부터 일정 부분 이격되어 애노드 접촉부(242a)와 캐소드 접촉부(242b)가 배치된다. 제2배선 패턴층(220b)은 관통홀(240) 중에서도 서멀 인터페이스 형성영역(240a)의 좌우측에 배치된다. 또한 관통홀(240)의 아래에는 도전성 페이스트(224) 및 히트 스프레더층(225)이 배치된다.

도 5a 내지 5e는 도 3의 제조 과정에 의해 제조된 인쇄회로기판에 엘이디 패키지를 실장하는 과정을 나타낸다.

도 5a는 도 3d에 도시된 인쇄회로기판(20)이다. 도 5b는 도 5a의 인쇄회로기판(20)의 관통홀(240)에 솔더 페이스트를 삽입 또는 도포한 것을 나타낸다. 솔더 페이스트는 애노드 접촉부(242a), 캐소드 접촉부(242b) 및 서멀 인터페이스 형성영역(240a), 솔더 버퍼영역(240b)에 도포 또는 삽입한다. 관통홀(240)에 삽입된 솔더 페이스트는 관통홀(240)의 바닥면으로 낙하하게 된다.

도 5c를 참조하면, 도 5b와 같이 솔더 페이스트가 도포 또는 삽입된 인쇄회로기판(20)에 엘이디 패키지(10)가 마운팅된다. 도 5d를 참조하면, 엘이디 패키지(10)의 아래, 즉 관통홀(240)의 솔더 페이스트가 리플로우되면, 엘이디 패키지(10)의 아래에 있던 솔더 페이스트는 서로 끌어당기는 성질에 의하여 뭉치게 된다. 이때 솔더 버퍼영역(240b)에 있던 솔더 페이스트도 엘이디 패키지(10)의 아래, 즉 서멀 인터페이스 형성영역(240a)로 모여들게 된다.

도 5d는 인쇄회로기판(220)에 마운팅된 엘이디 패키지를 나타낸 것이다. 솔더 페이스트는 엘이디 패키지(210)의 중앙, 즉 'I'자 형태의 관통홀(240)에 삽입되어 있다. 관통홀(240)에 삽입된 솔더 페이스트가 제2솔더 페이스트이다. 또한 제1솔더 페이스트는 엘이디 패키지(10)의 애노드 접촉부(242a) 및 캐소드 접촉부(242b)와 접촉하는 부분에 도포되고 있다.

도 5e는 도 5d의 엘이디 패키지 및 인쇄회로기판 중 관통홀(240)의 일부 구역(B)을 확대하여 나타낸 것이다. 도 5e를 참조하면, 관통홀(240)의 서멀 인터페이스 형성영역(230b)에서 솔더 페이스트가 뭉쳐있음을 알 수 있다. 상기와 같이 솔더 페이스트는 관통홀(240)에 삽입되었다가 열이 가해지면 그 고유한 특성에 의하여 엘이디 패키지(10)의 아래로 빨려들어가며 솔더 페이스트끼리 뭉쳐서 굳을 수 있다.

도 3a 내지 도 3d, 도 5a 내지 도 5e에서는 관통홀(240) 및 서멀 인터페이스 형성영역(230b)가, 캐소드 접촉부(242a)와 애노드 접촉부(242b)의 사이에 형성되어 있는 경우에 대하여 도시하였다. 그러나 서멀 인터페이스 형성영역(230b)은 엘이디 패키지(10)의 하면에 위치한 방열패드(216)의 아래, 즉 상기 방열패드(216)와 접촉되어 형성되는 것으로, 상기 캐소드 접촉부(242a)와 애노드 접촉부(242b)의 사이 이외의 인쇄회로기판(20) 상의 어느 공간에서든 형성 가능하다.

도 6은 본 발명의 다른 실시예에 따른 인쇄회로기판에 실장된 엘이디 패키지를 나타낸다.

도 6을 참조하면, 엘이디 패키지(300)는 'T'자형의 관통홀(310)을 가질 수도 있다. 상기와 같은 경우, 솔더 페이스트는, 'T'자의 관통홀(310)에 도포된다. 상기 솔더 페이스트에 열이 가해지면, 상기 솔더 페이스트는 엘이디 패키지(10)의 아래로 빨려들어가며 서로 뭉쳐서 굳게 된다. 이로써 서멀 인터페이스 형성영역(230b)의 솔더 페이스트는 엘이디 패키지(10)의 방열패드(216)와 직접 접촉하게 되며, 엘이디 칩(211)에서 발생하는 열을 방열패드(216)로부터 히트 스프레더(225)로 바로 전달할 수 있게 된다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이다. 따라서, 전술한 설명 및 아래의 도면은 본 발명의 기술사상을 한정하는 것이 아닌 본 발명을 예시하는 것으로 해석되어야 한다.

10: 엘이디 패키지 20: 인쇄회로기판
221: 솔더 마스크층 222a: 제1배선 패턴층
222b: 제2배선 패턴층 223: 절연층
224: 도전성 페이스트 225: 히트 스프레더층
240a: 서멀 인터페이스 영역 240b: 솔더 버퍼영역
245: 열도전성 접착층

Claims

솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀이 형성된 베이스 기판;
상기 베이스 기판의 일면에 형성된 배선 패턴층;
상기 배선 패턴층을 커버하며, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키도록 상기 베이스 기판의 상기 일면에 형성된 솔더 마스크층; 및
상기 베이스 기판의 타면에 부착되어, 상기 베이스 기판의 상기 관통홀에 의해 노출되는 히트 스프레더층을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 서멀 인터페이스 형성영역은, 상기 엘이디 패키지의 하면의 방열패드와 접촉되어 형성되고,
상기 솔더 버퍼영역은 상기 서멀 인터페이스 형성영역의 적어도 일측에 형성되는 것을 특징으로 하는 인쇄회로기판.
제2항에 있어서,
상기 서멀 인터페이스 형성영역은 상기 캐소드 접촉부 및 상기 애노드 접촉부 사이에 형성되는 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서,
상기 관통홀의 상기 솔더 버퍼영역을 통해서 노출되는 상기 히트 스프레더층의 적어도 일부에는 레지스트층이 형성된 것을 특징으로 하는 인쇄회로기판.
제4항에 있어서, 상기 레지스트층은,
상기 솔더 버퍼영역 중에서 상기 서멀 인터페이스 형성영역과 인접하는 영역에 형성된 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서,
상기 베이스 기판 및 상기 히트 스프레더층은, 상기 솔더 버퍼영역 및 상기 서멀 인터페이스 형성영역의 상기 히트 스프레더층의 노출시키는 열도전성 접착층을 통해 결합되는 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서,
상기 히트 스프레더층은, 진공 상태를 유지하며 액체가 충전되어 있는 것을 특징으로 하는 인쇄회로기판.
제1항에 있어서, 상기 배선 패턴층의 일부는,
상기 서멀 인터페이스 형성영역의 측면에 형성되며, 상기 솔더 버퍼영역을 향하여 연장되어 노출되는 것을 특징으로 하는 인쇄회로기판.
베이스 기판에 솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀을 형성하는 단계;
상기 베이스 기판의 일면에 형성된 배선 패턴층을 형성하는 단계;
상기 베이스 기판의 상기 일면에, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키고 상기 배선 패턴층을 커버하는 솔더 마스크층을 형성하는 단계; 및
상기 베이스 기판의 타면에, 히트 스프레더층을 부착하는 단계를 포함하는 인쇄회로기판 형성방법.
제9항에 있어서,
상기 히트 스프레더층을 부착하기 이전에,
상기 관통홀의 상기 솔더 버퍼영역을 통해서 노출되도록 상기 히드 스프레더층의 적어도 일부에 레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 형성방법.
솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀이 형성된 베이스 기판, 상기 베이스 기판의 일면에 형성된 배선 패턴층, 상기 배선 패턴층을 커버하며, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키도록 상기 베이스 기판의 상기 일면에 형성된 솔더 마스크층, 및 상기 베이스 기판의 타면에 부착되어, 상기 베이스 기판의 상기 관통홀에 의해 노출되는 히트 스프레더층을 포함하는 인쇄회로기판을 준비하는 단계;
상기 서멀 인터레이스 영역에 의해 노출된 상기 히트 스프레더층 및 상기 캐소드 접촉부 및 상기 애노드 접촉부에 솔더 페이스트를 도포하는 단계;
상기 캐소드 접촉부 및 상기 애노드 접촉부와 접촉하도록, 상기 인쇄회로기판 상부에 엘이디 패키지를 배치하는 단계; 및
상기 엘이디 패키지가 상기 인쇄회로기판에 접착되도록, 솔더 페이스트를 리플로우하는 단계를 포함하는 엘이디 패키지 마운트 방법.
제11항에 있어서,
상기 관통홀의 상기 솔더 버퍼영역을 통해서 노출되는 상기 히트 스프레더층의 적어도 일부에는 레지스트층이 형성된 것을 특징으로 하는 엘이디 패키지 마운트 방법.
솔더 버퍼영역 및 서멀 인터페이스 형성영역을 포함하는 관통홀이 형성된 베이스 기판, 상기 베이스 기판의 일면에 형성된 배선 패턴층, 상기 배선 패턴층을 커버하며, 엘이디 패키지의 캐소드 및 애노드와 접촉하기 위한 캐소드 접촉부 및 애노드 접촉부를 노출시키도록 상기 베이스 기판의 상기 일면에 형성된 솔더 마스크층 및 상기 베이스 기판의 타면에 부착되어, 상기 베이스 기판의 상기 관통홀에 의해 노출되는 히트 스프레더층을 포함하는 인쇄회로기판을 준비하는 단계;
상기 캐소드 접촉부 및 상기 애노드 접촉부에 솔더 페이스트를 도포하는 단계;
상기 캐소드 접촉부 및 상기 애노드 접촉부와 접촉하도록, 상기 인쇄회로기판 상부에 엘이디 패키지를 배치하는 단계;
상기 엘이디 패키지가 상기 인쇄회로기판에 접착되도록, 솔더 페이스트를 리플로우하는 단계;
상기 솔더 버퍼영역에 노출된 상기 히트 스프레더층에 도전성 페이스트를 배치하는 단계; 및
상기 도전성 페이스트를 리플로우하는 단계를 포함하는 엘이디 패키지 마운트 방법.
제13항에 있어서,
상기 도전성 페이스트는,
솔더 또는 서멀 에폭시인 것을 특징으로 하는 엘이디 패키지 마운드 방법.