KR20140095751A - 금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체 - Google Patents
금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체 Download PDFInfo
- Publication number
- KR20140095751A KR20140095751A KR1020130008520A KR20130008520A KR20140095751A KR 20140095751 A KR20140095751 A KR 20140095751A KR 1020130008520 A KR1020130008520 A KR 1020130008520A KR 20130008520 A KR20130008520 A KR 20130008520A KR 20140095751 A KR20140095751 A KR 20140095751A
- Authority
- KR
- South Korea
- Prior art keywords
- heat
- led
- insulating layer
- pattern
- metal
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 137
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 118
- 239000002184 metal Substances 0.000 title claims abstract description 118
- 230000017525 heat dissipation Effects 0.000 claims description 69
- 230000005855 radiation Effects 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 22
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 24
- 229910052782 aluminium Inorganic materials 0.000 description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 24
- 239000010949 copper Substances 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010931 gold Substances 0.000 description 13
- 239000007769 metal material Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 239000011889 copper foil Substances 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000000191 radiation effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 230000011514 reflex Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical class [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 엘이디 조립 기판, 엘이디 조립체 및 금속 인쇄 회로 기판을 개시한다. 본 발명에 따른 적어도 하나 이상의 엘이디를 조립하는 엘이디 조립 기판은, 베이스 기판, 베이스 기판 상에 형성되는 절연층, 절연층 상에 형성되고 엘이디와 전기적으로 연결되는 전극 패턴, 절연층 상에 형성되고, 전극 패턴과 전기적으로 격리되며, 엘이디에서 발생되는 열을 열 전도하는 방열 패턴 및 베이스 기판, 절연층 및 방열 패턴을 관통하고, 엘이디에서 발생되는 열을 방열 패턴을 경유하여 베이스 기판으로 열전도하는 방열 수단을 포함한다.
Description
본 발명은 금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체에 관한 것으로, 구체적으로, 방열 효율을 향상시킨 금속 인쇄 회로 기판 및 이를 이용한 엘이디 조립 기판 및 엘이디 조립체에 관한 것이다.
엘이디(LED ; Light Emitting Diode)는 전기 에너지를 빛 에너지로 변환시키는 반도체 소자의 일종이다. 조명등의 광원으로 사용하기 위해서, 엘이디는 통상적으로 PCB(Printed Circuit Board) 기판상에 장착된다. 엘이디를 PCB 기판에 부착할 경우에, 엘이디를 별도로 패키징하여 PCB에 부착하거나 엘이디를 직접 PCB에 부착할 수 있다.
먼저 패키징하는 방식의 경우에는, SMD(Surface Mount Device) 방식에 의해서 엘이디를 PCB에 부착할 수 있다. 즉, 패키징된 엘이디를 PCB 기판에 납땜(Solder) 등의 방식으로 부착하여 기판에 표면 실장하는 방식이다.
패키징 방식으로 부착된 엘이디의 사용으로 발생되는 열은 열전도도가 낮은 납땜 및 절연층을 통과하게 되므로 전체 열 전도도가 낮아서 방열 효율이 나빠진다.
다음으로 COB(Chip On Board) 방식은 엘이디 소자를 금속 PCB 기판상에 직접 부착시키는 방식이다. 이러한 COB 방식으로 엘이디 소자를 금속 PCB 기판에 부착할 경우에, 엘이디에서 발생되는 열을 금속 PCB 기판의 반대쪽 면으로 열전도시키기 위해서는 절연층을 통과해야 하므로 전체 열 전도도가 낮아져서 열전도 효율이 떨어지는 문제점이 있다.
이를 해결하기 위해서 제안된 방식은 엘이디 소자가 실장되는 PCB 기판 영역에 관통홀을 구비하고, 열전도성이 좋은 금속으로 관통홀을 도금(plating)하는 방식이다. 하지만, 관통홀을 도금하는 방식의 경우에는 제조 공정이 복잡하므로 제조 비용이 올라가고, 관통홀에 도금된 금속이 관통홀로부터 분리되서 신뢰성에 문제점이 발생한다.
이러한 관통홀 도금 방식 이외에 열전도 효율이 떨어지는 문제점을 해결하기 다른 방법으로 절연층을 생략한 PCB 기판이 제안되었지만, 절연층이 없는 PCB 방식의 경우도 PCB 기판 제조시에 추가 공정이 필요하므로 제조 비용이 올라가는 문제점이 지적되고 있다.
상술한 문제점을 해결하기 위해서 안출된 본 발명은, 제조 공정이 간단하면서도 방열 효율을 향상시킬 수 있는 엘이디 조립 기판 및 엘이디 조립체를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해서 본 발명에 따른 적어도 하나 이상의 엘이디를 조립하는 엘이디 조립 기판은, 베이스 기판, 상기 베이스 기판 상에 형성되는 절연층, 상기 절연층 상에 형성되고 상기 엘이디와 전기적으로 연결되는 전극 패턴, 상기 절연층 상에 형성되고, 상기 전극 패턴과 전기적으로 분리되며, 상기 엘이디에서 발생되는 열을 열 전도하는 방열 패턴 및 상기 베이스 기판, 상기 절연층 및 상기 방열 패턴을 관통하고, 상기 엘이디에서 발생되는 열을 상기 방열 패턴을 경유하여 상기 베이스 기판으로 열전도하는 방열 수단을 포함한다.
이 경우에, 상기 베이스 기판은, 상기 베이스 기판은, 금속 및 수지(resin) 중 어느 하나이거나 이들의 조합인 것을 특징으로 하는 엘이디 조립 기판.
한편, 상기 베이스 기판은, 상기 전극 패턴이 형성된 면의 타면에 추가적인 전극 패턴을 포함할 수 있다.
한편, 상기 방열 패턴은, 상기 엘이디와 접촉하는 바디부 및 상기 바디부에 전달된 열을 상기 방열 수단으로 열 전도하는 핑거부를 포함할 수 있다.
한편, 상기 방열 수단은, 상기 핑거부의 일 영역에서 상기 금속층, 상기 절연층 및 상기 베이스 기판을 수직으로 관통하는 관통홀 및 상기 관통홀에 기계적으로 체결되는 스터드를 포함할 수 있다.
이 경우에, 상기 스터드는, 리벳, 비스, 나사 및 볼트 중 적어도 하나일 수 있다.
한편, 상기 스터드는, 상기 베이스 기판을 관통하고, 상기 절연층이 형성되지 않은 상기 베이스 기판의 면에 접하는 외부 물체와 상기 엘이디 조립 기판을 체결할 수 있다.
본 발명의 다른 실시 예에 따른, 엘이디 조립체는, 금속 방열판, 기 정의된 방열 패턴 및 관통홀을 구비한 인쇄 회로 기판, 상기 인쇄 회로 기판과 전기적으로 연결되는 적어도 하나 이상의 엘이디 및 상기 관통홀에 삽입되고, 상기 엘이디에서 발생되는 열을 상기 금속 방열판으로 열전도하는 방열 수단을 포함하고, 상기 방열 패턴은, 상기 엘이디와 전기적으로 분리되고, 상기 엘이디로부터 발생되는 열을 상기 방열 수단으로 열 전도할 수 있다.
이 경우에, 상기 방열 패턴은, 상기 엘이디 소자와 접촉하는 바디부 및 상기 바디부로부터 상기 방열 수단까지 열전도 경로를 제공하는 핑거부를 포함할 수 있다.
한편, 상기 방열 수단은, 상기 관통홀에 삽입되서, 상기 인쇄 회로 기판과 상기 금속 방열판을 기계적으로 체결하는 스터드일 수 있다.
한편, 상기 방열 수단은, 열 전도도의 크기가 6W/m·k를 초과하는 재질로 구성될 수 있다.
한편, 상기 방열 수단은, 리벳, 비스, 볼트 및 나사 중 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 실시 예에 따른 발열 전자 부품이 장착될 수 있는 금속 인쇄 회로 기판은, 베이스층, 상기 베이스층 상에 형성되는 절연층, 상기 절연층 상에 형성되고, 상기 발열 전자 부품과 전기적으로 연결되는 전극 패턴, 상기 절연층 상에 형성되고, 상기 전극 패턴과는 전기적으로 분리되며, 상기 발열 전자 부품에서 발생되는 열을 열 전도하는 방열 패턴 및 상기 베이스층, 상기 절연층 및 상기 방열 패턴을 관통하고, 상기 엘이디에서 발생되는 열을 상기 방열 패턴을 경유하여 상기 베이스층으로 열전도하는 방열 수단을 포함할 수 있다.
이 경우에, 상기 방열 패턴은, 상기 발열 전자 부품과 접촉하는 바디부 및 상기 바디부로부터 상기 방열 수단까지 열전도 경로를 제공하는 핑거부를 포함할 수 있다.
이 경우에, 상기 방열 수단은, 상기 핑거부의 일 영역에서 상기 방열 패턴, 상기 절연층 및 상기 베이스층을 수직으로 관통하는 관통홀 및 상기 관통홀에 기계적으로 체결되는 스터드를 포함할 수 있다.
이 경우에, 상기 스터드는, 리벳(rivet), 비스(vis), 나사(screw) 및 볼트(bolt) 중 적어도 하나를 포함하는 기계적 체결 수단일 수 있다.
한편, 상기 방열 수단은 열 전도도의 크기가 6W/m·k를 초과하는 재질로 구성될 수 있다.
본 발명의 다양한 실시 예에 따른 금속 인쇄 회로 기판, 이를 이용한 엘이디 조립 기판 및 엘이디 조립체는 방열 패턴 및 방열 수단에 의해서 짧은 경로의 열전도 경로를 형성함으로써 방열 효율이 개선되고, 방열 효율을 개선함으로써 엘이디 소자의 동작 특성이 좋아지고 동작 수명이 연장되는 효과를 발휘한다.
도 1은 본 발명의 일 실시 예에 따른 엘이디 조립 기판을 설명하기 위한 단면도,
도 2는 도 1에 도시된 엘이디 조립 기판에 엘이디가 결합되는 것을 설명하기 위한 사시도,
도 3 내지 6은 본 발명의 일 실시예에 따른 엘이디 조립 기판에 구비된 방열 패턴의 예시적인 실시 형태를 설명하기 위한 도면,
도 7은 본 발명의 다른 실시 예에 따른 엘이디 조립체를 설명하기 위한 개념도,
도 8은 본 발명의 다른 실시 예에 따라 금속 베이스 인쇄 회로 기판이 적용된 엘이디 조립체를 설명하기 위한 단면도,
도 9는 본 발명의 다른 실시 예에 따라 금속 내장 인쇄 회로 기판이 적용된 엘이디 조립체를 설명하기 위한 단면도,
도 10은 본 발명의 다른 실시 예에 따른 SMD 방식으로 엘이디가 부착된 엘이디 조립 기판의 단면도,
도 11은 종래의 PCB 기판에서 열 전도 과정을 설명하기 위한 도면,
도 12는 본 발명에 따른 방열 수단을 구비한 금속 PCB 기판에서 열 전도 과정을 설명하기 위한 도면, 그리고,
도 13은 도 12에 도시된 방열 수단을 구비한 금속 PCB 기판의 열 저항을 모델링하는 도면이다.
도 2는 도 1에 도시된 엘이디 조립 기판에 엘이디가 결합되는 것을 설명하기 위한 사시도,
도 3 내지 6은 본 발명의 일 실시예에 따른 엘이디 조립 기판에 구비된 방열 패턴의 예시적인 실시 형태를 설명하기 위한 도면,
도 7은 본 발명의 다른 실시 예에 따른 엘이디 조립체를 설명하기 위한 개념도,
도 8은 본 발명의 다른 실시 예에 따라 금속 베이스 인쇄 회로 기판이 적용된 엘이디 조립체를 설명하기 위한 단면도,
도 9는 본 발명의 다른 실시 예에 따라 금속 내장 인쇄 회로 기판이 적용된 엘이디 조립체를 설명하기 위한 단면도,
도 10은 본 발명의 다른 실시 예에 따른 SMD 방식으로 엘이디가 부착된 엘이디 조립 기판의 단면도,
도 11은 종래의 PCB 기판에서 열 전도 과정을 설명하기 위한 도면,
도 12는 본 발명에 따른 방열 수단을 구비한 금속 PCB 기판에서 열 전도 과정을 설명하기 위한 도면, 그리고,
도 13은 도 12에 도시된 방열 수단을 구비한 금속 PCB 기판의 열 저항을 모델링하는 도면이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
먼저, 본 발명의 일 실시 예에 따른 엘이디가 부착되는 표면에 방열 패턴 및 기판을 수직으로 관통하는 방열 수단을 구비한 엘이디 조립 기판에 대해서 살펴본다.
방열 수단을 구비한
엘이디
조립 기판
도 1은 본 발명의 일 실시 예에 따른 엘이디 조립 기판을 설명하기 위한 단면도이다.
도 1을 참고하면, 본 발명에 따른 엘이디 조립 기판은 베이스 기판(110), 절연층(130), 금속층(150), 방열 수단(190)을 포함한다. 도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 엘이디 조립 기판은 베이스 기판(110), 절연층(130) 및 금속층(150)이 순차적으로 적층된 구조로 구성될 수 있다.
엘이디 조립 기판(100)은 적어도 하나 이상의 엘이디(LED)를 포함할 수 있다. 이때, 엘이디(170)는 엘이디 조립 기판(100)의 금속층(150) 상에 부착될 수 있다. 도 1에서는 엘이디 조립 기판에 1개의 엘이디(170)가 부착된 경우를 예시적으로 도시하고 있지만 이는 설명의 편의를 위한 것이다. 이외에도 다양한 실시 예에 따라서 엘이디 조립 기판에 2개 이상의 엘이디가 포함되도록 조립될 수 있다.
이하에서는 설명의 편의를 위해서 엘이디 조립 기판에 1개의 엘이디가 결합된 경우를 중심으로 설명한다.
먼저, 베이스 기판(110)은 금속 코어 베이스 층이다. 이러한 베이스 기판(110)은 열 전도성이 좋은 금속 재질로 구성될 수 있다. 예컨대 베이스 기판(110)은 금(Au), 은(Ag), 구리(Cu) 및 알루미늄(Al) 등과 같이 열 전도도가 높아서 방열 특성이 우수한 금속으로 구성될 수 있다. 일 실시예에서는 베이스 기판(110)으로 알루미늄 5052 합금이 사용될 수 있고, 이 경우에 베이스 기판의 열 전도도는 약 140W/m·k이다.
이러한 베이스 기판(110)은 엘이디(170)에서 발생되는 열을 외부로 방열하기 위해서 엘이디(170)가 설치되는 금속층(150)의 반대면에 형성되는 것이 바람직하다. 이러한 베이스 기판(110)의 일면은 절연층(130)과 접촉되고, 베이스 기판(110)의 타면은 외부로 노출되므로 복사 및 대류에 의해서 엘이디에서 발생된 열이 외부로 방열될 수 있다.
이러한 베이스 기판(110)은 금속 재질의 평판으로 구성될 수 있다. 또는 베이스 기판(110) 중 외부 공기와 접촉하는 면은 접촉면적이 증가되도록 요철 구조로 가공될 수도 있다.
이러한 베이스 기판(110)은 엘이디(170)가 설치된 금속층(150)의 반대면에 위치하고, 베이스 기판(110)과 금속층(150) 사이에는 절연층(130)이 구성될 수 있다. 금속층(150)의 경우에는 열 전도도가 높기 때문에 방열 저해 구간으로 작용하지 않는다.
반면에, 절연층(130)의 경우에는 열 전도 목적보다는 절연 목적으로 구성되기 때문에, 열 전도성이 낮은 재질을 사용한다. 따라서, 절연층(130)은 전체 열 전도 경로 중에서 방열 저해 구간으로 작용할 수 있다. 결국, 엘이디(170)에서 발생된 열은 절연층(130)에 의해서 열 전도가 저해될 수 있다. 이에 대한 보다 자세한 설명은 이하에서 별도로 설명한다.
절연층(130)은 폴리이미드 수지(polyimide resin) 계열, 에폭시 수지(epoxy resin) 계열 및 페놀수지(phenolic resin) 계열 등과 같이 열전도율이 낮은 재질로 구성될 수 있다. 이러한 절연층(130)은 비전도성 특징뿐만 아니라 열전도율이 낮은 특성이 있다. 예를 들어, 폴리이미드 수지 계열, 에폭시 수질 계열 또는 페놀수지 계열로 구성된 절연층(130)의 열 전도도는 일반적으로 2W/mk 이하이고, 최대 열 전도도는 6W/m·K를 넘지 않는다. 결국, 엘이디 조립 기판에서 절연층(130)은 엘이디(170)에서 발생한 열을 베이스 기판(110)으로 방열하는데 있어서 방열 저해 구간으로 작용하게 되므로, 엘이디 조립 기판의 방열 효율을 저해한다.
즉, 절연층(130)은 방열 효율 측면에서는 단점으로 작용한다. 하지만, 절연층(130)은 전기 절연 측면에서는 엘이디(170)와 베이스 기판(150)을 전기적으로 분리하는 기능을 수행한다.
하지만, 상술한 바와 같이, 절연층(130)은 열 전도도가 매우 낮은 재질을 사용하므로, 엘이디(170)에서 발생된 열이 절연층(130)을 직접 통과하면 열전도가 잘 이루어지지 않는다. 이로 인하여 엘이디 조립 기판은 엘이디에서 발생되는 열을 제대로 방열하지 못하므로 엘이디 소자의 온도가 올라가서 동작 특성 및 동작 수명이 나빠질 수 있다.
이러한 절연층에 의한 방열 효과에 대한 연구는 본 발명 이전에 개시된 바 있다. 이를 구체적으로 살펴보면, 한국 광학회지 제21권 제3호(2010.06) "COB LED램프 패키징 방열특성과 신뢰성에 대한 연구"에서는 SMD 방식과 COB 방식을 비교한 실험데이터가 존재한다. 또한, COB 방식의 경우에도 절연층이 있는 경우와 절연층이 없는 경우를 SMD 방식과 비교한 실험 데이터가 존재하며, 구체적으로 다음의 표 1과 같다.
| 항목 | LED 소자 온도 | 기판 하부 온도 | 온도차 | |
| A | SMD 패키지 타입 | 131℃ | 120℃ | 11℃ |
| B | 절연층 있는 COB LED 램프 | 127℃ | 121℃ | 6℃ |
| C | 절연층 없는 COB LED 램프 | 105℃ | 101℃ | 4℃ |
상술한 표 1을 참고하면, SMD(Surface Mount Device) 패키지 타입으로 LED를 PCB에 부착한 경우(A)에 있어서는, 엘이디 소자의 온도가 131℃이고, PCB 기판의 하부 온도가 120℃이다. 엘이디 소자와 PCB 기판 하부 사이의 온도차는 약 11 ℃임을 확인할 수 있다.
절연층이 있는 금속 PCB에 COB 방식으로 엘이디를 부착한 경우(B)에 있어서, 엘이디 소자 온도가 127℃ 이고, PCB 기판의 하부 온도가 121℃이다. 엘이디 소자와 PCB 기판 하부 사이의 온도차는 약 6℃ 임을 확인할 수 있다.
절연층이 없는 금속 PCB에 COB 방식으로 엘이디를 부착한 경우(C)에 있어서, 엘이디 소자 온도가 105℃이고, PCB 기판의 하부 온도가 101℃이다. 엘이디 소자와 PCB 기판 하부 사이의 온도차는 약 4℃임을 확인할 수 있다.
상기 표 1을 참고하여 엘이디 소자의 온도를 비교하면, (A) 경우의 엘이디 소자 온도에 비하여 (B) 경우의 엘이디 소자 온도는 약 4% 가량 낮아졌음을 확인할 수 있다. 그리고 (A) 경우의 엘이디 소자 온도에 비하여 (C) 경우의 엘이디 소자 온도는 약 20% 가량 낮음을 확인할 수 있다.
또한, 상기 표 1을 참고하여 기판 하부 온도를 비교하면, (A) 경우의 기판 하부 온도에 비하여 (B) 경우의 기판 하부 온도는 유사하다. 하지만 (A) 경우의 기판 하부 온도에 비하여 (C) 경우에는 약 16% 가량 낮음을 확인할 수 있다.
이러한 실험데이터를 참고하면 절연층 없는 금속 PCB에 COB 방식으로 엘이디를 부착한 경우는 SMD 패키지 타입 PCB에 비하여 약 20% 가량 방열 효과가 향상되었음을 확인할 수 있다. 하지만, 절연층 있는 금속 PCB에 COB 방식으로 엘이디를 부착한 경우에는 SMD 패키지 타입 PCB에 비하여 방열효과 개선이 미비함을 확인할 수 있다.
이렇게 COB 방식으로 엘이디를 PCB에 부착하는 경우라도 절연층이 없는 경우에 방열 효과가 더 우수하다. 하지만, 상술한 바와 같이 PCB 기판에서 절연층을 생략할 경우에는 PCB 제조 공정상에 추가 공정이 필요하게 되므로, 제조 비용이 상승하게 된다.
따라서, 본 발명의 다양한 실시 예에 따르면 엘이디 조립 기판에 절연층을 구비하면서도 방열 효율이 우수하면서도 공정이 간단하고 공정 비용이 저렴한 엘이디 조립 기판 및 엘이디 조립체를 제공할 수 있다.
이하에서는 금속 PCB 기판에 절연층을 구비하면서도 방열 특성을 개선하기 위한 본 발명에 따른 금속층(150)에 대해서 보다 구체적으로 살펴본다.
먼저, 본 발명에 따른 엘이디 조립 기판의 금속층(150)은 전극 패턴(151-1,151-2) 및 방열 패턴(153, 155-1, 155-2)을 포함할 수 있다.
이때, 이러한 엘이디(170)는 교류 전원 또는 직류 전원에 의해서 구동될 수 있다. 엘이디(170)가 직류 전원으로 동작하는 경우, 전극 패턴(151-1, 151-2)은 엘이디(170)의 (-)극 또는 (+)극과 전기적으로 연결될 수 있다. 전극 패턴(151-1, 151-2)은 엘이디 구동 전원 방식에 따라 다양한 형태로 구현될 수 있다.
이러한 전극 패턴(151-1, 151-2)은 전기 전도성이 좋은 금속 재질로 구성될 수 있다. 예컨대, 전극 패턴(151-1, 151-2)은 금(Au), 은(Ag), 알루미늄(Al) 및 구리(Cu) 등과 같은 전기 전도성이 좋은 금속으로 구성될 수 있다. 이러한 전극 패턴(151-1, 151-2)은 절연층(130) 및 금속층(150)이 열 압착된 금속 PCB 원판 상에 형성될 수 있다.
이를 구체적으로 살펴보면, 먼저 금속 PCB 원판의 절연층(130)상에 동박(Cu)이 형성된다. 절연층(130) 상에 형성된 동박은 노광(light exposure), 현상(develop), 에칭(etching) 및 박리(separating) 과정을 거치면서 기 정의된 소정 형태의 전극패턴(151-1, 151-2)으로 가공될 수 있다.
도 1에서는 금속층 상에 솔더 레지스트(solder resist), 표면 도금 및 솔더(solder)에 대해서 도시하고 있지 않다. 금속층(150) 상에는 솔더 레지스트 표면 도금 및 솔더를 포함할 수 있다. 해당 기술 분야의 통상의 기술자는 이러한 솔더 레지스트, 표면 도금 및 솔더 등에 대해 명확하게 이해하고 있으므로, 이에 대한 설명을 생략하더라도 본 발명의 기술적 사상을 이해하는데 무리가 없으므로, 구체적인 설명은 생략한다.
방열 패턴(153, 155-1, 155-2)은 엘이디(170)에서 발생되는 열을 1차적으로 전달받아서 방열 수단(190-1, 190-2)으로 열 전도하는 열 전도 경로를 제공할 수 있다. 즉, 방열 패턴(153, 155-1, 155-2)은 엘이디(170)가 직접 접촉하는 바디부(153) 및 바디부(153)에 전달된 열을 방열 수단(190-1,190-2)으로 열 전도하는 핑거부(155-1, 155-2)로 구성될 수 있다.
방열 패턴(153, 155-1, 155-2)은 전극 패턴(151-1, 151-2)과는 전기적으로 분리되지만, 엘이디에 초기 전원이 인가될 때 발생되는 과도 전류 등을 방전시키는 접지선 또는 중성선과 전기적으로 연결될 수 있다.
바디부(153)는 엘이디(170)와 직접 접촉하고 있으므로, 엘이디(170)에 의해서 발생된 열을 1차적으로 전달받는 영역이다. 바디부(153)에 전달된 열은 핑거부(155-1, 155-2)를 통해서 각각 방열 수단(190-1, 190-2)으로 열전도될 수 있다.
핑거부(155-1, 155-2)는 바디부(153)로부터 방열 수단(190-1, 190-2)까지 연장되도록 구성될 수 있다. 핑거부(155-1, 155-2)는 바디부(153)와 동일한 재질로 일체형으로 형성될 수 있다.
핑거부(155-1, 155-2)는 엘이디(170)와 직접 접촉하고 있는 바디부(153)를 중심으로 방사형태로 형성될 수 있다. 핑거부(155-1, 155-2)는 바디부(153)를 중심으로 하는 다양한 형태의 가지 형태로 형성될 수 있다. 이렇게 핑거부(155-1, 155-2)는 엘이디(170)에서 발생되는 열을 엘이디(170) 외곽으로 열전도시킬 수 있는 다양한 형태의 모양으로 구성될 수 있다. 또한, 핑거부(155-1, 155-2)의 종단부에는 방열 수단(190-1, 190-2)이 형성될 수 있다.
또한, 방열 패턴(153, 155-1, 155-2)은 전극 패턴(151-1. 151-2)과 동일한 재질로 형성될 수 있다. 즉, 방열 패턴(153, 155-1, 155-2)은 금(Au), 은(Ag), 구리(Cu) 및 알루미늄(Al) 등과 같은 열 전도성이 뛰어난 재질의 금속으로 구현될 수 있다. 예를 들어, 방열 패턴(153, 155-1, 155-2)은 동박으로 구현될 수 있다.
이러한 방열 패턴(153, 155-1, 155-2)은 앞서 설명한 바와 같이, 전극 패턴(151-1, 151-2)과 동일한 방식으로 금속을 노광, 현상, 에칭 및 박리함으로써 형성할 수 있다. 다만, 방열 패턴(153, 155-1, 155-2)은 전극 패턴(151-1, 151-2)과는 전기적으로 분리되도록 구성될 수 있다.
도 1을 참고하여, 엘이디(170)에서 발생된 열이 방열 패턴(153, 155-1, 155-2)을 통해서 방열 수단(190-1, 190-2)으로 열전도되는 경로에 대해서 보다 구체적으로 살펴보면 다음과 같다.
도 1에는 2개의 방열 경로(A, B)가 점선의 화살표로 도시되어 있다. 먼저 엘이디(170)에서 발생된 열은 바디부(153)로 전달된다. 바디부(153)에 전달된 열은 제1 핑거부(155-1)를 통해서 제1 방열 수단(190-1) 방향으로 열전도되고, 제1 방열 수단(190-1)에 의해서 베이스 기판(110)으로 열전도된다(A 경로).
또한, 바디부(153)에 전달된 열은 제2 핑거부(155-2)를 통해서 제2 방열 수단(190-2) 방향으로 열전도되고, 제2 방열 수단(190-2)에 의해서 베이스 기판(110)으로 열전도될 수 있다(B 경로).
엘이디(170)는 제1 전극패턴(151-1)과 전기적으로 연결되는 제1 전극 라인(171-1)과 제2 전극패턴(151-2)과 전기적으로 연결되는 제2 전극 라인(171-2)을 포함한다. 렌즈(172)는 엘이디(170), 제1 전극 라인(171-1) 및 제2 전극 라인(171-2)을 포함하도록 커버할 수 있다.
방열 수단(190-1, 190-2)은 베이스 기판(110), 절연층(130) 및 금속층(150)을 관통하도록 구성될 수 있다. 방열 수단(190-1, 190-2)은 방열 패턴(153, 155-1, 155-2)에 의해서 전달된 열을 베이스 기판(110)으로 열전도하는 기능을 수행할 수 있다.
방열 수단(190-1, 190-2)의 열 전도도는 절연층(130)의 열 전도도보다 높은 재질로 구현될 수 있다. 절연층(130)의 재질은 열 전도도가 낮은 재질을 사용하게 되므로, 절연층(130)의 열전도도는 6W/m·K를 넘지 않는다.
따라서, 방열 수단(190-1, 190-2)은 열전도도의 크기가 6W/m·K를 초과하는 열전도성을 가진 재료로 구현할 수 있다. 바람직하게는 방열 수단(190-1, 190-2)은 열 전도성이 우수한 금속 재질로 구현할 수 있다. 예컨대 방열 수단(190-1, 190-2)은 알루미늄으로 구현될 수 있다. 방열 수단(190-1,190-2)에 사용되는 알루미늄은 Al 6061일 수 있다.
방열 수단(190-1, 190-2)의 구조는 엘이디의 가장 자리 영역에서 기판에 수직한 방향으로 관통된 관통홀에 기계적으로 체결될 수 있는 스터드로 구성될 수 있다. 방열 수단(190-1, 190-2)은 절연층(130)을 통과하도록 구성됨으로써, 금속층(150)에서 베이스 기판(110)으로 직접적인 열전도 경로를 제공할 수 있다.
즉, 본 발명에 따른 다양한 실시예는 방열 패턴(153, 155-1, 155-2) 및 방열 수단에 의해서 최단 경로의 방열 경로를 제공할 수 있다. 이러한 방열 경로는 기판의 절연층(130)에 의한 방열 저해 영향을 거의 받지 않는다. 따라서, 본 발명의 다양한 실시 예에 따른 엘이디 조립 기판은 방열 효율이 개선될 수 있다.
도 2는 본 발명에 따른 엘이디 조립 기판에 엘이디가 결합되는 것을 설명하기 위한 사시도이다.
도 2를 참고하면, 엘이디 조립 기판은 베이스 기판(110), 절연층(130) 및 금속층(150)이 순차적으로 적층된 구조이다. 즉, 베이스 기판(110)과 절연층은 열 압착되어 형성될 수 있다. 금속층(150)은 절연층 상에서 형성되며, 금속층(150)의 일 영역(153) 상에 엘이디(170)가 부착될 수 있다. 엘이디(170)와 금속층(150)이 연결되는 구체적인 구조에 대해서는 이하에서 보다 구체적으로 살펴본다.
먼저, 금속층(150)은 전극 패턴(151-1, 151-2)과 방열 패턴(153, 155-1, 155-2)으로 구성될 수 있다. 전극 패턴(151-1,151-2)은 엘이디(170)의 (+)전극 또는 (-)전극과 각각 전기적으로 연결될 수 있다. 이때 전극 패턴(151-1, 151-2)은 금(Au), 은(Ag), 구리(Cu) 및 알루미늄(Al)과 같은 전기 전도성이 좋은 금속을 사용할 수 있다.
방열 패턴(153, 155-1, 155-2)은 전극 패턴(151-1, 151-2)과는 전기적으로 분리될 수 있다. 이러한 방열 패턴(153, 155-1, 155-2)은 중선선, 접지선 등과 연결되도록 구성될 수 있다.
하지만, 방열 패턴(153, 155-1, 155-2)은 절연층(130) 상에서 전극 패턴(151-1, 151-2)과 동일한 레벨로 가공될 수 있다. 방열 패턴(153, 155-1, 155-2)은 엘이디(170)와 직접 접촉함으로써 엘이디(170)에서 발생되는 열을 외부로 방열하기 위한 열 전도 경로를 제공할 수 있다. 이러한 방열 패턴(153, 155-1, 155-2)에 대해서 이하에서 별도의 도면을 참고하여 구체적으로 살펴본다.
도 2에는 방열 패턴(153, 155-1, 155-2)의 일 예를 도시하고 있다. 도 2에 도시된 바와 같이, 방열 패턴(153, 155-1. 155-2)은 바디부(153) 및 핑거부(155-1, 155-2)를 포함할 수 있다. 이때, 바디부(153)는 엘이디(170)가 직접 부착되는 영역이고, 핑거부(155-1, 155-2)는 바디부(153)와 방열 수단(190-1, 190-2) 사이를 연결하도록 구성되는 영역이다.
바디부(153)는 엘이디(170)와 직접 접촉하고 있는 영역이므로, 엘이디(170)에서 발생되는 열을 직접 전달받는다. 엘이디(170)에서 발생되는 열은 1차적으로 바디부(153)으로 열전도된다. 바디부(153)에 전달된 열의 대부분은 바디부(153)의 수평방향으로 연장된 핑거부(155-1, 155-2)를 통해서 방열 수단(190-1, 190-2)으로 전도된다. 바디부(153)에 전달된 열의 일부는 하부에 위치한 절연층(130) 방향으로 전도되지만, 절연층(130)은 열전도성이 좋지 않으므로, 절연층(130)의 하부로 거의 열전달을 하지 않는다.
핑거부(155-1, 155-2)는 바디부(153)에 전도된 열을 방열 수단(190-1, 190-2)으로 각각 열전도하는 복수의 열전도 경로를 제공한다. 핑거부(155-1, 155-2)는 바디부(153)를 중심으로 방사형태로 구성될 수 있다. 바디부(153)에는 복수의 핑거부가 구성될 수 있다. 도 2에서는 2개의 핑거부(155-1, 155-2)를 도시하고 있다.
방열 패턴(153, 155-1, 155-2)의 보다 구체적인 형태는 엘이디(170)의 배열 상태 및 엘이디 조립 기판의 레이아웃(layout)에 따라 다양하게 변형될 수 있다. 이에 대한 보다 구체적인 설명은 이하에서 도 3 내지 도 6을 참고하여 설명한다.
도 3 내지 6은 본 발명의 일 실시예에 따른 엘이디 조립 기판에 구비된 방열 패턴의 예시적인 실시 형태를 설명하기 위한 도면이다.
먼저, 도 3에 도시된 바와 같이 바디부(153)는 직사각형 또는 정사각형 형태로 구성될 수 있다. 바디부(153)는 1개의 엘이디가 놓일 수 있을 만큼의 넓이를 갖도록 설계되는 것이 바람직하다.
핑거부(155-1, 155-2)는 바디부(153)의 4개 모서리 중 임의의 2개 모서리에서부터 바디부(153)의 모서리 길이보다 좁은 폭을 갖는 'ㄱ' 또는 'ㄴ'자 형태로 연장될 수 있다. 이러한 핑거부(155-1, 155-2)는 방열 수단(190-1, 190-2)이 형성된 영역 넘어까지 연장될 수 있다. 핑거부(155-1, 155-2)는 바디부(153)에 전달된 열을 엘이디(170)의 주변부도 전도시키는 열 전도 경로를 제공할 수 있다. 또한, 핑거부(155-1, 155-2)의 종단부는 방열 수단(190-1, 190-2)과 연결될 수 있다. 결국, 바디부(153)에 전달된 열은 절연층(130) 방향으로 전도되지 않고, 절연층(130) 상부에 핑거부(155-1, 155-2)를 통해서 방열 수단(190-1, 190-2)으로 전달된다.
또는, 도 4에 도시된 바와 같이, 바디부(153)는 원형 또는 타원형 형태로 구성될 수 있다. 핑거부(155-1, 155-2)는 바디부(153)의 원호에서 바디부(153)의 지름보다 좁은 폭을 갖는 직선 형태로 연장될 수 있다. 이러한 핑거부(155-1, 155-2)의 종단부에는 방열 수단(190-1, 190-2)이 각각 연결될 수 있다.
또는, 도 5에 도시된 바와 같이, 바디부(153)는 원형 또는 타원형 형태로 구성될 수 있다. 핑거부(155-1, 155-2)는 바디부(153)의 원호에서 바디부(153)의 지름보다 좁은 폭을 갖는 방사 형태로 연장될 수 있다. 이러한 핑거부(155-1, 155-2, 155-3, 155-4)의 종단부에는 방열 수단(190-1, 190-2)이 각각 연결될 수 있다.
또는, 도 6에 도시된 바와 같이, 바디부(153)는 정사각형 또는 직사각형 형태로 구성될 수 있다. 레일(rail) 형태의 메인 핑거부가 구성되고, 메인 핑거부 사이에 바디부(153)가 배치될 수 있다. 메인 핑거부에서 분기된 연결 핑거부는 바디부(153)의 4개의 모서리 중 적어도 2개의 모서리와 연결될 수 있다. 메인 핑거부는 4개의 핑거부(155-1, 155-2, 155-3, 155-4)를 포함할 수 있다. 제1. 제4핑거부(155-1, 155-4)가 일체형의 직선 형태로 구성될 수 있고, 제2, 3핑거부(155-2, 155-3)가 일체형의 직선 형태로 구성될 수 있다.
따라서, 제1 내지 4 핑거부(155-1, 155-2, 155-3, 155-4)는 각각 바디부(153)에서부터 방열 수단(190-1, 190-2, 190-3, 190-4)까지 4개의 방열 경로를 제공할 수 있다.
도 3 내지 6에 도시된 방열 패턴은 예시적인 것에 불과하고, 엘이디 배치 레이아웃에 따라 다양한 형태로 변형될 수 있다.
방열 수단(190-1, 190-2)은 핑거부(155-1, 155-2)에서 각각 베이스 기판(110) 방향으로 수직 관통한다. 방열 수단(190-1, 190-2)은 금속층(150), 절연층(130) 및 베이스 기판(110)을 수직 관통하는 관통홀과 관통홀에 체결되는 스터드(stud)로 구성될 수 있다.
방열 수단(190-1, 190-2)이 관통홀에 기계적으로 체결되는 스터드로 구현될 경우에, 스터드의 종류는 리벳, 비스, 나사 및 볼트 등 다양한 기계적 체결 수단일 수 있다. 이러한 스터드의 종류는 기계적인 체결이 가능한 것이면 어떠한 종류이어도 무방하다. 이러한 관통홀은 체결되는 스터드의 종류에 따라 가공 방식이 선택될 수 있다.
방열 수단(190-1, 190-2)은 엘이디(170)가 접촉하는 바디부(153)로부터 소정의 거리가 이격되도록 구성될 수 있다. 방열 수단(190-1, 190-2)은 바디부(153)와 소정 거리 이격되어 있지만, 핑거부(155-1, 155-2)에 의해서 바디부(153)와 연결될 수 있다.
도 2에 도시된 바와 같이, 바디부(153)에 2개의 핑거부(155-1, 155-2)가 구성되어 있다면, 바디부(153)는 2개의 방전 경로를 갖는다.
이를 위해서 제1 핑거부(155-1)의 종단부에 제1 방열 수단(190-1)이 수직 관통하도록 구성될 수 있다. 그리고, 제2 핑거부(155-2)의 종단부에 제2 방열 수단(190-2)이 수직 관통하도록 구성될 수 있다. 제1 방열 수단(190-1) 및 제2 방열 수단(190-2)이 구성되는 영역은 엘이디(170)의 주변 가장 자리 영역이다. 따라서, 엘이디(170)에서 발생된 열은 소정 거리 이격된 방열 수단(190-1, 190-2)으로 전도될 수 있다.
이러한 제1 방열수단(190-1) 및 제2 방열수단(190-2)은 열전도도가 높은 금속 재질로 구성될 수 있다. 구체적으로, 제1 방열수단(190-1) 및 제2 방열수단(190-2)은 구리, 알루미늄 등과 같은 금속을 이용하여 나사 형태로 가공될 수 있다. 나사 형태의 방열수단(190-1, 190-2)은 핑거부(155-1, 155-2)의 종단부에서 수직 방향으로 기판을 관통하여 체결될 수 있다.
본 발명의 일 실시예에 따르면, 엘이디 조립 기판은 관통홀을 구비한다. 방열 수단(190-1, 190-2)은 관통홀에 삽입될 수 있는 리벳(rivet), 나사(screw), 볼트(bolt), 비스(vis)와 같은 기계적인 체결 수단일 수 있다. 이러한 방열 수단(190-1, 190-2)은 베이스 기판(110), 절연층(130) 및 금속층(150)에 형성된 관통홀 내부에 기계적으로 체결됨으로써, 관통홀 전체를 열전도 경로로 활용할 수 있는 장점이 있다.
방열 수단(190-1, 190-2)은 기계적 체결 수단으로 구현됨으로써, 관통홀 내부를 도금하는 방식에 비하여 공정상의 신뢰성이 향상될 수 있는 장점도 발휘한다.
본 발명의 다른 실시 예에 따르면, 관통홀을 구비한 PCB 기판의 이면에 방열판을 조립하여 방열 효율을 향상시킬 수도 있다. 이때, 관통홀을 구비한 PCB 기판은 표면에 전극 패턴 이외에 별도의 방열 패턴을 포함할 수 있다.
이렇게 방열 패턴을 갖는 PCB 기판을 이용한 엘이디 조립체는 방열판과 엘이디가 결합된 PCB 기판을 방열 수단에 의해서 체결할 수 있다. 이때, 방열 수단은 기계적인 체결 수단으로 기능할 뿐만 아니라 엘이디에 의해서 발생된 열을 방열판으로 열전도시키는 기능을 수행한다. 이에 대한 보다 상세한 설명은 도 7을 참고하여 설명한다.
도 7은 본 발명의 다른 실시 예에 따른 엘이디 조립체를 설명하기 위한 개념도이다.
도 7을 참고하면, 엘이디 조립체는 방열판(210) 상에 인쇄 회로 기판(230)이 형성될 수 있다. 인쇄 회로 기판(230) 상에는 엘이디(250)가 조립될 수 있다. 인쇄 회로 기판(230)은 엘이디(250)와 전기적으로 연결하기 위해서 전극 패턴(237-1, 237-2)을 포함할 수 있다. 그리고 인쇄 회로 기판(230)은 엘이디(250)에서 발생되는 열을 방열 수단(270)으로 열전도하기 위해서 방열 패턴(235)을 포함할 수 있다.
이러한 인쇄 회로 기판(230)은 금속층(231), 절연층(233), 방열 패턴(235) 및 전극 패턴(237-1,237-2)을 포함한다. 여기서, 금속층(231) 및 절연층(233)의 구조는 일반적인 PCB 기판의 구조와 유사하므로 구체적인 설명은 생략한다.
본 발명의 엘이디 조립체에 이용되는 인쇄 회로 기판(230)은 방열 패턴(235)에 특징이 있으므로 이를 중심으로 이하에서 설명한다.
방열 패턴(235)은 엘이디(250)가 접촉하는 바디부(미도시)를 방열 수단(270)에 연결시켜서 열전도 경로를 제공한다. 방열 패턴(235)의 형태는 상술한 바와 같이 방사형태, 브리짓 형태, 레일형태, 직선형태 등 다양하게 설계될 수 있다. 이에 대한 구체적인 형태는 앞서 도면과 함께 살펴보았으므로 이를 생략한다.
방열 패턴(235)은 인쇄 회로 기판(230) 설계시에 전극 패턴(237-1, 237-2)과 전기적으로 분리되도록 설계되지만, 동일한 금속 재료에 의해서 절연층(233) 상에 형성될 수 있으므로 동일 공정에 의해서 구성될 수 있다.
본 발명의 일 실시예에 따르면 방열 패턴(235)은 절연층(233) 상에 위치하므로, 기존의 인쇄 회로 기판과 비교하여 절연층(233)에 의한 방열 효율이 저해되는 것을 방지할 수 있다.
방열 패턴(235)을 형성하는 공정 기술은 앞서서 설명하였으므로 반복적인 설명은 생략한다.
방열 패턴(235)을 구비한 인쇄 회로 기판(230)은 방열 수단(270)에 의해서 방열판(210)에 체결될 수 있다.
방열 수단(270)은 방열판(210) 및 인쇄 회로 기판(230)에 구비된 관통홀에 삽입되는 기계적 체결 수단에 의해서 구현될 수 있다. 예를 들어, 방열 수단(270)은 열전도도가 좋은 금속 재질, 예를 들어 금, 은, 구리, 알루미늄과 같은 금속으로 가공된 리벳, 비스, 나사 및 볼트 등으로 구성될 수 있다.
방열 수단(270)은 방열판(210) 및 인쇄 회로 기판(230)에 구비된 관통홀에 삽입되어서 방열판(231) 및 인쇄 회로 기판(230)을 서로 체결시킬 수 있다. 또한, 방열 수단(270)은 방열 패턴(235)의 일 영역에서 방열판(210) 방향으로 수직으로 관통하는 관통홀을 기계적인 체결 수단으로 체결할 수 있다.
이러한 방열 수단(270)은 엘이디(250)에서 발생되는 열을 방열 패턴(235)을 통해서 전달받고, 방열판(210)으로 직접 열전도 경로를 형성한다. 즉, 방열 수단(270)은 절연층(233)을 관통함으로써, 절연층(233)에 의한 방열 저해 영향을 거의 받지 않는다.
또한, 방열 수단(270)은 방열판(210) 및 인쇄 회로 기판(230)에 형성된 관통홀에 체결되는 기계적인 체결 수단으로 구현됨으로써, 관통홀 전체를 열전도 경로로 활용할 수 있어서 열전도 효율을 향상시킬 수 있다.
도 7에 도시된 엘이디 조립체는 방열판(210)을 포함하는 경우를 도시하고 있다. 하지만, 이러한 방열판(210)은 생략될 수도 있다. 즉, 도 7에 도시된 인쇄 회로 기판(230)은 금속 베이스인 경우이다. 인쇄 회로 기판(230)의 배면에 방열판(210)을 더 포함하는 경우이다. 이외에도 방열판(210)이 생략된 실시예도 가능하다.
방열판(210)이 없는 엘이디 조립체의 경우에는 인쇄 회로 기판의 베이스가 금속이거나 인쇄 회로 기판의 내부에 금속이 내장된 경우이다. 방열판(210)을 구비하고 있지 않은 인쇄 회로 기판(230)을 이용한 엘이디 조립체에 대해서는 이하에서 별도의 도면을 참고하여 설명한다.
도 8은 본 발명의 다른 실시 예에 따라 금속 베이스 인쇄 회로 기판이 적용된 엘이디 조립체를 설명하기 위한 개념도이다.
도 8을 참고하면, 인쇄 회로 기판(800)은 베이스층(810), 절연층(830) 및 금속층(850)이 순차적으로 적층된 구조이다. 베이스층(810), 절연층(830) 및 금속층(850)에는 관통홀이 구비될 수 있다.
베이스층(810)은 열을 외부로 방열한다. 베이스층(810)은 열전도성이 좋은 금속 재질로 구성될 수 있다. 이러한 베이스층(810)은 전기 전도성 및 열 전도성이 좋은 금속 재료, 예를 들어, 금, 은, 알루미늄, 구리와 같은 금속이 사용될 수 있다.
절연층(830)은 베이스층(810)과 금속층(850)을 전기적으로 분리시키는 절연 재료로 구성될 수 있다. 즉, 절연층(830)은 폴리이미드 수지 계열, 에폭시 수지 계열 및 페놀 수지 등과 같은 재료로 구성될 수 있다.
금속층(850)은 엘이디(890)와 전기적으로 연결될 수 있고, 엘이디(890)에서 발생되는 열을 방열하는 열전도 경로를 제공할 수 있다. 이를 위해서 금속층(850)은 전극 패턴과 방열 패턴을 포함한다. 금속층(850)의 전극 패턴을 통해서 엘이디(890)와 전기적으로 연결된다. 금속층(850)의 방열 패턴을 통해서 엘이디(890)에 의해서 발생된 열을 방열한다. 따라서, 금속층(850)은 전기 전도성 및 열 전도성이 좋은 금속 재료, 예를 들어, 금, 은, 알루미늄, 구리와 같은 금속이 사용될 수 있다.
방열 수단(870)은 베이스층(810), 절연층(830) 및 금속층(850)에 구비된 관통홀에 삽입될 수 있다. 즉, 방열 수단(870)은 리벳, 비스, 나사 및 볼트와 같은 기계적 체결 수단으로 구현될 수 있다. 방열 수단(870)은 베이스층(810), 절연층(830) 및 금속층(850)에 구비된 관통홀에 체결됨으로써, 관통홀 전체를 통해서 열을 전도할 수 있다.
도 9는 본 발명의 다른 실시 예에 따라 금속 내장 인쇄 회로 기판이 적용된 엘이디 조립체를 설명하기 위한 개념도이다.
도 9를 참고하면, 인쇄 회로 기판(900)은 절연층(930) 내부에 금속 재질의 내층(910)을 포함할 수 있다. 절연층(930)의 양면에는 금속층(950)이 형성될 수 있다.
내층(910)은 금속 재질로 구성될 수 있다. 예를 들어 내층(910)에 사용되는 금속은 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 열 전도성이 좋은 재료일 수 있다.
내층(910)은 절연층(930)에 형성된 전극 패턴과 전기적으로 분리될 수 있다. 다만, 내층(910)은 엘이디에서 발생되는 열을 전달받을 수 있고, 내층(910)을 통해서 전류가 흐를 수도 있다.
절연층(930)은 금속 재질의 내층(910)을 감싸도록 구성될 수 있다. 절연층(930)은 열 전도도가 낮고, 비전도성 재질로 구성될 수 있다.
절연층(930)의 적어도 하나의 표면에는 금속층(950)이 증착될 수 있다.
금속층(950)은 엘이디(990)과 전기적으로 연결될 수 있는 회로 배선을 포함할 수 있다. 그리고 금속층(950)은 엘이디(990)에서 발생되는 열을 외부로 방열할 수 있는 방열 패턴을 포함할수 있다. 이러한 금속층(950)은 열전도성 및 전기 전도성이 좋은 금속 재료로 구성될 수 있다.
즉, 금속층(950)은 전기적 연결을 위한 전극 패턴과 열전도를 위한 방열 패턴을 포함할 수 있다. 금속층(950)의 방열 패턴은 다양한 형태로 구성될 수 있다. 방열 패턴의 다양한 형태에 대해서는 앞서 자세하게 살펴보았으므로 이를 생략한다.
방열 수단(970)은 금속 내장 인쇄 회로 기판에 구비된 관통홀에 삽입될 수 있다. 이때 방열 수단(970)은 리벳, 비스, 나사 및 볼트와 같은 기계적 체결 수단으로 구현될 수 있다. 방열 수단(970)은 금속 내장 인쇄 회로 기판에 구비된 관통홀에 체결됨으로써, 관통홀 전체를 내층(910)으로 열을 전도할 수 있다.
도 8 및 도 9에 도시된 바와 같이, 엘이디가 조립된 인쇄 회로 기판은 방열 패턴 및 관통홀을 구비하고 있다. 인쇄 회로 기판의 방열 패턴을 통해서 엘이디에서 발생된 열은 관통홀 방향으로 전도될 수 있다. 관통홀에는 방열 수단이 삽입되어 있다. 방열 수단은 열전도도가 좋은 금속 재질로 리벳. 비스, 나사 및 볼트 형태로 구현될 수 있다. 이러한 방열 수단은 인쇄 회로 기판을 수직으로 관통하게 되므로 열 전도 경로가 짧아진다. 또한, 방열 수단은 인쇄 회로 기판을 관통하기 때문에 절연층에 의한 영향을 거의 받지 않는다. 또한, 방열 수단은 인쇄 회로 기판 내부의 내층(910)으로 열을 전도 또는 복사시킨다. 이러한 내층(910)은 인쇄 회로 기판의 가장 자리 부분에서 외부 공기와 노출되도록 구성될 수 있다. 방열 수단(970)에 의해서 내층(910)으로 전도된 열은 열 전도 및 열 복사됨으로써 내층(910)을 통해서 이동함으로써 내층(910)의 가장 자리 영역으로 전달되고 외부 공기를 통해서 열이 복사될 수 있다.
본 발명의 다양한 실시 예에 따르면, 엘이디가 조립되는 기판의 표면에 방열 패턴을 구비함으로써, 엘이디에 집중되는 열을 다양한 경로로 분산시킬 수 있다. 또한, 방열 패턴에 의해서 전도된 열은 방열 수단에 직접 연결되고, 이러한 방열 수단은 인쇄 회로 기판을 관통하는 나사 형태로 구성됨으로써 최단거리의 열전도 경로를 제공한다. 따라서, 본 발명에 따르면 공정이 복잡하지 않으면서도 방열 효율이 우수한 엘이디 조립체를 구현할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 SMD 방식으로 엘이디가 부착된 엘이디 조립 기판의 단면도이다.
도 10에 도시된 바와 같이, 패키징된 엘이디(170)는 엘이디 칩(170a), 실리콘 기판(170b), 접착제(170c), 슬러그 방열제(170d), 제1 전극 와이어(171-1), 제2 전극 와이어(171-2) 및 렌즈부(172)를 포함한다.
이러한 패키징된 엘이디(170)는 본 발명에 따른 엘이디 조립 기판상에 솔더링됨으로써 부착될 수 있다.
구체적으로 살펴보면, 패키징된 엘이디(170)의 슬러그 방열제(170d)는 바디부(153) 상에 접하도록 부착될 수 있다. 엘이디 칩(170a)에서 발생되는 열은 실리콘 기판(170b), 접착제(170c) 및 방열제(170d)를 통해서 전달될 수 있다. 방열제(170d)는 열 전도도가 좋은 재질로 구성됨으로써 엘이디 칩(170a)에서 발생된 열을 엘이디 조립 기판의 상부에 형성된 바디부(153)로 열전도시킨다.
바디부(153)는 방열패턴(155-1, 155-2)을 통해서 방열수단(190-1, 190-2)으로 열을 전도시킨다. 방열수단(190-1, 190-2)은 엘이디 조립 기판을 수직으로 관통함으로써 패키징된 엘이디가 설치된 기판의 반대면 방향으로 열을 전도시킨다.
SMD 방식으로 패키징된 엘이디는 열이 발생할 경우에 슬러그 방열제를 통해서 엘이디 칩의 반대편 방향으로 열을 전도시킨다. 종래의 엘이디 조립 기판의 경우에는 슬러그 방열제를 통해서 전달된 열을 효과적으로 방열하지 못하므로 열 효율이 떨어지는 문제점이 있었다.
하지만, 본 발명에 따른 엘이디 조립 기판에 패키징된 엘이디를 조립할 경우에는 엘이디 조립 기판에 존재하는 방열 패턴 및 방열 수단을 통해서 열을 효과적으로 전달할 수 있어서 열 효율을 향상시키는 효과를 발휘한다.
또한, 본 발명에 따른 엘이디 조립 기판은 종전의 SMD 방식 엘이디에 바로 적용할 수 있으므로 조립시에 추가 공정이 필요하지 않으므로 응용 가능성이 높다.
또한, 본 발명의 다른 실시 예에 따른 금속 인쇄 회로 기판은, 엘이디 소자 이외에도 전기적 에너지에 의해서 열을 발생시키는 발열 부품을 설치할 수 있다.
따라서, 본 발명의 다양한 실시예에 따르면, 방열 패턴 및 방열 수단을 구비한 인쇄 회로 기판을 이용하여 발열 부품, 예컨대 엘이디(LED)를 조립함으로써, 금속 인쇄 회로 기판, 엘이디 조립 기판 및 엘이디 조립체의 방열 효율이 개선될 수 있다.
또한, 인쇄 회로 기판에 방열 패턴을 형성하는 공정이 복잡하지 않고 전극 패턴과 동일한 재료를 활용할 수 있다.
또한, 리벳, 비스, 볼트 및 나사 등 다양한 형태의 기계적 체결이 가능한 방열 수단을 구비함으로써 인쇄 회로 기판에서 절연층을 생략하지 않아도 효과적인 방열 효과를 발휘할 수 있다. 본 발명이 적용된 엘이디 조립 기판 및 엘이디 조립체는 엘이디에서 발생되는 열을 효율적으로 방열할 수 있음으로써, 엘이디의 효율 및 수명이 획기적으로 개선시킬 수 있다.
본 발명과 종래 기술의 방열 특성 비교
이하에서는 종래의 PCB 기판과 본 발명의 일 실시 예에 따른 금속 PCB 기판의 열 전도율을 서로 비교하여 도면을 참고하여 구체적으로 검토한다.
도 11은 종래의 PCB 기판에서 열 전도 과정을 설명하기 위한 도면이다. 도 11의 윗쪽 도면에 도시된 바와 같이, 엘이디에서 발생된 열은 PCB 기판의 상부면에서 하부면으로 열전도될 수 있다. 도 11에서는 열을 발생시키는 열원을 도시하고 있지 않지만, 엘이디에서 발생된 열은 금속층(150), 절연층(130) 및 베이스층(110)으로 열전도될 수 있다.
금속층(150)이 구리로 구성될 경우, 열전도도는 약 386W/m·k이다. 절연층(130)이 에폭시 수지 계열로 구성될 경우, 열전도도는 약 2W/m·k이다. 베이스층(110)이 알루미늄으로 구성될 경우, 열 전도도는 약 140W/m·k이다. 종래의 PCB 기판의 경우에는 방열 패턴이나 방열 수단이 구비되어 있지 않으므로, 열 흐름은 절연층(130)을 통과하는 경로로 형성된다. 따라서, 금속층(150)에서부터 베이스층(110)까지의 열 저항은 금속층(150), 절연층(130) 및 베이스층(110)의 열 저항이 직렬 연결된 것으로 모델링될 수 있으며, 종래 PCB 기판의 전체 열 전도도는 약 21.5W/m·k이다.
종래의 방식은 상술한 바와 같이 절연층(130)의 열 전도도가 낮으므로, 전체 열 전도도가 금속층(150) 및 베이스층(110)과 비교했을 때, 낮은 수치임을 확인할 수 있다. 반면에, 본 발명에 따른 금속 PCB 기판은 방열 수단에 의해서 절연층(130)을 통과하지 않아도 하부면으로 열을 전도시킬 수 있으므로, 전체 열 전도도가 크게 낮아지지 않음을 확인할 수 있다.
이하에서는 도 12 및 도 13을 참고하여 보다 구체적으로 살펴본다.
도 12는 본 발명에 따른 방열 수단을 구비한 금속 PCB 기판에서 열 전도 과정을 설명하기 위한 도면이다. 도 12의 윗쪽 도면에 도시된 바와 같이, 엘이디에서 발생된 열은 금속 PCB 기판의 상부면에서 하부면으로 열전도될 수 있다. 도 12의 아래쪽 도면에서는 열을 발생시키는 열원을 도시하고 있지 않지만, 엘이디에서 발생된 열은 방열 수단(190)을 통해서 금속층(150)에서부터 베이스층(110)까지 직접 열 경로가 형성될 수 있다.
금속층(150)이 구리로 구성될 경우, 열전도도는 약 386W/m·k이다. 절연층(130)이 에폭시 수지 계열로 구성되더라도 열 경로에 포함되지 않으므로 이를 무시해도 된다. 베이스층(110)이 알루미늄으로 구성될 경우, 열 전도도는 약 140W/m·k이다. 방열 수단(190)은 구리 또는 알루미늄와 같은 열 전도도가 높은 금속으로 구성될 경우, 방열 수단(190)의 열 전도도는 약 386W/m·k가 된다. 열 흐름은 금속층(150)에서 방열 수단(190)을 통해서 베이스층(110)까지 열 전도 경로가 형성될 수 있다. 따라서, 금속층(150)에서부터 베이스층(110)까지의 열 저항은 도 13에 도시된 바와 같이 모델링될 수 있다.
도 13은 도 12에 도시된 방열 수단을 구비한 금속 PCB 기판의 열 저항을 모델링하는 도면이다. 도 13을 참고하면, 본 발명에 따른 금속 PCB 기판의 열 저항은 레이어별로 병렬 연결된 열 저항이 직렬 연결된 것으로 모델링될 수 있다. 구체적으로 금속층(150)에서의 제1 열저항은 금속층(150)의 열 저항(Rcu)과 방열 수단의 열 저항(RBolt)이 병렬 연결된 것으로 모델링될 수 있다. 절연층(130)에서의 제2 열저항은 절연층(130)의 열 저항(RInsul)과 방열 수단(190)의 열 저항(RBolt)이 서로 병렬 연결된 것으로 모델링될 수 있다. 그리고, 베이스층(110)에서의 제3 열 저항은 베이스층(110)의 열 저항(RAl)과 방열 수단(190)의 열 저항(RBolt)이 서로 병렬 연결된 것으로 모델링될 수 있다. 방열 수단(190)을 구비한 경우에는 금속층(150)에서부터 베이스층(110)까지의 전체 열 저항은 제1 열 저항, 제2 열 저항 및 제3 열 저항이 직렬 연결된 것으로 모델링될 수 있다.
도 13에 도시된 바와 같이 모델링된 열 저항을 이용하여 전체 열 전도도를 구하면, 본 발명에 따른 금속 PCB 기판의 전체 열전도도는 106.7W/m·k임을 확인할 수 있다.
다음의 표 2는 종래 방식(제1실시예)와 본 발명에 따른 실시예(제2 내지 제7실시예)의 전체 열 저항, 전체 열 전도도 및 방열 특성을 비교하는 도표이다.
표 2를 참고하면, 제1 실시예는 동박, 절연층 및 알루미늄 베이스층으로 구성된 금속 PCB 기판이고, 전체 열 저항이 약 0.201 ℃/W이며, 전체 열 전도도는 21.5 W/m·k임을 확인할 수 있다.
제2 실시예는, 동박, 절연층, 알루미늄 베이스층 및 스틸 재질의 방열 수단 1개를 구비한 금속 PCB 기판이고, 전체 열 저항이 약 0.133 ℃/W이며, 전체 열 전도도는 32.5 W/m·k임을 확인할 수 있다.
제3 실시예는, 동박, 절연층, 알루미늄 베이스층 및 스틸 재질의 방열 수단 2개를 구비한 금속 PCB 기판이고, 전체 열 저항이 약 0.104 ℃/W이며, 전체 열 전도도는 41.6 W/m·k임을 확인할 수 있다.
제4 실시예는, 동박, 절연층, 알루미늄 베이스층 및 알루미늄 재질의 방열 수단 1개를 구비한 금속 PCB 기판이고, 전체 열 저항이 약 0.078 ℃/W이며, 전체 열 전도도는 55.2 W/m·k임을 확인할 수 있다.
제5 실시예는, 동박, 절연층, 알루미늄 베이스층 및 알루미늄 재질의 방열 수단 2개를 구비한 금속 PCB 기판이고, 전체 열 저항이 약 0.057 ℃/W이며, 전체 열 전도도는 75.8 W/m·k임을 확인할 수 있다.
제6 실시예는, 동박, 절연층, 알루미늄 베이스층 및 구리 재질의 방열 수단 1개를 구비한 금속 PCB 기판이고, 전체 열 저항이 약 0.054 ℃/W이며, 전체 열 전도도는 79.5 W/m·k임을 확인할 수 있다.
제7 실시예는, 동박, 절연층, 알루미늄 베이스층 및 구리 재질의 방열 수단 2개를 구비한 금속 PCB 기판이고, 전체 열 저항이 약 0.041℃/W이며, 전체 열 전도도는 106.6 W/m·k임을 확인할 수 있다.
표 2를 참고하여 종래 방식인 제1 실시예와 본 발명에 따른 일 실시 예인 제2 내지 제7 실시예를 대비하여 살펴보면, 본 발명에 따른 일 실시예의 경우에 방열 특성이 1.5배 내지 5배 이상 향상되었음을 확인할 수 있다. 이러듯 방열 특성이 개선된 이유는 본 발명의 차별적인 특징인 방열 수단에 의해서 열 전도 경로가 개선되었기 때문이다. 다만, 실시예에 따라 방열 특성이 달라지는 이유는 방열 수단의 재질과 개수에 따라 전체 열 전도도가 달라지기 때문이다.
상술한 열전도도 시뮬레이션 결과는 시료 크기가 13mm×20mm이고, COB 방식의 PCB 기판을 이용하였다.
비록 본 발명의 예시적인 실시예 및 적용예가 도시되고 설명되었더라도, 본 발명의 기술적 사상의 범위를 벗어나지 않는 범위에서 많은 변화 및 수정이 가능하고, 이러한 변형은 본 발명이 속하는 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있습니다. 따라서, 설명된 실시예는 예시적이지 제한적인 것이 아니며, 본 발명은 첨부된 상세한 설명에 의해서 제한되는 것이 아니지만 청구항의 기술적 범위 내에서 수정가능하다.
100 : 엘이디 조립체 110 : 베이스 기판
130 : 절연층 150 : 금속층
151 : 전극 패턴 153 : 바디부
155 : 핑거부 170 : 엘이디
190 : 방열수단 210 : 방열판
230 : 인쇄 회로 기판 250 : 엘이디
270 : 방열 수단
130 : 절연층 150 : 금속층
151 : 전극 패턴 153 : 바디부
155 : 핑거부 170 : 엘이디
190 : 방열수단 210 : 방열판
230 : 인쇄 회로 기판 250 : 엘이디
270 : 방열 수단
Claims (17)
- 적어도 하나 이상의 엘이디를 조립하는 엘이디 조립 기판에 있어서,
베이스 기판;
상기 베이스 기판 상에 형성되는 절연층;
상기 절연층 상에 형성되고, 상기 엘이디와 전기적으로 연결되는 전극 패턴;
상기 절연층 상에 형성되고, 상기 전극 패턴과는 전기적으로 분리되며, 상기 엘이디에서 발생되는 열을 열 전도하는 방열 패턴; 및
상기 베이스 기판, 상기 절연층 및 상기 방열 패턴을 관통하고, 상기 엘이디에서 발생되는 열을 상기 방열 패턴을 경유하여 상기 베이스 기판으로 열전도하는 방열 수단;을 포함하는 엘이디 조립 기판. - 제1항에 있어서,
상기 베이스 기판은,
금속 또는 수지(resin)이거나 이들의 조합인 것을 특징으로 하는 엘이디 조립 기판. - 제1항에 있어서,
상기 베이스 기판은,
상기 전극 패턴이 형성된 면의 타면에 추가적인 전극 패턴을 포함하는 엘이디 조립 기판. - 제1항에 있어서,
상기 방열 패턴은,
상기 엘이디와 접촉하는 바디부; 및
상기 바디부에 전달된 열을 상기 방열 수단으로 열 전도하는 핑거부;를 포함하는 엘이디 조립 기판. - 제1항에 있어서,
상기 방열 수단은,
상기 핑거부의 일 영역에서 상기 금속층, 상기 절연층 및 상기 베이스 기판을 수직으로 관통하는 관통홀; 및
상기 관통홀에 기계적으로 체결되는 스터드;를 포함하는 것을 특징으로 하는 엘이디 조립 기판. - 제5항에 있어서,
상기 스터드는,
리벳(rivet), 비스(vis), 나사(screw) 및 볼트(bolt) 중 적어도 하나를 포함하는 기계적 체결 수단인 것을 특징으로 하는 엘이디 조립 기판. - 제6항에 있어서,
상기 스터드는,
상기 베이스 기판을 관통하고, 상기 절연층이 형성되지 않은 상기 베이스 기판의 면에 접하는 외부 물체와 상기 엘이디 조립 기판를 체결하는 것을 특징으로 하는 엘이디 조립 기판. - 엘이디 조립체에 있어서,
금속 방열판;
기 정의된 방열 패턴 및 관통홀을 구비한 인쇄 회로 기판;
상기 인쇄 회로 기판과 전기적으로 연결되는 적어도 하나 이상의 엘이디; 및
상기 관통홀에 삽입되고, 상기 엘이디에서 발생되는 열을 상기 금속 방열판으로 열전도하는 방열 수단;을 포함하고
상기 방열 패턴은, 상기 엘이디와 전기적으로 분리되고, 상기 엘이디로부터 발생되는 열을 상기 방열 수단으로 열 전도하는 것을 특징으로 하는 엘이디 조립체. - 제8항에 있어서,
상기 방열 패턴은,
상기 엘이디 소자와 접촉하는 바디부; 및
상기 바디부로부터 상기 방열 수단까지 열전도 경로를 제공하는 핑거부;를 포함하는 것을 특징으로 하는 엘이디 조립체. - 제8항에 있어서,
상기 방열 수단은,
상기 관통홀에 삽입되서, 상기 인쇄 회로 기판과 상기 금속 방열판을 기계적으로 체결하는 스터드인 것을 특징으로 하는 엘이디 조립체. - 제8항에 있어서,
상기 방열 수단은,
열 전도도의 크기가 6W/m·k를 초과하는 재질로 구성되는 것을 특징으로 하는 엘이디 조립체. - 제8항에 있어서,
상기 방열 수단은,
리벳, 비스, 볼트 및 나사 중 적어도 하나를 포함하는 기계적 체결 수단인 것을 특징으로 하는 엘이디 조립체. - 발열 전자 부품이 장착될 수 있는 금속 인쇄 회로 기판에 있어서,
베이스층;
상기 베이스층 상에 형성되는 절연층;
상기 절연층 상에 형성되고, 상기 발열 전자 부품과 전기적으로 연결되는 전극 패턴;
상기 절연층 상에 형성되고, 상기 전극 패턴과는 전기적으로 분리되며, 상기 발열 전자 부품에서 발생되는 열을 열 전도하는 방열 패턴; 및
상기 베이스층, 상기 절연층 및 상기 방열 패턴을 관통하고, 상기 발열 전자 부품에서 발생되는 열을 상기 방열 패턴을 경유하여 상기 베이스층으로 열전도하는 방열 수단;을 포함하는 금속 인쇄 회로 기판. - 제13항에 있어서,
상기 방열 패턴은,
상기 발열 전자 부품과 접촉하는 바디부; 및
상기 바디부로부터 상기 방열 수단까지 열전도 경로를 제공하는 핑거부;를 포함하는 것을 특징으로 하는 금속 인쇄 회로 기판. - 제14항에 있어서,
상기 방열 수단은,
상기 핑거부의 일 영역에서 상기 방열 패턴, 상기 절연층 및 상기 베이스층을 수직으로 관통하는 관통홀; 및
상기 관통홀에 기계적으로 체결되는 스터드;를 포함하는 금속 인쇄 회로 기판. - 제15항에 있어서,
상기 스터드는,
리벳(rivet), 비스(vis), 나사(screw) 및 볼트(bolt) 중 적어도 하나를 포함하는 기계적 체결 수단인 것을 특징으로 하는 금속 인쇄 회로 기판. - 제13항에 있어서,
상기 방열 수단은,
열 전도도의 크기가 6W/m·k를 초과하는 재질로 구성되는 것을 특징으로 하는 금속 인쇄 회로 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130008520A KR101431099B1 (ko) | 2013-01-25 | 2013-01-25 | 금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130008520A KR101431099B1 (ko) | 2013-01-25 | 2013-01-25 | 금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140095751A true KR20140095751A (ko) | 2014-08-04 |
| KR101431099B1 KR101431099B1 (ko) | 2014-08-21 |
Family
ID=51744010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130008520A KR101431099B1 (ko) | 2013-01-25 | 2013-01-25 | 금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101431099B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101629757B1 (ko) * | 2015-11-25 | 2016-06-13 | 주식회사 테크엔 | 금도금 열전도 칩을 이용한 led 조명등 |
| KR101629762B1 (ko) * | 2015-11-25 | 2016-06-14 | 영남엘이디 주식회사 | 금도금 열전도 칩을 이용한 led 조명등 제조방법 |
| WO2016122216A1 (ko) * | 2015-01-28 | 2016-08-04 | 엘지이노텍 주식회사 | 광원 유닛 |
| CN114683067A (zh) * | 2020-12-25 | 2022-07-01 | 财团法人金属工业研究发展中心 | 光路刀把的散热装置及光路刀把 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101600823B1 (ko) * | 2015-06-15 | 2016-03-09 | 주식회사 구구라이팅 | 방열 구조가 개선된 엘이디 램프 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100966744B1 (ko) * | 2007-12-14 | 2010-06-29 | 유니썸테크놀로지 주식회사 | 세라믹 패키지 및 이의 제조 방법 |
| KR20100009094U (ko) * | 2009-03-09 | 2010-09-17 | 이영옥 | 파워 엘이디 칩(power led chip)을 실장한 메탈 기판 |
| JP5640520B2 (ja) * | 2010-07-21 | 2014-12-17 | 住友ベークライト株式会社 | 光源装置 |
| KR101273724B1 (ko) * | 2010-08-18 | 2013-06-12 | 삼성전기주식회사 | 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 발광소자 패키지 |
-
2013
- 2013-01-25 KR KR1020130008520A patent/KR101431099B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016122216A1 (ko) * | 2015-01-28 | 2016-08-04 | 엘지이노텍 주식회사 | 광원 유닛 |
| KR20160092685A (ko) * | 2015-01-28 | 2016-08-05 | 엘지이노텍 주식회사 | 광원 유닛 |
| CN107208844A (zh) * | 2015-01-28 | 2017-09-26 | Lg 伊诺特有限公司 | 光源单元 |
| US10260734B2 (en) | 2015-01-28 | 2019-04-16 | Lg Innotek Co., Ltd. | Light source unit |
| US10794585B2 (en) | 2015-01-28 | 2020-10-06 | Lg Innotek Co., Ltd. | Light source unit |
| CN107208844B (zh) * | 2015-01-28 | 2020-11-03 | Lg 伊诺特有限公司 | 光源单元 |
| KR101629757B1 (ko) * | 2015-11-25 | 2016-06-13 | 주식회사 테크엔 | 금도금 열전도 칩을 이용한 led 조명등 |
| KR101629762B1 (ko) * | 2015-11-25 | 2016-06-14 | 영남엘이디 주식회사 | 금도금 열전도 칩을 이용한 led 조명등 제조방법 |
| CN114683067A (zh) * | 2020-12-25 | 2022-07-01 | 财团法人金属工业研究发展中心 | 光路刀把的散热装置及光路刀把 |
| CN114683067B (zh) * | 2020-12-25 | 2024-05-03 | 财团法人金属工业研究发展中心 | 光路刀把的散热装置及光路刀把 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101431099B1 (ko) | 2014-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101116723B1 (ko) | 열소산 플레이트를 포함하는 발광 다이오드 장치 | |
| TWI395345B (zh) | 具有低熱阻之發光二極體燈 | |
| US20110180819A1 (en) | Light-emitting arrangement | |
| CN110431664B (zh) | 将led元件安装在平的载体上 | |
| KR101431099B1 (ko) | 금속 인쇄 회로 기판, 이를 이용하는 엘이디 조립 기판 및 엘이디 조립체 | |
| KR101134671B1 (ko) | Ｌｅｄ 램프 모듈의 방열구조체 | |
| KR20180004972A (ko) | 다면 방열구조를 갖는 pcb 모듈, 및 이 모듈에 사용되는 방열 플레이트, 다층 pcb 어셈블리, 및 모듈 케이스 | |
| US10236429B2 (en) | Mounting assembly and lighting device | |
| US6778398B2 (en) | Thermal-conductive substrate package | |
| US10177294B2 (en) | Illumination apparatus | |
| CN103201863B (zh) | 用于发光器件的岛状载体 | |
| KR102471945B1 (ko) | 조명 장치 | |
| KR101545115B1 (ko) | 방열기능을 개선 시킨 엘이디 조명용 인쇄회로기판 | |
| KR100936223B1 (ko) | 발광 다이오드 램프 | |
| KR20180005343A (ko) | 다면 방열구조를 갖는 pcb 모듈, 및 이 모듈에 사용되는 방열 플레이트, 다층 pcb 어셈블리, 및 모듈 케이스 | |
| US20130113001A1 (en) | Led package module | |
| KR101768908B1 (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 | |
| US20100149805A1 (en) | Led lighting laminate with integrated cooling | |
| KR101315912B1 (ko) | 반도체 패키지용 베이스 및 이를 이용한 조명장치 | |
| KR101216936B1 (ko) | 발광 다이오드 | |
| KR20140065493A (ko) | 램프용 pcb 기판 및 이를 포함하는 램프 | |
| KR101801195B1 (ko) | 조명모듈 제조방법 및 이에 의하여 제조되는 조명모듈 | |
| US20100156261A1 (en) | Light emitting diode lamp | |
| KR102123555B1 (ko) | 일체형 금속 회로기판 | |
| TWI648885B (zh) | 發光裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| LAPS | Lapse due to unpaid annual fee |