KR20120119480A - 발광 다이오드 및 그 제조 방법 - Google Patents
발광 다이오드 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20120119480A KR20120119480A KR1020110037430A KR20110037430A KR20120119480A KR 20120119480 A KR20120119480 A KR 20120119480A KR 1020110037430 A KR1020110037430 A KR 1020110037430A KR 20110037430 A KR20110037430 A KR 20110037430A KR 20120119480 A KR20120119480 A KR 20120119480A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- light emitting
- schottky
- ohmic
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 229910052802 copper Inorganic materials 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 19
- 239000000463 material Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 239000011777 magnesium Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910019080 Mg-H Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0033—Devices characterised by their operation having Schottky barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
발광 다이오드 및 그 제조 방법이 제공된다. 기판 상에 제 1 반도체층, 활성층 및 제 2 반도체층이 차례로 적층된 발광 구조체를 제공하고, 발광 구조체 상에 투명 전극층을 제공하고, 투명 전극층 상에 오믹 전극을 제공한다. 투명 전극층 및오믹 전극을 관통하여 상기 제 2 반도체층과 쇼트키 접합을 하는 쇼트키 전극을 제공한다. 오믹 전극은 쇼트키 전극을 둘러싸고, 오믹 전극과 쇼트키 전극 사이에 이격된 공간이 제공된다.
Description
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 쇼트키 접합을 갖는 발광 다이오드 및 그 제조 방법에 관한 것이다. 본 발명은 지식경제부의 산업 기술 융합 산업 원천 기술 개발 사업의 일환으로 수행한 연구로부터 도출된 것이다.
발광 다이오드(Light Emitting Diode: LED)는 P-N 접합 다이오드의 일종으로 순 방향으로 전압이 걸릴 때 단파장광(monochromatic light)이 방출되는 현상인 전기발광효과(electroluminescence)를 이용한 반도체 소자로서, 발광 다이오드로부터 방출되는 빛의 파장은 사용되는 소재의 밴드 갭 에너지(Bandgap Energy, Eg)에 의해 결정된다.
발광 다이오드 기술의 초기에는 주로 적외선과 적색광을 방출할 수 있는 발광소자가 개발되었으며, 청색 LED는 1993년에 니치아(Nichia) 화학의 Nakamura가 GaN를 이용하여 청색광을 생성할 수 있음을 발견한 이후에야, 본격적으로 연구되고 있다. 백색은 적색, 녹색 및 청색의 조합을 통해 만들 수 있다는 점에서, 상기 GaN에 기반한 청색 발광소자의 개발은, 이미 개발되었던 적색 및 녹색 발광 다이오드들과 함께, 백색 발광 다이오드의 구현을 가능하게 만들었다.
한편, 발광소자의 시장성(marketability)을 증대시키기 위해서는, 그것의 발광 효율(Light-Emitting Efficiency) 및 수명(Lifetime)을 증가시킬 필요가 있다. 하지만, 상기 GaN에 기반한 청색 발광소자는, GaN과 공기 사이의 굴절률의 차이에 의해, 활성층에서 생성된 빛의 일부만이 발광에 이용되고, 대부분의 빛은 소자의 내부로 재흡수되어 소멸된다.
이에 따라, 대부분의 청색 발광 소자의 외부 광자 효율(external quantum efficiency)은 대략 54%(50-60%)의 수준에 머무르고 있지만, 최근 상기 발광 효율을 증대시키기 위한 다양한 기술들이 제안되고 있다.
한편, 현재의 청색 발광 다이오드의 제조 방법은 이종 기판인 사파이어 기판 상에 질화 갈륨을 에피택시얼 성장시키는 방법이 사용되고 있다. 그러나, 사파이어와 질화 갈륨의 격자 상수의 차이로 인하여 결정 결함의 대량 발생하고, 에피택시얼 성장 후 질화 갈륨층의 일부층을 식각하여 전극을 형성시 발생하는 표면 결함, 산화물 및 식각 잔류물 등에 의하여 완성된 발광 다이오드는 소자의 신뢰성 및 수명이 감소될 수 있다.
본 발명이 해결하고자 하는 과제는 발광 다이오드의 발광 효율 및 수명을 향상시키는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해
될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 발광 다이오드를 제공한다. 상기 발광 다이오드는 기판; 상기 기판 상에 제 1 반도체층, 활성층 및 제 2 반도체층이 차례로 적층된 발광 구조체; 상기 발광 구조체 상의 투명 전극층; 상기 투명 전극층 상의 오믹 전극; 및 상기 투명 전극층 및 상기 오믹 전극을 관통하여 상기 제 2 반도체층과 쇼트키 접합을 하는 쇼트키 전극을 포함하고, 상기 쇼트키 전극은 Al과 Cu의 합금을 포함하며, 상기 오믹 전극은 상기 쇼트키 전극을 둘러싸고, 상기 오믹 전극과 상기 쇼트키 전극 사이에 이격된 공간이 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제 2 반도체층과 상기 투명 전극층 사이에 초격자층을 추가로 포함할 수 있다. 상기 초격자층은 InxAlyGa1-x-yN(0<x<1, 0<y<1)층일 수 있다.
본 발명의 일 실시예에 있어서, 상기 쇼트키 전극의 합금은 알루미늄 90% 이상, 구리 10% 이하일 수 있다. 상기 쇼트키 전극은 쇼트키 접합 전극과 쇼트키 보조 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 오믹 전극은 Pt, Au, W, Mo, Cu, Co, Pd 또는 Ni 중 적어도 하나 이상을 포함할 수 있다. 상기 오믹 전극은 오믹 접합 전극 및 오믹 보조 전극을 포함할 수 있다. 상기 오믹 접합 전극은 상기 투명 전극 층 상에 제공되는 Pt를 포함하고, 상기 오믹 보조 전극은 상기 오믹 접합 전극 상에 Ni 및 Au가 차례로 제공될 수 있다. 상기 제 1 반도체층 상에 n형 전극을 더 포함할 수 있다.
상술한 기술적 과제들을 해결하기 위한 발광 다이오드의 제조 방법을 제공한다. 이 방법은 기판 상에 제 1 반도체층, 활성층 및 제 2 반도체층을 차례로 적층하여 발광 구조체를 형성하는 것, 상기 발광 구조체 상에 투명 전극층을 형성하는 것, 상기 투명 전극층을 식각하여 콘택홀을 형성하는 것, 상기 투명 전극층 상에 오믹 전극을 형성하는 것, 상기 콘택홀 내에 쇼트키 전극을 형성하는 것을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 구조체와 상기 투명 전극층 사이에 초격자층을 형성하는 것을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 오믹 전극 및 상기 쇼트키 전극을 열처리하는 것을 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 쇼트키 전극을 형성하는 것은 상기 콘택홀의 내측벽과 이격되어 형성될 수 있다.
본 발명의 일 실시예에 따르면,상기 쇼트키 전극을 형성하는 것은 상기 콘택홀의 내부 및 및 상기 오믹 전극층 상에 희생층을 형성하는 것, 상기 콘택홀의 내측벽으로부터 이격된 중심부의 상기 희생층을 제거하여 상기 제 2 반도체층을 노출하는 것, 상기 노출된 제 2 반도체층 상에 쇼트키 전극 층을 형성하는 것 및 상기 희생층을 제거하는 것을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 발광 구조체를 식각하여 상기 제 1 반도체층을 노출하는 것 및 상기 노출된 제 1 반도체층 상에 제 1 전극을 형성하는 것을 더 포함할 수 있다.
p형 전극의 일부를 역방향으로 접합된 쇼트키 전극으로 형성하고, 일부는 오믹 전극으로 형성하여 전류 확산을 증가시킨다. 그에 따라 외부 양자 효율(external quantum efficiency)과 신뢰성(reliability)을 향상시킬 수 있다.
또한 발광 다이오드의 역방향 누설 전류를 줄일 수 있고, 수명(life time)을 증가시킬 수 있다. 또한 발광 다이오드의 시리즈 저항(series resistance) 및 문턱 전압(threshold voltage)을 낮추고 높은 출력을 얻을 수 있다.
도 1 내지 도 2는 본 발명의 일 실시예에 따른 발광 다이오드의 평면도 및 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 쇼트키 전극에 대한 전류-전압(I-V) 그래프이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드의 광 출력 그래프이다.
도 6은 본 발명의 일 실시예에 따른 발광 다이오드의 전류-전압(I-V) 그래프이다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드의 휘도 감소율을 나타내는 그래프이다.
도 8 내지 도 15는 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 쇼트키 전극에 대한 전류-전압(I-V) 그래프이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드의 광 출력 그래프이다.
도 6은 본 발명의 일 실시예에 따른 발광 다이오드의 전류-전압(I-V) 그래프이다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드의 휘도 감소율을 나타내는 그래프이다.
도 8 내지 도 15는 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여 본 발명의 실시예에 따른 발광 다이오드 및 그 제조 방법에 대해 상세히 설명하기로 한다.
도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 발광 다이오드가 제공된다. 도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도이고, 도 2는 도 1의 A-A'선에 따른 단면도이다. 도 3은 본 발명의 일 실시예에 따른 발광 다이오드의 회로도이다.
도 1 내지 도 3을 참조하여, 기판(100) 상에 발광 구조체(120)가 제공될 수 있다. 상기 기판(100)은 사파이어, SiC, GaN, Si 또는 GaAs 기판일 수 있으며 질화물 반도체의 격자 상수(lattice constant)에 가까운 격자 상수를 갖는 단결정성 산화물이 사용될 수 있다.
상기 발광 구조체(120)는 제 1 반도체층(121), 활성층(122) 및 제 2 반도체층(123)을 포함할 수 있다. 상기 기판(100)과 상기 제 1 반도체층(121) 사이에 버퍼층(110)이 제공될 수 있다.
상기 버퍼층(110)은 AlxGayN1-xy(0<x<1, 0<y<1)층일 수 있다. 본 명세서에서 조성을 나타내기 위하여 x, y 등의 기호가 사용되었으나 이는 특정 조성을 나타내는 것이 아니며, 동일한 기호가 사용되었다고 하여 동일한 조성을 갖는다고 볼 수 없다.
상기 버퍼층(110)은 상기 기판(100)으로부터 에피층을 형성시키는 시드(seed)층일 수 있다. 상기 버퍼층(110)은 상기 기판(100)과 질화물 반도체의 격자 상수 및 열팽창 계수 차이에 의하여 발생하는 결정 결함을 감소시킬 수 있다.
상기 제 1 반도체층(121)은 n형 접촉층 및 n형 클래드층을 포함할 수 있다.상기 제 2 반도체층(123)은 p형 접촉층 및 p형 클래드층을 포함할 수 있다.
상기 제 1 반도체층(121)은 n형 GaxN1-x(0<x<1)층 및 도핑되지 않은 GaxN1-x(0<x<1)층을 포함할 수 있다. 상기 활성층(142)은 양자 우물층(Multi Quantum Well: MQW)을 포함할 수 있다. 상기 양자우물층은 전자와 정공의 재결합에 의해 빛을 방사할 수 있다. 상기 활성층은 InxGa1-xN(0≤x<1)층일 수 있다. 상기 제 2 반도체층은 p형 GaxN1-x(0<x<1)층일 수 있다.
상기 발광 구조층(120) 상에 투명 전극층(131)이 제공될 수 있다.
상기 투명 전극층(131)은 상기 활성층(122)으로부터 방사되는 빛을 통과시키고, p형 전극으로부터의 전류를 상기 발광 구조층(120)의 상부면의 전 영역으로 확산시킬 수 있다.
상기 투명 전극층(131)은 Ni 및 Au를 포함하는 물질 또는 ITO(Indium Tin Oxide)일 수 있다.
상기 발광 구조층(120)과 상기 투명 전극층(131) 사이에 초격자층(125)이 추가로 제공될 수 있다.
상기 초격자층(125)은 p형 InxAlyGa1-x-yN(0<x<1, 0<y<1)층일 수 있다. 일 예로, 상기 초격자층(125)은 약 3nm의 InxAlyGa1-x-yN(0<x<1, 0<y<1)층과 약 4nm의 GaN층이 교대로 적층된 구조일 수 있다. 상기 InxAlyGa1-x-yN(0<x<1, 0<y<1)층은 3층이 제공되고, 상기 GaN층은 4층이 제공될 수 있다.
상기 초격자층(125)은 상기 발광 구조층(120)과 상기 투명 전극층(131) 사이의 스트레인(strain)을 완화하여 분극(polarization) 효과를 개선할 있다.
상기 초격자층(125)은 캐리어 터널링에 의하여 전기 전도를 증가시키고 턴-온(turn-on) 전압을 감소시킬 수 있다.
상기 투명 전극층(131) 상에 오믹 전극(140)이 제공될 수 있다. 상기 오믹 전극(140)은 상기 투명 전극층(131) 상부면의 일부에 형성될 수 있다.
상기 오믹 전극(140)은 도 1에 도시된 바와 같이 링형(ring-shape)일 수 있으나, 이에 한정되지 않는다. 상기 오믹 전극(140)의 외측벽으로부터 내측벽(152) 까지의 거리(R3)는 약 100㎛일 수 있다.
상기 오믹 전극(140)은 Pt, Au, W, Mo, Cu, Co, Pd 또는 Ni 중 적어도 하나 이상을 포함할 수 있다.
상기 오믹 전극(140)은 오믹 접합 전극(141) 및 오믹 보조 전극(142)을 포함할 수 있다.
상기 오믹 접합 전극(141)은 상기 투명 전극층(131)과 오믹 접합을 이룰 수 있다. 일 예로, 상기 오믹 접합 전극(141)은 약 30nm의 Pt층이고, 상기 오믹 보조 전극(142)은 약 50nm의 Ni와 약 200nm의 Au가 차례로 적층된 구조일 수 있다.
상기 오믹 전극(140), 상기 투명 전극층(131) 및 상기 초격자층(125)을 관통하여 상기 제 2 반도체층(123)과 쇼트키 접합을 하는 쇼트키 전극(145)이 제공된다.
상기 쇼트키 전극(145)은 분리 공간(156)에 의하여 상기 오믹 전극(140)의 내측벽(152)으로부터 이격될 수 있다. 상기 분리 공간(156)에 의하여 상기 쇼트키 전극(145) 및 상기 오믹 전극(140)이 각각의 접촉 특성을 유지할 수 있다.
상기 쇼트키 전극(145)은 도 1에 도시된 바와 같이 원형일 수 있으나, 이에 한정되지 않는다. 일 예로, 상기 분리 공간(156)의 두께(R2)는 약 50㎛일 수 있으며, 상기 쇼트키 전극(145)의 반지름(R1)은 약 75㎛일 수 있다.
상기 쇼트키 전극(145)은 상기 제 2 반도체층(123) 보다 낮은 일함수를 갖는 물질일 수 있다. 상기 쇼트키 전극(145)은 Al과 Cu의 합금을 포함할 수 있다. 이때, 상기 쇼트키 전극의 합금 비율은 알루미늄 90% 이상, 구리 10% 이하일 수 있다.
상기 쇼트키 전극(145)은 쇼트키 접합 전극(148)과 쇼트키 보조 전극(149)을 포함할 수 있다.
상기 쇼트키 접합 전극(148)과 상기 제 2 반도체층(123)의 계면에서 Cr과 Ga이 반응하여 CrxGa1-x(0<x<1)이 형성될 수 있다. 그에 의하여 상기 제 2 반도체층(123)의 일부에에 Ga 공공(vacancy)이 형성될 수 있다. 상기 Al은 산화 방지막일 수 있으며, 상기 Ni는 Ga의 확산 방지막일 수 있다.
상기 Au는 증착시 발생하는 잉여 에너지를 조절하고, 와이어 본딩을 위한 구조일 수 있다. 상기 오믹 전극(140) 및 상기 쇼트키 전극(145)은 함께 p형 전극을 구성할 수 있다.
통상의 사파이어 기판과 GaN은 13%의 결정 상수 차이와 34%의 열 팽창 계수차이를 갖는다. 따라서 기판으로부터 에피층을 형성시 마지막으로 형성되는 P형 GaN의 표면에는 다수의 결정 결함이 형성된다. 이와 같은 결정 결함은 GaN의 밴드갭과는 다른 에너지 준위를 갖는 딥-레벨(deep-level)이 되어 통상적인 GaN의 물성과는 다른 물성을 나타낼 수 있다.
또한 이러한 결정 결함이 활성층에 존재하는 경우, 비발광 중심으로 작용할 수 있다. 또한 이러한 결정 결함은 순간적으로 높은 역 전압이 걸릴 경우 전류의 다이렉트 패스(direct path)로 작용하여 정전 내전압을 저하시키고 기생 저항 발생으로 인한 누설 전류의 발생 요인이 될 수 있다.
또한, p형 GaN의 성장시 도펀트로 첨가되는 Mg와 캐리어 가스인 H2의 결합으로 Mg-H 복합체가 형성될 수 있다. 따라서 이를 분리하여 Mg를 활성화하는 열처리 공정을 수행한다. 그러나 실제로 활성화된 Mg의 도핑 농도는 첨가된 Mg 농도보다 낮다. 따라서 저항이 높아져 전류 확산(current spreading)이 저하될 수 있다.
통상의 p형 전극 하부의 활성층에서 발생한 광은 전류밀도가 가장 높아 광자의 발생 빈도가 높다. 그러나 통상적인 p형 전극은 낮은 투명도에 의하여 활성층에서 형성되는 빛을 흡수하여 외부 양자 효율을 저하시킬 수 있다. 본 발명의 실시예에 따른 발광 다이오드는 전극의 일부를 쇼트키 전극으로 형성하여 전류 확산을 개선할 수 있다.
도 3을 참조하면, 상기 쇼트키 전극(145)은 공급되는 전류에 역으로 접합되어있다. 따라서 공급된 전류는 쇼트키 접합이 형성되지 않은 상기 투명 전극층(131)의 전 영역으로 확산될 수 있다. 따라서 상기 투명 전극층(131)에서의 전류 밀도가 증가하여 발생하는 광량이 증가될 수 있다. 본 발명의 일 실시예에 따른 발광 다이오드는, p형 전극의 일부를 쇼트키 전극으로 형성하여 역 전압이 걸릴 경우 전류가 보다 용이하게 흐를 수 있어 정전 내전압의 저하를 방지하고 기생 저항 발생으로 인한 누설 전류를 줄일 수 있다. 또한 p형 전극과 상기와 같은 특성을 갖는 p-GaN이 직접 오믹 접합하는 면적이 줄여 들어 발광 특성의 열화를 개선할 수 있다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드의 특성을 나타내는 그래프들이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 쇼트키 전극 부분에 대한 전류-전압 그래프이다. 상기 쇼트키 전극(145)이 증착된 후 500℃에서 2분간 열처리하여 쇼트키 접합을 형성하였다. 열처리 전과는 달리 쇼트키 접합에 대한 역방향 전류에서는 높은 저항의 특성을 나타내며 현격히 전류가 감소하는 것을 볼 수 있다. 즉, 역방향의 누설 전류(reverse leakage current)가 감소됨을 알 수 있다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드의 광 출력 그래프이다. 통상의 ITO 전극을 갖는 발광 다이오드(normal ITO Pl-LED), ITO 없이 통상의 Ni/Au 전극을 사용한 발광 다이오드(normal Ni/Au LED) 및 본 발명의 일 실시예에 따른 발광 다이오드(SC ITO Pl-LED)를 비교하였다. 본 발명의 일 실시예에 따른 발광 다이오드는 120mA의 인가 전류에서 광출력은 4.5a.u(arbitrary unit)로 통상의 발광 다이오드에 비하여 크게 증가하였다.
도 6은 본 발명의 일 실시예에 따른 발광 다이오드의 전류-전압 그래프이다. ITO 없이 통상의 Ni/Au 전극을 사용한 발광 다이오드(normal Ni/Au LED)는 20mA에서 3.35V의 문턱 전압(threshold voltage: Vth)를 갖는 비하여 본 발명의 일 실시예에 따른 발광 다이오드는 3.12V의 낮은 문턱 전압을 갖는다. 또한 ITO 없이 통상의 Ni/Au 전극을 사용한 발광 다이오드(normal Ni/Au LED)의 경우 시리즈 저항(Rs)을 계산하면 약 6.8Ω인데 비하여 본 발명의 일 실시예에 따른 발광 다이오드는 2.6Ω의 낮은 값을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 발광 다이오드의 휘도 감소율을 나타내는 그래프이다. 통상의 발광 다이오드들과의 신뢰성 비교를 위하여 410 A/cm2의 전류 밀도를 달성하기 위한 가속 수명 측정 조건의 전압이 인가되었다. 본 발명의 일 실시예에 따른 발광 다이오드의 열화율(degradation rate: α)은 0.0015/mim로 통상의 발광 다이오드들에 비하여 낮다. 본 발명의 일 실시예에 따른 발광 다이오드의 휘도 감소율(optical power drop rate)은 통상의 발광 다이오드들에 비하여 보다 천천히 감소하는 것을 볼 수 있다.
도 8 내지 도 15를 참조하여, 본 발명의 일 실시예에 다른 발광 다이오드의 제조 방법이 제공된다.
도 8을 참조하여, 기판(100) 상에 발광 구조체(120)를 형성할 수 있다. 상기 기판(100)은 사파이어, SiC, GaN, Si 또는 GaAs 기판일 수 있으며 질화물 반도체의 격자 상수(lattice constant)에 가까운 격자 상수를 갖는 단결정성 산화물이 사용될 수 있다. 상기 발광 구조체(120)는 상기 기판(100) 상에 제 1 반도체층(121), 활성층(122) 및 제 2 반도체층(123)을 차례로 성장시켜 형성될 수 있다.
상기 발광 구조체(120)는 상기 기판(100)으로부터 버퍼층(110)을 시드층으로 형성될 수 있다. 상기 버퍼층(110)은 AlxGayN1-x-y(0<x<1, 0<y<1)층일 수 있다. 상기 제 1 반도체층(121)은 실리콘(Si) 도핑에 의하여 n형 GaxN1-x(0<x<1)층으로 형성될 수 있다. 상기 제 1 반도체층(121)의 일부는 도핑되지 않은 GaxN1-x(0<x<1)층으로 형성될 수 있다. 상기 활성층은 양자 우물층(Multi Quantum Well: MQW)을 포함할 수 있다.
상기 활성층은InxGa1-xN(0≤x<1)층으로 형성될 수 있다. 상기 제 2 반도체층은 마그네슘(Mg) 도핑에 의하여 p형 GaxN1-x(0<x<1)층으로 형성될 수 있다.
상기 발광 구조체(120) 상에 초격자층(125)을 추가로 형성할 수 있다. 상기 초격자층(125)은 p형 InxAlyGa1-x-yN(0<x<1, 0<y<1)층으로 형성될 수 있다. 일 예로, 상기 초격자층(125)은 약 3nm의 InxAlyGa1-x-yN(0<x<1, 0<y<1)층과 약 4nm의 GaN층이 교대로 적층된 구조일 수 있다. 상기 InxAlyGa1-x-yN(0<x<1, 0<y<1)층은 3층이 제공되고, 상기 GaN층은 4층이 제공될 수 있다. 일 예로, 상기 초격자층(125)은 약 2.1ㅧ32-141019cm-3 의 Mg로 도핑될 수 있다. 상기 발광 구조체(120) 및 상기 초격자층(125)은 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition:MOCVD), MBE(Molecular Beam Epitaxy) 또는 기상에피택시(Vapor-Phase Epitaxy:VPE)에 의해 형성될 수 있다.
도 9를 참조하여, 상기 발광 구조체(120) 및 상기 초격자층(125)이 메사(mesa) 식각될 수 있다. 상기 메사 식각 공정은 유도 결합 플라즈마(inductively coupled plasma:ICP) 에칭을 포함할 수 있다. 상기 메사 식각 공정에 의하여 상기 제 1 반도체층(121)이 노출될 수 있다. 상기 노출된 제 1 반도체층(121) 상에 n형 전극(135)이 형성될 수 있다. 상기 n형 전극(135)은 Ag, Al, Au, Pd, Ni, Zn, Mo, W, Cr, Ti, Eu, Pt 및 Mn 중 적어도 하나 이상을 포함할 수 있다. 상기 n형 전극(135)은 전자빔증착법(e-beam evaporation), 리프트 오프(lift-off), 스퍼터링 또는 MOCVD에 의하여 형성될 수 있다. 도시되지는 않았으나, 이후 공정을 위하여 상기 n형 전극 부분은 마스킹될 수 있다.
도 10을 참조하여, 상기 초격자층(125)이 식각되어 콘택홀(151)이 형성될 수 있다. 상기 식각 공정은 ICP 에칭 및 포토리소그라피 공정을 포함할 수 있다. 상기 콘택홀(151)은 내측벽(152)을 포함할 수 있다.
도 11을 참조하여, 상기 초격자층(125) 상에 투명전극층(131)이 형성될 수 있다. 상기 투명 전극층(131)은 Ni 및 Au를 포함하는 물질 또는 ITO(Indium Tin Oxide)로 형성될 수 있다. 상기 투명 전극층(131)은 MOCVD 또는 VPE에 의하여 투명 전극 물질을 형성한 후, ICP 에칭 및 포토리소그라피 공정에 의하여 형성될 수 있다. 상기 투명 전극층(131)은 상기 초격자층(125)과 얼라인(aligned)된 내측벽(152)을 가질 수 있다. 따라서 상기 콘택홀(151)이 상방으로 더욱 연장된다.
도 12를 참조하여, 상기 투명 전극층(131) 상에 오믹 전극(140)이 형성된 다. 상기 오믹 전극(140)은 상기 투명 전극층(131)의 상부면의 일부에 형성될 수 있다. 상기 오믹 전극(140)은 Pt, Au, W, Mo, Cu, Co, Pd 또는 Ni 중 적어도 하나 이상으로 형성될 수 있다.
상기 오믹 전극(140)은 오믹 접합 전극(141) 및 오믹 보조 전극(142)을 포함할 수 있다. 일 예로, 상기 오믹 접합 전극(141)은 약 30nm의 Pt층으로 형성하고, 상기 오믹 보조 전극(142)은 약 50nm의 Ni와 약 200nm의 Au를 차례로 적층하여 형성할 수 있다.
상기 오믹 전극(140)은 상기 투명 전극층(131) 상에 오믹 전극 물질을 형성한 후, ICP 에칭 및 포토리소그라피 공정에 의하여 형성될 수 있다. 상기 오믹 전극(140)은 상기 내측벽(152)과 얼라인될 수 있다. 따라서 상기 콘택홀(151)이 상방으로 더욱 연장된다. 도 10 내지 도 12에서는 각 층의 개별적인 식각에 의하여 상기 콘택홀(151)을 형성하였으나, 이에 한정되지 않는다.
도 13을 참조하여, 상기 콘택홀(151)의 내부, 상기 오믹 전극(140) 및 상기 투명 전극층(131) 상에 희생층(160)이 형성될 수 있다. 상기 희생층(160)은 포토 레지스트층 일 수 있다. 상기 희생층(160)은 스핀 코팅(spin coating)에 의하여 형성될 수 있다.
도 14를 참조하여, 상기 콘택홀(151)의 내측벽으로부터 이격된 상기 콘택홀(151)의 중심부의 상기 희생층(160)을 제거하여 상기 제 2 반도체층(123)을 노출할 수 있다. 상기 콘택홀(151)의 내측벽(152) 상에는 상기 희생층(160)이 잔류할 수 있다. 상기 제 2 반도체층(123)을 노출하는 것은 상기 희생층(160)의 노출(exposure) 및 현상(develop) 공정을 포함할 수 있다.
도 15를 참조하여, 상기 노출된 제 2 반도체층(123) 상에 쇼트키 전극층들이 형성될 수 있다. 상기 쇼트키 전극층들은 쇼트키 접합 전극층(146) 및 쇼트키 보조 전극층(147)을 포함할 수 있다. 상기 쇼트키 접합 전극층(146)은 상기 노출된 제 2 반도체층(123) 상의 두께가 상기 콘택홀(151)의 측벽 상의 두께보다 두껍게 형성될 수 있다.
상기 쇼트키 전극층들(146, 147)은 Cr, Al, Ru, Pt, Au, W, Mo, Cu, Co, Pd, Ni, Ti, V 및 Ta 중 적어도 하나 이상을 포함할 수 있다. 일 예로, 상기 쇼트키 접합 전극층(146)은 상기 제 2 반도체층(123) 상에 Cr 및 Al을 차례로 적층하고, 상기 쇼트키 보조 전극층(147)은 상기 쇼트키 접합 전극층(146) 상에 Ni 및 Au을 차례로 적층하여 형성될 수 있다. 상기 쇼트키 전극층들(146, 147)은 전자선증착법, 스퍼터링 또는 MOCVD에 의하여 형성될 수 있다.
도 2를 다시 참조하여, 리프트 오프(lift-off) 공정에 의하여 쇼트키 전극(145)이 형성될 수 있다. 상기 희생층(160)이 화학 용액에 의하여 제거되면, 상기 쇼트키 접합 전극층(146) 및 상기 쇼트키 보조 전극층(147)은 각각 쇼트키 접합 전극(148) 및 쇼트키 보조 전극(149)이 될 수 있다. 상기 리프트 오프 공정 후, 상기 쇼트키 보조 전극(149)의 측벽 상에 상기 쇼트키 접합 전극(148)의 일부가 잔류할 수 있으나, 통상적으로는 상기 희생층(160)과 함께 제거되어 도 2와 같은 형태가 될 수 있다. 상기 희생층(160)의 제거에 의하여 상기 오믹 전극(140)과 상기 쇼트키 전극(145) 사이에 분리 공간(156)이 형성되어 상호 이격될 수 있다. 상기 쇼트키 전극(145)과 상기 오믹 전극(140)은 열처리되어 각각 쇼트키 접합 및 오믹 접합을 이룰 수 있다. 상기 열처리 공정은 약 500℃에서 30분간 수행될 수 있다. 상기 열처리 공정에 의하여 상기 Cr과 Ga이 반응하여 CrxGa1-x(0<x<1)이 형성될 수 있다. 상기 쇼트키 전극(145) 및 상기 오믹 전극(140)은 함께 p형 전극을 구성한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
110: 버퍼층
121: 제 1 반도체층
122: 활성층
123: 제 2 반도체층
125: 초격자층
131: 투명 전극층
135: n형 전극
140: 오믹 전극
145: 쇼트키 전극
151: 콘택홀
156: 분리 공간
110: 버퍼층
121: 제 1 반도체층
122: 활성층
123: 제 2 반도체층
125: 초격자층
131: 투명 전극층
135: n형 전극
140: 오믹 전극
145: 쇼트키 전극
151: 콘택홀
156: 분리 공간
Claims (15)
- 기판;
상기 기판 상에 제 1 반도체층, 활성층 및 제 2 반도체층이 차례로 적층된 발광 구조체;
상기 발광 구조체 상의 투명 전극층;
상기 투명 전극층 상의 오믹 전극; 및
상기 투명 전극층 및 상기 오믹 전극을 관통하여 상기 제 2 반도체층과 쇼트키 접합을 하는 쇼트키 전극을 포함하고,
상기 쇼트키 전극은 Al과 Cu의 합금을 포함하며,
상기 오믹 전극은 상기 쇼트키 전극을 둘러싸고, 상기 오믹 전극과 상기 쇼트키 전극 사이에 이격된 공간이 제공되는 발광 다이오드. - 제 1 항에 있어서,
상기 제 2 반도체층과 상기 투명 전극층 사이에 초격자층을 추가로 포함하는 발광 다이오드. - 제 2 항에 있어서,
상기 초격자층은 InxAlyGa1-x-yN(0<x<1, 0<y<1)층인 발광 다이오드. - 제 1 항에 있어서,
상기 쇼트키 전극의 합금은 알루미늄 90% 이상, 구리 10% 이하인 발광 다이오드. - 제 4 항에 있어서,
상기 쇼트키 전극은 쇼트키 접합 전극과 쇼트키 보조 전극을 포함하는 발광 다이오드. - 제 1 항에 있어서,
상기 오믹 전극은 Pt, Au, W, Mo, Cu, Co, Pd 또는 Ni 중 적어도 하나 이상을 포함하는 발광 다이오드. - 제 6 항에 있어서,
상기 오믹 전극은 오믹 접합 전극 및 오믹 보조 전극을 포함하는 발광 다이오드. - 제 7 항에 있어서,
상기 오믹 접합 전극은 상기 투명 전극층 상에 제공되는 Pt층인 발광 다이오드. - 제 1 항에 있어서,
상기 제 1 반도체층 상에 n형 전극을 더 포함하는 발광다이오드. - 기판 상에 제 1 반도체층, 활성층 및 제 2 반도체층을 차례로 적층하여 발광 구조체를 형성하는 것;
상기 발광 구조체 상에 투명 전극층을 형성하는 것;
상기 투명 전극층을 식각하여 콘택홀을 형성하는 것;
상기 투명 전극층 상에 오믹 전극을 형성하는 것;
상기 콘택홀 내에 쇼트키 전극을 형성하는 것을 포함하는 발광 다이오드의 제조 방법. - 제 10 항에 있어서,
상기 발광 구조체와 상기 투명 전극층 사이에 초격자층을 형성하는 것을 더 포함하는 발광 다이오드의 제조 방법. - 제 10 항에 있어서,
상기 오믹 전극 및 상기 쇼트키 전극을 열처리하는 것을 더 포함하는 발광 다이오드의 제조 방법. - 제 10 항에 있어서,
상기 쇼트키 전극을 형성하는 것은 상기 콘택홀의 내측벽과 이격되어 형성되는 발광 다이오드의 제조 방법. - 제 10 항에 있어서,
상기 쇼트키 전극을 형성하는 것은:
상기 콘택홀의 내부 및 및 상기 오믹 전극층 상에 희생층을 형성하는 것;
상기 콘택홀의 내측벽으로부터 이격된 중심부의 상기 희생층을 제거하여 상기 제 2 반도체층을 노출하는 것;
상기 노출된 제 2 반도체층 상에 쇼트키 전극 층을 형성하는 것; 및
상기 희생층을 제거하는 것을 포함하는 발광 다이오드의 제조 방법. - 제 10 항에 있어서,
상기 발광 구조체를 식각하여 상기 제 1 반도체층을 노출하는 것; 및
상기 노출된 제 1 반도체층 상에 제 1 전극을 형성하는 것을 더 포함하는 발
광 다이오드의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110037430A KR101196961B1 (ko) | 2011-04-21 | 2011-04-21 | 발광 다이오드 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110037430A KR101196961B1 (ko) | 2011-04-21 | 2011-04-21 | 발광 다이오드 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120119480A true KR20120119480A (ko) | 2012-10-31 |
| KR101196961B1 KR101196961B1 (ko) | 2012-11-05 |
Family
ID=47286716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110037430A KR101196961B1 (ko) | 2011-04-21 | 2011-04-21 | 발광 다이오드 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101196961B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015156504A1 (ko) * | 2014-04-07 | 2015-10-15 | 엘지이노텍 주식회사 | 발광소자 및 이를 구비하는 조명 시스템 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101051561B1 (ko) | 2010-04-14 | 2011-07-22 | 삼성전기주식회사 | 질화물계 반도체 소자 및 그 제조 방법 |
-
2011
- 2011-04-21 KR KR1020110037430A patent/KR101196961B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015156504A1 (ko) * | 2014-04-07 | 2015-10-15 | 엘지이노텍 주식회사 | 발광소자 및 이를 구비하는 조명 시스템 |
| US9911901B2 (en) | 2014-04-07 | 2018-03-06 | Lg Innotek Co., Ltd. | Light emitting device having buffer layer with graded composition |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101196961B1 (ko) | 2012-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI517431B (zh) | 形成發光二極體裝置的方法 | |
| JP3720341B2 (ja) | 半導体発光素子 | |
| US20110140077A1 (en) | Light emitting device | |
| KR20130042784A (ko) | 질화물 반도체 발광소자 | |
| US8759815B2 (en) | Nitride based semiconductor light emitting device | |
| KR100924454B1 (ko) | 발광 소자 | |
| US20190013433A1 (en) | Light Emitting Transistor and Method for Manufacturing the Same | |
| CN107833956B (zh) | 氮化物半导体结构及半导体发光元件 | |
| KR100751632B1 (ko) | 발광 소자 | |
| KR101761310B1 (ko) | 발광 소자 및 그 제조 방법 | |
| KR101196961B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR101483230B1 (ko) | 질화물 반도체 발광 소자 | |
| KR101202731B1 (ko) | 수직형 발광 다이오드의 제조 방법 | |
| KR102046082B1 (ko) | 발광소자 및 이의 제조방법 | |
| KR101045057B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR101063286B1 (ko) | 확산방지층을 갖는 발광다이오드 | |
| KR100924453B1 (ko) | 발광 소자 | |
| KR100687527B1 (ko) | 발광다이오드 및 그 형성 방법 | |
| CN111326616A (zh) | 一种半导体发光元件 | |
| KR101202733B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR101140139B1 (ko) | 나노 구조체를 갖는 발광 다이오드 및 그 제조 방법 | |
| KR100924456B1 (ko) | 발광 소자 | |
| KR101140138B1 (ko) | 수직형 발광 다이오드의 제조 방법 | |
| WO2023283869A1 (zh) | 半导体发光元件和发光装置 | |
| KR101372846B1 (ko) | 질화물계 반도체 발광소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151001 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161017 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |