KR20120116804A - Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법 - Google Patents

Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법 Download PDF

Info

Publication number
KR20120116804A
KR20120116804A KR1020110034459A KR20110034459A KR20120116804A KR 20120116804 A KR20120116804 A KR 20120116804A KR 1020110034459 A KR1020110034459 A KR 1020110034459A KR 20110034459 A KR20110034459 A KR 20110034459A KR 20120116804 A KR20120116804 A KR 20120116804A
Authority
KR
South Korea
Prior art keywords
signal level
overflow
reset
storage area
switching unit
Prior art date
Application number
KR1020110034459A
Other languages
English (en)
Other versions
KR101241553B1 (ko
Inventor
최운일
마사시 하시모토
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110034459A priority Critical patent/KR101241553B1/ko
Priority to PCT/KR2011/003237 priority patent/WO2012141370A1/en
Priority to TW100115211A priority patent/TWI452899B/zh
Priority to US14/111,619 priority patent/US9253413B2/en
Publication of KR20120116804A publication Critical patent/KR20120116804A/ko
Application granted granted Critical
Publication of KR101241553B1 publication Critical patent/KR101241553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/74—Circuitry for compensating brightness variation in the scene by influencing the scene brightness using illuminating means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 WDR 픽셀 어레이에서, 저조도에서 높은 감도 특성(sensitivity)을 갖는 소위 4T 픽셀 구조를 사용하여 중조도 및 고조도에서도 높은 감도 특성을 갖는 WDR 픽셀 어레이를 제공한다. 본 발명에 따르면 매우 높은 고조도의 경우 발생하는 오버플로우 전하를 버리거나 일부만 저장하는 것이 아니라, 3T 픽셀 동작으로 해당 오버플로우 전하를 판독함으로서 내부에 별도의 추가 트랜지스터나 또는 고조도용 포토다이오드 없이 4T 픽셀 구조의 픽셀 어레이로부터 중조도 및 고조도에서도 높은 감도 특성에 의한 WDR 픽셀 어레이를 구현할 수 있다.

Description

ＷＤＲ 픽셀 어레이, 이를 포함하는 ＷＤＲ 이미징 장치 및 그 구동방법{WDR PIXEL ARRAY, IMAGE SENSOR INCLUDING THE PIXEL ARRAY AND METHOD FOR OPERATING THE SAME}
본 발명은 WDR(Wide Dynamic Range) 픽셀 어레이, 이를 포함하는 이미징 장치 및 그 구동 방법에 관한 것이다. 보다 구체적으로, 본 발명은 WDR 픽셀 어레이에서, 저조도에서 높은 감도 특성(sensitivity)를 갖는 소위 4T 픽셀 구조를 사용하여 중조도 및 고조도에서도 높은 감도 특성을 갖는 WDR 픽셀 어레이를 제공한다. 본 발명에 따르면 매우 높은 고조도의 경우 발생하는 오버플로우 전하를 버리거나 일부만 저장하는 것이 아니라, 3T 픽셀 동작으로 해당 오버플로우 전하를 판독함으로서 내부에 별도의 추가 트랜지스터나 또는 고조도용 포토다이오드 없이 4T 픽셀 구조의 픽셀 어레이로부터 중조도 및 고조도에서도 높은 감도 특성에 의한 WDR 픽셀 어레이를 구현할 수 있다.
이미지 센서의 품질을 나타내는 데 있어, 중요한 판단 기준이 되는 것 중에 하나가 다이내믹 레인지(Dynamic Range)이다. 다이내믹 레인지는 일반적으로 입력 신호를 왜곡하지 않으면서 신호를 처리할 수 있는 최대 범위를 나타낸다. 이미지 센서의 경우에는 다이내믹 레인지가 넓을수록 넓은 범위의 명도 변화에 관계없이 좋은 이미지를 얻을 수 있다.
그러나 종래의 컬러 이미지 센서는 다이내믹 레인지가 좁아서 레드(Red), 그린(Green) 및 블루(Blue) 중 어느 하나 이상의 컬러가 포화상태인 경우 이미지 원래의 색을 잘 표현하지 못하는 단점이 있다. 이러한 다이내믹 레인지가 좁은 단점을 극복하기 위하여 WDR(Wide Dynamic Range) 픽셀을 구현하는 방법이 제시되고 있다.
첫째, 종래기술에 의하면, 기존 이미지센서 구조에서 빛의 조사시간을 조절하면서 WDR 동작을 구현하도록 하는 기술이 있다.
둘째, 종래기술에 의하면 FD(Floating Diffusion) 커패시티(capacity)의 변화를 줄 수 있도록 추가적인 커패시터를 구비하고, 추가적인 커패시터를 조절하는 트랜지스터(Tr)를 추가하는 픽셀의 구조를 갖도록 하고, 빛의 강도가 증가함에 따라 생성되는 PD(Photo Diode) 내의 많은 전하인 고조도에서의 생성된 전하를 추가된 커패시터에 저장하는 방법이 있다.
셋째, 종래기술에 의하면 한 개의 픽셀 내에 독립적인 2개의 PD를 갖게한후 2개의 PD에서 독립적으로 생성된 전하를 합성하여 WDR 픽셀을 구현하는 방법 등이 있다.
그런데, 첫 번째 종래기술에 의하면 빛의 강도 변화, 예를 들어 저조도와 고조도 조건과 관계없이 일정한 감도 특성(Sensitivity)을 갖게 되어 저조도에서 어두운 열화 특성의 이미지를 갖게 되는 문제가 있고, 또한, 기존 픽셀동작 중에 고조도에서의 픽셀 동작을 위한 추가 타이밍 조절에 제한이 발생하게 되는 문제가 있다.
본 발명은 WDR 픽셀 어레이에서, 저조도에서 높은 감도 특성(sensitivity)를 갖는 소위 4T 픽셀 구조를 사용하여 중조도 및 고조도에서도 높은 감도 특성을 갖는 WDR 픽셀 어레이 및 그 구동 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 픽셀 구동 방법은, 리셋 스위칭부에 리셋 신호를 인가하여 광전변환부 및 저장 영역을 플러쉬하는 단계; 상기 광전변환부에서 발생하는 오버플로우 전하가 상기 저장 영역에 집적되는 집적 시간을 감소시키는 단계; 상기 저장 영역의 오버플로우 신호 레벨을 판독하는 단계; 리셋 스위칭부에 리셋 신호를 인가하여 저장영역에 저장된 광전하를 드레인시키는 단계; 리셋 신호 레벨을 판독하는 단계; 전송 스위칭부를 턴온시켜서 상기 축적된 광전하를 상기 광전변환부로부터 상기 저장영역로 전달시키는 단계; 및 상기 저장영역로 전달된 광전하의 신호 레벨을 판독 하는 단계를 포함한다.
본 발명의 일 실시예에 따른 이미징 장치는, 기판에 형성된 광전변환부; 상기 광전변환부 일측의 상기 기판상에 배치되는 전송 스위칭부; 상기 전송 스위칭부 일측의 상기 기판에 형성된 저장영역; 및상기 저장영역 일측의 상기 기판상에 배치되는 리셋 스위칭부를 포함하는 복수의 픽셀; 및신호 레벨 및 리셋 신호 레벨을 판독하고, 상기 전송 스위칭부 및 상기 리셋 스위칭부에 신호를 인가하는 제어 회로를 포함한다. 상기 제어 회로는, 상기 광전변환부에서 발생하는 오버플로우 전하가 상기 저장 영역에 집적되는 집적 시간을 감소시키고, 상기 광전변환부의 오버플로우 레벨을 판독하고, 리셋 스위칭부에 리셋 신호를 인가하여 저장영역에 저장된 광전하를 드레인시키고, 리셋 신호 레벨을 판독하고, 전송 스위칭부를 턴온시켜서 상기 축적된 광전하를 상기 광전변환부로부터 상기 저장영역로 전달시키고, 상기 저장영역로 전달된 광전하의 신호 레벨을 판독한다.
본 발명에 따르면 매우 높은 고조도의 경우 발생하는 오버플로우 전하를 버리거나 일부만 저장하는 것이 아니라, 3T 픽셀 동작으로 해당 오버플로우 전하를 판독함으로서 내부에 별도의 추가 트랜지스터나 또는 고조도용 포토다이오드 없이 4T 픽셀 구조의 픽셀 어레이로부터 중조도 및 고조도에서도 높은 감도 특성에 의한 WDR 픽셀 어레이를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 WDR 픽셀(100)의 회로도를 나타낸다.
도 2는 포토다이오드(PD), 전송 트랜지스터(Tx) 및 플로팅 디퓨전 노드(FD)의 동작을 설명하기 위한 개념도이다.
도 3은 본 발명의 일 실시예에 따라, 픽셀들의 스위칭 소자의 스위칭 동작을 나타내는 타이밍 다이어그램이다.
도 4는 설명을 위해 도 3의 각 스위칭 동작에 대응하는 PD, TX, FD, RX의 포텐셜 프로파일의 상태를 나타내는 개념도이다.
도 5는 저조도,중조도,고조도,초고조도인 경우의 전하 발생량을 나타내는 다이어그램이다.
도 6은 본 발명의 일 실시예에 따른 픽셀 어레이의 빛의 세기에 대한 출력 신호를 4T 동작 구간 및 3T 동작 구간으로 구분하여 나타낸 그래프이다.
도 7은 도 6의 그래프 중 4T 동작 그래프와 3T 동작 그래프를 합산한 것이다.
도 8은 본 발명의 일 실시예에 따른 픽셀 어레이의 구동 방법을 나타내는 순서도이다.
도 9는 본 발명의 일 실시예에 따른 이미징 장치의 구성을 나타낸다.
도 10은 본 발명의 일 실시예에 따라, 선형 특성을 갖는 다이내믹 레인지를 확장시키기 위해 스위칭 소자들을 구동하는 방법을 나타내는 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따라, 선형 특성을 갖는 다이내믹 레인지를 확장시키기 위해 스위칭 소자들을 구동하는 방법을 나타내는 타이밍도이다.
도 12는 선형 특성을 나타내는 다이내믹 레인지가 확장된 픽셀 구동 방법의 출력 신호 그래프를 나타낸다.
도 13은 본 발명의 일 실시예에 따른 픽셀 구동 방법을 나타내는 순서도이다.
이하 도면을 참조하여 본 발명의 실시예들을 보다 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 WDR 픽셀(100)의 회로도를 나타낸다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 WDR 픽셀(100)은 포토 다이오드(PD), 전송 트랜지스터(TX), 플로팅 디퓨전(FD) 노드, 상기 전송 트랜지스터(TX)의 일측에 구비된 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함할 수 있다.
포토 다이오드(PD)는 본 발명에 따른 광전변환부의 일 예로서, 광전변환부는 빛 에너지를 수신하여 광 전하를 생성하고 축적한다.
전송 트랜지스터(TX)는 본 발명에 따른 전송 스위칭부의 일 예로서, 게이트로 입력되는 전송 제어신호에 응답하여 포토 다이오드(PD)에 의해서 상기 축적된 전하(또는 광전류)를 저장영역(FD)으로 전송한다.
플로팅 디퓨젼(FD) 노드는 본 발명에 따른 저장영역의 일 예로서, 전송 트랜지스터(TX)를 통하여 포토 다이오드(PD)로부터 생성된 전하를 수신하고 저장한다.
리셋 트랜지스터(RX)는 본 발명에 따른 리셋 스위칭부의 일 예로서, 전원전압(VDD)과 플로팅 디퓨젼(FD) 노드 사이에 접속되고 리셋 신호(RST)에 응답하여 상기 플로팅 디퓨젼(FD) 노드에 저장된 전하를 상기 전원전압(VDD)으로 드레인시킨다.
드라이브 트랜지스터(DX)(또는 소스 팔로워 트랜지스터)는 본 발명에 따른 드라이브 스위칭부의 일 예로서, 전원전압(VDD)과 제1 노드(NA) 사이에 접속되며, 플로팅 디퓨젼 노드(FD)에 저장된 전하에 기초하여 상기 제1 노드(NA)를 상기 전원전압(VDD)으로 소스 팔로우한다.
선택 트랜지스터(SX)는 본 발명에 따른 선택 스위칭부의 일 예로서, 선택 트랜지스터(SX)는 상기 제1 노드(NA)와 출력 노드(ND1)에 접속되며 선택신호(SEL)에 응답하여 상기 제1 노드(NA)와 출력 노드(ND1)의 전기적 경로를 형성한다.
도 2는 포토다이오드(PD), 전송 트랜지스터(Tx) 및 플로팅 디퓨전(FD) 노드의 동작을 설명하기 위한 개념도이다.
포토 다이오드는 빛을 받아서 전하(electron 또는 hole)(11)을 담아두는 곳으로 TX가 턴온될 때까지 발생된 전하(11)를 누적으로 담아두게 된다. 그러나, PD가 담아둘 수 있는 최대용량치를 넘는 빛을 받게 되면 도 2와 같이 오프 상태인 TX의 채널 포텐셜 배리어(Channel potential barrier)(12)를 넘어 전하가 오버플로우 된다. 이러한 현상을 블루밍(Blooming) 현상이라고도 한다. 또한 이러한 현상이 오프 상태인 TX 채널 포텐셜 배리어(12)를 넘어 다른 픽셀의 PD로 번지는 것을 막는 기능이 전송 트랜지스터(TX)의 중요 기능중에 하나인 안티 블루밍(Anti-blooming) 역할이다. 따라서, 이렇게 흘러 넘치는 빛의 세기는 구분하지 못하게 되며 이것은 종래 기술에서 고조도에서의 다이내믹 레인지(Dynamic Range) 한계가 된다.
그러나, 본 발명에 따라, 이러한 흘러 넘치는 오버플로우 전하를 판독하여 다이내믹 레인지를 확장시킬 수 있다. 종래 기술과 달리, 오버플로우 전하를 드레인 시키지 않고 모아서 그 신호 레벨을 판독하면 그만큼 더 고조도의 빛을 읽을 수 있게 된다. 따라서, 본 발명은 이러한 오버플로우 전하를 판독할 수 있도록 하여 와이드 다이내믹 레인지(Wide Dynamic Range)를 구현한 것이다.
도 3은 본 발명의 일 실시예에 따라 전송 트랜지스터(Tx), 리셋 트랜지스터(Rx) 및 선택 트랜지스터(Sx)의 스위칭 동작을 나타내는 타이밍 다이어그램이고, 도 4는 설명을 위해 각 스위칭 동작에 대응하는 PD, TX, FD, RX의 포텐셜 프로파일의 상태를 나타내는 개념도이다.
도 3 및 도 4를 참조하면, (a) PD 플러쉬(flush) 단계에서는, TX 와 RX가 모두 턴온되어 PD 및 FD 노드 내 잔여 전하를 모두 드레인 시킨다. 그리고 나서, Tx 및 Rx를 턴오프함으로서 실제적인 집적 과정을 시작하게 된다. 전하를 집적하는 동안에는 빛의 세기에 따라 저조도, 중조도, 고조도, 초고조도 등에 따른 오버플로우 전하의 발생 여부 및 발생량에 차이가 있게 된다. 도 4의 (b)는 중조도인 경우를 나타낸 것이고, 저조도,중조도,고조도,초고조도인 경우는 도 5와 같은 상태를 나타낼 수 있다.
(b)오버플로우 신호 레벨 판독 단계에서는, PD에서 발생하여 FD 노드로 넘어온 오버플로우 신호 레벨을 판독한다. 통상적인 4T 픽셀 동작, 즉 4개의 트랜지스터(Tx,Rx,Sx,Dx)를 사용하는 동작에서는 FD 노드의 리셋 신호 레벨을 판독하기 전에 FD 노드에 축적된 전하를 VDD로 드레인시키게 되는데, 본 발명에서는 해당 PD에서 발생하여 FD 노드로 넘어온 오버플로우 전하를 드레인시키지 않고, 통상적인 3T 픽셀 동작 즉, Tx를 사용하지 않는 동작과 같이 신호를 판독하게 된다. 그러나, 종래의 3T 픽셀 동작에서의 신호 레벨을 읽을 때와는 달리 본 발명에서는 PD에 축적된 전하의 신호 레벨을 읽는 것이 아니라, PD에서 오버플로우되어 FD로 넘어온 FD 영역의 신호 레벨을 판독하는 것이다.
한편, 오버플로우된 전하의 신호 레벨을 판독하기 위해, 선택 스위칭부(Sx)는 종래보다 일찍 턴온된다. 즉, FD 리셋 신호 레벨 판독을 위한 리셋 트랜지스터(Rx)의 턴온 전에 미리 턴온된다.
그리고 나서, (c) FD 리셋 단계에서는, 리셋 트랜지스터(RX)를 턴온시켜 FD 노드의 전하를 모두 드레인시키고 (d) 리셋 신호 레벨 판독 단계에서는, FD의 리셋 신호 레벨을 판독하게 된다.
(e)PD 신호 트랜스퍼 단계에서는, 전송 트랜지스터(TX)를 턴온하여 PD에 모여 있는 전하를 PD에서 FD 노드로 트랜스퍼 시키고, 전송 트랜지스터(TX)를 다시 턴오프하고, (f) FD 신호 레벨 판독 단계에서는, FD의 신호 레벨을 판독하게 된다.
여기서, (b),(c),(d)는 3T 픽셀 동작에 해당하고, (d),(e),(f)는 4T 픽셀 동작에 해당한다. 하나의 픽셀에서 3T 픽셀 동작과 4T 동작이 모두 수행되므로, 전술한 바와 같은 동작은 하이브리드 픽셀 구동 방식이라고도 할 수 있다.
상기와 같은 동작의 경우, 신호 레벨을 판독하는 과정은 3번이 수행되며, 오버플로우 신호 레벨과 리셋 신호 레벨의 차이 신호가 실제 오버플로우 신호 레벨이 되고, 리셋 신호 레벨과 PD 신호 레벨의 차이가 실제 PD 신호 레벨이 된다.
도 6은 본 발명의 일 실시예에 따른 픽셀 어레이의 빛의 세기에 대한 출력 신호를 4T 동작 구간 및 3T 동작 구간으로 구분하여 나타낸 그래프이다.
제1 구간은 PD에 오버플로우가 발생하지 않는 저조도 또는 일반조도 구간으로써, 일반적인 4T 동작이 수행된다. 이 때는 PD의 최대 용량에 도달할 때까지 선형적인 신호 레벨(21)이 검출된다. 제2구간 및 제3구간은 3T 동작이 수행되는 구간으로써, 신호 레벨(22)는 처음에는 선형적인 특성을 보이다가, 리셋 트랜지스터(Rx)가 턴온된 후에는 점근선(23)에 근접하는 로그 특성을 나타낸다. 구체적으로, 제2 구간은 PD에 오버플로우가 발생하기 시작하는 구간으로써, 본 발명에서는 전술한 바와 같이 PD에서 발생한 오버플로우를 버리지 않고 오버플로우 신호 레벨을 판독하게 된다. 제3 구간은, 오버플로우 전하가 저장영역을 가득 채운 시점 이후의 구간으로써, 리셋 트랜지스터(RX)가 턴온되기 이전에 서브 임계값 특성(Subthreshold behavior)을 나타내므로 리셋 트랜지스터(Rx) 턴온 근방에서 출력 신호가 매우 천천히 증가하여 점근선(23)에 근접하는 로그 특성의 신호가 검출된다. 이는 빛이 아무리 강하게 들어와도 RX의 서브 임계값 특성에 의해 출력 신호가 점근적인 레벨로 가까이 갈 뿐 신호 레벨이 광전변환부, 즉 PD의 최대 허용량을 넘지 않으므로 다이내믹 레인지는 얼마든지 증가시킬 수 있게 된다.
도 7은 본 발명의 일 실시예에 따른 픽셀 어레이의 확장된 다이내믹 레인지를 나타내는 그래프이다. 도 7의 그래프(24)는 도 6의 그래프 중 4T 동작 그래프(21)와 3T 동작 그래프(22)를 합산한 것이다.
도 7에 도시된 바와 같이, 제1,2 구간에서는 선형적인 특성을 나타내고, 제3 구간 이후에는 점근선(25)에 근접하는 로그 특성의 신호가 검출된다. 종래 기술에 비해 다이내믹 레인지가 크게 확장됨을 알 수 있다.
이렇게 획득한 신호 레벨의 경우, 이중 노출(Dual Exposure)을 통해 획득한 것이 아니라 단일 노출(Single Exposure)로 획득한 것이므로 종래의 다른 복수 노출(Multiple exposure)를 통해 WDR을 구현하는 기술에 비해 동작 스피드를 훨씬 빠르게 구현가능하다. 따라서, 보다 높은 해상도에서 고속 프레임 레이트를 구현하기 용이한 구조의 WDR 픽셀이다.
그리고, 오버플로우 레벨 판독시 동일한 저장영역, 즉 FD 노드를 이용하므로 신호 합성시에 저조도의 신호와 고조도의 신호간에 선형성(Linearity)을 동일하게 유지할 수 있다. 또한, PD의 신호 레벨 판독시에는 전송 트랜지스터(Tx)를 이용한 4T 픽셀 동작을 그대로 따르므로 저조도 이미지의 퀄리티를 보장할 수 있는 장점이 있다.
도 8은 본 발명의 일 실시예에 따른 픽셀 어레이의 구동 방법을 나타내는 순서도이다.
단계(S11)에서, 전송 트랜지스터(Tx)와 리셋 트랜지스터(Rx)를 턴온하여 PD와 FD 노드의 전하를 모두 드레인 시킨 다음, 전송 트랜지스터(Tx)와 리셋 트랜지스터(Rx)를 턴오프하여 집적 과정을 개시한다.
단계(S12)에서, 광전변환부의 오버플로우 전하의 신호 레벨을 판독한다.
단계(S13)에서, 리셋 트랜지스터(Rx)를 턴온하여 저장 영역에 저장된 전하를 드레인시킨다.
단계(S14)에서, 저장 영역의 리셋 신호 레벨을 판독한다.
단계(S15)에서, 전송 트랜지스터(Tx)를 턴온하여 광전변환부에 저장된 전하를 저장영역으로 트랜스퍼한다.
단계(S16)에서, 저장 영역으로 전달된 전하의 신호 레벨을 판독한다.
위와 같은 신호 레벨 판독 과정 후에, 오버플로우 신호 레벨과 리셋 신호 레벨의 차이 신호가 실제 오버플로우 신호 레벨이 되고, 리셋 신호 레벨과 PD 신호 레벨의 차이가 실제 PD 신호 레벨이 된다.
본 발명의 일 예의 픽셀과 동작 방법은, 도 9에 도시된 바와 같은, 이미저 장치(200)의 픽셀 어레이(100)에서 사용될 수 있다. 픽셀 어레이(100)는 상기 서술된 하나 이상의 실시예에 따라서 각 픽셀이 구성 및 구동되고, 소정 수의 칼럼 및 로우로 배열된 복수의 픽셀을 포함한다. 신호 처리 회로가 어레이(100)에 연결되어 있고, 그 일부는 기판에 형성될 수 있다. 어레이(100)의 각 로우의 픽셀은 로우 선택 라인에 의해 동일한 시간에 모두 온으로 되고, 각 로우의 픽셀은 각 칼럼 선택 라인에 의해 선택적으로 출력된다. 복수의 로우 및 칼럼 라인이 전체 어레이(100)에 대해 제공된다. 로우 라인은 로우 어드레스 디코더(211)에 따라서 로우 드라이버(212)에 의해 선택적으로 활성화된다. 그래서, 로우 및 칼럼 어드레스가 각 픽셀에 대해 제공된다.
상기 서술된 전송 및 리셋 트랜지스터 제어 전압을 인가하기 위해 픽셀 판독을 위해 적절한 로우 및 칼럼 라인을 선택하기 위해 어드레스 디코더(211, 214)를 제어하는 타이밍 및 제어 회로(210)에 의해 CMOS 이미저(200)가 동작된다. 또한, 제어 회로(210)는, 선택된 로우 및 칼럼 라인의 구동 트랜지스터에 구동 전압을 인가하도록, 로우 및 칼럼 드라이버 회로(212, 213)를 제어한다. 오버플로우 레벨 신호(Vsig_3T), 픽셀 리셋 신호(Vrst) 및 픽셀 이미지 신호(Vsig_4T)를 일반적으로 포함하는 픽셀 칼럼 신호는 샘플 및 홀드 회로(215)에 의해 판독된다.
샘플 및 홀드 회로(215)에 의해 판독된 신호는 차동 증폭기(216,217)를 통해 실제 각각 실제 오버플로우 레벨 신호 및 실제 픽셀 이미지 신호가 산출된다. 구체적으로, 오버플로우 레벨을 판독할 때는 SW1이 턴온되어, 오버플로우 레벨 신호(Vsig_3T)가 출력되고, 리셋 신호 레벨을 판독할 때는 SW2가 턴온되어, 리셋 리벨 신호(Vrst)가 출력되고, 신호 레벨을 판독할 때는 SW3가 턴온되어 신호 레벨(Vsig_4T)이 출력된다. 출력된 신호는 제1 차동 증폭기(216)에 의해 실제 오버플로우 레벨(Vrst-Vsig_3T)이 산출되고, 제2 차동 증폭기(217)에 의해 실제 신호 레벨(Vrst-Vsig_4T)이 산출된다. 산출된 실제 신호들은 합산기(218)에 의해 합산되어 출력된다. 합산기(216)에 의해 합산된 신호는 도 7에 도시된 그래프와 같은 출력을 나타낸다.
합산기(216)에 의해 출력된 신호는 아날로그 디지털 컨버터(220)(ADC)에 의해 디지털화된다. 아날로그 디지털 컨버터(220)는 디지털 이미지를 형성 및 출력하는 이미지 프로세서(230)에 디지털화된 픽셀 신호를 공급한다.
한편, 전술한 실시예에 따른 픽셀 구동 방법에서는, 종래 기술에 비해 다이내믹 레인지가 확장되기는 하지만, 도 7를 참조하여 설명한 바와 같이, FD 노드에 전하가 가득찬 이후, 즉 제3 구간부터는 출력 신호가 로그 특성을 보이게 된다. 로그 특성을 나타내는 구간에서는 전술한 이미징 장치(200)의 이미지 프로세서(230)에서의 처리 알고리즘이 복잡해지는 단점이 있다. 따라서, 신호 처리를 보다 용이하게 하기 위해, 다이내믹 레인지를 확장하되 출력 신호 특성이 선형성을 나타내도록 하는 것이 보다 바람직하다.
도 7의 3T 동작 구간 중 선형 특성을 나타내는 구간, 즉 제2 구간의 그래프 기울기를 낮추면 선형 특성을 나타내는 다이내믹 레인지를 확장시킬 수 있다. 본 발명의 일 실시예에 따라, PD의 오버플로우 전하가 FD 노드에 축적되는 오버플로우 집적 시간을 감소시키면 선형 특성을 나타내는 다이내믹 레인지를 확장시킬 수 있다.
도 10은 본 발명의 일 실시예에 따라, 선형 특성을 갖는 다이내믹 레인지를 확장시키기 위해 스위칭 소자들을 구동하는 방법을 나타내는 타이밍도이다.
도 10에 도시된 바와 같이, (a) PD 및 FD 플러쉬를 위해 리셋 트랜지스터(Rx) 및 전송 트랜지스터(Tx)를 턴온한 후에, PD에서 발생한 오버플로우 전하가 저장 영역에 축적되기 전에 한번더 리셋 트랜지스터(Rx)를 턴온시켜준다. 그러면, 저장 영역에 축적되어 있던 전하들이 한번 드레인되고 나서, 오버플로우 집적 과정이 개시된다. 리셋 트랜지스터(Rx)를 한번 더 턴온시키는 과정이 없다면, 즉 도 3에 도시된 실시예의 경우라면, 저장영역에 오버플로우 전하가 집적되는 시간은 T1+T2가 될 것이다. 그러나, 중간에 리셋 트랜지스터를 한번 더 턴온함으로써, 오버플로우 집적 시간(T2)가 줄어들게 된다. 이와 같은 구성에 따르면, 후술하는 바와 같이, 선형 특성을 나타내는 다이내믹 레인지가 확장된다.
그 이후의 과정은 도 3를 참조하여 설명한 실시예와 동일하다.
도 11은 본 발명의 다른 실시예에 따라, 선형 특성을 갖는 다이내믹 레인지를 확장시키기 위해 스위칭 소자들을 구동하는 방법을 나타내는 타이밍도이다.
도 11에 도시된 바와 같이, (a) PD 및 FD 플러쉬를 위해 리셋 트랜지스터(Rx)를 턴온한 다음 일정 기간(T3) 동안 리셋 트랜지스터(Rx)의 턴온 상태를 그대로 유지시킨다. 리셋 트랜지스터(Rx)가 턴온된 상태에서는 저장영역에 오버플로우 전하가 집적되지 않고, 턴오프된 후에야 오버플로우 전하 집적이 개시된다.
도 10 및 도 11에서 T1 및 T3는 오버플로우 집적 시간을 감소시키는 구간으로 볼 수 있다. 도 10 및 도 11에서 T1 또는 T3가 늘어나면 오버플로우 집적 시간(T2)이 줄어들게 된다.
도 12는 선형 특성을 나타내는 다이내믹 레인지가 확장된 픽셀 구동 방법의 출력 신호 그래프를 나타낸다. 도 7과 비교하면, 선형성을 나타내는 다이내믹 레인지(제2 구간에 해당)가 확장되었음을 알 수 있다.
도 10에서 두 리셋 스위칭 신호 간의 폭(T1)을 넓히면 오버플로우 집적 시간(T2)이 감소하고, 도 12에서 제2 구간의 그래프의 기울기(θ)가 감소하게 된다. 이 경우, 선형 특성을 나타내는 다이내믹 레인지는 더 넓어지게 된다. 폭(T1)을 좁히면 오버플로우 집적 시간(T2)이 늘어나고, 기울기(θ)는 증가하게 된다. 이 경우 선형 특성을 나타내는 다이내믹 레인지는 줄어들게 된다.
마찬가지로, 도 11에서 리셋 스위칭 소자(Rx)가 턴온된 기간(T3)을 늘이면 오버플로우 집적 시간(T2)이 감소하고, 도 12에서 제2 구간의 그래프의 기울기(θ)가 감소하게 된다. 이 경우, 선형 특성을 나타내는 다이내믹 레인지는 더 넓어지게 된다. 기간(T3)을 좁히면 오버플로우 집적 시간(T2)이 늘어나고, 기울기(θ)는 증가하게 된다. 이 경우 선형 특성을 나타내는 다이내믹 레인지는 줄어들게 된다.
도 13은 본 발명의 일 실시예에 따른 픽셀 구동 방법을 나타내는 순서도이다.
단계(S22)를 제외한 나머지 단계들은 도 8의 단계(S11~S16)와 동일하다. 도 8에 도시된 단계들과 비교하면, 집적 과정 개시 단계(S21) 후에 단계(S22), 즉 오버플로우 전하가 저장 영역에 집적되는 집적 시간을 감소시키는 단계가 더 추가된다. 오버플로우 전하 집적 시간을 감소시키는 방법은 전술한 바와 같이, 도 10에 도시된 리셋 스위칭부(Rx)를 한번 더 턴온시켜 주는 방법, 또는 도 11에 도시된 바와 같이, 리셋 스위칭부(Rx)의 턴온 시간을 확장시켜주는 방법을 사용할 수 있다.
위와 같은 방식에 따라, 선형 특성을 나타내는 다이내믹 레인지를 넓힘으로써, 이미지 프로세서에서 수행되는 알고리즘을 보다 단순화시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
21 : 4T 동작 신호 출력 22 : 3T 동작 신호 출력
23 : 점근선 24 : 합산된 신호 출력
25 : 점근선 100 : WDR 픽셀 어레이
200 : 이미징 장치 210 : 제어 회로
211 : 로우 디코더 212 : 로우 드라이버
213 : 칼럼 드라이버 214 : 칼럼 디코더
215 : 샘플 및 홀드 회로 216, 217 : 차동 증폭기
218 : 합산기 220 : 디지털 컨버터
230 : 이미지 프로세서

Claims (10)

  1. 리셋 스위칭부에 리셋 신호를 인가하여 광전변환부 및 저장 영역을 플러쉬하는 단계;
    상기 광전변환부에서 발생하는 오버플로우 전하가 상기 저장 영역에 집적되는 집적 시간을 감소시키는 단계;
    상기 저장 영역의 오버플로우 신호 레벨을 판독하는 단계;
    리셋 스위칭부에 리셋 신호를 인가하여 저장영역에 저장된 광전하를 드레인시키는 단계;
    리셋 신호 레벨을 판독하는 단계;
    전송 스위칭부를 턴온시켜서 상기 축적된 광전하를 상기 광전변환부로부터 상기 저장영역로 전달시키는 단계; 및
    상기 저장영역로 전달된 광전하의 신호 레벨을 판독 하는 단계를 포함하는 픽셀 구동 방법.
  2. 제1항에 있어서,
    상기 오버플로우 전하가 저장 영역에 축적되는 집적되는 집적 시간을 감소시키는 단계는,
    상기 플러쉬 단계 이후에, 리셋 스위칭부에 리셋 신호를 다시 인가하는 단계를 포함하는 픽셀 구동 방법.
  3. 제1항에 있어서,
    상기 오버플로우 전하가 저장 영역에 축적되는 집적되는 집적 시간을 감소시키는 단계는,
    상기 플러쉬 단계에서 턴온된 리셋 스위칭부의 턴온상태를 일정 기간 이상 유지하는 단계를 포함하는 픽셀 구동 방법.
  4. 제1항에 있어서,
    상기 광전변환부에서 오버플로우가 발생하지 않는 경우에는 상기 오버플로우 레벨을 판독하는 단계를 생략하는 픽셀 구동 방법.
  5. 제1항에 있어서,
    상기 판독된 오버플로우 레벨과 상기 리셋 신호 레벨을 기반으로 제1 신호 레벨을 형성하는 단계;
    상기 판독된 리셋 신호 레벨과 상기 저장영역의 신호 레벨을 기반으로 제2 신호 레벨을 형성하는 단계; 및
    상기 제1 신호 레벨과 상기 제2 신호 레벨을 출력하는 단계를 더 포함하는 픽셀 구동 방법.
  6. 기판에 형성된 광전변환부;
    상기 광전변환부 일측의 상기 기판상에 배치되는 전송 스위칭부;
    상기 전송 스위칭부 일측의 상기 기판에 형성된 저장영역; 및
    상기 저장영역 일측의 상기 기판상에 배치되는 리셋 스위칭부를 포함하는 복수의 픽셀; 및
    신호 레벨 및 리셋 신호 레벨을 판독하고, 상기 전송 스위칭부 및 상기 리셋 스위칭부에 신호를 인가하는 제어 회로를 포함하고,
    상기 제어 회로는, 상기 광전변환부에서 발생하는 오버플로우 전하가 상기 저장 영역에 집적되는 집적 시간을 감소시키고, 상기 광전변환부의 오버플로우 레벨을 판독하고, 리셋 스위칭부에 리셋 신호를 인가하여 저장영역에 저장된 광전하를 드레인시키고, 리셋 신호 레벨을 판독하고, 전송 스위칭부를 턴온시켜서 상기 축적된 광전하를 상기 광전변환부로부터 상기 저장영역로 전달시키고, 상기 저장영역로 전달된 광전하의 신호 레벨을 판독하는 이미징 장치.
  7. 제6항에 있어서,
    상기 제어 회로는, 상기 광전변환부의 오버플로우 레벨을 판독하기 전에, 리셋 스위칭부에 리셋 신호를 한번 더 인가함으로써, 오버플로우 전하가 저장 영역에 축적되는 집적되는 집적 시간을 감소시키는 이미징 장치.
  8. 제6항에 있어서,
    상기 제어 회로는, 상기 광전변환부의 오버플로우 레벨을 판독하기 전에, 리셋 스위칭부의 턴온 상태를 일정 기간 이상 유지함으로써, 오버플로우 전하가 저장 영역에 축적되는 집적되는 집적 시간을 감소시키는 이미징 장치.
  9. 제6항에 있어서,
    상기 제어 회로는, 상기 광전변환부에서 오버플로우가 발생하지 않는 경우에는 상기 오버플로우 레벨을 판독하는 단계를 생략하는 이미징 장치.
  10. 제6항에 있어서,
    상기 제어 회로는, 상기 판독된 오버플로우 레벨과 상기 리셋 신호 레벨을 기반으로 제1 신호 레벨을 형성하고, 상기 판독된 리셋 신호 레벨과 상기 저장영역의 신호 레벨을 기반으로 제2 신호 레벨을 형성하고, 상기 제1 신호 레벨과 상기 제2 신호 레벨을 출력하는 이미징 장치.
KR1020110034459A 2011-04-13 2011-04-13 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법 KR101241553B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110034459A KR101241553B1 (ko) 2011-04-13 2011-04-13 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
PCT/KR2011/003237 WO2012141370A1 (en) 2011-04-13 2011-04-29 Wdr pixel array, wdr imaging apparatus including the same and method for operating the same
TW100115211A TWI452899B (zh) 2011-04-13 2011-04-29 寬動態範圍畫素陣列與包含其之寬動態範圍影像裝置及其運算方法
US14/111,619 US9253413B2 (en) 2011-04-13 2011-04-29 WDR pixel array, WDR imaging apparatus including the same and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110034459A KR101241553B1 (ko) 2011-04-13 2011-04-13 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20120116804A true KR20120116804A (ko) 2012-10-23
KR101241553B1 KR101241553B1 (ko) 2013-03-11

Family

ID=47009513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110034459A KR101241553B1 (ko) 2011-04-13 2011-04-13 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US9253413B2 (ko)
KR (1) KR101241553B1 (ko)
TW (1) TWI452899B (ko)
WO (1) WO2012141370A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779365B (zh) * 2012-10-19 2016-06-22 比亚迪股份有限公司 宽动态范围像素单元、其制造方法及其构成的图像传感器
JP6021613B2 (ja) * 2012-11-29 2016-11-09 キヤノン株式会社 撮像素子、撮像装置、および、撮像システム
US10812742B2 (en) * 2018-04-18 2020-10-20 Facebook Technologies, Llc Apparatus and method for determining whether a photodiode saturates and outputting a digital value representing a charge from that photodiode based on that determination
US11089210B2 (en) * 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
US20060102827A1 (en) * 2004-11-17 2006-05-18 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP4459064B2 (ja) * 2005-01-14 2010-04-28 キヤノン株式会社 固体撮像装置、その制御方法及びカメラ
JP4695541B2 (ja) * 2006-04-28 2011-06-08 三星電子株式会社 撮像装置
JP2008252195A (ja) * 2007-03-29 2008-10-16 Yamaha Corp Ｃｍｏｓ固体撮像装置
US7825966B2 (en) * 2007-06-29 2010-11-02 Omnivision Technologies, Inc. High dynamic range sensor with blooming drain
JP4931233B2 (ja) * 2007-07-04 2012-05-16 キヤノン株式会社 撮像装置及びその処理方法
US7920193B2 (en) * 2007-10-23 2011-04-05 Aptina Imaging Corporation Methods, systems and apparatuses using barrier self-calibration for high dynamic range imagers
KR100977834B1 (ko) * 2007-12-31 2010-08-25 인제대학교 산학협력단 넓은 동적 범위을 갖는 씨모스 이미지 센서
JP5137770B2 (ja) * 2008-09-30 2013-02-06 シャープ株式会社 放射線画像撮影システム
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5359315B2 (ja) * 2009-01-28 2013-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5400432B2 (ja) * 2009-03-05 2014-01-29 キヤノン株式会社 撮像装置、その制御方法及びカメラ
GB2477083A (en) * 2010-01-13 2011-07-27 Cmosis Nv Pixel structure with multiple transfer gates to improve dynamic range
US8324550B2 (en) * 2010-06-22 2012-12-04 Aptina Imaging Corporation High dynamic range imaging systems
KR20120029840A (ko) * 2010-09-17 2012-03-27 삼성전자주식회사 이미지 센서의 구동 방법
KR101241471B1 (ko) * 2011-04-11 2013-03-11 엘지이노텍 주식회사 픽셀, 픽셀 어레이, 픽셀 어레이를 포함하는 이미지센서 및 이미지센서의 구동방법
KR101251744B1 (ko) * 2011-04-13 2013-04-05 엘지이노텍 주식회사 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
KR101241704B1 (ko) * 2011-04-14 2013-03-19 엘지이노텍 주식회사 픽셀, 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동방법

Also Published As

Publication number Publication date
TWI452899B (zh) 2014-09-11
US9253413B2 (en) 2016-02-02
WO2012141370A1 (en) 2012-10-18
KR101241553B1 (ko) 2013-03-11
US20140152884A1 (en) 2014-06-05
TW201242351A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR101251744B1 (ko) Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
US10250826B2 (en) Image sensors having extended dynamic range
KR101340112B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US9001245B2 (en) Pixel structure with multiple transfer gates
US8217328B2 (en) Low noise pixel readout circuit with high conversion gain
US8928792B1 (en) CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
US7485836B2 (en) Row driver for selectively supplying operating power to imager pixel
US6624850B1 (en) Photogate active pixel sensor with high fill factor and correlated double sampling
JP5223953B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JPH11355668A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
KR102661820B1 (ko) 이미지 센서 및 그것의 구동 방법
JP2006352341A (ja) アンチエクリプス回路及びその動作方法
JP2006303768A (ja) 固体撮像装置
KR102690091B1 (ko) 고체 촬상 장치, 그 구동 방법 및 전자 기기
JP4770618B2 (ja) 固体撮像装置
KR101241553B1 (ko) Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
KR101241466B1 (ko) 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동 방법
CN111757026A (zh) 图像传感器像素结构
US20240147063A1 (en) Image sensor supporting af function and method of operating the same
JP2006217421A (ja) 固体撮像装置
JP2011199781A (ja) 固体撮像装置
JP2013009207A (ja) 固体撮像装置
US7683953B1 (en) Intra-pixel fixed-pattern-noise cancellation circuit and method
KR20120115886A (ko) 픽셀, 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동방법
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 8