KR20120115351A - Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board - Google Patents

Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board Download PDF

Info

Publication number
KR20120115351A
KR20120115351A KR1020127020047A KR20127020047A KR20120115351A KR 20120115351 A KR20120115351 A KR 20120115351A KR 1020127020047 A KR1020127020047 A KR 1020127020047A KR 20127020047 A KR20127020047 A KR 20127020047A KR 20120115351 A KR20120115351 A KR 20120115351A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
metal
wiring board
support
Prior art date
Application number
KR1020127020047A
Other languages
Korean (ko)
Other versions
KR101423852B1 (en
Inventor
코이치 타나베
노부치카 야기하시
타다시 타무라
쿠니지 스즈키
요시아키 츠보마츠
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20120115351A publication Critical patent/KR20120115351A/en
Application granted granted Critical
Publication of KR101423852B1 publication Critical patent/KR101423852B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선판의 제조에 의해 생기는 폐기물을 감소시키고, 지구환경에 있어서 바람직한 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법을 제공한다. 지지체 금속박인 최하층 금속층과 2층 이상의 금속층으로 이루어지는 복수의 금속층이, 이웃하는 금속층 사이에 박리층을 개재하여 적층되어 이루어지는 지지체 금속박 부착 복합 금속층으로서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법이다.The waste produced by manufacture of a wiring board is reduced, and the composite metal layer with support metal foil which is preferable in a global environment, the wiring board using the same, its manufacturing method, and the manufacturing method of the semiconductor package using this wiring board are provided. A composite metal layer with a support metal foil, wherein a plurality of metal layers composed of a lowermost metal layer and two or more metal layers, which are support metal foils, are laminated between adjacent metal layers via a peeling layer, each positioned between the lowermost metal layer and the uppermost metal layer. The peeling strength between the metal layer (A) and the adjacent metal layer (B) via the peeling layer on the upper surface of the metal layer (A) and the adjacent metal layer (C) via the peeling layer on the lower surface thereof. It is smaller than the peeling strength in between, It is a composite metal layer with support metal foil, a wiring board using the same, its manufacturing method, and the manufacturing method of the semiconductor package using this wiring board.

Description

지지체 금속박 부착 복합 금속층, 이것을 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법{COMPOSITE METAL LAYER PROVIDED WITH SUPPORTING BODY METAL FOIL, WIRING BOARD USING THE COMPOSITE METAL LAYER, METHOD FOR MANUFACTURING THE WIRING BOARD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE USING THE WIRING BOARD}COMPOSITE METAL LAYER PROVIDED WITH SUPPORTING BODY METAL FOIL, WIRING BOARD USING THE COMPOSITE METAL LAYER, METHOD FOR MANUFACTURING THE WIRING BOARD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE USING THE WIRING BOARD}

본 발명은, 전사법에 의한 프린트 배선판의 제조방법에 적합한 지지체 금속박 부착 복합 금속층, 이를 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법에 관한 것이다.This invention relates to the composite metal layer with support metal foil suitable for the manufacturing method of the printed wiring board by the transfer method, the wiring board using the same, its manufacturing method, and the manufacturing method of the semiconductor package using this wiring board.

기기의 소형?고성능화에 수반하여, 회로 소자를 접속하기 위한 랜드의 면적이나 배선의 폭이 미세화하여 랜드나 배선과 기재 사이의 접촉 면적이 감소한 결과, 기재로부터 랜드나 배선이 탈락하기 쉬워지고, 랜드나 배선을 기재에 매립하는 것이 행해지도록 되었다. 랜드나 배선을 기재에 매립하는 방법으로서 여러 가지의 방법이 제안되고 있으며, 예를 들면, 박리 가능한 지지체 금속박 위의 금속층에 랜드나 배선으로 이루어지는 도체 패턴을 전기 도금으로 형성하고, 뒤이어 기재로 이루어지는 절연층을 형성하는 방법이 개시되어 있다(특허문헌 1, 특허문헌 2). 절연층 위에는 통상의 방법으로 배선층을 형성하고, 또한 절연층과 배선층의 형성을 필요에 따라서 반복하고, 지지체 금속박으로부터 금속층을 박리하고, 이 금속층을 에칭에 의해 제거함으로써, 랜드나 배선이 기재에 매립되어, 표면이 평탄한 배선판이 얻어진다. 이 방법은, 금속층 위의 랜드나 배선으로 이루어지는 도체 패턴이 기재에 전사되기 때문에 전사법으로 불리며, 생산성이 뛰어남과 동시에, 얻어진 배선판의 평탄성이 뛰어나다.With the miniaturization and high performance of the device, the land area and wiring width for connecting circuit elements become finer, resulting in a decrease in the contact area between the land, the wiring, and the base material. It was made to embed the wiring in a base material. Various methods are proposed as a method of embedding lands and wirings in a base material. For example, a conductive pattern made of lands and wirings is formed by electroplating on a metal layer on a peelable support metal foil, followed by insulation made of a base material. The method of forming a layer is disclosed (patent document 1, patent document 2). On the insulating layer, a wiring layer is formed by a conventional method, and the formation of the insulating layer and the wiring layer is repeated as necessary, the metal layer is peeled from the support metal foil, and the metal layer is removed by etching, so that land and wiring are embedded in the substrate. Thus, a wiring board having a flat surface is obtained. This method is called a transfer method because a conductor pattern composed of lands and wirings on a metal layer is transferred to a base material, which is excellent in productivity and excellent in flatness of the obtained wiring board.

또한, 상기와 같은 전사법에 이용되는 박리 가능한 지지체 금속박 위의 금속층이 개시되어 있다(특허문헌 3, 특허문헌 4). 이들은, 지지체 금속박 위에 박리층과 금속층을 형성한 것으로, 폴리이미드의 큐어 온도에서 가열 처리한 후나, 배선판의 다층화를 위한 적층에 의한 가열 가압을 복수회 행하여도, 지지체 금속박과 박리층과의 사이의 박리 강도의 변화를 억제한 것이다. 이 때문에, 이와 같은 가열 처리나 가열 가압을 행한 후에도, 지지체 금속박을 용이하게 박리할 수 있으며, 또한 박리 강도가 안정되어 있기 때문에, 취급시에 예기치 않은 박리가 생기는 경우도 없고 작업성이 뛰어난 것이다.Moreover, the metal layer on the peelable support metal foil used for the above transfer methods is disclosed (patent document 3, patent document 4). These formed the peeling layer and the metal layer on the support metal foil, and after heat-processing at the curing temperature of a polyimide, and even if heat press by lamination for multilayering of a wiring board is performed in multiple times, between a support metal foil and a peeling layer The change of peeling strength is suppressed. For this reason, even after performing such heat processing and heat pressurization, since support metal foil can be peeled easily and peeling strength is stable, unexpected peeling does not occur at the time of handling, and it is excellent in workability.

선행기술문헌Prior art literature

특허문헌Patent literature

특허문헌 1: 재공표 특허공보 WO2007/077735호Patent Document 1: Republished Patent Publication WO2007 / 077735

특허문헌 2: 일본국 특허공개공보 2005-101137호Patent Document 2: Japanese Patent Publication No. 2005-101137

특허문헌 3: 재공표 특허공보 WO2006/013735호Patent Document 3: Republished Patent Publication WO2006 / 013735

특허문헌 4: 일본국 특허공개공보 2003-094553호Patent Document 4: Japanese Patent Publication No. 2003-094553

그러나, 특허문헌 1 및 2와 같이, 종래의 지지체 금속박 부착 금속층을 이용했을 경우, 배선판의 제조마다 지지체 금속박을 폐기하게 된다. 이 지지체 금속박은 자원으로서 회수 후에 정련되어, 금속으로서 재생되지만, 에너지가 소비됨으로써 지구 환경으로서 바람직한 것은 아니다.However, as in Patent Documents 1 and 2, when a conventional metal layer with a support metal foil is used, the support metal foil is discarded for each production of the wiring board. This support metal foil is refined after recovery as a resource and regenerated as a metal, but is not preferable as a global environment due to energy consumption.

또한, 특허문헌 2와 같이, 지지체 금속박 부착 금속층의 지지체 금속박측에 절연층을 적층하여 지지 기판을 형성할 때, 지지 기판의 표면측에 노출한 금속층의 표면에 절연층의 수지가루가 부착하는 경우가 있다. 지지 기판의 표면측에 노출한 금속층은 도체 패턴을 전기 도금으로 형성할 때의 급전층(給電層)으로 되기 때문에, 이 금속층에 부착한 수지가루가, 미세한 도체 패턴을 형성할 때에 수율 저하의 요인으로 되어, 결과적으로는 폐기물이 증가하는 원인이 될 가능성이 있다.In addition, as in Patent Document 2, when laminating an insulating layer on the support metal foil side of the metal layer with a support metal foil to form a support substrate, when the resin powder of the insulation layer adheres to the surface of the metal layer exposed on the surface side of the support substrate There is. Since the metal layer exposed to the surface side of the support substrate becomes a feed layer when the conductor pattern is formed by electroplating, the resin powder adhering to the metal layer forms a factor of lowering the yield when forming a fine conductor pattern. As a result, the waste may increase.

또한, 특허문헌 1 및 2의 배선판에서는, 지지 기판의 금속층 위에 패턴 동도금에 의해 도체 패턴을 형성하고, 그 위에 절연층이나 층간 접속을 형성한 후, 지지체 금속박을 포함하는 지지 기판을 물리적으로 박리하고, 더욱이 이 박리 후에 노출한 금속층을 에칭에 의해 제거함으로써 미세한 도체 패턴을 형성한다는 프로세스로 배선판을 제작한다. 이 때문에, 지지체 금속박으로부터 최종적으로 배선판으로 되는 부분을 박리하지 않으면 도체 패턴의 형성이 되지 않아 배선판이 완성하지 않지만, 이와 같이 하여 완성한 배선판이 얇고 강성(剛性)이 낮은 경우는, 실장 공정에 있어서의 가열이나 가중에 의해서 휨이 생기는 경우가 있다. 이와 같은 휨은 실장 수율 저하의 요인으로 되어, 결과적으로 폐기물이 증가하는 원인으로 될 가능성이 고려된다.In addition, in the wiring boards of patent documents 1 and 2, after forming a conductor pattern on the metal layer of a support substrate by pattern copper plating, and forming an insulation layer or an interlayer connection thereon, the support substrate containing support metal foil is physically peeled off, Furthermore, a wiring board is produced by the process of forming a fine conductor pattern by removing the metal layer exposed after this peeling by etching. For this reason, a conductor pattern will not be formed and a wiring board will not be completed unless a part which turns into a wiring board finally becomes from a support metal foil, but in this case, when the completed wiring board is thin and low rigidity, in a mounting process, Warping may occur due to heating or weighting. Such warpage is a factor of lowering the mounting yield, and consequently, the possibility of causing an increase in waste is considered.

본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 지지체 금속박 부착 복합 금속층을 이용하는 것에 의해, 한 장의 지지체 금속박 부착 복합 금속층에 의해 복수의 배선판을 제조하는 것이 가능하게 되는 것, 도체 패턴 형성 공정이나 실장 공정에서의 수율 향상을 도모하는 것이 가능하게 됨으로써, 배선판이나 반도체 패키지의 제조할 때에 생기는 폐기물을 감소시켜, 지구 환경에 의한 바람직한 지지체 금속박 부착 복합 금속층, 이를 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법을 제공하는 것을 목적으로 한다.This invention is made | formed in view of the said problem, and by using a composite metal layer with a support metal foil, it becomes possible to manufacture a some wiring board with the composite metal layer with a support metal foil, a conductor pattern formation process, and a mounting process It is possible to improve the yield in the present invention, thereby reducing the waste generated during the manufacture of the wiring board and the semiconductor package, and the preferred metal metal layer with a support metal foil according to the global environment, the wiring board using the same and a manufacturing method thereof, and the semiconductor using the wiring board It is intended to provide a method of manufacturing a package.

본 발명은, 이하에 관한 것이다.The present invention relates to the following.

(1) 지지체 금속박인 최하층 금속층과 2층 이상의 금속층으로 이루어지는 복수의 금속층이, 이웃하는 금속층 사이에 박리층을 개재하여 적층되어 이루어지는 지지체 금속박 부착 복합 금속층으로서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.(1) A composite metal layer with a support metal foil, in which a plurality of metal layers composed of a lowermost metal layer and two or more metal layers, which are support metal foils, are laminated between adjacent metal layers via a peeling layer, between a lowermost metal layer and a metal layer of an uppermost layer. The peeling strength between each metal layer A located and the adjacent metal layer B through the peeling layer of the upper surface adjoins the metal layer C adjacent through the metal layer A and the peeling layer of the lower surface. The composite metal layer with a support metal foil characterized by being smaller than the peeling strength between and).

(2) 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도, 5N/m에서 20N/m 작은 것을 특징으로 하는 (1)에 기재된 지지체 금속박 부착 복합 금속층.(2) The peeling strength between each metal layer (A) located between the lowest metal layer and the metal layer of the uppermost layer, and the adjacent metal layer (B) via the peeling layer on the upper surface thereof, the metal layer (A), The composite metal layer with a support metal foil as described in (1) characterized by being 20 N / m smaller than 5 N / m from peeling strength between adjacent metal layers (C) through the peeling layer of the lower surface.

(3) 박리층을 개재하여 인접하는 2개의 금속층 사이의 박리 강도의 300℃에서 5시간 가열한 전후의 변화율이 25% 이하인 것을 특징으로 하는 (1) 또는 (2)에 기재된 지지체 금속박 부착 복합 금속층.(3) The composite metal layer with support metal foil as described in (1) or (2) characterized by the change rate before and after heating at 300 degreeC for 5 hours of the peeling strength between two adjacent metal layers via a peeling layer. .

(4) (1)에서 (3) 중 어느 하나에 기재된 지지체 금속박 부착 복합 금속층의 최상층의 금속층 위에 패턴 도금을 행하고(a), 이 패턴 도금을 포함하는 금속층 위에 폴리이미드 전구체를 도포하고(b), 예비 건조와 큐어를 행하여 폴리이미드로 한 후(c), 이 금속층 부착 폴리이미드를 상기 최상층의 하층의 금속층으로부터 박리하고(d), 이 금속층 부착 폴리이미드에 남은 금속층을 제거하여 상기 패턴 도금을 폴리이미드로부터 노출시켜, 도체 패턴을 형성하고(e), 상기 금속층 부착 폴리이미드를 박리한 후에 남은 지지체 금속박 부착 복합 금속층의 최상층 표면에 대해서, 상기 (a)부터 (e)를 순차 반복하여, 복수 매의 배선판을 형성하는 것을 특징으로 하는 배선판의 제조방법.(4) Pattern plating is performed on the metal layer of the uppermost layer of the composite metal layer with a support metal foil as described in any one of (1)-(3) (a), and a polyimide precursor is apply | coated on the metal layer containing this pattern plating (b) After preliminary drying and curing to form a polyimide (c), the polyimide with the metal layer is peeled off from the metal layer under the uppermost layer (d), and the metal layer remaining on the polyimide with the metal layer is removed to form the pattern plating. (A) to (e) are sequentially repeated on the uppermost surface of the composite metal layer with a support metal foil remaining after the polyimide is exposed to form a conductor pattern (e) and the polyimide with the metal layer is peeled off. The wiring board manufacturing method characterized by forming the wiring board of a hawk.

(5) (1)에서 (3) 중 어느 하나에 기재된 지지체 금속박 부착 복합 금속층으로서, 지지체 금속박인 금속층(C), 금속층(C)에 박리층을 개재하여 인접하는 금속층(A), 및, 금속층(A)에 박리층을 개재하여 인접하는 금속층(B)을 가지는 지지체 금속박 부착 복합 금속층의 지지체 금속박측과 기재를 적층하여 지지 기판을 형성하는 공정과, 금속층(B)과 금속층(A)과의 사이의 박리층과 함께, 상기 금속층(A)의 표면으로부터 금속층(B)을 박리하는 공정과, 상기 지지 기판에 남은 금속층(A) 위에 패턴 도금을 행하는 공정과, 상기 패턴 도금을 포함하는 금속층(A) 위에 절연층과 배선층을 형성하여, 지지 기판 부착 배선판을 형성하는 공정을 가지는 배선판의 제조방법.(5) The composite metal layer with a support metal foil according to any one of (1) to (3), wherein the metal layer (A) adjacent to the metal layer (C), which is the support metal foil, and the metal layer (C), via a release layer, and the metal layer Laminating the support metal foil side and the base material of the composite metal layer with a support metal foil having a metal layer (B) adjacent thereto via a release layer (A) to form a support substrate, and the metal layer (B) and the metal layer (A) A process of peeling a metal layer (B) from the surface of the said metal layer (A) with the peeling layer in between, the process of performing pattern plating on the metal layer (A) which remained on the said support substrate, and the metal layer containing the said pattern plating ( A) The manufacturing method of the wiring board which has the process of forming an insulating layer and wiring layer on it, and forming the wiring board with a support substrate.

(6) (5)에 기재된 배선판의 제조방법에 있어서, 지지 기판 부착 배선판을 형성하는 공정 후, 최상층의 배선층에 예비 땜납을 형성하는 공정을 더 가지는 것을 특징으로 하는 배선판의 제조방법.(6) The method for manufacturing a wiring board according to (5), further comprising the step of forming a preliminary solder on the wiring layer on the uppermost layer after the step of forming the wiring board with the supporting substrate.

(7) (5) 또는 (6)에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판.(7) The wiring board with a support substrate manufactured by the manufacturing method of the wiring board as described in (5) or (6).

(8) (5) 또는 (6)에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판에 반도체소자를 탑재하여 봉지하고, 지지 기판 부착 반도체 패키지를 형성하는 공정과, 상기 지지 기판 부착 반도체 패키지로부터, 지지 기판의 금속층(A)을 반도체 패키지 측에 남겨서, 금속층(A)과 금속층(C)과의 사이의 박리층과 함께 지지 기판을 박리하는 공정과, 상기 반도체 패키지측에 남은 금속층(A)을 제거하여 패턴 도금을 절연층의 표면에 노출시켜, 도체 패턴을 형성하는 공정을 가지는 반도체 패키지의 제조방법.(8) a step of mounting and sealing a semiconductor element on a wiring board with a supporting substrate manufactured by the method for manufacturing a wiring board according to (5) or (6), and forming a semiconductor package with a supporting substrate; From the step of leaving the metal layer (A) of the support substrate on the semiconductor package side, and peeling the support substrate together with the peeling layer between the metal layer (A) and the metal layer (C), and the metal layer (A) remaining on the semiconductor package side. A method of manufacturing a semiconductor package, which has a step of forming a conductor pattern by exposing the pattern plating to the surface of the insulating layer by removing the layer).

발명을 실시하기Carrying out the invention 위한 형태 Form for

본 발명의 지지체 금속박 부착 복합 금속층에 이용하는 박리층은, 배선판 제조 공정의 열이력으로 박리 강도가 변화하지 않는 것이 요구되기 때문에, 벤조트리아졸 등의 유기물은 물론, 일반적인 크롬 등을 이용한 무기물도 이용할 수 없고, 몰리브덴이나 텅스텐 등의 금속과 이들의 산화물을 그 조성(組成)을 경사적으로 변화시켜 분포시킨 특수한 박리층이 바람직하게 이용된다. 하나의 박리층 중의 산화물이 많은 층이 박리 기능을 발현하고, 금속이 많은 층이 동의 확산을 방지하여 박리 강도를 안정시킨다. 또한, 조성이 경사적으로 변화함으로써, 열팽창 계수의 부정합 등을 완화하여, 박리 강도의 안정에 기여한다. 박리층의 두께는, 50nm에서 40nm가 바람직하다.Since the peeling layer used for the composite metal layer with a support metal foil of this invention does not require peeling strength to change with the thermal history of a wiring board manufacturing process, it can use not only organic substances, such as benzotriazole, but also inorganic substances using general chromium etc. A special release layer in which metals such as molybdenum and tungsten and their oxides are distributed by changing the composition in an oblique manner is preferably used. The oxide-rich layer in one release layer exhibits a peeling function, and the metal-rich layer prevents diffusion of copper to stabilize the peel strength. In addition, by changing the composition obliquely, misalignment of the thermal expansion coefficient or the like is alleviated, thereby contributing to the stabilization of the peel strength. The thickness of the release layer is preferably 50 nm to 40 nm.

지지체 금속박으로서는, 두께 12㎛에서 105㎛의 동박이 바람직하고, 두께 35㎛에서 70㎛의 동박이 특히 바람직하다. 동박으로서는 전해동박, 압연 동박 중 어느 것이어도 된다. 최하층 금속층인 지지체 금속박 이외의 금속층(이하, 간단히 금속층이라고 부르기도 한다.)으로서는 두께 1㎛에서 5㎛의 동층이 바람직하고, 두께 3㎛에서 5㎛의 동층이 특히 바람직하다. 동층이 두꺼우면 에칭에 장시간을 필요로 하며, 또한, 불균일이 되기 쉽기 때문에 부분적으로 랜드가 에칭되어, 전체적인 평탄함이 없어질 우려가 있다.As support metal foil, copper foil of 105 micrometers is preferable at thickness of 12 micrometers, and copper foil of 70 micrometers is especially preferable at thickness of 35 micrometers. As copper foil, any of electrolytic copper foil and rolled copper foil may be sufficient. As metal layers other than support metal foil which is a lowermost metal layer (henceforth a metal layer hereafter), the copper layer of 1 micrometer-5 micrometers in thickness is preferable, and the copper layer of 3 micrometers-5 micrometers in thickness is especially preferable. If the copper layer is thick, etching is required for a long time, and since it is easy to be uneven, there is a fear that the land is partially etched and the overall flatness is lost.

본 발명의 지지체 금속박 부착 복합 금속층에는, 특히 내열성 처리 등을 행할 필요는 없지만, 최상층의 금속층에만 보관시 표면 열화를 방지하기 위한 안정화 처리를 행하는 것이 바람직하다. 이와 같은 처리로서는, 유기물에 의한 방수 처리나 크로메이트 처리가 있다.The composite metal layer with the support metal foil of the present invention does not need to be subjected to particularly heat resistance treatment, but it is preferable to perform a stabilization treatment for preventing surface deterioration during storage only in the uppermost metal layer. As such a treatment, there exists a waterproofing process and the chromate treatment by organic substance.

최하층 금속층과 최상층의 금속층의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층과 B의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작고, 그 차이가 초기의 박리 강도에 있어서 5N/m에서 20N/m인 것이 바람직하다. 차이가 작으면 안정하여 순차로 박리할 수 없고, 크면 박리가 곤란하게 된다. 또한, 박리층을 개재하여 인접하는 2개의 금속층 사이의 박리 강도의 300℃에서 5시간 가열한 전후의 변화율이 25% 이하인 것이 바람직하다.The peel strength between the metal layer (A) located between the lowest metal layer and the metal layer of the uppermost layer, and the adjacent metal layer and B via the peeling layer of the upper surface is the metal layer (A) and the peeling layer of the lower surface. It is preferable that it is smaller than peeling strength between metal layer (C) which adjoins through, and the difference is 5N / m to 20N / m in initial peeling strength. If the difference is small, it is stable and cannot be peeled off in sequence, and if it is large, peeling becomes difficult. Moreover, it is preferable that the rate of change before and after heating at 300 degreeC of peeling strength between two adjacent metal layers through a peeling layer for 5 hours is 25% or less.

본 발명의 지지체 금속박 부착 복합 금속층을 이용한 배선판의 제조방법의 일례에 관하여 설명한다. 우선, 지지체 금속박 위에 금속 산화물층 및 금속층의 형성을 소정 회수 행한 후, 최상층에만 크로메이트 처리를 행한다. 이와 같이 하여 형성한 지지체 금속박 부착 복합 금속층의 최상층 표면에 패턴 도금을 행한 후(a), 황산으로 세정, 표면의 수분을 제거하여, 폴리이미드 전구체를 두께 50㎛로 도포하고(b), 예비 건조 후에 300℃에서 2시간 큐어하여, 폴리이미드로 한다(c). 뒤이어, 이 금속층 부착 폴리이미드를 하층의 금속층으로부터 박리하고(d), 이 금속층 부착 폴리이미드에 남은 금속층을 에칭하여 앞에서 행한 패턴 도금을 폴리이미드로부터 노출시켜, 도체 패턴을 형성한다(e). 다음에, 금속층 부착 폴리이미드를 박리한 후에 남은 지지체 금속박 부착 복합 금속층의 최상층 표면에 대해서, 상기 (a)부터 (e)를 순차 반복하여, 복수매의 배선판을 형성한다.An example of the manufacturing method of the wiring board using the composite metal layer with support metal foil of this invention is demonstrated. First, the metal oxide layer and the metal layer are formed on the support metal foil a predetermined number of times, and then the chromate treatment is performed only on the uppermost layer. After pattern plating is performed on the uppermost surface of the composite metal layer with a support metal foil formed in this way (a), it is washed with sulfuric acid and water is removed from the surface, and the polyimide precursor is applied to a thickness of 50 µm (b), followed by preliminary drying. Then, the mixture was cured at 300 ° C. for 2 hours to obtain polyimide (c). Subsequently, this polyimide with a metal layer is peeled from the lower metal layer (d), the metal layer remaining in this polyimide with a metal layer is etched, and the pattern plating performed previously is exposed from a polyimide, and a conductor pattern is formed (e). Next, said (a)-(e) are repeated one by one with respect to the uppermost surface of the composite metal layer with support metal foil remaining after peeling polyimide with a metal layer, and several wiring board is formed.

본 발명의 배선판 및 반도체 패키지의 제조방법의 다른 예에 관하여, 도 1~도 8을 이용하여 이하에 설명한다.Other examples of the manufacturing method of the wiring board and the semiconductor package of the present invention will be described below with reference to FIGS. 1 to 8.

우선, 도 1에 나타낸 바와 같이, 지지체 금속박(또는 금속층(C)이라고 하는 경우가 있다.)(12)과 박리층(14)과 금속층(A11)과 박리층(13)과 금속층(B10)을, 이 순서로 하측으로부터 적층한 지지체 금속박 부착 복합 금속층(9)을 준비한다.First, as shown in FIG. 1, support metal foil (or metal layer (C) may be called) 12, peeling layer 14, metal layer A11, peeling layer 13, and metal layer B10 The composite metal layer 9 with support metal foil laminated | stacked from this side in this order is prepared.

금속층(B)은, 금속층(A11)의 표면(금속층(B10)과의 계면)을 보호하기 위한 것이고, 금속층(A11)과의 계면에서 물리적으로 박리 가능으로 된다. 또한, 금속층(B10)과 금속층(A11)과의 계면에는, 계면에서의 박리 강도를 안정화하기 위한 박리층(13)이 설치된다. 박리층으로서는, 절연층과 도체층을 적층할 때의 가열ㆍ가압을 복수회 행하여도 박리 강도가 안정화하고 있는 것이 바람직하다. 이와 같은 박리층(13)으로서는, 특허문헌 3 및 4에 개시되어 있는 바와 같은, Ni 및 W의 금속 산화물 또는 Ni 및 Mo의 금속 산화물을 함유하는 것이나, Cu-Ni-Mo합금으로 이루어진 것 등을 들 수 있다. 또, 이 박리층(13)은, 금속층(B10)을 금속층(A11)과의 계면에서 물리적으로 박리할 때에는, 금속층(B10)측에 부착한 상태로 박리하여, 금속층(A11)의 표면에는 잔류하지 않는 것이 바람직하다.The metal layer B is for protecting the surface (interface with the metal layer B10) of the metal layer A11, and becomes physically peelable at the interface with the metal layer A11. At the interface between the metal layer B10 and the metal layer A11, a release layer 13 for stabilizing the peel strength at the interface is provided. As a peeling layer, even if heating and pressurization at the time of laminating | stacking an insulating layer and a conductor layer are preferable, it is preferable that peeling strength is stabilized. As such a peeling layer 13, what contains Ni and W metal oxide or Ni and Mo metal oxide, what consists of Cu-Ni-Mo alloy, etc. which are disclosed by patent documents 3 and 4 are mentioned. Can be mentioned. Moreover, when this peeling layer 13 physically peels the metal layer B10 at the interface with the metal layer A11, it peels in the state which adhered to the metal layer B10 side, and remains on the surface of the metal layer A11. It is desirable not to.

금속층(A11)은, 금속층(10)을 박리한 후의 표면에 패턴 도금(18)을 행하기 위해서 전류를 공급하는 급전층으로 되는 것이고, 금속층(B10)과의 계면 및 지지체 금속박(또는 금속층(C))(12)과의 계면에서 물리적으로 박리 가능으로 된다. 후술하는 바와 같이 도체 패턴(2)을 형성할 때(도 8(16))에는 에칭으로 제거되므로, 에칭량의 격차를 극력 저감하여 고정밀도의 미세 회로를 형성하기 위해서는 1㎛~5㎛의 극박(極薄) 금속박이 바람직하고, 3㎛~5㎛가 특히 바람직하다. 또한, 금속층(B10)과의 계면 및 지지체 금속박(또는 금속층(C))(12)과의 계면에는, 계면에서의 박리 강도를 안정화하기 위하여, 상술한 바와 같은 박리층(13, 14)이 설치된다.The metal layer A11 becomes a power supply layer which supplies an electric current in order to perform pattern plating 18 on the surface after peeling the metal layer 10, and interfaces with the metal layer B10, and support metal foil (or metal layer C) It becomes possible to peel physically at the interface with ()) 12. When forming the conductor pattern 2 (FIG. 8 (16)) as described later, since the etching pattern is removed, in order to reduce the gap of the etching amount as much as possible and to form a high-precision microcircuit, the ultra-thin of 1 μm to 5 μm (Iii) Metal foil is preferable and 3 micrometers-5 micrometers are especially preferable. In addition, at the interface with the metal layer (B10) and the support metal foil (or metal layer (C)) 12, the above-described release layers 13 and 14 are provided in order to stabilize the peel strength at the interface. do.

지지체 금속박(또는 금속층(C))(12)은, 지지체 금속박 부착 복합 금속층(9)을 기재(16)와 적층하여 지지 기판(17)을 작성할 때에, 기재(16)와 적층되는 측에 배치하는 것이고, 금속층(A11)과의 계면에서 물리적으로 박리 가능으로 된다. 기재(16)와 적층될 때에, 기재(16)와의 접착성을 가지고 있으면 특별히 재질이나 두께는 묻지 않지만, 범용성이나 취급성의 점에서, 재질로서는 동박이나 알루미늄박이 바람직하고, 두께로서는 12㎛~105㎛가 바람직하고, 35㎛~70㎛가 특히 바람직하다. 또한, 금속층(A11)과의 계면에는, 계면에서의 박리 강도를 안정화하기 위해서, 상술한 바와 같은 박리층(14)이 설치된다.The support metal foil (or metal layer (C)) 12 is disposed on the side laminated with the base 16 when the composite metal layer 9 with the support metal foil is laminated with the base 16 to form the support substrate 17. It is possible to peel physically at the interface with the metal layer A11. When laminated | stacked with the base material 16, if it has adhesiveness with the base material 16, a material and thickness will not be specifically asked, In terms of versatility and handleability, copper foil and aluminum foil are preferable as a material, As thickness, it is 12 micrometers-105 micrometers. Is preferable and 35 micrometers-70 micrometers are especially preferable. In addition, the peeling layer 14 as mentioned above is provided in the interface with the metal layer A11 in order to stabilize peeling strength in an interface.

지지체 금속박 부착 복합 금속층(9)으로서는, 3층 이상의 금속층(예를 들면, 상술한 바와 같이, 금속층(B10)과 금속층(A11)과 지지체 금속박(또는 금속층(C)) (12)을 갖고, 적어도 2개소의 계면(예를 들면, 상술한 바와 같이, 금속층(B10)과 금속층(A11)과의 계면 및 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면)이 물리적으로 박리 가능한 것을 이용한다. 지지체 금속박 부착 복합 금속층(9)의 지지체 금속박(또는 금속층(C))(12)측에 기재(16)를 적층하여 지지 기판(17)을 형성하는 공정의 때에는, 금속층(B10)의 표면에 수지가루 등의 이물이 부착하는 경우가 있지만, 이와 같은 이물이 부착했다고 하더라도, 금속층(B10)을 금속층(A11)과의 계면에서 물리적으로 박리함으로써, 수지가루 등의 이물의 영향이 없는 금속층(A11)의 표면이 형성되므로, 고품질인 금속박 표면을 확보할 수 있다. 따라서, 금속층(A11)을 급전층으로서 사용하여 패턴 도금(18)을 행하는 경우에도, 결함의 발생을 억제할 수 있으므로, 수율의 향상을 도모하는 것이 가능하게 된다.As the composite metal layer 9 with a support metal foil, it has three or more metal layers (for example, metal layer B10, metal layer A11, support metal foil (or metal layer (C)) 12, as above-mentioned), and at least Two interfaces (for example, as described above, the interface between the metal layer B10 and the metal layer A11 and the interface between the metal layer A11 and the support metal foil (or metal layer (C)) 12 physically) In the case of the process of laminating | stacking the base material 16 on the support metal foil (or metal layer (C)) 12 side of the composite metal layer 9 with support metal foil 9, and forming the support substrate 17, a metal layer B10 is used. Although foreign matters such as resin powder may adhere to the surface of), even if such foreign matters adhere, the effect of foreign substances such as resin powder may be caused by physically peeling the metal layer B10 at the interface with the metal layer A11. Since the surface of the metal layer A11 is absent, high-quality metal It is possible to ensure the surface. Therefore, even in the case of performing the plating metal layer pattern (18) using as a power supply layer (A11), it is possible to suppress the occurrence of defects, it is possible to improve the yield.

이하의 도 2~도 8에서는, 도 1과 동일하게, 금속층(B10)과 금속층(A11)과의 사이에는 박리층(13)을, 금속층(A11)과 금속층(C12)과의 사이에 박리층(14)을 설치하고 있지만, 도시를 생략한다. 다음에, 도 2(1)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 지지체 금속박(또는 금속층(C))(12)측과 기재(16)를 적층하여 지지 기판(17)을 형성한다. 기재(16)는, 지지체 금속박 부착 복합 금속층(9)과 적층 일체화하여 지지 기판(17)을 형성하는 것이고, 기재(16)로서는, 일반적으로 배선판의 절연층(3)으로서 사용되는 것을 이용할 수 있다. 또한, 지지체 금속박 부착 복합 금속층(9)과 기재(16)에 가하여, 금속박(15)을 적층 일체화해도 된다. 이와 같은 기재(16)로서, 유리 에폭시, 유리 폴리이미드 등을 들 수 있다. 지지 기판(17)은, 지지체 금속박 부착 복합 금속층(9)을 이용하여, 배선판을 제조할 때에 강성을 확보하는 것에 의해서, 작업성을 향상시키는 것, 및 핸들링시의 손상을 방지하여 수율을 향상시키는 것을 주된 역할로 하는 것이다. 이 때문에, 기재(16)로서는, 유리 섬유 등의 보강재를 가지는 것이 바람직하고, 예를 들면, 유리 에폭시, 유리 폴리이미드 등의 프리프레그를, 지지체 금속박 부착 복합 금속층(9)과 겹쳐서, 열프레스 등을 이용하여 가열ㆍ가압하여 적층 일체화함으로써 형성할 수 있다.In the following FIGS. 2 to 8, the release layer 13 is disposed between the metal layer B10 and the metal layer A11, and the release layer is disposed between the metal layer A11 and the metal layer C12, similarly to FIG. 1. Although 14 is provided, illustration is abbreviate | omitted. Next, as shown in Fig. 2 (1), the support metal foil (or metal layer (C)) 12 side of the composite metal layer with support metal foil 9 and the base material 16 are laminated to form the support substrate 17. do. The base material 16 is laminated | stacked and integrated with the composite metal layer 9 with support metal foil, and forms the support substrate 17. As the base material 16, what is generally used as the insulating layer 3 of a wiring board can be used. . In addition, the metal foil 15 may be laminated and integrated in addition to the composite metal layer 9 and the base material 16 with a support metal foil. As such a base material 16, glass epoxy, glass polyimide, etc. are mentioned. The support substrate 17 uses the composite metal layer 9 with a support metal foil to secure rigidity when manufacturing a wiring board, thereby improving workability and preventing damage during handling to improve yield. To play a major role. For this reason, it is preferable to have reinforcing materials, such as glass fiber, as the base material 16, For example, the prepreg, such as glass epoxy and glass polyimide, overlaps with the composite metal layer 9 with support metal foil, and a hot press etc. It can form by laminating | stacking and integrally by heating and pressurizing using it.

다음에, 도 2(2)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 금속층(B10)과 금속층(A11)과의 계면에서, 금속층(B10)을 물리적으로 박리한다. 금속층(B10)의 표면에는, 적층시에 기재(16)의 재료로 되는 프리프레그 등으로부터의 수지가루 등의 이물이 부착하는 경우가 있다. 이 때문에, 이 금속층(B10)을 이용하여 도체 패턴(2)을 형성하는 경우는, 표면에 부착한 수지가루 등의 이물에 의해서, 도체 패턴(2)에 단선이나 단락(短絡) 등의 결함이 생기는 경우가 있어, 수율의 저하로 연결될 가능성이 있다. 그러나, 이와 같이, 금속층(B10)을 박리하여 제거하는 것에 의해, 수지가루 등의 이물이 부착하고 있지 않은 금속층(A11)을 사용하여 도체 패턴을 형성할 수 있으므로, 회로 결함의 발생을 억제할 수 있어, 수율을 개선하는 것이 가능하게 된다. 또한, 금속층(B10)을 물리적으로 박리 가능하기 때문에, 금속층(B10)과 금속층(A11)과의 계면의 박리 강도를 조정함으로써, 박리 작업을 용이하게 행할 수 있다.Next, as shown in FIG. 2 (2), the metal layer B10 is physically peeled off at the interface between the metal layer B10 and the metal layer A11 of the composite metal layer 9 with the support metal foil. Foreign materials, such as resin powder from the prepreg etc. which become the material of the base material 16 at the time of lamination, may adhere to the surface of the metal layer B10. For this reason, when forming the conductor pattern 2 using this metal layer B10, defects, such as a disconnection and a short circuit, are formed in the conductor pattern 2 by the foreign material, such as resin powder which affixed on the surface. It may occur, and may lead to the fall of a yield. However, by peeling and removing the metal layer B10 in this manner, the conductor pattern can be formed using the metal layer A11 to which foreign substances such as resin powder are not attached, so that the occurrence of circuit defects can be suppressed. Therefore, it becomes possible to improve the yield. In addition, since the metal layer B10 can be physically peeled off, the peeling operation can be easily performed by adjusting the peel strength of the interface between the metal layer B10 and the metal layer A11.

여기에서, 지지체 금속박 부착 복합 금속층(9)은, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면의 박리 강도가, 금속층(B10)과 금속층(A11)과의 계면의 박리 강도보다도 크게 형성되는 것이 바람직하다. 이것에 의해, 금속층(B10)과 금속층(A11)과의 계면에서 물리적으로 박리할 때에, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)과의 계면이 동시에 박리하는 것을 억제할 수 있다. 박리 강도로서는, 가열하기 전의 초기에 있어서, 금속층(B10)과 금속층(A11)과의 계면에서는 2N/m~50N/m, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서는 10N/m~70N/m로 하고, 금속층(B10)와 금속층(A11)와의 계면의 박리 강도가, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면의 박리 강도보다도 5N/m~20N/m 작아지도록 하면, 제조 공정에서의 핸들링으로 박리하는 경우가 없고, 한편으로 박리할 때는 용이하고, 더구나 금속층(B10)을 박리할 때에, 금속층(A11)이 동시에 벗겨지는 것을 억제할 수 있으므로 작업성이 좋다.Here, the composite metal layer 9 with a support metal foil has a peel strength at the interface between the metal layer A11 and the support metal foil (or the metal layer C) 12 is larger than the peel strength at the interface between the metal layer B10 and the metal layer A11 Is preferably formed larger than the peel strength. Thereby, when physically peeling at the interface of the metal layer B10 and the metal layer A11, it can suppress that the interface of the metal layer A11 and support metal foil (or metal layer (C)) 12 peels simultaneously. Can be. As peeling strength, in the initial stage before a heating, in the interface of metal layer B10 and metal layer A11, 2N / m-50N / m, metal layer A11, and support metal foil (or metal layer (C)) 12 It is 10N / m-70N / m at an interface, and peeling strength of the interface of metal layer B10 and metal layer A11 is the peeling strength of the interface of metal layer A11 and support metal foil (or metal layer (C)) 12. When it becomes 5 N / m-20 N / m smaller than it, it does not peel by handling in a manufacturing process, On the other hand, it is easy at the time of peeling, Moreover, when peeling metal layer B10, the metal layer A11 peels off simultaneously. Since work can be suppressed, workability is good.

박리 강도의 조정은, 예를 들면, 특허문헌 3 및 4에 나타낸 바와 같이, 박리층으로 되는 금속 산화물이나 합금 도금층을 형성하기 위한 도금액 조성이나 조건을 조정하는 것에 의해 가능하게 된다.Adjustment of peeling strength becomes possible by adjusting the plating liquid composition and conditions for forming the metal oxide and alloy plating layer which become a peeling layer as shown, for example in patent documents 3 and 4, for example.

다음에, 도 2(3)에 나타낸 바와 같이, 지지 기판(17)에 남은 금속층(A11)상에 패턴 도금(18)을 행한다. 상술한 바와 같이, 금속층(A11)의 표면(금속층(B10)과의 계면)에는, 적층시에 사용하는 프리프레그 등으로부터의 수지가루 등의 이물은 부착하지 않기 때문에, 이것에 기인하는 회로 결함을 억제 가능하게 된다. 패턴 도금(18)은, 금속층(A11)상에, 도금 레지스트(도시하지 않는다.)를 형성한 후, 전기 도금을 이용하여 행할 수 있다. 도금 레지스트로서는, 배선판의 제조 프로세스에서 이용되는 감광성 레지스트를 사용할 수 있다. 전기 도금으로서는, 배선판의 제조 프로세스에서 이용되는 황산동 도금 등을 이용할 수 있다.Next, as shown in FIG. 2 (3), pattern plating 18 is performed on the metal layer A11 remaining on the support substrate 17. As described above, foreign matters such as resin powder from the prepreg and the like used at the time of lamination are not adhered to the surface of the metal layer A11 (interface with the metal layer B10). It becomes possible to suppress it. Pattern plating 18 can be performed using electroplating, after forming a plating resist (not shown) on metal layer A11. As a plating resist, the photosensitive resist used at the manufacturing process of a wiring board can be used. As electroplating, copper sulfate plating etc. which are used at the manufacturing process of a wiring board can be used.

다음에, 도 3(4)에 나타낸 바와 같이, 패턴 도금(18)을 포함한 금속층(A11)상에 절연층(3)을 적층하여 지지 기판 부착 배선판(22)을 형성한다. 이 때, 동시에 도체층(20)으로 되는 금속박을 적층해도 된다. 절연층(3)으로서는, 일반적으로 배선판의 절연층(3)으로서 사용되는 것을 이용할 수 있다. 이와 같은 절연층(3)으로서, 에폭시계 수지, 폴리이미드계 수지 등을 들 수 있고, 예를 들면, 에폭시계나 폴리이미드계의 접착 시트, 유리 에폭시나 유리 폴리이미드 등의 프리프레그를, 열프레스 등을 이용하여 가열ㆍ가압하여 적층 일체화 함으로써 형성할 수 있다.도체층(20)으로 되는 금속박으로서는, 배선판의 제조에서 이용되는 동박이 바람직하다.Next, as shown in FIG. 3 (4), the insulating layer 3 is laminated on the metal layer A11 containing the pattern plating 18, and the wiring board 22 with a support substrate is formed. At this time, you may laminate | stack the metal foil used as the conductor layer 20 simultaneously. As the insulating layer 3, what is generally used as the insulating layer 3 of a wiring board can be used. As such insulating layer 3, epoxy resin, polyimide resin, etc. are mentioned, For example, prepregs, such as an epoxy-type and polyimide-type adhesive sheet, glass epoxy, and glass polyimide, are hot-pressed. It can form by laminating | stacking and integrally heating and pressing using etc. As a metal foil used as the conductor layer 20, the copper foil used by manufacture of a wiring board is preferable.

다음에, 도 3(5), (6)에 나타낸 바와 같이, 층간 접속공(21)을 형성하고, 층간 접속(5)이나 배선층(6)을 형성해도 된다. 층간 접속(5)은, 예를 들면, 이른바 컨포멀(conformal) 공법을 이용하여 층간 접속공(21)을 형성한 후, 이 층간 접속공(21) 내를 도금함으로써 형성할 수 있다. 이 도금에는, 하지 도금으로서 박부(薄付) 무전해 동도금을 행한 후, 후부(厚付) 도금으로서 무전해 동도금이나 전기 동도금, 필드비어 도금 등을 이용할 수 있다. 에칭하는 도체층(20)의 두께를 얇게 하여 미세 회로를 형성하기 쉽게 하기 위해서는, 박부의 하지 도금 후, 도금 레지스트를 형성하여, 후부 도금을 전기 동도금이나 필드비어 도금으로 행하는 것이 바람직하다. 배선층(6)은, 예를 들면, 층간 접속공(21)에의 도금을 행한 후, 에칭에 의해서 불요 부분의 도체층(20)을 제거하는 것에 의해 형성할 수 있다.Next, as shown to FIG.3 (5), (6), the interlayer connection hole 21 may be formed and the interlayer connection 5 and the wiring layer 6 may be formed. The interlayer connection 5 can be formed by, for example, plating the inside of the interlayer connection hole 21 after forming the interlayer connection hole 21 using a so-called conformal method. For this plating, after plating thin electroless copper plating is performed as base plating, electroless copper plating, electroplating copper plating, field-bearing plating, etc. can be used as backside plating. In order to reduce the thickness of the conductor layer 20 to be etched and to easily form a microcircuit, it is preferable to form a plating resist after the base plating of the thin film, and to perform the back plating by electroplating or field via plating. The wiring layer 6 can be formed by, for example, plating the interlayer connecting holes 21 by removing the conductor layer 20 in the unnecessary portion by etching.

다음에, 도 4(7), (8) 및 도 5(9), (10)에 나타낸 바와 같이, 배선층(6)이나 층간 접속(5)의 위에, 절연층(3), 도체층(20), 패턴 도금(18)을 더 형성하고, 도 3(5), (6)의 때와 동일하게 하여, 소망한 층 수로 되도록, 배선층(6)이나 층간 접속(5)을 형성할 수도 있다. 이와 같이 하여 지지 기판 부착 배선판(22)을 형성함으로써, 지지 기판(17)이 강성을 확보하기 때문에, 작업성을 향상시켜, 핸들링시의 손상을 방지하여 수율을 향상시키는 것이 가능하게 된다.Next, as shown in Figs. 4 (7), (8) and 5 (9), (10), the insulating layer 3 and the conductor layer 20 on the wiring layer 6 and the interlayer connection 5. ), The pattern plating 18 is further formed, and the wiring layer 6 and the interlayer connection 5 can be formed so that it may become a desired number of layers similarly to the time of FIG. 3 (5), (6). By forming the wiring board 22 with the supporting substrate in this way, since the supporting substrate 17 ensures rigidity, it is possible to improve the workability, to prevent damage during handling, and to improve the yield.

다음에, 도 6(11), (12)에 나타낸 바와 같이, 배선층(6)을 형성한 후, 필요에 따라서 소망한 개소에 솔더 레지스트(4)나 보호 도금(8)을 형성한다. 보호 도금(8)으로서는, 배선판의 접속 단자의 보호 도금(8)으로서 이용되는 니켈 도금과 금 도금이 바람직하다.Next, as shown in Figs. 6 (11) and (12), after the wiring layer 6 is formed, the solder resist 4 or the protective plating 8 is formed at a desired location as necessary. As protective plating 8, nickel plating and gold plating which are used as protective plating 8 of the connection terminal of a wiring board are preferable.

다음에, 도 7(13)에 나타낸 바와 같이, 필요에 따라서 다시 상층의 배선층의 소망한 위치에, 예비 땜납(19)을 형성해도 된다. 예비 땜납(19)은, 땜납 페이스트를 인쇄하여 리플로우하는 방법 등에 의해서 형성할 수 있다. 이와 같이, 지지 기판 부착 배선판(22)의 상태에서, 예비 땜납의 형성을 행함으로써, 배선판 단독으로는, 땜납 리플로우시의 가열에서 휨이나 변형이 생기기 쉬운 경우에서도, 휨이나 변형을 억제 가능하게 되어, 실장시의 수율이 향상한다. 또한, 예비 땜납(19)을 배선판측에 설치함으로써, 반도체소자(7)를 실장하는 공정에서의 땜납 부여 공정을 생략할 수 있어, 공정수 저감이 가능하게 된다.Next, as shown in Fig. 7 (13), if necessary, the preliminary solder 19 may be formed again at a desired position of the upper wiring layer. The preliminary solder 19 can be formed by a method of printing and reflowing a solder paste. Thus, by forming preliminary solder in the state of the wiring board 22 with a support substrate, even if it is easy to produce warpage and a deformation | transformation in the heating at the time of solder reflow, wiring board alone can suppress curvature and a deformation | transformation. The yield at the time of mounting improves. In addition, by providing the preliminary solder 19 on the wiring board side, the solder applying step in the step of mounting the semiconductor element 7 can be omitted, and the number of steps can be reduced.

다음에, 도 7(14)에 나타낸 바와 같이, 반도체소자(7)의 탑재(25는 범프) 및 봉지 수지(23)에 의한 봉지를 행하여, 지지 기판 부착 반도체 패키지(24)를 형성한다. 이와 같이, 지지 기판 부착 배선판(22)을 이용하여, 지지 기판(17)을 설치한 그대로 반도체소자(7)의 탑재나 봉지를 행함으로써, 배선판이 얇고 강성을 가지지 않는 경우나, 휨ㆍ변형을 일으키기 쉬운 경우에서도, 지지 기판(17)이 강성을 확보하여, 휨ㆍ변형을 억제하므로, 실장 수율이 개선된다.Next, as shown in FIG. 7 (14), the semiconductor device 7 is mounted (bump 25) and encapsulated by the sealing resin 23 to form a semiconductor package 24 with a supporting substrate. In this way, by mounting or encapsulating the semiconductor element 7 using the support board 17 with the support board as the support board 17 is installed, the wiring board is thin and does not have rigidity, and warpage and deformation are performed. Even when it is easy to produce, since the support substrate 17 ensures rigidity and suppresses warpage and deformation, the mounting yield is improved.

다음에, 도 8(15)에 나타낸 바와 같이, 지지 기판 부착 반도체 패키지(24)에 있어서, 지지체 금속박 부착 복합 금속층(9)의 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서, 반도체 패키지(26)를 금속층(A11)과 함께 지지 기판(17)으로부터 물리적으로 박리하여 분리한다. 즉, 지지 기판 부착 반도체 패키지(24)로부터, 지지 기판(17)의 금속층(A11)을 반도체 패키지(26)측에 남겨서, 금속층(A11)과 금속층(C12)과의 사이의 박리층(14)과 함께 지지 기판(17)을 박리한다.Next, as shown in Fig. 8 (15), in the semiconductor package 24 with the supporting substrate, the metal layer A11 and the support metal foil (or metal layer (C)) 12 of the composite metal layer 9 with the support metal foil (12). At the interface with the semiconductor package 26, the semiconductor package 26 is physically peeled off from the supporting substrate 17 together with the metal layer A11. That is, from the semiconductor package 24 with a support substrate, the metal layer A11 of the support substrate 17 is left to the semiconductor package 26 side, and the peeling layer 14 between the metal layer A11 and the metal layer C12 is carried out. The support substrate 17 is peeled off together.

다음에, 도 8(16)에 나타낸 바와 같이, 분리한 반도체 패키지(26)의 저면에 남은 금속층(A11)을 에칭 등에 의해 제거하여, 상기 패턴 도금(18)을 상기 절연층(3)의 표면에 노출시켜, 도체 패턴(2)을 형성한다. 이것에 의해, 도체 패턴(2)을 형성할 때에, 도체 패턴(2)의 측면이 에칭에 의해서 침식되지 않기 때문에, 언더 컷이 생기지 않으므로, 미세한 도체 패턴(2)를 형성할 수 있다. 또한, 본 발명에서 형성되는 도체 패턴(2)은, 절연층(3)에 매립된 상태로 되기 때문에, 도체 패턴(2)의 저면 뿐만 아니라, 양측의 측면도 절연층(3)과 밀착하고 있기 때문에, 미세 회로이어도, 충분한 밀착성을 확보할 수 있다. 더욱이, 금속층(A11)으로서 두께 1㎛~5㎛의 극박 동박을 이용한 경우는, 근소한 에칭량에서도 금속층(A11)을 제거할 수 있기 때문에, 절연층(3)에 매립되고, 절연층(3)으로부터 노출한 도체 패턴(2)의 표면은 평탄하고, 접속 신뢰성을 확보할 수 있어, 접속 단자로서 이용되는데도 적합하다.Next, as shown in FIG. 8 (16), the metal layer A11 remaining on the bottom surface of the separated semiconductor package 26 is removed by etching or the like, so that the pattern plating 18 is removed from the surface of the insulating layer 3. Is exposed to form a conductor pattern (2). Thereby, when forming the conductor pattern 2, since the side surface of the conductor pattern 2 is not eroded by etching, since an undercut does not occur, the fine conductor pattern 2 can be formed. In addition, since the conductor pattern 2 formed in the present invention is embedded in the insulating layer 3, not only the bottom surface of the conductor pattern 2 but also the side surfaces on both sides are in close contact with the insulating layer 3. Even in a fine circuit, sufficient adhesiveness can be ensured. Moreover, when the ultra-thin copper foil with a thickness of 1 micrometer-5 micrometers is used as the metal layer A11, since the metal layer A11 can be removed even with a slight etching amount, it is embedded in the insulating layer 3, and the insulating layer 3 The surface of the conductor pattern 2 exposed from the surface is flat, and connection reliability can be ensured, and it is also suitable to be used as a connection terminal.

본 발명의 지지체 금속박 부착 복합 금속층을 이용함으로써, 한 장의 지지체 금속박 부착 복합 금속층에 의해 복수의 배선판을 제조하는 것이 가능하게 되는 것 및 도체 패턴 형성 공정이나 실장 공정에서의 수율 향상을 도모하는 것이 가능하게 되는 것에 의해, 배선판이나 반도체 패키지의 제조할 때에 생기는 폐기물을 감소시켜, 지구 환경에 있어서 바람직한 지지체 금속박 부착 복합 금속층, 이를 이용한 배선판과 그 제조방법, 이 배선판을 이용한 반도체 패키지의 제조방법을 제공할 수 있다.By using the composite metal layer with a support metal foil of this invention, it becomes possible to manufacture several wiring board with the composite metal layer with a support metal foil, and it is possible to aim at the yield improvement in a conductor pattern formation process and a mounting process. By reducing the waste generated in the manufacture of the wiring board and the semiconductor package, a composite metal layer with a support metal foil suitable for the global environment, a wiring board using the same, a manufacturing method thereof, and a manufacturing method of the semiconductor package using the wiring board can be provided. have.

도 1은, 본 발명의 지지체 금속박 부착 복합 금속층의 단면도이다.
도 2는, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 3은, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 4는, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 5는, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 6은, 본 발명의 배선판의 제조방법의 일부를 나타내는 플로우도이다.
도 7은, 본 발명의 배선판 및 반도체 패키지의 제조방법의 일부를 나타내는 플로우도이다.
도 8은, 본 발명의 반도체 패키지의 제조방법의 일부를 나타내는 플로우도이다.
1 is a cross-sectional view of a composite metal layer with a support metal foil of the present invention.
2 is a flowchart showing a part of the manufacturing method of the wiring board of the present invention.
3 is a flowchart showing a part of the manufacturing method of the wiring board of the present invention.
4 is a flowchart showing a part of the manufacturing method of the wiring board of the present invention.
5 is a flowchart showing a part of the manufacturing method of the wiring board of the present invention.
6 is a flowchart showing a part of the manufacturing method of the wiring board of the present invention.
7 is a flowchart showing a part of the manufacturing method of the wiring board and the semiconductor package of the present invention.
8 is a flowchart showing a part of the manufacturing method of the semiconductor package of the present invention.

실시예Example

이하, 본 발명을 실시예에 의해서 구체적으로 설명하지만, 본 발명은 이들의 실시예로 한정되는 것은 아니다.Hereinafter, although an Example demonstrates this invention concretely, this invention is not limited to these Examples.

1. 지지체 금속박 부착 복합 금속층의 제조1. Preparation of the composite metal layer with the support metal foil

지지체 금속박으로서는 두께 18㎛의 전해동박을 이용하고, 전처리로서 황산 30g/L로 산세정을 행하고, 다음에 광택면의 표면에 박리층을 형성한다(Ni 30g/L, Mo 3.Og/L, 시트르산 30g/L)의 조성을 가지는 욕(浴)에서 금속 산화물층을 형성시킨다. 또 금속 산화물량의 조정은 전류에서 행한다.As the support metal foil, an electrolytic copper foil having a thickness of 18 µm was used, which was pickled with 30 g / L sulfuric acid as a pretreatment, and then a peeling layer was formed on the surface of the glossy surface (Ni 30 g / L, Mo 3.Og / L, citric acid). The metal oxide layer is formed in a bath having a composition of 30 g / L). In addition, the amount of metal oxide is adjusted by current.

다음에 금속층이지만(황산동 200g/L, 황산 100g/L)의 욕에서, 전해 도금을 행하여 5㎛까지 도금을 실시했다.Next, in a bath of a metal layer (copper sulfate 200 g / L, sulfuric acid 100 g / L), electrolytic plating was performed and plating was performed up to 5 µm.

금속 산화물층 및 금속층의 형성을 소정 회수 행한 후, 최상층에만 크로메이트 처리를 행했다. 얻어진 지지체 금속박 부착 복합 금속층의, 금속층 마다의 박리 강도를 측정했다. 또한, 이 지지체 금속박 부착 복합 금속층을 300℃에서 5시간 가열하고, 층 마다 박리 강도를 측정하여, 그 변화율을 구했다. 또, 박리 강도의 조정은, 금속 산화물층의 두께로 행했다. 박리 강도의 측정 결과를 표 1에 나타냈다.After the predetermined number of times of formation of the metal oxide layer and the metal layer, the chromate treatment was performed only on the uppermost layer. The peeling strength for every metal layer of the obtained composite metal layer with support metal foil was measured. Moreover, this composite metal layer with a support metal foil was heated at 300 degreeC for 5 hours, peeling strength was measured for every layer, and the change rate was calculated | required. Moreover, adjustment of peeling strength was performed by the thickness of a metal oxide layer. Table 1 shows the measurement results of the peel strength.

표 1에 나타낸 지지체 금속박 부착 복합 금속층(A) 및 B는, 구체적으로는 이하의 (실시예 1) 및 (실시예 2)와 같이 하여 제조했다.The composite metal layers (A) and B with a support metal foil shown in Table 1 were specifically manufactured as follows (Example 1) and (Example 2).

(실시예 1)(Example 1)

지지체 금속박 부착 복합 금속층(A)의 제조Preparation of the composite metal layer (A) with a support metal foil

(1) 지지체 금속박으로서 두께 18㎛의 전해동박을 이용하여, 황산 30g/L에 60초 침지하여 산세정 후에 유수로 30초간 수세를 행했다.(1) The support metal foil was immersed in 30 g / L of sulfuric acid for 30 seconds using an electrolytic copper foil having a thickness of 18 µm, and washed with water for 30 seconds after washing with acid.

(2) 세정한 전해동박을 음극으로 히야, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 황산니켈 6수화물 30g/L, 몰리브덴산나트륨 2수화물 3.Og/L, 시트르산3나트륨 2수화물 30g/L, pH6.0, 액 온도 30℃의 욕에서 전해동박의 광택면에 전류 밀도 20A/dm2로 5초간 전해 처리하여, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 1을 형성했다.(2) 30 g / L of nickel sulfate hexahydrate, 30 g / L of sodium molybdate dihydrate 3.Og / L, and 3 g of sodium citrate dihydrate 30 g / L , electrolytic treatment at a current of 20 A / dm 2 for 5 seconds on the glossy surface of the electrolytic copper foil in a bath at pH 6.0 and a liquid temperature of 30 ° C. to form a release layer 1 containing a metal oxide composed of nickel and molybdenum.

(3) 박리층 1을 형성 후의 표면에, 황산동 5수화물 200g/L, 황산 100g/L, 액 온도 40℃의 욕에서, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 1을 형성했다.(3) A current density of 4 A / dm 2 is obtained by using a Ti electrode plate coated with iridium oxide as a positive electrode on a surface after forming the release layer 1 in a bath of 200 g / L copper sulfate pentahydrate, 100 g / L sulfuric acid, and a liquid temperature of 40 ° C. Electrolytic plating was performed for 340 seconds to form a metal layer 1 having a thickness of 5 m.

(4) 금속층 1을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 10A/dm2로 10초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 2를 형성했다.(4) The surface after formation of the metal layer 1 was subjected to electrolytic treatment at a current density of 10 A / dm 2 for 10 seconds using the same bath as in (2), to form a release layer 2 containing a metal oxide composed of nickel and molybdenum.

(5) 박리층 2를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 2를 형성했다.(5) Electrolytic plating was performed on the surface after formation of the release layer 2 using a bath similar to (3) at a current density of 4 A / dm 2 for 340 seconds to form a metal layer 2 having a thickness of 5 m.

(6) 금속층 2를 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 5A/dm2로 20초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 3을 형성했다.(6) The metal layer 2 was electrolytically treated at a current density of 5 A / dm 2 for 20 seconds using the same bath as in (2), and a release layer 3 containing a metal oxide composed of nickel and molybdenum was formed.

(7) 박리층 3을 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 3을 형성했다.(7) Electrolytic plating was performed on the surface after formation of the release layer 3 using the same bath as in (3) at a current density of 4 A / dm 2 for 340 seconds to form a metal layer 3 having a thickness of 5 m.

(8) 금속층 3을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 2A/dm2로 50초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 4를 형성했다.(8) The surface after formation of the metal layer 3 was electrolytically treated at a current density of 2 A / dm 2 for 50 seconds using the same bath as in (2) to form a release layer 4 containing a metal oxide composed of nickel and molybdenum.

(9) 박리층 4를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 4를 형성했다.(9) Electrolytic plating was performed on the surface after formation of the peeling layer 4 using the same bath as in (3) for 340 seconds at a current density of 4 A / dm 2 to form a metal layer 4 having a thickness of 5 m.

(10) 금속층 4를 형성 후의 표면에, 황산동 5수화물 150g/L, 황산 100g/L, 액 온도 30℃로 조정한 도금욕(한계 전류 밀도 15A/dm2)을 이용하여 1 전류 밀도 30A/dm2로 3초간 전해 처리하고, 2 전류 밀도 5A/dm2로 80초간 전해 처리하여 코브상의 동입자로 이루어지는 조화층을 형성했다.(10) 1 current density of 30 A / dm using a plating bath (limit current density 15 A / dm 2 ) adjusted to 150 g / L copper sulfate pentahydrate, 100 g / L sulfuric acid, and liquid temperature 30 ° C. on the surface after formation of metal layer 4 Electrolytic treatment was carried out with 2 for 3 seconds, and electrolytic treatment with 2 current densities 5A / dm 2 for 80 seconds to form a roughened layer made of cove-like copper particles.

(11) 다음에 조화층을 형성 후의 표면에, 중크롬산나트륨 2수화물 3.5g/L, pH4.0, 액 온도 28℃로 조정한 수용액을 이용하여 전류 밀도 0.5A/dm2로 2.5초간 전해 처리하여, 조화층상에 크로메이트층을 형성했다.(11) Next, the surface after formation of a roughened layer was electrolyzed at a current density of 0.5 A / dm 2 for 2.5 seconds using an aqueous solution adjusted to 3.5 g / L sodium dichromate dihydrate, pH 4.0, and a liquid temperature of 28 ° C. The chromate layer was formed on the roughening layer.

(12) 크로메이트층을 형성한 표면에, 3-글리시독시프로필트리메톡시실란 0.1중량%의 수용액에 침지 후, 즉시 80℃에서 건조하여, 크로메이트층상에 실란 커플링제 처리층을 형성했다.(12) After immersion in an aqueous solution of 0.1% by weight of 3-glycidoxypropyltrimethoxysilane on the surface on which the chromate layer was formed, it was immediately dried at 80 ° C to form a silane coupling agent treatment layer on the chromate layer.

(실시예 2)(Example 2)

지지체 금속박 부착 복합 금속층(B)의 제조Preparation of the composite metal layer (B) with a support metal foil

(1) 지지체 금속박으로서 두께 18㎛의 전해동박을 이용하고, 황산 30g/L에 60초 침지하여 산세정 후에 유수로 30초간 수세를 행했다.(1) The support metal foil was immersed in 30 g / L sulfuric acid for 60 seconds using an electrolytic copper foil having a thickness of 18 µm, and washed with water for 30 seconds after flowing with acid.

(2) 세정한 전해동박을 음극으로 하고, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 황산니켈 6수화물 30g/L, 몰리브덴산나트륨 2수화물 3.Og/L, 시트르산3나트륨 2수화물 30g/L, pH6.0, 액 온도 30℃의 욕에서 전해동박의 광택면에 전류 밀도 25A/dm2로 4초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 1을 형성했다.(2) 30 g / L nickel sulfate hexahydrate, 30 g / L sodium molybdate dihydrate 3.Og / L, trisodium citrate dihydrate 30 g / L , a pH 6.0 and a bath temperature of 30 ° C. were electrolytically treated at a gloss surface of the electrolytic copper foil for 4 seconds at a current density of 25 A / dm 2 to form a release layer 1 containing a metal oxide composed of nickel and molybdenum.

(3) 박리층 1을 형성 후의 표면에, 황산동 5수화물 200g/L, 황산 100g/L, 액 온도 40℃의 욕에서, 산화이리듐 코팅을 실시한 Ti 극판을 양극으로 하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 1을 형성했다.(3) A current density of 4 A / dm 2 is obtained by using a Ti electrode plate coated with iridium oxide as a positive electrode on a surface after forming the release layer 1 in a bath of 200 g / L copper sulfate pentahydrate, 100 g / L sulfuric acid, and a liquid temperature of 40 ° C. Electrolytic plating was performed for 340 seconds to form a metal layer 1 having a thickness of 5 m.

(4) 금속층 1을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 20A/dm2로 5초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 2를 형성했다.(4) The metal layer 1 was electrolytically treated at the current density of 20 A / dm <2> for 5 second using the same bath as (2), and the peeling layer 2 containing the metal oxide which consists of nickel and molybdenum was formed.

(5) 박리층 2를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 2를 형성했다.(5) Electrolytic plating was performed on the surface after formation of the release layer 2 using a bath similar to (3) at a current density of 4 A / dm 2 for 340 seconds to form a metal layer 2 having a thickness of 5 m.

(6) 금속층 2를 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 10A/dm2로 10초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 3을 형성했다.(6) The surface of the metal layer 2 after the formation thereof was electrolytically treated at a current density of 10 A / dm 2 for 10 seconds by using the same bath as in (2) to form a release layer 3 containing a metal oxide of nickel and molybdenum.

(7) 박리층 3을 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 3을 형성했다.(7) Electrolytic plating was performed on the surface after formation of the release layer 3 using the same bath as in (3) at a current density of 4 A / dm 2 for 340 seconds to form a metal layer 3 having a thickness of 5 m.

(8) 금속층 3을 형성 후의 표면에 (2)와 동일한 욕을 이용하여, 전류 밀도 2.5A/dm2로 40초간 전해 처리하고, 니켈과 몰리브덴으로 이루어지는 금속 산화물을 함유하는 박리층 4를 형성했다.(8) The metal layer 3 was electrolytically treated with the current density of 2.5 A / dm <2> for 40 second using the same bath as (2), and the peeling layer 4 containing the metal oxide which consists of nickel and molybdenum was formed. .

(9) 박리층 4를 형성 후의 표면에 (3)과 동일한 욕을 이용하여, 전류 밀도 4A/dm2로 340초간 전해 도금을 행하여 두께 5㎛의 금속층 4를 형성했다.(9) Electrolytic plating was performed on the surface after formation of the peeling layer 4 using the same bath as in (3) for 340 seconds at a current density of 4 A / dm 2 to form a metal layer 4 having a thickness of 5 m.

(10) 금속층 4의 표면에 실시예 1의 (10)으로부터 (12)와 동일한 처리를 실시하고, 조화층, 크로메이트층 및 실란 커플링제 처리층을 순차 형성했다.(10) The same process as (12) of (1) of Example 1 was performed to the surface of the metal layer 4, and the roughening layer, the chromate layer, and the silane coupling agent process layer were formed one by one.

2. 박리성의 평가2. Evaluation of Peelability

최상층 표면을 황산으로 세정, 표면의 수분을 제거하고, 폴리이미드 전구체(우베고산 주식회사제 상품명: U-바니스-A)를 두께 50㎛로 도포하고, 예비 건조 후에 300℃에서 2시간 큐어하여, 폴리이미드로 했다. 뒤이어, 이 금속층 부착 폴리이미드를 하층의 금속층으로부터 박리했다. 더욱이, 이 노출한 금속층에 동일하게 폴리이미드를 형성하여, 순차 박리를 반복했다. 박리성을 육안으로 평가한 결과를 표 1에 나타냈다.The surface of the uppermost layer was washed with sulfuric acid to remove moisture from the surface, and a polyimide precursor (trade name: U-Vanis-A manufactured by Ubegosan Co., Ltd.) was applied to a thickness of 50 µm, and after preliminary drying, it was cured at 300 ° C. for 2 hours to obtain poly It was mid. Subsequently, this polyimide with a metal layer was peeled from the lower metal layer. Furthermore, polyimide was similarly formed in this exposed metal layer, and peeling was repeated one by one. Table 1 shows the results of visual evaluation of the peelability.

항목
Item
지지체 금속박 부착 복합 금속층(A)
Composite metal layer with support metal foil (A)
지지체 금속박 부착 복합 금속층 B
Composite metal layer B with support metal foil
초기의
박리 강도
Early stage
Peel strength
박리 강도
변화율
Peel strength
Rate of change
박리성Peelability 초기의
박리 강도
Early stage
Peel strength
박리 강도
변화율
Peel strength
Rate of change
박리성Peelability
지지체 금속박과
그 위의 금속층 1
Support metal foil
Metal layer 1
46.946.9 99 68.468.4 55
금속층 1과
그 위의 금속층 2
Metal layer 1
The metal layer above it 2
29.129.1 1313 46.946.9 88
금속층 2와
그 위의 금속층 3
With metal layer 2
The metal layer above it 3
15.315.3 2121 28.128.1 1111
금속층 3과
그 위의 금속층 4
Metal layer 3
The metal layer above it 4
2.22.2 55 3.63.6 66

초기의 박리 강도: N/m, 박리 강도의 변화율%Initial Peel Strength: N / m,% Change in Peel Strength

3. 배선판의 제조3. Manufacture of wiring board

(실시예 3)(Example 3)

우선, 도 1에 나타낸 바와 같이, 지지체 금속박(또는 금속층(C)이라고 하는 경우가 있다.)(12)과 박리층(14)과 금속층(A11)과 박리층(13)과 금속층(B10)을, 이 순서로 하측으로부터 적층한 지지체 금속박 부착 복합 금속층(9)을 준비했다. 이 실시예에서는, 표 1의 지지체 금속박 부착 복합 금속층(9)과 동일한 조건에서 지지체 금속박 부착 복합 금속층(9)을 제작했지만, 금속층의 수는, 지지체 금속박(금속층(C))(12)와 금속층(A11)과 금속층(B10)의 3층이다. 각 금속층의 박리 강도는, 표 1의 지지체 금속박 부착 복합 금속층(9)의 제조 조건을 참고로 하여 조정했다. 금속층의 박리 강도로서는, 가열하기 전의 초기에 있어서, 금속층(B10)과 금속층(A11)과의 계면에서는 2N/m~50N/m, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서는 10N/m~70N/m로 하고, 금속층(B10)과 금속층(A11)과의 계면의 박리 강도가, 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)과의 계면의 박리 강도보다 5N/m~20N/m 작아지도록 했다.First, as shown in FIG. 1, support metal foil (or metal layer (C) may be called) 12, peeling layer 14, metal layer A11, peeling layer 13, and metal layer B10 And the composite metal layer 9 with support metal foil laminated | stacked from this side in this order was prepared. In this Example, although the composite metal layer 9 with support metal foil was produced on the conditions similar to the composite metal layer 9 with support metal foil of Table 1, the number of metal layers is support metal foil (metal layer (C)) 12 and a metal layer. It is three layers of (A11) and the metal layer (B10). The peeling strength of each metal layer was adjusted with reference to the manufacturing conditions of the composite metal layer 9 with support metal foil of Table 1. As peeling strength of a metal layer, in the initial stage before a heating, it is 2N / m-50N / m, the metal layer A11 and support metal foil (or metal layer (C)) 12 at the interface of metal layer B10 and metal layer A11. ) Is 10 N / m to 70 N / m, and the peel strength of the interface between the metal layer B10 and the metal layer A11 is between the metal layer A11 and the support metal foil (or metal layer (C)) 12. It was made to become 5N / m-20N / m smaller than the peeling strength of an interface.

이하의 도 2~도 8에서는, 도 1과 동일하게, 금속층(B10)과 금속층(A11)과의 사이에는 박리층(13)을, 금속층(A11)과 금속층(C12)과의 사이에 박리층(14)을 설치하고 있지만, 도시를 생략한다. 다음에, 도 2(1)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 지지체 금속박(또는 금속층(C))(12)측과, 기재(16)로 이루어지는 유리 에폭시제의 프리프레그와, 금속박(15)로 이루어지는 동박을, 열프레스를 이용하여 적층하고, 지지 기판(17)을 형성했다.In the following FIGS. 2 to 8, the release layer 13 is disposed between the metal layer B10 and the metal layer A11, and the release layer is disposed between the metal layer A11 and the metal layer C12, similarly to FIG. 1. Although 14 is provided, illustration is abbreviate | omitted. Next, as shown in FIG. 2 (1), the prepreg made of glass epoxy which consists of the support metal foil (or metal layer (C)) 12 side of the composite metal layer 9 with support metal foil, and the base material 16; The copper foil which consists of metal foil 15 was laminated | stacked using the hot press, and the support substrate 17 was formed.

다음에, 도 2(2)에 나타낸 바와 같이, 지지체 금속박 부착 복합 금속층(9)의 금속층(B10)과 금속층(A11)과의 계면에서, 금속층(B10)을 물리적으로 박리했다. 금속층(B10)의 표면에는, 적층시에 기재(16)의 재료로 되는 프리프레그 등으로부터의 수지가루 등의 이물이 부착하고 있었지만, 금속층(B10)을 박리하여 제거하는 것에 의해, 수지가루 등의 이물이 부착하고 있지 않은 금속층(A11)을 준비할 수 있었다.Next, as shown in FIG. 2 (2), the metal layer B10 was physically peeled off at the interface between the metal layer B10 and the metal layer A11 of the composite metal layer 9 with the support metal foil. On the surface of the metal layer B10, foreign materials such as resin powder from prepreg, etc., which are used as the material of the base material 16, adhered to the surface of the metal layer B10. However, by removing the metal layer B10 and removing the metal powder B10, The metal layer A11 which the foreign material did not adhere to was prepared.

다음에, 도 2(3)에 나타낸 바와 같이, 지지 기판(17)에 남은 금속층(A11)상에, 감광성의 도금 레지스트를 형성하고, 황산동 전기 도금을 이용하여 패턴 도금(18)을 행했다.Next, as shown in FIG. 2 (3), a photosensitive plating resist was formed on the metal layer A11 remaining on the support substrate 17, and pattern plating 18 was performed using copper sulfate electroplating.

다음에, 도 3(4)에 나타낸 바와 같이, 패턴 도금(18)을 포함한 금속층(A11)상에, 에폭시계의 접착 시트와 동박을 열프레스로 적층하여 절연층(3)과 도체층(20)을 형성하여, 지지 기판 부착 배선판(22)을 제작했다.Next, as shown in FIG. 3 (4), on the metal layer A11 including the pattern plating 18, an epoxy-based adhesive sheet and a copper foil are laminated by hot press to insulate the insulating layer 3 and the conductor layer 20. ) Was formed and the wiring board 22 with a support substrate was produced.

다음에, 도 3(5), (6)에 나타낸 바와 같이, 컨포멀 공법을 이용하여 층간 접속공(21)을 형성한 후, 이 층간 접속공(21) 내에 박부 무전해 동도금을 행한 후, 도금 레지스트를 형성하여 패턴 전기동도금을 행하고, 도금 레지스트 박리 후에 에칭에 의해서 여분의 개소의 도체층(20)을 제거함으로써, 층간 접속(5)과 배선층(6)을 형성했다.Next, as shown in Figs. 3 (5) and (6), after the interlayer connection hole 21 is formed by using the conformal method, thin electroless copper plating is performed in the interlayer connection hole 21. The interlayer connection 5 and the wiring layer 6 were formed by forming a plating resist, performing pattern electroplating, and removing the extra conductor layer 20 by etching after peeling the plating resist.

다음에, 도 4(7), (8) 및 도 5(9), (10)에 나타낸 바와 같이, 배선층(6)이나 층간 접속(5)의 위에, 절연층(3), 도체층(20), 패턴 도금(18)을 더 형성하고, 도 3(5), (6)의 때와 동일하게 하여, 소망한 층 수로 되도록, 배선층(6)이나 층간 접속(5)을 형성했다.Next, as shown in Figs. 4 (7), (8) and 5 (9), (10), the insulating layer 3 and the conductor layer 20 on the wiring layer 6 and the interlayer connection 5. ), Pattern plating 18 was further formed, and the wiring layer 6 and the interlayer connection 5 were formed so that it may become a desired number of layers similarly to the time of FIG. 3 (5), (6).

다음에, 도 6(11), (12)에 나타낸 바와 같이, 배선층(6)을 형성한 후, 솔더 레지스트(4)와 보호 도금(8)을 형성했다. 보호 도금(8)으로서는, 배선판의 접속 단자의 보호 도금(8)으로서 이용되는 니켈 도금과 금도금을 이용했다.Next, as shown in FIGS. 6 (11) and 12, after the wiring layer 6 was formed, the solder resist 4 and the protective plating 8 were formed. As the protective plating 8, nickel plating and gold plating used as the protective plating 8 of the connection terminal of a wiring board were used.

다음에, 도 7(13)에 나타낸 바와 같이, 다시 상층의 배선층(6)의 소정의 위치에, 예비 땜납(19)을 형성했다. 예비 땜납(19)은, 땜납 페이스트를 인쇄하여 리플로우하는 방법에 의해 형성했다.Next, as shown in FIG. 7 (13), the preliminary solder 19 was formed again at the predetermined position of the upper wiring layer 6. The preliminary solder 19 was formed by a method of printing and reflowing a solder paste.

4. 반도체 패키지의 제조4. Manufacturing of Semiconductor Packages

(실시예 4)(Example 4)

다음에, 도 7(14)에 나타낸 바와 같이, 반도체소자(7)의 탑재 및 봉지 수지(23)에 의한 봉지를 행하여, 지지 기판 부착 반도체 패키지(24)를 형성했다.Next, as shown in Fig. 7 (14), the semiconductor element 7 was mounted and encapsulated with the encapsulating resin 23 to form a semiconductor package 24 with a supporting substrate.

다음에, 도 8(15)에 나타낸 바와 같이, 지지 기판 부착 반도체 패키지(24)에 있어서, 지지체 금속박 부착 복합 금속층(9)의 금속층(A11)과 지지체 금속박(또는 금속층(C))(12)와의 계면에서, 반도체 패키지(26)를 금속층(A11)과 함께 지지 기판(17)으로부터 물리적으로 박리하여 분리했다. 즉, 지지 기판 부착 반도체 패키지(24)로부터, 지지 기판(17)의 금속층(A11)을 반도체 패키지(26)측에 남겨서, 금속층(A11)과 금속층(C12)과의 사이의 박리층(14)과 함께 지지 기판(17)을 박리했다.Next, as shown in Fig. 8 (15), in the semiconductor package 24 with the supporting substrate, the metal layer A11 and the support metal foil (or metal layer (C)) 12 of the composite metal layer 9 with the support metal foil (12). At the interface with, the semiconductor package 26 was physically peeled off from the supporting substrate 17 together with the metal layer A11. That is, the metal layer A11 of the support substrate 17 is left on the side of the semiconductor package 26 from the semiconductor package 24 with the support substrate, and the release layer 14 between the metal layer A11 and the metal layer C12, The support substrate 17 was peeled off.

다음에, 도 8(16)에 나타낸 바와 같이, 분리한 반도체 패키지(26)의 저면에 남은 금속층(A11)을 에칭 등에 의해 제거하여, 상기 패턴 도금(18)을 상기 절연층(3)의 표면에 노출시켜, 도체 패턴(2)을 형성했다.Next, as shown in FIG. 8 (16), the metal layer A11 remaining on the bottom surface of the separated semiconductor package 26 is removed by etching or the like, so that the pattern plating 18 is removed from the surface of the insulating layer 3. It exposed to and formed the conductor pattern 2.

2 : 도체 패턴
3 : 절연층
4 : 솔더레지스트
5 : 층간접속
6 : 배선층
7 : 반도체소자
8 : 보호 도금
9 : 지지체 금속박 부착 복합 금속층
10 : 금속층(B)
11 : 금속층(A)
12 : 지지체 금속박 또는 금속층(C)
13 : 박리층
14 : 박리층
15 : 금속박
16 : 기재
17 : 지지 기판
18 : 패턴 도금
19 : 예비 땜납
20 : 도체층
21 : 층간 접속공
22 : 지지 기판 부착 배선판
23 : 봉지 수지
24 : 지지 기판 부착 반도체 패키지
25 : 범프
26 : 반도체 패키지
2: conductor pattern
3: insulation layer
4: solder resist
5: interlayer connection
6: wiring layer
7: semiconductor device
8: protective plating
9: composite metal layer with support metal foil
10: metal layer (B)
11: metal layer (A)
12: support metal foil or metal layer (C)
13: release layer
14: release layer
15: metal foil
16: description
17: support substrate
18: pattern plating
19: preliminary solder
20: conductor layer
21: interlayer connection hole
22: wiring board with support substrate
23: bag resin
24: semiconductor package with support substrate
25 bump
26: semiconductor package

Claims (8)

지지체 금속박인 최하층 금속층과 2층 이상의 금속층으로 이루어지는 복수의 금속층이, 이웃하는 금속층 사이에 박리층을 개재하여 적층되어 이루어지는 지지체 금속박 부착 복합 금속층으로서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.A composite metal layer with a support metal foil, wherein a plurality of metal layers composed of a lowermost metal layer and two or more metal layers, which are support metal foils, are laminated between adjacent metal layers via a peeling layer, each positioned between the lowermost metal layer and the uppermost metal layer. The peeling strength between the metal layer (A) and the adjacent metal layer (B) via the peeling layer on the upper surface of the metal layer (A) and the adjacent metal layer (C) via the peeling layer on the lower surface thereof. It is smaller than peeling strength between, The composite metal layer with support metal foil characterized by the above-mentioned. 제 1항에 있어서, 최하층 금속층과 최상층의 금속층과의 사이에 위치하는 각 금속층(A)과, 그 상면의 박리층을 개재하여 인접하는 금속층(B)과의 사이의 박리 강도가, 금속층(A)과, 그 하면의 박리층을 개재하여 인접하는 금속층(C)과의 사이의 박리 강도보다도, 5N/m에서 20N/m 작은 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.The peeling strength of each metal layer (A) located between the lowest metal layer and the uppermost metal layer, and the adjacent metal layer (B) via the peeling layer of the upper surface is a metal layer (A). ) And from 20 N / m to 20 N / m smaller than the peel strength between the adjacent metal layer (C) via the peeling layer on the lower surface thereof. 제 1항 또는 제 2항에 있어서, 박리층을 개재하여 인접하는 2개의 금속층 사이의 박리 강도의 300℃에서 5시간 가열한 전후의 변화율이 25% 이하인 것을 특징으로 하는 지지체 금속박 부착 복합 금속층.The composite metal layer with a support metal foil according to claim 1 or 2, wherein a rate of change before and after heating at 300 ° C. for 5 hours of peel strength between two adjacent metal layers via a peeling layer is 25% or less. 제 1항 내지 제 3항 중 어느 한 항에 기재된 지지체 금속박 부착 복합 금속층의 최상층의 금속층 위에 패턴 도금을 행하고(a), 이 패턴 도금을 포함하는 금속층 위에 폴리이미드 전구체를 도포하고(b), 예비 건조와 큐어를 행하여 폴리이미드로 한 후(c), 이 금속층 부착 폴리이미드를 상기 최상층의 하층의 금속층으로부터 박리하고(d), 이 금속층 부착 폴리이미드에 남은 금속층을 제거하여 상기 패턴 도금을 폴리이미드로부터 노출시켜, 도체 패턴을 형성하고(e), 상기 금속층 부착 폴리이미드를 박리한 후에 남은 지지체 금속박 부착 복합 금속층의 최상층 표면에 대해서, 상기 (a)부터 (e)를 순차 반복하여, 복수 매의 배선판을 형성하는 것을 특징으로 하는 배선판의 제조방법.Pattern plating is performed on the metal layer of the uppermost layer of the composite metal layer with a support metal foil as described in any one of Claims 1-3, (a), and a polyimide precursor is apply | coated on the metal layer containing this pattern plating (b), and preliminary After drying and curing to form a polyimide (c), the polyimide with a metal layer is peeled from the metal layer of the lower layer of the uppermost layer (d), and the metal layer remaining on the polyimide with the metal layer is removed to form the polyimide. Exposing from (a), and forming a conductor pattern (e), and repeating the above (a) to (e) sequentially on the surface of the uppermost layer of the composite metal layer with a support metal foil remaining after the polyimide with the metal layer is peeled off. A wiring board manufacturing method, characterized by forming a wiring board. 제 1항 내지 제 3항 중 어느 한 항에 기재된 지지체 금속박 부착 복합 금속층으로서, 지지체 금속박인 금속층(C), 금속층(C)에 박리층을 개재하여 인접하는 금속층(A), 및, 금속층(A)에 박리층을 개재하여 인접하는 금속층(B)을 가지는 지지체 금속박 부착 복합 금속층의 지지체 금속박측과 기재를 적층하여 지지 기판을 형성하는 공정과, 금속층(B)과 금속층(A)과의 사이의 박리층과 함께, 상기 금속층(A)의 표면으로부터 금속층(B)을 박리하는 공정과, 상기 지지 기판에 남은 금속층(A) 위에 패턴 도금을 행하는 공정과, 상기 패턴 도금을 포함하는 금속층(A) 위에 절연층과 배선층을 형성하여, 지지 기판 부착 배선판을 형성하는 공정을 가지는 배선판의 제조방법.The composite metal layer with a support metal foil as described in any one of Claims 1-3 WHEREIN: The metal layer (A) which is adjacent to a metal layer (C) which is a support metal foil, and a metal layer (C) via a peeling layer, and a metal layer (A) Laminating the support metal foil side and the base material of the composite metal layer with a support metal foil having an adjacent metal layer (B) through a peeling layer) to form a support substrate, and between the metal layer (B) and the metal layer (A). The process of peeling a metal layer (B) from the surface of the said metal layer (A) with a peeling layer, the process of performing pattern plating on the metal layer (A) remaining on the said support substrate, and the metal layer (A) containing the said pattern plating The manufacturing method of the wiring board which has a process of forming an insulating layer and wiring layer on it, and forming the wiring board with a support substrate. 제 5항에 기재된 배선판의 제조방법에 있어서, 지지 기판 부착 배선판을 형성하는 공정 후, 최상층의 배선층에 예비 땜납을 형성하는 공정을 더 가지는 것을 특징으로 하는 배선판의 제조방법.The manufacturing method of the wiring board of Claim 5 which further has a process of forming a preliminary solder in the wiring layer of an uppermost layer, after the process of forming a wiring board with a support substrate. 제 5항 또는 제 6항에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판.The wiring board with a support substrate manufactured by the manufacturing method of the wiring board of Claim 5 or 6. 제 5항 또는 제 6항에 기재된 배선판의 제조방법에 의해 제조된 지지 기판 부착 배선판에 반도체소자를 탑재하고 봉지하여, 지지 기판 부착 반도체 패키지를 형성하는 공정과, 상기 지지 기판 부착 반도체 패키지로부터, 지지 기판의 금속층(A)을 반도체 패키지 측에 남겨서, 금속층(A)과 금속층(C)과의 사이의 박리층과 함께 지지 기판을 박리하는 공정과, 상기 반도체 패키지측에 남은 금속층(A)을 제거하여 패턴 도금을 절연층의 표면에 노출시켜, 도체 패턴을 형성하는 공정을 가지는 반도체 패키지의 제조방법.The process of mounting and sealing a semiconductor element in the wiring board with a support substrate manufactured by the manufacturing method of the wiring board of Claim 5 or 6, and forming a semiconductor package with a support substrate, It supports from the semiconductor package with a support substrate. Leaving the metal layer (A) of the substrate on the semiconductor package side, and peeling the supporting substrate together with the peeling layer between the metal layer (A) and the metal layer (C), and removing the metal layer (A) remaining on the semiconductor package side. And exposing pattern plating to the surface of an insulating layer, thereby forming a conductor pattern.
KR1020127020047A 2010-03-30 2011-03-28 Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board KR101423852B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010077334 2010-03-30
JPJP-P-2010-077334 2010-03-30
JP2010198620A JP5473838B2 (en) 2010-03-30 2010-09-06 Composite metal layer with support metal foil, wiring board using the same and manufacturing method thereof, and manufacturing method of semiconductor package using the wiring board
JPJP-P-2010-198620 2010-09-06
PCT/JP2011/057556 WO2011122532A1 (en) 2010-03-30 2011-03-28 Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board

Publications (2)

Publication Number Publication Date
KR20120115351A true KR20120115351A (en) 2012-10-17
KR101423852B1 KR101423852B1 (en) 2014-07-25

Family

ID=44712228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020047A KR101423852B1 (en) 2010-03-30 2011-03-28 Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board

Country Status (4)

Country Link
JP (1) JP5473838B2 (en)
KR (1) KR101423852B1 (en)
TW (1) TWI516178B (en)
WO (1) WO2011122532A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672524B2 (en) * 2010-07-02 2015-02-18 日立化成株式会社 Manufacturing method of package substrate for mounting semiconductor device
JP5903920B2 (en) * 2012-02-16 2016-04-13 富士通株式会社 Semiconductor device manufacturing method and electronic device manufacturing method
TWI527173B (en) 2013-10-01 2016-03-21 旭德科技股份有限公司 Package carrier
TWI633817B (en) * 2013-11-22 2018-08-21 三井金屬鑛業股份有限公司 Coreless assembly support substrate
JP6592983B2 (en) * 2015-06-23 2019-10-23 日立化成株式会社 Carrier member for manufacturing substrate and method for manufacturing substrate
JP6880661B2 (en) * 2016-11-04 2021-06-02 昭和電工マテリアルズ株式会社 A temporary fixing material for a semiconductor and a method for manufacturing a semiconductor device using the temporary fixing material.
US20230420270A1 (en) * 2020-11-11 2023-12-28 Mitsui Mining & Smelting Co., Ltd. Method for producing wiring board
TWI759095B (en) * 2021-02-04 2022-03-21 欣興電子股份有限公司 Package structure and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113591A (en) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd Manufacture of printed-wiring board
JPH0955575A (en) * 1995-08-10 1997-02-25 Mitsui Toatsu Chem Inc Laminate
DE19910482A1 (en) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Wiring level production on a support, especially for multilayer circuit board production, involves leaving an exposed and developed photosensitive resin layer as insulation between conductive regions
JP2005260058A (en) * 2004-03-12 2005-09-22 Furukawa Circuit Foil Kk Carrier-attached very thin copper foil, manufacturing method of carrier-attached very thin copper foil, and wiring board
TW200804626A (en) * 2006-05-19 2008-01-16 Mitsui Mining & Smelting Co Copper foil provided with carrier sheet, method for fabricating copper foil provided with carrier sheet, surface-treated copper foil provided with carrier sheet, and copper-clad laminate using the surface-treated copper foil provided with carrier she

Also Published As

Publication number Publication date
KR101423852B1 (en) 2014-07-25
JP5473838B2 (en) 2014-04-16
TWI516178B (en) 2016-01-01
JP2011228613A (en) 2011-11-10
TW201212743A (en) 2012-03-16
WO2011122532A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
KR101423852B1 (en) Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board
KR101466524B1 (en) Method for manufacturing package substrate for semiconductor element mounting
US7947906B2 (en) Printed circuit board and manufacturing method thereof
EP1962569A1 (en) Multilayer printed wiring plate, and method for fabricating the same
US7180006B2 (en) Tape substrate and method for fabricating the same
US9107313B2 (en) Method of manufacturing a hybrid heat-radiating substrate
WO2006046510A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
WO2010035866A1 (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
JP6691451B2 (en) Wiring board, manufacturing method thereof, and electronic component device
JP6009300B2 (en) Wiring board and manufacturing method thereof
KR101585305B1 (en) Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package
JP2012216824A (en) Manufacturing method of package substrate for mounting semiconductor element
CN102714915A (en) Electronic circuit, method for forming same, and copper clad laminate for electronic circuit formation
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
WO2010035867A1 (en) Semiconductor element-mounting package substrate, and method for manufacturing package substrate
WO2010035864A1 (en) Semiconductor element-mounting package substrate, method for manufacturing package substrate, and semiconductor package
JP6107021B2 (en) Wiring board manufacturing method
JP5672524B2 (en) Manufacturing method of package substrate for mounting semiconductor device
JP5716948B2 (en) Manufacturing method of package substrate for mounting semiconductor device
WO2010035865A1 (en) Package substrate for mounting semiconductor element and method for manufacturing the package substrate
JP2014072326A (en) Semiconductor element mounting package substrate and manufacturing method therefor
KR20150018022A (en) Laminate for Printed Circuit Board and Printed Circuit Board Using the Same and Method of Manufacturing for the same
JP2011159695A (en) Semiconductor element-mounting package substrate, and method for manufacturing the same
JP2010056110A (en) Wiring board, semiconductor package, and method of manufacturing the same
JP2006147966A (en) Wiring board and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant