KR20120110189A - 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법 - Google Patents

발광다이오드 실장에 적합한 고방열성 회로기판 제조방법 Download PDF

Info

Publication number
KR20120110189A
KR20120110189A KR1020110027891A KR20110027891A KR20120110189A KR 20120110189 A KR20120110189 A KR 20120110189A KR 1020110027891 A KR1020110027891 A KR 1020110027891A KR 20110027891 A KR20110027891 A KR 20110027891A KR 20120110189 A KR20120110189 A KR 20120110189A
Authority
KR
South Korea
Prior art keywords
layer
base
substrate
heat dissipation
base layer
Prior art date
Application number
KR1020110027891A
Other languages
English (en)
Other versions
KR101235176B1 (ko
Inventor
강병수
김종만
Original Assignee
김종만
강병수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김종만, 강병수 filed Critical 김종만
Priority to KR1020110027891A priority Critical patent/KR101235176B1/ko
Priority to PCT/KR2011/005016 priority patent/WO2012133990A1/ko
Publication of KR20120110189A publication Critical patent/KR20120110189A/ko
Application granted granted Critical
Publication of KR101235176B1 publication Critical patent/KR101235176B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V29/00—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems
    • F21V29/85—Protecting lighting devices from thermal damage; Cooling or heating arrangements specially adapted for lighting devices or systems characterised by the material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Device Packages (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

본 발명에 따른 고방열성 회로기판 제조방법은, 베이스 기판(210) 상에 베이스 기판(210)의 소정영역을 노출시키도록 비도전성의 회로 베이스층(230)을 형성하는 단계; 회로 베이스층(230)에 의해 노출되는 베이스 기판(210) 상에 도전성의 패드 베이스층(240)을 채우는 단계; 회로 베이스층(230)과 패드 베이스층(240) 상에 화학도금층을 형성한 후에 화학도금층 상에 전기도금층을 형성하여 화학도금층(250)과 전기도금층(255)이 순차적으로 적층되는 도금층(260)을 형성하는 단계; 도금층(260) 상에 도전성의 본딩 패드층(270)을 형성하는 단계; 및 회로 베이스층(230)이 노출되도록 도금층(260)과 본딩 패드층(270)을 패터닝하여 패드 베이스층(240) 상부를 포함하는 소정영역에 도금층 패턴(261)과 본딩패드(271)가 순차적으로 적층된 구조를 형성하는 단계; 를 포함하여 이루어지는 것을 특징으로 한다. 본 발명은 열합착 방법을 사용하지 않기 때문에 열팽창 및 열수축에 따른 기판의 휨현상을 고려할 필요가 없어 고방열성 회로기판(200)을 얇게 만들 수 있을 뿐만 아니라 두껍고 견고한 여러 가지 형태의 베이스 기판을 사용할 수도 있어, 다양하고 창의적인 LED 조명이 구현이 가능하고, 또한 방열 및 배광특성을 종래보다 더 극대화할 수 있다. 그리고 제조비용도 절감할 수 있다.

Description

발광다이오드 실장에 적합한 고방열성 회로기판 제조방법{Method for manufacturing high-heat dissipation circuit substrate useful to LED}
본 발명은 LED 실장에 적합한 고방열성 회로기판 제조방법에 관한 것으로서, 특히 얇고 유연한 것부터 두껍고 견고한 여러가지 형태의 베이스기판에 회로를 구성하여 방열효율이 더 향상될 뿐만 아니라 제조비용이 적게 들어 종래에 비하여 고출력 LED의 실장에 더 적합한 고방열성 회로기판 제조방법을 제공하는 데 있다.
LED 소자는 얼마 전까지만 해도 주로 표시용(display)으로 사용되어 고방열(高放熱)이 필요하지 않았기 때문에 LED를 탑재하는 회로기판으로 수지계 기판이 사용되어 왔다. 그러나 최근 들어 조명분야에의 응용이 두드러지면서 고출력 LED를 실장한 제품에 대한 방열대책이 부각되고 있으며, 열로 인한 LED 광효율 및 수명의 저하가 커다란 과제로 떠오르고 있다. 특히 LED 모듈이 소형화되고 출력은 높아지는 추세에 있기 때문에 그에 따른 열은 더욱 많이 발생될 수 밖에 없으므로 이러한 방열대책이 매우 절실히 요구되고 있다.
도 1은 LED용 회로기판을 설명하기 위한 도면이다. 도 1에 도시된 바와 같이, LED 칩(20)에서 발생한 열은 LED 패키지(30) 및 회로기판(10)을 통해서 공기 중으로 방열된다. 예전에는 LED 출력이 작기 때문에 LED 소자를 탑재한 회로기판(10)으로는 글라스 에폭시 기판(FR-4) 등과 같은 수지계 기판이 사용되어 왔다. 그러나 조명용도로 사용되는 고출력 LED의 경우 발광효율이 20-30%로 낮고 또한 칩 사이즈가 작기 때문에 전체적인 소비전력이 낮음에도 불구하고 단위면적당 발열량이 매우 크다.
따라서 고출력 LED용 회로기판의 고방열성이 불가피하게 되었고, 수지 기판 대신에 금속 베이스 기판 및 세라믹 기판 등이 사용되었다. 회로기판의 방열성은 LED의 성능 및 수명에 큰 영향을 미치기 때문에 고출력의 LED 제품을 설계함에 있어 회로기판은 매우 중요한 요소로 작용한다.
도 2는 종래의 중출력 LED용 방열회로기판(100)을 설명하기 위한 도면이다. 도 2를 참조하면, 종래의 방열회로기판(100)은 구리 또는 알루미늄으로 이루어진 금속기판(110)에 에폭시와 세라믹 등이 혼합되어 이루어진 절연층(120)과 구리 등으로 이루어진 금속배선층(131)이 순차적으로 적층된 구조를 갖는다. 방열회로기판(100) 상에는 일반적인 LED 패키지(30)나 COB형 LED 패키지(31)가 탑재되며, 그 내부의 LED(20)는 금속배선층(131)에 전기적으로 연결된다.
도 3은 도 2의 방열회로기판(100)을 제조하는 과정을 설명하기 위한 도면이다. 도 3에 도시된 바와 같이, 이러한 종래의 방열회로기판(100)은 금속기판(110) 상에 절연층(120)과 금속층(130)을 순차적으로 적층한 후 이를 열합착(hot press)하고 금속층(130)을 패터닝함으로써 얻어진다.
그러나, 상술한 종래의 방열회로기판(100)은 열합착 공정을 거쳐서 제조되기 때문에 열팽창 및 열수축에 의하여 금속기판(110)이 휠 수 있기 때문에 금속기판(110)을 얇게 할 수 없어 방열회로기판(100)에 유연성(flexibility)을 부여하기에 한계가 있을 뿐만 아니라 절연층(120)이 에폭시와 세라믹 등이 혼합되어 이루어져 있기 때문에 고출력 LED 제품의 적용에는 방열성의 한계를 가지고 있다. 따라서 다양하고 창의적인 LED 조명의 구현이 어렵다.
따라서 본 발명이 해결하려는 과제는, 열합착 방법이 아닌 다른 방법을 사용함으로써 얇고 유연한 것부터 두껍고 견고한 여러가지 형태의 베이스기판에 회로를 구성하여 방열효율이 더 향상될 뿐만 아니라 제조비용이 적게 들어 종래에 비하여 고출력 LED의 실장에 더 적합한 고방열성 회로기판 제조방법을 제공하는 데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 고방열성 회로기판 제조방법은,
베이스 기판 상에 상기 베이스 기판의 소정영역을 노출시키도록 비도전성의 회로 베이스층을 형성하는 단계;
상기 회로 베이스층에 의해 노출되는 베이스 기판 상에 도전성의 패드 베이스층을 채우는 단계;
상기 회로 베이스층과 패드 베이스층 상에 화학도금층을 형성한 후에 상기 화학도금층 상에 전기도금층을 형성하여 화학도금층과 전기도금층이 순차적으로 적층되는 도금층을 형성하는 단계;
상기 도금층 상에 도전성의 본딩 패드층을 형성하는 단계; 및
상기 회로 베이스층이 노출되도록 상기 도금층과 상기 본딩 패드층을 패터닝하여 상기 패드 베이스층 상부를 포함하는 소정영역에 도금층 패턴과 본딩패드가 순차적으로 적층된 구조를 형성하는 단계; 를 포함하여 이루어지는 것을 특징으로 한다.
상기 베이스 기판으로는, 윗면에 절연층이 형성된 금속기판, 표면에 산화알루미늄층이 형성된 알루미늄 기판, 또는 열도전성의 세라믹이 함유된 절연성 방열 플라스틱 기판을 사용할 수 있다.
상기 베이스 기판으로서 상기 금속기판을 사용하는 경우에는, 상기 절연층이 상기 금속기판의 소정영역을 노출시키도록 형성되며, 상기 회로 베이스층은 상기 금속기판이 노출되도록 상기 절연층 상에 형성되며, 상기 패드 베이스층은 상기 절연층 및 회로 베이스층에 의해 노출되는 금속기판 상에 채워지도록 형성될 수 있다. 이 때 상기 패드 베이스층은 Au, Ag, Al, Cu, Sn 또는 Ni 을 포함하여 이루어지는 금속을 전기도금시킴으로써 형성될 수 있다.
상기 절연층은 실리콘, 에폭시, 페놀, 아크릴, 또는 폴리에스테르를 포함하여 이루어지는 고분자 수지의 액상도료, 또는 여기에 Al2O3, AlN, BN, Si, 또는 SiO2 를 포함하여 이루어지는 세라믹이 혼합된 액상도료를 인쇄방식으로 상기 금속기판 상에 코팅하여 경화시킴으로써 형성될 수 있다.
상기 회로 베이스층은 Au, Ag, Al, Cu, Sn, 또는 Ni를 포함하여 이루어지는 금속과 실리콘, 에폭시, 페놀, 아크릴, 또는 폴리에스테르를 포함하여 이루어지는 고분자 수지가 혼합된 액상의 비도전성 재료를 상기 베이스 기판 상에 인쇄방식으로 코팅하여 경화시킴으로써 형성될 수 있다.
상기 패드 베이스층은 Au, Ag, Al, Cu, Sn 또는 Ni 을 포함하여 이루어지는 금속과 실리콘, 에폭시, 페놀, 아크릴, 또는 폴리에스테르를 포함하여 이루어지는 고분자 수지가 혼합된 액상의 도전성 재료를 상기 베이스 기판 상에 인쇄방식으로 코팅하여 경화시킴으로써 형성될 수 있다.
상기 도금층은 상기 화학도금층보다 상기 전기도금층의 두께가 더 두꺼운 것이 바람직하다. 상기 본딩 패드층은 Ni 및 Au가 순차적으로 밑에서 위로 적층된 Ni/Au나 Ni 및 Ag가 순차적으로 밑에서 위로 적층된 Ni/Ag로 이루어지는 것일 수 있다.
본 발명은 열합착 방법을 사용하지 않기 때문에 열팽창 및 열수축에 따른 기판의 휨현상을 고려할 필요가 없어 고방열성 회로기판(200)을 얇게 만들 수 있을 뿐만 아니라 두껍고 견고한 여러 가지 형태의 베이스 기판을 사용할 수도 있어, 다양하고 창의적인 LED 조명이 구현이 가능하고, 또한 방열 및 배광특성을 종래보다 더 극대화할 수 있다. 그리고 제조비용도 절감할 수 있다.
도 1은 LED용 회로기판을 설명하기 위한 도면;
도 2는 종래의 중출력 LED용 방열회로기판(100)을 설명하기 위한 도면;
도 3은 도 2의 방열회로기판(100)을 제조하는 과정을 설명하기 위한 도면;
도 4는 본 발명의 제1실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면;
도 5는 본 발명의 제2실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면;
도 6은 본 발명의 제3실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면;
도 7은 본 발명의 제4실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면;
도 8은 본 발명의 잇점을 설명하기 위한 도면이다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. 아래의 실시예는 본 발명의 내용을 이해하기 위해 제시된 것일 뿐이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다. 따라서 본 발명의 권리범위가 이러한 실시예에 한정되는 것으로 해석돼서는 안 된다.
[제1실시예]
도 4는 본 발명의 제1실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면이다. 구체적으로, 도 4a에 도시된 바와 같이, 10um~10mm의 두께를 갖는 Al, Cu, Mg, Fe 등의 금속기판(211) 상에 내열성 및 절연성이 우수한 실리콘, 에폭시, 페놀, 아크릴, 폴리에스테르 등의 고분자 수지의 액상도료 또는 여기에 Al2O3, AlN, BN, Si, SiO2 등의 높은 열전도도를 가지는 세라믹을 혼합한 액상도료를 인쇄방식으로 30~300um 두께로 코팅하여 100~200℃에서 경화시킴으로써 절연층(212)을 형성시켜 베이스 기판(210)을 준비한다.
다음에, 도 4b에 도시된 바와 같이, Au, Ag, Al, Cu, Sn, Ni 등의 금속과 내열성 및 절연성이 우수한 실리콘, 에폭시, 페놀, 아크릴, 폴리에스테르 등의 고분자 수지가 혼합된 액상의 비도전성 재료를 절연층(212) 상에 인쇄방식으로 5~30um의 두께로 코팅하여 100~200℃에서 경화시킴으로써 회로 베이스층(230)을 형성한다. 회로 베이스층(230)은 LED칩이나 패키지의 패드부가 놓이는 영역에 있는 베이스 기판(210)은 노출되도록 베이스 기판(210) 상에 형성된다. 회로 베이스층(230)은 비록 금속이 포함되기는 하지만 고분자 수지가 더 많은 경우 이렇게 비도전성이 될 수 있다.
이어서 도 4c에 도시된 바와 같이, 회로 베이스층(230)에 의해 노출된 베이스 기판(210) 상에 Au, Ag, Al, Cu, Sn, Ni 등의 금속과 내열성이 우수한 실리콘, 에폭시, 페놀, 아크릴, 폴리에스테르 등의 고분자 수지를 혼합하여 높은 열전도도를 가지는 액상의 도전성 재료를 인쇄방식으로 채워 넣어 100~200℃에서 경화시킴으로서 패드 베이스층(240)을 형성한다. 금속의 양을 많이 하고 고분자 수지의 양을 적게 하면 회로 베이스층(230)의 경우와 달리 패드 베이스층(240)이 이와 같이 전도성을 가질 수 있다.
그리고 회로 베이스층(230)과 패드 베이스층(240) 상에 화학도금방식으로 0.1~6um의 Cu, Ni , Sn 등을 도금하여 화학도금층(250)을 형성한다. 그리고 도 4d에 도시된 바와 같이, 화학도금층(250) 상에 전기도금방식으로 5~100um의 Cu, Ni 또는 Sn 등을 도금하여 전기도금층(255)을 형성함으로써, 화학도금층(250)과 전기도금층(255)이 순차적으로 적층되어 이루어진 도금층(260)을 형성한다. 회로 베이스층(230)이 비전도성이기 때문에 화학도금을 먼저 행하는 것이며, 이후에 전기도금을 행하는 이유는 전기도금이 화학도금에 비하여 두껍게 형성하는데 더 유리하기 때문이다.
다음에, 도 4e에 도시된 바와 같이, 전기도금방식으로 Ni/Au 나 Ni/Ag를 도금층(260) 상에 전기도금하여 와이어 본딩을 위한 본딩 패드층(270)을 형성한다. 본딩 패드층(270)은 LED칩을 패키지화하는 실장공정중 와이어 본딩시 접착력을 강화시키는 것이기도 하지만 LED 빛의 반사율을 높이기 위한 것이기도 하다. 여기서, Ni/Au는 Ni층이 먼저 형성되고 그 위에 Au층이 형성된 것을 말하며, Ni은 1~10um, Au는 0.1~5um이고, Ni/Ag는 Ni층이 먼저 형성되고 그 위에 Ag층이 형성된 것을 말하며, Ni은 1~10um, Ag은 1~10um의 두께를 가지는 것이 바람직하다.
계속해서, 도 4f에서와 같이 감광막 패턴(280)을 본딩 패드층(270) 상에 형성한 후, 도 4g에서와 같이, 이를 식각마스크로 하여 회로 베이스층(230)이 노출될 때까지 본딩 패드층(270)과 도금층(260)을 순차적으로 식각한 후 감광막 패턴(280)을 제거함으로써 도금층 패턴(261) 및 본딩패드(271)를 형성하여 본 발명의 제1실시예에 따른 고방열성 회로기판(200)을 완성한다.
감광막 패턴(280)은 패드 베이스층(240) 상부와 함께 와이어 본딩될 위치에 존재해야 한다. 그래야, 패드 베이스층(240) 상부 및 그 밖에 와이어 본딩될 위치에 도금층 패턴(261) 및 본딩패드(271)가 순차적으로 적층된 상태에서 존재할 수 있기 때문이다.
한편, 도 4h에서와 같이 애초부터 뒷면에 요철부(A)가 형성된 금속기판(211)을 사용함으로써 방열효율을 더 향상시킬 수도 있다. 이 경우 베이스 기판(410)의 두께가 어느 정도 두꺼워질 수 밖에 없을 것이다.
본 발명의 제1실시예에 의하면, 열합착 방법이 아닌 도금 및 인쇄방법을 취함으로써 베이스 기판(210)의 두께를 매우 얇게 할 수 있기 때문에 기판에 유연성(flexibility)을 부여할 수 있다. 물론 종래와 같이 두껍고 견고한 여러 가지 형태의 베이스 기판(210)을 사용할 수도 있다. 따라서 다양하고 창의적인 LED 조명을 구현할 수 있고, 제조비용 측면에서도 유리하며, 방열효율도 향상된다.
[제2실시예]
도 5는 본 발명의 제2실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면이다. 도 4의 경우는 패드 베이스층(240)이 절연층(212) 상에 형성되었지만 도 5의 경우는 패드 베이스층(240)이 금속기판(211)에 직접 형성되는 것을 차이점으로 한다.
구체적으로, 도 5a에 도시된 바와 같이, 금속기판(211) 상에 절연층(212)을 형성시켜 베이스 기판(210)을 준비한다. 이 때 절연층(212)은 LED칩이나 패키지의 패드부가 놓이는 영역에 있는 금속기판(211)은 노출되도록 인쇄방식으로 형성된다. 그리고 도 5b에 도시된 바와 같이, 절연층(212)과 같은 인쇄방식으로 절연층(212) 상에만 회로 베이스층(230)을 형성한다.
이어서 도 5c에 도시된 바와 같이, 노출된 금속기판(211) 상에 Au, Ag, Al, Cu, Sn, Ni 등의 금속과 내열성이 우수한 실리콘, 에폭시, 페놀, 아크릴, 폴리에스테르 등의 고분자 수지를 혼합하여 높은 열전도도를 가지는 액상의 도전성 재료를 인쇄방식으로 채워 넣어 100~200℃에서 경화시킴으로서 패드 베이스층(240)을 형성하거나, Au, Ag, Al, Cu, Sn, Ni 등을 전기도금방식으로 노출된 금속기판(211) 상에 채워넣어 패드 베이스층(240)을 형성시키다. 노출된 금속기판(211)은 전기가 통하지만 맨 위에 있는 회로 베이스층(230)은 비전도성이기 때문에 전기도금하는 경우 노출된 금속기판(211) 상에만 패드 베이스층(240)이 형성되어 채워진다.
계속해서, 도 5d에 도시된 바와 같이 회로 베이스층(230)과 패드 베이스층(240) 상에 화학도금층(250)을 형성하고, 도 5e에 도시된 바와 같이 전기도금층(255)을 순차적으로 형성하여 화학도금층(250)과 전기도금층(255)이 순차적으로 적층되어 이루어진 도금층(260)을 형성한다. 다음에, 도 5f에서와 같이 본딩 패드층(270)을 형성하고, 도 5g 및 도 5h 에서처럼 패터닝 공정을 진행하여 제2실시예에 따른 고방열성 회로기판(200)을 완성한다. 이러한 패터닝 공정은 제1실시예의 경우와 동일하게 진행된다.
[제3실시예]
도 6은 본 발명의 제3실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면으로서, 제1실시예의 경우와 달리 베이스 기판(310)으로서 알루미늄 기판(311)의 표면이 양극산화처리(anodizing)되어 30~200um의 산화알루미늄층(312)으로 둘러싸인 것을 사용하는 것이 특징이다. 산화알루미늄층(312)은 도 4의 절연층(212)에 대응되며 그 후속공정은 제1실시예(도 4)와 동일하다. 산화알루미늄층(312)은 열전도도가 60W/mk 정도로서 나쁘지 않기 때문에 굳이 제거할 필요까지는 없다.
[제4실시예]
도 7은 본 발명의 제4실시예에 따른 고방열성 회로기판(200)의 제조방법을 설명하기 위한 도면으로서, 제1실시예의 경우와 달리 베이스 기판(410)으로서 방열플라스틱 기판을 사용하는 것이 특징이다. 방열 플라스틱은 플라스틱에 높은 열전도성의 세라믹을 혼합하여 방열성과 절연성을 가지도록 한 것을 말한다. 방열 플라스틱은 가볍고 싸기 때문에 비용적인 측면에서 특히 바람직하며 유연성 면에서도 더욱 유리하다.
도 8은 본 발명의 잇점을 설명하기 위한 도면이다. 본 발명은 열합착 방법을 사용하지 않기 때문에 열팽창 및 열수축에 따른 기판의 휨현상을 고려할 필요가 없어 고방열성 회로기판(200)을 얇게 만들 수 있을 뿐만 아니라 두껍고 견고한 여러 가지 형태의 베이스 기판을 사용할 수도 있어, 다양하고 창의적인 LED 조명이 구현이 가능하고, 또한 방열 및 배광특성을 종래보다 더 극대화할 수 있다. 그리고 제조비용도 절감할 수 있다.
200: 고방열성 회로기판
210, 310, 410: 베이스 기판
211: 금속기판
212: 절연층
230: 회로 베이스층
240: 패드 베이스층
250: 화학도금층
255: 전기도금층
260: 도금층
261: 도금층 패턴
270: 본딩 패드층
271: 본딩 패드
280: 감광막 패턴
311: 알루미늄 기판
312: 산화알루미늄층

Claims (11)

  1. 베이스 기판 상에 상기 베이스 기판의 소정영역을 노출시키도록 비도전성의 회로 베이스층을 형성하는 단계;
    상기 회로 베이스층에 의해 노출되는 베이스 기판 상에 도전성의 패드 베이스층을 채우는 단계;
    상기 회로 베이스층과 패드 베이스층 상에 화학도금층을 형성한 후에 상기 화학도금층 상에 전기도금층을 형성하여 화학도금층과 전기도금층이 순차적으로 적층되는 도금층을 형성하는 단계;
    상기 도금층 상에 도전성의 본딩 패드층을 형성하는 단계; 및
    상기 회로 베이스층이 노출되도록 상기 도금층과 상기 본딩 패드층을 패터닝하여 상기 패드 베이스층 상부를 포함하는 소정영역에 도금층 패턴과 본딩패드가 순차적으로 적층된 구조를 형성하는 단계; 를 포함하여 이루어지는 것을 특징으로 하는 고방열성 회로기판 제조방법.
  2. 제1항에 있어서, 상기 베이스 기판은 윗면에 절연층이 형성된 금속기판인 것을 특징으로 하는 고방열성 회로기판 제조방법.
  3. 제1항에 있어서, 상기 베이스 기판은 표면에 산화알루미늄층이 형성된 알루미늄 기판인 것을 특징으로 하는 고방열성 회로기판 제조방법.
  4. 제1항에 있어서, 상기 베이스 기판은 열도전성의 세라믹이 함유된 절연성 방열 플라스틱 기판인 것을 특징으로 하는 고방열성 회로기판 제조방법.
  5. 제2항에 있어서, 상기 절연층이 상기 금속기판의 소정영역을 노출시키도록 형성되며, 상기 회로 베이스층은 상기 금속기판이 노출되도록 상기 절연층 상에 형성되며, 상기 패드 베이스층은 상기 절연층 및 회로 베이스층에 의해 노출되는 금속기판 상에 채워지도록 형성되는 것을 특징으로 하는 고방열성 회로기판 제조방법.
  6. 제2항에 있어서, 상기 절연층이 실리콘, 에폭시, 페놀, 아크릴, 또는 폴리에스테르를 포함하여 이루어지는 고분자 수지의 액상도료이거나, 여기에 Al2O3, AlN, BN, Si, 또는 SiO2 를 포함하여 이루어지는 세라믹이 혼합된 액상도료를 인쇄방식으로 상기 금속기판 상에 코팅하여 경화시킴으로써 형성되는 것을 특징으로 하는 고방열성 회로기판 제조방법.
  7. 제1항에 있어서, 상기 회로 베이스층이 Au, Ag, Al, Cu, Sn, 또는 Ni를 포함하여 이루어지는 금속과 실리콘, 에폭시, 페놀, 아크릴, 또는 폴리에스테르를 포함하여 이루어지는 고분자 수지가 혼합된 액상의 비도전성 재료를 상기 베이스 기판 상에 인쇄방식으로 코팅하여 경화시킴으로써 형성되는 것을 특징으로 하는 고방열성 회로기판 제조방법.
  8. 제1항에 있어서, 상기 패드 베이스층은 Au, Ag, Al, Cu, Sn 또는 Ni 을 포함하여 이루어지는 금속과 실리콘, 에폭시, 페놀, 아크릴, 또는 폴리에스테르를 포함하여 이루어지는 고분자 수지가 혼합된 액상의 도전성 재료를 상기 베이스 기판 상에 인쇄방식으로 코팅하여 경화시킴으로써 형성되는 것을 특징으로 하는 고방열성 회로기판 제조방법.
  9. 제5항에 있어서, 상기 패드 베이스층은 Au, Ag, Al, Cu, Sn 또는 Ni 을 포함하여 이루어지는 금속을 전기도금시킴으로써 형성되는 것을 특징으로 하는 고방열성 회로기판 제조방법.
  10. 제1항에 있어서, 상기 도금층은 상기 화학도금층보다 상기 전기도금층의 두께가 더 두꺼운 것을 특징으로 하는 고방열성 회로기판 제조방법.
  11. 제1항에 있어서, 상기 본딩 패드층은 Ni 및 Au가 순차적으로 밑에서 위로 적층된 Ni/Au나 Ni 및 Ag가 순차적으로 밑에서 위로 적층된 Ni/Ag로 이루어지는 것을 특징으로 하는 고방열성 회로기판 제조방법.
KR1020110027891A 2011-03-29 2011-03-29 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법 KR101235176B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110027891A KR101235176B1 (ko) 2011-03-29 2011-03-29 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법
PCT/KR2011/005016 WO2012133990A1 (ko) 2011-03-29 2011-07-08 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110027891A KR101235176B1 (ko) 2011-03-29 2011-03-29 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20120110189A true KR20120110189A (ko) 2012-10-10
KR101235176B1 KR101235176B1 (ko) 2013-02-20

Family

ID=46931651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110027891A KR101235176B1 (ko) 2011-03-29 2011-03-29 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법

Country Status (2)

Country Link
KR (1) KR101235176B1 (ko)
WO (1) WO2012133990A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042586A (ko) * 2013-10-11 2015-04-21 삼성전기주식회사 인쇄회로기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160338211A1 (en) * 2015-05-12 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
CN108679583A (zh) * 2018-04-08 2018-10-19 伍连彬 一种照明设备及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140109A (ja) 2002-10-16 2004-05-13 Kyocera Corp 配線基板の製造方法
KR101148127B1 (ko) * 2006-12-09 2012-05-23 엘지이노텍 주식회사 방열회로기판 및 그 제조방법
KR100911263B1 (ko) * 2007-12-06 2009-08-06 삼성전기주식회사 인쇄회로기판 제조 방법
JP5257116B2 (ja) * 2009-02-13 2013-08-07 岩崎電気株式会社 Ｌｅｄユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150042586A (ko) * 2013-10-11 2015-04-21 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
KR101235176B1 (ko) 2013-02-20
WO2012133990A1 (ko) 2012-10-04

Similar Documents

Publication Publication Date Title
US9698563B2 (en) Flexible LED device and method of making
KR102098831B1 (ko) Led 조명 모듈 및 led 조명 장치
US9482416B2 (en) Flexible light emitting semiconductor device having a three dimensional structure
JP5533183B2 (ja) Ｌｅｄ光源装置及びその製造方法
US8240882B2 (en) Light emitting diode module and method for making the same
WO2009119461A1 (ja) 半導体発光モジュールおよびその製造方法
JP2011193015A (ja) 陽極酸化金属基板モジュール
JP2011139008A (ja) 熱と電気の伝導経路を分離させたチップオンボード用金属基板構造
JP2004039691A (ja) Ｌｅｄ照明装置用の熱伝導配線基板およびそれを用いたｌｅｄ照明装置、並びにそれらの製造方法
JP2011040715A (ja) Ｌｅｄ実装基板およびその製造方法
WO2008100298A1 (en) Led lighting device
WO2012112310A1 (en) Flexible light emitting semiconductor device having thin dielectric substrate
JP2013143517A (ja) 電子部品素子搭載用基板
US20150040388A1 (en) Application of Dielectric Layer and Circuit Traces on Heat Sink
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101498682B1 (ko) 발광 다이오드 모듈
JP2006041230A (ja) 発光素子用配線基板ならびに発光装置
KR101235176B1 (ko) 발광다이오드 실장에 적합한 고방열성 회로기판 제조방법
TW201123546A (en) Light emitting diode illumination device
KR20120100303A (ko) 인쇄회로기판, 이를 구비한 발광모듈, 발광모듈을 구비하는 조명유닛 및 발광모듈 제조방법
KR101363070B1 (ko) 엘이디 조명 모듈
TW201318235A (zh) 加強散熱的光學元件封裝
JP2011071554A (ja) 発光素子用配線基板ならびに発光装置
JP3158994U (ja) 回路基板
JP5359662B2 (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160215

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170215

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 7