KR20120100000A - 반도체 발광 소자 어레이 및 그 제조방법 - Google Patents
반도체 발광 소자 어레이 및 그 제조방법 Download PDFInfo
- Publication number
- KR20120100000A KR20120100000A KR1020110018579A KR20110018579A KR20120100000A KR 20120100000 A KR20120100000 A KR 20120100000A KR 1020110018579 A KR1020110018579 A KR 1020110018579A KR 20110018579 A KR20110018579 A KR 20110018579A KR 20120100000 A KR20120100000 A KR 20120100000A
- Authority
- KR
- South Korea
- Prior art keywords
- type
- light emitting
- semiconductor layer
- layer
- semiconductor light
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 171
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- 238000003491 array Methods 0.000 description 6
- 150000004767 nitrides Chemical group 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 230000007480 spreading Effects 0.000 description 6
- 238000003892 spreading Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910017750 AgSn Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910016551 CuPt Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- DGOBMKYRQHEFGQ-UHFFFAOYSA-L acid green 5 Chemical compound [Na+].[Na+].C=1C=C(C(=C2C=CC(C=C2)=[N+](CC)CC=2C=C(C=CC=2)S([O-])(=O)=O)C=2C=CC(=CC=2)S([O-])(=O)=O)C=CC=1N(CC)CC1=CC=CC(S([O-])(=O)=O)=C1 DGOBMKYRQHEFGQ-UHFFFAOYSA-L 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
한정된 크기의 실장용 기판에 더 많은 수의 반도체 발광 소자를 실장할 수 있도록 하는 반도체 발광 소자 어레이 및 그 제조방법에 관한 것이다. 본 발명에 따른 반도체 발광 소자 어레이는, p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함하는 수직형 반도체 발광 소자가 행 방향으로 두 개 배치되면서 하나의 n형 패드를 서로 공유하도록 구성된 단위 어레이가 상기 행방향을 따라 1개 이상 배치되는 비대칭 반도체 발광 소자 어레이이다. 본 발명에 따르면, 전류 집중 현상을 감소시키고 전류 퍼짐 효과는 극대화할 수 있다.
Description
본 발명은 반도체 발광 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 한정된 크기의 실장용 기판에 더 많은 수의 반도체 발광 소자를 실장할 수 있도록 하는 멀티칩(multi chip) 형태가 가능한 반도체 발광 소자 어레이 및 그 제조방법에 관한 것이다.
LED(Light Emitting Diode) 및 LD(Laser Diode)와 같은 반도체 발광 소자는 전류를 광으로 변환시키는 고체 전자 소자 중 하나로서, 통상적으로 p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함한다. 반도체 발광 소자에서 p형 반도체층과 n형 반도체층 양단에 구동 전류를 인가하면, p형 반도체층과 n형 반도체층으로부터 반도체 물질의 활성층으로 전자(electron) 및 정공(hole)이 주입된다. 주입된 전자와 정공은 반도체 물질의 활성층에서 재결합하여 광을 생성한다.
일반적으로 반도체 발광 소자는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 제조가 되고 있는데, 이것은 단파장광(자외선 내지 녹색광), 특히 청색광을 낼 수 있는 소자가 된다. 그런데, 질화물계 반도체 화합물은 결정 성장을 위한 격자 정합 조건을 만족하는 사파이어 기판이나 실리콘 카바이드(silicon carbide, SiC) 기판 등의 절연성 기판을 이용하여 제조되므로, 구동 전류 인가를 위해 p형 반도체층 및 n형 반도체층에 연결시키는 2 개의 전극이 발광 구조물의 상면에 거의 수평으로 배열되는 수평형(planar) 구조를 가진다.
그런데 n형 전극과 p형 전극을 발광구조물의 상면에 거의 수평으로 배열하면 발광면적이 감소되어 휘도가 감소되고, 전류 퍼짐이 원활하지 못해 정전 방전(Electrostatic discharge : ESD)에 취약한 신뢰성 문제를 유발시킬 뿐만 아니라, 동일 웨이퍼 상에서 칩의 개수가 감소하여 수율이 저하되는 문제점이 있다. 또한 칩 사이즈를 축소하는 데 한계가 있으며, 더구나 사파이어 기판은 열전도율이 좋지 않기 때문에 고출력 구동시 발생되는 열이 충분히 방출되지 못하게 됨으로써 소자 성능에 제약을 초래한다.
이러한 문제를 해결하기 위하여, 고출력 레이저의 고밀도 에너지를 이용하여 사파이어 기판과 질화물계 반도체 화합물 층 사이의 경계면을 분해하여 사파이어 기판과 질화물계 반도체 화합물 층 부분을 분리하는 레이저 리프트 오프 공법을 이용해 수직형 반도체 발광 소자를 제조하고 있다.
도 1은 이러한 레이저 리프트 오프 공법에 의하여 사파이어 기판을 분리하고 지지용 도전성 기판을 부착하여 제작된 수직형 반도체 발광 소자를 나타내는 단면도이다.
도 1을 참조하면, 종래 수직형 반도체 발광 소자(10)는 도전성 기판(40) 상에 p형 전극(35), p형 반도체층(25), 활성층(20) 및 n형 반도체층(15)을 구비하며, n형 반도체층(15) 상면에 n형 전극(45)이 형성되어 있다. p형 반도체층(25)과 n형 반도체층(15) 양단에 구동 전류를 인가하면, p형 반도체층(25)과 n형 반도체층(15)으로부터 활성층(20)으로 전자 및 정공이 주입된다. 주입된 전자와 정공은 활성층(20)에서 재결합하여 광을 생성한다.
이러한 수직형 반도체 발광 소자의 경우, 수평형의 소자에 비하여 열방출 효과와 전류 퍼짐 효과가 매우 뛰어나다. 따라서, 고출력 LED의 경우 대부분 수직형으로 제작된다. 또한 출력을 높이기 위하여 수직형 LED 소자의 경우 대부분 1mm x 1mm 이상의 대면적으로 구현한다.
잘 알려진 바와 같이, 패키징 기술은 한정된 크기의 실장용 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되고 있다. 패키지 안에 포함되는 칩(통상 칩 하나는 하나의 소자를 포함함) 하나의 크기 감소를 통해 실장 가능한 패키지의 수를 증대시킬 수 있지만, 전형적인 반도체 패키지와 마찬가지로 통상의 LED 패키지는 하나의 LED 칩이 탑재되기 때문에 그 휘도 증대에는 한계가 있고, 그래서, 고휘도 시스템의 구현에 어려움이 있다.
따라서, LED 패키지의 휘도 증대 측면을 고려해서, 하나의 패키지에 2개 이상의 LED 칩을 탑재시키는 멀티칩의 경우가 있다. 통상, 여러 개의 LED 칩들을 실장용 기판 상에 단순 나열하여 패키징하는 방법, 또는, 두 개 이상의 LED 칩들을 적층 구조로 쌓아 올려 패키징하는 방법으로 제작된다. 수직형 LED의 멀티칩 어레이 기술의 경우 개발 초기 단계이며, 이전에는 AC LED에 적용되어 5x5 이상의 대칭형 멀티칩으로 구성되었으나, 조명용 고출력 LED에서 멀티칩 어레이 기술은 소자 특성을 개선하고자 하는 목적으로 2x2 이하의 대칭형 멀티칩으로 개발되고 있다. 주로 한 개의 대면적 칩에서 발생할 수 있는 전류 집중 현상을 최소화하고 전류 퍼짐을 최대화하기 위한 전극 구조를 갖고 있으며 정방형 대칭 구조를 동일한 패턴으로 나누어 배열한 형태이다.
보통 대면적 수직형 LED는 칩 영역에 고른 전류 주입과 저항 감소를 목적으로 하는 2개의 n형 패드를 갖고 있으며 2개의 n형 패드는 보통 정방형 대칭 구조의 LED 소자에서 양쪽 가장자리 중앙에 위치하는 것이 전류 주입 등에서 바람직하나 패키지 공정에서 와이어 본딩 후에 패드에 연결된 와이어가 칩 발광 영역 상부를 지나가게 되어 광출력 저하가 발생할 수 있어 한쪽 모서리 부분에 배치한다. 또한 패키지 모듈의 전극과 칩 전극을 와이어 본딩할 때 한쪽 부분에 n형 패드를 연결하고 반대쪽 부분에는 p형 패드를 연결하여야 하기 때문에 이러한 전극 배치 구조를 갖는다. 그러나 이러한 배치에서는 전류가 주입되는 n형 패드로부터 칩 반대쪽까지의 거리가 매우 멀어 상대적으로 n형 패드에 가까운 영역에 전류가 집중되어 전류 퍼짐에 불리하기 때문에 이를 해결하기 위해서 n형 전극을 구성하는 금속 두께를 매우 두껍게 증착하여 전극 저항을 최소화하고 있으나 현상을 최소화할 뿐 근본적 해결책은 아니며 또한 칩 가격 상승의 요인으로 작용한다.
이러한 단점을 해결하고자 개발되고 있는 멀티칩 어레이 LED의 n형 패드 역시 위에서 언급한 패키지 특성상 칩 한쪽 부분에 위치하여야 하며 또 모든 칩에 동시에 전류가 주입되어야 하기 때문에 정방형 대칭 구조의 멀티칩 어레이에서는 멀티칩 어레이를 구성하고 있는 각 칩까지의 전류 채널을 따로 형성하여야 하고 또 n형 패드와 전류 채널을 연결하기 위하여 칩 측벽(sidewall) 부분을 SiO2 등의 절연물질로 패시베이션(passivation)하여야 하므로 추가 공정이 반드시 필요한 실정이다.
본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 전류 집중 현상을 감소시키고 전류 퍼짐 효과는 극대화할 수 있는 멀티칩 어레이 및 그 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명에 따른 반도체 발광 소자 어레이는, p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함하는 수직형 반도체 발광 소자가 행 방향으로 두 개 배치되면서 하나의 n형 패드를 서로 공유하도록 구성된 단위 어레이가 상기 행방향을 따라 1개 이상 배치되는 비대칭 반도체 발광 소자 어레이이다.
상기 반도체 발광 소자는 상기 n형 패드와 연결되어 상기 n형 반도체층 상에 형성된 n형 전극을 더 포함할 수 있다. 상기 n형 전극은 설계자의 의도에 따라 다양하게 형성할 수 있지만 상기 n형 패드와 연결되어 있는 패턴으로, 특히 상기 n형 반도체층을 덮는 콘택 웹(web) 구조로 형성됨이 바람직하다.
본 발명에 따른 비대칭 반도체 발광 소자 어레이는 다음과 같은 제조 방법에 따라 제조될 수 있다. 먼저, 반도체 기판 상에 순차적으로 n형 반도체층, 활성층 및 p형 반도체층을 성장시킨다. 상기 p형 반도체층 상에 오믹 금속을 증착한 후 열처리하여 복수의 p형 전극을 형성한다. 상기 p형 전극 상에 도전성 기판을 형성한 후 상기 도전성 기판이 형성된 결과물로부터 상기 반도체 기판을 제거한다. 상기 n형 반도체층, 활성층 및 p형 반도체층을 반도체 발광 소자별로 분리하여 분리용 절연막을 형성한 다음, 상기 n형 반도체층 상에 n형 전극과 n형 패드를 형성한다. 이 때, 행 방향으로 배치된 두 개의 반도체 발광 소자가 하나의 n형 패드를 공유하도록 구성된 단위 어레이가 상기 행방향을 따라 1개 이상 배치되도록 형성한다.
상기 오믹 금속은 Ni, Pt, In 및 Pd 중 적어도 어느 하나로 증착할 수 있으며, 상기 도전성 기판을 형성하는 데에는 상기 p형 전극 위로 씨드 금속층을 형성한 후 도금, 증착 및 스퍼터링 중 어느 하나의 공정으로 도전성 물질을 형성하는 방법 또는 상기 p형 전극 위로 웨이퍼 본딩 공정을 통하여 도전성 기판을 부착하는 방법을 이용할 수 있다.
본 발명에 따른 반도체 발광 소자 어레이는 수직형 LED의 비대칭 멀티칩 어레이 구조로서, 전류 집중 현상을 감소시키고 전류 퍼짐 효과를 극대화할 수 있어 소자 특성을 개선시킬 수 있다. 멀티칩 어레이 LED 구조에서 본 발명에서와 같은 비대칭 구조를 적용할 경우 추가 공정 없이 n형 패드를 최소 면적으로 구성할 수 있으며 대칭 구조에서 발생하는 광출력 저하를 최소화할 수 있다.
도 1은 종래 반도체 발광 소자의 단면도이다.
도 2a는 본 발명의 제1 실시예에 따른 반도체 발광 소자 어레이의 상면도이고 도 2b는 그 단면도이다.
도 3a는 본 발명의 제2 실시예에 따른 반도체 발광 소자 어레이의 상면도이고 도 3b는 그 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 반도체 발광 소자 어레이의 상면도이다.
도 5 내지 도 8은 본 발명의 제2 실시예에 따른 반도체 발광 소자 어레이 제조방법을 설명하기 위한 단면도들이다.
도 2a는 본 발명의 제1 실시예에 따른 반도체 발광 소자 어레이의 상면도이고 도 2b는 그 단면도이다.
도 3a는 본 발명의 제2 실시예에 따른 반도체 발광 소자 어레이의 상면도이고 도 3b는 그 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 반도체 발광 소자 어레이의 상면도이다.
도 5 내지 도 8은 본 발명의 제2 실시예에 따른 반도체 발광 소자 어레이 제조방법을 설명하기 위한 단면도들이다.
이하 첨부된 도면들을 참조하여 본 발명을 더욱 상세히 설명하고자 한다. 다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 2a는 본 발명의 제1 실시예에 따른 반도체 발광 소자 어레이의 상면도이고 도 2b는 그 단면도이다.
먼저 도 2a에서 알 수 있듯이, 본 발명에 따른 반도체 발광 소자 어레이(100)는 1x2의 단위 어레이를 하나 포함하는 비대칭 어레이이다. 왼쪽부터 첫 번째 반도체 발광 소자(90a)와 두 번째 발광 소자(90b)는 n형 패드(150)를 서로 공유하는 구조이다.
n형 패드(150)는 인접하여 배치된 두 개의 반도체 발광 소자(90a, 90b)의 사이에 형성됨이 바람직하다. 이 때, 인접하여 배치된 두 개의 반도체 발광 소자(90a, 90b)의 사이에는 분리용 절연막(143)이 형성되어 있고 n형 패드(150)는 도시한 바와 같이 분리용 절연막(143)과 n형 반도체층(115) 상에 형성될 수도 있다.
반도체 발광 소자(90a, 90b)는 n형 패드(150)와 연결되어 n형 반도체층(115) 상에 형성된 n형 전극(145)을 더 포함한다. n형 전극(145)은 설계자의 의도에 따라 다양하게 형성할 수 있지만 n형 패드(150)와 연결되어 있는 패턴으로, 특히 n형 반도체층(115)을 덮는 콘택 웹(web) 구조로 형성됨이 전류 퍼짐 측면에서 바람직하다. 본 실시예에서 n형 전극(145)은 소자별로 한쪽 모서리를 공유하는 두 개의 직사각형 외부 윤곽을 형성하는 도우(window)형으로 도시하였지만 적어도 하나의 직사각형 혹은 정사각형 외부 윤곽을 형성하는 모양 또는 동심 구조의 직사각형 혹은 정사각형 등 다양한 모양이 가능하다.
다음 도 2b를 참조하면, 반도체 발광소자(90a, 90b)는 도전성 기판(140)과, 도전성 기판(140) 상에 형성된 p형 전극(132)과 접합층(133), 그리고 그 위로 순차 형성된 p형 반도체층(125), 활성층(120), n형 반도체층(115), n형 전극(145) 및 n형 패드(150)를 포함하는 구조가 된다.
여기서 도전성 기판(140)을 웨이퍼 본딩 공정을 통하여 부착하는 예를 들고 있으며, 실시 형태로, Au와 Sn을 주성분으로 하는 공융 합금으로 이루어진 본딩 금속의 접합층(133)을 매개로 도전성 기판(140)을 가압/가열의 방식으로 부착하는 것이 가능하지만, 이에 제한되지 않으며, 도전성 기판(140)은 Si, 흑연, Ge, Cu, Ni, Au, W, Ti, 흑연(graphite, C) 및 Al으로 구성된 그룹으로부터 선택된 물질 혹은 합금으로 이루어질 수 있으며, 선택된 물질에 따라, 도금, 증착, 스퍼터링 등의 공정으로 형성될 수도 있다.
n형 반도체층(115)과 활성층(120) 및 p형 반도체층(125)은, InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, n형 반도체층(115)은, n형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 불순물로는 예를 들어, Si, Ge, Sn, Te 또는 C 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, p형 반도체층(125)은, p형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 활성층(120)은 광을 생성하여 방출하기 위한 층으로, 통상 InGaN층을 우물로 하고 GaN층을 벽층으로 하여 다중양자우물(Multi-Quantum Well)을 형성함으로써 이루어진다. 활성층(120)은 하나의 양자우물층 또는 더블헤테로 구조로 구성될 수도 있다.
p형 전극(132)은 도전성 기판(140)과의 오믹컨택 기능과 더불어 정공 주입을 위한 전극의 기능, 그리고 반사막의 기능까지 담당한다. p형 전극(132)은 Ni, Pt, In 및 Pd로 구성된 그룹으로부터 선택된 오믹 금속을 포함하여 1층 이상의 다층막으로 형성될 수도 있으며 반사막으로 Ag, Al, 여러 물질이 적층된 구조의 omidirectional reflector를 포함한다.
이와 같이 본 발명에 따른 반도체 발광 소자 어레이(100)에 포함되는 반도체 발광소자(90a, 90b)는 p형 반도체층(125)과 n형 반도체층(115) 사이에 삽입된 반도체 물질의 활성층(120)을 포함하는 수직형 반도체 발광 소자이며, 반도체 발광 소자 어레이(100)는 이러한 반도체 발광소자(90a, 90b)가 행 방향으로 두 개 배치되면서 하나의 n형 패드(150)를 서로 공유하도록 구성된 단위 어레이를 포함하게 된다.
n형 패드(150)는 반도체 발광소자(90a, 90b)의 사이에, 가급적 중앙이 아닌 가장자리 쪽으로 배치하면 패키지 공정에서 와이어 본딩 후에 n형 패드(150)에 연결된 와이어가 칩 발광 영역 상부를 지나가지 않아 광출력 저하의 문제가 없다. 분리용 절연막(143)은 생략될 수도 있으며, 통상 전기적 절연 및 불순물 침입 방지 등 측면 보호를 위해 절연성 유전체를 이용하여 형성하면 패시베이션막의 기능도 한다. 상기와 같은 반도체 발광 소자 어레이(100)는 하나의 n형 패드(150)를 서로 공유하는 두 개의 반도체 발광 소자(90a, 90b)가 포함되도록 개별 칩 형태로 도전성 기판(140)이 다이싱(dicing)되어 실장용 기판(미도시) 상에 탑재된다. 실장용 기판 상에는 반도체 발광 소자 어레이(100)와 전기적으로 연결되기 위한 회로 배선이 형성되어 있으며 실장용 기판 상에 반도체 발광 소자 어레이(100)를 탑재하는 데에는 전도성 필름, 솔더링 등 통상의 실장 기술이 이용될 수 있다. 이후 칩은 다른 칩들과 와이어 본딩 등의 방법을 통해 전기적 배선된 후 수지 등을 이용한 봉지재로 덮여 패키지로 제조된다.
도 3a는 본 발명의 제2 실시예에 따른 반도체 발광 소자 어레이의 상면도이고 도 3b는 그 단면도이다.
도 3a 및 도 3b에서 보는 바와 같이, 본 발명에 따른 반도체 발광 소자 어레이(200)는 1x2의 단위 어레이를 행 방향으로 두 개 포함함으로써 1x4의 반도체 발광소자(90a 내지 90d)를 포함하는 비대칭 어레이이다. 왼쪽부터 첫 번째 반도체 발광 소자(90a)와 두 번째 발광 소자(90b)는 n형 패드(150)를 서로 공유하고 세 번째 반도체 발광 소자(90c)와 네 번째 발광 소자(90d)가 n형 패드(150)를 서로 공유하는 구조이다.
n형 패드(150)는 두 발광 소자의 사이에 형성됨으로써 본딩 패드가 개별적으로 중앙에 배치된 경우보다 더 크게 형성하여도 발광에 지장을 주지 않는다. 또한 본 발명에서와 같은 비대칭 구조를 적용할 경우 추가 공정 없이 n형 패드(150)를 최소 면적으로 구성할 수 있으며 대칭 구조에서 발생하는 광출력 저하를 최소화할 수 있다.
이상 설명한 바와 같이 본 발명에 따른 반도체 발광 소자 어레이는 수직형 반도체 발광 소자가 행 방향으로 두 개 배치되면서 하나의 n형 패드를 서로 공유하도록 구성된 단위 어레이를 상기 행방향을 따라 1개 이상 배치하면서 얼마든지 연결되는 반도체 발광 소자의 배열을 변경할 수 있다. 현재로서는 조명용 고출력 LED를 위해 4개 이하의 LED를 포함하도록 칩을 구성하지만 향후 어레이 안에 포함되는 LED의 개수는 4개보다 많아질 수 있으며, 본 발명의 경우 1x2, 1x4, 1x6, 1x8...과 같은 형태로 LED의 개수를 증가시킬 수 있다. 또한, 이러한 비대칭 어레이를 여러 개의 행으로 배치한 어레이도 가능하다.
예를 들어 도 4와 같은 구조도 가능한데, 도 4를 참조하면 반도체 발광 소자 어레이(300)는 도 2a에 도시한 것과 같은 단위 어레이를 행 방향으로 2개 배치한 도 3a의 반도체 발광 소자 어레이(200)를 두 개 포함하는 비대칭 반도체 발광 소자 어레이이다. 전부 8개의 반도체 발광소자(90a 내지 90h)가 포함된다. 이렇게 구성하면 연결되는 소자들의 개수가 증가할 경우에 공간을 줄일 수 있다.
도 5 내지 도 8은 앞에서 도 3a 및 도 3b를 참조하여 설명한 본 발명의 제2 실시예에 따른 반도체 발광 소자 어레이 제조방법을 설명하기 위한 단면도들이다.
여기서, 통상의 반도체 발광 소자의 제조방법은 소정의 웨이퍼를 이용하여 웨이퍼 레벨로 복수 개로 제조되나, 도 5 내지 도 8에서는 설명의 편의를 위해 네 개의 반도체 발광 소자 부분을 도시하고 있다. 즉, 웨이퍼 레벨로 수많은 반도체 발광 소자가 동시에 제조되지만 본 실시예와 도면에서는 인접하는 네 개의 소자(90a 내지 90d)를 도시하고 설명한다.
우선, 도 5에 도시된 바와 같이, 반도체 기판(110) 상에 순차적으로 n형 반도체층(115), 활성층(120) 및 p형 반도체층(125)을 성장시킨 다음, p형 전극(132)을 형성한다.
반도체 기판(110)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어 이외에 SiC, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN) 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다. n형 반도체층(115)과 활성층(120) 및 p형 반도체층(125)은 앞에서 언급한 바와 같은 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 형성하며, MOCVD, MBE 또는 HVPE와 같은 증착공정을 통해 성장시킨다. 반도체 기판(110) 상에 n형 반도체층(115)을 형성하기 전에 소자용 기판(2)과의 격자 정합을 향상시키기 위한 층으로, AlN/GaN으로 된 버퍼층(미도시)을 형성할 수도 있다. p형 전극(132)은 p형 반도체층(125) 상에 앞에서 언급한 바와 같은 오믹 금속을 증착한 후 열처리(RTA)하여 복수로 형성한다.
다음, 도 6을 참조하여, 접합층(133)을 형성한다. 그런 다음, p형 전극(132)과 접합층(133) 상에 도전성 기판(140)을 형성한다. 도전성 기판(140)은 최종 반도체 발광 소자(90a 내지 90d)에 포함되는 요소로서, 발광구조물을 지지하는 지지체의 역할을 수행한다. 특히, 레이저 리프트 오프 공정으로 반도체 기판(110)의 제거시, 도전성 기판(140)을 부착함으로써 상대적으로 두께가 얇은 발광구조물을 보다 용이하게 다룰 수 있다.
접합층(133)은 웨이퍼 본딩 공정을 통하여 도전성 기판(140)을 부착시키기 위해 형성하는 것이지만, 씨드 금속층을 통하여, 도금, 증착, 스퍼터링 등의 공정으로 형성될 수도 있다. 예를 들어 Cu, CuW, Ni, CuPt 등을 도금하거나 AuSn, AgSn 등을 접합 매개로 하여 Si, 흑연, Ge 등의 웨이퍼를 본딩할 수 있다.
다음에, 레이저 리프트 오프 공정에 의해 도 7과 같이 반도체 기판(110)을 제거한다. 반도체 기판(110) 후면에 레이저, 예컨대 248nm의 파장을 갖는 KrF 레이저를 조사하여 n형 반도체층(115)과 반도체 기판(110)의 경계면을 따라 반도체 기판(110)을 분리한다. 이에 따라 n형 반도체층(115)이 외부로 드러난다. 레이저 리프트 오프 공정 대신에 화학적 리프트 오프(chemical lift off) 공정을 이용할 수도 있다. 화학적 리프트 오프 공정을 이용할 경우, 반도체 기판(110)과 n형 반도체층(115) 사이에 습식 식각에 의해 제거될 수 있는 희생층(미도시)을 더 구비하고, 이를 선택적으로 제거할 수 있는 식각액을 이용하여 반도체 기판(110)을 분리한다.
그런 다음 도 8과 같이 반도체 발광 소자별로 분리한다. 본 실시예에서는 분리용 절연막(143)까지 형성한다. 예를 들어, 도전성 기판(140)이 드러날 때까지 n형 반도체층(115), 활성층(120) 및 p형 반도체층(125)을 식각하여 트렌치를 형성하면 소자간 분리는 달성된다. 추가적으로 절연 물질로 충진하면 패시베이션 기능의 분리용 절연막(143)을 형성할 수가 있다. 예를 들어 실리콘 산화막을 전면적으로 증착한 후 필요한 부분만 가려진 마스크를 형성하여 식각 방법으로 형성한다.
다음, n형 반도체층(115) 상에 n형 전극(145)과 n형 패드(150)를 형성한다. 이 때, 행 방향으로 배치된 두 개의 반도체 발광 소자(90a, 90b)가 하나의 n형 패드(150)를 공유하도록 구성된 단위 어레이가 상기 행방향을 따라 1개 이상 배치되도록 형성하여, 두 개의 반도체 발광 소자(90c, 90d)도 하나의 n형 패드(150)를 공유하도록 한다. n형 전극(145)과 n형 패드(150)를 형성하는 데에는 필요한 부분만 오픈된 마스크를 형성하여 리프트 오프 방법으로 형성하여도 되고 증착 후 필요한 부분만 가려진 마스크를 형성하여 식각 방법으로 형성하여도 된다.
한편, 본 실시예에서는 소자간 분리를 한 후에 n형 전극(145)과 n형 패드(150)를 형성하는 경우를 예로 들었으나, n형 전극(145)과 n형 패드(150)를 먼저 형성한 다음 ICP 식각과 같은 방법으로 도전성 기판(140)이 드러날 때까지 n형 반도체층(115), 활성층(120) 및 p형 반도체층(125)을 식각하여 소자간 분리를 하여도 된다. 이 경우 n형 패드 영역 아래 부분은 분리되지 않고 수 개의 반도체 발광소자 사이에 공유된다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.
Claims (9)
- p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함하는 수직형 반도체 발광 소자가 행 방향으로 두 개 배치되면서 하나의 n형 패드를 서로 공유하도록 구성된 단위 어레이가 상기 행방향을 따라 1개 이상 배치되는 비대칭 반도체 발광 소자 어레이.
- 제1항에 있어서, 상기 n형 패드는 인접하여 배치된 두 개의 반도체 발광 소자의 사이에 형성되는 것을 특징으로 하는 반도체 발광 소자 어레이.
- 제2항에 있어서, 상기 인접하여 배치된 두 개의 반도체 발광 소자의 사이에는 분리용 절연막이 형성되어 있고 상기 n형 패드는 상기 분리용 절연막과 상기 n형 반도체층 상에 형성되는 것을 특징으로 하는 반도체 발광 소자 어레이.
- 제2항에 있어서, 상기 반도체 발광 소자는 상기 n형 패드와 연결되어 상기 n형 반도체층 상에 형성된 n형 전극을 더 포함하는 것을 특징으로 하는 반도체 발광 소자 어레이.
- 제4항에 있어서, 상기 n형 전극은 상기 n형 반도체층을 덮는 콘택 웹(web) 구조로 형성된 것을 특징으로 하는 반도체 발광 소자 어레이.
- 반도체 기판 상에 순차적으로 n형 반도체층, 활성층 및 p형 반도체층을 성장시키는 단계;
상기 p형 반도체층 상에 오믹 금속을 증착한 후 열처리하여 복수의 p형 전극을 형성하는 단계;
상기 p형 전극 상에 도전성 기판을 형성하는 단계;
상기 도전성 기판이 형성된 결과물로부터 상기 반도체 기판을 제거하는 단계;
상기 n형 반도체층, 활성층 및 p형 반도체층을 반도체 발광 소자별로 분리하여 분리용 절연막을 형성하는 단계; 및
상기 n형 반도체층 상에 n형 전극과 n형 패드를 형성하는 단계를 포함하되,
행 방향으로 배치된 두 개의 반도체 발광 소자가 하나의 n형 패드를 공유하도록 구성된 단위 어레이가 상기 행방향을 따라 1개 이상 배치되도록 형성하는 비대칭 반도체 발광 소자 어레이 제조방법. - 제6항에 있어서, 상기 오믹 금속은 Ni, Pt, In 및 Pd 중 적어도 어느 하나로 증착하는 것을 특징으로 하는 반도체 발광 소자 어레이 제조방법.
- 제6항에 있어서, 상기 도전성 기판을 형성하는 단계는,
상기 p형 전극 위로 씨드 금속층을 형성하는 단계; 및
도금, 증착 및 스퍼터링 중 어느 하나의 공정으로 상기 씨드 금속층 상에 도전성 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자 어레이 제조방법. - 제6항에 있어서, 상기 도전성 기판을 형성하는 단계는,
상기 p형 전극 위로 웨이퍼 본딩 공정을 통하여 도전성 기판을 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자 어레이 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110018579A KR101205836B1 (ko) | 2011-03-02 | 2011-03-02 | 반도체 발광 소자 어레이 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110018579A KR101205836B1 (ko) | 2011-03-02 | 2011-03-02 | 반도체 발광 소자 어레이 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120100000A true KR20120100000A (ko) | 2012-09-12 |
| KR101205836B1 KR101205836B1 (ko) | 2012-11-28 |
Family
ID=47109812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110018579A KR101205836B1 (ko) | 2011-03-02 | 2011-03-02 | 반도체 발광 소자 어레이 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101205836B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100838197B1 (ko) | 2007-08-10 | 2008-06-16 | 서울옵토디바이스주식회사 | 개선된 전류분산 성능을 갖는 발광 다이오드 |
-
2011
- 2011-03-02 KR KR1020110018579A patent/KR101205836B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101205836B1 (ko) | 2012-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9324904B2 (en) | Semiconductor light emitting device and light emitting apparatus | |
| US8263985B2 (en) | Semiconductor light emitting device having one or more recesses on a layer | |
| EP2519961B1 (en) | Thin-film led with p and n contacts electrically isolated from the substrate | |
| EP2221873B1 (en) | Light emitting device | |
| JP5450399B2 (ja) | 半導体発光素子及びその製造方法 | |
| EP2249406B1 (en) | Light emitting diode | |
| KR101707118B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
| JP2006086489A (ja) | 静電気放電防止機能を有する窒化物半導体発光素子 | |
| KR101047720B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| US20210226088A1 (en) | Light-emitting diode chip and manufacturing method thereof | |
| US8648375B2 (en) | Semiconductor light emitting device and light emitting module | |
| US20090101926A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| US20240297207A1 (en) | Light emitting device | |
| US9048343B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| KR20100103962A (ko) | 발광소자 및 그 제조방법 | |
| US12034098B2 (en) | Optoelectronic component having a dielectric reflective layer and production method for same | |
| KR101040140B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
| KR101205836B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
| KR20140047871A (ko) | 반도체 소자 및 및 그것을 제조하는 방법 | |
| KR101087970B1 (ko) | 반도체 발광소자 | |
| KR101777263B1 (ko) | 발광소자 및 그 발광 소자의 제조 방법 | |
| KR101686750B1 (ko) | 어레이 구조를 갖는 발광 소자 및 이의 제조 방법 | |
| KR101005047B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101158077B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 | |
| KR102350784B1 (ko) | 자외선 발광소자 및 조명시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161028 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |