KR20120098320A - 멀티-칩 패키지 - Google Patents

멀티-칩 패키지 Download PDF

Info

Publication number
KR20120098320A
KR20120098320A KR1020110018187A KR20110018187A KR20120098320A KR 20120098320 A KR20120098320 A KR 20120098320A KR 1020110018187 A KR1020110018187 A KR 1020110018187A KR 20110018187 A KR20110018187 A KR 20110018187A KR 20120098320 A KR20120098320 A KR 20120098320A
Authority
KR
South Korea
Prior art keywords
chip
pad
region
chip package
tsv
Prior art date
Application number
KR1020110018187A
Other languages
English (en)
Inventor
강동금
김연옥
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110018187A priority Critical patent/KR20120098320A/ko
Publication of KR20120098320A publication Critical patent/KR20120098320A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 멀티-칩 패키지에 관한 것으로, 제1 및 제2 영역으로 한정되는 반도체 기판을 포함하되, 상기 제1 영역에서는 실리콘 관통 전극을 가지는 칩이 형성되며, 상기 제2 영역은 상기 제1 영역에서 연장된 상기 칩의 연장 부분이 형성되며, 상기 칩의 연장 부분에 패드 컨택이 형성된다.

Description

멀티-칩 패키지{Muti-Chip Package}
본 발명은 반도체 집적 회로에 관한 것으로서, 특히 멀티-칩 패키지에 관한 것이다.
최근에 멀티-칩 패키지는 복수의 다이(die) 또는 칩(chip)을 적층시켜 구현한다. 또한 각 칩 간의 인터페이스는 중 범프(Bump), 볼(Ball), 혹은 범프볼에 의해 연결된다.
더하여, 멀티-칩 패키지는 범프 볼의 밀도(Density) 상향을 위해 범프 볼의 인터페이스로 개발된 칩에 실리콘 관통 전극(Through Silicon Via: TSV)을 구현해서 멀티-칩 스태킹(Muti-chip Stacking)이 가능하도록 개발을 하고 있는 추세이다.
이에 따라, 범프 볼 공정과 TSV 공정의 결합에 의해 멀티-칩 패키지 각각의 칩의 설계가 주요해지고 있으며, 두 공정의 안정적인 설계 구현이 필요로 하다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 공정 상에서 발생되는 펌프 볼과 패드 컨택 간 불량을 줄이기 위한 멀티-칩 패키지를 제공한다.
본 발명의 일 실시 예에 따른 멀티-칩 패키지는, 제1 및 제2 영역으로 한정되는 반도체 기판을 포함하되, 상기 제1 영역에서는 실리콘 관통 전극을 가지는 칩이 형성되며, 상기 제2 영역은 상기 제1 영역에서 연장된 상기 칩의 연장 부분이 형성되며, 상기 칩의 연장 부분에 패드 컨택이 형성된다.
본 발명의 다른 실시 예에 따른 멀티-칩 패키지는, 제1 및 제2 영역으로 한정되는 칩을 포함하되, 상기 제1 영역에서는 실리콘 관통 전극이 형성되며, 상기 제2 영역은 상기 칩을 이루고 있는 복수의 패드들을 전기적으로 연결시키는 패드 컨택이 형성된다.
본 발명에 따른 멀티-칩 패키지는 제1 및 제2 패드를 전기적으로 연결하는 패드 컨택을 TSV 및 범프볼이 형성된 제1 영역으로부터 연장된 제2 영역에 형성함으로써, 범프 볼 공정으로 인해 펌프 볼과 패드 컨택 간의 스트레스에 의한 불량을 줄일 수 있다.
도1은 본 발명의 일실시예에 따른 멀티-칩 패키지를 나타낸 평면도, 및
도2는 도1를 I-I’절단한 단면도이다.
도1은 본 발명의 일실시예에 따른 멀티-칩 패키지(MCP, Multi Chip Package, 100)는 다수의 칩들로 구성되는 패키지 칩이다.
본 발명에 따른 상기 멀티-칩 패키지(100)는 다수의 칩들을 수직 방향으로 적층하고 TSV(Through Silicon Vias)를 이용하여 상기 다수의 칩들을 상호 접속시킬 수 있다.
실리콘 관통 전극(Through Silicon Vias: 이하, TSV)을 이용한 멀티-칩 패키지(100)는 칩들을 상호 접속시키기 위한 금속 와이어(wire)가 필요 없기 때문에 상기 멀티-칩 패키지의 소형화, 고속화, 및 저전력화가 가능할 수 있다.
이하, 본 발명의 실시 예는 다수의 칩은 동일한 구성으로 형성됨으로, 다수의 칩 중 어느 하나의 칩에 대해 상세히 설명하기로 한다.
도1에 도시된 바와 같이, 멀티-칩 패키지(100)의 칩은 반도체 기판(102) 일부 영역에 제1 및 제2 영역(102, 104)을 가지도록 구성될 수 있다.
상기 제1 영역(102)에는 반도체 기판(102)에서 칩이 형성될 영역을 한정하는 씨일링(sealing) 구조(105)를 가진다. 씨일링 구조(105) 내에는 다른 칩과 상호 접속하도록 하는 TSV(115)가 형성되며, 상기 TSV(115)에 의해 다른 칩과 전기적으로 연결되는 복수의 패드 즉, 본 발명의 도면과 같이 제1 및 제2 패드들(110, 120)이 적층되어 형성될 수 있다.
이때, 상기 제1 영역(102)은, 반도체 기판(102)의 중간 영역, 즉 씨일링 구조(105)의 중간 영역에 형성될 수 있다.
더하여, 제1 영역(102)과 대응하는 영역에 형성된 칩의 상부 및 하부 일부 영역에는 범프 볼(미도시)이 형성되어 다른 칩과 전기적으로 연결될 수 있다.
상기 제2 영역(104)에는 상기 제1 및 제2 패드들(10.2, 104)을 전기적으로 연결시키는 패드 컨택들(135)이 형성될 수 있다.
상기 제2 영역(104)은, 상기 제1 영역(102)에 형성된 최상위 레이어인 제2 패드(120)가 칩의 외각, 즉 씨일링 구조의 외부를 향하는 어느 한 방향으로 연장되어 형성될 수 있다.
이때, 제2 패드(120)는 패드 레이아웃(Pad layout)의 공간이 허락되는 범위까지 확장됨과 동시에 제1 패드(110)가 형성된 영역까지 연장되어, 펌프 볼이 형성되지 않은 영역에 형성될 수 있다.
이처럼, 본 발명에 따른 멀티-칩 패키지(100)는 제1 및 제2 패드(110, 120)를 전기적으로 연결하는 패드 컨택(135)을 TSV(115) 및 범프볼이 형성된 제1 영역(102)으로부터 연장된 제2 영역(104)에 형성함으로써, 기존의 범프 볼 공정으로 인해 펌프 볼과 패드 컨택(135) 간의 스트레스(Stress)에 의한 불량을 줄일 수 있다.
도2는 도1를 I-I’절단한 단면도이다.
도2에 도시된 바와 같이, 멀티-칩 패키지(100)의 칩은 반도체 기판(102)의 일부 영역에 제1 및 제2 영역(102, 104)을 가지도록 구성될 수 있다.
제1 영역(102)은 절연막(130)을 사이에 두고 상기 반도체 기판(102) 상에 서로 평행하게 배열되는 제1 및 제2 패드(110, 120)를 포함한다.
그리고, 제1 패드(110)는 TSV(115)에 의해 제1 범프 볼(152)과 연결될 수 있다.
이때, TSV(115)는 제1 영역(102)에 형성되며, 제1 패드(110)과 제1 범프 볼(152)을 연결하도록 반도체 기판(102)을 관통하여 형성된 실리될 수 있다.
본 발명에 따른 제1 범프 볼(152)은 다른 칩의 상부에 형성된 범프 볼과 접촉되어 두 칩이 서로 상호적으로 연결될 수 있도록 한다.
더하여 본 발명의 실시예에 따른 칩의 상부 측, 제2 패드(120)의 표면 중 어느 일부에 제2 범프볼(154)을 더 형성함으로써, 또 다른 칩의 하부에 형성된 범프볼과 접촉되어 두칩이 서로 상호적으로 연결될 수 있도록 할 수 있다.
제2 영역(104)은 상기 제1 영역(102)에 형성된 제1 및 제2 패드(110,120)가 연장되어 형성될 수 있다. 이러한 제2 영역(104)은 절연막(130)을 관통하여 제1 및 제2 패드(110, 120)를 연결하는 패드 컨택(135)이 형성될 수 있다.
이처럼, 본 발명에 따른 멀티-칩 패키지(100)는 제1 및 제2 패드(110, 120)를 전기적으로 연결하는 패드 컨택(135)을 TSV(115) 및 범프 볼(152, 154)가 형성된 제1 영역(102)으로부터 연장된 제2 영역(104)에 형성함으로써, 기존의 범프 볼 공정으로 인해 펌프 볼과 대응하는 영역에 형성된 패드 컨택 간의 스트레스(Stress)에 의한 불량을 줄일 수 있다.
기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 멀티-칩 패키지
102: 반도체 기판
110: 제1 패드
115: TSV
120: 제2 패드
135: 패드 컨택

Claims (7)

  1. 제1 및 제2 영역으로 한정되는 반도체 기판을 포함하되,
    상기 제1 영역에서는 실리콘 관통 전극을 가지는 칩이 형성되며,
    상기 제2 영역은 상기 제1 영역에서 연장된 상기 칩의 연장 부분이 형성되며, 상기 칩의 연장 부분에 패드 컨택이 형성되는 멀티-칩 패키지.
  2. 제1 항에 있어서,
    상기 실리콘 관통 전극과 대응하는 영역에는 범프 볼이 형성되는 멀티-칩 패키지.
  3. 제2 항에 있어서,
    상기 범프 볼은 상기 칩의 하부 측과, 상기 칩의 하부측과 접촉되는 제1 이웃한 칩을 전기적으로 연결시키는 멀티-칩 패키지.
  4. 제1 항에 있어서,
    상기 실리콘 관통 전극과 대응하는 상기 제1 영역의 상부 영역에는 범프 볼이 형성되는 멀티-칩 패키지.
  5. 제4 항에 있어서,
    상기 범프 볼은 상기 칩의 상부 측과, 상기 칩의 상부 측과 접촉되는 제2 이웃한 칩을 전기적으로 연결시키는 멀티-칩 패키지.
  6. 제1 및 제2 영역으로 한정되는 칩을 포함하되,
    상기 제1 영역에서는 실리콘 관통 전극이 형성되며,
    상기 제2 영역은 상기 칩을 이루고 있는 복수의 패드들을 전기적으로 연결시키는 패드 컨택이 형성되는 멀티-칩 패키지.
  7. 제6 항에 있어서,
    상기 실리콘 관통 전극과 대응하는 위치의 제1 영역에는 범프 볼이 형성되는 멀티-칩 패키지.
KR1020110018187A 2011-02-28 2011-02-28 멀티-칩 패키지 KR20120098320A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110018187A KR20120098320A (ko) 2011-02-28 2011-02-28 멀티-칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110018187A KR20120098320A (ko) 2011-02-28 2011-02-28 멀티-칩 패키지

Publications (1)

Publication Number Publication Date
KR20120098320A true KR20120098320A (ko) 2012-09-05

Family

ID=47109399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110018187A KR20120098320A (ko) 2011-02-28 2011-02-28 멀티-칩 패키지

Country Status (1)

Country Link
KR (1) KR20120098320A (ko)

Similar Documents

Publication Publication Date Title
US11088080B2 (en) Chip package structure using silicon interposer as interconnection bridge
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US9136204B2 (en) Semiconductor device having penetrating electrodes each penetrating through substrate
US9252091B2 (en) Semiconductor device having penetrating electrodes each penetrating through semiconductor chip
KR20130007049A (ko) 쓰루 실리콘 비아를 이용한 패키지 온 패키지
KR101211044B1 (ko) 멀티칩 구조를 가지는 반도체 집적 회로
US20140131854A1 (en) Multi-chip module connection by way of bridging blocks
KR101190744B1 (ko) 멀티칩 구조를 가지는 반도체 집적 회로
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
US10418315B2 (en) Semiconductor device and manufacturing method thereof
JP2014072487A (ja) 半導体装置およびその製造方法
JPWO2014136156A1 (ja) 半導体装置
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
KR100800149B1 (ko) 스택 패키지
CN112018075A (zh) 半导体封装
US11081467B2 (en) Apparatuses and methods for arranging through-silicon vias and pads in a semiconductor device
KR20220016365A (ko) 반도체 패키지
KR20130077627A (ko) 반도체 장치 및 그의 제조방법
KR20120098320A (ko) 멀티-칩 패키지
US9318470B2 (en) Semiconductor device
KR20130077628A (ko) 반도체 장치 및 그의 제조방법
US20230096170A1 (en) Semiconductor package
TWI762058B (zh) 半導體封裝件
KR101239458B1 (ko) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
US20240203944A1 (en) Three-dimensional semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination