KR20120097594A - 독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 및 그 3차원 적층 메모리 - Google Patents
독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 및 그 3차원 적층 메모리 Download PDFInfo
- Publication number
- KR20120097594A KR20120097594A KR1020110016889A KR20110016889A KR20120097594A KR 20120097594 A KR20120097594 A KR 20120097594A KR 1020110016889 A KR1020110016889 A KR 1020110016889A KR 20110016889 A KR20110016889 A KR 20110016889A KR 20120097594 A KR20120097594 A KR 20120097594A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- insulating material
- lower electrode
- dimensional stacked
- stacked memory
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000011810 insulating material Substances 0.000 claims abstract description 34
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 32
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 19
- -1 WSix Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 230000001747 exhibiting effect Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910052758 niobium Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910017107 AlOx Inorganic materials 0.000 claims description 5
- 229910019044 CoSix Inorganic materials 0.000 claims description 5
- 229910016553 CuOx Inorganic materials 0.000 claims description 5
- 229910016978 MnOx Inorganic materials 0.000 claims description 5
- 229910005855 NiOx Inorganic materials 0.000 claims description 5
- 229910005889 NiSix Inorganic materials 0.000 claims description 5
- 229910004166 TaN Inorganic materials 0.000 claims description 5
- 229910003070 TaOx Inorganic materials 0.000 claims description 5
- 229910003087 TiOx Inorganic materials 0.000 claims description 5
- 229910008486 TiSix Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910007667 ZnOx Inorganic materials 0.000 claims description 5
- 229910003134 ZrOx Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- 229910052748 manganese Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052720 vanadium Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 description 9
- 230000010354 integration Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따라서, 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자가 제공되는데, 상기 소자는 실리콘 기판과; 상기 실리콘 기판 상에 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조와; 상기 3차원 메모리 구조에 소정의 형태로 패터닝되어 형성된 트렌치 구조와; 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부가 제거된 부분에 형성된 저항 스위칭 특성을 나타내는 금속산화물층로서, 이들 금속산화물층은 서로 절연되어 있는 것인 금속산화물층과; (h) 상기 트렌치 벽면 및 상기 3차원 적층 메모리 구조의 최상단 절연물질층 상에 형성된 상부 전극층을 포함하고, 상기 상부 전극층은 상기 3차원 적층 메모리 구조의 복수 개의 메모리 셀에 공통적으로 작용하고, 상기 하부 전극층을 독립적으로 연결하여 구동시키는 것을 특징으로 한다.
Description
본 발명은 메모리 제조 방법에 관한 것으로서, 보다 구체적으로는 차세대 메모리 중 하나인 비휘발성 저항 스위칭 메모리(Resistance Switching Random Access Memory; ReRAM)를 3차원 구조의 메모리에서 독립적 메모리 셀 형태로 구현할 수 있는 3차원 적층 메모리 형태의 ReRAM 제조 방법 및 그 3차원 적층 메모리에 관한 것이다.
지금까지 반도체 관련 산업은 1980년대의 소형화 및 집적화, 1990년대의 초소형화 및 고집적화를 기반으로 성공적으로 발전하여 왔다. 이러한 성공은 소자 크기가 작아지더라도 소자 작동 원리가 그대로 유지될 수 있다는 것을 기반으로 한다. 따라서, 기존의 기술 방식의 연장선상에서 그 기술을 보다 향상시키는 방향으로 모든 연구 개발이 이루어졌으며, 지금까지 매우 성공적이었다.
그러나, 정보화와 통신화가 가속됨에 따라 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자와 시스템의 성능 향상의 필요성이 대두되었으며, 이를 위해 핵심 부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화가 필수적으로 요구되고 있다. 따라서, 고용량 정보 저장에 필요한 초고집적화가 가능한 비휘발성 메모리 소자 개발의 필요성이 그 어느 때보다도 커지고 있는 실정이다.
최근 ITRS(International Technology Roadmap for Semiconductors)에 따르면, 차세대 비휘발성 메모리로 유력하게 대두되고 있는 소자로서 PRAM(Phase Change RAM), NFGM(Nano Floating Gate Memory), ReRAM, PoRAM(Polymer RAM), MRAM(Magnetic RAM), Molecular RAM 등이 있으며, 이러한 차세대 메모리 개발은 DRAM의 고집적성과 낮은 소비 전력, 플래시 메모리의 비휘발성, SRAM의 고속 동작을 모두 구현하기 위한 방향으로 이루어지고 있다. 특히 ReRAM 소자는 상기 메모리 소자의 장점을 모두 가지고 있어서, 유력한 차세대 메모리로 거론되고 있다.
ReRAM의 경우 저항 스위칭 특성을 가지는 금속 산화막을 이용하는데, 이러한 금속 산화막을 제조하는 방법으로 물리적 기상 증착법(PVD), 화학적 기상 증착법(CVD), 스퍼터링, 펄스 레이저 증착법(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착법(atomic layer deposition; ALD), 분자선 에피탁시 증착법(molecular beam epitaxy; MBE)과 같은 증착 공정 방법을 이용하고 있다.
한편, 최근 낸드 플래시 메모리에서 소형화의 한계에 봉착함에 따라, 이러한 메모리 소자를 3차원(3D) 적층 메모리 형태로 구현하고자 하는 시도가 많이 이루어지고 있다. 3D 적층 메모리를 적용하게 되면, 낸드 플래시의 집적화에 따른 bit 당 제작 비용이 절감되며, 큰 design rule에서 공정이 가능하고, 기존 장비를 활용할 수 있어 생산 단가를 절감할 수 있는 이점이 있다.
이러한 3D 적층 메모리 구조와 관련하여, ReRAM을 그러한 메모리 구조 형태로 구현하고자 하는 시도가 이루어지고 있다. 예컨대, 3D 적층 메모리에 형성된 일종의 트렌치의 벽면 전체에 걸쳐 ReRAM 물질을 증착하여, 각 층의 메모리 셀들을 연결하고 각층의 메모리 셀들을 선택할 수 있는 구조로 구현하고 있다(예컨대, 도 2 참조). 그러나, 이러한 종래 기술에 따르면, ReRAM 물질이 트렌치 벽면 전체에 걸쳐 증착되기 때문에, 각 층의 메모리 셀이 독립적으로 구성되지 않는다. 더욱이, 예컨대 제1 층의 메모리 셀1을 구동시키기 위해 전압이 인가된 경우, 제2 층의 메모리 셀2가 구동되는 것과 같은 cross talk가 발생하는 문제점이 야기될 수 있다.
본 발명은 상기한 종래 기술에서 나타나는 문제점을 해결하기 위한 것으로서, 그 한 가지 목적은 3차원 적층 메모리 구조에서 ReRAM을 독립적인 셀 형태로 구현 가능한 3차원 적층 메모리 구조의 ReRAM 제조 방법 및 그 3차원 적층 메모리 구조를 제공하는 것이다.
본 발명의 다른 목적은 3차원 적층 메모리 구조에서 메모리 셀 간의 cross talk를 방지할 수 있는 3차원 적층 메모리 구조의 ReRAM 제조 방법 및 그 3차원 적층 메모리 구조를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따라서 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법이 제공되는데, 상기 방법은 (a) 기판을 제공하는 단계와; (b) 상기 기판 상에 절연물질층을 증착하는 단계와; (c) 상기 절연물질층 상에 하부 전극층을 증착하는 단계와; (d) 상기 (b) 및 (c) 단계를 반복하여, 최상단에 절연물질층이 형성된 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조를 형성하는 단계와; (e) 포토리소그래피 공정을 이용하여, 상기 3차원 적층 메모리 구조의 실리콘 기판까지 건식 식각하여, 특정 부분이 제거된 트렌치 구조를 갖도록 패터닝하는 단계와; (f) 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부를 제거하는 단계와; (g) 상기 절연물질층 사이의 하부 전극층이 제거된 부분, 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 원자층 증착 방법을 이용하여, 저항 스위칭 특성을 나타내는 금속산화물을 증착하는 단계와; (h) 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 증착된 상기 금속산화물을 건식 식각을 통해 제거하여, 상기 절연물질층 사이의 하부 전극층이 제거된 부분에 충진된 저항 스위칭 특성을 나타내는 금속산화물 사이를 절연시키는 단계와; (i) 상기 트렌치 구조 내부 및 상기 최상단 절연물질층 상에 상부 전극층을 형성하여, 상부 전극층이 여러 메모리 셀에 공통적으로 작용하도록 하고, 상기 하부전극층을 독립적으로 연결하여 구동하도록 하는 구조를 형성하는 단계를 포함하는 것을 특징으로 한다.
한 가지 실시예에 있어서, 상기 (f) 단계에서 상기 하부 전극층의 일부를 습식 식각 공정을 이용하여 제거할 수 있다.
한 가지 실시예에 있어서, 상기 (f) 단계에 있어서, 상기 제거되는 하부 전극층 부분은 상기 저항 스위칭 특성 발현을 위한 금속산화물 두께를 고려하여, 상기 습식 시각 공정을 제어할 수 있다.
한 가지 실시예에 있어서, 상기 하부 전극층과 상부 전극층은 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb,, Si, WSix, NiSix, CoSix 또는 TiSix으로 이루어질 수 있다.
한 가지 실시예에 있어서, 상기 저항 스위칭 특성을 나타내는 금속산화물로서 TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 또는 이들 물질 중 하나에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물이 이용될 수 있다.
본 발명의 다른 양태에 따라서, 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자가 제공되는데, 상기 소자는 실리콘 기판과; 상기 실리콘 기판 상에 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조와; 상기 3차원 메모리 구조에 소정의 형태로 패터닝되어 형성된 트렌치 구조와; 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부가 제거된 부분에 형성된 저항 스위칭 특성을 나타내는 금속산화물층로서, 이들 금속산화물층은 서로 절연되어 있는 것인 금속산화물층과; 상기 트렌치 벽면 및 상기 3차원 적층 메모리 구조의 최상단 절연물질층 상에 형성된 상부 전극층을 포함하고, 상기 상부 전극층은 상기 3차원 적층 메모리 구조의 복수 개의 메모리 셀에 공통적으로 작용하고, 상기 하부 전극층을 독립적으로 연결하여 구동시키는 것을 특징으로 한다.
상기 메모리 소자에 있어서, 상기 저항 스위칭 특성을 나타내는 금속산화물로서 TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 또는 이들 물질 중 하나에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물이 이용될 수 있다.
상기 메모리 소자에 있어서, 상기 하부 전극층과 상부 전극층은 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb,, Si, WSix, NiSix, CoSix 또는 TiSix으로 이루어질 수 있다.
본 발명에 따르면, 저항 스위칭 메모리 소자를 3차원 적층 메모리 구조 형태로 구현할 수 있어, 소형화의 제한을 극복할 수 있고, 금속/절연층/금속이라는 간단한 구조로 동작할 수 있다. 특히, 저항 스위칭 특성을 나타내는 금속산화물 사이가 절연되어 있어, 상부 전극에 의해 하부 전극이 독립적으로 연결되어 구동되어, 종래 기술과 달리 cross talk와 같은 문제점을 방지할 수 있다.
도 1a 내지 도 1f는 본 발명의 한 가지 실시예에 따라 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자를 제조하는 과정을 순착적으로 보여주는 도면이다.
도 2는 종래 기술에 따라 3차원 적층 메모리 구조에서 ReRAM 물질을 적층하는 양태를 모식적으로 보여주는 도면이다.
도 2는 종래 기술에 따라 3차원 적층 메모리 구조에서 ReRAM 물질을 적층하는 양태를 모식적으로 보여주는 도면이다.
이하에서는 첨부 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다. 이하의 설명에 있어서, 3차원 적층 메모리 구조 및 ReRAM과 관련하여 이미 당업계에 널리 알려진 구성에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
도 1a 내지 도 1f에는 본 발명의 한 가지 실시예에 따라 3차원 적층 메모리 구조의 ReRAM을 제조하는 과정이 순차적으로 도시되어 있다.
먼저, 도 1a를 참조하면, 실리콘 기판(10) 상에 실리콘 옥사이드와 같은 절연물질층(20)과 하부 전극으로 사용할 금속층(30)을 순차적으로 반복 적층하여, 3D 메모리 구조를 형성한다. 상기 하부 전극으로서, 일반적으로 반도체 소자 제조시 금속 배선에 사용되는 금속 물질, Pt, Si 및 Si과의 금속 화합물을 적용할 수 있다. 예컨대, Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb 등과 같은 금속, Si, WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 금속 화합물 등이 있다. 한편, 실리콘 기판 위와 3차원 적층 메모리 구조의 마지막 부분은 절연물질로 증착한다.
이어서, 도 1b에 도시한 바와 같이, 포토리소그래피 공정을 이용하여, 실리콘 기판까지 상기 3차원 메모리의 특정 부분을 건식 식각하여 패터닝함으로써, 일종의 트렌치 구조를 형성한다. 건식 식각에 의해 특정 부분을 제거한 후 남은 포토레지스트를 제거하면, 도 1b와 같은 구조가 형성된다.
다음에, 습식 식각을 이용하여, 용액과 만나는 절연물질층(20) 사이의 하부 전극 금속의 일부를 제거하여, 도 1c에 도시한 것과 같은 구조를 형성한다. 이때, 제거되는 하부 전극 부분은 추후 형성되는 ReRAM의 특성 발현을 위한 재료 두께를 고려하여, 습식 식각 공정을 제어하여, 상기 하부 전극 금속의 일부를 제거한다.
후속하여, 도 1d에 도시한 바와 같이, 단차 도포성이 우수한 원자층 증착 방법(ALD)을 이용하여, 저항 스위칭 특성을 발현하는 금속산화물(40)을 적층한다. 이때, 금속산화물은 도 1c 단계에서 형성한, 하부 전극의 일부 제거된 부분에도 적층된다. 이때 사용되는 금속 산화물은 예컨대, TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 등이 있으며, 이러한 물질에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물을 이용할 수도 있다.
이어서, 도 1e에 도시한 바와 같이, 건식 식각 공정을 이용하여 트렌치 벽면 및 최상단의 금속산화물을 제거하여, 금속산화물(40) 사이를 절연시킨다. 한편, 종래 기술에 따르면, 도 2에 도시한 바와 같이, 트렌치 벽면에 금속산화물(40') 전체가 증착되어 형성된다. 도시한 바와 같이, ReRAM 물질이 트렌치 벽면 전체에 걸쳐 형성되어, 각 층의 메모리 셀 사이가 독립적으로 구성되지 않고, 더욱이 셀 사이에서 cross talk 현상이 발생할 수 있다. 그러나, 본 발명에 따르면, 도 1e에 도시한 바와 같이, ReRAM 물질(40)이 절연물질층(20)을 사이에 두고 분리되어 있어, 종래 기술과 달리, 독립적인 메모리 셀 구조의 구현이 가능하다.
마지막으로, 금속을 증착하여 트렌치 내부를 충진하고, 최상단 절연물질층(30) 상에도 상부 전극(50)을 형성한다. 상부 전극(50)은 여러 메모리 셀에서 공통적으로 작용하고, 종래 기술과 달리 하부 전극을 개별적으로 연결하여 구동시킬 수 있어, cross talk 문제를 방지할 수 있다. 한편, 상부 전극으로 사용되는 금속 물질은 하부 전극과 동일한 금속 물질을 이용할 수 있다.
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 즉 후술하는 특허청구범위 내에서 상기 실시예를 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.
10: 실리콘 기판
20: 절연물질층
30: 하부전극
40: 금속 산화물(ReRAM 물질)
50: 상부 전극
20: 절연물질층
30: 하부전극
40: 금속 산화물(ReRAM 물질)
50: 상부 전극
Claims (8)
- 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법으로서,
(a) 기판을 제공하는 단계와;
(b) 상기 기판 상에 절연물질층을 증착하는 단계와;
(c) 상기 절연물질층 상에 하부 전극층을 증착하는 단계와;
(d) 상기 (b) 및 (c) 단계를 반복하여, 최상단에 절연물질층이 형성된 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조를 형성하는 단계와;
(e) 포토리소그래피 공정을 이용하여, 상기 3차원 적층 메모리 구조의 실리콘 기판까지 건식 식각하여, 특정 부분이 제거된 트렌치 구조를 갖도록 패터닝하는 단계와;
(f) 상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부를 제거하는 단계와;
(g) 상기 절연물질층 사이의 하부 전극층이 제거된 부분, 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 원자층 증착 방법을 이용하여, 저항 스위칭 특성을 나타내는 금속산화물을 증착하는 단계와;
(h) 상기 트렌치 벽면 및 상기 최상단 절연물질층 상에 증착된 상기 금속산화물을 건식 식각을 통해 제거하여, 상기 절연물질층 사이의 하부 전극층이 제거된 부분에 충진된 저항 스위칭 특성을 나타내는 금속산화물 사이를 절연시키는 단계와;
(i) 상기 트렌치 구조 내부 및 상기 최상단 절연물질층 상에 상부 전극층을 형성하여, 상부 전극층이 여러 메모리 셀에 공통적으로 작용하도록 하고, 상기 하부전극층을 독립적으로 연결하여 구동하도록 하는 구조를 형성하는 단계
를 포함하는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법. - 청구항 1에 있어서, 상기 (f) 단계에서 상기 하부 전극층의 일부를 습식 식각 공정을 이용하여 제거하는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법.
- 청구항 2에 있어서, 상기 (f) 단계에 있어서, 상기 제거되는 하부 전극층 부분은 상기 저항 스위칭 특성 발현을 위한 금속산화물 두께를 고려하여, 상기 습식 식각 공정을 제어하는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법.
- 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 하부 전극층과 상부 전극층은 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb,, Si, WSix, NiSix, CoSix 또는 TiSix으로 이루어지는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법.
- 청구항 4에 있어서, 상기 저항 스위칭 특성을 나타내는 금속산화물로서 TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 또는 이들 물질 중 하나에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물이 이용되는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자(ReRAM) 제조 방법.
- 실리콘 기판과;
상기 실리콘 기판 상에 복수 개의 절연물질층-하부전극층을 포함하는 3차원 적층 메모리 구조와;
상기 3차원 메모리 구조에 소정의 형태로 패터닝되어 형성된 트렌치 구조와;
상기 트렌치 구조의 절연물질층 사이의 하부 전극층의 일부가 제거된 부분에 형성된 저항 스위칭 특성을 나타내는 금속산화물층로서, 이들 금속산화물층은 서로 절연되어 있는 것인 금속산화물층과;
상기 트렌치 벽면 및 상기 3차원 적층 메모리 구조의 최상단 절연물질층 상에 형성된 상부 전극층
을 포함하고, 상기 상부 전극층은 상기 3차원 적층 메모리 구조의 복수 개의 메모리 셀에 공통적으로 작용하고, 상기 하부 전극층을 독립적으로 연결하여 구동시키는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자. - 청구항 6에 있어서, 상기 저항 스위칭 특성을 나타내는 금속산화물로서 TiOx, HfOx, ZnOx, ZrOx, MnOx, NbOx, NiOx, AlOx, CuOx, TaOx 또는 이들 물질 중 하나에 Ti, Ni, Nb, Hf, Mg, Zn, Zr, Al, V, W, Co, Eu, Ta, Cu, Mn 및 Fe 중 하나의 금속 원소를 도핑한 doped-금속산화물이 이용되는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자.
- 청구항 7에 있어서, 상기 하부 전극층과 상부 전극층은 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Nb,, Si, WSix, NiSix, CoSix 또는 TiSix으로 이루어지는 것을 특징으로 하는 3차원 적층 메모리 구조의 비휘발성 저항 스위칭 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016889A KR101207790B1 (ko) | 2011-02-25 | 2011-02-25 | 독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 및 그 3차원 적층 메모리 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016889A KR101207790B1 (ko) | 2011-02-25 | 2011-02-25 | 독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 및 그 3차원 적층 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120097594A true KR20120097594A (ko) | 2012-09-05 |
| KR101207790B1 KR101207790B1 (ko) | 2012-12-05 |
Family
ID=47108789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110016889A KR101207790B1 (ko) | 2011-02-25 | 2011-02-25 | 독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 및 그 3차원 적층 메모리 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101207790B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101636196B1 (ko) | 2015-01-29 | 2016-07-07 | 한양대학교 산학협력단 | 3차원 비휘발성 메모리 소자, 및 그 제조 방법 |
| US9634246B2 (en) | 2015-03-25 | 2017-04-25 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160145322A (ko) | 2015-06-10 | 2016-12-20 | 에스케이하이닉스 주식회사 | 전자 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920836B1 (ko) | 2007-12-26 | 2009-10-08 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
| JP5025696B2 (ja) * | 2009-08-11 | 2012-09-12 | 株式会社東芝 | 抵抗変化メモリ |
-
2011
- 2011-02-25 KR KR1020110016889A patent/KR101207790B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101636196B1 (ko) | 2015-01-29 | 2016-07-07 | 한양대학교 산학협력단 | 3차원 비휘발성 메모리 소자, 및 그 제조 방법 |
| US9634246B2 (en) | 2015-03-25 | 2017-04-25 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101207790B1 (ko) | 2012-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7507674B2 (en) | Memory device including resistance change layer as storage node and method(s) for making the same | |
| US10403817B2 (en) | Memory device with memory cell pillar having resistive memory layer with wedge memory portion and body memory portion, and method of fabricating the same | |
| CN110140212A (zh) | 三维存储器件的字线接触结构及其制作方法 | |
| JP2014216646A (ja) | 抵抗変化型メモリ装置の製造方法 | |
| WO2009096363A1 (ja) | 抵抗変化型不揮発性記憶装置とその製造方法 | |
| US9245901B1 (en) | Memory device and method for fabricating the same | |
| KR20150010645A (ko) | 저항성 랜덤 억세스 메모리 소자를 제조하는 방법 | |
| KR102628732B1 (ko) | 메모리 디바이스 및 그 형성 방법 | |
| US11844203B1 (en) | Conductive and insulative hydrogen barrier layer for memory devices | |
| US20190334084A1 (en) | Resistive random access memory structure and manufacturing method thereof | |
| US9935267B2 (en) | Variable resistance memory device with variable resistance material layer | |
| TW202318647A (zh) | 用於嵌入式記憶體之基於底座的口袋整合程序 | |
| KR101207790B1 (ko) | 독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 및 그 3차원 적층 메모리 | |
| KR101094658B1 (ko) | 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자 | |
| US20130087757A1 (en) | Resistive memory device and method of manufacturing the same | |
| JP5549126B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR101204749B1 (ko) | 독립적 메모리 셀 구조를 갖는 3차원 적층 메모리 형태의 저항 스위칭 메모리 제조 방법 | |
| US11751378B2 (en) | Semiconductor memory device | |
| US11778932B2 (en) | Resistive random access memory and manufacturing method thereof | |
| CN109256406B (zh) | 可变电阻存储器装置及其形成方法 | |
| US11177320B2 (en) | Variable resistance memory device and method of fabricating the same | |
| CN113013327B (zh) | 电阻式随机存取存储器及其制造方法 | |
| US9583706B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| US9666797B1 (en) | Memory structure having material layer made from a transition metal on interlayer dielectric | |
| TW202401760A (zh) | 半導體記憶體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161228 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190528 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191105 Year of fee payment: 8 |