KR20120086955A - 디코더 - Google Patents

Abstract

디코더는 접지전압 및 음전압을 입력받아, 프리차지신호가 인에이블되는 경우 상기 음전압을 공통전압으로 출력하고, 상기 프리차지신호가 디스에이블되는 경우 상기 접지전압을 상기 공통전압으로 출력하는 스위치부 및 디코딩신호에 응답하여 상기 공통전압을 벌크전압으로 입력받아 컬럼선택신호를 구동하는 모스트랜지스터를 포함하되, 스텐바이 모드로 동작하는 경우 상기 모스트랜지스터의 문턱전압이 상승하는 컬럼선택신호 생성부를 포함한다.

Description

디코더{Decoder}

본 발명은 전류소모량를 감소시킬 수 있는 디코더에 관한 것이다.

반도체 메모리 장치는 하나의 트랜지스터와 하나의 캐패시터로 이루어지는 수많은 메모리 셀을 구비하여 데이터를 저장한다. 각각의 메모리 셀은 워드라인(Word Line) 및 비트라인(Bit Line)과 연결되며, 워드라인이 활성화되면 비트라인으로부터 데이터를 입력받거나 비트라인에 데이터를 출력하는 동작을 수행한다. 여기서, 워드라인은 메인 워드라인(Main Word Line)과 서브 워드라인(Sub-Word Line)으로 구분된다.

반도체 메모리 장치는 이처럼 메인 워드라인과 서브 워드라인을 활성화시키기 위해 다수의 트랜지스터를 포함하는 어드레스 디코더를 구비하며, 어드레스 디코더는 외부로부터 입력되는 복수 개의 어드레스를 디코딩하여 워드라인 및 비트라인을 선택하고, 선택된 메모리 셀에 데이터를 입력하거나 선택된 메모리 셀의 데이터를 출력한다.

이와 같은 어드레스 디코더는 최근 기술 발전에 따라 반도체 메모리 장치의 동작속도를 빠르게 하기 위해 문턱전압이 낮은 트랜지스터를 사용하고 있다. 하지만, 문턱전압이 낮은 트랜지스터는 자체적인 누설전류가 크기 때문에 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우에도 누설전류량이 많아 반도체 메모리 장치의 전류소모량을 증가시키는 원인으로 작용한다.

본 발명은 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우 트랜지스터의 누설전류량을 줄여 전류소모량이 적은 디코더를 개시한다.

이를 위해 본 발명은 접지전압 및 음전압을 입력받아, 프리차지신호가 인에이블되는 경우 상기 음전압을 공통전압으로 출력하고, 상기 프리차지신호가 디스에이블되는 경우 상기 접지전압을 상기 공통전압으로 출력하는 스위치부 및 디코딩신호에 응답하여 상기 공통전압을 벌크전압으로 입력받아 컬럼선택신호를 구동하는 모스트랜지스터를 포함하되, 스텐바이 모드로 동작하는 경우 상기 모스트랜지스터의 문턱전압이 상승하는 컬럼선택신호 생성부를 포함하는 디코더를 제공한다.

도 1 은 본 발명의 일 실시예에 따른 디코더의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 스위치부의 회로도이다.
도 3 은 도 1에 도시된 컬럼선택신호 생성부의 회로도이다.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.

도 1 은 본 발명의 일 실시예에 따른 디코더의 구성을 도시한 블럭도이다.

도 1에 도시된 바와 같이, 본 실시예의 디코더는 디코딩신호 생성부(10), 스위치부(20) 및 컬럼선택신호 생성부(30)를 포함한다.

디코딩신호 생성부(10)는 어드레스 핀으로 입력되는 제1 내지 제3 상위 어드레스(CA<2:4>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 생성하는 제1 프리디코더(11), 어드레스 핀으로 입력되는 제1 및 제2 중위 어드레스(CA<5:6>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 중위 디코딩신호(DECM<1:4>)를 생성하는 제2 프리디코더(12) 및 어드레스 핀으로 입력되는 제1 및 제2 하위 어드레스(CA<7:8>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 하위 디코딩신호(DECL<1:4>)를 생성하는 제3 프리디코더(13)를 포함한다.

스위치부(20)는, 도 2에 도시된 바와 같이, 제1 전달게이트(T20) 및 제2 전달게이트(T21)를 포함한다.

제1 전달게이트(T20)는 반도체 메모리 장치가 엑티브 모드로 동작하는 경우 로직로우레벨로 디스에이블되는 프리차지신호(PCG)에 응답하여 턴온되어 접지전압(VSS)을 공통전압(VCOM)으로 출력하고, 제2 전달게이트(T21)는 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우 로직하이레벨로 인에이블되는 프리차지신호(PCG)에 응답하여 턴온되어 음전압(VBBW)을 공통전압(VCOM)으로 출력한다. 여기서, 음전압(VBBW)은 접지전압(VSS)보다 낮은 레벨을 갖는 전압이다.

컬럼선택신호 생성부(30)는, 도 3에 도시된 바와 같이, 제어신호 생성부(300), 논리소자(ND300), 전치컬럼선택신호 생성부(301) 및 컬럼선택신호 출력부(302) 를 포함한다.

제어신호 생성부(300)는 제1 내지 제4 중위 디코딩신호(DECM<1:4>) 및 제1 내지 제4 하위 디코딩신호(DECL<1:4>)의 레벨조합에 따라 인에이블되는 제1 및 제2 제어신호(CON<1:2>)를 생성한다.

논리소자(ND300)는 제1 및 제2 제어신호(CON<1:2>)의 로직레벨에 따라 노드(nd300)와 접지전압(VSS)을 연결하거나, 노드(nd300)와 접지전압(VSS)의 연결을 차단한다.

여기서, 반도체 메모리 장치의 동작모드에 따라 생성되는 제1 및 제2 제어신호(CON<1:2>)의 로직레벨과 제1 및 제2 제어신호(CON<1:2>)의 로직레벨에 따른 노드(nd300)와 접지전압(VSS)의 연결상태는 아래 표 1과 같이 설정된다.

반도체 메모리 장치의 동작모드	CON<1>	CON<2>	노드(nd300)와 접지전압(VSS)의 연결상태
스텐바이 모드	L	L	차단
스텐바이 모드	L	H	차단
스텐바이 모드	H	L	차단
엑티브 모드	H	H	연결

표 1 과 같이 제1 및 제2 제어신호(CON<1:2>)는 반도체 메모리 장치가 엑티브 모드로 동작하는 경우 로직하이레벨로 생성되어 노드(nd300)를 접지전압(VSS)에 연결하고, 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우 노드(nd300)와 접지전압(VSS)의 연결을 차단하도록 설정된다. 이와 같이 제1 및 제2 제어신호(CON<1:2>)의 로직레벨에 따른 노드(nd300)와 접지전압(VSS)의 연결상태는 실시예에 따라 다양하게 설정될 수 있다.

전치컬럼선택신호 생성부(301)는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 반전 버퍼링하여 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 생성한다.

전치컬럼선택신호 생성부(301)는 반도체 메모리 장치가 엑티브 모드로 동작하는 경우 노드(nd300)와 접지전압(VSS)이 연결되어 선택적으로 인에이블되는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 반전 버퍼링하여 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 생성하고, 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우 노드(nd300)와 접지전압(VSS)의 연결이 차단되고, 로직로우레벨로 디스에이블되는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 반전 버퍼링하여 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 로직하이레벨로 생성한다.

컬럼선택신호 출력부(302)는 공통전압(VCOM)을 벌크전압으로 입력받아 구동되는 모스트랜지스터들(N310~N317)을 포함하고, 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 반전 버퍼링하여 제1 내지 제8 컬럼선택신호(CY<1:8>)를 생성한다.

컬럼선택신호 출력부(302)는 반도체 메모리 장치가 엑티브 모드로 동작하는 경우 선택적으로 인에이블되는 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 반전 버퍼링하여 제1 내지 제8 컬럼선택신호(CY<1:8>)를 출력하고, 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우 로직하이레벨로 디스에이블되는 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 반전 버퍼링하여 제1 내지 제8 컬럼선택신호(CY<1:8>)를 로직로우레벨로 출력한다. 여기서, 컬럼선택신호 출력부(302)의 모스트랜지스터들(N310~N317)은 반도체 메모리 장치가 엑티브 모드로 동작하는 경우 접지전압(VSS)레벨의 공통전압(VCOM)을 벌크전압으로 입력받아 구동되고, 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우 음전압(VBBW)레벨의 공통전압(VCOM)을 벌크전압으로 입력받아 문턱전압이 상승하여 누설전류를 줄인다.

본 발명의 디코더의 동작을 반도체 메모리 장치가 엑티브 모드로 동작하는 경우와 스텐바이 모드로 동작하는 경우를 나누어 설명하면 다음과 같다.

우선, 반도체 메모리 장치가 엑티브 모드로 동작하는 경우, 디코딩신호 생성부(10)의 제1 프리디코더(11)는 제1 내지 제3 상위 어드레스(CA<2:4>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 출력하고, 제2 프리디코더(12)는 제1 및 제2 중위 어드레스(CA<5:6>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 중위 디코딩신호(DECM<1:4>)를 출력하며, 제3 프리디코더(13)는 제1 및 제2 하위 어드레스(CA<7:8>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 하위 디코딩신호(DECL<1:4>)를 출력한다.

스위치부(20)는 반도체 메모리 장치가 엑티브 모드로 동작하는 경우 로직로우레벨로 디스에이블되는 프리차지신호(PCG)에 응답하여 제1 전달게이트(T20)가 턴온되어 접지전압(VSS)을 공통전압(VCOM)으로 출력한다.

컬럼선택신호 생성부(30)의 제어신호생성부(300)는 제1 내지 제4 중위 디코딩신호(DECM<1:4>) 및 제1 내지 제4 하위 디코딩신호(DECL<1:4>)의 로직레벨 조합에 따라 제1 및 제2 제어신호(CON<1:2>)를 출력하고, 논리소자(ND300)는 표 1과 같이 생성된 제1 및 제2 제어신호(CON<1:2>)의 로직레벨에 따라 노드(nd300)와 접지전압(VSS)을 연결한다.

컬럼선택신호 생성부(30)의 전치컬럼선택신호 생성부(301)는 선택적으로 인에이블되는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 반전 버퍼링하여 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 출력한다. 컬럼선택신호 생성부(302)는 제1 내지 제8 전치 컬럼선택신호(PRE_CY<1:8>)를 반전 버퍼링하여 제1 내지 제8 컬럼선택신호(CY<1:8>)를 출력한다. 여기서, 컬럼선택신호 출력부(302)의 모스트랜지스터들(N310~N317)은 접지전압(VSS)레벨의 공통전압(VCOM)을 벌크전압으로 입력받아 구동된다.

다음으로, 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우, 디코딩신호 생성부(10)의 제1 프리디코더(11)는 제1 내지 제3 상위 어드레스(CA<2:4>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 출력하고, 제2 프리디코더(12)는 제1 및 제2 중위 어드레스(CA<5:6>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 중위 디코딩신호(DECM<1:4>)를 출력하며, 제3 프리디코더(13)는 제1 및 제2 하위 어드레스(CA<7:8>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 하위 디코딩신호(DECL<1:4>)를 출력한다.

스위치부(20)는 반도체 메모리 장치가 엑티브 모드로 동작하는 경우 로직하이레벨로 인에이블되는 프리차지신호(PCG)에 응답하여 제2 전달게이트(T21)가 턴온되어 음전압(VBBW)을 공통전압(VCOM)으로 출력한다.

컬럼선택신호 생성부(30)의 제어신호생성부(300)는 제1 내지 제4 중위 디코딩신호(DECM<1:4>) 및 제1 내지 제4 하위 디코딩신호(DECL<1:4>)의 로직레벨 조합에 따라 제1 및 제2 제어신호(CON<1:2>)를 출력하고, 논리소자(ND300)는 표 1과 같이 생성된 제1 및 제2 제어신호(CON<1:2>)의 로직레벨에 따라 노드(nd300)와 접지전압(VSS)의 연결을 차단한다.

컬럼선택신호 생성부(30)의 전치컬럼선택신호 생성부(301)는 노드(nd300)와 접지전압(VSS)의 연결이 차단되고, 로직로우레벨로 디스에이블되는 제1 내지 제8 상위 디코딩신호(DECH<1:8>)를 반전 버퍼링하여 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 로직하이레벨로 생성한다. 컬럼선택신호 생성부(302)는 로직하이레벨의 제1 내지 제8 전치컬럼선택신호(PRE_CY<1:8>)를 반전 버퍼링하여 제1 내지 제8 컬럼선택신호(CY<1:8>)를 로직로우 레벨로 출력한다. 여기서, 컬럼선택신호 출력부(302)의 모스트랜지스터들(N310~N317)은 음전압(VBBW)레벨의 공통전압(VCOM)을 벌크전압으로 입력받아 문턱전압이 상승하여 누설전류를 줄인다.

이와 같은 구성의 디코더는 반도체 메모리 장치가 스텐바이 모드로 동작하는 경우 접지전압(VSS)보다 낮은 레벨을 갖는 음전압(VBBW)을 벌크전압으로 사용하는 트랜지스터들(N310~N317)의 문턱전압을 높여 스텐바이 모드에서의 트랜지스터 누설전류를 줄여 반도체 메모리 장치의 전류소모량을 줄일 수 있다.

10. 디코딩신호 생성부 11. 제1 프리디코더
12. 제2 프리디코더 13. 제3 프리디코더
20. 스위치부 30. 컬럼선택신호 생성부
300. 제어신호 생성부 301. 전치컬럼선택신호 생성부
302. 컬럼선택신호 출력부

Claims (7)

1. 접지전압 및 음전압을 입력받아, 프리차지신호가 인에이블되는 경우 상기 음전압을 공통전압으로 출력하고, 상기 프리차지신호가 디스에이블되는 경우 상기 접지전압을 상기 공통전압으로 출력하는 스위치부; 및
   디코딩신호에 응답하여 상기 공통전압을 벌크전압으로 입력받아 컬럼선택신호를 구동하는 모스트랜지스터를 포함하되, 스텐바이 모드로 동작하는 경우 상기 모스트랜지스터의 문턱전압이 상승하는 컬럼선택신호 생성부를 포함하는 디코더.
   
2. 제 1 항에 있어서, 상기 음전압은 상기 접지전압 레벨보다 낮은 레벨을 갖는 것을 특징으로 하는 디코더.
   
3. 제 1 항에 있어서, 상기 프리차지신호는 반도체 메모리 장치가 대기상태인 상기 스텐바이 모드로 동작하는 경우 인에이블되는 것을 특징으로 하는 디코더.
   
4. 제 1 항에 있어서,
   어드레스 핀으로 입력되는 어드레스를 디코딩하여 상기 디코딩신호를 생성하는 디코딩신호 생성부를 더 포함하는 디코더.
   
5. 제 4 항에 있어서, 상기 디코딩신호 생성부는
   상위 어드레스를 디코딩하여 선택적으로 인에이블되는 상위 디코딩신호를 생성하는 제1 프리디코더;
   중위 어드레스를 디코딩하여 선택적으로 인에이블되는 중위 디코딩신호를 생성하는 제2 프리디코더; 및
   하위 어드레스를 디코딩하여 선택적으로 인에이블되는 하위 디코딩신호를 생성하는 제3 프리디코더를 포함하는 디코더.
   
6. 제 1 항에 있어서, 상기 스위치부는
   상기 프리차지신호에 응답하여 상기 접지전압을 상기 공통전압으로 출력하는 제1 전달게이트; 및
   상기 프리차지신호에 응답하여 상기 음전압을 상기 공통전압으로 출력하는 제2 전달게이트를 포함하는 디코더.
   
7. 제 5 항에 있어서, 상기 컬럼선택신호 생성부는
   상기 중위 디코딩신호 및 상기 하위 디코딩신호의 로직레벨 조합에 따라 제1 및 제2 제어신호를 생성하는 제어신호생성부;
   상기 제1 및 제2 제어신호의 로직레벨에 따라 노드를 상기 접지전압과 연결하는 논리소자;
   상기 상위 디코딩신호를 반전 버퍼링하여 전치컬럼선택신호를 생성하는 전치컬럼선택신호 생성부; 및
   상기 전치컬럼선택신호를 반전 버퍼링하여 컬럼선택신호를 생성하는 컬럼선택신호 출력부를 포함하는 디코더.
   

Images