KR20120079730A - Light emitting device and method for manufacturing the same - Google Patents

Light emitting device and method for manufacturing the same Download PDF

Info

Publication number
KR20120079730A
KR20120079730A KR1020110001083A KR20110001083A KR20120079730A KR 20120079730 A KR20120079730 A KR 20120079730A KR 1020110001083 A KR1020110001083 A KR 1020110001083A KR 20110001083 A KR20110001083 A KR 20110001083A KR 20120079730 A KR20120079730 A KR 20120079730A
Authority
KR
South Korea
Prior art keywords
conductive
layer
semiconductor layer
graphene
electrode
Prior art date
Application number
KR1020110001083A
Other languages
Korean (ko)
Other versions
KR101784815B1 (en
Inventor
김정섭
황성원
차남구
박성은
유경호
손철수
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020110001083A priority Critical patent/KR101784815B1/en
Publication of KR20120079730A publication Critical patent/KR20120079730A/en
Application granted granted Critical
Publication of KR101784815B1 publication Critical patent/KR101784815B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device and a manufacturing method thereof are provided to prevent a crystal defect on a top semiconductor layer of a graphene layer by preventing the crystal defect generated on a bottom semiconductor layer of the graphene layer. CONSTITUTION: An insulating layer(20) is arranged on a conductive substrate. A first conductivity type semiconductor layer(40) is arranged on the insulating layer. An active layer(50) is arranged on the first conductivity type semiconductor layer. A second conductivity type semiconductor layer(60) is arranged on the active layer. A graphene layer(70) is arranged on the second conductivity type semiconductor layer.

Description

발광 소자 및 그 제조 방법{Light emitting device and method for manufacturing the same}Light emitting device and method for manufacturing the same

발광 소자 및 그 제조 방법에 관한 것이다. 더 상세하게는 반도체층 안에 그래핀층을 구비한 발광 소자 및 그 제조 방법에 관한 것이다.A light emitting device and a method of manufacturing the same. More particularly, the present invention relates to a light emitting device having a graphene layer in a semiconductor layer and a method of manufacturing the same.

발광다이오드(Light Emitting Diode; LED)와 같은 발광소자는 화합물 반도체(compound semiconductor)의 pn접합을 통해 발광원을 구성함으로서, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다. 예를 들어, 질화물계 LED는 GaN, InN, AlN 등과 같은 Ⅲ-Ⅴ족 화합물 반도체로서, 단파장광(자외선 내지 녹색광), 특히, 청색광을 낼 수 있는 발광소자에 널리 사용된다. 이러한 발광소자는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 강하여 저전압 구동이 가능하다는 장점이 있다. 또한, 이러한 발광소자는 충격 및 진동에 강하고, 예열시간과 복잡한 구동이 불필요하며, 다양한 형태로 패키징할 수 있어, 여러 가지 용도로 적용이 가능하다.A light emitting device, such as a light emitting diode (LED), refers to a semiconductor device capable of realizing various colors of light by forming a light emitting source through pn junction of a compound semiconductor. For example, nitride-based LEDs are group III-V compound semiconductors such as GaN, InN, and AlN, and are widely used in light emitting devices capable of emitting short wavelength light (ultraviolet to green light), particularly blue light. Such a light emitting device has a long lifespan, can be downsized and lightened, and has a strong directivity of light to enable low voltage driving. In addition, the light emitting device is resistant to shock and vibration, does not require preheating time and complicated driving, and can be packaged in various forms, and thus can be applied to various applications.

발광 소자 및 그 제조 방법을 제공한다.A light emitting device and a method of manufacturing the same are provided.

본 발명의 일 실시예에 따른 발광 소자는The light emitting device according to an embodiment of the present invention

도전성 기판;Conductive substrates;

상기 도전성 기판 상에 마련된 절연층;An insulating layer provided on the conductive substrate;

상기 절연층 상에 마련된 제1도전형 반도체층;A first conductive semiconductor layer provided on the insulating layer;

상기 제1도전형 반도체층 상에 마련된 활성층;An active layer provided on the first conductive semiconductor layer;

상기 활성층 상에 마련된 제2도전형 반도체층; 및A second conductive semiconductor layer provided on the active layer; And

상기 제2도전형 반도체층 안에 마련된 그래핀층;을 포함할 수 있다.And a graphene layer provided in the second conductive semiconductor layer.

상기 절연층과 상기 제1도전형 반도체층 사이에 마련된 제1전극을 더 포함할 수있다.The display device may further include a first electrode provided between the insulating layer and the first conductive semiconductor layer.

상기 도전성 기판의 상면으로부터 상기 제2도전형 반도체층까지 연장되어 마련되며, 상기 도전성 기판과 상기 제2도전형 반도체층을 전기적으로 연결시키는 적어도 하나의 제2전극을 더 포함할 수 있다.The semiconductor substrate may further include at least one second electrode extending from an upper surface of the conductive substrate to the second conductive semiconductor layer and electrically connecting the conductive substrate and the second conductive semiconductor layer.

상기 절연층은 상기 제2전극의 측면을 둘러싸도록, 상기 도전성 기판의 상면으로부터 상기 제2도전형 반도체층까지 연장되어 마련될 수 있다.The insulating layer may extend from the upper surface of the conductive substrate to the second conductive semiconductor layer so as to surround side surfaces of the second electrode.

상기 제2도전형 반도체층은 상기 활성층 상에 마련된 제2도전형 제1반도체층, 상기 제2도전형 제1반도체층 상에 마련된 상기 그래핀층 및 상기 그래핀층 상에 마련된 제2도전형 제2반도체층을 포함할 수 있다.The second conductive semiconductor layer may include a second conductive first semiconductor layer provided on the active layer, the graphene layer provided on the second conductive first semiconductor layer, and a second conductive second formed on the graphene layer. It may include a semiconductor layer.

상기 제2전극은 상기 그래핀층과 전기적으로 연결될 수 있다.The second electrode may be electrically connected to the graphene layer.

상기 제2전극은 상기 도전성 기판의 상면으로부터 상기 그래핀층의 하면까지 연장되어 마련될 수 있다.The second electrode may extend from an upper surface of the conductive substrate to a lower surface of the graphene layer.

상기 제2전극은 상기 도전성 기판의 상면으로부터 상기 제2도전형 제1반도체층의 일부까지 연장되어 마련될 수 있다.The second electrode may extend from a top surface of the conductive substrate to a portion of the second conductive type first semiconductor layer.

상기 그래핀층은 1 내지 10개의 그래핀 시트를 포함할 수 있다.The graphene layer may include 1 to 10 graphene sheets.

본 발명의 일 실시예에 따른 발광 소자의 제조 방법은Method of manufacturing a light emitting device according to an embodiment of the present invention

기판 상에 제1도전형 반도체 재료로 제1도전형 제1반도체층을 형성하는 단계;Forming a first conductive first semiconductor layer of a first conductive semiconductor material on a substrate;

상기 제1도전형 제1반도체층 상에 그래핀층을 형성하는 단계;Forming a graphene layer on the first conductive first semiconductor layer;

상기 그래핀층 상에 상기 제1도전형 반도체 재료로 제1도전형 제2반도체층을 형성하는 단계;Forming a first conductive second semiconductor layer of the first conductive semiconductor material on the graphene layer;

상기 제1도전형 제2반도체층 상에 활성층을 형성하는 단계;Forming an active layer on the first conductive second semiconductor layer;

상기 활성층 상에 제2도전형 반도체층을 형성하는 단계;Forming a second conductive semiconductor layer on the active layer;

상기 제2도전형 반도체층, 상기 활성층과 상기 제1도전형 제2반도체층에 적어도 하나의 비아홀을 형성하는 단계; 및Forming at least one via hole in the second conductive semiconductor layer, the active layer and the first conductive second semiconductor layer; And

상기 기판을 제거하고, 상기 제2도전형 반도체층 상에 도전성 기판을 접합하는 단계;를 포함할 수 있다.And removing the substrate and bonding a conductive substrate on the second conductive semiconductor layer.

상기 비아홀에 전도성 재료를 채워서 적어도 하나의 제1전극을 형성하는 단계를 더 포함할 수 있다.The method may further include forming at least one first electrode by filling a conductive material in the via hole.

상기 제2도전형 반도체층 상에 제2전극을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a second electrode on the second conductive semiconductor layer.

상기 제2전극과 상기 비아홀 상에 절연층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming an insulating layer on the second electrode and the via hole.

상기 비아홀을 상기 제2도전형 반도체층의 상면으로부터 상기 그래핀층의 상면까지 관통하도록 형성할 수 있다.The via hole may be formed to penetrate from an upper surface of the second conductive semiconductor layer to an upper surface of the graphene layer.

상기 비아홀을 상기 제2도전형 반도체층의 상면으로부터 상기 제2반도체층의 일부까지 관통하도록 형성할 수 있다.The via hole may be formed to penetrate from an upper surface of the second conductive semiconductor layer to a part of the second semiconductor layer.

상기 그래핀층은 1 내지 10개의 그래핀 시트를 적층하여 형성할 수 있다.The graphene layer may be formed by stacking 1 to 10 graphene sheets.

본 발명의 발광 소자는 전자가 그래핀층에서 빠르고, 고르게 분산되어 활성층으로의 전하 주입 효율을 향상시킬 수 있다. 그리고, 본 발명의 발광 소자는 종래의 발광 소자가 구비한 전극의 개수와 크기를 줄일 수 있으므로, 발광 소자의 광 추출 효율을 향상시킬 수 있다. 또한, 본 발명의 발광 소자가 구비한 그래핀층은 그 상에 반도체층을 성장시킬 때, 그래핀층의 하부 반도체층에서 발생한 전위 등의 결정 결함을 차단하여, 상기 결정 결함이 그래핀층의 상부 반도체층에 영향을 미치는 것을 방지할 수 있다.In the light emitting device of the present invention, electrons are rapidly and evenly dispersed in the graphene layer, thereby improving charge injection efficiency into the active layer. In addition, the light emitting device of the present invention can reduce the number and size of electrodes provided in the conventional light emitting device, thereby improving light extraction efficiency of the light emitting device. In addition, the graphene layer included in the light emitting device of the present invention blocks crystal defects such as dislocations generated in the lower semiconductor layer of the graphene layer when the semiconductor layer is grown thereon, so that the crystal defects are formed in the upper semiconductor layer of the graphene layer. It can prevent affecting.

도 1은 본 발명의 일 실시예에 따른 발광 소자의 개략적인 단면도이다.
도 2a 및 도 2b는 본 실시예에서 그래핀층과 제2전극 사이의 다양한 배치 관계를 도시한 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 개략적으로 도시한 공정 단면도이다.1 is a schematic cross-sectional view of a light emitting device according to an embodiment of the present invention.
2A and 2B are cross-sectional views illustrating various arrangement relationships between the graphene layer and the second electrode in this embodiment.
3A to 3F are cross-sectional views schematically illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여, 본 발명의 일 실시예에 따른 발광 소자 및 그 제조 방법에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.Hereinafter, a light emitting device and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the following drawings, the same reference numerals refer to the same components, the size of each component in the drawings may be exaggerated for clarity and convenience of description.

도 1은 본 발명의 일 실시예에 따른 발광 소자(100)의 단면을 개략적으로 도시한 것이다.1 is a schematic cross-sectional view of a light emitting device 100 according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 발광 소자(100)는 도전성 기판(10), 도전성 기판(10) 상에 마련된 절연층(20), 절연층(20) 상에 마련된 제1도전형 반도체층(40), 제1도전형 반도체층(40) 상에 마련된 활성층(50), 활성층(50) 상에 마련된 제2도전형 반도체층(60) 및 제2도전형 반도체층(60) 안에 마련된 그래핀층(70)을 포함할 수 있다.Referring to FIG. 1, the light emitting device 100 according to the present exemplary embodiment includes a conductive substrate 10, an insulating layer 20 provided on the conductive substrate 10, and a first conductive semiconductor provided on the insulating layer 20. The layer 40, the active layer 50 provided on the first conductive semiconductor layer 40, the second conductive semiconductor layer 60 and the second conductive semiconductor layer 60 provided on the active layer 50 are provided. It may include a graphene layer 70.

도전성 기판(10)은 실리콘(Si)기판, GaAs기판 또는 Ge기판 등을 포함할 수 있다. 도전성 기판(10)은 최종적인 발광소자의 지지층으로서 역할을 수행하는 것으로 접합시 고온 및 고압이 가해질 수 있으므로, 도 3a에 도시된 기판(101)과 열팽창계수가 비슷한 기판이 사용될 수 있다.The conductive substrate 10 may include a silicon (Si) substrate, a GaAs substrate, or a Ge substrate. Since the conductive substrate 10 serves as a supporting layer of the final light emitting device, high temperature and high pressure may be applied during bonding, a substrate having a thermal expansion coefficient similar to that of the substrate 101 shown in FIG. 3A may be used.

제1도전형 반도체층(40)은 제1도전형 불순물로 도핑된 질화물 반도체일 수 있다. 즉, 제1도전형 반도체층(40)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제1도전형 불순물로 도핑하여 형성될 수 있다. 제1도전형 반도체층(40)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제1도전형 불순물은 p형 불순물일 수 있으며, 상기 p형 불순물은 예를 들어, Mg, Zn, Be 등을 포함할 수 있다. 한편, 제1도전형 반도체층(40)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 등으로 성장될 수 있다.The first conductive semiconductor layer 40 may be a nitride semiconductor doped with the first conductive impurity. That is, the first conductive semiconductor layer 40 has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. The semiconductor material may be formed by doping with a first conductive impurity. The nitride semiconductor forming the first conductive semiconductor layer 40 may include, for example, GaN, AlGaN, InGaN, or the like. The first conductive impurity may be a p-type impurity, and the p-type impurity may include, for example, Mg, Zn, or Be. Meanwhile, the first conductive semiconductor layer 40 may include metal-organic chemical vapor deposition (MOCVD), hydrogen vapor phase epitaxy (HVPE), and molecular beam epitaxy (MBE). ) And the like.

활성층(50)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출하며, 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1 - xN(0≤x≤1) 등의 반도체 재료로 형성될 수 있다. 또한, 활성층(50)은 양자 장벽층과 양자 우물층이 서로 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW)층일 수 있다.The active layer 50 emits light having a predetermined energy by recombination of electrons and holes, and semiconductor materials such as In x Ga 1 - x N (0 ≦ x ≦ 1) such that the band gap energy is adjusted according to the indium content. It can be formed as. In addition, the active layer 50 may be a multi-quantum well (MQW) layer in which a quantum barrier layer and a quantum well layer are alternately stacked.

제2도전형 반도체층(60)은 제2도전형 불순물로 도핑된 질화물 반도체일 수 있다. 즉, 제2도전형 반도체층(60)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제2도전형 불순물로 도핑하여 형성될 수 있다. 제2도전형 반도체층(60)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제2도전형 불순물은 n형 불순물일 수 있으며, 상기 n형 불순물은 예를 들어, Si, Ge, Se, Te 등을 포함할 수 있다. 그리고, 제2도전형 반도체층(60)은 유기 금속 화학 증착법(MOCVD), 수소 기상 증착법(HVPE), 분자빔에피택시법(MBE) 등으로 성장될 수 있다.The second conductive semiconductor layer 60 may be a nitride semiconductor doped with a second conductive impurity. That is, the second conductive semiconductor layer 60 has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. It may be formed by doping a semiconductor material with a second conductive impurity. The nitride semiconductor forming the second conductive semiconductor layer 60 may include, for example, GaN, AlGaN, InGaN, or the like. The second conductive impurity may be an n-type impurity, and the n-type impurity may include, for example, Si, Ge, Se, Te, or the like. The second conductive semiconductor layer 60 may be grown by organic metal chemical vapor deposition (MOCVD), hydrogen vapor deposition (HVPE), molecular beam epitaxy (MBE), or the like.

또한, 제2도전형 반도체층(60)은 활성층(50) 상에 마련된 제2도전형 제1반도체층(63), 제2도전형 제1반도체층(63) 상에 마련된 그래핀층(70) 및 그래핀층(70) 상에 마련된 제2도전형 제2반도체층(65)을 포함할 수 있다. 제2도전형 제1반도체층(63)과 제2도전형 제2반도체층(65)은 같은 반도체 재료를 같은 제2도전형 불순물로 도핑하여 형성될 수 있다. 제2도전형 제2반도체층(65)은 그 상면에 요철 구조(67)를 더 포함할 수 있는데, 이 요철 구조(67)는 활성층(50)에서 방출된 빛이 발광 소자(100) 내부에서 전반사되는 것을 방지하여, 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 한편, 제1 및 제2도전형 반도체층(40, 60)은 각각 p형 및 n형 반도체층이라고 설명되었으나, 이와 반대로 각각 n형 및 p형 반도체층일 수 있다.In addition, the second conductive semiconductor layer 60 includes a second conductive first semiconductor layer 63 provided on the active layer 50 and a graphene layer 70 provided on the second conductive first semiconductor layer 63. And a second conductive second semiconductor layer 65 provided on the graphene layer 70. The second conductive first semiconductor layer 63 and the second conductive second semiconductor layer 65 may be formed by doping the same semiconductor material with the same second conductive impurity. The second conductive second semiconductor layer 65 may further include a concave-convex structure 67 on an upper surface thereof. By preventing total reflection, the light extraction efficiency of the light emitting device 100 can be improved. Meanwhile, although the first and second conductive semiconductor layers 40 and 60 have been described as p-type and n-type semiconductor layers, respectively, the first and second conductive semiconductor layers 40 and 60 may be n-type and p-type semiconductor layers, respectively.

그래핀층(70)은 제2도전형 제1반도체층(63) 상에 마련될 수 있으며. 화학 증기 증착법(chemical vapor deposition, CVD), 기계적 또는 화학적 박리법, 에피택시(epitaxy) 성장법 등으로 형성될 수 있다. 여기에서, 그래핀층(70)을 형성하는 그래핀(graphene)은 탄소 원자들이 2차원 상에서 벌집 모양의 배열을 이루면서 원자 한 층의 두께 예를 들어, 약 0.34nm의 두께를 가지는 전도성 물질이다. 그래핀은 구조적, 화학적으로 매우 안정적이며, 우수한 전도체로서 실리콘보다 약 100배 정도 빠른 전하 이동도를 가지고, 구리보다 약 100배 정도 많은 전류를 흐르게 할 수 있다. 또한, 그래핀은 투명도가 우수한데, 종래에 투명 전극으로 사용되던 ITO(indium tin oxide)보다 높은 투명도를 갖는다. 그래핀층(70)은 적어도 하나의 그래핀 시트를 포함할 수 있으며, 예를 들어, 1 내지 10개의 그래핀 시트를 포함할 수 있다. 여기에서, 그래핀 시트(sheet)는 2차원의 평면 형태로 마련된 그래핀이다. 한편, 그래핀층(70)은 복수 개의 카본 나노튜브(carbon nanotube, CNT)를 포함하는 층일 수 있다.The graphene layer 70 may be provided on the second conductive first semiconductor layer 63. It may be formed by chemical vapor deposition (CVD), mechanical or chemical exfoliation, epitaxial growth, or the like. Here, the graphene (graphene) forming the graphene layer 70 is a conductive material having a thickness of one layer of atoms, for example, about 0.34 nm while the carbon atoms form a honeycomb arrangement in two dimensions. Graphene is structurally and chemically very stable, and is a good conductor, it has a charge mobility about 100 times faster than silicon and can carry about 100 times more current than copper. In addition, graphene is excellent in transparency, and has a higher transparency than indium tin oxide (ITO), which is conventionally used as a transparent electrode. The graphene layer 70 may include at least one graphene sheet. For example, the graphene layer 70 may include 1 to 10 graphene sheets. Here, the graphene sheet is graphene provided in a planar form in two dimensions. Meanwhile, the graphene layer 70 may be a layer including a plurality of carbon nanotubes (CNTs).

그래핀층(70)은 제2전극(15)을 통해서 제2도전형 반도체층(60) 쪽으로 이동한 전하가 빠르고, 고르게 분산되게 할 수 있다. 따라서, 제2도전형 반도체층(60)에서 활성층(50)으로의 전하 주입 효율을 향상시킬 수 있다. 따라서, 종래의 발광 소자가 구비한 전극의 개수와 크기를 줄일 수 있으므로, 발광 소자의 광 추출 효율을 향상시킬 수 있다.The graphene layer 70 may allow the charge transferred to the second conductive semiconductor layer 60 through the second electrode 15 to be quickly and evenly distributed. Therefore, the charge injection efficiency from the second conductive semiconductor layer 60 to the active layer 50 can be improved. Therefore, since the number and size of electrodes of the conventional light emitting device can be reduced, the light extraction efficiency of the light emitting device can be improved.

제1전극(30)은 절연층(20)과 제1도전형 반도체층(40) 사이에 마련될 수 있으며, 제1전극 패드(35)와 제1도전형 반도체층(40)을 전기적으로 연결할 수 있다. 제1전극 패드(35)는 제1전극(30) 상에 마련되며, 제1도전형 반도체층(40), 활성층(50) 및 제2도전형 반도체층(60)과 이격되어 마련될 수 있다.The first electrode 30 may be provided between the insulating layer 20 and the first conductive semiconductor layer 40, and electrically connects the first electrode pad 35 and the first conductive semiconductor layer 40 to each other. Can be. The first electrode pad 35 may be provided on the first electrode 30 and spaced apart from the first conductive semiconductor layer 40, the active layer 50, and the second conductive semiconductor layer 60. .

한편, 적어도 하나의 제2전극(15)은 도전성 기판(10)의 상면으로부터 제2도전형 반도체층(60)까지 연장되어 마련될 수 있다. 즉, 제2전극(15)은 제1도전형 반도체층(40), 활성층(50) 및 제2도전형 반도체층(60)에 형성된 적어도 하나의 비아홀(도 3d의 13)에 전도성 재료를 채워서 형성될 수 있다. 적어도 하나의 비아홀(도 3d의 13)은 제1도전형 반도체층(40)과 활성층(50)을 관통할 수 있으며, 제2도전형 반도체층(60)의 일부까지 형성될 수 있다. 제2전극(15)은 도전성 기판(10)과 제2도전형 반도체층(60)을 전기적으로 연결할 수 있다. 또한, 제2전극(15)은 도전성 기판(10)과 그래핀층(70)을 전기적으로 연결할 수 있다. 즉, 전자가 제2전극(15)을 통해서 제2도전형 반도체층(60) 및 그래핀층(70)으로 이동할 수 있다. 제2전극(15)과 그래핀층(70) 사이의 배치 관계는 도 2a 및 도 2b를 참조하여 더 상세하게 설명하기로 한다. 한편, 여기에서 제1전극(30)은 p형 전극이고, 제2전극(15)은 n형 전극일 수 있다.Meanwhile, the at least one second electrode 15 may extend from the upper surface of the conductive substrate 10 to the second conductive semiconductor layer 60. That is, the second electrode 15 fills at least one via hole (13 in FIG. 3D) formed in the first conductive semiconductor layer 40, the active layer 50, and the second conductive semiconductor layer 60. Can be formed. At least one via hole (13 in FIG. 3D) may pass through the first conductive semiconductor layer 40 and the active layer 50, and may be formed to a part of the second conductive semiconductor layer 60. The second electrode 15 may electrically connect the conductive substrate 10 and the second conductive semiconductor layer 60. In addition, the second electrode 15 may electrically connect the conductive substrate 10 and the graphene layer 70. That is, electrons may move to the second conductive semiconductor layer 60 and the graphene layer 70 through the second electrode 15. An arrangement relationship between the second electrode 15 and the graphene layer 70 will be described in more detail with reference to FIGS. 2A and 2B. Meanwhile, the first electrode 30 may be a p-type electrode, and the second electrode 15 may be an n-type electrode.

절연층(20)은 도전성 기판(10) 상의 일 영역을 제외한 나머지 영역 상에 마련될 수 있다. 그리고, 절연층(20)은 상기 일 영역에 형성된 적어도 하나의 제2전극(15)의 측면을 둘러싸도록, 도전성 기판(10)의 상면으로부터 제2도전형 반도체층(60)의 일부까지 연장되어 마련될 수 있다.The insulating layer 20 may be provided on the remaining regions except for one region on the conductive substrate 10. The insulating layer 20 extends from the upper surface of the conductive substrate 10 to a part of the second conductive semiconductor layer 60 so as to surround the side surface of at least one second electrode 15 formed in the one region. Can be prepared.

도 2a 및 도 2b는 도 1에 도시된 발광 소자(100)에서 그래핀층(70)과 제2전극(15) 사이의 배치 관계(80)를 확대하여 도시한 것이다.2A and 2B illustrate an enlarged arrangement relationship 80 between the graphene layer 70 and the second electrode 15 in the light emitting device 100 of FIG. 1.

도 2a를 참조하면, 적어도 하나의 제2전극(15)은 도전성 기판(10)의 상면으로부터 그래핀층(70)의 하면까지 연장되어 마련될 수 있다. 즉, 제2전극(15)의 상면(17)은 그래핀층(70)의 하면과 접촉될 수 있다. 제2전극(15)은 도전성 기판(10)과 그래핀층(70)을 전기적으로 연결할 수 있다. 제2전극(15)을 통해서 그래핀층(70)으로 이동한 전자는 그래핀층(70)을 통해서 제2도전형 반도체층(60)에서 빠르고, 고르게 분산될 수 있다. 따라서, 종래의 발광 소자보다 전극의 개수와 크기를 줄일 수 있으므로, 발광 소자의 광 추출 효율을 향상시킬 수 있다.2A, at least one second electrode 15 may extend from an upper surface of the conductive substrate 10 to a lower surface of the graphene layer 70. That is, the upper surface 17 of the second electrode 15 may be in contact with the lower surface of the graphene layer 70. The second electrode 15 may electrically connect the conductive substrate 10 and the graphene layer 70. Electrons moved to the graphene layer 70 through the second electrode 15 may be quickly and evenly dispersed in the second conductive semiconductor layer 60 through the graphene layer 70. Therefore, since the number and size of electrodes can be reduced compared to the conventional light emitting device, the light extraction efficiency of the light emitting device can be improved.

도 2b를 참조하면, 적어도 하나의 제2전극(15)은 도전성 기판(10)의 상면으로부터 제2도전형 제1반도체층(63)의 일부까지 연장되어 마련될 수 있다. 즉, 제2전극(15)의 상면(17)은 그래핀층(70)의 하면과 일정 거리(d) 이격되어 마련될 수 있다. 제2전극(15)을 통해서 제2도전형 반도체층(60)으로 이동한 전자는 그래핀층(70)의 전기 전도도가 제2도전형 반도체층(60)의 전기 전도도보다 높기 때문에, 그래핀층(70)으로 이동할 수 있다. 따라서, 상기 전자는 그래핀층(70)을 통해서 제2도전형 반도체층(60)에서 빠르고, 고르게 분산될 수 있다. 한편, 도면에 도시되지는 않았으나, 제2전극(15)은 제2도전형 제1반도체층(63)과 그래핀층(70)을 넘어서 제2도전형 제2반도체층(65)의 일부까지 연장되어 마련될 수 있다. 그리고, 절연층(20) 역시 제2전극(15)의 측면을 덮을 수 있도록, 제2도전형 제2반도체층(65)의 상기 일부까지 연장되어 마련될 수 있다.Referring to FIG. 2B, at least one second electrode 15 may extend from an upper surface of the conductive substrate 10 to a portion of the second conductive first semiconductor layer 63. That is, the upper surface 17 of the second electrode 15 may be provided to be spaced apart from the lower surface of the graphene layer 70 by a predetermined distance d. The electrons moved to the second conductive semiconductor layer 60 through the second electrode 15 have a higher graphene layer 70 because the electrical conductivity of the graphene layer 70 is higher than that of the second conductive semiconductor layer 60. 70). Therefore, the electrons may be quickly and evenly dispersed in the second conductive semiconductor layer 60 through the graphene layer 70. Although not shown in the drawings, the second electrode 15 extends beyond the second conductive first semiconductor layer 63 and the graphene layer 70 to a part of the second conductive second semiconductor layer 65. Can be prepared. In addition, the insulating layer 20 may also extend to the portion of the second conductive second semiconductor layer 65 so as to cover the side surface of the second electrode 15.

다음으로, 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 상세하게 설명하기로 한다.Next, a method of manufacturing a light emitting device according to an embodiment of the present invention will be described in detail.

도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 개략적으로 도시한 공정 단면도이다.3A to 3F are cross-sectional views schematically illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 3a를 참조하면, 기판(101) 상에 제1도전형 반도체층(도 3f의 160)에 포함되는 제1도전형 제1반도체층(165)을 형성한다. 기판(101)은 결정 성장시키고자 하는 화합물 반도체에 적합한 것을 선택할 수 있다. 예를 들어, 질화물 반도체 단결정을 성장시키는 경우, 기판(101)은 사파이어 기판, 산화 아연(Zinc Oxide, ZnO) 기판, 질화 갈륨(Gallium Nitride, GaN) 기판, 실리콘 카바이드(Sillicon Carbide, SiC) 기판 및 질화 알루미늄(Alluminium Nitride, AlN) 기판 등에서 선택할 수 있다. 한편, 도 3a에 도시되지는 않았지만, 기판(101)과 제1도전형 제1반도체층(165)의 사이에는 버퍼층(미도시)이 더 형성될 수 있다. 상기 버퍼층은 제1도전형 제1반도체층(165)을 성장시키기 전에 기판(101)과의 격자 정합을 향상시키기 위한 층으로서, 예를 들어 AlN/GaN 등으로 형성할 수 있다. Referring to FIG. 3A, a first conductive first semiconductor layer 165 included in the first conductive semiconductor layer (160 of FIG. 3F) is formed on the substrate 101. The substrate 101 may be selected to be suitable for the compound semiconductor to be grown crystal. For example, when growing a nitride semiconductor single crystal, the substrate 101 may be a sapphire substrate, zinc oxide (ZnO) substrate, gallium nitride (GaN) substrate, silicon carbide (Sillicon Carbide (SiC) substrate, and the like. Aluminum Nitride (AlN) substrate and the like can be selected. Although not shown in FIG. 3A, a buffer layer (not shown) may be further formed between the substrate 101 and the first conductive first semiconductor layer 165. The buffer layer is a layer for improving lattice matching with the substrate 101 before the first conductive first semiconductor layer 165 is grown, and may be formed of, for example, AlN / GaN.

제1도전형 제1반도체층(165)은 제1도전형 불순물로 도핑된 질화물 반도체일 수 있다. 즉, 제1도전형 제1반도체층(165)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제1도전형 불순물로 도핑하여 형성할 수 있다. 제1도전형 제1반도체층(165)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제1도전형 불순물은 n형 불순물일 수 있으며, 상기 n형 불순물은 예를 들어, Si, Ge, Se, Te 등을 포함할 수 있다. 그리고, 제1도전형 제1반도체층(165)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 등으로 성장시킬 수 있다. The first conductive first semiconductor layer 165 may be a nitride semiconductor doped with the first conductive impurity. That is, the first conductive semiconductor layer 165 has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. It can be formed by doping with a semiconductor material having a first conductivity type impurity. The nitride semiconductor forming the first conductive first semiconductor layer 165 may include, for example, GaN, AlGaN, InGaN, or the like. The first conductive impurity may be an n-type impurity, and the n-type impurity may include, for example, Si, Ge, Se, Te, or the like. The first conductive semiconductor layer 165 may include metal-organic chemical vapor deposition (MOCVD), hydrogen vapor phase epitaxy (HVPE), and molecular beam epitaxy. , MBE).

도 3b를 참조하면, 제1도전형 제1반도체층(165) 상에 그래핀층(170)을 형성한다. 그래핀층(170)은 화학 증기 증착법(chemical vapor deposition, CVD), 기계적 또는 화학적 박리법, 에피택시(epitaxy) 성장법 등을 사용하여 그래핀 시트 형태로 형성할 수 있다. 또한, 상기 방법들을 반복해서 수행하여, 제1도전형 제1반도체층(165) 상에 복수 개의 그래핀 시트를 포함하는 그래핀층(170)을 형성할 수 있다. 예를 들어, 그래핀층(170)은 1 내지 10개의 그래핀 시트를 적층하여 형성할 수 있다. 한편, 그래핀층(170)은 제1도전형 제1반도체층(165) 상에 복수 개의 탄소 나노튜브(CNT)를 증착하여 형성할 수도 있다.Referring to FIG. 3B, the graphene layer 170 is formed on the first conductive first semiconductor layer 165. The graphene layer 170 may be formed in the form of a graphene sheet using chemical vapor deposition (CVD), a mechanical or chemical exfoliation method, an epitaxial growth method, or the like. In addition, by repeatedly performing the above methods, the graphene layer 170 including a plurality of graphene sheets may be formed on the first conductive first semiconductor layer 165. For example, the graphene layer 170 may be formed by stacking 1 to 10 graphene sheets. On the other hand, the graphene layer 170 may be formed by depositing a plurality of carbon nanotubes (CNT) on the first conductive type first semiconductor layer 165.

도 3c를 참조하면, 그래핀층(170) 상에 제1도전형 반도체층(도 3f의 160)에 포함되는 제1도전형 제2반도체층(163), 활성층(150) 및 제2도전형 반도체층(140)을 순차적으로 형성한다. 제1도전형 제2반도체층(163)은 제1도전형 제1반도체층(165)과 같은 재료 및 같은 방법으로 형성할 수 있다. 그래핀층(170)은 그 하부의 제1도전형 제1반도체층(165)을 성장시킬 때 발생한 전위(dislocation) 등의 결정 결함을 차단하여, 상기 결정 결함이 그래핀층(170) 상에서 성장되는 제1도전형 제2반도체층(163)에 영향을 주는 것을 방지할 수 있다. 활성층(150)은 InGaN로 이루어진 복수 개의 다중 양자 우물층과 GaN로 이루어진 복수 개의 양자 장벽층들을 교대로 적층하여 형성할 수 있다.Referring to FIG. 3C, the first conductive second semiconductor layer 163, the active layer 150, and the second conductive semiconductor included in the first conductive semiconductor layer (160 of FIG. 3F) on the graphene layer 170. Layers 140 are formed sequentially. The first conductive second semiconductor layer 163 may be formed using the same material and the same method as the first conductive first semiconductor layer 165. The graphene layer 170 blocks crystal defects such as dislocations generated when the first conductive type first semiconductor layer 165 is grown thereunder, and the crystal defects are grown on the graphene layer 170. Influence on the first conductive second semiconductor layer 163 can be prevented. The active layer 150 may be formed by alternately stacking a plurality of multiple quantum well layers made of InGaN and a plurality of quantum barrier layers made of GaN.

그리고, 제2도전형 반도체층(140)은 제2도전형 불순물로 도핑된 질화물 반도체일 수 있다. 즉, 제2도전형 반도체층(140)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 재료를 제2도전형 불순물로 도핑하여 형성할 수 있다. 제2도전형 반도체층(140)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제2도전형 불순물은 p형 불순물일 수 있으며, 상기 p형 불순물은 예를 들어, Mg, Zn, Be 등을 포함할 수 있다. 한편, 제2도전형 반도체층(140)은 유기 금속 화학 증착법(MOCVD), 수소 기상 증착법(HVPE), 분자빔에피택시법(MBE) 등으로 성장시킬 수 있다.The second conductive semiconductor layer 140 may be a nitride semiconductor doped with a second conductive impurity. That is, the second conductive semiconductor layer 140 has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. The semiconductor material may be formed by doping with a second conductive impurity. The nitride semiconductor forming the second conductive semiconductor layer 140 may include, for example, GaN, AlGaN, InGaN, or the like. The second conductive impurity may be a p-type impurity, and the p-type impurity may include, for example, Mg, Zn, Be, or the like. The second conductive semiconductor layer 140 may be grown by organic metal chemical vapor deposition (MOCVD), hydrogen vapor deposition (HVPE), molecular beam epitaxy (MBE), or the like.

도 3d를 참조하면, 제1도전형 반도체층(160), 활성층(150) 및 제2도전형 반도체층(140)에 적어도 하나의 비아홀(113)을 형성할 수 있다. 비아홀(113)은 기계적 가공(drilling), 초음파 가공, 레이저 가공, 샌드블래스팅(sand blasting) 또는 건식 식각(dry etching) 등의 다양한 방법을 사용하거나 또는 이들 방법들을 결합하여 형성할 수 있다. 비아홀(113)은 메사(mesa) 구조나 수직한 구조 등으로 형성할 수 있다. 그리고, 적어도 하나의 비아홀(113)은 도면에 도시된 바와 같이 그래핀층(170)의 상면까지 형성할 수 있다. 즉, 비아홀(113)은 제1도전형 제2반도체층(163), 활성층(150) 및 제2도전형 반도체층(140)을 관통하여 형성할 수 있다. 한편, 적어도 하나의 비아홀(113)은 도 2b에 도시된 바와 같이, 제1도전형 제2반도체층(163)을 관통하지 않고, 그 일부에까지 형성할 수 있다. 즉, 비아홀(113)은 그래핀층(170)과 일정 거리(d) 이격되게 형성할 수 있다. 아울러, 도면에 도시되지는 않았으나, 적어도 하나의 비아홀(113)은 그래핀층(170)을 넘어서 제1도전형 제1반도체층(165)의 일부에까지 형성할 수 있다.Referring to FIG. 3D, at least one via hole 113 may be formed in the first conductive semiconductor layer 160, the active layer 150, and the second conductive semiconductor layer 140. The via hole 113 may be formed using various methods such as mechanical drilling, ultrasonic processing, laser processing, sand blasting, or dry etching, or a combination of these methods. The via hole 113 may have a mesa structure or a vertical structure. In addition, at least one via hole 113 may be formed up to an upper surface of the graphene layer 170 as shown in the drawing. That is, the via hole 113 may be formed through the first conductive second semiconductor layer 163, the active layer 150, and the second conductive semiconductor layer 140. Meanwhile, at least one via hole 113 may not be formed through the first conductive second semiconductor layer 163, as shown in FIG. 2B, and may be formed on a portion thereof. That is, the via hole 113 may be formed to be spaced apart from the graphene layer 170 by a predetermined distance d. In addition, although not shown, at least one via hole 113 may be formed on a portion of the first conductive type first semiconductor layer 165 beyond the graphene layer 170.

그리고, 제2도전형 반도체층(140) 상에 제2전극(130)을 형성할 수 있다. 제2전극(130)은 적어도 하나의 비아홀(113)을 제외한 영역에 형성할 수 있다. 또는, 제2도전형 반도체층(140) 상에 제2전극(130)을 형성하고, 제2전극(130)을 관통하는 적어도 하나의 비아홀(113)을 형성할 수 있다.In addition, the second electrode 130 may be formed on the second conductive semiconductor layer 140. The second electrode 130 may be formed in an area excluding at least one via hole 113. Alternatively, the second electrode 130 may be formed on the second conductive semiconductor layer 140, and at least one via hole 113 may pass through the second electrode 130.

도 3e를 참조하면, 제2전극(130) 및 비아홀(113) 상에 절연층(120)을 형성한다. 절연층(120)은 제2전극(130) 및 비아홀(113) 상에 폴리머 등의 절연 재료를 도포하여 형성할 수 있다. 그리고, 절연층(120)이 형성된 적어도 하나의 비아홀(113) 내부에 전도성 재료를 채워서 적어도 하나의 제1전극(115)을 형성한다. 여기에서, 제1전극(115)은 n형 전극이고, 제2전극(130)은 p형 전극일 수 있다.Referring to FIG. 3E, an insulating layer 120 is formed on the second electrode 130 and the via hole 113. The insulating layer 120 may be formed by coating an insulating material such as a polymer on the second electrode 130 and the via hole 113. In addition, at least one first electrode 115 is formed by filling a conductive material in at least one via hole 113 in which the insulating layer 120 is formed. Here, the first electrode 115 may be an n-type electrode, and the second electrode 130 may be a p-type electrode.

도 3f를 참조하면, 기판(101)을 제거하고, 절연층(120) 및 제1전극(115) 상에 도전성 기판(110)을 접합한다. 제1도전형 제1반도체층(165)의 상면은 광이 추출되는 부분으로, 광 추출 효율을 높이기 위해서 기판(101)을 제거한다. 도전성 기판(110)은 절연층(120) 및 제1전극(115) 상에 도전성 접착제를 도포하고, 열과 압력을 가하여 접합할 수 있다. 도전성 기판(110)은 실리콘(Si)기판, GaAs 기판 또는 Ge 기판 등을 사용할 수 있다. 도전성 기판(110)은 최종적인 발광소자의 지지층으로서 역할을 수행하는 것으로 접합시 고온 및 고압이 가해지므로, 도 3a에 도시된 기판(101)과 열팽창계수가 비슷한 기판을 사용할 수 있다. 또한, 도 1에 도시된 바와 같이, 제1도전형 제1반도체층(165)의 표면에 요철 구조(167)를 형성하여, 광 추출 효율을 높일 수 있다. 한편, 제1 및 제2도전형 반도체층(160, 140)은 각각 n형 및 p형 반도체층이라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수 있다.Referring to FIG. 3F, the substrate 101 is removed, and the conductive substrate 110 is bonded to the insulating layer 120 and the first electrode 115. The top surface of the first conductive type first semiconductor layer 165 is a portion from which light is extracted, and the substrate 101 is removed to increase light extraction efficiency. The conductive substrate 110 may be coated by applying a conductive adhesive on the insulating layer 120 and the first electrode 115 and applying heat and pressure. The conductive substrate 110 may use a silicon (Si) substrate, a GaAs substrate, or a Ge substrate. Since the conductive substrate 110 serves as a supporting layer of the final light emitting device, since high temperature and high pressure are applied during bonding, a substrate having a thermal expansion coefficient similar to that of the substrate 101 shown in FIG. 3A may be used. In addition, as shown in FIG. 1, the uneven structure 167 may be formed on the surface of the first conductive type first semiconductor layer 165 to increase light extraction efficiency. Meanwhile, although the first and second conductive semiconductor layers 160 and 140 have been described as n-type and p-type semiconductor layers, respectively, the first and second conductive semiconductor layers 160 and 140 may be p-type and n-type semiconductor layers, respectively.

이러한 본 발명인 발광 소자 및 그 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.Such a light emitting device of the present invention and a method of manufacturing the same have been described with reference to the embodiments shown in the drawings for clarity, but these are merely exemplary, and those skilled in the art may have various modifications and equivalents therefrom. It will be appreciated that embodiments are possible. Accordingly, the true scope of the present invention should be determined by the appended claims.

10, 110: 도전성 기판 15, 130: 제2전극
13, 113: 비아홀 20, 120: 절연층
30, 115: 제1전극 40, 160: 제1도전형 반도체층
50, 150: 활성층 60, 140: 제2도전형 반도체층
70, 170: 그래핀층10, 110: conductive substrate 15, 130: second electrode
13, 113: via hole 20, 120: insulating layer
30, 115: first electrode 40, 160: first conductive semiconductor layer
50, 150: active layer 60, 140: second conductive semiconductor layer
70, 170: graphene layer

Claims (16)

도전성 기판;
상기 도전성 기판 상에 마련된 절연층;
상기 절연층 상에 마련된 제1도전형 반도체층;
상기 제1도전형 반도체층 상에 마련된 활성층;
상기 활성층 상에 마련된 제2도전형 반도체층; 및
상기 제2도전형 반도체층 안에 마련된 그래핀층;을 포함하는 발광 소자.Conductive substrates;
An insulating layer provided on the conductive substrate;
A first conductive semiconductor layer provided on the insulating layer;
An active layer provided on the first conductive semiconductor layer;
A second conductive semiconductor layer provided on the active layer; And
And a graphene layer provided in the second conductive semiconductor layer. 제 1 항에 있어서,
상기 절연층과 상기 제1도전형 반도체층 사이에 마련된 제1전극을 더 포함하는 발광 소자.The method of claim 1,
And a first electrode provided between the insulating layer and the first conductive semiconductor layer. 제 1 항에 있어서,
상기 도전성 기판의 상면으로부터 상기 제2도전형 반도체층까지 연장되어 마련되며, 상기 도전성 기판과 상기 제2도전형 반도체층을 전기적으로 연결시키는 적어도 하나의 제2전극을 더 포함하는 발광 소자.The method of claim 1,
And at least one second electrode extending from an upper surface of the conductive substrate to the second conductive semiconductor layer and electrically connecting the conductive substrate and the second conductive semiconductor layer. 제 3 항에 있어서,
상기 절연층은 상기 제2전극의 측면을 둘러싸도록, 상기 도전성 기판의 상면으로부터 상기 제2도전형 반도체층까지 연장되어 마련된 발광 소자.The method of claim 3, wherein
The insulating layer extends from the upper surface of the conductive substrate to the second conductive semiconductor layer so as to surround the side surface of the second electrode. 제 1 항에 있어서,
상기 제2도전형 반도체층은 상기 활성층 상에 마련된 제2도전형 제1반도체층, 상기 제2도전형 제1반도체층 상에 마련된 상기 그래핀층 및 상기 그래핀층 상에 마련된 제2도전형 제2반도체층을 포함하는 발광 소자.The method of claim 1,
The second conductive semiconductor layer may include a second conductive first semiconductor layer provided on the active layer, the graphene layer provided on the second conductive first semiconductor layer, and a second conductive second formed on the graphene layer. A light emitting device comprising a semiconductor layer. 제 3 항에 있어서,
상기 제2전극은 상기 그래핀층과 전기적으로 연결된 발광 소자.The method of claim 3, wherein
The second electrode is a light emitting device electrically connected with the graphene layer. 제 3 항에 있어서,
상기 제2전극은 상기 도전성 기판의 상면으로부터 상기 그래핀층의 하면까지 연장되어 마련된 발광 소자.The method of claim 3, wherein
The second electrode extends from an upper surface of the conductive substrate to a lower surface of the graphene layer. 제 5 항에 있어서,
상기 제2전극은 상기 도전성 기판의 상면으로부터 상기 제2도전형 제1반도체층의 일부까지 연장되어 마련된 발광 소자.The method of claim 5, wherein
And the second electrode extends from an upper surface of the conductive substrate to a part of the second conductive type first semiconductor layer. 제 1 항에 있어서,
상기 그래핀층은 1 내지 10개의 그래핀 시트를 포함하는 발광 소자.The method of claim 1,
The graphene layer is a light emitting device comprising 1 to 10 graphene sheet. 기판 상에 제1도전형 반도체 재료로 제1도전형 제1반도체층을 형성하는 단계;
상기 제1도전형 제1반도체층 상에 그래핀층을 형성하는 단계;
상기 그래핀층 상에 상기 제1도전형 반도체 재료로 제1도전형 제2반도체층을 형성하는 단계;
상기 제1도전형 제2반도체층 상에 활성층을 형성하는 단계;
상기 활성층 상에 제2도전형 반도체층을 형성하는 단계;
상기 제2도전형 반도체층, 상기 활성층과 상기 제1도전형 제2반도체층에 적어도 하나의 비아홀을 형성하는 단계; 및
상기 기판을 제거하고, 상기 제2도전형 반도체층 상에 도전성 기판을 접합하는 단계;를 포함하는 발광 소자의 제조 방법.Forming a first conductive first semiconductor layer of a first conductive semiconductor material on a substrate;
Forming a graphene layer on the first conductive first semiconductor layer;
Forming a first conductive second semiconductor layer of the first conductive semiconductor material on the graphene layer;
Forming an active layer on the first conductive second semiconductor layer;
Forming a second conductive semiconductor layer on the active layer;
Forming at least one via hole in the second conductive semiconductor layer, the active layer and the first conductive second semiconductor layer; And
Removing the substrate and bonding a conductive substrate on the second conductive semiconductor layer. 제 10 항에 있어서,
상기 비아홀에 전도성 재료를 채워서 적어도 하나의 제1전극을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.11. The method of claim 10,
And forming at least one first electrode by filling a conductive material in the via hole. 제 10 항에 있어서,
상기 제2도전형 반도체층 상에 제2전극을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.11. The method of claim 10,
The method of manufacturing a light emitting device further comprising the step of forming a second electrode on the second conductive semiconductor layer. 제 12 항에 있어서,
상기 제2전극과 상기 비아홀 상에 절연층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.The method of claim 12,
And forming an insulating layer on the second electrode and the via hole. 제 10 항에 있어서,
상기 비아홀을 상기 제2도전형 반도체층의 상면으로부터 상기 그래핀층의 상면까지 관통하도록 형성하는 발광 소자의 제조 방법.11. The method of claim 10,
And forming the via hole from an upper surface of the second conductive semiconductor layer to an upper surface of the graphene layer. 제 10 항에 있어서,
상기 비아홀을 상기 제2도전형 반도체층의 상면으로부터 상기 제1도전형 제2반도체층의 일부까지 관통하도록 형성하는 발광 소자의 제조 방법.11. The method of claim 10,
And forming the via hole from an upper surface of the second conductive semiconductor layer to a part of the first conductive second semiconductor layer. 제 10 항에 있어서,
상기 그래핀층은 1 내지 10개의 그래핀 시트를 적층하여 형성하는 발광 소자의 제조 방법.11. The method of claim 10,
The graphene layer is a method of manufacturing a light emitting device formed by laminating 1 to 10 graphene sheets.
KR1020110001083A 2011-01-05 2011-01-05 Light emitting device and method for manufacturing the same KR101784815B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110001083A KR101784815B1 (en) 2011-01-05 2011-01-05 Light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110001083A KR101784815B1 (en) 2011-01-05 2011-01-05 Light emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120079730A true KR20120079730A (en) 2012-07-13
KR101784815B1 KR101784815B1 (en) 2017-10-12

Family

ID=46712589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110001083A KR101784815B1 (en) 2011-01-05 2011-01-05 Light emitting device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101784815B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123871B1 (en) 2014-02-21 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing light emitting diode package
US9911381B2 (en) 2014-11-05 2018-03-06 Samsung Electronics Co., Ltd. Display device and display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123871B1 (en) 2014-02-21 2015-09-01 Samsung Electronics Co., Ltd. Method of manufacturing light emitting diode package
US9911381B2 (en) 2014-11-05 2018-03-06 Samsung Electronics Co., Ltd. Display device and display panel

Also Published As

Publication number Publication date
KR101784815B1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
JP5855422B2 (en) Light emitting device and manufacturing method thereof
JP5059705B2 (en) Light emitting device
US8871544B2 (en) Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same
US20140191192A1 (en) Semiconductor light-emitting device
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
US8822249B2 (en) Light-emitting device and method of manufacturing the same
US20130015465A1 (en) Nitride semiconductor light-emitting device
WO2012091311A2 (en) High efficiency light emitting diode
KR102587949B1 (en) Heterogeneous tunneling junction for hole injection in nitride-based light emitting devices.
US20110272730A1 (en) Light emitting device
TWI493747B (en) Light emitting diodes and manufacture thereof
CN103441196A (en) Luminous element and manufacturing method for same
CN113451468A (en) Nitrogen-containing semiconductor element
KR101731862B1 (en) Optoelectronic semiconductor device and method for manufacturing same
KR101784815B1 (en) Light emitting device and method for manufacturing the same
KR20120029284A (en) Light emitting device
KR101600783B1 (en) Method of fabricating light emitting diode with high efficiency
KR102249630B1 (en) Light emitting device and lighting system
JP6482388B2 (en) Nitride semiconductor light emitting device
KR100730755B1 (en) Method for fabricating a vertical light emitting device and vertical light emitting device thereby
KR102022346B1 (en) Semiconductor light emitting device and manufacturing method of the same
KR20130101299A (en) Semiconductor light emitting device and method of manufacturing the same
KR101165256B1 (en) High efficiency light emitting device and method for fabricating the same
KR101534845B1 (en) high-performance group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
TWI420696B (en) Light-emitting device and the manufacturing method thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant