KR101165256B1 - High efficiency light emitting device and method for fabricating the same - Google Patents

High efficiency light emitting device and method for fabricating the same Download PDF

Info

Publication number
KR101165256B1
KR101165256B1 KR1020100094297A KR20100094297A KR101165256B1 KR 101165256 B1 KR101165256 B1 KR 101165256B1 KR 1020100094297 A KR1020100094297 A KR 1020100094297A KR 20100094297 A KR20100094297 A KR 20100094297A KR 101165256 B1 KR101165256 B1 KR 101165256B1
Authority
KR
South Korea
Prior art keywords
support substrate
thickness
bonding metal
substrate
semiconductor layer
Prior art date
Application number
KR1020100094297A
Other languages
Korean (ko)
Other versions
KR20120032778A (en
Inventor
임홍철
김창연
윤준호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020100094297A priority Critical patent/KR101165256B1/en
Publication of KR20120032778A publication Critical patent/KR20120032778A/en
Application granted granted Critical
Publication of KR101165256B1 publication Critical patent/KR101165256B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

지지기판; 상기 지지기판 상에 위치하고, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층을 포함하는 반도체 적층 구조체; 및 상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 지지기판과 반도체 적층 구조체를 접합시키도록 형성된 본딩 금속층을 포함하되, 상기 지지 기판 및 상기 본딩 금속은 각각 중앙부와 가장 자리의 두께가 서로 다르게 형성된 것을 특징으로 하는 발광 소자가 제공된다.Support substrate; A semiconductor laminate structure on the support substrate, the semiconductor laminate structure comprising a p-type compound semiconductor layer, an active layer, and an n-type compound semiconductor layer; And a bonding metal layer positioned between the support substrate and the semiconductor laminate structure to bond the support substrate and the semiconductor laminate structure, wherein the support substrate and the bonding metal are formed to have different thicknesses at the center and the edge, respectively. There is provided a light emitting device characterized in that.

Description

고효율 발광 소자 및 그 제조 방법{HIGH EFFICIENCY LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}High-Efficiency Light-Emitting Device and Manufacturing Method Thereof {HIGH EFFICIENCY LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 고효율 발광 소자 제조에 관한 것으로, 상세하게는 더욱 상세하게는 기판 분리 공정을 적용하여 성장기판을 제거한 질화갈륨 계열의 고효율 발광 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a high efficiency light emitting device, and more particularly, to a gallium nitride-based high efficiency light emitting device and a method of manufacturing the same, in which a growth substrate is removed by applying a substrate separation process.

III-V족 화합물 반도체는 고속 및 고온 전자제품들, 광 방출기 및 광 검출기 등의 응용제품들에서 우수한 성능을 제공한다. 특히, 질화물 화합물 반도체에 포함되어 있는 갈륨 나이트라이드(GaN)는 청색 레이저 및 청색 파장의 스펙트럼을 방출하는 발광 다이오드에 요구되는 밴드갭을 가지고 있어, 이에 대한 연구가 많이 진행되어 왔으며, 그 사용이 증가하고 있다. 또한, 알루미늄 나이트라이드(AlN), 인디움 나이트라이드(InN) 및 갈륨 나이트라이드(GaN)의 얼로이(alloy)는 가시영역 전범위에 걸친 스펙트럼을 제공하여 다양한 발광소자에 사용된다.Group III-V compound semiconductors provide superior performance in applications such as high speed and high temperature electronics, light emitters and photo detectors. In particular, gallium nitride (GaN) included in nitride compound semiconductors has a bandgap required for a blue laser and a light emitting diode emitting a blue wavelength spectrum. Doing. In addition, alloys of aluminum nitride (AlN), indium nitride (InN), and gallium nitride (GaN) are used in various light emitting devices by providing a spectrum over the entire visible region.

일반적으로, 발광소자는 제 1 도전형 반도체층과 제 2 도전형 반도체층 및 이들 반도체층 사이에 개재된 활성층을 갖는 발광 다이오드를 구비한다. 발광 다이오드는 활성층에서 전자와 정공의 재결합에 의해 광이 발생되어 외부로 방출된다.In general, a light emitting device includes a light emitting diode having a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer interposed between these semiconductor layers. The light emitting diode is light emitted by the recombination of electrons and holes in the active layer is emitted to the outside.

발광 다이오드의 광효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(internal quantum efficiency)을 증가시키는 것이고, 둘째는 광 추출 효율(light extraction efficiency)을 증가시키는 것이다.Two major approaches have been attempted to improve the light efficiency of light emitting diodes. The first is to increase the internal quantum efficiency determined by the crystal quality and the epilayer structure, and the second is to increase the light extraction efficiency.

최근, 전자와 정공의 재결합 거리를 단축하여 발광 다이오드 내에서 에너지 손실을 감소시키기 위한 수직형 발광소자(vertical Light Emitting Device)가 개시된 바 있다.Recently, a vertical light emitting device for reducing energy loss in a light emitting diode by shortening a recombination distance between electrons and holes has been disclosed.

도 1 내지 도 5는 종래의 수직형 발광 소자의 제조방법을 보여준다. 1 to 5 show a method of manufacturing a conventional vertical light emitting device.

도 1 내지 도 5를 참조하면, 종래의 수직형 발광 소자의 제조방법은 성장 기판(11)위에 버퍼층, 언도프트 반도체층, 제 1 반도체층, 활성층, 제 2 반도체층을 포함하는 화합물 반도체층(12)을 형성하고(도 1), 그 위에 접합층(13)을 형성한다(도 2). 이후, 접합층(13)위에 지지기판(14)을 본딩한 후(도 3), LLO(Laser lift Off) 기법에 의해 성장 기판(11)에 레이저를 조사함으로써 버퍼층을 분해하여 성장 기판(11)을 분리해내고(도 4), 전극(15)을 형성한다(도 5).1 to 5, a conventional method of manufacturing a vertical light emitting device includes a compound semiconductor layer including a buffer layer, an undoped semiconductor layer, a first semiconductor layer, an active layer, and a second semiconductor layer on a growth substrate 11. 12) (FIG. 1), and the bonding layer 13 is formed thereon (FIG. 2). Subsequently, after bonding the support substrate 14 on the bonding layer 13 (FIG. 3), the buffer layer is decomposed by irradiating a laser onto the growth substrate 11 by a laser lift off (LLO) technique to decompose the growth substrate 11. Is separated (FIG. 4), and the electrode 15 is formed (FIG. 5).

그러나, 종래의 방식으로 수직형 발광소자를 제작하는 경우 LLO(Laser lift Off) 공정시 기판(11)과 화합물 반도체층(12)사이에 발생한 충격파를 완충시켜 주는 층이 존재하지 않아 화합물 반도체층에 크랙이 발생하는 등의 물리적인 손상이 많이 발생된다.However, when manufacturing a vertical light emitting device according to the conventional method, there is no layer for buffering shock waves generated between the substrate 11 and the compound semiconductor layer 12 during the laser lift off (LLO) process. Many physical damages such as cracks are generated.

일반적으로 사용되는 녹색, 청색 이하의 단파장을 발광하는 화합물 반도체층(12)을 위한 성장 기판(11)으로는 사파이어, 실리콘카바이드 등이 사용되고 있다. 하지만 이러한 성장 기판(11)은 상부의 화합물 반도체층들(12)과 열팽창계수 차이가 나서 고온에서 성장 후 상온으로 돌아왔을 때에 열팽창계수 차이로 인한 휨 등의 현상이 있다.Sapphire, silicon carbide, and the like are used as the growth substrate 11 for the compound semiconductor layer 12 that emits short wavelengths of green and blue which are generally used. However, the growth substrate 11 has a phenomenon such as warpage due to a difference in thermal expansion coefficient when the growth substrate 11 has a difference in thermal expansion coefficient from the upper compound semiconductor layers 12 and returns to room temperature after growth at high temperature.

이러한 차이는 일반적으로 성장 기판(11)의 두께가 상부의 화합물 반도체층들(12)보다 수십 배 크기 때문에 잘 나타나지는 않지만 이로 인한 스트레스는 상부의 화합물 반도체층(12)에 남아 있다.This difference is generally not shown because the thickness of the growth substrate 11 is tens of times larger than that of the upper compound semiconductor layers 12, but the stress caused by the growth substrate 11 remains in the upper compound semiconductor layer 12.

지지기판(14)으로 사용되는 기판은 성장 기판(11)보다 전기 전도도가 우수하고 열전도성 또한 우수한 기판을 사용하지만 이러한 기판의 열팽창 계수는 성장 기판(11)과 화합물 반도체층(12)의 열팽창계수 차이보다 일반적으로 크다.The substrate used as the support substrate 14 uses a substrate having better electrical conductivity and thermal conductivity than the growth substrate 11, but the thermal expansion coefficient of the substrate is the thermal expansion coefficient of the growth substrate 11 and the compound semiconductor layer 12. Generally greater than the difference.

지지기판(14)과 성장 기판(11)에 성장된 화합물 반도체층들(12)과의 접합은 반도체층의 성장온도보다 상대적으로 낮은 온도에서 진행되지만(200℃에서 400℃) 물질과의 열팽창계수차이가 크기 때문에 이로 인한 스트레스나 휨 등의 현상이 심할 수 있다.The bonding between the support substrate 14 and the compound semiconductor layers 12 grown on the growth substrate 11 proceeds at a temperature relatively lower than the growth temperature of the semiconductor layer (200 ° C. to 400 ° C.), but the coefficient of thermal expansion with the material. Due to the large difference, stress or warpage may be severe.

상기 지지기판(14)의 접합은 고온 고압에서 진행되는 공정으로 성장 기판(11)과 지지기판(14)을 고압으로 눌러준 상태에서 열을 가하게 된다. 이때 성장기판(11)과 화합물 반도체층(12)은 성장시의 열팽창계수 및 격자상수 차이로 인하여 평평한 상태를 이루지 못하고 기판의 일부가 오목 또는 볼록한 상태를 갖고 있다. 이러한 형태로 인하여 화합물 반도체층(12)과 지지기판(14)의 접합 시에 내부에 미세한 기포가 형성되어 잔류하는 문제점이 있다.Bonding of the support substrate 14 is a process that proceeds at high temperature and high pressure, and heat is applied while the growth substrate 11 and the support substrate 14 are pressed at a high pressure. At this time, the growth substrate 11 and the compound semiconductor layer 12 do not form a flat state due to the difference in thermal expansion coefficient and lattice constant during growth, and part of the substrate has a concave or convex state. Due to this shape, when the compound semiconductor layer 12 and the support substrate 14 are bonded to each other, fine bubbles are formed inside and remain.

한편, 지지기판(14)으로 화합물 반도체층(12)과 열팽창 계수가 유사한 기판을 사용하는 경우에도 그 재료 및 공정에 한계가 많기 때문에 사용에 제약이 따른다.On the other hand, even when a substrate having a similar coefficient of thermal expansion to the compound semiconductor layer 12 is used as the support substrate 14, its materials and processes have many limitations.

본 발명이 해결하려는 과제는 수직형 발광소자를 제작할 때 지지기판과 화합물 반도체층의 접합시에 발생할 수 있는 문제점을 해결하여 발광 효율이 개선된 고효율 발광소자 및 그 제조 방법을 제공하는데 있다.The problem to be solved by the present invention is to provide a high-efficiency light emitting device and a method of manufacturing the light emitting efficiency is improved by solving the problems that may occur when bonding the support substrate and the compound semiconductor layer when manufacturing a vertical light emitting device.

본 발명이 해결하려는 다른 과제는 광 추출 효율(light extraction efficiency)이 개선된 고효율 발광소자 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a high efficiency light emitting device having improved light extraction efficiency and a method of manufacturing the same.

본 발명의 일측면에 의하면, 지지기판; 상기 지지기판 상에 위치하고, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층을 포함하는 반도체 적층 구조체; 및 상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 지지기판과 반도체 적층 구조체를 접합시키도록 형성된 본딩 금속층을 포함하되,상기 지지 기판 및 상기 본딩 금속은 각각 중앙부와 가장 자리의 두께가 서로 다르게 형성된 발광 소자가 제공된다.According to one aspect of the invention, the support substrate; A semiconductor laminate structure on the support substrate, the semiconductor laminate structure comprising a p-type compound semiconductor layer, an active layer, and an n-type compound semiconductor layer; And a bonding metal layer positioned between the support substrate and the semiconductor stack structure to bond the support substrate and the semiconductor stack structure, wherein the support substrate and the bonding metal are formed to have different thicknesses at the center and the edge, respectively. A light emitting element is provided.

상기 지지 기판 및 상기 본딩 금속은 상기 지지 기판의 접합 공정시 발생될 수 있는 상기 지지 기판 및 상기 반도체 적층 구조체에 가해지는 스트레스 또는 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시키기 위한 두께로 형성될 수 있다.The support substrate and the bonding metal may be used to exert a stress or elastic force in a direction opposite to the direction and magnitude of stress or bending applied to the support substrate and the semiconductor laminate structure, which may be generated during the bonding process of the support substrate. It may be formed in a thickness.

상기 지지 기판 및 상기 본딩 금속의 두께의 합은 전체 표면에서 동일하게 형성될 수 있다.The sum of the thicknesses of the support substrate and the bonding metal may be equally formed on the entire surface.

상기 본딩 금속의 중앙부 및 가장자리에서의 두께 변화는 상기 지지 기판의 중앙부 및 가장 자리에서의 두께 변화와 서로 상반되게 설정될 수 있다.The change in thickness at the center and the edge of the bonding metal may be set to be opposite to the change in the thickness at the center and the edge of the support substrate.

상기 본딩 금속은 중앙부의 두께가 가장 자리의 두께에 비하여 두껍게 설정될 수 있다.The bonding metal may be set thicker than the thickness of the edge portion of the center portion.

상기 본딩 금속은 가장자리의 두께가 중앙부의 두께에 비하여 두껍게 설정될 수 있다.The bonding metal may be set thicker than the thickness of the center portion.

상기 n형 화합물 반도체층은 요철 패턴이 형성되어 노출된 표면을 가지며, 상기 요철 패턴에는 복수의 콘이 형성될 수 있다. 상기 콘은 PEC 에칭에 의해 형성된 형상을 가질 수 있다.The n-type compound semiconductor layer may have an exposed surface by forming an uneven pattern, and a plurality of cones may be formed on the uneven pattern. The cone may have a shape formed by PEC etching.

본 발명의 다른 측면에 의하면, 내부의 일층에 복수의 절연 패턴을 포함하는 n형 화합물 반도체층을 성장 기판위에 형성하는 단계; 상기 n형 화합물 반도체층위에 활성층, p형 화합물 반도체층을 포함하는 반도체 적층 구조체를 형성하는 단계; 상기 적층 구조체상에 본딩 금속층 및 지지기판을 형성하는 단계; 상기 성장 기판을 분리시키고 상기 n형 화합물 반도체층을 에칭하여 상기 절연 패턴을 노출시키는 단계; 상기 노출된 절연 패턴을 제거하여 상기 n형 화합물 반도체층의 표면에 요철 패턴을 형성하는 단계; 및 PEC 에칭을 통해 상기 요철 패턴 위에 복수의 콘을 형성하는 단계를 포함하되, 상기 성장 기판은 상기 반도체 적층 구조체를 성장시키기 위한 기판이고, 상기 지지 기판 및 상기 본딩 금속은 각각 중앙부와 가장 자리의 두께가 서로 다르게 형성되는 발광 소자 제조 방법이 제공된다.According to another aspect of the invention, the step of forming an n-type compound semiconductor layer including a plurality of insulating patterns on a growth substrate on the growth substrate; Forming a semiconductor laminate structure including an active layer and a p-type compound semiconductor layer on the n-type compound semiconductor layer; Forming a bonding metal layer and a support substrate on the laminate structure; Separating the growth substrate and etching the n-type compound semiconductor layer to expose the insulating pattern; Removing the exposed insulating pattern to form an uneven pattern on a surface of the n-type compound semiconductor layer; And forming a plurality of cones on the concave-convex pattern through PEC etching, wherein the growth substrate is a substrate for growing the semiconductor stack structure, and the support substrate and the bonding metal are each thick at the center and the edge. There is provided a light emitting device manufacturing method in which the different forms.

상기 지지 기판 및 상기 본딩 금속은 상기 지지 기판의 접합 공정시 발생될 수 있는 상기 지지 기판 및 상기 반도체 적층 구조체에 가해지는 스트레스 또는 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시키기 위한 두께로 형성될 수 있다.The support substrate and the bonding metal may be used to exert a stress or elastic force in a direction opposite to the direction and magnitude of stress or bending applied to the support substrate and the semiconductor laminate structure, which may be generated during the bonding process of the support substrate. It may be formed in a thickness.

상기 지지 기판 및 상기 본딩 금속의 두께의 합은 전체 표면에서 동일하게 형성될 수 있다.The sum of the thicknesses of the support substrate and the bonding metal may be equally formed on the entire surface.

상기 본딩 금속의 중앙부 및 가장자리에서의 두께 변화는 상기 지지 기판의 중앙부 및 가장 자리에서의 두께 변화와 서로 상반되게 설정될 수 있다.The change in thickness at the center and the edge of the bonding metal may be set to be opposite to the change in the thickness at the center and the edge of the support substrate.

본 발명에 의하면, 지지 기판 및 본딩 금속을 형성함에 있어 각각 중앙부와 가장 자리의 두께를 서로 다르게 조절함으로써, 지지 기판의 접합 공정시 발생될 수 있는 지지 기판 및 반도체 적층 구조체에 가해지는 스트레스나 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시켜 발광 소자의 발광 효율을 개선할 수 있다.According to the present invention, in forming the support substrate and the bonding metal, the thicknesses of the center portion and the edges are adjusted differently, so that the stress or warpage applied to the support substrate and the semiconductor laminate structure that may be generated during the bonding process of the support substrate are different. The luminous efficiency of the light emitting device may be improved by applying a stress or elastic force to a direction that may be opposite to the direction and size.

또한, 본 발명에 의하면, 노출된 n형 화합물 반도체층은 요철 패턴위에 추가적인 콘이 형성되어 거칠어진 면을 가지게 되어 광 추출 효율을 향상시킬 수 있다.In addition, according to the present invention, the exposed n-type compound semiconductor layer has an additional cone formed on the uneven pattern to have a rough surface, thereby improving light extraction efficiency.

도 1 내지 도 5는 종래의 수직형 발광 소자의 제조방법을 보여준다.
도 6은 본 발명의 일 실시예에 따른 고효율 발광소자를 설명하기 위한 도면이다.
도 7 및 도 8은 그 제조 공정에 따른 공정 단면도이다.
도 9 내지 도 11은 본 발명의 다른 실시예들에 따른 발광 소자를 설명하기 위한 도면이다.
도 12는 본 발명의 또 다른 실시예에 따른 고효율 발광 소자를 설명하기 위한 도면이다.
도 13 내지 도 18은 그 제조 공정에 따른 공정 단면도이다.1 to 5 show a method of manufacturing a conventional vertical light emitting device.
6 is a view for explaining a high-efficiency light emitting device according to an embodiment of the present invention.
7 and 8 are cross-sectional views of processes according to the manufacturing process thereof.
9 to 11 are views for explaining a light emitting device according to other embodiments of the present invention.
12 is a view for explaining a high-efficiency light emitting device according to another embodiment of the present invention.
13 to 18 are cross-sectional views of the processes according to the manufacturing process thereof.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the invention to those skilled in the art will fully convey. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, lengths, thicknesses, and the like of layers and regions may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 6은 본 발명의 일 실시예에 따른 고효율 발광소자를 설명하기 위한 도면이고, 도 7 및 도 8은 그 제조 공정에 따른 공정 단면도이다. 여기에서는 수직형 발광소자중에서 질화물 반도체 소자를 제조 공정을 설명하도록 한다.6 is a view for explaining a high-efficiency light emitting device according to an embodiment of the present invention, Figure 7 and Figure 8 is a cross-sectional view according to the manufacturing process. Here, the manufacturing process of the nitride semiconductor device among the vertical light emitting devices will be described.

도 6을 참조하면, 본 발명의 일실시예에 따른 발광 소자는 지지기판(190), 본딩 금속(180), 보호 금속(170), 콘택 금속층(160), p형 화합물 반도체층(150), 활성층(140), n형 화합물 반도체층(130), n-전극(200)을 포함한다.Referring to FIG. 6, a light emitting device according to an embodiment of the present invention may include a support substrate 190, a bonding metal 180, a protection metal 170, a contact metal layer 160, a p-type compound semiconductor layer 150, The active layer 140, the n-type compound semiconductor layer 130, and the n-electrode 200 are included.

지지기판(190)은 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 2차 기판이다. 상기 지지기판(190)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다. 특히, 성장 기판으로 사파이어 기판을 사용하는 경우, 성장 기판과 동일한 열팽창계수를 갖기 때문에 지지기판을 본딩하고 성장기판을 제거할 때, 웨이퍼 휨을 방지할 수 있으며, 또한 반도체 적층 구조체를 견고하게 지지할 수 있다.The support substrate 190 is distinguished from a growth substrate for growing the compound semiconductor layers and is a secondary substrate attached to the compound semiconductor layers that have already been grown. The support substrate 190 may be a sapphire substrate, but is not limited thereto, and may be another kind of insulating or conductive substrate. In particular, when the sapphire substrate is used as the growth substrate, since it has the same coefficient of thermal expansion as the growth substrate, it is possible to prevent the warpage of the wafer when bonding the support substrate and removing the growth substrate, and also to firmly support the semiconductor laminate structure. have.

한편, 본딩 금속(180)은 반도체 적층 구조체와 지지기판(190)과 결합시킨다. 본딩 금속(180)은 예컨대 Au-Sn으로 공융 본딩을 이용하여 형성될 수 있다. 본딩 금속(180)과 반도체 적층 구조체 사이에는 보호 금속(170), 콘택 금속층(160)이 형성될 수 있다.Meanwhile, the bonding metal 180 is coupled to the semiconductor stack structure and the support substrate 190. The bonding metal 180 may be formed using eutectic bonding with Au-Sn, for example. A protective metal 170 and a contact metal layer 160 may be formed between the bonding metal 180 and the semiconductor stack structure.

반도체 적층 구조체는 지지기판(190) 상에 위치하며, p형 화합물 반도체층(150), 활성층(140) 및 n형 화합물 반도체층(130)을 포함한다. 여기서, 상기 반도체 적층 구조체는 일반적인 수직형 발광 다이오드와 유사하게 p형 화합물 반도체층(150)이 n형 화합물 반도체층(130)에 비해 지지기판(190) 측에 가깝게 위치한다. 본 발명의 일실시예에서는 반도체 적층 구조체가 지지기판(190)의 전체면에 위치하고 있으나, 본 발명은 이에 제한되지 않으며, 상기 반도체 적층 구조체는 지지기판(190)의 일부 영역 상에 위치할 수 있다. 즉, 지지기판(190)이 반도체 적층 구조체에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체는 상기 지지기판(190)의 가장자리로 둘러싸인 영역 내에 위치할 수 있다.The semiconductor laminate structure is disposed on the support substrate 190 and includes a p-type compound semiconductor layer 150, an active layer 140, and an n-type compound semiconductor layer 130. In this semiconductor stack structure, the p-type compound semiconductor layer 150 is located closer to the support substrate 190 side than the n-type compound semiconductor layer 130 similarly to a general vertical light emitting diode. In an embodiment of the present invention, the semiconductor laminate structure is located on the entire surface of the support substrate 190, but the present invention is not limited thereto, and the semiconductor laminate structure may be located on a portion of the support substrate 190. . That is, the support substrate 190 may have a relatively larger area than the semiconductor laminate structure, and the semiconductor laminate structure may be located in an area surrounded by an edge of the support substrate 190.

n형 화합물 반도체층(130), 활성층(140) 및 p형 화합물 반도체층(150)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. n형 화합물 반도체층(130) 및 p형 화합물 반도체층(150)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, n형 화합물 반도체층(130) 및/또는 p형 화합물 반도체층(150)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(140)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 저항이 상대적으로 작은 n형 화합물 반도체층(130)이 지지기판(190)의 반대쪽에 위치함으로써 n형 화합물 반도체층(130)의 상부면에 거칠어진 면을 형성하는 것이 용이하며, 거칠어진 면은 활성층(140)에서 생성된 광의 추출 효율을 향상시킬 수 있다.The n-type compound semiconductor layer 130, the active layer 140, and the p-type compound semiconductor layer 150 may be formed of a III-N series compound semiconductor, such as (Al, Ga, In) N semiconductor. The n-type compound semiconductor layer 130 and the p-type compound semiconductor layer 150 may be a single layer or multiple layers, respectively. For example, the n-type compound semiconductor layer 130 and / or the p-type compound semiconductor layer 150 may include a contact layer and a cladding layer, and may also include a superlattice layer. In addition, the active layer 140 may have a single quantum well structure or a multiple quantum well structure. Since the n-type compound semiconductor layer 130 having a relatively small resistance is located on the opposite side of the support substrate 190, it is easy to form a rough surface on the top surface of the n-type compound semiconductor layer 130. Extraction efficiency of light generated in the active layer 140 may be improved.

한편, 지지 기판(190)은 중앙부가 가장자리에 비하여 볼록한 형상을 가지고 있고 있다. 이에 따라 지지 기판(190)은 중앙부가 가장자리에 비하여 두꺼운 두께를 가지고 있다. 또한, 본딩 금속(180)은 이러한 지지 기판(190)의 형상에 대응하여 중앙부가 가장 자리에 비하여 오목한 형상을 가지고 있다. 이에 따라, 본딩 금속(180)은 가장 자리가 중앙부에 비하여 두꺼운 두께를 가지고 있다.On the other hand, the support substrate 190 has a convex shape at the center portion of the support substrate 190. Accordingly, the support substrate 190 has a thicker thickness than the center portion thereof. In addition, the bonding metal 180 has a concave shape at the center portion of the support substrate 190 compared to the edge thereof. Accordingly, the bonding metal 180 has a thicker edge than the center portion.

즉, 지지 기판(190) 및 본딩 금속(180)을 형성함에 있어 각각 중앙부와 가장 자리의 두께를 서로 다르게 하는 것은 지지 기판(190)의 접합 공정 이전 및 이후에 발생되는 열팽창 계수 차이로 인한 지지 기판(190) 및 반도체 적층 구조체의 스트레스나 휨 등의 현상을 방지하기 위한 것이다.That is, in forming the support substrate 190 and the bonding metal 180, different thicknesses of the center portion and the edge portion, respectively, may be caused by the difference in thermal expansion coefficients generated before and after the bonding process of the support substrate 190. It is for preventing a phenomenon such as stress or warping of the 190 and the semiconductor laminate.

지지 기판(190)의 접합 공정시 발생될 수 있는 지지 기판(190) 및 반도체 적층 구조체에 가해지는 스트레스나 휨의 방향 및 크기를 고려하여 이에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시킬 수 있는 지지 기판(190) 및 본딩 금속(180)의 구조를 가지도록 한 것이다. 이에 따라, 지지 기판(190) 및 본딩 금속(180)을 형성함에 있어 각각 중앙부와 가장 자리의 두께를 서로 다르게 조절함으로써, 지지 기판(190)의 접합 공정시 발생될 수 있는 지지 기판(190) 및 반도체 적층 구조체에 가해지는 스트레스나 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시키는 것이다.Considering the direction and magnitude of stress or bending applied to the support substrate 190 and the semiconductor laminate which may be generated during the bonding process of the support substrate 190, a support capable of applying stress or elastic force to the opposite side thereof The substrate 190 and the bonding metal 180 have a structure. Accordingly, in forming the support substrate 190 and the bonding metal 180, the thicknesses of the center portion and the edges of the support substrate 190 are different from each other, so that the support substrate 190 and the support substrate 190 may be generated during the bonding process of the support substrate 190. The stress or elastic force is exerted in a direction that may be opposite to the direction and magnitude of stress or bending applied to the semiconductor laminate.

도 7을 참조하면, 질화물 반도체층을 형성하기 위한 공정 챔버(미도시됨)내에 성장 기판(110)을 준비한다. 성장 기판(110)은 그 위에 형성될 질화물 반도체층과 유사한 격자상수를 갖는다. 성장 기판(110)은 예를 들면, 사파이어(Al2O3), 실리콘(Si), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 성장 기판(110) 상에 형성될 화합물 반도체층의 물질에 따라 선택될 수 있다. 질화갈륨계 반도체층을 형성할 경우, 상기 성장 기판(110)은 사파이어 또는 탄화실리콘(SiC) 기판이 주로 사용되고 있다.Referring to FIG. 7, a growth substrate 110 is prepared in a process chamber (not shown) for forming a nitride semiconductor layer. The growth substrate 110 has a lattice constant similar to that of the nitride semiconductor layer to be formed thereon. The growth substrate 110 is, for example, sapphire (Al 2 O 3 ), silicon (Si), spinel (spinel), silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP) ), Lithium-alumina (LiAl 2 O 3), boron nitride (BN), aluminum nitride (AlN) or gallium nitride (GaN) substrate, and may be selected according to the material of the compound semiconductor layer to be formed on the growth substrate 110. have. In the case of forming a gallium nitride-based semiconductor layer, the growth substrate 110 is mainly a sapphire or silicon carbide (SiC) substrate.

이어서, 상기 성장 기판(110) 상에 화합물 반도체층을 형성한다. 화합물 반도체층은 n형 화합물 반도체층(130), 활성층(140) 및 p형 화합물 반도체층(150)을 포함한다. 또한, n형 화합물 반도체층(130)을 형성하기 전, 성장 기판(110) 상에 버퍼층(120)이 형성될 수 있다.Subsequently, a compound semiconductor layer is formed on the growth substrate 110. The compound semiconductor layer includes an n-type compound semiconductor layer 130, an active layer 140, and a p-type compound semiconductor layer 150. In addition, before the n-type compound semiconductor layer 130 is formed, the buffer layer 120 may be formed on the growth substrate 110.

버퍼층(120)은 성장 기판(110)과 그 위에 형성될 화합물 반도체층의 격자부정합을 완화하기 위해 형성되며, 예컨대 질화갈륨(GaN) 또는 질화알루미늄(AlN)으로 형성될 수 있다. 상기 성장 기판(110)이 도전성 기판인 경우, 상기 버퍼층은 절연층 또는 반절연층으로 형성될 수 있으며, AlN 또는 반절연 GaN로 형성될 수 있다.The buffer layer 120 is formed to mitigate lattice mismatch between the growth substrate 110 and the compound semiconductor layer to be formed thereon, and may be formed of, for example, gallium nitride (GaN) or aluminum nitride (AlN). When the growth substrate 110 is a conductive substrate, the buffer layer may be formed of an insulating layer or a semi-insulating layer, and may be formed of AlN or semi-insulating GaN.

n형 화합물 반도체층(130), 활성층(140) 및 p형 화합물 반도체층(150)은 각각 질화갈륨 계열의 반도체 물질 즉, (B, Al, In, Ga)N로 형성될 수 있다. 상기 하부 및 상부 반도체층 및 활성층 금속유기화학기상증착(MOCVD), 분자선 성장(molecular beam epitaxy) 또는 수소화물 기상 성장(hydride vapor phase epitaxy; HVPE) 기술 등을 사용하여 단속적으로 또는 연속적으로 성장될 수 있다.The n-type compound semiconductor layer 130, the active layer 140, and the p-type compound semiconductor layer 150 may be formed of a gallium nitride-based semiconductor material, that is, (B, Al, In, Ga) N, respectively. The lower and upper semiconductor and active layers can be grown intermittently or continuously using metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy or hydride vapor phase epitaxy (HVPE) techniques. have.

여기서, n형 화합물 반도체층(130) 및 p형 화합물 반도체층(150)은 질화갈륨 계열의 화합물 반도체층에서, n형 화합불 반도체층(130)은 불순물로 예컨대 실리콘(Si)을 도핑하여 형성될 수 있으며, p형 화합물 반도체층(150)은 불순물로 예컨대 마그네슘(Mg)을 도핑하여 형성될 수 있다.Here, the n-type compound semiconductor layer 130 and the p-type compound semiconductor layer 150 are formed of a gallium nitride-based compound semiconductor layer, and the n-type improper semiconductor layer 130 is formed by doping with silicon (Si), for example, as an impurity. The p-type compound semiconductor layer 150 may be formed by doping magnesium (Mg) as an impurity, for example.

도 8을 참조하면, p형 화합물 반도체층(150)위에 콘택 금속층(160), 보호 금속(170), 본딩 금속(180)을 형성하고, 지지기판(190)을 접합시킨다.Referring to FIG. 8, the contact metal layer 160, the protection metal 170, and the bonding metal 180 are formed on the p-type compound semiconductor layer 150, and the support substrate 190 is bonded.

지지기판(150)은 Si, Ge, GaAs, Cu를 포함하는 금속 기판, Al을 포함하는 금속기판, Ni을 포함하는 금속기판 등이 사용될 수 있다. 그 외에도 지지기판(150)은 W, W 합금, Mo, Cu, Cu 합금 등과 같은 금속 기판을 이용할 수 있다. 그 이외에도 지지기판(150)은 사파이어(Al2O3), 실리콘(Si), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있다.The support substrate 150 may be a metal substrate including Si, Ge, GaAs, Cu, a metal substrate including Al, a metal substrate including Ni, or the like. In addition, the support substrate 150 may use a metal substrate such as W, W alloy, Mo, Cu, Cu alloy and the like. In addition, the support substrate 150 includes sapphire (Al 2 O 3 ), silicon (Si), spinel (spinel), silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP), It may be a lithium-alumina (LiAl 2 O 3), boron nitride (BN), aluminum nitride (AlN) or gallium nitride (GaN) substrate.

이때, 지지 기판(190)은 중앙부가 가장자리에 비하여 볼록한 형상을 가지고 있고 있다. 이에 따라 지지 기판(190)은 중앙부가 가장자리에 비하여 두꺼운 두께를 가지고 있다. 또한, 본딩 금속(180)은 이러한 지지 기판(190)의 형상에 대응하여 중앙부가 가장 자리에 비하여 오목한 형상을 가지고 있다. 이에 따라, 본딩 금속(180)은 가장 자리가 중앙부에 비하여 두꺼운 두께를 가지고 있다.At this time, the support substrate 190 has a convex shape at the center portion of the support substrate 190. Accordingly, the support substrate 190 has a thicker thickness than the center portion thereof. In addition, the bonding metal 180 has a concave shape at the center portion of the support substrate 190 compared to the edge thereof. Accordingly, the bonding metal 180 has a thicker edge than the center portion.

이러한 지지 기판(190) 및 본딩 금속(180)의 구조에 의해 지지기판(190)의 접합에 따른 열처리시 또는 그 이후 공정에서 성장 기판(110), 반도체 적층 구조체, 지지기판(190) 사이의 열팽창계수 차이로 인한 공정간의 스트레스를 효과적으로 완화시킬 수 있어 화합물 반도체층의 손상 및 휨현상을 억제시킬 수 있다.Due to the structure of the support substrate 190 and the bonding metal 180, thermal expansion between the growth substrate 110, the semiconductor laminate structure, and the support substrate 190 during the heat treatment or the subsequent processes according to the bonding of the support substrate 190. It is possible to effectively alleviate the stress between processes due to the difference in coefficient can be suppressed damage and warpage of the compound semiconductor layer.

지지기판(190)을 접합하기 위하여는 고온의 분위기가 필요하며, 접합이 용이하게 이루어지게 하기 위하여 압력이 가해질 수 있다. 압력은 고온의 챔버 상부에 압력을 가하는 판의 이동을 통하여 접합공정 중에만 압력을 가하고 접합 이후에는 압력을 제거하는 공정일 수 있다.In order to bond the support substrate 190, a high temperature atmosphere is required, and pressure may be applied to facilitate the bonding. The pressure may be a process of applying pressure only during the bonding process and removing the pressure after the bonding through the movement of the plate applying pressure to the upper portion of the high temperature chamber.

또는 압력을 가하는 공정은 지지기판(190)과 성장 기판(110)을 양쪽에서 고정시켜 주는 홀더의 형태로 작용하여 고온 분위기의 챔버와 별도로 분리 가능하여 접합 후 상온에서도 압력을 유지시켜 줄 수 있는 형태의 공정일 수 있다.Alternatively, the process of applying pressure acts in the form of a holder for fixing the support substrate 190 and the growth substrate 110 on both sides, and can be separated from the chamber in a high temperature atmosphere to maintain pressure even at room temperature after bonding. It may be a process of.

지지기판(190)의 접합 후 성장 기판(110)을 제거하는 공정은 연마 공정 또는 레이저 리프트 오프 공정이 사용될 수 있으며, 열팽창 계수 차이에 의한 휨을 완화시키기 위하여 성장 기판(110)을 올려놓는 홀더에 휨이 완화될 수 있을 정도의 가열하는 공정을 더할 수 있으며, 또한 레이저 리프트 오프 공정에서는 성장 기판(110)이 분리되는 과정에서 발생하는 가스와 충격에 의한 지지기판(190)과 반도체 적층 구조체의 파손을 감소시키기 위하여 성장 기판(110)과 지지기판(190)을 고정시켜 주는 홀더를 장착한 상태로 공정을 진행할 수 있다.  The process of removing the growth substrate 110 after bonding of the support substrate 190 may be a polishing process or a laser lift-off process, and bent to the holder on which the growth substrate 110 is placed in order to alleviate the warpage caused by the difference in thermal expansion coefficient. The heating process may be alleviated, and the laser lift-off process may damage the support substrate 190 and the semiconductor stacked structure due to the gas and the impact generated during the separation of the growth substrate 110. In order to reduce, the process may be performed in a state in which a holder for fixing the growth substrate 110 and the support substrate 190 is mounted.

지지기판(190)이 형성된 후 LLO(Laser lift Off) 공정을 통해 성장 기판(110) 방향으로 레이저를 조사하여 성장 기판(110)을 분리하여 제거한다. 이때, 레이저는 성장 기판(110)의 에너지 밴드갭 보다 작은 에너지를 갖고, 버퍼층의 에너지 밴드갭보다 큰 에너지를 갖도록 선택된다. After the support substrate 190 is formed, the growth substrate 110 is separated and removed by irradiating a laser toward the growth substrate 110 through a laser lift off (LLO) process. In this case, the laser is selected to have an energy smaller than the energy band gap of the growth substrate 110 and to have an energy larger than the energy band gap of the buffer layer.

성장 기판(110)쪽에서 레이저를 조사하면 성장 기판(110)이 투광성 성장 기판이므로, 성장 기판(110)과 버퍼층의 계면에서 흡수된 에너지에 의해 버퍼층(120)이 분해(decomposition)되어 성장 기판(110)이 분리된다. 분리된 버퍼층(120)의 하부면은 세정될 수 있다. 이에 따라, 버퍼층(120)로부터 성장 기판(110)의 분리가 완료된다. 이후, n형 화합물 반도체층(130)의 일면을 노출시키고 노출된 일면에 전극 패드(160)을 형성하면 도 6에 도시된 발광 소자가 완성된다.When the laser is irradiated from the growth substrate 110, since the growth substrate 110 is a light-transmissive growth substrate, the buffer layer 120 is decomposed by energy absorbed at the interface between the growth substrate 110 and the buffer layer, and thus the growth substrate 110 is decomposed. ) Are separated. The lower surface of the separated buffer layer 120 may be cleaned. Accordingly, separation of the growth substrate 110 from the buffer layer 120 is completed. Thereafter, when one surface of the n-type compound semiconductor layer 130 is exposed and the electrode pad 160 is formed on the exposed surface, the light emitting device shown in FIG. 6 is completed.

도 9 내지 도 11은 본 발명의 다른 실시예들에 따른 발광 소자를 설명하기 위한 도면이다.9 to 11 are views for explaining a light emitting device according to other embodiments of the present invention.

도 9를 참조하면, 지지 기판(190) 및 본딩 금속(180)의 형상외에는 도 6 내지 도 8에서 설명된 발광 소자와 동일하다. 즉, 본 발명의 다른 실시예에서는 지지 기판(190)은 중앙부(190d)가 가장자리(190c)에 비하여 오목한 형상을 가지고 있다. 이에 따라 지지 기판(190)은 가장 자리(190c)가 중앙부(190d)에 비하여 두꺼운 두께를 가지고 있다. 또한, 본딩 금속(180)은 이러한 지지 기판(190)의 형상에 대응하여 가장 자리가 중앙부에 비하여 오목한 형상을 가지고 있다. 이에 따라, 본딩 금속(180)은 중앙부가 가장 자리에 비하여 두꺼운 두께를 가지고 있다.9, the shape of the support substrate 190 and the bonding metal 180 is the same as the light emitting device described with reference to FIGS. 6 to 8. That is, in another embodiment of the present invention, the support substrate 190 has a shape in which the central portion 190d is concave than the edge 190c. Accordingly, the support substrate 190 has a thicker edge 190c than the central portion 190d. In addition, the bonding metal 180 has a shape in which the edge is concave compared to the center portion corresponding to the shape of the support substrate 190. Accordingly, the bonding metal 180 has a thicker thickness than the center portion of the bonding metal 180.

지지 기판(190)의 접합 공정시 발생될 수 있는 지지 기판(190) 및 반도체 적층 구조체에 가해지는 스트레스나 휨의 방향 및 크기를 고려하여 이에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시킬 수 있는 지지 기판(190) 및 본딩 금속(180)의 구조를 가지도록 한 것이다. 이에 따라, 지지 기판(190) 및 본딩 금속(180)을 형성함에 있어 각각 중앙부와 가장 자리의 두께를 서로 다르게 조절함으로써, 지지 기판(190)의 접합 공정시 발생될 수 있는 지지 기판(190) 및 반도체 적층 구조체에 가해지는 스트레스나 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시키는 것이다.Considering the direction and magnitude of stress or bending applied to the support substrate 190 and the semiconductor laminate which may be generated during the bonding process of the support substrate 190, a support capable of applying stress or elastic force to the opposite side thereof The substrate 190 and the bonding metal 180 have a structure. Accordingly, in forming the support substrate 190 and the bonding metal 180, the thicknesses of the center portion and the edges of the support substrate 190 are different from each other, so that the support substrate 190 and the support substrate 190 may be generated during the bonding process of the support substrate 190. The stress or elastic force is exerted in a direction that may be opposite to the direction and magnitude of stress or bending applied to the semiconductor laminate.

도 10을 참조하면, 지지 기판(190) 및 본딩 금속(180)의 형상외에는 도 9에서 설명된 발광 소자와 동일하다. 즉, 본 발명의 다른 실시예에서는 지지 기판(190)은 중앙부가 가장자리에 비하여 오목한 형상을 가지고 있다. 이에 따라 지지 기판(190)은 가장 자리가 중앙부에 비하여 두꺼운 두께를 가지고 있다. 또한, 본딩 금속(180)은 이러한 지지 기판(190)의 형상에 대응하여 가장 자리가 중앙부에 비하여 오목한 형상을 가지고 있다. 이에 따라, 본딩 금속(180)은 중앙부가 가장 자리에 비하여 두꺼운 두께를 가지고 있다. 다만, 도 9에서는 지지 기판의 중앙부(190d)와 가장 자리(190c)의 두께를 조절함에 있어서 불연속적인 변화를 가지도록 형성되어 있음에 비하여, 도 10에서는 지지 기판의 중앙부와 가장자리의 두께 변화에 있어 연속성을 가지고 형성되어 있다.Referring to FIG. 10, except for the shapes of the support substrate 190 and the bonding metal 180, the same as the light emitting device described with reference to FIG. 9. That is, in another embodiment of the present invention, the support substrate 190 has a concave shape at the center portion of the support substrate 190. Accordingly, the support substrate 190 has a thicker edge than the center portion. In addition, the bonding metal 180 has a shape in which the edge is concave compared to the center portion corresponding to the shape of the support substrate 190. Accordingly, the bonding metal 180 has a thicker thickness than the center portion of the bonding metal 180. In FIG. 9, the thickness of the central portion and the edge of the supporting substrate is changed in FIG. 10, while the thickness of the central portion 190d and the edge 190c of the supporting substrate is adjusted to have a discontinuous change. It is formed with continuity.

도 11을 참조하면, 지지 기판(190) 및 본딩 금속(180)의 형상외에는 도 8에서 설명된 발광 소자와 동일하다. 즉, 본 발명의 다른 실시예에서는 지지 기판(190)은 중앙부가 가장자리에 비하여 볼목한 형상을 가지고 있다. 이에 따라 지지 기판(190)은 중앙부가 가장 자리에 비하여 두꺼운 두께를 가지고 있다. 또한, 본딩 금속(180)은 이러한 지지 기판(190)의 형상에 대응하여 가장 자리가 중앙부에 비하여 볼록한 형상을 가지고 있다. 이에 따라, 본딩 금속(180)은 중앙부가 가장 자리에 비하여 얇은 두께를 가지고 있다. 다만, 도 8에서는 지지 기판의 중앙부와 가장 자리의 두께를 조절함에 있어서 불연속적인 변화를 가지도록 형성되어 있음에 비하여, 도 11에서는 지지 기판의 중앙부와 가장자리의 두께 변화에 있어 연속성을 가지고 형성되어 있다.Referring to FIG. 11, except for the shape of the support substrate 190 and the bonding metal 180, the same as the light emitting device described with reference to FIG. 8. That is, in another embodiment of the present invention, the support substrate 190 has a shape in which the center portion is convex than the edge. Accordingly, the support substrate 190 has a thicker thickness than the center portion of the support substrate 190. In addition, the bonding metal 180 has a shape in which the edge is convex as compared with the center portion corresponding to the shape of the support substrate 190. Accordingly, the bonding metal 180 has a thickness thinner than the center portion of the edge. However, in FIG. 8, the thickness of the center portion and the edge of the support substrate is discontinuous in controlling the thickness of the support substrate, whereas in FIG. 11, the thickness of the center portion and the edge of the support substrate is continuous. .

도 12는 본 발명의 또 다른 실시예에 따른 고효율 발광 소자를 설명하기 위한 도면이고, 도 13 내지 도 18은 그 제조 공정에 따른 공정 단면도이다. 여기에서는 수직형 발광소자중에서 질화물 반도체 소자를 제조 공정을 설명하도록 한다.다.12 is a view for explaining a high-efficiency light emitting device according to another embodiment of the present invention, Figure 13 to Figure 18 is a cross-sectional view according to the manufacturing process. Here, the manufacturing process of the nitride semiconductor device among the vertical light emitting devices will be described.

도 12를 참조하면, 본 발명의 일실시예에 따른 발광 소자는 지지기판(190), 본딩 금속(180), 보호 금속(170), 콘택 금속층(160), p형 화합물 반도체층(150), 활성층(140), n형 화합물 반도체층(130), n-전극(200)을 포함한다.Referring to FIG. 12, a light emitting device according to an embodiment of the present invention may include a support substrate 190, a bonding metal 180, a protection metal 170, a contact metal layer 160, a p-type compound semiconductor layer 150, The active layer 140, the n-type compound semiconductor layer 130, and the n-electrode 200 are included.

지지기판(190)은 화합물 반도체층들을 성장시키기 위한 성장기판과 구분되며, 이미 성장된 화합물 반도체층들에 부착된 2차 기판이다. 상기 지지기판(190)은 사파이어 기판일 수 있으나, 이에 한정되는 것은 아니며, 다른 종류의 절연 또는 도전 기판일 수 있다. 특히, 성장 기판으로 사파이어 기판을 사용하는 경우, 성장 기판과 동일한 열팽창계수를 갖기 때문에 지지기판을 본딩하고 성장기판을 제거할 때, 웨이퍼 휨을 방지할 수 있으며, 또한 반도체 적층 구조체를 견고하게 지지할 수 있다.The support substrate 190 is distinguished from a growth substrate for growing the compound semiconductor layers and is a secondary substrate attached to the compound semiconductor layers that have already been grown. The support substrate 190 may be a sapphire substrate, but is not limited thereto, and may be another kind of insulating or conductive substrate. In particular, when the sapphire substrate is used as the growth substrate, since it has the same coefficient of thermal expansion as the growth substrate, it is possible to prevent the warpage of the wafer when bonding the support substrate and removing the growth substrate, and also to firmly support the semiconductor laminate structure. have.

한편, 본딩 금속(180)은 반도체 적층 구조체와 지지기판(190)과 결합시킨다. 본딩 금속(180)은 예컨대 Au-Sn으로 공융 본딩을 이용하여 형성될 수 있다. 본딩 금속(180)과 반도체 적층 구조체 사이에는 보호 금속(170), 콘택 금속층(160)이 형성될 수 있다.Meanwhile, the bonding metal 180 is coupled to the semiconductor stack structure and the support substrate 190. The bonding metal 180 may be formed using eutectic bonding with Au-Sn, for example. A protective metal 170 and a contact metal layer 160 may be formed between the bonding metal 180 and the semiconductor stack structure.

반도체 적층 구조체는 지지기판(190) 상에 위치하며, p형 화합물 반도체층(150), 활성층(140) 및 n형 화합물 반도체층(130)을 포함한다. 여기서, 상기 반도체 적층 구조체는 일반적인 수직형 발광 다이오드와 유사하게 p형 화합물 반도체층(150)이 n형 화합물 반도체층(130)에 비해 지지기판(190) 측에 가깝게 위치한다. 본 발명의 일실시예에서는 반도체 적층 구조체가 지지기판(190)의 전체면에 위치하고 있으나, 본 발명은 이에 제한되지 않으며, 상기 반도체 적층 구조체는 지지기판(190)의 일부 영역 상에 위치할 수 있다. 즉, 지지기판(190)이 반도체 적층 구조체에 비해 상대적으로 넓은 면적을 가지며, 반도체 적층 구조체는 상기 지지기판(190)의 가장자리로 둘러싸인 영역 내에 위치할 수 있다.The semiconductor laminate structure is disposed on the support substrate 190 and includes a p-type compound semiconductor layer 150, an active layer 140, and an n-type compound semiconductor layer 130. In this semiconductor stack structure, the p-type compound semiconductor layer 150 is located closer to the support substrate 190 side than the n-type compound semiconductor layer 130 similarly to a general vertical light emitting diode. In an embodiment of the present invention, the semiconductor laminate structure is located on the entire surface of the support substrate 190, but the present invention is not limited thereto, and the semiconductor laminate structure may be located on a portion of the support substrate 190. . That is, the support substrate 190 may have a relatively larger area than the semiconductor laminate structure, and the semiconductor laminate structure may be located in an area surrounded by an edge of the support substrate 190.

n형 화합물 반도체층(130), 활성층(140) 및 p형 화합물 반도체층(150)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. n형 화합물 반도체층(130) 및 p형 화합물 반도체층(150)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, n형 화합물 반도체층(130) 및/또는 p형 화합물 반도체층(150)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(140)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 저항이 상대적으로 작은 n형 화합물 반도체층(130)이 지지기판(190)의 반대쪽에 위치함으로써 n형 화합물 반도체층(130)의 상부면에 거칠어진 면을 형성하는 것이 용이하며, 거칠어진 면은 활성층(140)에서 생성된 광의 추출 효율을 향상시킬 수 있다.The n-type compound semiconductor layer 130, the active layer 140, and the p-type compound semiconductor layer 150 may be formed of a III-N series compound semiconductor, such as (Al, Ga, In) N semiconductor. The n-type compound semiconductor layer 130 and the p-type compound semiconductor layer 150 may be a single layer or multiple layers, respectively. For example, the n-type compound semiconductor layer 130 and / or the p-type compound semiconductor layer 150 may include a contact layer and a cladding layer, and may also include a superlattice layer. In addition, the active layer 140 may have a single quantum well structure or a multiple quantum well structure. Since the n-type compound semiconductor layer 130 having a relatively small resistance is located on the opposite side of the support substrate 190, it is easy to form a rough surface on the top surface of the n-type compound semiconductor layer 130. Extraction efficiency of light generated in the active layer 140 may be improved.

노출된 n형 화합물 반도체층(130)은 건식 또는 PEC 에칭 기술을 사용하여 표면에 거칠어진 면(134)을 가지게 되어 광 추출 효율을 향상시키게 된다.The exposed n-type compound semiconductor layer 130 has a rough surface 134 on the surface by using a dry or PEC etching technique to improve the light extraction efficiency.

거칠어진 면(134)은 PEC 에칭에 의해 형성될 수 있다. 즉, n형 화합물 반도체층(130)의 표면에 건식 또는 PEC(photo electro chemical) 에칭 기술을 사용하여 거칠어진 면을 형성함으로써 광 추출 효율을 향상시킬 수 있다.The roughened surface 134 may be formed by PEC etching. That is, the light extraction efficiency may be improved by forming a rough surface on the surface of the n-type compound semiconductor layer 130 by using a dry or photo electrochemical (PEC) etching technique.

PEC 에칭은 발광 다이오드에 GaN의 에너지 밴드갭보다 에너지가 큰 자외선 영역의 광을 쏘여주면서 수용액 상태에서 수행될 수 있다. PEC 에칭은 예를 들어 KOH 용액을 전해액으로, Xe 램프를 광원으로 사용하여 PEC 에칭을 수행할 수 있다. 이때, KOH 용액에는 산화제와 Ga2O3 같은 중간체를 에칭하는 에천트가 포함될 수 있다. 한편, 광원으로는 Hg 램프가 사용될 수도 있다. 이에 따라, n형 화합물 반도체층(130)의 표면들이 에칭되어진다. n형 화합물 반도체층(130)의 표면들이 에칭되는 것은 반도체층의 결정성 방향과 관계가 있다. 즉, 반도체층의 표면에 PEC(photo electro chemical) 에칭을 수행하게 되면 반도체층 표면의 결정 방향 차이에 의해 콘이 형성된다. PEC etching may be performed in an aqueous solution state, while emitting light in the ultraviolet region, the energy of which is greater than the energy bandgap of GaN, to the light emitting diode. PEC etching can be performed, for example, using a KOH solution as the electrolyte and an Xe lamp as the light source. In this case, the KOH solution may include an etchant for etching an intermediate such as an oxidant and Ga 2 O 3 . On the other hand, Hg lamp may be used as the light source. Accordingly, the surfaces of the n-type compound semiconductor layer 130 are etched. The etching of the surfaces of the n-type compound semiconductor layer 130 is related to the crystallinity direction of the semiconductor layer. That is, when PEC (photo electrochemical) etching is performed on the surface of the semiconductor layer, cones are formed by the difference in crystal direction of the surface of the semiconductor layer.

결정성을 가지는 화합물 반도체층에 대하여 PEC(photo electro chemical) 에칭을 수행하게 되는 경우, 표면의 결정 방향에 따라 에칭의 진행 속도에 차이가 있다. 이에 따라, 표면에서 물질의 결정면을 따라 에칭이 진행되며 결과적으로 결정면이 드러나도록 에칭이 이루어진다.When the photoelectrochemical (PEC) etching is performed on the crystalline compound semiconductor layer, there is a difference in the progress of etching depending on the crystal direction of the surface. As a result, etching proceeds along the crystal plane of the material at the surface, and as a result, the etching is performed to reveal the crystal plane.

한편, 지지 기판(190)은 중앙부가 가장자리에 비하여 볼록한 형상을 가지고 있고 있다. 이에 따라 지지 기판(190)은 중앙부가 가장자리에 비하여 두꺼운 두께를 가지고 있다. 또한, 본딩 금속(180)은 이러한 지지 기판(190)의 형상에 대응하여 중앙부가 가장 자리에 비하여 오목한 형상을 가지고 있다. 이에 따라, 본딩 금속(180)은 가장 자리가 중앙부에 비하여 두꺼운 두께를 가지고 있다.On the other hand, the support substrate 190 has a convex shape at the center portion of the support substrate 190. Accordingly, the support substrate 190 has a thicker thickness than the center portion thereof. In addition, the bonding metal 180 has a concave shape at the center portion of the support substrate 190 compared to the edge thereof. Accordingly, the bonding metal 180 has a thicker edge than the center portion.

즉, 지지 기판(190) 및 본딩 금속(180)을 형성함에 있어 각각 중앙부와 가장 자리의 두께를 서로 다르게 하는 것은 지지 기판(190)의 접합 공정 이전 및 이후에 발생되는 열팽창 계수 차이로 인한 지지 기판(190) 및 반도체 적층 구조체의 스트레스나 휨 등의 현상을 방지하기 위한 것이다.That is, in forming the support substrate 190 and the bonding metal 180, different thicknesses of the center portion and the edge portion, respectively, may be caused by the difference in thermal expansion coefficients generated before and after the bonding process of the support substrate 190. It is for preventing a phenomenon such as stress or warping of the 190 and the semiconductor laminate.

지지 기판(190)의 접합 공정시 발생될 수 있는 지지 기판(190) 및 반도체 적층 구조체에 가해지는 스트레스나 휨의 방향 및 크기를 고려하여 이에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시킬 수 있는 지지 기판(190) 및 본딩 금속(180)의 구조를 가지도록 한 것이다. 이에 따라, 지지 기판(190) 및 본딩 금속(180)을 형성함에 있어 각각 중앙부와 가장 자리의 두께를 서로 다르게 조절함으로써, 지지 기판(190)의 접합 공정시 발생될 수 있는 지지 기판(190) 및 반도체 적층 구조체에 가해지는 스트레스나 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시키는 것이다.Considering the direction and magnitude of stress or bending applied to the support substrate 190 and the semiconductor laminate which may be generated during the bonding process of the support substrate 190, a support capable of applying stress or elastic force to the opposite side thereof The substrate 190 and the bonding metal 180 have a structure. Accordingly, in forming the support substrate 190 and the bonding metal 180, the thicknesses of the center portion and the edges of the support substrate 190 are different from each other, so that the support substrate 190 and the support substrate 190 may be generated during the bonding process of the support substrate 190. The stress or elastic force is exerted in a direction that may be opposite to the direction and magnitude of stress or bending applied to the semiconductor laminate.

도 14를 참조하면, 질화물 반도체층을 형성하기 위한 공정 챔버(미도시됨)내에 성장 기판(110)을 준비한다. 성장 기판(110)은 그 위에 형성될 질화물 반도체층과 유사한 격자상수를 갖는다. 성장 기판(110)은 예를 들면, 사파이어(Al2O3), 실리콘(Si), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 성장 기판(110) 상에 형성될 화합물 반도체층의 물질에 따라 선택될 수 있다. 질화갈륨계 반도체층을 형성할 경우, 상기 성장 기판(110)은 사파이어 또는 탄화실리콘(SiC) 기판이 주로 사용되고 있다.Referring to FIG. 14, a growth substrate 110 is prepared in a process chamber (not shown) for forming a nitride semiconductor layer. The growth substrate 110 has a lattice constant similar to that of the nitride semiconductor layer to be formed thereon. The growth substrate 110 is, for example, sapphire (Al 2 O 3 ), silicon (Si), spinel (spinel), silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP) ), Lithium-alumina (LiAl 2 O 3), boron nitride (BN), aluminum nitride (AlN) or gallium nitride (GaN) substrate, and may be selected according to the material of the compound semiconductor layer to be formed on the growth substrate 110. have. In the case of forming a gallium nitride-based semiconductor layer, the growth substrate 110 is mainly a sapphire or silicon carbide (SiC) substrate.

이어서, 상기 성장 기판(110) 상에 화합물 반도체층을 형성한다. 화합물 반도체층은 n형 화합물 반도체층(130), 활성층(140) 및 p형 화합물 반도체층(150)을 포함한다. 또한, n형 화합물 반도체층(130)을 형성하기 전, 성장 기판(110) 상에 버퍼층(120)이 형성될 수 있다.Subsequently, a compound semiconductor layer is formed on the growth substrate 110. The compound semiconductor layer includes an n-type compound semiconductor layer 130, an active layer 140, and a p-type compound semiconductor layer 150. In addition, before the n-type compound semiconductor layer 130 is formed, the buffer layer 120 may be formed on the growth substrate 110.

버퍼층(120)은 성장 기판(110)과 그 위에 형성될 화합물 반도체층의 격자부정합을 완화하기 위해 형성되며, 예컨대 질화갈륨(GaN) 또는 질화알루미늄(AlN)으로 형성될 수 있다. 상기 성장 기판(110)이 도전성 기판인 경우, 상기 버퍼층은 절연층 또는 반절연층으로 형성될 수 있으며, AlN 또는 반절연 GaN로 형성될 수 있다.The buffer layer 120 is formed to mitigate lattice mismatch between the growth substrate 110 and the compound semiconductor layer to be formed thereon, and may be formed of, for example, gallium nitride (GaN) or aluminum nitride (AlN). When the growth substrate 110 is a conductive substrate, the buffer layer may be formed of an insulating layer or a semi-insulating layer, and may be formed of AlN or semi-insulating GaN.

n형 화합물 반도체층(130), 활성층(140) 및 p형 화합물 반도체층(150)은 각각 질화갈륨 계열의 반도체 물질 즉, (B, Al, In, Ga)N로 형성될 수 있다. 상기 하부 및 상부 반도체층 및 활성층 금속유기화학기상증착(MOCVD), 분자선 성장(molecular beam epitaxy) 또는 수소화물 기상 성장(hydride vapor phase epitaxy; HVPE) 기술 등을 사용하여 단속적으로 또는 연속적으로 성장될 수 있다.The n-type compound semiconductor layer 130, the active layer 140, and the p-type compound semiconductor layer 150 may be formed of a gallium nitride-based semiconductor material, that is, (B, Al, In, Ga) N, respectively. The lower and upper semiconductor and active layers can be grown intermittently or continuously using metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy or hydride vapor phase epitaxy (HVPE) techniques. have.

여기서, n형 화합물 반도체층(130) 및 p형 화합물 반도체층(150)은 질화갈륨 계열의 화합물 반도체층에서, n형 화합불 반도체층(130)은 불순물로 예컨대 실리콘(Si)을 도핑하여 형성될 수 있으며, p형 화합물 반도체층(150)은 불순물로 예컨대 마그네슘(Mg)을 도핑하여 형성될 수 있다.Here, the n-type compound semiconductor layer 130 and the p-type compound semiconductor layer 150 are formed of a gallium nitride-based compound semiconductor layer, and the n-type improper semiconductor layer 130 is formed by doping with silicon (Si), for example, as an impurity. The p-type compound semiconductor layer 150 may be formed by doping magnesium (Mg) as an impurity, for example.

한편, n형 화합물 반도체층(130)을 형성할 때, n형 화합물 반도체층(130)의 내부 일층에 복수의 절연 패턴(131)을 형성한다. 절연 패턴(131)은 n형 화합물 반도체층(130)의 일부를 형성한 다음, 절연층을 형성하고, 포토레지스트층 및 패턴 마스크를 이용하여 절연층을 부분적으로 식각하여 형성할 수 있다. 절연 패턴(131)은 n형 화합물 반도체층(130)의 측면 성장을 유도하여 결정질을 향상시킬 수 도 있다. 아울러, n형 화합물 반도체층(130)내에 형성된 절연 패턴(131)은 이후에 n형 화합물 반도체층(130)의 표면이 노출될 때 노출된 표면에 균일한 요철 패턴을 형성하기 위해 사용될 수 있다.Meanwhile, when the n-type compound semiconductor layer 130 is formed, a plurality of insulating patterns 131 are formed on one inner layer of the n-type compound semiconductor layer 130. The insulating pattern 131 may be formed by forming a portion of the n-type compound semiconductor layer 130, forming an insulating layer, and partially etching the insulating layer using a photoresist layer and a pattern mask. The insulating pattern 131 may improve crystalline by inducing side growth of the n-type compound semiconductor layer 130. In addition, the insulating pattern 131 formed in the n-type compound semiconductor layer 130 may be used to form a uniform uneven pattern on the exposed surface after the surface of the n-type compound semiconductor layer 130 is exposed.

도 14를 참조하면, p형 화합물 반도체층(150)위에 콘택 금속층(160), 보호 금속(170), 본딩 금속(180)을 형성하고, 지지기판(190)을 접합시킨다.Referring to FIG. 14, the contact metal layer 160, the protection metal 170, and the bonding metal 180 are formed on the p-type compound semiconductor layer 150, and the support substrate 190 is bonded.

지지기판(190)은 Si, Ge, GaAs, Cu를 포함하는 금속 기판, Al을 포함하는 금속기판, Ni을 포함하는 금속기판 등이 사용될 수 있다. 그 외에도 지지기판(190)은 W, W 합금, Mo, Cu, Cu 합금 등과 같은 금속 기판을 이용할 수 있다. 그 이외에도 지지기판(190)은 사파이어(Al2O3), 실리콘(Si), 스피넬(spinel), 탄화실리콘(SiC), 산화아연(ZnO), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있다.The support substrate 190 may be a metal substrate including Si, Ge, GaAs, Cu, a metal substrate including Al, a metal substrate including Ni, or the like. In addition, the support substrate 190 may use a metal substrate such as W, W alloy, Mo, Cu, Cu alloy and the like. In addition, the support substrate 190 includes sapphire (Al 2 O 3 ), silicon (Si), spinel (spinel), silicon carbide (SiC), zinc oxide (ZnO), gallium arsenide (GaAs), gallium phosphorus (GaP), It may be a lithium-alumina (LiAl 2 O 3), boron nitride (BN), aluminum nitride (AlN) or gallium nitride (GaN) substrate.

이때, 지지 기판(190)은 중앙부가 가장자리에 비하여 볼록한 형상을 가지고 있고 있다. 이에 따라 지지 기판(190)은 중앙부가 가장자리에 비하여 두꺼운 두께를 가지고 있다. 또한, 본딩 금속(180)은 이러한 지지 기판(190)의 형상에 대응하여 중앙부가 가장 자리에 비하여 오목한 형상을 가지고 있다. 이에 따라, 본딩 금속(180)은 가장 자리가 중앙부에 비하여 두꺼운 두께를 가지고 있다.At this time, the support substrate 190 has a convex shape at the center portion of the support substrate 190. Accordingly, the support substrate 190 has a thicker thickness than the center portion thereof. In addition, the bonding metal 180 has a concave shape at the center portion of the support substrate 190 compared to the edge thereof. Accordingly, the bonding metal 180 has a thicker edge than the center portion.

이러한 지지 기판(190) 및 본딩 금속(180)의 구조에 의해 지지기판(190)의 접합에 따른 열처리시 또는 그 이후 공정에서 성장 기판(110), 반도체 적층 구조체, 지지기판(190) 사이의 열팽창계수 차이로 인한 공정간의 스트레스를 효과적으로 완화시킬 수 있어 화합물 반도체층의 손상 및 휨현상을 억제시킬 수 있다.Due to the structure of the support substrate 190 and the bonding metal 180, thermal expansion between the growth substrate 110, the semiconductor laminate structure, and the support substrate 190 during the heat treatment or the subsequent processes according to the bonding of the support substrate 190. It is possible to effectively alleviate the stress between processes due to the difference in coefficient can be suppressed damage and warpage of the compound semiconductor layer.

지지기판(190)을 접합하기 위하여는 고온의 분위기가 필요하며, 접합이 용이하게 이루어지게 하기 위하여 압력이 가해질 수 있다. 압력은 고온의 챔버 상부에 압력을 가하는 판의 이동을 통하여 접합공정 중에만 압력을 가하고 접합 이후에는 압력을 제거하는 공정일 수 있다.In order to bond the support substrate 190, a high temperature atmosphere is required, and pressure may be applied to facilitate the bonding. The pressure may be a process of applying pressure only during the bonding process and removing the pressure after the bonding through the movement of the plate applying pressure to the upper portion of the high temperature chamber.

또는 압력을 가하는 공정은 지지기판(190)과 성장 기판(110)을 양쪽에서 고정시켜 주는 홀더의 형태로 작용하여 고온 분위기의 챔버와 별도로 분리 가능하여 접합 후 상온에서도 압력을 유지시켜 줄 수 있는 형태의 공정일 수 있다.Alternatively, the process of applying pressure acts in the form of a holder for fixing the support substrate 190 and the growth substrate 110 on both sides, and can be separated from the chamber in a high temperature atmosphere to maintain pressure even at room temperature after bonding. It may be a process of.

도 15를 참조하면, 지지기판(190)이 형성된 후 LLO(Laser lift Off) 공정을 통해 성장 기판(110)이 제거된다. 지지기판(190)의 접합 후 성장 기판(110)을 제거하는 공정은 연마 공정 또는 레이저 리프트 오프 공정이 사용될 수 있으며, 열팽창 계수 차이에 의한 휨을 완화시키기 위하여 성장 기판(110)을 올려놓는 홀더에 휨이 완화될 수 있을 정도의 가열하는 공정을 더할 수 있으며, 또한 레이저 리프트 오프 공정에서는 성장 기판(110)이 분리되는 과정에서 발생하는 가스와 충격에 의한 지지기판(190)과 반도체 적층 구조체의 파손을 감소시키기 위하여 성장 기판(110)과 지지기판(190)을 고정시켜 주는 홀더를 장착한 상태로 공정을 진행할 수 있다. LLO(Laser lift Off) 공정은 성장 기판(110) 방향으로 레이저를 조사하여 성장 기판(110)을 분리하여 제거한다. 이때, 레이저는 성장 기판(110)의 에너지 밴드갭 보다 작은 에너지를 갖고, 버퍼층의 에너지 밴드갭보다 큰 에너지를 갖도록 선택된다. 성장 기판(110)쪽에서 레이저를 조사하면 성장 기판(110)이 투광성 성장 기판이므로, 성장 기판(110)과 버퍼층의 계면에서 흡수된 에너지에 의해 버퍼층(120)이 분해(decomposition)되어 성장 기판(110)이 분리된다. 분리된 버퍼층(120)의 하부면은 세정될 수 있다. 이에 따라, 버퍼층(120)로부터 성장 기판(110)의 분리가 완료된다. Referring to FIG. 15, after the support substrate 190 is formed, the growth substrate 110 is removed through a laser lift off (LLO) process. The process of removing the growth substrate 110 after bonding of the support substrate 190 may be a polishing process or a laser lift-off process, and bent to the holder on which the growth substrate 110 is placed in order to alleviate the warpage caused by the difference in thermal expansion coefficient. The heating process may be alleviated, and the laser lift-off process may damage the support substrate 190 and the semiconductor stacked structure due to the gas and the impact generated during the separation of the growth substrate 110. In order to reduce, the process may be performed in a state in which a holder for fixing the growth substrate 110 and the support substrate 190 is mounted. The laser lift off (LLO) process separates and removes the growth substrate 110 by irradiating a laser toward the growth substrate 110. In this case, the laser is selected to have an energy smaller than the energy band gap of the growth substrate 110 and to have an energy larger than the energy band gap of the buffer layer. When the laser is irradiated from the growth substrate 110, since the growth substrate 110 is a light-transmissive growth substrate, the buffer layer 120 is decomposed by energy absorbed at the interface between the growth substrate 110 and the buffer layer, and thus the growth substrate 110 is decomposed. ) Are separated. The lower surface of the separated buffer layer 120 may be cleaned. Accordingly, separation of the growth substrate 110 from the buffer layer 120 is completed.

도 16을 참조하면, n형 화합물 반도체층(130)의 일면을 노출시키기 위해 평탄화 공정이 수행된다. 이때, 평탄화 공정은 n형 화합물 반도체층(130)내에 형성되었던 절연 패턴(131)이 노출될 때까지 수행된다.Referring to FIG. 16, a planarization process is performed to expose one surface of the n-type compound semiconductor layer 130. In this case, the planarization process is performed until the insulating pattern 131 formed in the n-type compound semiconductor layer 130 is exposed.

도 17을 참조하면, 평탄화 공정을 통해 노출된 n형 화합물 반도체층(130)의 표면에서 절연 패턴(131)을 제거하는 공정이 수행된다. 절연 패턴(131)이 제거되면 n형 화합물 반도체층(130)은 바닥면(132)과 상부면(133)으로 이루어지는 요철 표면을 가지게 된다.Referring to FIG. 17, a process of removing the insulating pattern 131 from the surface of the n-type compound semiconductor layer 130 exposed through the planarization process is performed. When the insulating pattern 131 is removed, the n-type compound semiconductor layer 130 has a concave-convex surface consisting of a bottom surface 132 and an upper surface 133.

도 17을 참조하면, 표면에 요철 패턴(132, 133)을 가지는 n형 화합물 반도체층(130)의 상부에 PEC(photo electro chemical) 에칭을 수행한다. PEC 에칭은 요철 패턴(132, 133)을 가지는 n형 화합물 반도체층(130)의 표면에 GaN의 에너지 밴드갭보다 에너지가 큰 자외선 영역의 광을 쏘여주면서 수용액 상태에서 수행될 수 있다. PEC 에칭은 예를 들어 KOH 용액을 전해액으로, Xe 램프를 광원으로 사용하여 PEC 에칭을 수행할 수 있다. 이때, KOH 용액에는 산화제와 Ga2O3 같은 중간체를 에칭하는 에천트가 포함될 수 있다. 한편, 광원으로는 Hg 램프가 사용될 수도 있다. 이에 따라, n형 화합물 반도체층(130)의 표면들이 에칭되어진다. n형 화합물 반도체층(130)의 표면들이 에칭되는 것은 반도체층의 결정성 방향과 관계가 있다. 즉, 반도체층의 표면에 PEC 에칭을 수행하게 되면 반도체층 표면의 결정 방향 차이에 의해 콘(134)이 형성된다. 결정성을 가지는 화합물 반도체층에 대하여 PEC(photo electro chemical) 에칭을 수행하게 되는 경우, 표면의 결정 방향에 따라 에칭의 진행 속도에 차이가 있다. 이에 따라, 표면에서 물질의 결정면을 따라 에칭이 진행되며 결과적으로 결정면이 드러나도록 에칭이 이루어진다. 이와 같이, 노출된 n형 화합물 반도체층(130)은 요철 패턴(132, 133)위에 추가적인 콘(134)이 형성되어 거칠어진 면을 가지게 되어 광 추출 효율을 향상시키게 된다.Referring to FIG. 17, PEC (photo electrochemical) etching is performed on an n-type compound semiconductor layer 130 having uneven patterns 132 and 133 on a surface thereof. PEC etching may be performed in an aqueous solution state by emitting light in an ultraviolet region having energy greater than that of GaN to the surface of the n-type compound semiconductor layer 130 having the uneven patterns 132 and 133. PEC etching can be performed, for example, using a KOH solution as the electrolyte and an Xe lamp as the light source. In this case, the KOH solution may include an etchant for etching an intermediate such as an oxidant and Ga 2 O 3 . On the other hand, Hg lamp may be used as the light source. Accordingly, the surfaces of the n-type compound semiconductor layer 130 are etched. The etching of the surfaces of the n-type compound semiconductor layer 130 is related to the crystallinity direction of the semiconductor layer. That is, when PEC etching is performed on the surface of the semiconductor layer, the cone 134 is formed by the difference in the crystal direction of the surface of the semiconductor layer. When the photoelectrochemical (PEC) etching is performed on the crystalline compound semiconductor layer, there is a difference in the progress of etching depending on the crystal direction of the surface. As a result, etching proceeds along the crystal plane of the material at the surface, and as a result, the etching is performed to reveal the crystal plane. As such, the exposed n-type compound semiconductor layer 130 has an additional cone 134 formed on the uneven patterns 132 and 133 to have a rough surface, thereby improving light extraction efficiency.

요철 패턴(132, 133)위에 추가적인 콘(134)을 가지는 n형 화합물 반도체층(130)의 상부에 전극 패드(200)를 형성하면 도 12에 도시된 발광 소자가 완성된다.When the electrode pad 200 is formed on the n-type compound semiconductor layer 130 having additional cones 134 on the uneven patterns 132 and 133, the light emitting device illustrated in FIG. 12 is completed.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.The invention being thus described, it will be obvious that the same way may be varied in many ways. Such modifications are intended to be within the spirit and scope of the invention as defined by the appended claims.

110 : 성장 기판 120: 버퍼층
130 : n형 화합물 반도체층 131 : 절연 패턴
140 : 활성층 150 : p형 화합물 반도체층
160 : 콘택 금속층 170 : 보호 금속층
180 : 본딩 금속층 190 : 지지 기판
200: 전극110: growth substrate 120: buffer layer
130: n-type compound semiconductor layer 131: insulating pattern
140: active layer 150: p-type compound semiconductor layer
160: contact metal layer 170: protective metal layer
180: bonding metal layer 190: support substrate
200: electrode

Claims (14)

지지기판;
상기 지지기판 상에 위치하고, p형 화합물 반도체층, 활성층 및 n형 화합물 반도체층을 포함하는 반도체 적층 구조체; 및
상기 지지기판과 상기 반도체 적층 구조체 사이에 위치하여 상기 지지기판과 반도체 적층 구조체를 접합시키도록 형성된 본딩 금속층을 포함하되,
상기 지지 기판 및 상기 본딩 금속은 각각 중앙부와 가장 자리의 두께가 서로 다르게 형성된 것을 특징으로 하는 발광 소자.Support substrate;
A semiconductor laminate structure on the support substrate, the semiconductor laminate structure comprising a p-type compound semiconductor layer, an active layer, and an n-type compound semiconductor layer; And
A bonding metal layer disposed between the support substrate and the semiconductor laminate structure to bond the support substrate to the semiconductor laminate structure,
The support substrate and the bonding metal are light emitting elements, characterized in that the thickness of the center portion and the edge are respectively different. 청구항 1에 있어서,
상기 지지 기판 및 상기 본딩 금속은 상기 지지 기판의 접합 공정시 발생될 수 있는 상기 지지 기판 및 상기 반도체 적층 구조체에 가해지는 스트레스 또는 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시키기 위한 두께로 형성된 것을 특징으로 하는 발광 소자.The method according to claim 1,
The support substrate and the bonding metal may be used to exert a stress or elastic force in a direction opposite to the direction and magnitude of stress or bending applied to the support substrate and the semiconductor laminate structure, which may be generated during the bonding process of the support substrate. A light emitting device, characterized in that formed in thickness. 청구항 1에 있어서,
상기 지지 기판 및 상기 본딩 금속의 두께의 합은 전체 표면에서 동일하게 형성된 것을 특징으로 하는 발광 소자.The method according to claim 1,
The sum of the thicknesses of the support substrate and the bonding metal is equally formed on the entire surface. 청구항 1에 있어서,
상기 본딩 금속의 중앙부 및 가장자리에서의 두께 변화는 상기 지지 기판의 중앙부 및 가장 자리에서의 두께 변화와 서로 상반되되,
상기 본딩 금속의 중앙부 및 가장자리와 상기 지지 기판의 중앙부 및 가장 자리는 각각 고정된 두께를 가지며, 상기 두께 변화는 단차를 두고 형성된 불연속적인 두께 변화인 것을 특징으로 하는 발광 소자.The method according to claim 1,
The change in thickness at the center and the edge of the bonding metal is opposite to the change in the thickness at the center and edge of the support substrate,
A center portion and an edge of the bonding metal, and a center portion and an edge of the support substrate each have a fixed thickness, and the thickness change is a discrete thickness change formed with a step difference. 청구항 1에 있어서,
상기 본딩 금속은 중앙부의 두께가 가장 자리의 두께에 비하여 두꺼운 것을 특징으로 하는 발광 소자.The method according to claim 1,
The bonding metal is a light emitting device, characterized in that the thickness of the center portion is thicker than the thickness of the edge. 청구항 1에 있어서,
상기 본딩 금속은 가장자리의 두께가 중앙부의 두께에 비하여 두꺼운 것을 특징으로 하는 발광 소자.The method according to claim 1,
The bonding metal is light emitting device, characterized in that the thickness of the edge is thicker than the thickness of the center portion. 청구항 1에 있어서,
상기 n형 화합물 반도체층은 요철 패턴이 형성되어 노출된 표면을 가지며,
상기 요철 패턴에는 복수의 콘이 형성된 것을 특징으로 하는 발광 소자.The method according to claim 1,
The n-type compound semiconductor layer has an exposed surface formed with an uneven pattern,
A light emitting device, characterized in that a plurality of cones are formed in the uneven pattern. 청구항 7에 있어서,
상기 콘은 PEC 에칭에 의해 형성된 형상을 가지는 것을 특징으로 하는 발광 소자.The method of claim 7,
Wherein the cone has a shape formed by PEC etching. 내부의 일층에 복수의 절연 패턴을 포함하는 n형 화합물 반도체층을 성장 기판위에 형성하는 단계;
상기 n형 화합물 반도체층위에 활성층, p형 화합물 반도체층을 포함하는 반도체 적층 구조체를 형성하는 단계;
상기 적층 구조체상에 본딩 금속층 및 지지기판을 형성하는 단계;
상기 성장 기판을 분리시키고 상기 n형 화합물 반도체층을 에칭하여 상기 절연 패턴을 노출시키는 단계;
상기 노출된 절연 패턴을 제거하여 상기 n형 화합물 반도체층의 표면에 요철 패턴을 형성하는 단계;
PEC 에칭을 통해 상기 요철 패턴 위에 복수의 콘을 형성하는 단계를 포함하되,
상기 성장 기판은 상기 반도체 적층 구조체를 성장시키기 위한 기판이고,
상기 지지 기판 및 상기 본딩 금속은 각각 중앙부와 가장 자리의 두께가 서로 다르게 형성된 것을 특징으로 하는 발광 소자 제조 방법.Forming an n-type compound semiconductor layer including a plurality of insulating patterns on a growth substrate on a growth substrate;
Forming a semiconductor laminate structure including an active layer and a p-type compound semiconductor layer on the n-type compound semiconductor layer;
Forming a bonding metal layer and a support substrate on the laminate structure;
Separating the growth substrate and etching the n-type compound semiconductor layer to expose the insulating pattern;
Removing the exposed insulating pattern to form an uneven pattern on a surface of the n-type compound semiconductor layer;
Forming a plurality of cones on the concave-convex pattern through PEC etching,
The growth substrate is a substrate for growing the semiconductor laminate structure,
The support substrate and the bonding metal is a light emitting device manufacturing method, characterized in that the thickness of the center portion and the edge are respectively different. 청구항 9에 있어서,
상기 지지 기판 및 상기 본딩 금속은 상기 지지 기판의 접합 공정시 발생될 수 있는 상기 지지 기판 및 상기 반도체 적층 구조체에 가해지는 스트레스 또는 휨의 방향 및 크기에 상반될 수 있는 쪽으로 응력 또는 탄성력을 작용시키기 위한 두께로 형성된 것을 특징으로 하는 발광 소자 제조 방법.The method according to claim 9,
The support substrate and the bonding metal may be used to exert a stress or elastic force in a direction opposite to the direction and magnitude of stress or bending applied to the support substrate and the semiconductor laminate structure, which may be generated during the bonding process of the support substrate. A light emitting device manufacturing method, characterized in that formed in thickness. 청구항 9에 있어서,
상기 지지 기판 및 상기 본딩 금속의 두께의 합은 전체 표면에서 동일하게 형성된 것을 특징으로 하는 발광 소자 제조 방법.The method according to claim 9,
The sum of the thicknesses of the support substrate and the bonding metal is equally formed on the entire surface. 청구항 9에 있어서,
상기 본딩 금속의 중앙부 및 가장자리에서의 두께 변화는 상기 지지 기판의 중앙부 및 가장 자리에서의 두께 변화와 서로 상반되되,
상기 본딩 금속의 중앙부 및 가장자리와 상기 지지 기판의 중앙부 및 가장 자리는 각각 고정된 두께를 가지며, 상기 두께 변화는 단차를 두고 형성된 불연속적인 두께 변화인 것을 특징으로 하는 발광 소자 제조 방법.The method according to claim 9,
The change in thickness at the center and the edge of the bonding metal is opposite to the change in the thickness at the center and edge of the support substrate,
A center portion and an edge of the bonding metal, and a center portion and an edge of the support substrate each have a fixed thickness, and the thickness change is a discontinuous thickness change formed with a step difference. 청구항 1에 있어서,
상기 본딩 금속의 두께는 상기 본딩 금속의 중앙부로부터 가장자리까지 연속적으로 변화하며, 상기 지지 기판의 두께는 상기 본딩 금속의 두께 변화와 상반되도록 상기 지지 기판의 중앙부로부터 가장 자리까지 연속적으로 변화하는 것을 특징으로 하는 발광 소자.The method according to claim 1,
The thickness of the bonding metal is continuously changed from the center portion of the bonding metal to the edge, and the thickness of the supporting substrate is continuously changed from the center portion of the supporting substrate to the edge so as to be opposite to the thickness change of the bonding metal. Light emitting device. 청구항 9에 있어서,
상기 본딩 금속의 두께는 상기 본딩 금속의 중앙부로부터 가장자리까지 연속적으로 변화하며, 상기 지지 기판의 두께는 상기 본딩 금속의 두께 변화와 상반되도록 상기 지지 기판의 중앙부로부터 가장 자리까지 연속적으로 변화하는 것을 특징으로 하는 발광 소자 제조 방법.The method according to claim 9,
The thickness of the bonding metal is continuously changed from the center portion of the bonding metal to the edge, and the thickness of the supporting substrate is continuously changed from the center portion of the supporting substrate to the edge so as to be opposite to the thickness change of the bonding metal. A light emitting device manufacturing method.
KR1020100094297A 2010-09-29 2010-09-29 High efficiency light emitting device and method for fabricating the same KR101165256B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100094297A KR101165256B1 (en) 2010-09-29 2010-09-29 High efficiency light emitting device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100094297A KR101165256B1 (en) 2010-09-29 2010-09-29 High efficiency light emitting device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20120032778A KR20120032778A (en) 2012-04-06
KR101165256B1 true KR101165256B1 (en) 2012-07-19

Family

ID=46135711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100094297A KR101165256B1 (en) 2010-09-29 2010-09-29 High efficiency light emitting device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101165256B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651054B1 (en) * 2016-02-22 2024-03-26 삼성디스플레이 주식회사 Transfering device, Method using the same and Display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347493A (en) 2004-06-02 2005-12-15 Sanken Electric Co Ltd Semiconductor light emitting element
JP2007258337A (en) 2006-03-22 2007-10-04 Rohm Co Ltd Semiconductor light-emitting element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347493A (en) 2004-06-02 2005-12-15 Sanken Electric Co Ltd Semiconductor light emitting element
JP2007258337A (en) 2006-03-22 2007-10-04 Rohm Co Ltd Semiconductor light-emitting element

Also Published As

Publication number Publication date
KR20120032778A (en) 2012-04-06

Similar Documents

Publication Publication Date Title
US8829554B2 (en) Light emitting element and a production method therefor
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US8952401B2 (en) Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer
TWI434433B (en) Method for fabricating light-emitting diode
WO2007055202A1 (en) Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element
JP2012500479A (en) Method for manufacturing a semiconductor light-emitting device with double-sided passivation
KR20090100230A (en) Epitaxial semiconductor thin-film transfer using sandwich-structured wafer bonding and photon-beam
KR101507129B1 (en) Light emitting diode and method for fabricating the same
TW201312792A (en) Light emitting diode structure and method for manufacturing the same
KR101040012B1 (en) Semiconductor device fabrication method
KR101072200B1 (en) Light emitting device and method for fabricating the same
KR101205527B1 (en) Light emitting diode and method for fabricating the same
KR101165256B1 (en) High efficiency light emitting device and method for fabricating the same
KR101171359B1 (en) Method for fabricating vertical light emitting device
KR101220407B1 (en) Semiconductor light emitting device
KR100999695B1 (en) Semiconductor light emitting device and fabrication method thereof
JP2011049466A (en) Method of manufacturing nitride-based semiconductor device, and nitride-based semiconductor device
KR101381985B1 (en) Method for fabricating a vertical light emitting device
KR101679397B1 (en) Method for fabricating vertical light emitting device
KR100730755B1 (en) Method for fabricating a vertical light emitting device and vertical light emitting device thereby
KR20120079730A (en) Light emitting device and method for manufacturing the same
KR20110030820A (en) Method for fabricating vertical light emitting device
KR101381989B1 (en) Light emitting diode and method for fabricating the same
KR20130092829A (en) Fabrication method of nitride semiconductor light emitting device
KR20120131292A (en) Method for fabricating a light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7