JP2007258337A

JP2007258337A - Semiconductor light-emitting element

Info

Publication number: JP2007258337A
Application number: JP2006078623A
Authority: JP
Inventors: Mitsuhiko Sakai; 光彦酒井
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-03-22
Filing date: 2006-03-22
Publication date: 2007-10-04
Anticipated expiration: 2026-03-22
Also published as: JP4969120B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element which is excellent in heat radiation and can be properly manufactured. <P>SOLUTION: The semiconductor light-emitting element A is provided with a supporting substrate 1; a p-GaN layer 2 supported on the supporting substrate 1; an n-GaN layer 4 arranged on a position more spaced for the supporting substrate 1 than the p-GaN layer 2; an active layer 3 arranged between the p-GaN layer 2 and the n-GaN layer 4. In the element A, the supporting substrate 1 has a thickness of t<SB>1</SB>of 200 μm-1,000 μm. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体層を有する半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device having a semiconductor layer.

従来の半導体発光素子の製造方法の一つとして、サファイア基板に半導体層を成膜した後に、上記半導体層のうち上記サファイア基板とは反対側部分に支持基板を接合し、レーザ光による加熱を利用して上記サファイア基板を剥離するという手法が用いられている（たとえば特許文献１参照。）。図７は、このような製造方法によって製造された半導体発光素子の一例を示している。同図に示された半導体発光素子Ｘは、ｐ側電極９１ａが形成された支持基板９１上に、半導体層としてのｐ−ＧａＮ層９２、活性層９３、およびｎ−ＧａＮ層９４が積層された構造とされている。ｎ−ＧａＮ層９４の上面にはｎ側電極９４ａが形成されている。ｐ−ＧａＮ層９２からの正孔とｎ−ＧａＮ層９４からの電子が活性層９３において再結合することにより、半導体発光素子Ｘの発光がなされる。 As one of the conventional methods for manufacturing a semiconductor light emitting device, after a semiconductor layer is formed on a sapphire substrate, a support substrate is bonded to a portion of the semiconductor layer opposite to the sapphire substrate, and heating by laser light is used. And the method of peeling the said sapphire substrate is used (for example, refer patent document 1). FIG. 7 shows an example of a semiconductor light emitting device manufactured by such a manufacturing method. In the semiconductor light emitting device X shown in the figure, a p-GaN layer 92, an active layer 93, and an n-GaN layer 94 as semiconductor layers are stacked on a support substrate 91 on which a p-side electrode 91a is formed. It is structured. An n-side electrode 94 a is formed on the upper surface of the n-GaN layer 94. The holes from the p-GaN layer 92 and the electrons from the n-GaN layer 94 are recombined in the active layer 93, whereby the semiconductor light emitting device X emits light.

しかしながら、半導体発光素子Ｘを製造する際には、主に支持基板９１の厚さに起因すると考えられる不具合が発生することが、発明者の研究によって明らかになってきた。まず、支持基板９１の厚さが薄すぎると、半導体発光素子Ｘの製造中に支持基板９１が割れてしまうことがある。これは、半導体発光素子Ｘの歩留まりを下げる要因となる。また、半導体発光素子Ｘを複数個取りすることが可能であるサイズの支持基板９１を用いて半導体発光素子Ｘを製造する場合、支持基板９１はダイシングテープに貼付された状態でダイシングされる。この際、支持基板９１が厚すぎると、上記ダイシングテープから支持基板９１が剥がれてしまうことがある。これらに加えて、支持基板９１は、半導体発光素子Ｘが使用されたときに発する熱を適切に放散させる機能を発揮することも望まれる。従来の半導体発光素子Ｘにおいては、支持基板９１の厚さを設定する際に、これらの問題点はほとんど考慮されていなかった。 However, when the semiconductor light emitting device X is manufactured, it has been clarified by the inventor's research that a defect considered to be mainly caused by the thickness of the support substrate 91 occurs. First, if the thickness of the support substrate 91 is too thin, the support substrate 91 may be broken during the manufacture of the semiconductor light emitting device X. This becomes a factor of reducing the yield of the semiconductor light emitting device X. Further, when the semiconductor light emitting device X is manufactured using the support substrate 91 having a size capable of taking a plurality of semiconductor light emitting devices X, the support substrate 91 is diced in a state of being attached to a dicing tape. At this time, if the support substrate 91 is too thick, the support substrate 91 may be peeled off from the dicing tape. In addition to these, the support substrate 91 is also desired to exhibit a function of appropriately dissipating heat generated when the semiconductor light emitting element X is used. In the conventional semiconductor light emitting device X, these problems are hardly taken into account when setting the thickness of the support substrate 91.

特開２００３−１６８８２０号公報JP 2003-168820 A

本発明は、上記した事情のもとで考え出されたものであって、放熱性に優れているとともに適切に製造することが可能である半導体発光素子を提供することをその課題とする。 The present invention has been conceived under the circumstances described above, and an object of the present invention is to provide a semiconductor light emitting device that is excellent in heat dissipation and can be appropriately manufactured.

本発明によって提供される半導体発光素子は、基板と、上記基板に支持されたｐ型半導体層と、上記基板に対して上記ｐ型半導体層よりも離間した位置に配置されたｎ型半導体層と、上記ｐ型半導体層と上記ｎ型半導体層との間に配置された活性層と、を備える半導体発光素子であって、上記基板は、その厚さが２００μｍ以上、１０００μｍ以下であることを特徴としている。 A semiconductor light emitting device provided by the present invention includes a substrate, a p-type semiconductor layer supported by the substrate, an n-type semiconductor layer disposed at a position spaced from the p-type semiconductor layer with respect to the substrate, A semiconductor light emitting device comprising an active layer disposed between the p-type semiconductor layer and the n-type semiconductor layer, wherein the substrate has a thickness of 200 μm or more and 1000 μm or less. It is said.

このような構成によれば、上記基板の厚さを２００μｍ以上とすることにより、上記半導体発光素子の製造工程において上記基板が不意に割れてしまうことを防止することができる。また、上記基板の厚さを１０００μｍ以下とすることにより、上記半導体発光素子を複数個取りできるサイズの上記基板にダイシングテープを貼付した状態で、上記基板にダイシングを施す際に、上記基板が上記ダイシングテープから剥がれてしまうことを回避することができる。以上より、上記半導体発光素子の製造工程における歩留まりを向上させつつ、上記半導体発光素子をスムーズに製造することができる。 According to such a structure, it can prevent that the said board | substrate breaks unexpectedly in the manufacturing process of the said semiconductor light-emitting device by making the thickness of the said board into 200 micrometers or more. Further, when the substrate is diced in a state where a dicing tape is attached to the substrate having a size capable of taking a plurality of the semiconductor light emitting elements by setting the thickness of the substrate to 1000 μm or less, the substrate is It is possible to avoid peeling from the dicing tape. As described above, the semiconductor light emitting device can be manufactured smoothly while improving the yield in the manufacturing process of the semiconductor light emitting device.

本発明の好ましい実施の形態においては、上記基板は、ＣｕまたはＡｌＮからなる。このような構成によれば、上記半導体発光素子が使用されるときに発生する熱を上記基板を介して適切に放散することが可能である。したがって、上記半導体発光素子が過度に高温となることを防止することができる。 In a preferred embodiment of the present invention, the substrate is made of Cu or AlN. According to such a configuration, heat generated when the semiconductor light emitting element is used can be appropriately dissipated through the substrate. Therefore, it can prevent that the said semiconductor light-emitting device becomes high temperature too much.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.

図１は、本発明に係る半導体発光素子の一実施形態を示している。本実施形態の半導体発光素子Ａは、支持基板１、ｐ側電極２１、反射層２２、マスク層２３、ＺｎＯ電極２４、ｐ−ＧａＮ層２、活性層３、ｎ−ＧａＮ層４、およびｎ側電極４１を備えており、たとえば青色光または緑色光などを発光可能に構成されている。 FIG. 1 shows an embodiment of a semiconductor light emitting device according to the present invention. The semiconductor light emitting device A of this embodiment includes a support substrate 1, a p-side electrode 21, a reflective layer 22, a mask layer 23, a ZnO electrode 24, a p-GaN layer 2, an active layer 3, an n-GaN layer 4, and an n side. An electrode 41 is provided, and is configured to emit blue light or green light, for example.

支持基板１は、ｐ側電極２１、反射層２２、マスク層２３、ＺｎＯ電極２４、ｐ−ＧａＮ層２、活性層３、ｎ−ＧａＮ層４、およびｎ側電極４１を支持している。支持基板１は、たとえばＣｕまたはＡｌＮなどの熱伝導率が高い材質によって形成されている。支持基板１の厚さｔ₁は、２００〜１０００μｍとされている。 The support substrate 1 supports the p-side electrode 21, the reflective layer 22, the mask layer 23, the ZnO electrode 24, the p-GaN layer 2, the active layer 3, the n-GaN layer 4, and the n-side electrode 41. The support substrate 1 is made of a material having high thermal conductivity such as Cu or AlN. The thickness t ₁ of the support substrate 1 has a 200 to 1,000.

ｐ側電極２１は、支持基板１の図中上面の全面にわたって形成されている。ｐ側電極２１は、たとえばＡｕ−ＳｎまたはＡｕからなる。 The p-side electrode 21 is formed over the entire upper surface of the support substrate 1 in the figure. The p-side electrode 21 is made of, for example, Au—Sn or Au.

反射層２２は、図中上方から順にたとえばＡｌ、Ｔｉ、Ｐｔ、Ａｕが積層された構造とされている。比較的反射率が高いＡｌからなる層を有することにより、反射層２２は、活性層３から発せられた光を図中上方に向けて反射可能とされている。また、反射層２２は、ｐ側電極２１とＺｎＯ電極２４とを導通させている。上記Ａｌに代えてＡｇを用いてもよい。 The reflective layer 22 has a structure in which, for example, Al, Ti, Pt, and Au are stacked in order from the top in the figure. By having a layer made of Al having a relatively high reflectance, the reflection layer 22 can reflect light emitted from the active layer 3 upward in the figure. Further, the reflective layer 22 makes the p-side electrode 21 and the ZnO electrode 24 conductive. Ag may be used instead of Al.

マスク層２３は、後述する半導体発光素子Ａの製造工程において、ＺｎＯ電極２４、ｐ−ＧａＮ層２、活性層３、およびｎ−ＧａＮ層４をエッチングする際にエッチングマスクとして用いられるものである。マスク層２３は、たとえばＳｉＯ₂などの誘電体からなる。マスク層２３には、スルーホール２３ａが形成されている。スルーホール２３ａは、反射層２２とＺｎＯ電極２４とを接触させることにより互いに導通させるためのものである。 The mask layer 23 is used as an etching mask when the ZnO electrode 24, the p-GaN layer 2, the active layer 3, and the n-GaN layer 4 are etched in the manufacturing process of the semiconductor light emitting device A described later. The mask layer 23 is made of a dielectric material such as SiO ₂ . A through hole 23 a is formed in the mask layer 23. The through hole 23a is for bringing the reflective layer 22 and the ZnO electrode 24 into contact with each other by bringing them into contact with each other.

ＺｎＯ電極２４は、透明導電酸化物のひとつであるＺｎＯからなり、活性層３からの光を透過させつつ、ｐ−ＧａＮ層２と反射層２２とを導通させている。ＺｎＯ電極２４は、その抵抗率が約２×１０^-4Ωｃｍと比較的低抵抗とされており、その厚さが１０００〜２００００Å程度とされている。 The ZnO electrode 24 is made of ZnO which is one of transparent conductive oxides, and allows the p-GaN layer 2 and the reflective layer 22 to conduct while transmitting light from the active layer 3. The ZnO electrode 24 has a relatively low resistivity of about 2 × 10 ⁻⁴ Ωcm and a thickness of about 1000 to 20000 mm.

ｐ−ＧａＮ層２は、ｐ型のドーパントであるＭｇがドープされたＧａＮからなる層であり、本発明で言うｐ型半導体層の一例である。ｐ−ＧａＮ層２と活性層３との間には、アンドープのＧａＮ層（図示略）または１％程度のＩｎを含むＩｎＧａＮ層（図示略）が形成されている。 The p-GaN layer 2 is a layer made of GaN doped with Mg, which is a p-type dopant, and is an example of a p-type semiconductor layer referred to in the present invention. An undoped GaN layer (not shown) or an InGaN layer (not shown) containing about 1% In is formed between the p-GaN layer 2 and the active layer 3.

活性層３は、ＩｎＧａＮを含むＭＱＷ構造とされた層であり、電子と正孔とが再結合することにより発せられる光を増幅させるための層である。活性層３は、複数のＩｎＧａＮ層が積層された構造とされている。これらのＩｎＧａＮ層は、その組成がＩｎ_XＧａ_1-XＮ（０≦Ｘ≦０．３）であるものとＩｎ_YＧａ_1-YＮ（０≦Ｙ≦０．１、かつＹ≦Ｘ）であるものとの２種類とされている。Ｉｎ_XＧａ_1-XＮからなる層が井戸層であり、Ｉｎ_YＧａ_1-YＮからなる層がバリア層である。これらの井戸層とバリア層とは、交互に積層されている。活性層３とｎ−ＧａＮ層４との間には、ＳｉがドープされたＩｎＧａＮとＧａＮとからなる超格子層（図示略）が形成されている。 The active layer 3 is a layer having an MQW structure containing InGaN, and is a layer for amplifying light emitted by recombination of electrons and holes. The active layer 3 has a structure in which a plurality of InGaN layers are stacked. These InGaN layers have a composition of In _X Ga _{1 -X} N (0 ≦ X ≦ 0.3) and In _Y Ga _{1 -Y} N (0 ≦ Y ≦ 0.1 and Y ≦ X). There are two types. Layer made of In _{_X} Ga _{_1-X} N is a well layer, a layer composed of In _{_Y} Ga _{_1-Y} N is a barrier layer. These well layers and barrier layers are alternately stacked. A superlattice layer (not shown) made of Si-doped InGaN and GaN is formed between the active layer 3 and the n-GaN layer 4.

ｎ−ＧａＮ層４は、ｎ型のドーパントであるＳｉがドープされたＧａＮからなる層であり、本発明で言うｎ型半導体層の一例である。ｎ−ＧａＮ層４の図中上面には、複数の凸部４ａが形成されている。凸部４ａは、コーン状とされている。本実施形態においては、凸部４ａの底部の幅Ｗｃは、活性層３から発せられる光のピーク波長をλ、ｎ−ＧａＮ層４の屈折率をｎとした場合に、幅Ｗｃの平均値Ｗｃ’がＷｃ’＝λ／ｎの関係を満たすものとされている。たとえば、活性層３からの光のピーク波長λが４６０ｎｍ、ｎ−ＧａＮ層４の屈折率ｎが約２．５である場合、Ｗｃ’は約１８４ｎｍ以上となる。また、本実施形態においては、凸部４ａの高さは、２μｍ程度とされている。ｎ−ＧａＮ層４には、ｎ側電極４１が形成されている。ｎ側電極４１は、たとえばｎ−ＧａＮ層４側から順にＡｌ、Ｔｉ、ＡｕまたはＡｌ、Ｍｏ、Ａｕが積層された構造となっている。 The n-GaN layer 4 is a layer made of GaN doped with Si, which is an n-type dopant, and is an example of an n-type semiconductor layer referred to in the present invention. A plurality of convex portions 4 a are formed on the upper surface of the n-GaN layer 4 in the drawing. The convex portion 4a has a cone shape. In the present embodiment, the width Wc of the bottom of the convex portion 4a is the average value Wc of the width Wc when the peak wavelength of light emitted from the active layer 3 is λ and the refractive index of the n-GaN layer 4 is n. 'Satisfies the relationship of Wc' = λ / n. For example, when the peak wavelength λ of light from the active layer 3 is 460 nm and the refractive index n of the n-GaN layer 4 is about 2.5, Wc ′ is about 184 nm or more. Moreover, in this embodiment, the height of the convex part 4a is about 2 micrometers. An n-side electrode 41 is formed on the n-GaN layer 4. The n-side electrode 41 has a structure in which, for example, Al, Ti, Au or Al, Mo, Au are stacked in order from the n-GaN layer 4 side.

本実施形態においては、ｎ−ＧａＮ層４の厚さｔ₂は、数式１によって決定されている。数式１の右辺第１項は、円筒座標系における電気抵抗とｐｎ接合された半導体の順方向電流電圧特性との関係からｎ側電極４１を中心としたｎ−ＧａＮ層４における電流の広がりを考慮した場合の厚さｔ２を規定する項であり、右辺第２項に置かれたｘは、上述した凸部４ａの高さに相当する補正項である。 In the present embodiment, the thickness t ₂ of the n-GaN layer 4 is determined by Equation 1. The first term on the right side of Equation 1 considers the spread of current in the n-GaN layer 4 centering on the n-side electrode 41 from the relationship between the electrical resistance in the cylindrical coordinate system and the forward current voltage characteristics of the pn junction semiconductor. Is a term that defines the thickness t2, and x placed in the second term on the right side is a correction term corresponding to the height of the convex portion 4a.

ただし、０．１μｍ≦ｘ≦３．０μｍ
Ｌ：半導体発光素子Ａの代表長さ
Ｗ：ｎ側電極４１の代表長さ
Ｔ：絶対温度
ｊ₀：ｎ側電極４１とｎ−ＧａＮ層４との接触部分における電流密度
ｅ：素電荷
γ：ダイオードの理想係数
κ_B：ボルツマン定数
ρ：ｎ−ＧａＮ層４の比抵抗

However, 0.1 μm ≦ x ≦ 3.0 μm
L: representative length of the semiconductor light emitting device A W: representative length of the n-side electrode 41 T: absolute temperature j ₀ : current density at the contact portion between the n-side electrode 41 and the n-GaN layer 4 e: elementary charge γ: Ideal coefficient κ _{B of} diode: Boltzmann constant ρ: Specific resistance of n-GaN layer 4

本実施形態においては、円形状とされたｎ側電極４１の直径Ｗが１００μｍ程度、矩形状とされたｎ−ＧａＮ層４の一辺の長さＬが２５０μｍ程度であることにより、ｎ−ＧａＮ層４の厚さｔが１．１μｍ程度とされている。なお、ｎ側電極４１および半導体発光素子Ａの代表長さとは、これらが円形状である場合にはその直径を指し、これらが矩形状である場合には、その一辺の長さを指す。 In the present embodiment, the diameter W of the circular n-side electrode 41 is about 100 μm, and the length L of one side of the rectangular n-GaN layer 4 is about 250 μm. 4 has a thickness t of about 1.1 μm. The representative lengths of the n-side electrode 41 and the semiconductor light emitting element A indicate the diameter when they are circular, and the length of one side when they are rectangular.

次に、半導体発光素子Ａの製造方法について、図２〜図６を参照しつつ、以下に説明する。 Next, a method for manufacturing the semiconductor light emitting device A will be described below with reference to FIGS.

まず、サファイア基板５０をＭＯＣＶＤ法用の成長室内に載置する。この成長室内にＨ₂ガスを供給しながら、この成長室内の温度を約１，０５０℃とすることにより、サファイア基板５０を洗浄する。 First, the sapphire substrate 50 is placed in a growth chamber for MOCVD. While supplying H ₂ gas into the growth chamber, the temperature in the growth chamber is set to about 1,050 ° C., thereby cleaning the sapphire substrate 50.

次に、図２に示すように、ＭＯＣＶＤ法を用いて、上記成長室内の温度である成膜温度を約６００℃とした状態で、サファイア基板５０上にＧａＮバッファ層（図示略）を形成し、この後に成膜温度を約１０００℃とした状態でＳｉをドーパントとするｎ−ＧａＮ層４、ＳｉをドーパントとするＩｎＧａＮ−ＧａＮの超格子層（図示略）、ＭＱＷ活性層３、およびアンドープのＧａＮ層または約１％のＩｎを含むＩｎＧａＮ層（図示略）を順次積層する。次いで、成長温度を若干上昇させた状態で、Ｍｇをドーパントとするｐ−ＧａＮ層２を形成する。ｐ−ＧａＮ層２には、Ｍｇを活性化させるためのアニールを施す。そして、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法を用いて、ＺｎＯ電極２４を形成する。この後に、ＳｉＯ₂からなるマスク層２３を形成する。 Next, as shown in FIG. 2, a GaN buffer layer (not shown) is formed on the sapphire substrate 50 using the MOCVD method in a state where the film formation temperature, which is the temperature in the growth chamber, is about 600 ° C. After this, the n-GaN layer 4 using Si as a dopant in a state where the film forming temperature is about 1000 ° C., an InGaN-GaN superlattice layer (not shown) using Si as a dopant, an MQW active layer 3, and an undoped layer A GaN layer or an InGaN layer (not shown) containing about 1% In is sequentially stacked. Next, the p-GaN layer 2 using Mg as a dopant is formed with the growth temperature slightly raised. The p-GaN layer 2 is annealed to activate Mg. Then, the ZnO electrode 24 is formed using MBE (Molecular Beam Epitaxy) method. Thereafter, a mask layer 23 made of SiO ₂ is formed.

次に、図３に示すように、フォトリソグラフィー技術によりレジスト膜５１を形成する。この後に、レジスト膜５１をマスクとして、エッチングによりマスク層２３にパターニングを施す。そして、レジスト膜５１を除去する。マスク層２３を用いたＩＣＰ（誘導結合型プラズマ）エッチングによりＺｎＯ電極２４からｎ−ＧａＮ層４までをメサエッチングする。 Next, as shown in FIG. 3, a resist film 51 is formed by a photolithography technique. Thereafter, the mask layer 23 is patterned by etching using the resist film 51 as a mask. Then, the resist film 51 is removed. Mesa etching is performed from the ZnO electrode 24 to the n-GaN layer 4 by ICP (inductively coupled plasma) etching using the mask layer 23.

次に、図４に示すように、ＣＦ₄ガスを用いたドライエッチングにより、マスク層２３に対してパターニングを施す。これにより、反射層２２とＺｎＯ電極２４とを接触させるためのスルーホール２３ａをマスク層２３に形成する。この際、ＺｎＯ電極２４はエッチングストッパーとして機能する。スルーホール２３ａを形成した後は、レジスト膜５２を形成する。また、ＡｌあるいはＡｇを蒸着させ、さらにＴｉ、Ｐｔ、Ａｕを順次積層することにより金属層２２Ａを形成する。そして、レジスト膜５２と金属層２２Ａの一部とを除去することにより、反射層２２を形成する。 Next, as shown in FIG. 4, the mask layer 23 is patterned by dry etching using CF ₄ gas. As a result, a through hole 23 a for contacting the reflective layer 22 and the ZnO electrode 24 is formed in the mask layer 23. At this time, the ZnO electrode 24 functions as an etching stopper. After the through hole 23a is formed, a resist film 52 is formed. Also, Al or Ag is vapor-deposited, and Ti, Pt, and Au are sequentially laminated to form the metal layer 22A. Then, the reflective layer 22 is formed by removing the resist film 52 and a part of the metal layer 22A.

次に、図５に示すように、厚さｔ₁が２００〜１０００μｍである支持基板１を用意し、この支持基板１上にＡｕ−ＳｎまたはＡｕからなるｐ側電極２１を形成する。このｐ側電極２１と反射層２２とを熱圧着によって接合する。この後に、約２４８ｎｍで発振するＫｒＦレーザをサファイア基板５０を透してｎ−ＧａＮ層４に向けて照射する。これにより、サファイア基板５０とｎ−ＧａＮ層４との界面（上述したＧａＮバッファ層（図示略））が急激に昇温される。そして、この界面付近のｎ−ＧａＮ層４と上記ＧａＮバッファ層とが溶解することとなり、サファイア基板５０を剥離することができる。この工程は、一般にＬＬＯ（Laser Lift Off）工程と呼ばれる。 Next, as shown in FIG. 5, a support substrate 1 having a thickness t ₁ of 200 to 1000 μm is prepared, and a p-side electrode 21 made of Au—Sn or Au is formed on the support substrate 1. The p-side electrode 21 and the reflective layer 22 are joined by thermocompression bonding. Thereafter, a KrF laser oscillating at about 248 nm is irradiated through the sapphire substrate 50 toward the n-GaN layer 4. Thereby, the interface between the sapphire substrate 50 and the n-GaN layer 4 (the GaN buffer layer (not shown) described above) is rapidly heated. Then, the n-GaN layer 4 near the interface and the GaN buffer layer are dissolved, and the sapphire substrate 50 can be peeled off. This process is generally called an LLO (Laser Lift Off) process.

次に、ｎ−ＧａＮ層４上にＡｌ、Ｔｉ、ＡｕまたはＡｌ、Ｍｏ、Ａｕからなる金属層（図示略）を形成する。この金属層に対してパターニングを施すことにより、図６に示すようにｎ側電極４１を形成する。サファイア基板５０が剥離された後のｎ−ＧａＮ層４の表面は、Ｇａ極性面ではなく、エッチングによって異方性が発生しやすいＮ極性面となっている。この状態で、ｎ−ＧａＮ層４を約６２℃の約４ｍｏｌ／ｌのＫＯＨ溶液に浸漬させながら、約３．５Ｗ／ｃｍ²の紫外線（ＵＶ）光を約１０分間照射する。これにより、ｎ−ＧａＮ層４の表面に、底面の幅Ｗｃの平均値Ｗｃ’が上述した関係を満たす複数の凸部４ａを形成することができる。また、この結果、ｎ−ＧａＮ層４の厚さｔ₂を、数式１の関係を満たすものとすることができる。 Next, a metal layer (not shown) made of Al, Ti, Au or Al, Mo, Au is formed on the n-GaN layer 4. By patterning this metal layer, an n-side electrode 41 is formed as shown in FIG. The surface of the n-GaN layer 4 after the sapphire substrate 50 is peeled is not a Ga polar face but an N polar face where anisotropy is likely to occur by etching. In this state, while immersing the n-GaN layer 4 in a KOH solution of about 4 mol / l at about 62 ° C., ultraviolet (UV) light of about 3.5 W / cm ² is irradiated for about 10 minutes. Thereby, a plurality of convex portions 4a satisfying the above-described relationship can be formed on the surface of the n-GaN layer 4 with the average value Wc ′ of the width Wc of the bottom surface. As a result, the thickness t ₂ of the n-GaN layer 4 can satisfy the relationship of Equation 1.

次に、半導体発光素子Ａの作用について説明する。 Next, the operation of the semiconductor light emitting element A will be described.

支持基板１の厚さｔ₁を２００μｍ以上とすることにより、半導体発光素子Ａの製造工程において支持基板１が不意に割れてしまうことを防止することが可能である。これにより、半導体発光素子Ａの歩留まりを向上させることができる。また、半導体発光素子Ａの製造工程においては、複数個取りが可能であるサイズの支持基板１にダイシングテープを貼付した状態で、支持基板１にダイシングが施される。支持基板１の厚さｔ₁を１０００μｍ以下とすることにより、上記ダイシングにおいて支持基板１を適度に撓ませることが可能であり、支持基板１が上記ダイシングテープから剥がれてしまうことを防止することができる。以上より、本実施形態の半導体発光素子Ａによれば、製造工程における歩留まりを向上させつつ、スムーズに製造することができる。 By setting the thickness t ₁ of the support substrate 1 and the above 200 [mu] m, it is possible to prevent the cracked suddenly support substrate 1 in the manufacturing process of the semiconductor light emitting element A. Thereby, the yield of the semiconductor light emitting element A can be improved. Further, in the manufacturing process of the semiconductor light emitting device A, dicing is performed on the support substrate 1 in a state where a dicing tape is attached to the support substrate 1 having a size that can be obtained in plural. By setting the thickness t ₁ of the support substrate 1 and 1000μm or less, it is possible to bend the supporting substrate 1 to moderately in the dicing, that the support substrate 1 is prevented from being peeled off from the dicing tape it can. As described above, according to the semiconductor light emitting device A of the present embodiment, it can be manufactured smoothly while improving the yield in the manufacturing process.

また、支持基板１は、ＣｕまたはＡｌＮによって形成されていることにより、比較的熱伝導率が高いものとされている。これにより、支持基板１は、半導体発光素子Ａが通電されることにより発生する熱を外部へと放散する機能を発揮する。したがって、半導体発光素子Ａが使用される際にその温度が過度に上昇することを回避することができる。 Further, the support substrate 1 is made of Cu or AlN, so that it has a relatively high thermal conductivity. Thereby, the support substrate 1 exhibits the function to dissipate the heat generated when the semiconductor light emitting element A is energized to the outside. Therefore, when the semiconductor light emitting element A is used, it can be avoided that the temperature rises excessively.

ｎ−ＧａＮ層４の厚さｔ₂が数式１の関係を満たすものとされていることにより、ｎ側電極４１からの電流がｎ−ＧａＮ層４をその厚さ方向に通過する前に、この電流をｎ−ＧａＮ層４の面内方向に十分に広げることが可能である。これにより、ｎ−ＧａＮ層４、活性層３、およびｐ−ＧａＮ層２それぞれの全域に電流を流すことができる。したがって、活性層３の全体を利用して合理的に発光させることが可能であり、半導体発光素子Ａの光量増加を図ることができる。 Since the thickness t ₂ of the n-GaN layer 4 satisfies the relationship of Equation 1, before the current from the n-side electrode 41 passes through the n-GaN layer 4 in the thickness direction, It is possible to sufficiently spread the current in the in-plane direction of the n-GaN layer 4. As a result, current can flow through each of the n-GaN layer 4, the active layer 3, and the p-GaN layer 2. Therefore, it is possible to emit light reasonably using the entire active layer 3, and the amount of light of the semiconductor light emitting element A can be increased.

さらに、ｎ−ＧａＮ層４に複数の凸部４ａを設けることにより、活性層３からの光がｎ−ＧａＮ層４の表面によって全反射されることを抑制することができる。これにより、ｎ−ＧａＮ層４からの出射光量を増大させることが可能であり、半導体発光素子Ａの高輝度化を図ることができる。 Furthermore, by providing the n-GaN layer 4 with a plurality of convex portions 4 a, it is possible to prevent light from the active layer 3 from being totally reflected by the surface of the n-GaN layer 4. As a result, the amount of light emitted from the n-GaN layer 4 can be increased, and the brightness of the semiconductor light emitting element A can be increased.

本発明に係る半導体発光素子は、上述した実施形態に限定されるものではない。本発明に係る半導体発光素子の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor light emitting device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the semiconductor light emitting device according to the present invention can be varied in design in various ways.

本発明で言うｎ型半導体層およびｐ型半導体層は、ｎ−ＧａＮ層およびｐ−ＧａＮ層に限定されず、活性層に電子および正孔を注入可能な半導体層であればよい。また、本発明で言う活性層は、ＭＱＷ構造に限定されない。本発明に係る半導体発光素子は、青色および緑色光のほかに白色光など、様々な波長の光を発する構成とすることができる。 The n-type semiconductor layer and the p-type semiconductor layer referred to in the present invention are not limited to the n-GaN layer and the p-GaN layer, and may be any semiconductor layer that can inject electrons and holes into the active layer. The active layer referred to in the present invention is not limited to the MQW structure. The semiconductor light emitting device according to the present invention can be configured to emit light of various wavelengths such as white light in addition to blue and green light.

本発明に係る半導体発光素子の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the semiconductor light-emitting device based on this invention. 図１に示す半導体発光素子の製造工程において、サファイア基板に半導体層を積層する工程を示す断面図である。FIG. 2 is a cross-sectional view showing a step of stacking a semiconductor layer on a sapphire substrate in the manufacturing process of the semiconductor light emitting device shown in FIG. 図１に示す半導体発光素子の製造工程において、半導体層のエッチング工程を示す断面図である。FIG. 4 is a cross-sectional view showing a semiconductor layer etching step in the manufacturing process of the semiconductor light emitting device shown in FIG. 1. 図１に示す半導体発光素子の製造工程において、反射層を形成する工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step of forming a reflective layer in the manufacturing process of the semiconductor light emitting device shown in FIG. 1. 図１に示す半導体発光素子の製造工程において、サファイア基板を剥離する工程を示す断面図である。It is sectional drawing which shows the process of peeling a sapphire substrate in the manufacturing process of the semiconductor light-emitting device shown in FIG. 図１に示す半導体発光素子の製造工程において、複数の凸部を形成する工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of forming a plurality of convex portions in the manufacturing process of the semiconductor light emitting element shown in FIG. 1. 従来の半導体発光素子の一例を示す断面図である。It is sectional drawing which shows an example of the conventional semiconductor light-emitting device.

Explanation of symbols

Ａ半導体発光素子
ｔ₁ 支持基板の厚さ
１支持基板（基板）
２ｐ−ＧａＮ層（ｐ型半導体層）
３活性層
４ｎ−ＧａＮ層（ｎ型半導体層）
２１ｐ側電極
４１ｎ側電極
２２反射層
２３マスク層
２４ＺｎＯ電極
５０サファイア基板 A Semiconductor light emitting element t ₁ Support substrate thickness 1 Support substrate (substrate)
2 p-GaN layer (p-type semiconductor layer)
3 Active layer 4 n-GaN layer (n-type semiconductor layer)
21 p-side electrode 41 n-side electrode 22 reflective layer 23 mask layer 24 ZnO electrode 50 sapphire substrate

Claims

A substrate,
A p-type semiconductor layer supported by the substrate;
An n-type semiconductor layer disposed at a position away from the p-type semiconductor layer with respect to the substrate;
A semiconductor light emitting device comprising an active layer disposed between the p-type semiconductor layer and the n-type semiconductor layer,
The semiconductor light emitting element, wherein the substrate has a thickness of 200 μm or more and 1000 μm or less.

The semiconductor light emitting element according to claim 1, wherein the substrate is made of Cu or AlN.