JP4852322B2 - Nitride semiconductor light emitting device and manufacturing method thereof - Google Patents

Nitride semiconductor light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP4852322B2
JP4852322B2 JP2006058542A JP2006058542A JP4852322B2 JP 4852322 B2 JP4852322 B2 JP 4852322B2 JP 2006058542 A JP2006058542 A JP 2006058542A JP 2006058542 A JP2006058542 A JP 2006058542A JP 4852322 B2 JP4852322 B2 JP 4852322B2
Authority
JP
Japan
Prior art keywords
zno
type
emitting device
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006058542A
Other languages
Japanese (ja)
Other versions
JP2007242645A (en
Inventor
健 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006058542A priority Critical patent/JP4852322B2/en
Publication of JP2007242645A publication Critical patent/JP2007242645A/en
Application granted granted Critical
Publication of JP4852322B2 publication Critical patent/JP4852322B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、光の取り出し効率を高めた窒化物半導体発光素子とその製造方法に関する。   The present invention relates to a nitride semiconductor light emitting device with improved light extraction efficiency and a method for manufacturing the same.

一般にLEDを構成する化合物半導体は屈折率が高く、屈折率の数値としては2以上あるのが普通である。このためLEDチップ内で生成された光が、大気中に放射される際に、LEDを構成する化合物半導体と大気との界面で全反射を起こし、LEDチップ自身に閉じ込められてしまうという現象が発生する。この全反射を起こす臨界角は、化合物半導体と大気との屈折率差が大きい程、小さくなるので、全反射でLEDチップ自身に閉じ込めらる光は多くなり、光の取り出し効率が一層低下する。このため光を取り出す効率を上げるための様々な手法が提案されている。   In general, a compound semiconductor constituting an LED has a high refractive index, and the numerical value of the refractive index is usually 2 or more. For this reason, when the light generated in the LED chip is emitted into the atmosphere, a phenomenon occurs in which total reflection occurs at the interface between the compound semiconductor constituting the LED and the atmosphere, and the LED chip itself is trapped. To do. The critical angle at which total reflection occurs is smaller as the refractive index difference between the compound semiconductor and the atmosphere is larger. Therefore, more light is trapped in the LED chip itself due to total reflection, and the light extraction efficiency is further reduced. For this reason, various methods for increasing the efficiency of extracting light have been proposed.

LEDとして窒化物半導体発光素子が良く用いられるが、窒化物半導体発光素子のp側のコンタクト層は、GaNを含んだp型のGaN系半導体層で構成されている。p型GaN系半導体層の比抵抗は通常数Ωcmと非常に高いので、p型層で層方向(横方向)の十分な電流広がりを得ることができない。電流広がりを大きくするためには膜厚を厚く取ればよいが、比抵抗が数Ωcmのオーダーであると、チップの標準的な大きさは横方向が数100μm程度になるので、これに対応する膜厚は数mmのオーダーが必要となり、全く現実的でない。そこで、通常、p型GaN系コンタクト層全体をほぼ覆うようなp電極を形成するようにして、横方向全体に電流が流れるようにしている。ただし、このままではp電極が光を吸収してしまうので、数10Å程度の非常に薄い金属電極(半透明電極)を使用する。   A nitride semiconductor light emitting device is often used as an LED. The p-side contact layer of the nitride semiconductor light emitting device is composed of a p-type GaN-based semiconductor layer containing GaN. Since the specific resistance of the p-type GaN-based semiconductor layer is usually as high as several Ωcm, a sufficient current spread in the layer direction (lateral direction) cannot be obtained with the p-type layer. In order to increase the current spread, it is sufficient to increase the film thickness. However, if the specific resistance is on the order of several Ωcm, the standard size of the chip is about several hundreds μm in the lateral direction. The film thickness needs to be on the order of several mm, which is not realistic at all. Therefore, normally, a p-electrode that substantially covers the entire p-type GaN-based contact layer is formed so that current flows in the entire lateral direction. However, since the p electrode absorbs light in this state, a very thin metal electrode (semi-transparent electrode) of about several tens of millimeters is used.

しかし、非常に薄い半透明電極であっても、金属で構成されているので、吸収は避けられず、通常30〜40%におよぶ吸収が発生する。これを解決するためにZnOやITOと言った透明電極を用いることが提案されている。これらの透明電極は、ほぼ100%の透過率を有する材料が用いられているので、光取り出し効率を上げることができる。   However, even a very thin translucent electrode is made of metal, so absorption is unavoidable, and usually 30 to 40% of absorption occurs. In order to solve this, it has been proposed to use a transparent electrode such as ZnO or ITO. Since these transparent electrodes are made of a material having a transmittance of almost 100%, the light extraction efficiency can be increased.

透明電極を用いた従来の窒化物半導体発光素子の構造として、例えば、図14に示すようなものがある(例えば、特許文献1参照)。導電性の基板51上にn型窒化物半導体層52、活性層53、p型窒化物半導体層54、ZnO膜55が順に形成されており、図示はしていないが、基板51の下側にはn電極が全面に形成され、ZnO膜55上の一部にp電極が設けられている。この窒化物半導体発光素子では、ZnO膜55の上方から光を取り出すようにしている。
特許第3720341号公報
As a structure of a conventional nitride semiconductor light emitting device using a transparent electrode, for example, there is a structure as shown in FIG. 14 (see, for example, Patent Document 1). An n-type nitride semiconductor layer 52, an active layer 53, a p-type nitride semiconductor layer 54, and a ZnO film 55 are formed in this order on a conductive substrate 51. The n electrode is formed on the entire surface, and the p electrode is provided on a part of the ZnO film 55. In this nitride semiconductor light emitting device, light is extracted from above the ZnO film 55.
Japanese Patent No. 3720341

上記従来の窒化物半導体発光素子は、ZnO膜55の上面からの出射光だけでなく、チップ側面からの出射光も有効に活用して光取り出し効率を向上させている。図14に示すように、活性層53で生成された光のうち、チップ側面に進んだ光は、実線Tのように、そのまま大気中に出射される。   The conventional nitride semiconductor light emitting device described above improves the light extraction efficiency by effectively utilizing not only the emitted light from the upper surface of the ZnO film 55 but also the emitted light from the side surface of the chip. As shown in FIG. 14, among the light generated in the active layer 53, the light traveling to the side surface of the chip is emitted as it is into the atmosphere as indicated by the solid line T.

しかし、前述したように、発光素子を構成する化合物半導体は屈折率が高く、チップ上面だけでなく、チップ側面においても化合物半導体と大気との界面では、全反射が発生する。全反射は、光が屈折率の大きな媒質から屈折率の小さな媒質に向かう場合に境界面で発生するもので、境界面に入射する光の入射角が臨界角以上になると発生する。   However, as described above, the compound semiconductor constituting the light emitting element has a high refractive index, and total reflection occurs at the interface between the compound semiconductor and the atmosphere not only on the top surface of the chip but also on the side surface of the chip. Total reflection occurs at the boundary surface when light travels from a medium with a high refractive index to a medium with a low refractive index, and occurs when the incident angle of light incident on the boundary surface exceeds a critical angle.

全反射が発生しない臨界角以内で境界面に入射する光の範囲を示したのが光取出コーン40であり、光取出コーン40の範囲内にはいった光は実線Tの矢印のように大気中に進んで取り出されるが、光取出コーン40の範囲内に入らない光は、実線Rのように、半導体層と大気との界面で全反射を起こし、取り出せない光となる。   The light extraction cone 40 shows a range of light incident on the boundary surface within a critical angle where total reflection does not occur. Light entering the range of the light extraction cone 40 is in the atmosphere as indicated by the solid line T arrow. However, the light that does not enter the range of the light extraction cone 40 causes total reflection at the interface between the semiconductor layer and the atmosphere, as indicated by the solid line R, and cannot be extracted.

ここで、光取出コーン40内に入る光を最大限に活用して光の取り出し量を上げようとすると、p側側面が問題となる。すなわち、p側に形成されたZnO膜55の膜厚だけでは不足するので、例えば、図14の破線で示されたZnO膜56のように、ZnO膜55をさらに成長させて、光取出コーン40が完全に含まれる程度、厚くすると効果的な光取り出しができる。発光素子の横方向の大きさAが100〜1000μmであれば、光取出コーン40の半径は45〜450μm必要となる。   Here, when trying to increase the amount of light extraction by making maximum use of the light entering the light extraction cone 40, the p-side surface becomes a problem. That is, since the thickness of the ZnO film 55 formed on the p side is insufficient, the ZnO film 55 is further grown, for example, like the ZnO film 56 shown by the broken line in FIG. If it is thick enough to completely contain the light, effective light extraction can be performed. If the lateral size A of the light emitting element is 100 to 1000 μm, the radius of the light extraction cone 40 needs to be 45 to 450 μm.

したがって、発光素子の横方向の大きさAが小さい場合であっても、ZnO膜の膜厚を数10μmというオーダーにすることが必要になり、この膜厚を実現できれば、厚み方向(チップ側面)からの光取り出しが増え、光取り出し効率は向上する。しかし、ZnO膜は、薄膜形成法を使って形成される為、数10μmというオーダーの膜厚を形成するためには、長い時間が必要であった。   Therefore, even when the lateral size A of the light emitting element is small, the thickness of the ZnO film needs to be on the order of several tens of μm. If this thickness can be realized, the thickness direction (chip side surface) The light extraction from the light increases, and the light extraction efficiency is improved. However, since the ZnO film is formed by using a thin film forming method, it takes a long time to form a film thickness on the order of several tens of μm.

また、特許文献1に示すように、特にp側に形成されるZnO膜は、比抵抗を下げるために、不純物をドーピングしており、このドーピングを制御した状態で、上記のように数10μmというオーダーの膜厚を成長させるのには、時間が非常にかかりすぎるため、チップ生産の歩留りが悪くなり、問題となっていた。   Further, as shown in Patent Document 1, the ZnO film formed on the p side in particular is doped with impurities in order to lower the specific resistance, and in the state where this doping is controlled, it is several tens of μm as described above. It takes too much time to grow the film thickness of the order, which has been a problem because the yield of chip production has deteriorated.

本発明は、上述した課題を解決するために創案されたものであり、チップの積層方向からの光取り出し量だけでなく、チップ側面からの光取り出し量も大きくするとともに、チップ作製に時間がかからない窒化物半導体発光素子及びその製造方法を提供することを目的としている。   The present invention was devised to solve the above-described problems, and not only the amount of light extracted from the stacking direction of the chips but also the amount of light extracted from the side surfaces of the chip is increased, and the chip fabrication does not take time. An object of the present invention is to provide a nitride semiconductor light emitting device and a method for manufacturing the same.

上記目的を達成するために、請求項1記載の発明は、少なくともn型GaN系半導体層、活性層、p型GaN系半導体層を順に備えた窒化物半導体発光素子において、前記p型GaN系半導体層の成長面側には、ZnO又はZnO化合物からなるn型ZnO膜が形成され、該n型ZnO膜の成長面側にはZnO基板が配置されており、前記ZnO基板の表面は(000−1)面で構成され、かつ凹凸が形成されていることを特徴とする窒化物半導体発光素子である。 In order to achieve the above object, the invention according to claim 1 is a nitride semiconductor light emitting device comprising at least an n-type GaN-based semiconductor layer, an active layer, and a p-type GaN-based semiconductor layer in this order. An n-type ZnO film made of ZnO or a ZnO compound is formed on the growth surface side of the layer, a ZnO substrate is disposed on the growth surface side of the n-type ZnO film, and the surface of the ZnO substrate is (000− 1) A nitride semiconductor light emitting device comprising a surface and having irregularities formed thereon .

また、請求項2記載の発明は、前記n型ZnO膜はキャリア濃度1×1020cm−3以上となるように不純物がドープされたことを特徴とする請求項1記載の窒化物半導体発光素子である。 The invention according to claim 2 is characterized in that the n-type ZnO film is doped with impurities so as to have a carrier concentration of 1 × 10 20 cm −3 or more. It is.

また、請求項3記載の発明は、前記ZnO基板の厚さは45μm以上であることを特徴とする請求項1又は請求項2のいずれか1項に記載の窒化物半導体発光素子である。   The invention according to claim 3 is the nitride semiconductor light emitting element according to claim 1, wherein the thickness of the ZnO substrate is 45 μm or more.

また、請求項4記載の発明は、前記ZnO基板の表面の凹凸は、錐体形状であることを特徴とする請求項1〜請求項3のいずれか1項に記載の窒化物半導体発光素子であるThe invention according to claim 4 is the nitride semiconductor light emitting device according to any one of claims 1 to 3 , wherein the unevenness of the surface of the ZnO substrate is a cone shape. There is .

また、請求項5記載の発明は、活性層を挟むようにしてn型GaN系半導体層とp型GaN系半導体層が形成された窒化物半導体発光素子の製造方法において、前記p型GaN系半導体層の成長面側にZnO又はZnO化合物からなるn型ZnO膜を形成した後、前記n型ZnO膜と接触する側に(0001)面を有するZnO基板を、前記n型ZnO膜表面に貼り付け、その後粗面加工により前記ZnO基板の表面に凹凸を形成することを特徴とする窒化物半導体発光素子の製造方法である。 According to a fifth aspect of the present invention, in the method for manufacturing a nitride semiconductor light emitting device in which an n-type GaN-based semiconductor layer and a p-type GaN-based semiconductor layer are formed with an active layer interposed therebetween, the p-type GaN-based semiconductor layer includes: After forming an n-type ZnO film made of ZnO or a ZnO compound on the growth surface side, a ZnO substrate having a (0001) plane on the side in contact with the n-type ZnO film is attached to the surface of the n-type ZnO film, and thereafter An unevenness is formed on the surface of the ZnO substrate by roughening the surface of the nitride semiconductor light emitting device.

また、請求項6記載の発明は、活性層を挟むようにしてn型GaN系半導体層とp型GaN系半導体層が形成された窒化物半導体発光素子の製造方法において、前記p型GaN系半導体層表面と接触する側に(0001)面を有するとともにZnO又はZnO化合物からなるn型ZnO膜が形成されたZnO基板を、前記p型GaN系半導体層表面に貼り付け、その後粗面加工により前記ZnO基板の表面に凹凸を形成することを特徴とする窒化物半導体発光素子の製造方法である。 According to a sixth aspect of the present invention, in the method for manufacturing a nitride semiconductor light emitting device in which an n-type GaN-based semiconductor layer and a p-type GaN-based semiconductor layer are formed so as to sandwich an active layer, the surface of the p-type GaN-based semiconductor layer A ZnO substrate having a (0001) plane on the side in contact with the surface and having an n-type ZnO film made of ZnO or a ZnO compound formed thereon is attached to the surface of the p-type GaN-based semiconductor layer, and then roughened by roughening the ZnO substrate. A method of manufacturing a nitride semiconductor light emitting device, wherein irregularities are formed on the surface of the nitride semiconductor light emitting device.

また、請求項7記載の発明は、活性層を挟むようにしてn型GaN系半導体層とp型GaN系半導体層が形成された窒化物半導体発光素子の製造方法において、
前記p型GaN系半導体層の成長面側にZnO又はZnO化合物からなる第1のn型ZnO膜を形成した後、前記第1のn型ZnO膜と接触する側に(0001)面を有するとともにZnO又はZnO化合物からなる第2のn型ZnO膜が形成されたZnO基板を前記第1のn型ZnO膜表面に貼り付け、その後粗面加工により前記ZnO基板の表面に凹凸を形成することを特徴とする窒化物半導体発光素子の製造方法である。
The invention according to claim 7 is a method of manufacturing a nitride semiconductor light emitting device in which an n-type GaN-based semiconductor layer and a p-type GaN-based semiconductor layer are formed so as to sandwich an active layer.
After forming a first n-type ZnO film made of ZnO or a ZnO compound on the growth surface side of the p-type GaN-based semiconductor layer, the p-type GaN-based semiconductor layer has a (0001) plane on the side in contact with the first n-type ZnO film. A ZnO substrate on which a second n-type ZnO film made of ZnO or a ZnO compound is formed is attached to the surface of the first n-type ZnO film, and then unevenness is formed on the surface of the ZnO substrate by roughening. It is a manufacturing method of the nitride semiconductor light emitting device characterized.

また、請求項8記載の発明は、前記ZnO基板又はn型ZnO膜が形成されたZnO基板の貼り付けは、酸素を含まない雰囲気中での加熱により行われることを特徴とする請求項5〜請求項7のいずれか1項に記載の窒化物半導体発光素子の製造方法である。 The invention according to claim 8 is characterized in that the bonding of the ZnO substrate or the ZnO substrate on which the n-type ZnO film is formed is performed by heating in an atmosphere not containing oxygen. It is a manufacturing method of the nitride semiconductor light emitting element of any one of Claim 7.

また、請求項9記載の発明は、前記粗面加工は、酸によるウエットエッチングで行われることを特徴とする請求項5〜請求項7のいずれか1項に記載の窒化物半導体発光素子の製造方法である。 The invention according to claim 9 is characterized in that the rough surface processing is performed by wet etching with an acid, and manufacturing a nitride semiconductor light emitting element according to any one of claims 5 to 7 Is the method.

本発明によれば、n型ZnO膜の上にZnO基板を配置するようにしているので、特にp側チップ側面の長さを大きく取ることができ、活性層で生成された光がチップ側面を介して大気中に出射することができる光取出コーンの最大限の範囲までチップ側面の長さを確保することができ、光取り出し効率が向上する。   According to the present invention, since the ZnO substrate is disposed on the n-type ZnO film, the length of the side surface of the p-side chip can be particularly increased, and the light generated in the active layer is applied to the side surface of the chip. Thus, the length of the side surface of the chip can be ensured up to the maximum range of the light extraction cone that can be emitted into the atmosphere via the air, and the light extraction efficiency is improved.

また、製造方法では、n型ZnO膜の1層のみを厚く形成するのではなく、n型ZnO膜をp側透明電極として使用する通常の厚さ程度に形成しておき、このn型ZnO膜上にZnO基板を貼り付けるようにしているので、p側チップ側面の所望の長さを得る場合、不純物のドーピングを制御しなければならないn型ZnO膜を厚く成膜するよりも、非常に短い時間で形成することができる。   Further, in the manufacturing method, not only one n-type ZnO film is formed thick, but the n-type ZnO film is formed to have a normal thickness for use as a p-side transparent electrode, and this n-type ZnO film is formed. Since the ZnO substrate is attached on the top, when obtaining a desired length of the p-side chip side, it is much shorter than forming a thick n-type ZnO film whose impurity doping must be controlled. Can be formed in time.

以下、図面を参照して本発明の一実施形態を説明する。図1は本発明による第1窒化物半導体発光素子の断面を示す。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a cross section of a first nitride semiconductor light emitting device according to the present invention.

n側金属電極1上にGaN基板2、n型GaN系半導体層3、発光層としての活性層4、p型GaN系半導体層5、ZnO電極膜6、ZnO基板7が積層されている。n型GaN系半導体層3は、GaN成分を含むn型の半導体層であり、p型GaN系半導体層5はGaN成分を含むp型の半導体層である。   A GaN substrate 2, an n-type GaN-based semiconductor layer 3, an active layer 4 as a light emitting layer, a p-type GaN-based semiconductor layer 5, a ZnO electrode film 6, and a ZnO substrate 7 are stacked on the n-side metal electrode 1. The n-type GaN-based semiconductor layer 3 is an n-type semiconductor layer containing a GaN component, and the p-type GaN-based semiconductor layer 5 is a p-type semiconductor layer containing a GaN component.

また、ZnO基板7上の一部領域にワイヤボンディグ等に用いられるp側金属電極が形成されており、ZnO基板7の露出面は粗面加工により、図のように凹凸が形成されている。粗面加工により形成された凹凸は、6角錐等の錐体形状で構成されている。   In addition, a p-side metal electrode used for wire bonding or the like is formed in a partial region on the ZnO substrate 7, and the exposed surface of the ZnO substrate 7 is roughened by roughing as shown in the figure. . The unevenness formed by the rough surface processing is formed in a cone shape such as a hexagonal pyramid.

ZnO電極膜6は、n型化されたn型ZnO膜で構成されており、材料としてZnO又はZnO化合物が用いられる。このn型ZnO膜をZnO化合物で構成する場合は、発明者が開発し、特許取得済みの特許文献1に記載されているように、例えば、GaがドープされたMgZn1-ZO(0≦Z<1)からなるMgZnO電極膜で形成される。また、GaがドープされたMgZn1-ZO(0≦Z<1)に替えて、BがドープされたMgZn1-ZO(0≦Z<1)としても良い。ここで、ZnO膜にMgを添加しているのは、400nm程度の短波長でも透過率を高く維持することができるためであり、短波長での透過率を高く維持する必要がなければ、Mgを添加せずに、ZnOにGaやB等の不純物をドープしてn型化したZnO膜を用いることもできる。 The ZnO electrode film 6 is composed of an n-type n-type ZnO film, and ZnO or a ZnO compound is used as a material. When this n-type ZnO film is composed of a ZnO compound, as described in Patent Document 1 developed by the inventor and patented, for example, Mg Z Zn 1-Z O (doped with Ga) is used. The MgZnO electrode film is formed of 0 ≦ Z <1). Also, Ga instead doped Mg Z Zn 1-Z O ( 0 ≦ Z <1) is, B may be doped Mg Z Zn 1-Z O ( 0 ≦ Z <1). Here, Mg is added to the ZnO film because the transmittance can be kept high even at a short wavelength of about 400 nm. If the transmittance at a short wavelength does not need to be kept high, Mg is added. Alternatively, a ZnO film doped with impurities such as Ga and B into ZnO can be used without adding Zn.

上記のように、ZnO電極膜6にMgZnO電極膜を用いた場合の作製方法は、GaとMgOとZnOの粉末を混合したものを焼成したターゲットを用いてスパッタ法、イオンプレーティング法などで形成する。また、金属Ga、金属Mg、金属Znをヒータで加熱して分子線として供給し、酸素はRFラジカルセルで供給する分子線エピタキシー法に似た蒸着法でも形成することができる。 As described above, when the MgZnO electrode film is used as the ZnO electrode film 6, the sputtering method and the ion plating method are performed using a target obtained by firing a mixture of Ga 2 O 3 , MgO and ZnO powder. And so on. Further, metal Ga, metal Mg, and metal Zn are heated by a heater and supplied as a molecular beam, and oxygen can also be formed by a vapor deposition method similar to a molecular beam epitaxy method that supplies an RF radical cell.

通常、透明電極膜の材料としてのZnOは、不純物がドープされていないノンドープのものでは、p型GaN系半導体との接合ではオーミックコンタクトを形成しにくい。また、ノンドープのZnO膜では導電率が高くないために、駆動電圧が高くなったり、また、横方向に電流が拡散しないために発光効率が低下するという問題があるので、n型化してキャリア濃度を高めることで、上記問題を解消している。   Normally, ZnO as the material of the transparent electrode film is non-doped with no impurities doped, and it is difficult to form an ohmic contact at the junction with the p-type GaN-based semiconductor. In addition, since the conductivity of the non-doped ZnO film is not high, there is a problem that the driving voltage is high, and the current is not diffused in the lateral direction, so that the light emission efficiency is lowered. By raising the above, the above problem is solved.

そこで、特許文献1に示したように、MgZn1-ZOにIIIB族元素であるGa又はBをドープすることで、大幅に抵抗が減少することを利用する。特許文献1に示したMgZn1-ZOに対するGaのキャリア濃度との関係を図2に再掲する。横軸がキャリア濃度、縦軸が抵抗率を示す。キャリア濃度を高くすると抵抗率が下がり、キャリア濃度が1×1021を越えると抵抗率は急激に上昇することがわかる。電流を拡散するための電極として、GaがドープされたMgZn1-ZO(0≦Z<1)からなる電極膜を使用する場合の抵抗率は、1×10−2Ωcm以下であることが望ましい。 Therefore, as shown in Patent Document 1, Mg Z Zn 1-Z O in the doping with Ga or B is a Group IIIB elements, makes use of the fact that significant resistance decreases. The relationship between the carrier concentration of Ga with respect to Mg Z Zn 1-Z O shown in Patent Document 1 is shown again in FIG. The horizontal axis represents carrier concentration, and the vertical axis represents resistivity. It can be seen that when the carrier concentration is increased, the resistivity decreases, and when the carrier concentration exceeds 1 × 10 21 , the resistivity increases rapidly. As an electrode for diffusing current, resistivity when Ga uses doped Mg Z Zn 1-Z O ( 0 ≦ Z <1) electrode film made of is the 1 × 10 -2 Ωcm or less It is desirable.

この条件に合わせると、図2よりキャリア濃度は1×1019cm−3以上、5×1021cm−3以下であることが好適である。Gaに替えてBをドープする場合でも同様である。このような条件で形成されたMgZnO電極膜の比抵抗は、p型GaN系半導体層の比抵抗に比べて小さいため、GaN系半導体発光素子では、p側金属電極8から注入された電流はZnO電極膜6で横方向に容易に拡散できる。横方向に拡散した電流はp型GaN系半導体層5から活性層4に広く供給される。電流広がりが十分なため、ホールは活性層4に広く供給され、効率的な発光が可能になる。 According to this condition, the carrier concentration is preferably 1 × 10 19 cm −3 or more and 5 × 10 21 cm −3 or less from FIG. The same applies when doping B instead of Ga. Since the specific resistance of the MgZnO electrode film formed under such conditions is smaller than the specific resistance of the p-type GaN-based semiconductor layer, in the GaN-based semiconductor light emitting device, the current injected from the p-side metal electrode 8 is ZnO. The electrode film 6 can easily diffuse in the lateral direction. The current diffused in the lateral direction is widely supplied from the p-type GaN-based semiconductor layer 5 to the active layer 4. Since the current spread is sufficient, holes are widely supplied to the active layer 4 to enable efficient light emission.

一方、ZnO基板7は、不純物がドーピングされていないノンドープの基板でも良く、また、ドーピングして比抵抗を1Ωcm以下に制御されていても良い。ZnO基板7とZnO電極膜6とは、主成分は同じなので、オーミックコンタクトは取れている。   On the other hand, the ZnO substrate 7 may be a non-doped substrate that is not doped with impurities, or the specific resistance may be controlled to 1 Ωcm or less by doping. Since the main components of the ZnO substrate 7 and the ZnO electrode film 6 are the same, ohmic contact is obtained.

以上のように構成された第1窒化物半導体発光素子では、n側金属電極1から注入された電子はGaN基板2からn型GaN系半導体層3を通過して、活性層4でホールと再結合する。再結合により発光した光のうち、p型GaN系半導体層5の方向(上方向)に向かった光はZnO電極膜6を透過し、ZnO基板7も透過して外部に出射する。   In the first nitride semiconductor light emitting device configured as described above, electrons injected from the n-side metal electrode 1 pass through the n-type GaN-based semiconductor layer 3 from the GaN substrate 2 and are regenerated as holes in the active layer 4. Join. Of the light emitted by recombination, the light directed toward the p-type GaN-based semiconductor layer 5 (upward) is transmitted through the ZnO electrode film 6 and also transmitted through the ZnO substrate 7 and emitted to the outside.

ここで、ZnO基板7と大気との屈折率差により臨界角が存在し、臨界角よりも大きな入射角を有する出射光は、全反射して外部に取り出すことができないが、ZnO基板7の表面を粗面加工して凹凸を形成しているので、入射角が臨界角よりも小さくなる割合を増やすことができ、光の取出効率が向上する。   Here, a critical angle exists due to a refractive index difference between the ZnO substrate 7 and the atmosphere, and emitted light having an incident angle larger than the critical angle cannot be totally reflected and extracted to the outside, but the surface of the ZnO substrate 7 Since the irregularities are formed by roughing the surface, the rate at which the incident angle becomes smaller than the critical angle can be increased, and the light extraction efficiency is improved.

他方、活性層4から発生した光で、チップ側面に進む光は、側面から外部に取り出される。第1窒化物半導体発光素子のn側は、n型GaN系半導体層3の下にGaN基板2を設けているので、活性層4からGaN基板2までの積層方向(縦方向)の距離は十分確保されており、また、p側は、ZnO電極膜6の上にZnO基板7を配置しているので、活性層4からZnO基板7までの積層方向の距離も十分に確保されている。   On the other hand, the light generated from the active layer 4 and traveling to the side surface of the chip is extracted from the side surface to the outside. Since the GaN substrate 2 is provided under the n-type GaN-based semiconductor layer 3 on the n side of the first nitride semiconductor light emitting device, the distance in the stacking direction (vertical direction) from the active layer 4 to the GaN substrate 2 is sufficient. In addition, since the ZnO substrate 7 is disposed on the ZnO electrode film 6 on the p side, the distance in the stacking direction from the active layer 4 to the ZnO substrate 7 is also sufficiently secured.

以上のように構成しているので、図14に示す光取出コーン40の領域(斜線部分)をすべてカバーすることができ、チップ側面からの光取り出し量も大きくなる。ここで、光取出コーン40の中心からの拡がり角度は、通常、約60度にも達し、一般にチップの作製が行われる場合、チップの横方向の大きさAは、100μm〜1000μm程度になるので、対応するチップ側面における光取出コーン40の半径は、45μm〜450μm程度になる。したがって、光取出コーン40の半径をカバーするためには、ZnO基板7の厚みは45μm以上とするのが望ましい。   Since it is configured as described above, it is possible to cover the entire region (shaded portion) of the light extraction cone 40 shown in FIG. 14, and the amount of light extraction from the side surface of the chip is also increased. Here, the spread angle from the center of the light extraction cone 40 usually reaches about 60 degrees, and generally when the chip is manufactured, the lateral size A of the chip is about 100 μm to 1000 μm. The radius of the light extraction cone 40 on the corresponding chip side surface is about 45 μm to 450 μm. Therefore, in order to cover the radius of the light extraction cone 40, the thickness of the ZnO substrate 7 is desirably 45 μm or more.

次に、図1の第1窒化物半導体発光素子の製造方法を図3〜図6を使って説明する。まず、図3に示すように、GaN基板2上にn型GaN系半導体層3、活性層4、p型GaN系半導体層5を順に成長させる。   Next, a method for manufacturing the first nitride semiconductor light emitting device of FIG. 1 will be described with reference to FIGS. First, as shown in FIG. 3, an n-type GaN-based semiconductor layer 3, an active layer 4, and a p-type GaN-based semiconductor layer 5 are grown on a GaN substrate 2 in order.

ここで、n型GaN系半導体層3は、例えば、Siドーピング濃度1×1018cm−3で膜厚5μmのn型GaN層上に、Siドーピング濃度1×1018cm−3で膜厚10ÅのIn0.05GaNとSiドーピング濃度1×1018cm−3で膜厚20ÅのGaNとを交互に10周期積層したInGaN/GaN超格子層が積層された積層体で構成されている。 Here, n-type GaN-based semiconductor layer 3 is, for example, the Si doping concentration is 1 × 10 18 cm -3 with a thickness of 5μm of n-type GaN layer, thickness 10Å of Si doping concentration of 1 × 10 18 cm -3 The InGaN / GaN superlattice layer in which In 0.05 GaN and Si doping concentration of 1 × 10 18 cm −3 and GaN with a thickness of 20 mm are alternately stacked for 10 periods is stacked.

活性層4としては、例えば、膜厚30ÅのIn0.16GaN井戸層と膜厚200ÅのIn0.01GaNバリア層で構成された量子井戸構造からなるInGaN/InGaN活性層を用い、多重量子井戸構造とするのであれば、前記の井戸層とバリア層とを交互に数周期積層して用いる。 As the active layer 4, for example, an InGaN / InGaN active layer having a quantum well structure including an In 0.16 GaN well layer having a thickness of 30 mm and an In 0.01 GaN barrier layer having a thickness of 200 mm is used. In the case of a well structure, the well layer and the barrier layer are alternately stacked for several cycles.

p型GaN系半導体層5は、例えば、Mgドーピング濃度5×1019cm−3で膜厚200Åのp型Al0.07GaNクラッド層の上にMgドーピング濃度1×1020cm−3で膜厚700Åのp型GaNコンタクト層を成長させた積層体を用いることができる。なお、このp型GaNコンタクト層はp型InGaNコンタクト層としても良い。 The p-type GaN-based semiconductor layer 5 is, for example, a film having an Mg doping concentration of 1 × 10 20 cm −3 on a p-type Al 0.07 GaN cladding layer having an Mg doping concentration of 5 × 10 19 cm −3 and a thickness of 200 mm. A stacked body in which a p-type GaN contact layer having a thickness of 700 mm is grown can be used. The p-type GaN contact layer may be a p-type InGaN contact layer.

p型GaN系半導体層5まで成長させた後、塩酸でp型GaN系半導体層5のp型コンタクト層表面の自然酸化膜を除去する。次に、ZnO電極膜6とZnO基板7を形成するのであるが、この形成方法には、図4〜6までに示す3通りの方法がある。   After the growth to the p-type GaN-based semiconductor layer 5, the natural oxide film on the surface of the p-type contact layer of the p-type GaN-based semiconductor layer 5 is removed with hydrochloric acid. Next, the ZnO electrode film 6 and the ZnO substrate 7 are formed. There are three methods for forming this, as shown in FIGS.

まず、図4の方法によると、p型GaN系半導体層5のp型コンタクト層表面に不純物がドープされたn型のZnO電極膜6を既述した方法で形成する。その後、あらかじめ用意しておいたZnO基板7を貼り付ける(ボンディングする)。貼り付ける際には、ZnO基板7の貼り付け面が(0001)面(C面とも言う)、すなわち、ZnO基板7の貼り付け面とは反対の露出表面が(000−1)面(−C面とも言う)になるようにする。   First, according to the method of FIG. 4, the n-type ZnO electrode film 6 doped with impurities is formed on the surface of the p-type contact layer of the p-type GaN-based semiconductor layer 5 by the method described above. Thereafter, a previously prepared ZnO substrate 7 is attached (bonded). At the time of bonding, the bonding surface of the ZnO substrate 7 is the (0001) plane (also referred to as C surface), that is, the exposed surface opposite to the bonding surface of the ZnO substrate 7 is the (000-1) plane (-C (Also called the surface).

この貼り付け方法は、例えば、窒素中や1×10−3Torr以下真空中において、500〜900℃で加熱した状態で、ZnO電極膜6とZnO基板7を接触させ、カーボン治具で挟み込むことで、ZnO基板7とZnO電極膜6とをボンディングする。貼り付けを行う際の雰囲気中には、酸素を含まないようにする。これは、酸素が雰囲気中に含まれていると、ZnO基板やZnO電極膜が酸化されて導電率が低下することになるためである。 For example, the bonding method is such that the ZnO electrode film 6 and the ZnO substrate 7 are brought into contact with each other and sandwiched by a carbon jig in a state heated at 500 to 900 ° C. in nitrogen or in a vacuum of 1 × 10 −3 Torr or less. Then, the ZnO substrate 7 and the ZnO electrode film 6 are bonded. The atmosphere at the time of pasting should not contain oxygen. This is because, if oxygen is contained in the atmosphere, the ZnO substrate and the ZnO electrode film are oxidized and the conductivity is lowered.

一方、図5の方法によると、p型GaN系半導体層5のp型コンタクト層表面に不純物がドープされたn型のZnO電極膜6a(第1のn型ZnO膜)を既述した方法で形成する。あらかじめ、ZnO基板7上に不純物がドープされたn型のZnO電極膜6b(第2のn型ZnO膜)が既述した方法で形成されたものを用意しておき、このZnO電極膜6aとZnO電極膜6bとを貼り付ける。この貼り付け方法は、図4と同様に行う。なお、図4と同様に、ZnO基板7の貼り付け面とは反対の露出表面が(000−1)面になるようにする。   On the other hand, according to the method of FIG. 5, the n-type ZnO electrode film 6a (first n-type ZnO film) in which impurities are doped on the surface of the p-type contact layer of the p-type GaN-based semiconductor layer 5 is the method described above. Form. In advance, an n-type ZnO electrode film 6b (second n-type ZnO film) doped with impurities is prepared on the ZnO substrate 7 by the method described above, and the ZnO electrode film 6a and A ZnO electrode film 6b is attached. This pasting method is performed in the same manner as in FIG. As in FIG. 4, the exposed surface opposite to the bonding surface of the ZnO substrate 7 is a (000-1) plane.

他方、図6の方法によると、あらかじめ、ZnO基板7上に不純物がドープされたn型のZnO電極膜6が既述した方法で形成されたものを用意しておき、このZnO電極膜6とp型GaN系半導体層5のp型コンタクト層とを貼り付ける。この貼り付け方法は、図4と同様に行われる。なお、図4と同様に、ZnO基板7の貼り付け面とは反対の露出表面が(000−1)面になるようにする。   On the other hand, according to the method of FIG. 6, an n-type ZnO electrode film 6 doped with impurities is previously prepared on the ZnO substrate 7 by the method described above. The p-type contact layer of the p-type GaN-based semiconductor layer 5 is attached. This pasting method is performed in the same manner as in FIG. As in FIG. 4, the exposed surface opposite to the bonding surface of the ZnO substrate 7 is a (000-1) plane.

以上のいずれかの方法でZnO基板7までを形成した後、GaN基板2の裏側に、例えばAl金属電極を積層し、500〜700℃でシンタリングしてオーミックを取り、Al金属電極の上にワイヤーボンディング用のTi/Au膜を積層して多層金属膜からなるn側金属電極1を形成する。   After forming up to the ZnO substrate 7 by any of the above methods, for example, an Al metal electrode is laminated on the back side of the GaN substrate 2 and is sintered at 500 to 700 [deg.] C. to obtain ohmic, and on the Al metal electrode An n-side metal electrode 1 made of a multilayer metal film is formed by laminating Ti / Au films for wire bonding.

ここで、ZnO基板7の露出している表面は(000−1)面であるため、特に酸に対して非常に速くエッチングされる。このことを利用して、p側金属電極8の形成領域をSiOなどのマスクで覆っておき、平坦面を確保した上で、塩酸によるウエットエッチングを行うと、自然に錐体形状の凹凸が形成され、粗面化が行われる。粗面化が終わったら、マスクをリフトオフし、マスクで保護されていた部分に、例えばTi/Auからなるp側金属電極8を形成する。その後チップ化すると図1の第1窒化物半導体発光素子が完成する。 Here, since the exposed surface of the ZnO substrate 7 is the (000-1) plane, it is etched very fast particularly against acid. Taking advantage of this, when the formation region of the p-side metal electrode 8 is covered with a mask such as SiO 2 and a flat surface is secured, and wet etching with hydrochloric acid is performed, cone-shaped irregularities are naturally formed. Formed and roughened. When the roughening is finished, the mask is lifted off, and the p-side metal electrode 8 made of, for example, Ti / Au is formed on the portion protected by the mask. Thereafter, when the chip is formed, the first nitride semiconductor light emitting device of FIG. 1 is completed.

以上のように、n型のドーピング制御が必要なZnO電極膜6の膜厚を大きく成長させるのではなく、ZnO基板7を貼り付けることにより、p側のチップ側面の厚さを確保するようにしているので、チップ作製の製造時間を短縮することができる。   As described above, the thickness of the ZnO electrode film 6 that requires n-type doping control is not greatly increased, but the thickness of the p-side chip side surface is secured by attaching the ZnO substrate 7. Therefore, the manufacturing time for chip fabrication can be shortened.

次に、本発明の第2窒化物半導体発光素子を図7に示す。支持基板19上に、導電性接合層18が形成され、この導電性接合層18によりZnO基板17と支持基板19が接合され、電気的に接続されている。ZnO基板17上には、ZnO電極膜16、p型GaN系半導体層15、活性層14、n型GaN系半導体層13、GaN層12が順に積層されている。ここで、n型GaN系半導体層13は、GaN成分を含むn型の半導体層であり、p型GaN系半導体層15はGaN成分を含むp型の半導体層である。   Next, the second nitride semiconductor light emitting device of the present invention is shown in FIG. A conductive bonding layer 18 is formed on the support substrate 19, and the ZnO substrate 17 and the support substrate 19 are bonded and electrically connected by the conductive bonding layer 18. On the ZnO substrate 17, a ZnO electrode film 16, a p-type GaN-based semiconductor layer 15, an active layer 14, an n-type GaN-based semiconductor layer 13, and a GaN layer 12 are sequentially stacked. Here, the n-type GaN-based semiconductor layer 13 is an n-type semiconductor layer containing a GaN component, and the p-type GaN-based semiconductor layer 15 is a p-type semiconductor layer containing a GaN component.

また、GaN層12上の一部領域にワイヤボンディグ等に用いられるn電極20が形成されている。GaN層12の露出面は粗面加工により、図のように凹凸が形成されており、この凹凸は、図1と同様、6角錐等の錐体形状で構成されている。   Further, an n-electrode 20 used for wire bonding or the like is formed in a partial region on the GaN layer 12. The exposed surface of the GaN layer 12 is roughened by roughing as shown in the figure, and the unevenness is formed in a pyramid shape such as a hexagonal pyramid as in FIG.

第2窒化物半導体発光素子のp側には、第1窒化物半導体発光素子と同様、p型GaN系半導体層の活性層とは反対側の面、すなわちp型GaN系半導体層15の成長面側にp型のZnO電極膜16が形成され、このZnO電極膜16に接してZnO基板17が形成されている。   On the p side of the second nitride semiconductor light emitting device, the surface opposite to the active layer of the p-type GaN-based semiconductor layer, that is, the growth surface of the p-type GaN-based semiconductor layer 15 is the same as the first nitride semiconductor light-emitting device. A p-type ZnO electrode film 16 is formed on the side, and a ZnO substrate 17 is formed in contact with the ZnO electrode film 16.

ZnO電極膜16は、第1窒化物半導体発光素子の場合と同様、n型化されたn型ZnO膜で構成されており、このn型ZnO膜は、Ga又はBがドープされたMgZn1-ZO(0≦Z<1)からなるMgZnO電極膜等により構成されている。この特性や作製方法等は、第1窒化物半導体発光素子の場合と同様であるので、説明を省略する。また、ZnO基板17は、不純物がドーピングされていないノンドープの基板でも良く、また、ドーピングして比抵抗を1Ωcm以下に制御されていても良い。 As in the case of the first nitride semiconductor light emitting device, the ZnO electrode film 16 is composed of an n-type n-type ZnO film, and this n-type ZnO film is Mg Z Zn doped with Ga or B. An MgZnO electrode film made of 1-Z 2 O (0 ≦ Z <1) is used. Since these characteristics, manufacturing methods, and the like are the same as those of the first nitride semiconductor light emitting device, description thereof will be omitted. In addition, the ZnO substrate 17 may be a non-doped substrate that is not doped with impurities, or the specific resistance may be controlled to 1 Ωcm or less by doping.

第2窒化物半導体発光素子では、活性層14で発生した光のうち、n型GaN系半導体層13の方向(上方向)に向かった光はGaN層12を通過し、外部に出射する。ここで、GaN層12と大気との屈折率差により臨界角が存在し、臨界角よりも大きな入射角を有する出射光は、全反射して外部に取り出すことができないが、GaN層12の表面を粗面加工して凹凸を形成しているので、入射角が臨界角よりも小さくなる割合を増やすことができ、光の取出効率が向上する。   In the second nitride semiconductor light emitting device, the light emitted from the active layer 14 and directed toward the n-type GaN-based semiconductor layer 13 (upward) passes through the GaN layer 12 and is emitted to the outside. Here, a critical angle exists due to a difference in refractive index between the GaN layer 12 and the atmosphere, and emitted light having an incident angle larger than the critical angle cannot be totally reflected and extracted to the outside. Since the irregularities are formed by roughing the surface, the rate at which the incident angle becomes smaller than the critical angle can be increased, and the light extraction efficiency is improved.

他方、活性層14から発生した光で、チップ側面に進む光は、側面から外部に取り出される。第2窒化物半導体発光素子のn側は、n型GaN系半導体層13の上にGaN基板12を設けているので、活性層14からGaN基板12までの積層方向(縦方向)の距離は十分確保されており、また、p側は、ZnO電極膜16の下にZnO基板17を配置しているので、活性層14からZnO基板17までの積層方向の距離も十分に確保されている。   On the other hand, the light generated from the active layer 14 and traveling to the side surface of the chip is extracted from the side surface to the outside. Since the GaN substrate 12 is provided on the n-type GaN-based semiconductor layer 13 on the n side of the second nitride semiconductor light emitting device, the distance in the stacking direction (vertical direction) from the active layer 14 to the GaN substrate 12 is sufficient. Further, since the ZnO substrate 17 is disposed under the ZnO electrode film 16 on the p side, the distance in the stacking direction from the active layer 14 to the ZnO substrate 17 is also sufficiently secured.

以上のように構成しているので、図14に示す光取出コーン40の領域(斜線部分)をすべてカバーすることができ、チップ側面からの光取り出し量も大きくなる。また、ZnO基板17の厚みは、第1窒化物半導体発光素子で説明した同じ理由により、45μm以上とするのが望ましい。   Since it is configured as described above, it is possible to cover the entire region (shaded portion) of the light extraction cone 40 shown in FIG. 14, and the amount of light extraction from the side surface of the chip is also increased. Further, the thickness of the ZnO substrate 17 is desirably 45 μm or more for the same reason described in the first nitride semiconductor light emitting device.

次に、図8〜図13を用いて第2窒化物半導体発光素子の製造方法を説明する。図8に示すように、まず、サファイア基板10上に、低温で成長するGaNバッファ層11、アンドープのGaN層12を成長させ、さらに、n型GaN系半導体層13、活性層14、p型GaN系半導体層15の順に成長させる。   Next, a method for manufacturing the second nitride semiconductor light emitting device will be described with reference to FIGS. As shown in FIG. 8, first, a GaN buffer layer 11 and an undoped GaN layer 12 that are grown at a low temperature are grown on a sapphire substrate 10, and then an n-type GaN-based semiconductor layer 13, an active layer 14, and p-type GaN. The system semiconductor layer 15 is grown in this order.

ここで、n型GaN系半導体層13は、例えば、Siドーピング濃度1×1018cm−3で膜厚5μmのn型GaN層上に、Siドーピング濃度1×1018cm−3で膜厚10ÅのIn0.05GaNとSiドーピング濃度1×1018cm−3で膜厚20ÅのGaNとを交互に10周期積層したInGaN/GaN超格子層が積層された積層体で構成されている。 Here, n-type GaN-based semiconductor layer 13 is, for example, the Si doping concentration is 1 × 10 18 cm -3 with a thickness of 5μm of n-type GaN layer, thickness 10Å of Si doping concentration of 1 × 10 18 cm -3 The InGaN / GaN superlattice layer in which In 0.05 GaN and Si doping concentration of 1 × 10 18 cm −3 and GaN with a thickness of 20 mm are alternately stacked for 10 periods is stacked.

活性層14は、例えば、膜厚30ÅのIn0.16GaN井戸層と膜厚200ÅのIn0.01GaNバリア層で構成された量子井戸構造からなるInGaN/InGaN活性層を用い、多重量子井戸構造とするのであれば、前記の井戸層とバリア層とを交互に数周期積層して用いる。 The active layer 14 uses, for example, an InGaN / InGaN active layer composed of a quantum well structure composed of an In 0.16 GaN well layer with a thickness of 30 mm and an In 0.01 GaN barrier layer with a thickness of 200 mm. In the case of a structure, the well layer and the barrier layer are alternately stacked for several cycles.

p型GaN系半導体層15は、例えば、Mgドーピング濃度5×1019cm−3で膜厚200Åのp型Al0.07GaNクラッド層の上にMgドーピング濃度1×1020cm−3で膜厚700Åのp型GaNコンタクト層を成長させた積層体を用いることができる。なお、このp型GaNコンタクト層はp型InGaNコンタクト層としても良い。 The p-type GaN-based semiconductor layer 15 is, for example, a film having a Mg doping concentration of 1 × 10 20 cm −3 on a p-type Al 0.07 GaN cladding layer having an Mg doping concentration of 5 × 10 19 cm −3 and a thickness of 200 mm. A stacked body in which a p-type GaN contact layer having a thickness of 700 mm is grown can be used. The p-type GaN contact layer may be a p-type InGaN contact layer.

p型GaN系半導体層15までを成長させた後、塩酸でp型GaN系半導体層15のp型コンタクト層表面の自然酸化膜を除去した後、ZnO電極膜16とZnO基板17を形成するのであるが、この形成方法には、図4〜6の方法と同様、図9〜11までに示す3通りの方法がある。   After the growth up to the p-type GaN-based semiconductor layer 15, the natural oxide film on the surface of the p-type contact layer of the p-type GaN-based semiconductor layer 15 is removed with hydrochloric acid, and then the ZnO electrode film 16 and the ZnO substrate 17 are formed. However, in this formation method, there are three methods shown in FIGS. 9 to 11 as in the methods of FIGS.

まず、図9の方法によると、p型GaN系半導体層15のp型コンタクト層表面に不純物がドープされたn型のZnO電極膜16を既述した方法で形成する。その後、あらかじめ用意しておいたZnO基板17を貼り付ける。貼り付ける際には、ZnO基板17の貼り付け面が(0001)面、すなわち、ZnO基板17の貼り付け面とは反対の露出表面が(000−1)面になるようにする。この貼り付け方法は、図4で述べた方法と同様に行われる。   First, according to the method of FIG. 9, the n-type ZnO electrode film 16 doped with impurities is formed on the surface of the p-type contact layer of the p-type GaN-based semiconductor layer 15 by the method described above. Thereafter, a previously prepared ZnO substrate 17 is attached. At the time of bonding, the bonding surface of the ZnO substrate 17 is set to the (0001) plane, that is, the exposed surface opposite to the bonding surface of the ZnO substrate 17 is set to the (000-1) plane. This pasting method is performed in the same manner as the method described in FIG.

一方、図10の方法によると、あらかじめ、ZnO基板17上に不純物がドープされたn型のZnO電極膜16が既述した方法で形成されたものを用意しておき、このZnO電極膜16とp型GaN系半導体層5のp型コンタクト層とを貼り付ける。この貼り付け方法は、図4で述べた方法と同様に行われる。なお、ZnO基板17の貼り付け面とは反対の露出表面が(000−1)面になるようにする。   On the other hand, according to the method of FIG. 10, an n-type ZnO electrode film 16 doped with impurities is previously prepared on the ZnO substrate 17 by the method described above. The p-type contact layer of the p-type GaN-based semiconductor layer 5 is attached. This pasting method is performed in the same manner as the method described in FIG. The exposed surface opposite to the bonding surface of the ZnO substrate 17 is set to the (000-1) plane.

他方、図11の方法によると、p型GaN系半導体層15のp型コンタクト層表面に不純物がドープされたn型のZnO電極膜16a(第1のn型ZnO膜)を既述した方法で形成する。あらかじめ、ZnO基板17上に不純物がドープされたn型のZnO電極膜16b(第2のn型ZnO膜)が既述した方法で形成されたものを用意しておき、このZnO電極膜16aとZnO電極膜16bとを貼り付ける。この貼り付け方法は、図4で述べた方法と同様に行われる。なお、ZnO基板17の貼り付け面とは反対の露出表面が(000−1)面になるようにする。   On the other hand, according to the method of FIG. 11, the n-type ZnO electrode film 16a (first n-type ZnO film) doped with impurities on the p-type contact layer surface of the p-type GaN-based semiconductor layer 15 is the method described above. Form. In advance, an n-type ZnO electrode film 16b (second n-type ZnO film) doped with impurities is formed on the ZnO substrate 17 by the method described above, and the ZnO electrode film 16a and A ZnO electrode film 16b is attached. This pasting method is performed in the same manner as the method described in FIG. The exposed surface opposite to the bonding surface of the ZnO substrate 17 is set to the (000-1) plane.

以上のいずれかの方法でZnO基板17までを形成した後、図12に示すように、導電性接合層18の一部としてTi/Au等をZnO基板17上に形成しておく。さらに、導電性接合層18としてAuSnハンダ等を用い、ZnO基板17をCuWやAlNといった高熱伝導性基板等で構成される支持基板19に、Au−Au圧着によって、ウエハをボンディングする。   After forming up to the ZnO substrate 17 by any of the above methods, Ti / Au or the like is formed on the ZnO substrate 17 as a part of the conductive bonding layer 18 as shown in FIG. Further, AuSn solder or the like is used as the conductive bonding layer 18, and the ZnO substrate 17 is bonded to a support substrate 19 made of a highly thermally conductive substrate such as CuW or AlN by Au—Au pressure bonding.

その後、KrFなどの波長が365nm以下のレーザ光をサファイア基板10側から照射する。すると、GaNバッファ層11がレーザ光を吸収してGaとNとに分解し、サファイア基板10がウエハから剥離する。図12でサファイア基板10を剥離した後、ウエハを上下逆にした状態を示すのが図13である。   Thereafter, a laser beam having a wavelength of 365 nm or less such as KrF is irradiated from the sapphire substrate 10 side. Then, the GaN buffer layer 11 absorbs the laser light and decomposes into Ga and N, and the sapphire substrate 10 is peeled from the wafer. FIG. 13 shows a state where the wafer is turned upside down after the sapphire substrate 10 is peeled off in FIG.

粗面加工は、n電極20を積層する領域部分をSOG、SiN等のマスクで覆い、KOHと波長365nmを含むUV光を用いてエッチングを行い、GaN層12の露出面に凹凸を形成する。次に、マスクを剥離して、例えばAl金属電極を積層し、500〜700℃でシンタリングしてオーミックを取り、Al金属電極の上にワイヤーボンディング用のTi/Au膜を積層して多層金属膜からなるn電極20を形成する。その後チップ化すると図7に示す第2窒化物半導体発光素子が得られる。   In the rough surface processing, the region where the n-electrode 20 is laminated is covered with a mask such as SOG or SiN, and etching is performed using UV light including KOH and a wavelength of 365 nm to form irregularities on the exposed surface of the GaN layer 12. Next, the mask is peeled off, for example, an Al metal electrode is laminated, and the ohmic is removed by sintering at 500 to 700 ° C., and a Ti / Au film for wire bonding is laminated on the Al metal electrode to form a multilayer metal. An n-electrode 20 made of a film is formed. Thereafter, when a chip is formed, the second nitride semiconductor light emitting device shown in FIG. 7 is obtained.

なお、サファイア基板10を剥離した後に、チップ化するのではなく、図9の貼り付け方法ではZnO電極膜16をp型GaN系半導体層15上に形成した後、図10の貼り付け方法ではp型GaN系半導体層15までを積層した後、図11の貼り付け方法ではZnO電極膜16aをp型GaN系半導体層15上に形成した後、ICPエッチャーを使って塩素系ガスを導入、プラズマを発生させることで、GaNバッファ層11を越えてサファイア基板10に達するまでエッチングして分離溝を形成するようにし、チップ形状に分離するようにしても良い。   In addition, after the sapphire substrate 10 is peeled off, the chip is not formed into a chip, but in the bonding method of FIG. 9, the ZnO electrode film 16 is formed on the p-type GaN-based semiconductor layer 15 and then the bonding method of FIG. After laminating up to the p-type GaN-based semiconductor layer 15, after the ZnO electrode film 16 a is formed on the p-type GaN-based semiconductor layer 15, a chlorine-based gas is introduced using an ICP etcher to generate plasma. By generating, etching may be performed until the sapphire substrate 10 reaches the sapphire substrate 10 beyond the GaN buffer layer 11 and may be separated into chips.

以上のように、n型のドーピング制御が必要なZnO電極膜16の膜厚を大きく成長させるのではなく、ZnO基板17を貼り付けることにより、p側のチップ側面の長さを確保するようにしているので、チップ作製の製造時間を短縮することができる。
As described above, the length of the p-side chip side surface is ensured by attaching the ZnO substrate 17 instead of increasing the film thickness of the ZnO electrode film 16 that requires n-type doping control. Therefore, the manufacturing time for chip fabrication can be shortened.

本発明の第1窒化物半導体発光素子の断面構造を示す図である。It is a figure which shows the cross-section of the 1st nitride semiconductor light-emitting device of this invention. n型ZnO 膜のGaキャリア濃度と抵抗率の実験結果を示す図である。It is a figure which shows the experimental result of Ga carrier density | concentration and resistivity of an n-type ZnO film. 第1窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 1st nitride semiconductor light-emitting device. 第1窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 1st nitride semiconductor light-emitting device. 第1窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 1st nitride semiconductor light-emitting device. 第1窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 1st nitride semiconductor light-emitting device. 本発明の第2窒化物半導体発光素子の断面構造を示す図である。It is a figure which shows the cross-section of the 2nd nitride semiconductor light-emitting device of this invention. 第2窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 2nd nitride semiconductor light-emitting device. 第2窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 2nd nitride semiconductor light-emitting device. 第2窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 2nd nitride semiconductor light-emitting device. 第2窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 2nd nitride semiconductor light-emitting device. 第2窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 2nd nitride semiconductor light-emitting device. 第2窒化物半導体発光素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of a 2nd nitride semiconductor light-emitting device. 従来の窒化物半導体発光素子のチップ側面からの光取り出し状態を示す図である。It is a figure which shows the light extraction state from the chip | tip side surface of the conventional nitride semiconductor light-emitting device.

符号の説明Explanation of symbols

1 n側金属電極
2 GaN基板
3 n型GaN系半導体層
4 活性層
5 p型GaN系半導体層
6 ZnO電極膜
7 ZnO基板
8 p側金属電極
1 n-side metal electrode 2 GaN substrate 3 n-type GaN-based semiconductor layer 4 active layer 5 p-type GaN-based semiconductor layer 6 ZnO electrode film 7 ZnO substrate 8 p-side metal electrode

Claims (9)

少なくともn型GaN系半導体層、活性層、p型GaN系半導体層を順に備えた窒化物半導体発光素子において、
前記p型GaN系半導体層の成長面側には、ZnO又はZnO化合物からなるn型ZnO膜が形成され、該n型ZnO膜の成長面側にはZnO基板が配置されており、
前記ZnO基板の表面は(000−1)面で構成され、かつ凹凸が形成されていることを特徴とする窒化物半導体発光素子。
In a nitride semiconductor light emitting device comprising at least an n-type GaN-based semiconductor layer, an active layer, and a p-type GaN-based semiconductor layer in this order,
An n-type ZnO film made of ZnO or a ZnO compound is formed on the growth surface side of the p-type GaN-based semiconductor layer, and a ZnO substrate is disposed on the growth surface side of the n-type ZnO film ,
A surface of the ZnO substrate is constituted by a (000-1) plane, and unevenness is formed .
前記n型ZnO膜はキャリア濃度1×1020cm−3以上となるように不純物がドープされたことを特徴とする請求項1記載の窒化物半導体発光素子。 2. The nitride semiconductor light emitting device according to claim 1, wherein the n-type ZnO film is doped with an impurity so as to have a carrier concentration of 1 × 10 20 cm −3 or more. 前記ZnO基板の厚さは45μm以上であることを特徴とする請求項1又は請求項2のいずれか1項に記載の窒化物半導体発光素子。   3. The nitride semiconductor light emitting device according to claim 1, wherein a thickness of the ZnO substrate is 45 μm or more. 4. 前記ZnO基板の表面の凹凸は、錐体形状であることを特徴とする請求項1〜請求項3のいずれか1項に記載の窒化物半導体発光素子。4. The nitride semiconductor light emitting device according to claim 1, wherein the unevenness of the surface of the ZnO substrate has a cone shape. 5. 活性層を挟むようにしてn型GaN系半導体層とp型GaN系半導体層が形成された窒化物半導体発光素子の製造方法において、In a method for manufacturing a nitride semiconductor light emitting device in which an n-type GaN-based semiconductor layer and a p-type GaN-based semiconductor layer are formed so as to sandwich an active layer,
前記p型GaN系半導体層の成長面側にZnO又はZnO化合物からなるn型ZnO膜を形成した後、前記n型ZnO膜と接触する側に(0001)面を有するZnO基板を、前記n型ZnO膜表面に貼り付け、その後粗面加工により前記ZnO基板の表面に凹凸を形成することを特徴とする窒化物半導体発光素子の製造方法。After forming an n-type ZnO film made of ZnO or a ZnO compound on the growth surface side of the p-type GaN-based semiconductor layer, a ZnO substrate having a (0001) surface on the side in contact with the n-type ZnO film is formed on the n-type ZnO substrate. A method for manufacturing a nitride semiconductor light emitting device, comprising: attaching to the surface of a ZnO film; and then forming irregularities on the surface of the ZnO substrate by roughening.
活性層を挟むようにしてn型GaN系半導体層とp型GaN系半導体層が形成された窒化物半導体発光素子の製造方法において、
前記p型GaN系半導体層表面と接触する側に(0001)面を有するとともにZnO又はZnO化合物からなるn型ZnO膜が形成されたZnO基板を、前記p型GaN系半導体層表面に貼り付け、その後粗面加工により前記ZnO基板の表面に凹凸を形成することを特徴とする窒化物半導体発光素子の製造方法
In a method for manufacturing a nitride semiconductor light emitting device in which an n-type GaN-based semiconductor layer and a p-type GaN-based semiconductor layer are formed so as to sandwich an active layer,
A ZnO substrate having a (0001) plane on the side in contact with the p-type GaN-based semiconductor layer surface and an n-type ZnO film made of ZnO or a ZnO compound formed thereon is attached to the p-type GaN-based semiconductor layer surface; A method for manufacturing a nitride semiconductor light emitting device, comprising subsequently forming irregularities on the surface of the ZnO substrate by roughening .
活性層を挟むようにしてn型GaN系半導体層とp型GaN系半導体層が形成された窒化物半導体発光素子の製造方法において、In a method for manufacturing a nitride semiconductor light emitting device in which an n-type GaN-based semiconductor layer and a p-type GaN-based semiconductor layer are formed so as to sandwich an active layer,
前記p型GaN系半導体層の成長面側にZnO又はZnO化合物からなる第1のn型ZnO膜を形成した後、前記第1のn型ZnO膜と接触する側に(0001)面を有するとともにZnO又はZnO化合物からなる第2のn型ZnO膜が形成されたZnO基板を前記第1のn型ZnO膜表面に貼り付け、その後粗面加工により前記ZnO基板の表面に凹凸を形成することを特徴とする窒化物半導体発光素子の製造方法。After forming a first n-type ZnO film made of ZnO or a ZnO compound on the growth surface side of the p-type GaN-based semiconductor layer, the p-type GaN-based semiconductor layer has a (0001) plane on the side in contact with the first n-type ZnO film. A ZnO substrate on which a second n-type ZnO film made of ZnO or a ZnO compound is formed is attached to the surface of the first n-type ZnO film, and then unevenness is formed on the surface of the ZnO substrate by roughening. A manufacturing method of a nitride semiconductor light emitting device characterized in that:
前記ZnO基板又はn型ZnO膜が形成されたZnO基板の貼り付けは、酸素を含まない雰囲気中での加熱により行われることを特徴とする請求項5〜請求項7のいずれか1項に記載の窒化物半導体発光素子の製造方法。8. The attachment of the ZnO substrate on which the ZnO substrate or the n-type ZnO film is formed is performed by heating in an atmosphere not containing oxygen. 9. Manufacturing method of nitride semiconductor light-emitting device. 前記粗面加工は、酸によるウエットエッチングで行われることを特徴とする請求項5〜請求項7のいずれか1項に記載の窒化物半導体発光素子の製造方法。The method for manufacturing a nitride semiconductor light-emitting element according to claim 5, wherein the rough surface processing is performed by wet etching with an acid.
JP2006058542A 2006-03-03 2006-03-03 Nitride semiconductor light emitting device and manufacturing method thereof Expired - Fee Related JP4852322B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006058542A JP4852322B2 (en) 2006-03-03 2006-03-03 Nitride semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006058542A JP4852322B2 (en) 2006-03-03 2006-03-03 Nitride semiconductor light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007242645A JP2007242645A (en) 2007-09-20
JP4852322B2 true JP4852322B2 (en) 2012-01-11

Family

ID=38587940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006058542A Expired - Fee Related JP4852322B2 (en) 2006-03-03 2006-03-03 Nitride semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4852322B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5150218B2 (en) * 2007-11-09 2013-02-20 スタンレー電気株式会社 Manufacturing method of ZnO-based semiconductor light emitting device
JP2010062493A (en) * 2008-09-08 2010-03-18 Stanley Electric Co Ltd Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element
JP5123221B2 (en) * 2009-01-21 2013-01-23 パナソニック株式会社 Light emitting device
JP2011066047A (en) * 2009-09-15 2011-03-31 Sharp Corp Nitride semiconductor light emitting element
JP2013510434A (en) * 2009-11-03 2013-03-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア High-intensity light-emitting diode with zinc oxide layer coated on multiple surfaces in low temperature aqueous solution
TWI762930B (en) * 2010-02-09 2022-05-01 晶元光電股份有限公司 Optoelectronic device
JP2011253932A (en) * 2010-06-02 2011-12-15 Panasonic Corp Semiconductor light-emitting element and method of manufacturing the same
WO2020196271A1 (en) * 2019-03-22 2020-10-01 日亜化学工業株式会社 Method for manufacturing image display device and image display device
JP7457255B2 (en) 2019-05-08 2024-03-28 日亜化学工業株式会社 Image display device manufacturing method and image display device
WO2021020393A1 (en) * 2019-07-30 2021-02-04 日亜化学工業株式会社 Method for manufacturing image display device and image display device
JPWO2021095603A1 (en) * 2019-11-11 2021-05-20
WO2022059528A1 (en) * 2020-09-17 2022-03-24 日亜化学工業株式会社 Production method for image display device and image display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230638B2 (en) * 1993-02-10 2001-11-19 シャープ株式会社 Light emitting diode manufacturing method
JP4091261B2 (en) * 2000-10-31 2008-05-28 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof
JP3720341B2 (en) * 2003-02-12 2005-11-24 ローム株式会社 Semiconductor light emitting device

Also Published As

Publication number Publication date
JP2007242645A (en) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4852322B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5732140B2 (en) Nitride semiconductor device and manufacturing method thereof
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP6452651B2 (en) Semiconductor optical device manufacturing method and semiconductor optical device
JP6926205B2 (en) Semiconductor laser diode
KR20080087175A (en) Semiconductor light emitting element
JP2011216882A (en) High-efficiency light emitting diode, and method for fabricating the same
JPH114020A (en) Semiconductor light-emitting element, manufacture thereof and semiconductor light-emitting device
US9214595B2 (en) Semiconductor light emitting device
JP2007281037A (en) Semiconductor light emitting element, and its manufacturing method
JP2023014201A (en) Semiconductor light-emitting element and manufacturing method thereof
JPH10173224A (en) Compound semiconductor light emitting element and its manufacture
US7022550B2 (en) Methods for forming aluminum-containing p-contacts for group III-nitride light emitting diodes
JP5075786B2 (en) Light emitting device and manufacturing method thereof
JP2019186539A (en) Method for manufacturing semiconductor optical device and intermediate of semiconductor optical device
US20090001402A1 (en) Semiconductor element and method of making the same
JP2013239471A (en) Method of manufacturing light-emitting diode element
WO2022079971A1 (en) Infrared led element
WO2020196735A1 (en) Infrared led device
JP5298927B2 (en) Light emitting element
JP6153351B2 (en) Semiconductor light emitting device
JP2012064759A (en) Semiconductor light-emitting device and manufacturing method of semiconductor light-emitting device
JP2016171141A (en) Nitride light emitting element and nitride light emitting element manufacturing method
JP5196111B2 (en) Semiconductor light emitting device
JP4969120B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees