JP5123221B2 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
JP5123221B2
JP5123221B2 JP2009011224A JP2009011224A JP5123221B2 JP 5123221 B2 JP5123221 B2 JP 5123221B2 JP 2009011224 A JP2009011224 A JP 2009011224A JP 2009011224 A JP2009011224 A JP 2009011224A JP 5123221 B2 JP5123221 B2 JP 5123221B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
led chip
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009011224A
Other languages
Japanese (ja)
Other versions
JP2010171138A (en
Inventor
章彦 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009011224A priority Critical patent/JP5123221B2/en
Publication of JP2010171138A publication Critical patent/JP2010171138A/en
Application granted granted Critical
Publication of JP5123221B2 publication Critical patent/JP5123221B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、LEDチップ(発光ダイオードチップ)を備えた発光装置に関するものである。   The present invention relates to a light emitting device including an LED chip (light emitting diode chip).

従来から、GaN系の窒化物半導体材料(例えば、GaN、InGaN、AlGaNなど)を発光層の材料として利用したLEDチップを実装基板にフリップチップ実装してなる発光装置が知られている(例えば、特許文献1)。   2. Description of the Related Art Conventionally, a light emitting device is known in which an LED chip using a GaN-based nitride semiconductor material (for example, GaN, InGaN, AlGaN, etc.) as a light emitting layer material is flip-chip mounted on a mounting substrate (for example, Patent Document 1).

上記特許文献1には、図4に示すように、窒化物発光層15’からの光に対して透明な透明基板10a’の一表面側にn形GaN層からなるn形窒化物半導体層14’と窒化物発光層15’とp形GaN層からなるp形窒化物半導体層16’との積層構造を有するLEDチップ10’と、当該LEDチップ10’がフリップチップ実装された実装基板20’とを備えた発光装置A’が記載されている。   In Patent Document 1, as shown in FIG. 4, an n-type nitride semiconductor layer 14 made of an n-type GaN layer on one surface side of a transparent substrate 10a ′ transparent to light from the nitride light emitting layer 15 ′. LED chip 10 'having a laminated structure of', nitride light emitting layer 15 'and p-type nitride semiconductor layer 16' made of p-type GaN layer, and mounting substrate 20 'on which the LED chip 10' is flip-chip mounted A light-emitting device A ′ comprising:

ここにおいて、LEDチップ10’は、透明基板10a’として結晶成長用基板であるサファイア基板を用いており、透明基板10a’の上記一表面側にバッファ層10b’および光均一化層13’を介してn形窒化物半導体層14’が形成され、n形窒化物半導体層14’における光均一化層13’側とは反対側に窒化物発光層15’が形成され、窒化物発光層15’におけるn形窒化物半導体層14’側とは反対側にp形窒化物半導体層16’が形成されており、p形窒化物半導体層16’における窒化物発光層15’側とは反対側にアノード電極17’が形成され、n形窒化物半導体14’における窒化物発光層15’側の露出表面にカソード電極18’が形成されている。   Here, the LED chip 10 ′ uses a sapphire substrate which is a crystal growth substrate as the transparent substrate 10a ′, and the buffer substrate 10b ′ and the light uniformizing layer 13 ′ are disposed on the one surface side of the transparent substrate 10a ′. An n-type nitride semiconductor layer 14 ′ is formed, and a nitride light emitting layer 15 ′ is formed on the opposite side of the n-type nitride semiconductor layer 14 ′ from the light homogenizing layer 13 ′ side. A p-type nitride semiconductor layer 16 ′ is formed on the opposite side to the n-type nitride semiconductor layer 14 ′ side, and on the opposite side of the p-type nitride semiconductor layer 16 ′ to the nitride light emitting layer 15 ′ side. An anode electrode 17 ′ is formed, and a cathode electrode 18 ′ is formed on the exposed surface of the n-type nitride semiconductor 14 ′ on the nitride light emitting layer 15 ′ side.

また、実装基板20’は、例えば、窒化アルミニウム基板からなる平板状の絶縁性基板20a’の一表面側にLEDチップ10’のアノード電極17’およびカソード電極18’それぞれがバンプ37’,38’を介して電気的に接続される金属層からなる導体パターン(配線パターン)27’,28’が形成されている。   Further, the mounting substrate 20 ′ has, for example, an anode electrode 17 ′ and a cathode electrode 18 ′ of the LED chip 10 ′ with bumps 37 ′ and 38 ′ on one surface side of a flat insulating substrate 20a ′ made of an aluminum nitride substrate. Conductor patterns (wiring patterns) 27 ′ and 28 ′ made of a metal layer electrically connected through the wirings are formed.

なお、上記特許文献1には、結晶成長用基板として、サファイア基板の他に、GaN基板やZnO基板などを用いてもよいことが記載されている。   Note that Patent Document 1 describes that a GaN substrate, a ZnO substrate, or the like may be used as the crystal growth substrate in addition to the sapphire substrate.

特開2007−329463号公報JP 2007-329463 A

ところで、図4に示した構成の発光装置A’は、透明基板10a’の他表面が光取り出し面となるようにLEDチップ10’を実装基板20’にフリップチップ実装したものであり、アノード電極17’が窒化物発光層15’からの光を反射する反射ミラーを兼ねているが、アノード電極17’とp形窒化物半導体層16’とのオーミック抵抗を下げる必要があるためにアノード電極17’の材料が制限され、例えば、PtやNiなどが採用されている。このため、図4に示した構成の発光装置A’では、n形窒化物半導体層の露出表面に比べて大面積のp形窒化物半導体層16’の表面に形成されるアノード電極17’での吸収損失が大きくなり(なお、PtやNiは波長450nmの光に対する反射率が60%以下である)、発光効率が低下してしまう。また、図4に示した構成の発光装置A’において、アノード電極17’のサイズを小さくして複数のアノード電極17’を分散して配置するようにし、実装基板における絶縁性基板20a’の上記一表面上にLEDチップ10’からの光をLEDチップ10’側へ反射する反射膜を形成することも考えられるが、p形GaN層からなるp形窒化物半導体層16’の比抵抗がn形GaN層からなるn形窒化物半導体層14’の比抵抗に比べて高いので、面内で電流が流れる領域が制限され(電流拡散が不十分となり)、発光効率が低下してしまう。また、この種の発光装置A’では、アノード電極17’が正方形状の形状に形成されるのが一般的であるのに対して、バンプ37’の断面形状は円形状であるのが一般的であり、上記反射膜からLEDチップ10’側へ反射された光がアノード電極の露出部位で吸収されてしまう。   By the way, the light emitting device A ′ having the configuration shown in FIG. 4 is obtained by flip-chip mounting the LED chip 10 ′ on the mounting substrate 20 ′ so that the other surface of the transparent substrate 10a ′ becomes a light extraction surface. 17 ′ also serves as a reflection mirror that reflects light from the nitride light emitting layer 15 ′. However, since it is necessary to reduce the ohmic resistance between the anode electrode 17 ′ and the p-type nitride semiconductor layer 16 ′, the anode electrode 17 For example, Pt or Ni is adopted. For this reason, in the light emitting device A ′ configured as shown in FIG. 4, the anode electrode 17 ′ formed on the surface of the p-type nitride semiconductor layer 16 ′ having a larger area than the exposed surface of the n-type nitride semiconductor layer. (Pt and Ni have a reflectance with respect to light having a wavelength of 450 nm of 60% or less), resulting in a decrease in luminous efficiency. Further, in the light emitting device A ′ having the configuration shown in FIG. 4, the size of the anode electrode 17 ′ is reduced so that the plurality of anode electrodes 17 ′ are dispersedly arranged, and the insulating substrate 20a ′ in the mounting substrate is arranged as described above. A reflection film that reflects light from the LED chip 10 ′ toward the LED chip 10 ′ may be formed on one surface, but the specific resistance of the p-type nitride semiconductor layer 16 ′ composed of a p-type GaN layer is n. Since it is higher than the specific resistance of the n-type nitride semiconductor layer 14 ′ composed of the n-type GaN layer, the region where the current flows in the plane is limited (current diffusion becomes insufficient), and the light emission efficiency is lowered. In this type of light emitting device A ′, the anode electrode 17 ′ is generally formed in a square shape, whereas the bump 37 ′ is generally circular in cross section. Thus, the light reflected from the reflective film toward the LED chip 10 ′ side is absorbed by the exposed portion of the anode electrode.

本発明は上記事由に鑑みて為されたものであり、その目的は、発光効率の向上を図れる発光装置を提供することにある。   The present invention has been made in view of the above reasons, and an object of the present invention is to provide a light emitting device capable of improving the light emission efficiency.

請求項1の発明は、LEDチップと、当該LEDチップが実装された実装基板とを備え、LEDチップは、n形窒化物半導体層と窒化物発光層とp形窒化物半導体層との積層構造を有するLED薄膜部と、p形窒化物半導体層における窒化物発光層側とは反対側でp形窒化物半導体層に接合されp形窒化物半導体層よりも平面サイズが大きなn形ZnO基板とを備え、複数の島状のカソード電極がn形窒化物半導体層における窒化物発光層側とは反対側の表面でn形窒化物半導体層に対してオーミック接触となるように形成されるとともに、アノード電極がn形ZnO基板におけるp形窒化物半導体層側でn形ZnO基板に対してオーミック接触となるように形成され、n形ZnO基板よりもLED薄膜部が実装基板に近くなる形で実装基板に実装されてなり、実装基板は、LEDチップのカソード電極およびアノード電極それぞれとバンプを介して接合される導体パターンが形成されるとともに、LEDチップから実装基板側に放射された光をLEDチップ側へ反射する反射膜が形成されてなり、LEDチップの各カソード電極の平面形状は、直径がバンプにおける導体パターンとの円形状接合面の直径以下の円形状に形成されてなることを特徴とする。   The invention of claim 1 includes an LED chip and a mounting substrate on which the LED chip is mounted. The LED chip has a stacked structure of an n-type nitride semiconductor layer, a nitride light-emitting layer, and a p-type nitride semiconductor layer. An n-type ZnO substrate that is bonded to the p-type nitride semiconductor layer on the side opposite to the nitride light emitting layer side of the p-type nitride semiconductor layer and has a larger planar size than the p-type nitride semiconductor layer; A plurality of island-shaped cathode electrodes are formed in ohmic contact with the n-type nitride semiconductor layer on the surface of the n-type nitride semiconductor layer opposite to the nitride light-emitting layer side, The anode electrode is formed so as to be in ohmic contact with the n-type ZnO substrate on the p-type nitride semiconductor layer side of the n-type ZnO substrate, and the LED thin film portion is closer to the mounting substrate than the n-type ZnO substrate. substrate The mounting substrate is formed with a conductor pattern bonded to each of the cathode electrode and the anode electrode of the LED chip via bumps, and light emitted from the LED chip to the mounting substrate side is directed to the LED chip side. A reflecting film is formed, and the planar shape of each cathode electrode of the LED chip is formed in a circular shape whose diameter is equal to or smaller than the diameter of the circular joint surface with the conductor pattern in the bump.

この発明によれば、n形窒化物半導体層がp形窒化物半導体層よりもn形ZnO基板から遠い側に位置し、複数の島状のカソード電極がn形窒化物半導体層における窒化物発光層側とは反対側の表面でn形窒化物半導体層に対してオーミック接触となるように形成されるとともに、アノード電極がn形ZnO基板におけるp形窒化物半導体層側でn形ZnO基板に対してオーミック接触となるように形成されているので、窒化物発光層からn形窒化物半導体層側へ放射された光のカソード電極による吸収損失を抑制でき、しかも、実装基板に、LEDチップから実装基板側に放射された光をLEDチップ側へ反射する反射膜が形成され、LEDチップの各カソード電極の平面形状は、直径がバンプにおける導体パターンとの円形状接合面の直径以下の円形状に形成されているので、実装基板の反射膜からLEDチップ側へ反射された光が各カソード電極に吸収されるのを抑制でき、発光効率の向上を図れる。   According to the present invention, the n-type nitride semiconductor layer is located on the side farther from the n-type ZnO substrate than the p-type nitride semiconductor layer, and the plurality of island-shaped cathode electrodes emit nitride light in the n-type nitride semiconductor layer. The surface opposite to the layer side is formed so as to be in ohmic contact with the n-type nitride semiconductor layer, and the anode electrode is formed on the n-type ZnO substrate on the p-type nitride semiconductor layer side of the n-type ZnO substrate. Since it is formed so as to be in ohmic contact, absorption loss due to the cathode electrode of light emitted from the nitride light emitting layer to the n-type nitride semiconductor layer side can be suppressed, and the mounting substrate can be connected to the LED chip. A reflective film that reflects the light emitted to the mounting substrate side to the LED chip side is formed, and the planar shape of each cathode electrode of the LED chip is a direct diameter of the circular joint surface with the conductor pattern in the bump. Because it is formed following a circular shape, it can suppress the light reflected from the reflective film to the LED chip side of the mounting substrate is absorbed to the cathode electrodes, thereby improving the luminous efficiency.

請求項2の発明は、請求項1の発明において、前記LEDチップは、前記n形ZnO基板が、前記LED薄膜部側の表面を底面とする六角錘状に形成されてなることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, the LED chip is characterized in that the n-type ZnO substrate is formed in a hexagonal pyramid shape with the surface on the LED thin film portion side as a bottom surface. .

この発明によれば、前記LEDチップの前記n形ZnO基板が六角錘状に形成されているので、前記n形ZnO基板が平板状に形成されている場合に比べて光取り出し効率を高めることができる。   According to the present invention, since the n-type ZnO substrate of the LED chip is formed in a hexagonal pyramid shape, the light extraction efficiency can be improved as compared with the case where the n-type ZnO substrate is formed in a flat plate shape. it can.

請求項3の発明は、請求項1または請求項2の発明において、前記各カソード電極は、前記n形窒化物半導体層の前記表面における単位格子が正三角形の仮想的な2次元三角格子の各格子点に対応する各部位に配置されてなることを特徴とする。   According to a third aspect of the present invention, in the first or second aspect of the present invention, each of the cathode electrodes is a virtual two-dimensional triangular lattice in which the unit lattice on the surface of the n-type nitride semiconductor layer is an equilateral triangle. It is arranged at each part corresponding to a lattice point.

この発明によれば、隣り合う前記カソード電極間の距離を等しくすることができ、前記n形窒化物半導体層の電流密度の均一性を高めることができ、発光効率のより一層の向上を図れる。   According to the present invention, the distance between the adjacent cathode electrodes can be made equal, the uniformity of the current density of the n-type nitride semiconductor layer can be improved, and the luminous efficiency can be further improved.

請求項1の発明では、窒化物発光層から実装基板側へ放射された光のカソード電極による吸収損失を抑制でき、しかも、実装基板の反射膜からLEDチップ側へ反射された光が各カソード電極に吸収されるのを抑制でき、発光効率の向上を図れるという効果がある。   According to the first aspect of the present invention, absorption loss due to the cathode electrode of light emitted from the nitride light emitting layer to the mounting substrate side can be suppressed, and light reflected from the reflective film of the mounting substrate to the LED chip side can be reduced. Can be prevented from being absorbed and the luminous efficiency can be improved.

実施形態を示し、(a)は発光装置の概略断面図、(b)はLEDチップの概略下面図、(c)は発光装置の要部概略断面図である。1A is a schematic cross-sectional view of a light-emitting device, FIG. 2B is a schematic bottom view of an LED chip, and FIG. 同上の発光装置および比較例のシミュレーションによる特性説明図である。It is characteristic explanatory drawing by simulation of a light-emitting device same as the above and a comparative example. 同上のLEDチップの他の構成例を示す概略下面図である。It is a schematic bottom view which shows the other structural example of an LED chip same as the above. 従来例を示す発光装置の概略断面図である。It is a schematic sectional drawing of the light-emitting device which shows a prior art example.

本実施形態の発光装置Aは、図1(a)に示すように、LEDチップ10と、当該LEDチップ10が実装された実装基板20とを備えている。   As shown in FIG. 1A, the light emitting device A of the present embodiment includes an LED chip 10 and a mounting substrate 20 on which the LED chip 10 is mounted.

LEDチップ10は、青色光を放射するGaN系の青色LEDチップであり、それぞれ窒化物半導体材料により形成されたn形窒化物半導体層14と窒化物発光層15とp形窒化物半導体層16との積層構造を有するLED薄膜部12と、p形窒化物半導体層16における窒化物発光層15側とは反対側でp形窒化物半導体層16に接合されp形窒化物半導体層16よりも平面サイズが大きなn形ZnO基板11とを備えている。   The LED chip 10 is a GaN-based blue LED chip that emits blue light, and includes an n-type nitride semiconductor layer 14, a nitride light-emitting layer 15, and a p-type nitride semiconductor layer 16 each formed of a nitride semiconductor material. The LED thin film portion 12 having the laminated structure of FIG. 5 and the p-type nitride semiconductor layer 16 which is bonded to the p-type nitride semiconductor layer 16 on the side opposite to the nitride light emitting layer 15 side and is more planar than the p-type nitride semiconductor layer 16. And an n-type ZnO substrate 11 having a large size.

また、LEDチップ10は、LED薄膜部12の平面視形状をn形ZnO基板11におけるLED薄膜部12側の表面である一表面11aよりもやや小さな形状に形成してあり、複数の島状のカソード電極18がn形窒化物半導体層14における窒化物発光層15側とは反対側の表面でn形窒化物半導体層14に対してオーミック接触となるように形成されるとともに、複数の島状のアノード電極17がn形ZnO基板11におけるp形窒化物半導体層16側でp形窒化物半導体層16が接合されていない部位でn形ZnO基板11に対してオーミック接触となるように形成されている。しかして、LEDチップ10は、n形窒化物半導体層14と窒化物発光層15とp形窒化物半導体層16との平面サイズを同じにすることができる。なお、LED薄膜部12は、後述のように当該LED薄膜部12にn形ZnO基板11の基礎となるn形ZnOウェハを接合する前に、一表面が(0001)面であるサファイアウェハの上記一表面側に有機金属気相成長法(MOVPE法)のようなエピタキシャル成長技術を利用して成膜している。ここで、LED薄膜部12のエピタキシャル成長方法は、MOVPE法に限定するものではなく、例えば、ハイドライド気相成長法(HVPE法)や、分子線エピタキシー法(MBE法)などを採用してもよい。   In addition, the LED chip 10 is formed such that the shape of the LED thin film portion 12 in plan view is slightly smaller than the one surface 11a that is the surface of the n-type ZnO substrate 11 on the LED thin film portion 12 side. The cathode electrode 18 is formed so as to be in ohmic contact with the n-type nitride semiconductor layer 14 on the surface of the n-type nitride semiconductor layer 14 opposite to the nitride light emitting layer 15 side, and has a plurality of island shapes. The anode electrode 17 is formed to be in ohmic contact with the n-type ZnO substrate 11 at a portion where the p-type nitride semiconductor layer 16 is not bonded to the p-type nitride semiconductor layer 16 side of the n-type ZnO substrate 11. ing. Thus, in the LED chip 10, the n-type nitride semiconductor layer 14, the nitride light emitting layer 15, and the p-type nitride semiconductor layer 16 can have the same planar size. The LED thin film portion 12 is a sapphire wafer whose one surface is a (0001) surface before bonding the n-type ZnO wafer serving as the basis of the n-type ZnO substrate 11 to the LED thin film portion 12 as described later. A film is formed on one surface side using an epitaxial growth technique such as metal organic chemical vapor deposition (MOVPE). Here, the epitaxial growth method of the LED thin film portion 12 is not limited to the MOVPE method, and for example, a hydride vapor phase growth method (HVPE method), a molecular beam epitaxy method (MBE method), or the like may be employed.

上述のLEDチップ10のLED薄膜部12は、n形窒化物半導体層14をn形GaN層により構成し、窒化物発光層15をInGaN層により構成し、p形窒化物半導体層16を窒化物発光層15側のp形AlGaN層と当該p形AlGaN層における窒化物発光層15側とは反対側のp形GaN層とで構成してあるが、LED薄膜部12の積層構造は特に限定するものではなく、窒化物発光層15は単層構造に限らず、多重量子井戸構造ないし単一量子井戸構造でもよい。   In the LED thin film portion 12 of the LED chip 10 described above, the n-type nitride semiconductor layer 14 is composed of an n-type GaN layer, the nitride light-emitting layer 15 is composed of an InGaN layer, and the p-type nitride semiconductor layer 16 is nitrided. The p-type AlGaN layer on the light emitting layer 15 side and the p-type GaN layer on the opposite side to the nitride light emitting layer 15 side in the p-type AlGaN layer are configured, but the stacked structure of the LED thin film portion 12 is particularly limited. The nitride light emitting layer 15 is not limited to a single layer structure, and may be a multiple quantum well structure or a single quantum well structure.

また、LEDチップ10は、n形ZnO基板11が、LED薄膜部12側の上記一表面11aを底面とする六角錘状の形状に形成されるとともに、LED薄膜部12がn形ZnO基板11の上記一表面11aよりもやや小さな正六角形状の形状に形成されている。なお、n形ZnO基板11は、ドーピングではなく酸素空孔もしくは亜鉛の格子間原子欠陥によりn形の導電形を示すものを用いてもよいが、ドーピングによって導電形をn形とし且つ導電率を制御したもの、例えば、GaドープZnO基板(GZO基板)や、AlドープZnO基板(AZO基板)を用いる方が、アノード電極5とのオーミック接触の接触抵抗を低減するうえでより好ましい。   In the LED chip 10, the n-type ZnO substrate 11 is formed in a hexagonal pyramid shape with the one surface 11 a on the LED thin film portion 12 side as a bottom surface, and the LED thin film portion 12 is formed of the n-type ZnO substrate 11. It is formed in a regular hexagonal shape that is slightly smaller than the one surface 11a. The n-type ZnO substrate 11 may be of an n-type conductivity type due to oxygen vacancies or zinc interstitial defects instead of doping, but the conductivity type is changed to n-type by doping and the conductivity is increased. A controlled substrate, for example, a Ga-doped ZnO substrate (GZO substrate) or an Al-doped ZnO substrate (AZO substrate) is more preferable in terms of reducing the ohmic contact resistance with the anode electrode 5.

また、上述のアノード電極17およびカソード電極18は、Ti膜とAl膜とAu膜との積層膜により構成してあり、いずれも最表面側がAu膜により構成されている。ここで、アノード電極17およびカソード電極18とは、Ti膜の膜厚を10nm、Al膜の膜厚を50nm、Au膜の膜厚を500nmにそれぞれ設定してあるが、これらの数値は一例であって特に限定するものではない。いずれにしても、本実施形態におけるLEDチップ10では、アノード電極17とカソード電極18とが同一の金属材料により形成され、同一の電極構造を有しており、アノード電極17およびカソード電極18それぞれを構成する積層膜において厚み方向で重なる膜同士の密着性を高めることができるとともに、n形ZnO基板11およびn形窒化物半導体層14に対する密着性を高めることができる。ここにおいて、本実施形態では、アノード電極17とカソード電極18とを電子ビーム蒸着法(EB蒸着法)により同時に形成している。   Further, the anode electrode 17 and the cathode electrode 18 described above are constituted by a laminated film of a Ti film, an Al film, and an Au film, and the outermost surface side of each is constituted by an Au film. Here, the anode electrode 17 and the cathode electrode 18 are set such that the film thickness of the Ti film is 10 nm, the film thickness of the Al film is 50 nm, and the film thickness of the Au film is 500 nm. There is no particular limitation. In any case, in the LED chip 10 in this embodiment, the anode electrode 17 and the cathode electrode 18 are formed of the same metal material and have the same electrode structure. In the laminated film to be formed, the adhesion between the films overlapping in the thickness direction can be enhanced, and the adhesion to the n-type ZnO substrate 11 and the n-type nitride semiconductor layer 14 can be enhanced. Here, in this embodiment, the anode electrode 17 and the cathode electrode 18 are simultaneously formed by the electron beam evaporation method (EB evaporation method).

ところで、本実施形態におけるLEDチップ10では、アノード電極17およびカソード電極18として、上述のようにTi膜とAl膜とAu膜との積層膜を採用することにより、それぞれn形ZnO基板11、n形窒化物半導体層14に対して良好なオーミック接触(低オーミック抵抗のオーミック接触)を得ることができるが、上記積層膜に限らず、Ti膜とAu膜との積層膜、Al膜とAu膜との積層膜、Ti膜とAl膜とNi膜とAu膜との積層膜の群から選択される1つの積層膜により構成してもよく、いずれの構成でも、アノード電極17およびカソード電極18の最表面側がAu膜となるので、アノード電極17およびカソード電極18の酸化を防止することができるとともに、実装基板20にAuバンプからなるバンプ37,38を利用して実装する際にバンプ37,38との接合信頼性を高めることができる。なお、本実施形態におけるLEDチップ10は、n形窒化物半導体層14における窒化物発光層15側とは反対側の表面に光の進行方向を変える光進行方向変更用の微細凹凸構造が形成されており、n形ZnO基板11とp形窒化物半導体層16との界面での全反射を抑制できて窒化物発光層15で発生した光を効率良くZnO基板に導入できるようになって、光取り出し効率が向上し、結果的に発光効率が向上する。ここで、上記微細凹凸構造は、n形窒化物半導体層22の表面においてカソード電極18の形成部位以外の部位に形成されている。   By the way, in the LED chip 10 in this embodiment, the laminated film of Ti film, Al film, and Au film is used as the anode electrode 17 and the cathode electrode 18 as described above, so that the n-type ZnO substrate 11, n Good ohmic contact (low ohmic resistance ohmic contact) can be obtained with respect to the nitride semiconductor layer 14, but not limited to the above laminated film, a laminated film of a Ti film and an Au film, an Al film and an Au film Or a single laminated film selected from the group of laminated films of a Ti film, an Al film, a Ni film, and an Au film. Since the outermost surface side is an Au film, oxidation of the anode electrode 17 and the cathode electrode 18 can be prevented, and a bump 37 made of Au bumps on the mounting substrate 20. 38 can improve the reliability of the bonding between the bumps 37 and 38 when mounting utilized. In the LED chip 10 according to the present embodiment, a fine concavo-convex structure for changing the light traveling direction that changes the light traveling direction is formed on the surface of the n-type nitride semiconductor layer 14 opposite to the nitride light emitting layer 15 side. The total reflection at the interface between the n-type ZnO substrate 11 and the p-type nitride semiconductor layer 16 can be suppressed, and the light generated in the nitride light emitting layer 15 can be efficiently introduced into the ZnO substrate. The extraction efficiency is improved, and as a result, the light emission efficiency is improved. Here, the fine concavo-convex structure is formed on the surface of the n-type nitride semiconductor layer 22 at a part other than the part where the cathode electrode 18 is formed.

上述のLEDチップ10の製造にあたっては、上記一表面が(0001)面であるサファイアウェハの上記一表面側に上記積層構造を有するLED薄膜部12をエピタキシャル成長法(例えば、MOVPE法など)により成長し、その後、LED薄膜部12を正六角形状の形状にパターニングし、続いて、LED薄膜部12をn形ZnO基板11の基礎となるn形ZnOウェハに接合してから、サファイアウェハを所謂レーザリフトオフ法などにより除去し、続いて、n形窒化物半導体層14の上記表面に上記微細凹凸構造を形成する微細凹凸構造形成工程を行い、その後、アノード電極17およびカソード電極18を形成し、続いて、塩酸系のエッチング液(例えば、塩酸水溶液など)を用いてエッチング速度の結晶方位依存性を利用した異方性エッチングを行うことによりn形ZnOウェハの一部からなる六角錘状のn形ZnO基板11を形成している。なお、n形ZnOウェハとしては、水熱合成法を利用して製造したものを用いている。六角錘状のn形Zn基板11の高さは、n形ZnOウェハの厚さで規定することができ、本実施形態では、n形ZnOウェハとして厚さが500μmのものを用いているので、n形ZnO基板11の高さは500μmとなっているが、n形ZnOウェハの厚さは特に限定するものではない。また、六角錘状のn形ZnO基板11の上記一表面11aに対する各斜面11bそれぞれの傾斜角は、n形ZnOウェハの結晶軸方向で規定され、n形ZnOウェハにおいてn形ZnO基板11の上記一表面11aとなるZn極性面である(0001)面とは反対側のO極性面である(000−1)面に適宜パターニングされたマスクを設けてn形ZnOウェハをO極性面側から異方性エッチングすることにより六角錘状のn形ZnO基板11を形成しているので、上記一表面11aに対する各斜面11bそれぞれの傾斜角が60°となっている。   In manufacturing the LED chip 10 described above, the LED thin film portion 12 having the laminated structure is grown on the one surface side of the sapphire wafer whose one surface is the (0001) plane by an epitaxial growth method (for example, MOVPE method). Thereafter, the LED thin film portion 12 is patterned into a regular hexagonal shape, and then the LED thin film portion 12 is bonded to the n-type ZnO wafer serving as the basis of the n-type ZnO substrate 11, and the sapphire wafer is so-called laser lift-off. Then, a fine concavo-convex structure forming step for forming the fine concavo-convex structure on the surface of the n-type nitride semiconductor layer 14 is performed, and thereafter an anode electrode 17 and a cathode electrode 18 are formed. Utilizing the crystal orientation dependence of the etching rate using a hydrochloric acid-based etching solution (for example, hydrochloric acid aqueous solution) Forming a n-type ZnO substrate 11 of hexagonal Tsumujo consisting part of n-type ZnO wafer by performing anisotropic etching. In addition, as an n-type ZnO wafer, what was manufactured using the hydrothermal synthesis method is used. The height of the hexagonal pyramidal n-type Zn substrate 11 can be defined by the thickness of the n-type ZnO wafer. In this embodiment, the n-type ZnO wafer having a thickness of 500 μm is used. Although the height of the n-type ZnO substrate 11 is 500 μm, the thickness of the n-type ZnO wafer is not particularly limited. The inclination angle of each inclined surface 11b with respect to the one surface 11a of the hexagonal pyramidal n-type ZnO substrate 11 is defined by the crystal axis direction of the n-type ZnO wafer. An appropriately patterned mask is provided on the (000-1) plane which is the O polar plane opposite to the (0001) plane which is the Zn polar plane to be the one surface 11a, so that the n-type ZnO wafer is different from the O polar plane side. Since the hexagonal pyramidal n-type ZnO substrate 11 is formed by isotropic etching, the inclination angle of each inclined surface 11b with respect to the one surface 11a is 60 °.

以上説明したLEDチップ10では、アノード電極17とカソード電極18との間に順方向バイアス電圧を印加することにより、トンネル電流注入によりアノード電極17からp形窒化物半導体層16へホールが注入されるとともに、カソード電極18からn形窒化物半導体層14へ電子が注入され、窒化物発光層15に注入された電子とホールとが再結合することで発光し、n形ZnO基板11の各斜面11bおよびLED薄膜部12におけるn形窒化物半導体層14のn形ZnO基板11側とは反対側の上記表面から光が放射される。なお、波長が450nmの光に対するZnOの屈折率は2.1、GaNの屈折率は2.4である。   In the LED chip 10 described above, by applying a forward bias voltage between the anode electrode 17 and the cathode electrode 18, holes are injected from the anode electrode 17 into the p-type nitride semiconductor layer 16 by tunnel current injection. At the same time, electrons are injected from the cathode electrode 18 into the n-type nitride semiconductor layer 14, and the electrons and holes injected into the nitride light-emitting layer 15 recombine to emit light, and each inclined surface 11 b of the n-type ZnO substrate 11. And light is radiated | emitted from the said surface on the opposite side to the n-type ZnO board | substrate 11 side of the n-type nitride semiconductor layer 14 in the LED thin film part 12. FIG. Note that the refractive index of ZnO for light having a wavelength of 450 nm is 2.1, and the refractive index of GaN is 2.4.

ところで、上述のLEDチップ10は、n形ZnO基板11よりもLED薄膜部12が実装基板20に近くなる形で実装基板20に実装されている。   By the way, the LED chip 10 described above is mounted on the mounting substrate 20 such that the LED thin film portion 12 is closer to the mounting substrate 20 than the n-type ZnO substrate 11.

ここにおいて、実装基板20は、電気絶縁性を有し且つ熱伝導率の高い窒化アルミニウム基板からなる平板状の絶縁性基板20aの一表面側に、LEDチップ10のアノード電極17およびカソード電極18それぞれと上述のバンプ37,38を介して接合される導体パターン27,28が形成されるとともに、LEDチップ10から実装基板20側に放射された光をLEDチップ10側へ反射する反射膜25が形成されている。なお、実装基板20の平面視形状は、矩形状(本実施形態では、正方形状)となっているが、正方形状に限らず、例えば、長方形状、円形状、六角形状でもよい。   Here, the mounting substrate 20 has an anode electrode 17 and a cathode electrode 18 of the LED chip 10 on one surface side of a flat insulating substrate 20a made of an aluminum nitride substrate having electrical insulation and high thermal conductivity, respectively. And the conductive patterns 27 and 28 joined via the bumps 37 and 38 are formed, and the reflection film 25 that reflects the light emitted from the LED chip 10 to the mounting substrate 20 side to the LED chip 10 side is formed. Has been. In addition, although the planar view shape of the mounting board | substrate 20 is a rectangular shape (this embodiment square shape), it is not restricted to a square shape, For example, a rectangular shape, circular shape, and hexagon shape may be sufficient.

実装基板20の絶縁性基板20aは、LEDチップ10で発生した熱を伝熱させる伝熱板を兼ねたものであり、ガラスエポキシ樹脂基板などの有機系基板に比べて熱伝導率の高いものであればよく、窒化アルミニウム基板に限らず、例えば、アルミナ基板や、ホーロー基板、表面にシリコン酸化膜が形成されたシリコン基板などを採用してもよい。   The insulating substrate 20a of the mounting substrate 20 also serves as a heat transfer plate for transferring heat generated in the LED chip 10, and has a higher thermal conductivity than an organic substrate such as a glass epoxy resin substrate. The substrate is not limited to the aluminum nitride substrate, and for example, an alumina substrate, a hollow substrate, a silicon substrate having a silicon oxide film formed on the surface, or the like may be employed.

また、導体パターン27,28は、Cu膜とNi膜とAu膜との積層膜により構成され、最上層がAu膜となっている。また、光反射膜25は、Ni膜とAg膜との積層膜により構成してあるが、例えば、Ni膜とAl膜との積層膜により構成してもよい。ここで、光反射膜25は、少なくとも最表面側の部位がLEDチップ10から放射される光に対する反射率がAuに比べて高い材料であるAgやAlなどにより構成されていればよい。   The conductor patterns 27 and 28 are composed of a laminated film of a Cu film, a Ni film, and an Au film, and the uppermost layer is an Au film. The light reflecting film 25 is composed of a laminated film of a Ni film and an Ag film, but may be composed of a laminated film of a Ni film and an Al film, for example. Here, the light reflecting film 25 may be made of Ag, Al, or the like, which is a material having a reflectance higher than that of Au at least on the outermost side portion of the light emitted from the LED chip 10.

また、上述の各バンプ37,38は、材料としてAuを採用しており、実装基板20の各導体パターン27,28の表面上にスタッドバンプ法(ボールバンプ法とも呼ばれている)により形成されたスタッドバンプにより構成されている。   The bumps 37 and 38 described above employ Au as a material, and are formed on the surfaces of the conductor patterns 27 and 28 of the mounting substrate 20 by a stud bump method (also called a ball bump method). It is composed of a stud bump.

ここにおいて、LEDチップ10の各カソード電極18の平面形状は、図1(b),(c)に示すように、直径L2がバンプ38における導体パターン28との円形状接合面の直径L1(例えば、70〜100μm程度)と同じ円形状に形成されている。ここで、各カソード電極18の直径L2は、上記円形状接合面の直径L1以下であればよい。なお、LEDチップ10の実装時には±5μm程度のアライメント精度で位置合わせして超音波で荷重を印加するが、上述のようにバンプ38としてスタッドバンプを採用する場合、バンプ38におけるカソード電極18との円形状接合面の直径は導体パターン28との円形状接合面の直径L1よりも小さくなる。また、アノード電極17の平面形状についても、カソード電極18と同様の円形状とすればよい。また、アノード電極17およびカソード電極18それぞれの個数は特に限定するものではないが、LEDチップ10で発生した熱を効率良く放熱させる観点からは数が多いほうが好ましい。また、バンプ37,38は、めっき法により形成されたバンプ(所謂めっきバンプ)でもよい。   Here, as shown in FIGS. 1B and 1C, the planar shape of each cathode electrode 18 of the LED chip 10 is such that the diameter L2 is a diameter L1 of a circular joint surface with the conductor pattern 28 in the bump 38 (for example, , About 70 to 100 μm). Here, the diameter L2 of each cathode electrode 18 may be equal to or smaller than the diameter L1 of the circular joint surface. When the LED chip 10 is mounted, it is aligned with an alignment accuracy of about ± 5 μm and a load is applied with ultrasonic waves. However, when a stud bump is employed as the bump 38 as described above, The diameter of the circular bonding surface is smaller than the diameter L1 of the circular bonding surface with the conductor pattern 28. Further, the planar shape of the anode electrode 17 may be the same circular shape as that of the cathode electrode 18. Further, the number of each of the anode electrode 17 and the cathode electrode 18 is not particularly limited, but a larger number is preferable from the viewpoint of efficiently dissipating heat generated in the LED chip 10. The bumps 37 and 38 may be bumps formed by plating (so-called plating bumps).

以上説明した本実施形態の発光装置Aによれば、n形窒化物半導体層14がp形窒化物半導体層16よりもn形ZnO基板11から遠い側に位置し、複数の島状のカソード電極18がn形窒化物半導体層14における窒化物発光層15側とは反対側の上記表面でn形窒化物半導体層14に対してオーミック接触となるように形成されるとともに、アノード電極17がn形ZnO基板11におけるp形窒化物半導体層16側でn形ZnO基板11に対してオーミック接触となるように形成されているので、窒化物発光層15からn形窒化物半導体層14側へ放射された光のカソード電極18による吸収損失を抑制でき、しかも、実装基板20に、LEDチップ10から実装基板20側に放射された光をLEDチップ10側へ反射する反射膜25が形成され、LEDチップ10の各カソード電極18の平面形状は、直径L2がバンプ38における導体パターン28との円形状接合面の直径L1以下の円形状に形成されているので、実装基板20の反射膜25からLEDチップ10側へ反射された光が各カソード電極17に吸収されるのを抑制でき、発光効率の向上を図れる。なお、図1(a)中の矢印は、LEDチップ10から実装基板20側へ放射された光の進行経路を示している。   According to the light emitting device A of the present embodiment described above, the n-type nitride semiconductor layer 14 is located on the side farther from the n-type ZnO substrate 11 than the p-type nitride semiconductor layer 16, and a plurality of island-shaped cathode electrodes 18 is formed in ohmic contact with the n-type nitride semiconductor layer 14 on the surface of the n-type nitride semiconductor layer 14 opposite to the nitride light-emitting layer 15 side, and the anode 17 Since the n-type ZnO substrate 11 is formed to be in ohmic contact with the n-type ZnO substrate 11 on the p-type nitride semiconductor layer 16 side of the n-type ZnO substrate 11, radiation is emitted from the nitride light emitting layer 15 to the n-type nitride semiconductor layer 14 side. The reflective film 25 that can suppress the absorption loss of the emitted light by the cathode electrode 18 and reflects the light emitted from the LED chip 10 to the mounting substrate 20 side toward the mounting substrate 20 on the LED chip 10 side. The planar shape of each cathode electrode 18 of the LED chip 10 is formed in a circular shape having a diameter L2 that is equal to or smaller than the diameter L1 of the circular bonding surface with the conductor pattern 28 in the bump 38. Light reflected from the film 25 to the LED chip 10 side can be suppressed from being absorbed by each cathode electrode 17, and light emission efficiency can be improved. In addition, the arrow in Fig.1 (a) has shown the advancing path | route of the light radiated | emitted from the LED chip 10 to the mounting substrate 20 side.

ここで、図1に示す構成を有する実施例の発光装置において、直径L2=直径L1としてバンプ37の側面の反射率を40%とした上でカソード電極18の反射率を90%として実装基板20の表面の反射率を種々変化させた場合の光取り出し効率についてシミュレーションした結果を図2の「イ」に示し、実施例の発光装置のカソード電極18をn形窒化物半導体層14における窒化物発光層15側とは反対側の表面の全面にカソード電極18を形成するようにした比較例1の発光装置において、カソード電極18の反射率を種々変化させた場合の光取り出し効率についてシミュレーションした結果を図2の「ロ」に示し、Si基板の一表面側に上記実施例のLED薄膜部12と同様のLED薄膜部が接合された比較例2の発光装置において、LED薄膜部とSi基板との間に介在する接合膜の反射率を種々変化させた場合の光取り出し効率についてシミュレーションした結果を図2の「ハ」に示す。ここにおいて、反射率を100%にするのは無理であり、実施例の発光装置におけるカソード電極18の反射率は90%程度であるから、実施例と比較例1,2とを同じ90%の反射率で比較すると、実施例の方が比較例1,2に比べて光取り出し効率を大幅に向上できることが分かる。   Here, in the light emitting device of the embodiment having the configuration shown in FIG. 1, the mounting substrate 20 has the diameter L2 = the diameter L1 and the reflectance of the side surface of the bump 37 is 40%, and the reflectance of the cathode electrode 18 is 90%. FIG. 2A shows the result of a simulation of the light extraction efficiency when the reflectance of the surface of the substrate is variously changed. The cathode electrode 18 of the light emitting device of the example is nitride-emitted in the n-type nitride semiconductor layer 14. In the light emitting device of Comparative Example 1 in which the cathode electrode 18 is formed on the entire surface on the opposite side to the layer 15 side, the simulation result of the light extraction efficiency when the reflectance of the cathode electrode 18 is variously changed is shown. In the light emitting device of Comparative Example 2 shown in “B” of FIG. 2, an LED thin film portion similar to the LED thin film portion 12 of the above example is bonded to one surface side of the Si substrate. Shows the result of simulation of the light extraction efficiency in the case where the reflectance was varied in the bonding film interposed between the LED thin film portion and the Si substrate to "C" in FIG. 2. Here, it is impossible to set the reflectance to 100%. Since the reflectance of the cathode electrode 18 in the light emitting device of the example is about 90%, the example and the comparative examples 1 and 2 have the same 90%. Comparing by reflectance, it can be seen that the light extraction efficiency can be significantly improved in the example compared to Comparative Examples 1 and 2.

また、本実施形態の発光装置Aによれば、LEDチップ10のn形ZnO基板11が六角錘状に形成されているので、n形ZnO基板11が平板状に形成されている場合に比べて光取り出し効率を高めることができる。ただし、n形ZnO基板11を平板状の形状としてもよい。   Further, according to the light emitting device A of the present embodiment, since the n-type ZnO substrate 11 of the LED chip 10 is formed in a hexagonal pyramid shape, compared to the case where the n-type ZnO substrate 11 is formed in a flat plate shape. Light extraction efficiency can be increased. However, the n-type ZnO substrate 11 may have a flat plate shape.

なお、LEDチップ10と実装基板20との間の隙間に透光性樹脂(例えば、シリコーン樹脂、エポキシ樹脂など)からなるアンダーフィル部を設けてもよく、この場合には、LEDチップ10のアノード電極17およびカソード電極18と実装基板20の導体パターン27,28との接続信頼性を高めることができる。   Note that an underfill portion made of a translucent resin (for example, a silicone resin, an epoxy resin, etc.) may be provided in the gap between the LED chip 10 and the mounting substrate 20, and in this case, the anode of the LED chip 10 The connection reliability between the electrode 17 and the cathode electrode 18 and the conductor patterns 27 and 28 of the mounting substrate 20 can be improved.

ところで、図1(b)に示すように、LEDチップ10の各カソード電極18は、n形窒化物半導体層14の上記表面における単位格子が正方形の仮想的な2次元正方格子の各格子点に対応する各部位に配置されているが、図3中に示すように、n形窒化物半導体層14の上記表面における単位格子が正三角形の仮想的な2次元三角格子(図3中に一点鎖線で示してある)の各格子点に対応する各部位に配置されるようにすれば、隣り合うカソード電極18間の距離を等しくすることができ、n形窒化物半導体層14の電流密度の均一性を高めることができ、発光効率のより一層の向上を図れる。   By the way, as shown in FIG. 1B, each cathode electrode 18 of the LED chip 10 is placed at each lattice point of a virtual two-dimensional square lattice in which the unit lattice on the surface of the n-type nitride semiconductor layer 14 is a square. As shown in FIG. 3, the unit cell on the surface of the n-type nitride semiconductor layer 14 is an equilateral triangular virtual two-dimensional triangular lattice (the one-dot chain line in FIG. 3). The distance between adjacent cathode electrodes 18 can be made equal, and the current density of the n-type nitride semiconductor layer 14 is uniform. The light emission efficiency can be further improved.

また、上述の実施形態では、LEDチップ10の発光色を青色光としてあるが、LEDチップ10の発光色は青色光に限らず、緑色光、赤色光、紫色光、紫外光などでもよい。   In the above-described embodiment, the light emission color of the LED chip 10 is blue light, but the light emission color of the LED chip 10 is not limited to blue light, and may be green light, red light, purple light, ultraviolet light, or the like.

また、上述の発光装置Aにおいて、LEDチップ10から放射される光によって励起されてLEDチップ10よりも長波長の光を放射する蛍光体を含有した透光性材料により形成され実装基板20との間にLEDチップ10を囲む形で実装基板20に固着されるドーム状の色変換部材(図示せず)を設けるようにしてもよい。この場合の上記色変換部材の材料として用いる透光性材料として、例えば、シリコーン樹脂を用いればよいが、シリコーン樹脂に限らず、例えば、アクリル樹脂、ガラス、有機成分と無機成分とがnmレベルもしくは分子レベルで混合、結合した有機・無機ハイブリッド材料などを採用してもよく、ガラスを採用すれば、シリコーン樹脂を採用している場合に比べて、上記色変換部材の熱伝導性が向上するので、蛍光体の温度上昇をより抑制できて光束を向上させることができ、しかも、水蒸気やNOなど対するガスバリア性や耐透湿性が向上するとともに、蛍光体の吸湿劣化を抑制でき、信頼性および耐久性が向上する。また、上記色変換部材の材料として用いる透光性材料に混合する蛍光体として黄色蛍光体を採用しているが、黄色蛍光体に限らず、例えば、赤色蛍光体と緑色蛍光体とを混合しても白色光を得ることができる。 Further, in the light emitting device A described above, the light emitting device A is formed of a translucent material containing a phosphor that is excited by light emitted from the LED chip 10 and emits light having a longer wavelength than the LED chip 10. A dome-shaped color conversion member (not shown) that is fixed to the mounting substrate 20 so as to surround the LED chip 10 may be provided therebetween. As a translucent material used as the material of the color conversion member in this case, for example, a silicone resin may be used, but not limited to a silicone resin, for example, an acrylic resin, glass, an organic component and an inorganic component are on the nm level or Organic / inorganic hybrid materials mixed and bonded at the molecular level may be used. If glass is used, the thermal conductivity of the color conversion member will be improved compared to the case of using a silicone resin. , it is possible to improve the luminous flux can more suppress the temperature rise of the phosphor, moreover, with improved gas barrier properties and moisture impermeability against water vapor and NO x, can suppress moisture absorption deterioration of the phosphor, the reliability and Durability is improved. In addition, a yellow phosphor is adopted as a phosphor to be mixed with a light-transmitting material used as the material of the color conversion member. However, the phosphor is not limited to the yellow phosphor, and for example, a red phosphor and a green phosphor are mixed. Even white light can be obtained.

10 LEDチップ
11 n形ZnO基板
12 LED薄膜部
14 n形窒化物半導体層
15 窒化物発光層
16 p形窒化物半導体層
17 アノード電極
18 カソード電極
20 実装基板
25 反射膜
27 導体パターン
28 導体パターン
37 バンプ
38 バンプ
A 発光装置
L1 直径
L2 直径
DESCRIPTION OF SYMBOLS 10 LED chip 11 n-type ZnO substrate 12 LED thin film part 14 n-type nitride semiconductor layer 15 Nitride light emitting layer 16 p-type nitride semiconductor layer 17 Anode electrode 18 Cathode electrode 20 Mounting substrate 25 Reflective film 27 Conductive pattern 28 Conductive pattern 37 Bump 38 Bump A Light emitting device L1 diameter L2 diameter

Claims (3)

LEDチップと、当該LEDチップが実装された実装基板とを備え、LEDチップは、n形窒化物半導体層と窒化物発光層とp形窒化物半導体層との積層構造を有するLED薄膜部と、p形窒化物半導体層における窒化物発光層側とは反対側でp形窒化物半導体層に接合されp形窒化物半導体層よりも平面サイズが大きなn形ZnO基板とを備え、複数の島状のカソード電極がn形窒化物半導体層における窒化物発光層側とは反対側の表面でn形窒化物半導体層に対してオーミック接触となるように形成されるとともに、アノード電極がn形ZnO基板におけるp形窒化物半導体層側でn形ZnO基板に対してオーミック接触となるように形成され、n形ZnO基板よりもLED薄膜部が実装基板に近くなる形で実装基板に実装されてなり、実装基板は、LEDチップのカソード電極およびアノード電極それぞれとバンプを介して接合される導体パターンが形成されるとともに、LEDチップから実装基板側に放射された光をLEDチップ側へ反射する反射膜が形成されてなり、LEDチップの各カソード電極の平面形状は、直径がバンプにおける導体パターンとの円形状接合面の直径以下の円形状に形成されてなることを特徴とする発光装置。   An LED chip, and a mounting substrate on which the LED chip is mounted. The LED chip includes an LED thin film portion having a stacked structure of an n-type nitride semiconductor layer, a nitride light-emitting layer, and a p-type nitride semiconductor layer; a p-type nitride semiconductor layer having an n-type ZnO substrate which is bonded to the p-type nitride semiconductor layer on the side opposite to the nitride light-emitting layer side and has a larger planar size than the p-type nitride semiconductor layer; The cathode electrode of the n-type nitride semiconductor layer is formed to be in ohmic contact with the n-type nitride semiconductor layer on the surface of the n-type nitride semiconductor layer opposite to the nitride light emitting layer side, and the anode electrode is an n-type ZnO substrate Is formed to be in ohmic contact with the n-type ZnO substrate on the p-type nitride semiconductor layer side, and the LED thin film portion is mounted on the mounting substrate closer to the mounting substrate than the n-type ZnO substrate, The mounting substrate is formed with a conductive pattern bonded to the cathode and anode electrodes of the LED chip via bumps, and a reflection film that reflects light emitted from the LED chip to the mounting substrate side to the LED chip side. The light emitting device is characterized in that the planar shape of each cathode electrode of the LED chip is formed in a circular shape whose diameter is equal to or smaller than the diameter of the circular joint surface with the conductor pattern in the bump. 前記LEDチップは、前記n形ZnO基板が、前記LED薄膜部側の表面を底面とする六角錘状に形成されてなることを特徴とする請求項1記載の発光装置。   2. The light emitting device according to claim 1, wherein the LED chip has the n-type ZnO substrate formed in a hexagonal pyramid shape with a surface on the LED thin film portion side as a bottom surface. 前記各カソード電極は、前記n形窒化物半導体層の前記表面における単位格子が正三角形の仮想的な2次元三角格子の各格子点に対応する各部位に配置されてなることを特徴とする請求項1または請求項2記載の発光装置。   Each of the cathode electrodes is arranged at a portion corresponding to each lattice point of a virtual two-dimensional triangular lattice in which the unit lattice on the surface of the n-type nitride semiconductor layer is an equilateral triangle. Item 3. The light emitting device according to item 1 or 2.
JP2009011224A 2009-01-21 2009-01-21 Light emitting device Expired - Fee Related JP5123221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009011224A JP5123221B2 (en) 2009-01-21 2009-01-21 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009011224A JP5123221B2 (en) 2009-01-21 2009-01-21 Light emitting device

Publications (2)

Publication Number Publication Date
JP2010171138A JP2010171138A (en) 2010-08-05
JP5123221B2 true JP5123221B2 (en) 2013-01-23

Family

ID=42702996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011224A Expired - Fee Related JP5123221B2 (en) 2009-01-21 2009-01-21 Light emitting device

Country Status (1)

Country Link
JP (1) JP5123221B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432216B1 (en) * 2017-07-11 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Light emitting device package
CN111725251B (en) * 2020-07-04 2023-04-21 深圳市惠合显示有限公司 High-resolution full-color micro LED display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784460B2 (en) * 2002-10-10 2004-08-31 Agilent Technologies, Inc. Chip shaping for flip-chip light emitting diode
JP4890775B2 (en) * 2005-03-23 2012-03-07 パナソニック株式会社 Light emitting module
JP4680260B2 (en) * 2005-07-15 2011-05-11 パナソニック株式会社 Semiconductor light emitting device and substrate mounted with semiconductor light emitting device
JP4852322B2 (en) * 2006-03-03 2012-01-11 ローム株式会社 Nitride semiconductor light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010171138A (en) 2010-08-05

Similar Documents

Publication Publication Date Title
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP5555174B2 (en) Semiconductor light emitting device having light extraction structure
JP5237854B2 (en) Light emitting device
KR101228130B1 (en) Semiconductor light-emitting element, manufacturing method, and light-emiting device
JP5091823B2 (en) Semiconductor light emitting device
WO2011030789A1 (en) Light-emitting device
CN111433921B (en) Light-emitting diode
US11545595B2 (en) Contact structures for light emitting diode chips
JP2014041886A (en) Semiconductor light-emitting element
JP2010003978A (en) Light emitting device
JP2006128659A (en) Nitride series semiconductor light emitting element and manufacturing method of the same
KR102345618B1 (en) Light emitting diode apparatus and manufacturing method thereof
US11329204B2 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
JPWO2013001781A1 (en) Nitride semiconductor light emitting device
JP2010171341A (en) Semiconductor light emitting element
JP5123221B2 (en) Light emitting device
JP2010027824A (en) Light-emitting element
JP5865870B2 (en) Semiconductor light emitting device
US20190019919A1 (en) Light-emitting device
JPWO2013124924A1 (en) Nitride semiconductor light emitting chip, nitride semiconductor light emitting device, and method of manufacturing nitride semiconductor chip
US11870009B2 (en) Edge structures for light shaping in light-emitting diode chips
US20230238485A1 (en) Light emitting device and method of manufacturing the same
KR20110121176A (en) Semiconductor light emitting device and preparing therof
KR20090041179A (en) Light emitting diode and method of manufacturing the same
JP2010147191A (en) Light-emitting device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121025

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees