KR20110121176A - Semiconductor light emitting device and preparing therof - Google Patents

Semiconductor light emitting device and preparing therof Download PDF

Info

Publication number
KR20110121176A
KR20110121176A KR1020100040649A KR20100040649A KR20110121176A KR 20110121176 A KR20110121176 A KR 20110121176A KR 1020100040649 A KR1020100040649 A KR 1020100040649A KR 20100040649 A KR20100040649 A KR 20100040649A KR 20110121176 A KR20110121176 A KR 20110121176A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
conductive
emitting device
Prior art date
Application number
KR1020100040649A
Other languages
Korean (ko)
Inventor
우종균
이수열
장태성
양종인
김태형
이시혁
송상엽
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100040649A priority Critical patent/KR20110121176A/en
Publication of KR20110121176A publication Critical patent/KR20110121176A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

PURPOSE: A semiconductor light emitting device and a manufacturing method thereof are provided to improve light extraction efficiency by inserting a bonding layer, which includes an air layer, in a semiconductor light emitting device. CONSTITUTION: A first conductive semiconductor layer(120) is formed on a reflective metal layer(110). A bonding layer is formed between the reflective metal layer and the first conductive semiconductor layer. The bonding layer includes an air layer(300) which is formed between a plurality of bonding metals(200). An active layer(130) is formed on the first conductive semiconductor layer. A second conductive semiconductor layer(140) is formed on the active layer.

Description

반도체 발광소자 및 이의 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND PREPARING THEROF}Semiconductor Light-Emitting Device and Manufacturing Method Thereof {SEMICONDUCTOR LIGHT EMITTING DEVICE AND PREPARING THEROF}

본 발명은 발광소자 및 그 제조방법에 관한 것으로, 특히 발광소자 내에 공기층을 포함하는 접착층을 삽입하여 반사도를 향상시킨 발광소자에 관한 것이다.
The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a light emitting device having improved reflectivity by inserting an adhesive layer including an air layer in the light emitting device.

반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.
A semiconductor light emitting device is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at junctions of p and n type semiconductors when a current is applied. Such semiconductor light emitting devices have a number of advantages, such as long lifespan, low power supply, excellent initial driving characteristics, high vibration resistance, etc., compared to filament based light emitting devices. In particular, in recent years, group III nitride semiconductors capable of emitting light in a blue series short wavelength region have been in the spotlight.

이러한 III족 질화물 반도체를 이용한 발광소자를 구성하는 질화물 단결정은 사파이어 또는 SiC 기판과 같이 특정의 성장용 기판 상에서 형성된다. 하지만, 사파이어와 같이 절연성 기판을 사용하는 경우에는 전극의 배열에 큰 제약을 받게 된다. 즉, 종래의 질화물 반도체 발광소자는 전극이 수평방향으로 배열되는 것이 일반적이므로, 전류흐름이 협소 해지게 된다. 이러한 협소한 전류 흐름으로 인해, 발광소자의 동작 전압(Vf)이 증가하여 전류효율이 저하되며, 이와 더불어 정전기 방전(Electrostatic discharge)에 취약해지는 문제가 있다. 이러한 문제를 해결하기 위해서, 수직 전극 구조를 갖는 반도체 발광소자가 연구되고 있다.
The nitride single crystal constituting the light emitting device using the group III nitride semiconductor is formed on a specific growth substrate, such as a sapphire or SiC substrate. However, in the case of using an insulating substrate such as sapphire, the arrangement of electrodes is greatly limited. That is, in the conventional nitride semiconductor light emitting device, since the electrodes are generally arranged in the horizontal direction, the current flow becomes narrow. Due to such a narrow current flow, the operating voltage (Vf) of the light emitting device is increased, the current efficiency is lowered, and at the same time, there is a problem of being vulnerable to electrostatic discharge. In order to solve this problem, a semiconductor light emitting device having a vertical electrode structure has been studied.

일반적으로, 수직 전극 구조 반도체 발광소자는 n형 반도체층, 활성층 및 p형 반도체층으로 이루어진 발광구조물의 상면 및 하면에 서로 다른 극성의 전극을 형성한 구조로서, 수평 전극 구조에 비하여 정전기 방전에 강한 장점이 있다.
In general, the vertical electrode structure semiconductor light emitting device is a structure in which electrodes of different polarities are formed on the upper and lower surfaces of a light emitting structure consisting of an n-type semiconductor layer, an active layer, and a p-type semiconductor layer, and are more resistant to electrostatic discharge than a horizontal electrode structure. There is an advantage.

그러나, 이러한 수직형 발광 다이오드에서도 낮은 발광 효율의 문제가 잔존하며, 상기 발광소자의 광효율은 내부양자효율(internal quantum efficiedncy)과 광추출효율(light extraction efficiency, 또는 외부양자효율이라고도 함)에 의해 결정된다. 특히, 광추출효율은 발광소자의 광학적 인자, 즉 각 구조물의 굴절률 및/또는 계면의 평활도(flatness) 등에 의해 결정되는데, 발광소자의 내부양자 효율은 거의 100%에 이르지만, 실제 소자 밖으로 나오는 외부양자 효율은 매우 낮다.
However, the problem of low luminous efficiency remains in such a vertical type light emitting diode, and the light efficiency of the light emitting device is determined by internal quantum efficiency and light extraction efficiency (also called external quantum efficiency). do. In particular, the light extraction efficiency is determined by the optical factors of the light emitting device, that is, the refractive index of each structure and / or the flatness of the interface, and the internal quantum efficiency of the light emitting device reaches almost 100%, but the external quantum that comes out of the actual device. The efficiency is very low.

따라서, 현재 개발되고 있는 발광소자의 플랫폼(platform) 중 수직형, 플립칩(flip chip)형 및 수직수평 구조의 경우 반사막에 의해 빛을 추출하는 구조를 채용하고 있으며, 이러한 반사막의 반사도가 휘도에 큰 영향을 미친다. 도 1은 수직형 발광소자의 예시적인 단면을 나타낸 것으로, 도 1을 참조하면, 수직형 발광 다이오드는 일반적으로 사파이어 기판과 같은 성장기판(10)위에 제 2 도전형 반도체층(11)과, 활성층(12) 및 제 1 도전형 반도체층(13)을 금속유기화학 기상증착법 등을 사용하여 성장시킨 후, 화합물 반도체층들 상에 반사금속층(14), 배리어층(15) 및 접착층(16)을 형성하고, 도전성 기판(미도시)이 부착된다. 이어서, 사파이어 등과 같은 성장기판(10) 후면에 강한 에너지를 갖는 레이저를 조사하여 사파이어 성장기판(10)을 다수 개의 발광다이오드 소자들로부터 분리시킨 후(레이저 리프트 오프; LLO) 노출된 제 2 도전형 반도체층에 전극(18)을 형성한다.
Therefore, the vertical, flip chip and vertical horizontal structures of the light emitting device platform currently being developed employ a structure in which light is extracted by a reflecting film, and the reflectivity of the reflecting film is determined by luminance. Great influence 1 illustrates an exemplary cross-section of a vertical light emitting device. Referring to FIG. 1, a vertical light emitting diode generally includes a second conductive semiconductor layer 11 and an active layer on a growth substrate 10 such as a sapphire substrate. (12) and the first conductivity type semiconductor layer 13 are grown by using a metal organic chemical vapor deposition method or the like, and then the reflective metal layer 14, the barrier layer 15 and the adhesive layer 16 are formed on the compound semiconductor layers. And a conductive substrate (not shown) is attached. Subsequently, after irradiating a laser having a strong energy to the back of the growth substrate 10 such as sapphire or the like, the sapphire growth substrate 10 is separated from the plurality of light emitting diode elements (laser lift off; LLO), and then exposed to the second conductivity type. An electrode 18 is formed in the semiconductor layer.

이 때 반사금속층(14)을 형성하여 활성층으로부터 출광면 반대방향인 제 1 도전형 반도체층으로 방출된 빛을 재반사시켜 광출면으로 진행하도록 하여 광추출 효율을 향상시킨다.
At this time, the reflective metal layer 14 is formed to reflect back the light emitted from the active layer to the first conductive semiconductor layer in the opposite direction to the light exit surface to proceed to the light exit surface to improve the light extraction efficiency.

그러나, 상기 반사금속층은 모든 빛을 반사하는 것이 아니라 그 일부만을 반사시키고 나머지 일부는 흡수하여 소멸시킨다. 예를 들어 은(Ag)의 경우 약 85%의 반사도를 가지며, 나머지 15%는 소멸시킨다. 따라서 반사금속층에서 빛의 흡수를 최소화하는 방안이 요구된다.
However, the reflective metal layer does not reflect all the light but reflects only a part of the reflective metal layer and absorbs and dissipates the remaining part. For example, silver (Ag) has a reflectivity of about 85%, and the remaining 15% is lost. Therefore, a method of minimizing light absorption in the reflective metal layer is required.

본 발명의 한 측면은 발광 소자 내에 공기층을 포함하는 접착층을 삽입하여 광 추출 효율이 향상되도록 구성한 발광소자를 제공하는 것이다.
One aspect of the present invention is to provide a light emitting device configured to improve the light extraction efficiency by inserting an adhesive layer including an air layer in the light emitting device.

본 발명의 또 다른 측면은 상기와 같은 구조의 반도체 발광소자를 효율적으로 제조하는 공정을 제공하는 하는 것이다.
Another aspect of the present invention is to provide a process for efficiently manufacturing a semiconductor light emitting device having the above structure.

상기한 목적을 달성하기 위해서 본 발명의 일 측면은, One aspect of the present invention to achieve the above object,

반사금속층, 상기 반사금속층과 제 1 도전형 반도체층 사이에 형성되며, 복수의 접착 금속 및 상기 복수의 접착 상기한 목적을 달성하기 위해서, 본 발명의 일 측면은,A reflective metal layer, formed between the reflective metal layer and the first conductivity type semiconductor layer, in order to achieve a plurality of adhesive metals and the plurality of adhesives described above, an aspect of the present invention,

반사금속층과, 상기 반사금속층 상에 형성된 제1 도전형 반도체층과, 상기 반사금속층과 상기 제 1 도전형 반도체층 사이에 형성되며, 상기 반사금속층과 상기 제1 도전형 반도체층을 접착시키는 복수의 접착 금속 및 상기 접착 금속 사이 공간에 형성된 공기층을 갖는 접착층과, 상기 제 1 도전형 반도체층 상에 형성된 활성층 및 상기 활성층 상에 형성된 제 2 도전형 반도체층을 포함하는 발광소자를 제공한다.
A plurality of reflective metal layers, a first conductive semiconductor layer formed on the reflective metal layer, and the reflective metal layer and the first conductive semiconductor layer to bond the reflective metal layer to the first conductive semiconductor layer; Provided is a light emitting device comprising an adhesive layer having an adhesive metal and an air layer formed in the space between the adhesive metal, an active layer formed on the first conductive semiconductor layer, and a second conductive semiconductor layer formed on the active layer.

본 발명의 일 실시 예에서, 상기 반사금속층과 상기 접착 금속의 접착력은 상기 반사금속층과 상기 제 1 도전형 반도체층의 접착력보다 낮을 수 있다.In one embodiment of the present invention, the adhesion between the reflective metal layer and the adhesive metal may be lower than the adhesion between the reflective metal layer and the first conductive semiconductor layer.

본 발명의 일 실시 예에서, 상기 접착 금속은 규칙적이거나 또는 불규칙하게 배열된 복수의 점(dot) 또는 그물(mesh) 형태로 형성될 수 있다.In one embodiment of the present invention, the adhesive metal may be formed in the form of a plurality of dots or mesh arranged regularly or irregularly.

본 발명의 일 실시 예에서, 상기 제1 및 제2 도전형 반도체층 중 적어도 하나의 표면에 형성된 요철 구조를 더 포함할 수 있다.In one embodiment of the present invention, it may further include an uneven structure formed on the surface of at least one of the first and second conductivity-type semiconductor layer.

본 발명의 일 실시 예에서, 상기 제2 도전형 반도체층은 상기 활성층을 향하는 면 중 일부가 노출되며, 상기 제2 도전형 반도체층의 노출면에 형성된 제2 도전형 전극 및 상기 제2 도전형 반도체층 상에 형성된 절연성 기판을 더 포함할 수 있다.In one embodiment of the present invention, a portion of the second conductive semiconductor layer facing the active layer is exposed, the second conductive electrode formed on the exposed surface of the second conductive semiconductor layer and the second conductive type It may further include an insulating substrate formed on the semiconductor layer.

본 발명의 일 실시 예에서, 반사금속층 하부에 형성된 도전성 지지 기판 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 더 포함할 수 있다.In an embodiment of the present disclosure, the semiconductor substrate may further include a conductive support substrate formed under the reflective metal layer and a second conductive electrode formed on the second conductive semiconductor layer.

본 발명의 일 실시 예에서, 반사금속층 하부에 형성되며 상기 제2 도전형 반도체층과 연결되도록 상기 제1 도전형 반도체층 및 활성층을 관통하는 도전성 비아를 갖는 도전성 지지 기판 및 상기 반사금속층과 연결된 제1 도전형 전극을 더 포함할 수 있다.
In an embodiment of the present invention, a conductive support substrate is formed under the reflective metal layer and has a conductive via penetrating through the first conductive semiconductor layer and the active layer to be connected to the second conductive semiconductor layer and the conductive metal substrate. It may further include a one conductivity type electrode.

한편, 본 발명의 다른 측면은,On the other hand, another aspect of the present invention,

성장기판 상에 제 2 도전형 반도체층, 활성층 및 제 1 도전형 반도체층을 형성하는 단계와, 상기 제 1 도전형 반도체층 상에 접착 금속을 배치하여 공기층을 포함하는 접착층을 형성하는 단계 및 상기 접착층 상에 반사금속층을 형성하는 단계를 포함하는 발광소자의 제조방법을 제공한다.Forming a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on the growth substrate; forming an adhesive layer including an air layer by disposing an adhesive metal on the first conductive semiconductor layer; and It provides a method of manufacturing a light emitting device comprising the step of forming a reflective metal layer on the adhesive layer.

본 발명의 일 실시 예에서, 상기 반사금속층과 상기 접착 금속의 접착력은 상기 반사금속층과 상기 제 1 도전형 반도체층의 접착력보다 낮을 수 있다.In one embodiment of the present invention, the adhesion between the reflective metal layer and the adhesive metal may be lower than the adhesion between the reflective metal layer and the first conductive semiconductor layer.

본 발명의 일 실시 예에서, 상기 접착 금속은 규칙적이거나 또는 불규칙하게 배열된 복수의 점(dot) 또는 그물(mesh) 형태로 형성될 수 있다.In one embodiment of the present invention, the adhesive metal may be formed in the form of a plurality of dots or mesh arranged regularly or irregularly.

본 발명의 일 실시 예에서, 상기 제1 및 제2 도전형 반도체층 중 적어도 하나의 표면에 요철 구조를 형성하는 단계를 더 포함할 수 있다.
In an embodiment of the present disclosure, the method may further include forming an uneven structure on at least one surface of the first and second conductivity-type semiconductor layers.

본 발명에 의하면, 발광소자의 반사막이 배치되는 위치에 공기층을 포함하는 접착층을 삽입하여 매질의 굴절률 차이에 의한 전반사를 이용하여 반사도가 향상된 발광소자를 획득할 수 있으며, 반도체층과 접촉 금속 그리고 반도체층과 반사금속층의 접착력 차이를 이용하여 상기와 같은 공기층을 용이하게 형성할 수 있다.
According to the present invention, a light emitting device having improved reflectivity may be obtained by inserting an adhesive layer including an air layer at a position where a reflective film of a light emitting device is disposed, and using total reflection due to a difference in refractive index of a medium. By using the difference in adhesion between the layer and the reflective metal layer, such an air layer can be easily formed.

도 1은 종래 수직형 발광소자의 단면을 나타낸 것이다.
도 2는 반도체층과 반사막 사이에 접착 금속에 의해 공기층이 형성된 형태를 도식적으로 나타낸 것이다.
도 3은 반사금속층 상면에 배치될 수 있는 접착 금속의 예시적인 패턴으로써 규칙적으로 배열된 복수의 점(dot)(a) 또는 그물(mesh)(b) 형태를 나타낸 것이다.
도 4는 본 발명에 의한 공기층을 포함하는 예시적인 수직형 발광소자의 단면을 나타낸 것이다.
도 5는 본 발명에 의한 공기층을 포함하는 예시적인 플립칩형 발광소자의 단면을 나타낸 것이다.
도 6은는 본 발명에 의한 공기층을 포함하는 예시적인 수직수평형 발광소자의 단면을 나타낸 것이다
도 7은 본 발명의 일 실시형태에 따른 수직형 반도체 발광소자의 제조방법을 설명하기 위한 공정도이다.
도 8은 본 발명의 일 실시형태에 따른 플립칩형 반도체 발광소자의 제조방법을 설명하기 위한 공정도이다.
도 9 및 10은 본 발명의 일 실시형태에 따른 수직수평형 반도체 발광소자의 제조방법을 설명하기 위한 공정도이다. 1 is a cross-sectional view of a conventional vertical light emitting device.
2 is a diagram schematically illustrating a form in which an air layer is formed by an adhesive metal between a semiconductor layer and a reflective film.
3 shows the shape of a plurality of dots (a) or meshes (b) regularly arranged as an exemplary pattern of adhesive metal that may be disposed on the reflective metal layer top surface.
4 is a cross-sectional view of an exemplary vertical light emitting device including an air layer according to the present invention.
5 is a cross-sectional view of an exemplary flip chip type light emitting device including an air layer according to the present invention.
6 is a cross-sectional view of an exemplary vertical horizontal light emitting device including an air layer according to the present invention.
7 is a flowchart for explaining a method of manufacturing a vertical semiconductor light emitting device according to one embodiment of the present invention.
8 is a flowchart for explaining a method of manufacturing a flip chip semiconductor light emitting device according to one embodiment of the present invention.
9 and 10 are process charts for explaining a method of manufacturing a vertical horizontal semiconductor light emitting device according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

다만, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 2는 본 발명의 일 실시형태에 따라 반사금속층(110)과 제 1형 반도체층(120) 사이에 형성된 접착층(200)을 도시한 것으로 상기 접착층은 반사금속층(110)과 제 1 도전형 반도체층(120)을 접착하기 위한 것으로 하나 또는 복수의 접착 금속(200)에 의해 형성되며, 상기 접착층은 공기층(300)을 포함한다.
2 illustrates an adhesive layer 200 formed between a reflective metal layer 110 and a first type semiconductor layer 120 according to an embodiment of the present invention, wherein the adhesive layer is a reflective metal layer 110 and a first conductivity type semiconductor. It is formed by one or a plurality of adhesive metals 200 to bond the layer 120, and the adhesive layer includes an air layer 300.

본 실시 형태에서, 제1 및 제2 도전형 반도체층(120, 140)은 각각 p형 및 n형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, 제1 및 제2 도전형은 각각 p형 및 n형 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(120, 140)은 AlxInyGa(1-x-y)N 조성식(여기서, 0=x=1, 0=y=1, 0=x+y=1임)을 가지며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다. 제1 및 제2 도전형 반도체층(120, 140) 사이에 형성되는 활성층(130)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다.
In the present embodiment, the first and second conductivity-type semiconductor layers 120 and 140 may be p-type and n-type semiconductor layers, respectively, and may be formed of a nitride semiconductor. Therefore, the present invention is not limited thereto, but in the present embodiment, the first and second conductivity types may be understood to mean p-type and n-type, respectively. The first and second conductivity-type semiconductor layers 120 and 140 have an Al x In y Ga (1-xy) N composition formula, where 0 = x = 1, 0 = y = 1 and 0 = x + y = 1. For example, a material such as GaN, AlGaN, InGaN, or the like may correspond thereto. The active layer 130 formed between the first and second conductivity-type semiconductor layers 120 and 140 emits light having a predetermined energy by recombination of electrons and holes, and the quantum well layer and the quantum barrier layer alternate with each other. A multi-quantum well (MQW) structure, for example, InGaN / GaN structure, can be used.

반사금속층(110)은 활성층(130)에서 방출된 빛을 반도체 발광소자의 상부, 즉, 제2 도전형 반도체층(140) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 도전형 반도체층(120)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 반사금속층(110)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일 물질이나 합금 형태가 될 수 있다. 이 경우, 자세하게 도시하지는 않았으나, 반사금속층(110)은 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다.
The reflective metal layer 110 may reflect the light emitted from the active layer 130 toward the upper portion of the semiconductor light emitting device, that is, the second conductive semiconductor layer 140, and furthermore, the first conductive semiconductor. It is desirable to make ohmic contact with layer 120. In consideration of this function, the reflective metal layer 110 may include a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, etc., and may be in a single material or an alloy form. have. In this case, although not shown in detail, the reflective metal layer 110 may have a structure of two or more layers to improve reflection efficiency. As a specific example, Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. Ir / Au, Pt / Ag, Pt / Al, Ni / Ag / Pt, etc. are mentioned.

한편, 본 발명에서 반사금속층(110)으로 사용될 수 있는 재질은 바람직하게는 상기 접착 금속(200)과 접착력이 우수하면서 상기 제 1 도전형 반도체층(120)과는 접착력이 낮은 재질을 사용할 수 있다. 즉, 반도체층과 접착력이 낮은 재질로 이루어진 반사금속층을 접착 금속을 이용하여 접착하는 경우, 접착금속으로 접착된 부위는 고정되나 반사금속층과 반도체층이 직접 접하는 부분은 이들 사이의 낮은 접착력에 의해 박리되어 빈 공간이 생기게 되어 공기층(300)이 형성될 수 있다. 이러한 점에서, 상기 반사금속층(110)으로 가장 바람직한 재질은 은(Ag)이며, 상기 은(Ag)은 제 1 도전형 반도체층과 낮은 접착력을 갖는다.
On the other hand, the material that can be used as the reflective metal layer 110 in the present invention may preferably be a material having a low adhesive strength with the first conductive semiconductor layer 120 while having excellent adhesion with the adhesive metal 200. . That is, when the reflective metal layer made of a material having a low adhesion strength is bonded to the semiconductor layer using an adhesive metal, the portion bonded with the adhesive metal is fixed, but the portion where the reflective metal layer and the semiconductor layer directly contact are peeled off by the low adhesion between them. As a result, an empty space may be formed to form an air layer 300. In this regard, the most preferable material for the reflective metal layer 110 is silver (Ag), and the silver (Ag) has a low adhesive strength with the first conductive semiconductor layer.

본 발명의 접착층 형성에 사용될 수 있는 접착 금속(200)은 반사금속층(110) 및 제 1 도전형 반도체층(120) 모두와 우수한 접착력을 갖는 것이라면 제한되지 않으며, 예를 들어 니켈(Ni)을 이용할 수 있다. 한편, 상기 접착 금속(200)은 반사금속층을 구성하는 재질과 동일하거나 상이할 수 있으며, 바람직하게는 반사도가 높은 재질로 이루어질 수 있다. 즉, 접착 금속(200)은 Ni 외에도 Ag, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일 물질이나 합금 형태가 될 수 있다.
The adhesive metal 200 that can be used to form the adhesive layer of the present invention is not limited so long as it has excellent adhesion with both the reflective metal layer 110 and the first conductivity-type semiconductor layer 120, and for example, nickel (Ni) may be used. Can be. On the other hand, the adhesive metal 200 may be the same as or different from the material constituting the reflective metal layer, preferably made of a material with high reflectivity. That is, the adhesive metal 200 may include a material such as Ag, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, etc., in addition to Ni, and may be in the form of a single material or an alloy.

상기 접착 금속은 규칙적이거나 불규칙하게 배열된 복수의 점(dot) 또는 그물(mesh) 형태로 형성될 수 있으나, 그 배치 패턴은 특히 제한되지 않으며, 점과 같이 복수의 분리된 형태로 형성되거나 또는 그물과 같이 일체형으로 형성될 수 있으며, 다만 이들은 모두 공기층을 포함하도록 형성된다. 도 3은 접착 금속의 예시적인 패턴의 일 예로 규칙적으로 배열된 복수의 점(dot)(a) 또는 그물(mesh)(b) 형태를 나타낸 것이다.
The adhesive metal may be formed in the form of a plurality of dots or meshes that are regularly or irregularly arranged, but the arrangement pattern is not particularly limited, and may be formed in a plurality of separate shapes, such as dots, or a net. It can be formed integrally as, but these are all formed to include an air layer. FIG. 3 illustrates a shape of a plurality of dots (a) or meshes (b) regularly arranged as an example of an exemplary pattern of the adhesive metal.

상기와 같이 공기층(300)을 포함하는 접착층이 형성되는 경우에는 활성층에서 발광면 반대쪽인 제 1 도전형 반도체 쪽으로 발광된 빛이 공기층과의 계면에서 반도체층과의 큰 굴절률 차이에 의해 빛의 방출가능한 입사각 범위를 결정하는 임계각이 작아지고, 그 결과 활성층으로부터 발생된 광의 상당 부분은 내부전반사되어 실질적으로 빛의 방출면으로 반사되어 방출될 수 있고 따라서 발광소자의 광 추출 효율이 향상될 수 있다.
When the adhesive layer including the air layer 300 is formed as described above, the light emitted from the active layer toward the first conductivity-type semiconductor opposite to the light emitting surface is capable of emitting light due to a large difference in refractive index with the semiconductor layer at the interface with the air layer. The critical angle for determining the angle of incidence range becomes small, and as a result, a large portion of the light generated from the active layer can be totally internally reflected and emitted by being substantially reflected to the emitting surface of the light, thereby improving the light extraction efficiency of the light emitting device.

본 발명에 의한 상기 발광소자는 수직형, 플립칩(flip chip)형 또는 수직수평형인 발광소자일 수 있으며, 도 4는 본 발명에 의한 접착층을 포함하는 예시적인 수직형 발광소자의 단면을 나타낸 것이고, 도 5는 본 발명에 의한 접착층을 포함하는 예시적인 플립칩형 발광소자의 단면을 나타낸 것이며, 도 6은 본 발명에 의한 접착층을 포함하는 예시적인 수직수평형 발광소자의 단면을 나타낸 것이다. 이 경우, 본 명세서에 사용된 수직, 수평, 수직수평의 용어는 본 발명에 관계된 구조를 용이하게 설명하기 위해 편의상 사용한 것이며, 본 발명의 범위는 이러한 용어들에 의해 한정되지 아니하고, 변형되거나 균등범위에 해당하는 구조 및 범위에까지 미친다는 것은 자명하다.
The light emitting device according to the present invention may be a light emitting device having a vertical type, a flip chip type or a vertical horizontal type, and FIG. 4 is a cross-sectional view of an exemplary vertical type light emitting device including an adhesive layer according to the present invention. 5 shows a cross section of an exemplary flip chip type light emitting device including an adhesive layer according to the present invention, and FIG. 6 shows a cross section of an exemplary vertical horizontal light emitting device including an adhesive layer according to the present invention. In this case, the terms vertical, horizontal and vertical horizontal used in the present specification are used for convenience of describing the structure related to the present invention, and the scope of the present invention is not limited to these terms and is modified or equivalent. It is obvious that the structure and the range correspond to.

수직형 및 플립칩형 발광소자의 경우 상기 제 2 도전형 반도체층(140)의 상에 전류의 공급을 위한 n형 전극(180)이 형성된다. 이에 따라, 수직형 발광소자의 경우 도전성 기판(100)과, 그리고 플립칩형 발광소자의 경우 p형 전극(190)을 통해 전류를 공급함으로써 광을 방출할 수 있다. 상기 n형 전극(180)은 Ti, Cr, Al, Cu 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다. 다만, 도 6에 도시된 바와 같은 수직수평형 발광소자의 경우에는 별도의 n형 전극을 형성하지 않을 수 있으며, 수직형 발광소자의 경우 별도의 p형 전극을 형성하지 않을 수 있다.
In the case of the vertical type and the flip chip type light emitting devices, an n type electrode 180 for supplying current is formed on the second conductive semiconductor layer 140. Accordingly, light may be emitted by supplying current through the conductive substrate 100 in the case of the vertical light emitting device and through the p-type electrode 190 in the case of the flip chip light emitting device. The n-type electrode 180 may be formed of a single layer or a plurality of layers made of a material selected from the group consisting of Ti, Cr, Al, Cu, and Au. However, in the case of the vertical horizontal light emitting device as shown in FIG. 6, a separate n-type electrode may not be formed, and in the case of the vertical light emitting device, a separate p-type electrode may not be formed.

도 4에 나타난 본 발명의 예시적인 수직형 발광소자는 제 1 도전형 반도체층(120) 상부에 활성층(130) 및 제 2 도전형 반도체층(140)이 적층되고, 상기 제 2 도전형 반도체층의 상면에는 n형 전극(180)이 배치된다. 상기 제 1 도전형 반도체층(120)의 하부에는 반사금속층(110) 및 도전성 기판(100)이 배치되며, 상기 제 1 도전형 반도체층과 반사금속층(110) 사이에는 접착 금속(200)에 의해 형성된 공기층(300)을 포함하는 접착층이 배치된다. 한편, 광 추출 효율이 더욱 향상되도록 제1 및 제2 도전형 반도체층(120, 140) 중 적어도 하나의 표면에 요철 구조가 형성될 수 있으며, 본 실시 형태와 같은 수직형 구조의 경우, 제1 도전형 반도체층(120)의 상면에 요철을 형성하는 것이 바람직하다.
In the exemplary vertical light emitting device shown in FIG. 4, the active layer 130 and the second conductive semiconductor layer 140 are stacked on the first conductive semiconductor layer 120, and the second conductive semiconductor layer is stacked. On the upper surface of the n-type electrode 180 is disposed. A reflective metal layer 110 and a conductive substrate 100 are disposed below the first conductive semiconductor layer 120, and the adhesive metal 200 is interposed between the first conductive semiconductor layer and the reflective metal layer 110. An adhesive layer including the formed air layer 300 is disposed. Meanwhile, an uneven structure may be formed on at least one surface of the first and second conductivity-type semiconductor layers 120 and 140 to further improve light extraction efficiency. In the case of the vertical structure as in the present embodiment, It is preferable to form irregularities on the upper surface of the conductive semiconductor layer 120.

도 5에 나타난 본 발명의 예시적인 플립칩(flip chip)형 발광소자는 성장기판(10) 하부에 제 2 도전형 반도체층(140), 활성층(130) 및 제 1 도전형 반도체층(120)이 차례로 적층되며, 그 하부에는 반사금속층(110) 및 제 1 도전형 전극(190)이 배치되고, 메사 식각에 의해 드러난 제 2 도전형 반도체층(140)에는 n형 전극(180)이 형성된다. 상기 제 1 도전형 반도체층(120)과 반사금속층(110) 사이에는 접착 금속(200)에 의해 형성된 공기층(300)을 포함하는 접착층이 배치된다. 상기 n형 전극(180) 및 p형 전극(190)은 각각 범프(301, 302)에 의해 전극 리드선(401, 402)에 연결되고 상기 전극리드선은 절연체(500)에 부착되어 있다. 한편, 광 추출 효율이 더욱 향상되도록 제1 및 제2 도전형 반도체층(120, 140) 중 적어도 하나의 표면에 요철 구조가 형성될 수 있으며, 나아가, 본 실시 형태와 같은 플립칩 구조의 경우에는 반도체층 외에 성장기판(10)의 표면에 요철 구조가 형성될 수도 있다.
In the exemplary flip chip light emitting device shown in FIG. 5, the second conductive semiconductor layer 140, the active layer 130, and the first conductive semiconductor layer 120 are disposed under the growth substrate 10. In this order, the reflective metal layer 110 and the first conductivity type electrode 190 are disposed below, and the n type electrode 180 is formed on the second conductivity type semiconductor layer 140 exposed by mesa etching. . An adhesive layer including an air layer 300 formed by the adhesive metal 200 is disposed between the first conductive semiconductor layer 120 and the reflective metal layer 110. The n-type electrode 180 and the p-type electrode 190 are connected to the electrode lead wires 401 and 402 by bumps 301 and 302, respectively, and the electrode lead wires are attached to the insulator 500. Meanwhile, an uneven structure may be formed on at least one surface of the first and second conductivity-type semiconductor layers 120 and 140 to further improve light extraction efficiency, and furthermore, in the case of the flip chip structure as in the present embodiment, In addition to the semiconductor layer, a concave-convex structure may be formed on the surface of the growth substrate 10.

도 6에 나타난 본 발명의 예시적인 수직수평형 발광소자는 도전성 기판(100) 상에 반사금속층(110)이 형성되며, 상기 반사금속층(110) 상에는 발광구조물, 즉, 제 1 도전형 반도체층(120), 활성층(130) 및 제 2 도전형 반도체층(140)을 구비하는 구조가 형성된다. 이 경우, 제2 도전형 반도체층(140)과 전기적으로 연결되도록 도전성 기판(100)은 제1 도전형 반도체층(120) 및 활성층(130)을 관통하는 도전성 비아를 구비하며, 상기 도전성 비아는 절연체(106)에 의하여 제1 도전형 반도체층(120) 및 활성층(130)과 전기적으로 분리될 수 있다. 또한, 반사금속층(110)은 전기적으로 도전성 기판(100)과 분리되어 있으며, 이를 위하여 반사금속층(110)과 도전성 기판(100) 사이에는 절연체(106)가 개재된다. 노출된 반사금속층(110) 상에는 p형 전극(190)이 배치된다. 상기 제 1 도전형 반도체층(120)과 반사금속층(110) 사이에는 접착 금속(200)에 의해 형성된 공기층(300)을 포함하는 접착층이 배치된다. 한편, 광 추출 효율이 더욱 향상되도록 제1 및 제2 도전형 반도체층(120, 140) 중 적어도 하나의 표면에 요철 구조가 형성될 수 있으며, 본 실시 형태와 같은 수직수평형 구조의 경우, 제1 도전형 반도체층(120)의 상면에 요철을 형성하는 것이 바람직하다.
In the exemplary vertical horizontal light emitting device shown in FIG. 6, the reflective metal layer 110 is formed on the conductive substrate 100, and the light emitting structure, that is, the first conductive semiconductor layer () is formed on the reflective metal layer 110. 120, a structure including an active layer 130 and a second conductivity-type semiconductor layer 140 is formed. In this case, the conductive substrate 100 includes a conductive via penetrating through the first conductive semiconductor layer 120 and the active layer 130 so as to be electrically connected to the second conductive semiconductor layer 140. The insulator 106 may be electrically separated from the first conductive semiconductor layer 120 and the active layer 130. In addition, the reflective metal layer 110 is electrically separated from the conductive substrate 100, and an insulator 106 is interposed between the reflective metal layer 110 and the conductive substrate 100. The p-type electrode 190 is disposed on the exposed reflective metal layer 110. An adhesive layer including an air layer 300 formed by the adhesive metal 200 is disposed between the first conductive semiconductor layer 120 and the reflective metal layer 110. Meanwhile, an uneven structure may be formed on at least one surface of the first and second conductivity-type semiconductor layers 120 and 140 to further improve light extraction efficiency, and in the case of the vertical horizontal structure as in the present embodiment, It is preferable to form irregularities on the upper surface of the single-conducting semiconductor layer 120.

이하, 상기와 같은 구조를 갖는 반도체 발광소자를 제조하는 공정을 설명한다.
Hereinafter, a process of manufacturing a semiconductor light emitting device having the above structure will be described.

도 7 내지 10은 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다. 구체적으로, 본 발명에 의한 상기 발광소자는 수직형, 플립칩(flip chip)형 또는 수직수평형인 발광소자일 수 있으며, 도 3 내지 5에서 설명한 구조를 갖는 반도체 발광소자의 제조방법에 해당하는 반도체 발광소자를 얻을 수 있다.
7 to 10 are cross-sectional views of processes for describing a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention. Specifically, the light emitting device according to the present invention may be a light emitting device having a vertical type, a flip chip type or a vertical horizontal type, and corresponds to a method of manufacturing a semiconductor light emitting device having the structure described with reference to FIGS. 3 to 5. A semiconductor light emitting element can be obtained.

도 7은 본 발명에 따른 수직형 반도체 발광소자를 제조하는 공정을 설명한 것으로, 우선 도 7(a)에 도시된 것과 같이, 반도체 성장용 기판(10) 위에 제2 도전형 반도체층(201), 활성층(202) 및 제1 도전형 반도체층(203)을 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 순차적으로 성장시켜 발광구조물을 형성한다. 반도체 성장용 기판(10)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 \, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
FIG. 7 illustrates a process of manufacturing a vertical semiconductor light emitting device according to the present invention. First, as shown in FIG. 7A, a second conductive semiconductor layer 201 is formed on a semiconductor growth substrate 10. The active layer 202 and the first conductivity type semiconductor layer 203 are sequentially grown using a semiconductor layer growth process such as MOCVD, MBE, HVPE, etc. to form a light emitting structure. As the semiconductor growth substrate 10, a substrate made of a material such as sapphire, SiC, MgAl 2 O 4, MgO, LiAlO 2, LiGaO 2 \, GaN, or the like may be used. In this case, the sapphire is a Hexa-Rhombo R3c symmetric crystal and the lattice constants of c-axis and a-direction are 13.001 13. and 4.758Å, respectively, C (0001) plane, A (1120) plane, R 1102 surface and the like. In this case, the C plane is mainly used as a nitride growth substrate because the C surface is relatively easy to grow and stable at high temperatures.

다음으로, 도 7(b)에 도시된 바와 같이, 제1 도전형 반도체층(203) 상에 복수의 접촉 금속(200)을 형성하고, 그 후 도 7(c) 및 7(d)에 도시된 바와 같이 반사금속층(204) 및 도전성 기판(205)을 형성한다. 반사금속층(204)은 광 반사 기능과 제1 도전형 반도체층(203)과 오믹 컨택 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하도록 형성할 수 있으며, 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용할 수 있다. 이후, 도전성 기판(205)을 도금, 스퍼터링, 증착 등의 공정으로 반사금속층(204) 상에 형성하거나 미리 제조된 도전성 기판(205)을 반사금속층(204)에 도전성 접합층(미도시)을 매개로하여 접합시킬 수도 있다.
Next, as shown in FIG. 7B, a plurality of contact metals 200 are formed on the first conductivity-type semiconductor layer 203, and then shown in FIGS. 7C and 7D. As described above, the reflective metal layer 204 and the conductive substrate 205 are formed. The reflective metal layer 204 is formed of a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au in consideration of the light reflection function and the first conductive semiconductor layer 203 and the ohmic contact function. It can be formed so as to include, it is possible to appropriately use a process such as sputtering or deposition known in the art. Subsequently, the conductive substrate 205 is formed on the reflective metal layer 204 by plating, sputtering, deposition, or the like, or the conductive substrate 205, which is manufactured in advance, is formed through the conductive bonding layer (not shown). It can also be bonded by.

다음으로, 도 7(e)에 도시된 바와 같이, 제2 도전형 반도체층(201)이 노출되도록 반도체 성장용 기판(10)을 제거한다. 이 경우, 반도체 성장용 기판(10)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 제거될 수 있다. 도 6은 반도체 성장용 기판(10)이 제거된 상태로서, 도 7(d)와 비교하여 180° 회전시켜 도시하였다.
Next, as shown in FIG. 7E, the semiconductor growth substrate 10 is removed to expose the second conductivity-type semiconductor layer 201. In this case, the semiconductor growth substrate 10 may be removed using a process such as laser lift off or chemical lift off. FIG. 6 illustrates a state in which the semiconductor growth substrate 10 is removed and rotated 180 ° as compared to FIG. 7D.

도 8은 본 발명에 따른 플립칩형 반도체 발광소자를 제조하는 공정을 설명한 것으로, 먼저 도 8(a)와 같이 플립칩형 발광소자는 예시적으로 성장기판(10) 상에 제 2 도전형 반도체층(140), 활성층(130) 및 제 1 도전형 반도체층(120)을 형성 후 복수의 접착 금속(200)을 증착한다.
FIG. 8 illustrates a process of manufacturing a flip chip type semiconductor light emitting device according to the present invention. First, as shown in FIG. 8A, a flip chip type light emitting device is illustrated as a second conductive semiconductor layer on a growth substrate 10. 140, the active layer 130 and the first conductive semiconductor layer 120 are formed, and then a plurality of adhesive metals 200 are deposited.

그 후 도 8(b)에 도시된 바와 같이 반사금속층(110)을 형성한다. 그 후, 반사금속층(110), 제 1 도전형 반도체층(120) 및 활성층(130)을 식각하여 제 2 도전형 반도체층(140)을 노출시키고, 상기 제 1 도전형 반도체층(120)에 p형 전극(190)을 형성하고 상기 제 2 도전형 반도체층에 n형 전극(미도시)을 형성한다.
Thereafter, as shown in FIG. 8 (b), the reflective metal layer 110 is formed. Thereafter, the reflective metal layer 110, the first conductivity type semiconductor layer 120, and the active layer 130 are etched to expose the second conductivity type semiconductor layer 140, and to the first conductivity type semiconductor layer 120. A p-type electrode 190 is formed and an n-type electrode (not shown) is formed in the second conductive semiconductor layer.

도 9는 본 발명에 따른 수평수직형 반도체 발광소자를 제조하는 공정을 설명한 것으로, 수직수평형 발광소자는 예시적으로 하기와 같은 방법으로 형성될 수 있다.
9 illustrates a process of manufacturing a horizontal vertical semiconductor light emitting device according to the present invention. The vertical horizontal light emitting device may be formed by, for example, the following method.

도 9(a)에 도시된 바와 같이 반도체 성장기판(10) 위에 제 2 도전형 반도체층(140), 활성층(130) 및 제 1 도전형 반도체층(120)을 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 순차적으로 성장시켜 발광구조물을 형성한다. 그 후 도 9(b)에 도시된 바와 같이 제 1 도전형 반도체층(120) 상에 접착 금속(200)을 증착한 후 그 상면에 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용하여 반사금속층(110)을 형성한다.
As shown in FIG. 9A, the second conductive semiconductor layer 140, the active layer 130, and the first conductive semiconductor layer 120 are disposed on the semiconductor growth substrate 10, such as MOCVD, MBE, HVPE, or the like. A light emitting structure is formed by sequentially growing using a layer growth process. Thereafter, as shown in FIG. 9B, the adhesive metal 200 is deposited on the first conductivity-type semiconductor layer 120, and then a process such as sputtering or vapor deposition, which is known in the art, is appropriately used on the upper surface thereof. As a result, the reflective metal layer 110 is formed.

다음으로, 도9(c)에 도시된 바와 같이 반사금속층(110) 및 상기 발광구조물(120, 130, 140)에 홈을 형성한다. 구체적으로, 상기 홈은 후속 공정에서 도전성 물질을 충진하여 제 2 도전형 반도체층(140)과 연결되는 도전성 비아(v)를 형성하기 위한 것으로서, 반사금속층(110), 제 1 도전형 반도체층(120) 및 활성층(130)을 관통하며, 제 2 도전형 반도체층(140)이 저면으로 노출되는 형상을 갖는다. 상기 흠 형성 공정 역시, 당 기술 분야에서 공지된 식각 공정, 예컨대, ICP-RIE 등을 이용하여 실행될 수 있다.
Next, as shown in FIG. 9C, grooves are formed in the reflective metal layer 110 and the light emitting structures 120, 130, and 140. Specifically, the groove is for forming a conductive via (v) connected to the second conductive semiconductor layer 140 by filling a conductive material in a subsequent process, and includes a reflective metal layer 110 and a first conductive semiconductor layer ( It penetrates through the 120 and the active layer 130, the second conductive semiconductor layer 140 has a shape that is exposed to the bottom. The flaw forming process may also be performed using an etching process known in the art, such as ICP-RIE.

다음으로, 도 9(d)에 도시된 바와 같이 SiO2, SiOxNy, SixNy 등과 같은 물질을 증착시켜 반사금속층의 상부 및 상기 홈의 측벽을 덮도록 절연체(106)를 형성한다.
Next, as illustrated in FIG. 9 (d), materials such as SiO 2 , SiO x N y , and Si x N y are deposited to form an insulator 106 to cover the upper side of the reflective metal layer and the sidewall of the groove. .

다음으로, 도 10(a)에 도시된 바와 같이 상기 홈 내부와 절연체(106) 상에 도전 물질을 형성하여 도전성 비아(v) 및 도전성 기판(100)을 형성한다. 이에 따라, 도전성 기판(100)은 제 2 도전형 반도체층(140)과 접속되는 도전성 비아(v)와 연결된 구조가 된다. 도전성 기판(100)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 등의 공정으로 적절히 형성될 수 있다.
Next, as illustrated in FIG. 10A, a conductive material is formed on the inside of the groove and the insulator 106 to form the conductive via v and the conductive substrate 100. Accordingly, the conductive substrate 100 has a structure connected to the conductive via v connected to the second conductive semiconductor layer 140. The conductive substrate 100 may be made of a material including any one of Au, Ni, Al, Cu, W, Si, Se, and GaAs, and may be appropriately formed by a process such as plating, sputtering, and deposition.

다음으로, 도 10(b)에 도시된 바와 같이 제 2 도전형 반도체층(140)이 노출되도록 반도체 성장용 기판(10)을 제거한다. 이 경우, 반도체 성장용 기판(10)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 제거될 수 있다. 다음으로, 상기 발광구조물, 즉, 제 1 도전형 반도체층(120), 활성층(130) 및 제 2 도전형 반도체층(140)을 일부 제거하여 반사금속층(110)을 노출시킨다. 반사금속층(110)은 전기적으로 도전성 기판(100)과 분리되어 있으며, 이를 위하여 반사금속층(110)과 도전성 기판(100) 사이에는 절연체(106)가 개재된다.
Next, as shown in FIG. 10B, the semiconductor growth substrate 10 is removed to expose the second conductivity-type semiconductor layer 140. In this case, the semiconductor growth substrate 10 may be removed using a process such as laser lift off or chemical lift off. Next, the light emitting structure, that is, the first conductive semiconductor layer 120, the active layer 130, and the second conductive semiconductor layer 140 are partially removed to expose the reflective metal layer 110. The reflective metal layer 110 is electrically separated from the conductive substrate 100, and an insulator 106 is interposed between the reflective metal layer 110 and the conductive substrate 100.

상기 제 2 도전형 반도체층은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n 도핑된 반도체 물질로 이루어질 수 있으며, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, GaInN가 있다. 상기 n형 질화물 반도체층의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te 또는 C 등이 사용될 수 있다. 상기 n형 질화물 반도체층은, 상기 반도체 물질을 유기금속 기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 분자빔 성장법(Molecular Beam Epitaxy : MBE) 또는 하이브리드 기상증착법(Hybride Vapor Phase Epitaxy : HVPE)과 같은 공지의 증착공정을 사용하여 사파이어 기판 상에 성장시킴으로써 형성된다.
The second conductive semiconductor layer may be formed of an n-doped semiconductor material having an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. Representative nitride semiconductor materials include GaN, AlGaN, GaInN. As the impurity used for the doping of the n-type nitride semiconductor layer, Si, Ge, Se, Te, or C may be used. The n-type nitride semiconductor layer may be formed of a metal organic chemical vapor deposition method (MOCVD), a molecular beam growth method (MBE), or a hybrid vapor deposition method (Hybride Vapor Phase Epitaxy: HVPE). It is formed by growing on a sapphire substrate using the same known deposition process.

그 후 제 2 도전형 반도체층 상에 통상의 기법에 의하여 활성층과 제 1 도전형 반도체층을 순차로 적층 형성한다. 통상적으로, 상기 사파이어 기판과 n형 질화물 반도체층 사이에는 격자부정합을 완화하기 위한 버퍼층이 형성될 수 있다. 이 버퍼층으로는 통상 수 십 ㎚의 두께를 갖는 GaN 또는 AlN 등의 저온핵성장층 및/또는 불순물이 도핑되지 않는 비도핑 질화물층이 사용될 수 있다.
Thereafter, an active layer and a first conductive semiconductor layer are sequentially formed on the second conductive semiconductor layer by a conventional technique. Typically, a buffer layer may be formed between the sapphire substrate and the n-type nitride semiconductor layer to mitigate lattice mismatch. As the buffer layer, a low temperature nucleus growth layer such as GaN or AlN having a thickness of several tens nm and / or an undoped nitride layer which is not doped with impurities may be used.

상기 활성층은 빛을 발광하기 위한 층으로서, 단일 또는 다중 양자우물구조를 갖는 GaN 또는 InGaN 등의 질화물 반도체층으로 구성된다. 상기 활성층은 상기 n형 질화물 반도체층과 같이 유기금속 기상증착법, 분자빔 성장법 또는 하이브리드 기상증착법과 같은 공지의 증착공정을 사용하여 형성될 수 있다.
The active layer is a layer for emitting light and is composed of a nitride semiconductor layer such as GaN or InGaN having a single or multiple quantum well structure. The active layer may be formed using a known deposition process such as organometallic vapor deposition, molecular beam growth, or hybrid vapor deposition, like the n-type nitride semiconductor layer.

상기 제 1 도전형 반도체층은 상기 제 2 도전형 반도체층과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 p 도핑된 반도체 물질로 이루어질 수 있으며, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, GaInN가 있다. 상기 p형 질화물 반도체층의 도핑에 사용되는 불순물로는 Mg, Zn 또는 Be 등이 있다. 상기 p형 질화물 반도체층은, 상기 반도체 물질을 유기금속 기상증착법, 분자빔 성장법 또는 하이브리드 기상증착법과 같은 공지의 증착공정을 사용하여 성장시킬 수 있다.
The first conductivity type semiconductor layer, like the second conductivity type semiconductor layer, has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. It may be made of a p-doped semiconductor material having a typical nitride semiconductor material is GaN, AlGaN, GaInN. Impurities used for the doping of the p-type nitride semiconductor layer include Mg, Zn or Be. The p-type nitride semiconductor layer may be grown by using a known deposition process such as organometallic vapor deposition, molecular beam growth, or hybrid vapor deposition.

이어, 제 1 도전형 반도체층 하부에 반사율이 큰 금속물질로 이루어진 반사금속층(110)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 물질로 이루어질 수 있으며, 상기 제 1 도전형 반도체층(120)의 상부면에 상기와 같은 고반사성 금속 재질을 도금 또는 PVD(Physical Vapor Deposition) 등의 증착 기술과 같이 당해 기술분야에 알려진 방법을 이용하여 형성한다.
Subsequently, the reflective metal layer 110 formed of a metallic material having a high reflectance under the first conductivity type semiconductor layer may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. The high reflective metal material may be formed on the upper surface of the first conductive semiconductor layer 120 using a method known in the art, such as a plating technique or a deposition technique such as PVD (Physical Vapor Deposition). Form.

한편, 본 발명은 상기 반사금속층(110)을 형성하는 전 단계에서, 상기 p형 반도체 층 상면에 반사금속층(110)과 제 1 도전형 반도체층(120)을 접착하기 위한 복수의 접착 금속(200)을 배치하여 접착층을 형성한다. 상기 접착 금속(200)은 규칙적이거나 불규칙하게 배열된 복수의 점(dot) 또는 그물(mesh) 형태로 반사금속층 상면에 형성될 수 있으나, 그 배치 패턴은 특히 제한되지 않으며, 상기 접착 금속의 패턴이 형성된 마스크를 이용하여 증착 또는 식각하여 형성할 수 있으며, 잉크젯을 이용하는 것이 바람직하다. 다만, 이에 제한되는 것은 아니며, 당해 기술분야에 알려진 어떠한 방법을 이용할 수 있다.
On the other hand, in the previous step of forming the reflective metal layer 110, a plurality of adhesive metal 200 for bonding the reflective metal layer 110 and the first conductivity-type semiconductor layer 120 on the upper surface of the p-type semiconductor layer ) To form an adhesive layer. The adhesive metal 200 may be formed on the upper surface of the reflective metal layer in the form of a plurality of dots or meshes arranged regularly or irregularly, but the arrangement pattern is not particularly limited, and the pattern of the adhesive metal may be It may be formed by vapor deposition or etching using the formed mask, it is preferable to use an ink jet. However, the present invention is not limited thereto, and any method known in the art may be used.

상기 반사금속층(110)으로 사용될 수 있는 재질은 바람직하게는 상기 접착 금속(200)과 접착력이 우수하면서 상기 제 1 도전형 반도체층(120)과는 접착력이 낮은 재질을 사용한다. 즉, 반도체층과 접착력이 낮은 재질로 이루어진 반사금속층(110)을 접착 금속(200)을 이용하여 접착하는 경우, 접착금속으로 접착된 부위는 고정되나 반사금속층과 반도체층이 직접 접하는 그 이외의 부분은 이들 사이의 낮은 접착력에 의해 이들 사이가 박리되어 공간이 생기게 되며 그 결과 공기층(300)이 형성된다. 본 발명에서 반사금속층으로 지칭하였으나, 상기와 같은 특성을 갖는 금속이라면 반사도에 특히 제한되지 않을 수 있다. 상기 반사금속층으로 가장 바람직한 재질은 은(Ag)이며, 상기 은(Ag)은 제 1 도전형 반도체층과 접착력이 낮다.
The material that can be used as the reflective metal layer 110 is preferably a material having excellent adhesion with the adhesive metal 200 and low adhesion with the first conductive semiconductor layer 120. That is, when the reflective metal layer 110 made of a material having a low adhesion strength is bonded to the semiconductor layer using the adhesive metal 200, the portion bonded with the adhesive metal is fixed, but the portion where the reflective metal layer and the semiconductor layer directly contact each other. As a result of the low adhesion between them, they are separated from each other to form a space, and as a result, the air layer 300 is formed. Although referred to as a reflective metal layer in the present invention, any metal having the above characteristics may not be particularly limited in reflectivity. The most preferable material for the reflective metal layer is silver (Ag), and the silver (Ag) has a low adhesive strength with the first conductive semiconductor layer.

본 발명에 사용될 수 있는 접착 금속은 반사금속층 및 제 1 도전형 반도체층 모두와 우수한 접착력을 갖는 것이라면 제한되지 않으며, 예를 들어 니켈(Ni)을 이용할 수 있다. 한편, 상기 접착 금속은 반사금속층을 구성하는 재질과 동일하거나 상이할 수 있으며, 바람직하게는 반사도가 높은 재질로 이루어진다.
The adhesive metal that can be used in the present invention is not limited so long as it has excellent adhesion with both the reflective metal layer and the first conductivity type semiconductor layer, and for example, nickel (Ni) can be used. On the other hand, the adhesive metal may be the same as or different from the material constituting the reflective metal layer, preferably made of a material with high reflectivity.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

10: 성장기판
100, 205: 도전성 기판 110, 204: 반사금속층
120, 203: 제 1 도전형 반도체층 130, 202: 활성층
140, 201: 제 2 도전형 반도체층 150: 도전성 투명전극
180: n형 전극 190: p형 전극
200: 접착 금속 300: 공기층
500: 절연체10: growth substrate
100, 205: conductive substrate 110, 204: reflective metal layer
120, 203: first conductive semiconductor layer 130, 202: active layer
140 and 201: second conductive semiconductor layer 150: conductive transparent electrode
180: n-type electrode 190: p-type electrode
200: adhesive metal 300: air layer
500: insulator

Claims (11)

반사금속층;
상기 반사금속층 상에 형성된 제1 도전형 반도체층;
상기 반사금속층과 상기 제 1 도전형 반도체층 사이에 형성되며, 상기 반사금속층과 상기 제1 도전형 반도체층을 접착시키는 복수의 접착 금속 및 상기 접착 금속 사이 공간에 형성된 공기층을 갖는 접착층;
상기 제 1 도전형 반도체층 상에 형성된 활성층 및
상기 활성층 상에 형성된 제 2 도전형 반도체층을 포함하는 발광소자.
Reflective metal layer;
A first conductivity type semiconductor layer formed on the reflective metal layer;
An adhesive layer formed between the reflective metal layer and the first conductive semiconductor layer, the adhesive layer having a plurality of adhesive metals for adhering the reflective metal layer and the first conductive semiconductor layer and an air layer formed in a space between the adhesive metals;
An active layer formed on the first conductivity type semiconductor layer;
A light emitting device comprising a second conductivity type semiconductor layer formed on the active layer.
제 1항에 있어서, 상기 반사금속층과 상기 접착 금속의 접착력은 상기 반사금속층과 상기 제 1 도전형 반도체층의 접착력보다 낮은 발광소자.
The light emitting device of claim 1, wherein an adhesion force between the reflective metal layer and the adhesive metal is lower than that between the reflective metal layer and the first conductive semiconductor layer.
제 1항에 있어서, 상기 접착 금속은 규칙적이거나 또는 불규칙하게 배열된 복수의 점(dot) 또는 그물(mesh) 형태로 형성되는 발광소자.
The light emitting device of claim 1, wherein the adhesive metal is formed in a plurality of dots or meshes arranged regularly or irregularly.
제 1항에 있어서, 상기 제1 및 제2 도전형 반도체층 중 적어도 하나의 표면에 형성된 요철 구조를 더 포함하는 발광소자.
The light emitting device of claim 1, further comprising an uneven structure formed on a surface of at least one of the first and second conductivity-type semiconductor layers.
제 1항에 있어서, 상기 제2 도전형 반도체층은 상기 활성층을 향하는 면 중 일부가 노출되며, 상기 제2 도전형 반도체층의 노출면에 형성된 제2 도전형 전극 및 상기 제2 도전형 반도체층 상에 형성된 절연성 기판을 더 포함하는 발광소자.
The second conductive semiconductor layer of claim 1, wherein a portion of a surface of the second conductive semiconductor layer facing the active layer is exposed, and a second conductive electrode and the second conductive semiconductor layer are formed on the exposed surface of the second conductive semiconductor layer. A light emitting device further comprising an insulating substrate formed on.
제 1항에 있어서, 반사금속층 하부에 형성된 도전성 지지 기판 및 상기 제2 도전형 반도체층 상에 형성된 제2 도전형 전극을 더 포함하는 발광소자.
The light emitting device of claim 1, further comprising a conductive support substrate formed under the reflective metal layer and a second conductive electrode formed on the second conductive semiconductor layer.
제 1항에 있어서, 반사금속층 하부에 형성되며 상기 제2 도전형 반도체층과 연결되도록 상기 제1 도전형 반도체층 및 활성층을 관통하는 도전성 비아를 갖는 도전성 지지 기판 및 상기 반사금속층과 연결된 제1 도전형 전극을 더 포함하는 발광소자.
The conductive support substrate of claim 1, further comprising a conductive support substrate formed under the reflective metal layer, the conductive support substrate having conductive vias through the first conductive semiconductor layer and the active layer to be connected to the second conductive semiconductor layer. A light emitting device further comprising a type electrode.
성장기판 상에 제 2 도전형 반도체층, 활성층 및 제 1 도전형 반도체층을 형성하는 단계;
상기 제 1 도전형 반도체층 상에 접착 금속을 배치하여 공기층을 포함하는 접착층을 형성하는 단계 및
상기 접착층 상에 반사금속층을 형성하는 단계
를 포함하는 발광소자의 제조방법.
Forming a second conductive semiconductor layer, an active layer and a first conductive semiconductor layer on the growth substrate;
Disposing an adhesive metal on the first conductive semiconductor layer to form an adhesive layer including an air layer; and
Forming a reflective metal layer on the adhesive layer
Method of manufacturing a light emitting device comprising a.
제 8항에 있어서, 상기 반사금속층과 상기 접착 금속의 접착력은 상기 반사금속층과 상기 제 1 도전형 반도체층의 접착력보다 낮은 발광소자의 제조방법.
The method of claim 8, wherein an adhesion between the reflective metal layer and the adhesive metal is lower than that between the reflective metal layer and the first conductive semiconductor layer.
제 8항에 있어서, 상기 접착 금속은 규칙적이거나 또는 불규칙하게 배열된 복수의 점(dot) 또는 그물(mesh) 형태로 형성되는 발광소자의 제조방법.
The method of claim 8, wherein the adhesive metal is formed in a plurality of dots or meshes arranged regularly or irregularly.
제 8항에 있어서, 상기 제1 및 제2 도전형 반도체층 중 적어도 하나의 표면에 요철 구조를 형성하는 단계를 더 포함하는 발광소자의 제조방법. The method of claim 8, further comprising forming an uneven structure on at least one surface of the first and second conductivity-type semiconductor layers.
KR1020100040649A 2010-04-30 2010-04-30 Semiconductor light emitting device and preparing therof KR20110121176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100040649A KR20110121176A (en) 2010-04-30 2010-04-30 Semiconductor light emitting device and preparing therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100040649A KR20110121176A (en) 2010-04-30 2010-04-30 Semiconductor light emitting device and preparing therof

Publications (1)

Publication Number Publication Date
KR20110121176A true KR20110121176A (en) 2011-11-07

Family

ID=45392096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040649A KR20110121176A (en) 2010-04-30 2010-04-30 Semiconductor light emitting device and preparing therof

Country Status (1)

Country Link
KR (1) KR20110121176A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190124867A (en) * 2018-04-27 2019-11-06 삼성전자주식회사 Semiconductor light emitting device
JP2020061574A (en) * 2013-11-07 2020-04-16 ルミレッズ ホールディング ベーフェー Substrate for led with total inner reflection layer surrounding led

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020061574A (en) * 2013-11-07 2020-04-16 ルミレッズ ホールディング ベーフェー Substrate for led with total inner reflection layer surrounding led
KR20190124867A (en) * 2018-04-27 2019-11-06 삼성전자주식회사 Semiconductor light emitting device
US10756238B2 (en) 2018-04-27 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Similar Documents

Publication Publication Date Title
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
US10622520B2 (en) Semiconductor light emitting device with increased reflectance and light emission efficiency, and suppressed peeling or migration of the reflective metal
JP5816243B2 (en) Light emitting device and light emitting device package
KR101039904B1 (en) Light emitting device, light emitting device package and method for fabricating the same
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
US9087932B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR100982988B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20110085726A (en) Semiconductor light emitting device and manufacturing method of the same
JP2013098571A (en) Semiconductor light-emitting element and manufacturing method of the same
KR100887111B1 (en) Manufacturing method of vertical semiconductor light emitting device
KR20110132160A (en) Semiconductor light emitting diode and method of manufacturing thereof
CN113851567B (en) Light emitting diode chip and light emitting device
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR20110121176A (en) Semiconductor light emitting device and preparing therof
KR100982983B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
KR20110083290A (en) Semiconductor light emitting device and preparing therof
KR101068864B1 (en) Semiconductor light emitting device and menufacturing method thereof
KR101333332B1 (en) Light emitting diode and method of manufacturing the same
KR20120016831A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR102260691B1 (en) Light-emitting diodes and method of manufacturing the same
US20230047372A1 (en) Semiconductor light emitting device
KR101681573B1 (en) Method of manufacturing Light emitting device
KR20110085727A (en) Semiconductor light emitting device and manufacturing method of the same
KR20110103021A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination