KR20120077708A - Localized emitter solar cell and method for manufacturing thereof - Google Patents

Localized emitter solar cell and method for manufacturing thereof Download PDF

Info

Publication number
KR20120077708A
KR20120077708A KR1020100139771A KR20100139771A KR20120077708A KR 20120077708 A KR20120077708 A KR 20120077708A KR 1020100139771 A KR1020100139771 A KR 1020100139771A KR 20100139771 A KR20100139771 A KR 20100139771A KR 20120077708 A KR20120077708 A KR 20120077708A
Authority
KR
South Korea
Prior art keywords
substrate
layer
solar cell
doped region
conductive
Prior art date
Application number
KR1020100139771A
Other languages
Korean (ko)
Other versions
KR101173399B1 (en
Inventor
이준성
양수미
송석현
정상윤
안수범
이경원
주상민
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020100139771A priority Critical patent/KR101173399B1/en
Priority to PCT/KR2011/007257 priority patent/WO2012091253A1/en
Publication of KR20120077708A publication Critical patent/KR20120077708A/en
Application granted granted Critical
Publication of KR101173399B1 publication Critical patent/KR101173399B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE: A solar cell with a localized emitter and a manufacturing method thereof are provided to maximize light conversion efficiency of a solar cell by safely transferring a little number of photo-produced carriers in a substrate to an electrode. CONSTITUTION: A first conductive substrate(10) is prepared. A dielectric layer(20) is formed on the surface of the substrate. A back electrode(15) is formed on a lower surface of the substrate. A heavily doped region having second conductive impurities is locally formed on an upper portion of the substrate. A secondary electrode layer(30) is deposited on the upper portion of the substrate. A front electrode(14) is formed on the upper portion electrode layer.

Description

국부화 에미터 태양전지 및 그 제조 방법{Localized Emitter Solar Cell and Method for Manufacturing Thereof}Localized Emitter Solar Cell and Method for Manufacturing Thereof

본 발명은 국부화 에미터 태양전지 및 그 제조 방법에 관한 것으로, 특히 기판의 수광면에 국부적으로 에미터 및 전극을 형성한 국부화 에미터 태양전지 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a localized emitter solar cell and a method of manufacturing the same, and more particularly, to a localized emitter solar cell in which an emitter and an electrode are locally formed on a light receiving surface of a substrate.

태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(Diode)라 할 수 있다.The solar cell is a key element of photovoltaic power generation that converts sunlight directly into electricity, and is basically a diode composed of a p-n junction.

태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지에 태양광이 입사되어 태양전지 내부에 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.In the process of converting sunlight into electricity by solar cells, solar light is incident on the solar cells to generate electron-hole pairs inside the solar cells, and electrons move to n layers and holes move to p layers by the electric field. Thus, photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.

한편, 태양전지는 p-n 접합층인 광흡수층의 형태나 불순물 이온 종류에 따라 다양하게 구분되는데 광흡수층으로는 대표적으로 실리콘(Si)을 들 수 있으며, 이와 같은 실리콘계 태양전지는 형태에 따라 실리콘 웨이퍼를 광흡수층으로 이용하는 실리콘 기판형과, 실리콘을 박막 형태로 증착하여 광흡수층을 형성하는 박막형으로 구분된다.On the other hand, solar cells are classified into various types according to the shape of the light absorption layer or the impurity ions, which are pn junction layers. Examples of the light absorption layer include silicon (Si). The silicon substrate type used as the light absorption layer is divided into a thin film type which forms a light absorption layer by depositing silicon in a thin film form.

실리콘계 태양전지 중 실리콘 기판형의 일반적인 구조를 예들 들어 살펴보면 다음과 같다.Looking at the general structure of the silicon substrate type of silicon-based solar cell as an example.

도 1에 도시한 바와 같이, 제1도전형 반도체층(11) 위에 에미터층인 제2도전형 반도체층(12)이 적층되며, 제2도전형 반도체층(12)의 상부면에 핑거 바 또는 버스 바 등의 패턴을 가진 전면전극(14)이 형성되고 제1도전형 반도체층(11)의 하부면에 후면전극(15)이 구비된 구조를 갖는다. As illustrated in FIG. 1, a second conductive semiconductor layer 12, which is an emitter layer, is stacked on the first conductive semiconductor layer 11, and a finger bar or the upper surface of the second conductive semiconductor layer 12 is formed. A front electrode 14 having a pattern such as a bus bar is formed and a rear electrode 15 is provided on a lower surface of the first conductive semiconductor layer 11.

이때, 제1도전형 반도체층(11) 및 제2도전형 반도체층(12)은 하나의 실리콘 기판(10)에 구현되는 것으로서, 실리콘 기판(10)의 하부는 제1도전형 반도체층(11), 실리콘 기판(10)의 상부는 제2도전형 반도체층(12)으로 구분되며, 제1도전형 반도체층(11)의 하부에는 후면 전계 형성을 위한 제1도전형 불순물의 고농도 도핑층(10-1)이 구비되고, 상부면에 전면전극(14)이 형성된 제2도전형 반도체층(12)에는 제2도전형 불순물의 고농도 도핑 영역(10-2)이 구비된다.In this case, the first conductive semiconductor layer 11 and the second conductive semiconductor layer 12 are implemented on one silicon substrate 10, and the lower portion of the silicon substrate 10 is the first conductive semiconductor layer 11. The upper portion of the silicon substrate 10 is divided into the second conductive semiconductor layer 12, and a lower concentration doped layer of the first conductive impurity for forming a backside electric field is formed below the first conductive semiconductor layer 11. 10-1) and the second conductive semiconductor layer 12 having the front electrode 14 formed on an upper surface thereof, are provided with a highly doped region 10-2 of the second conductive impurity.

이러한, 기판형 실리콘계 태양전지의 일반적인 제조 과정을 살펴보면, 먼저 제1도전형의 실리콘 기판(10)을 준비하고, 준비된 실리콘 기판(10)의 표면 텍스쳐링, 제2도전형의 불순물 이온 주입(Doping)?확산(Diffusion)을 통한 제2도전형 반도체층(12) 형성, 전면전극(14) 및 후면전극(15) 형성 등의 공정을 거쳐 제조된다.Looking at the general manufacturing process of such a substrate-type silicon solar cell, first preparing a silicon substrate 10 of the first conductivity type, surface texturing of the prepared silicon substrate 10, doping impurity ion (Doping) of the second conductivity type The second conductive semiconductor layer 12 may be formed through diffusion, and the front electrode 14 and the rear electrode 15 may be formed.

한편, 전면전극(14) 및 후면전극(15)의 형성 이전에는, 확산 공정에 의해 기판(10) 표면에 형성된 PSG(Phosphorus Silicate Glass)막 또는 BSG(Boron Silicate Glass)막 등의 불순물을 포함한 불순물 산화막을 제거하는 세정 공정 및 제2도전형 반도체층(12) 위에 반사방지막(13)을 형성하는 공정 등을 진행하고, 실리콘 기판(10)의 표면과 전면전극(14) 간의 접촉 저항을 감소시키기 위하여 전면전극(14)이 형성될 부위에 해당하는 제2도전형 반도체층(12)에는 제2도전형 불순물의 고농도 도핑 영역(10-2), 즉 에미터를 선택적으로 형성하게 된다.Meanwhile, before the front electrode 14 and the back electrode 15 are formed, impurities including impurities such as a PSG (Phosphorus Silicate Glass) film or a BSG (Boron Silicate Glass) film formed on the surface of the substrate 10 by a diffusion process are formed. A cleaning process for removing an oxide film and a process for forming an anti-reflection film 13 on the second conductive semiconductor layer 12, and the like, to reduce contact resistance between the surface of the silicon substrate 10 and the front electrode 14. In order to form the second conductive semiconductor layer 12 corresponding to the portion where the front electrode 14 is to be formed, a highly doped region 10-2, that is, an emitter, of the second conductive impurity is selectively formed.

여기서, 제1도전형 불순물의 고농도 도핑층(10-1)은 제1도전형 반도체층(11)에 비해 높은 에너지 장벽을 가진 후면 전계를 형성하기 때문에, 추후 제1도전형 반도체층(11) 내에서 태양광 입사에 의해 광생성된 소수 운송자(1)가 후면전극(15)으로 이동하는 것을 차단하는 역할을 수행하게 된다.Here, since the highly doped layer 10-1 of the first conductivity type impurity forms a backside electric field having a higher energy barrier than the first conductivity type semiconductor layer 11, the first conductivity type semiconductor layer 11 is later formed. The small number of carriers (1) generated by the solar light incident in the inside serves to block the movement to the rear electrode (15).

아울러, 전면전극(14) 및 후면전극(15)의 형성 이후에는, 소성 공정을 통해 제1도전형 반도체층(11)의 하부에 제1도전형 불순물의 고농도 도핑층(10-1)을 형성하고, 레이저를 이용하여 기판 전면의 둘레를 따라 일정 깊이의 단선용 트렌치를 형성하는 절연 공정을 진행하게 된다.In addition, after the formation of the front electrode 14 and the rear electrode 15, a high concentration doping layer 10-1 of the first conductivity type impurity is formed under the first conductivity type semiconductor layer 11 through a firing process. In addition, an insulating process of forming a trench for disconnection of a predetermined depth is performed along the circumference of the front surface of the substrate using a laser.

이는, 제2도전형 반도체층(12) 형성시, 제2도전형 불순물 이온이 포함된 용액에 실리콘 기판(10)을 담그고 후속으로 열처리 공정을 수행하여, 제2도전형 불순물 이온을 실리콘 기판(10) 내에 확산시키는 방식으로 진행되기 때문에, 실리콘 기판(10)의 상부 이외에 측부에도 제2도전형 반도체층이 형성되는데, 이와 같이 기판의 측부에 형성된 제2도전형 반도체층은 전면전극(14)과 후면전극(15)을 단락(short)시켜 태양전지의 광전변환 효율을 저하시키는 요인으로 작용하므로, 실리콘 기판(10)의 측부에 형성된 제2도전형 반도체층에 의한 전면전극(14)과 후면전극(15) 사이의 전기적 연결을 차단시킬 필요가 있기 때문이다.When the second conductive semiconductor layer 12 is formed, the silicon substrate 10 is immersed in a solution containing the second conductive impurity ions and subsequently subjected to a heat treatment process, thereby forming the second conductive impurity ions into a silicon substrate ( 10), the second conductive semiconductor layer is formed on the side of the substrate in addition to the upper portion of the silicon substrate 10. Thus, the second conductive semiconductor layer formed on the side of the substrate is the front electrode 14; Since the back electrode 15 is shorted to act as a factor of reducing photoelectric conversion efficiency of the solar cell, the front electrode 14 and the rear surface of the second conductive semiconductor layer formed on the side of the silicon substrate 10 are reduced. This is because it is necessary to interrupt the electrical connection between the electrodes 15.

이와 같은 일반적인 태양전지에서의 광 발전시 소수 운송자(1)의 이동 과정을 살펴보면, 예컨대 제1도전형이 p형, 제2도전형이 n형인 경우, 태양광이 입사됨에 따라 제1도전형 반도체층(11) 내에서 광생성된 소수 운송자(1)인 전자는 제2도전형 반도체층(12), 즉 에미터층이 형성되어 있는 실리콘 기판(10)의 전면 쪽으로 이동하게 된다. 이때, 다수 운송자(2)인 정공은 실리콘 기판(10)의 후면 쪽으로 이동하게 된다.Looking at the movement of the minority transporter (1) during photovoltaic power generation in such a general solar cell, for example, when the first conductivity type is p-type, the second conductivity type is n-type, as the solar light enters the first conductive semiconductor The electrons, which are the minority carriers 1 generated in the layer 11, move toward the front surface of the silicon substrate 10 on which the second conductive semiconductor layer 12, that is, the emitter layer, is formed. At this time, the hole which is the majority carrier 2 is moved toward the rear side of the silicon substrate 10.

이러한 일반적인 태양전지에는 깊이 방향에 따른 불순물 도핑 농도가 상부에서 가장 높고 하부쪽으로 내려갈수록 감소하는 특성을 보이며, 이에 따라 에너지 밴드 구조상 전도대(Conduction Band)가 상부쪽으로 갈수록 낮아지는 특성을 갖는 제2도전형 반도체층(12), 즉 에미터층이 실리콘 기판(10)의 수광면 전체에 형성되어 있으므로, 에미터층의 깊이 방향 에너지 밴드 구조에 의해, 제1도전형 반도체층(11)에서 광생성된 소수 운송자가 에미터층을 따라 이동하되, 특히 반사방지막(13)에 근접한 에미터층의 상부, 즉 실리콘 기판(10)의 표면을 따라 이동하다가 전면전극(14)으로 포집되게 된다.In such a general solar cell, the impurity doping concentration in the depth direction is highest at the top and decreases toward the bottom, and accordingly, the conduction band is lowered toward the top in the energy band structure. Since the semiconductor layer 12, that is, the emitter layer, is formed on the entire light-receiving surface of the silicon substrate 10, the minority transport photogenerated in the first conductive semiconductor layer 11 by the depth energy band structure of the emitter layer. The self moves along the emitter layer, and in particular, moves along the surface of the silicon substrate 10 above the emitter layer adjacent to the anti-reflection film 13 and is collected by the front electrode 14.

그러나, 이와 같은 종래의 태양전지는 소수 운송자(1)의 이동 경로인 실리콘 기판(10)의 표면 부위가 결정 결함 및 불순물 등이 다수 존재하는 결함 밀도가 높은 부위이기 때문에, 소수 운송자(1)가 전면전극(14)으로 포집되기 전에 재결합하여 쉽게 소실될 우려가 있다.However, since the surface area of the silicon substrate 10, which is the movement path of the minority transporter 1, is a high density of defects in which a large number of crystal defects and impurities exist, the minority transporter 1 has such a conventional solar cell. There is a fear that it may be easily lost by recombination before being collected by the front electrode 14.

더욱이, 종래의 태양전지는 100㎛ 내지 140㎛ 이내의 큰 선폭(W)을 가지는 전면전극(14)을 실리콘 기판(10)의 전면, 즉 수광면에 형성해야 하기 때문에, 수광율 유지를 위한 충분한 면적의 수광면을 확보하기 위해 전면전극(14) 간의 간격(d)이 1800㎛ 내지 2300㎛ 이내로 매우 크게 형성되어, 제1도전형 반도체층(11)에서 광생성된 소수 운송자(1)가 실리콘 기판(10)의 표면 부위를 따라 전면전극(14)까지 이동하는 거리가 길어지게 되므로, 소수 운송자(1)가 전면전극(14)으로 포집되기 전에 실기콘 기판(10)의 표면에서 재결합하여 소실될 가능성이 증가하게 된다.Furthermore, in the conventional solar cell, since the front electrode 14 having a large line width W within a range of 100 µm to 140 µm must be formed on the front surface of the silicon substrate 10, that is, the light receiving surface, it is sufficient to maintain the light receiving rate. In order to secure the light-receiving surface of the area, the distance d between the front electrodes 14 is formed very large within 1800 μm to 2300 μm, so that the minority carriers 1 generated in the first conductive semiconductor layer 11 are silicon. Since the distance to the front electrode 14 along the surface portion of the substrate 10 becomes longer, the minority transporter 1 is recombined and disappeared from the surface of the silicon substrate 10 before it is collected by the front electrode 14. Increase the likelihood.

즉, 종래의 태양전지는 그 구조상, 실리콘 기판(10) 내에서 광생성된 소수 운송자(1)의 재결합율이 높아 광전 변환 효율이 떨어지는 문제점이 있다.That is, the conventional solar cell has a problem in that the photoelectric conversion efficiency is low due to its high recombination rate of the minority transporter 1 photogenerated in the silicon substrate 10.

또한, 종래의 태양전지는 실리콘 기판(10)의 수광면 확보를 위해 전면전극(14)의 개수를 감소시킬 경우, 전면전극(14) 간의 간격(d)이 더 커지게 되어 실리콘 기판(10) 표면에서의 소수 운송자 재결합율을 더욱 증가시키게 됨에 따라, 태양전지의 수광율 향상이 곤란하고, 이로 인해 태양전지의 효율 증가 역시 곤란한 문제점이 있다.In addition, in the conventional solar cell, when the number of the front electrodes 14 is reduced in order to secure the light receiving surface of the silicon substrate 10, the distance d between the front electrodes 14 becomes larger, so that the silicon substrate 10 is formed. As the minority carrier recombination rate at the surface is further increased, it is difficult to improve the light receiving rate of the solar cell, and thus, there is a problem in that the efficiency of the solar cell is also difficult to increase.

또한, 종래의 태양전지는 제조시, 산화막 제거를 위한 세정 공정 및 단선용 트렌치를 형성하는 절연 공정 등의 복잡한 공정 절차가 필요함에 따라, 제조 기간 및 제조 비용이 많이 소요되는 문제점이 있다.
In addition, a conventional solar cell requires a complicated process procedure such as a cleaning process for removing an oxide film and an insulation process for forming a trench for disconnection, and thus, a manufacturing period and a manufacturing cost are high.

본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 기판의 수광면에 국부적으로 에미터 및 전극를 형성하되, 에미터와 전극 사이에 에미터를 통해 수집된 소수 운송자를 전극으로 전달하기 위한 보조전극층을 형성한 국부화 에미터 태양전지 및 그 제조 방법을 제공하는데, 그 목적이 있다.
The present invention has been made to solve the problems described above, and to form an emitter and an electrode locally on the light receiving surface of the substrate, for transferring a small number of carriers collected through the emitter between the emitter and the electrode to the electrode The present invention provides a localized emitter solar cell in which an auxiliary electrode layer is formed, and a method of manufacturing the same.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지는, 상하부면에 전면전극 및 후면전극이 구비된 실리콘 재질의 제1도전형의 기판을 포함하며, 상기 기판의 상층부에는 제2도전형 불순물의 고농도 도핑 영역이 국부적으로 형성되며, 상기 기판과 상기 전면전극 사이에 유전층 및 보조전극층이 차례로 적층되어 구성되는 것이 바람직하다.A solar cell according to an embodiment of the present invention for achieving the above object, includes a first conductive substrate of a silicon material having a front electrode and a rear electrode on the upper and lower surfaces, the upper layer portion of the substrate The highly doped region of the second conductive impurity is locally formed, and a dielectric layer and an auxiliary electrode layer are sequentially stacked between the substrate and the front electrode.

여기서, 상기 유전층은, 상기 기판의 상부면 중 제2도전형 불순물의 고농도 도핑 영역이 노출된 부위를 제외한 부위에 형성되는 것이 바람직하다.Here, the dielectric layer is preferably formed at a portion of the upper surface of the substrate except for a portion where the high concentration doped region of the second conductive impurity is exposed.

이러한, 상기 유전층은, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물 또는 실리콘 질화물로 이루어지는 것이 바람직하다.This dielectric layer is preferably made of silicon oxide, aluminum oxide, titanium oxide or silicon nitride.

아울러, 상기 보조전극층은, 상기 제2도전형 불순물의 고농도 도핑 영역에 직접 접촉하거나, 도금층을 매개로 접촉하도록 상기 유전층 위에 적층되어 형성되는 것이 바람직하다.In addition, the auxiliary electrode layer may be formed on the dielectric layer to be in direct contact with the doped region of the high concentration dopant of the second conductive impurity, or to contact the plating layer.

이러한, 상기 보조전극층은, 투명전도산화막으로 이루어지는 것이 바람직하다.The auxiliary electrode layer is preferably made of a transparent conductive oxide film.

이와 같은, 상기 유전층 및 상기 보조전극층은, 반사방지막(ARC: Anti-Reflective Coating) 역할을 수행하는 것이 바람직하다.As such, the dielectric layer and the auxiliary electrode layer preferably serve as an anti-reflective coating (ARC).

더욱이, 상기 기판은, 하층부에 후면 전계를 형성하는 제1도전형 불순물의 고농도 도핑층을 구비하는 것이 바람직하다.Furthermore, it is preferable that the substrate has a high concentration doping layer of a first conductivity type impurity that forms a rear electric field in the lower layer portion.

그리고, 상기 제2도전형 불순물의 고농도 도핑 영역은, 규칙 또는 불규칙적인 선폭 및 간격을 갖는 선 패턴으로 형성되는 것이 바람직하다.In addition, the highly doped region of the second conductive impurity is preferably formed in a line pattern having a regular or irregular line width and spacing.

또한, 상기 제2도전형 불순물의 고농도 도핑 영역은, 규칙 또는 불규칙적인 크기 및 간격을 갖는 점 패턴으로 형성되는 것이 바람직하다.In addition, the highly doped region of the second conductive impurity is preferably formed in a dot pattern having a regular or irregular size and spacing.

이때, 상기 전면전극은, 상기 제2도전형 불순물의 고농도 도핑 영역의 패턴에 평행하거나 직교하는 방향으로 형성되는 것이 바람직하다.
In this case, the front electrode is preferably formed in a direction parallel or perpendicular to the pattern of the high concentration doped region of the second conductive impurity.

한편, 본 발명의 일 실시예에 따른 국부화 에미터 태양전지 제조 방법은, 제1도전형의 기판을 준비하는 단계와; 상기 기판의 표면에 유전층을 형성하는 단계와; 상기 기판의 하부면에 후면전극을 형성하는 단계와; 상기 기판의 상층부에 국부적으로 제2도전형 불순물의 고농도 도핑 영역을 형성하는 단계와; 상기 기판의 상부에 보조전극층을 증착시키는 단계와; 상기 보조전극층 위에 전면전극을 형성하는 단계를 포함하여 이루어지는 것이 바람직하다.On the other hand, the method of manufacturing a localized emitter solar cell according to an embodiment of the present invention comprises the steps of preparing a substrate of the first conductive type; Forming a dielectric layer on the surface of the substrate; Forming a rear electrode on the lower surface of the substrate; Forming a highly doped region of a second conductive impurity locally in an upper layer of the substrate; Depositing an auxiliary electrode layer on the substrate; It is preferable to include forming a front electrode on the auxiliary electrode layer.

여기서, 상기 후면전극을 형성하는 단계는, 상기 기판의 하부면에 금속 물질을 도포하는 단계와; 소성 공정을 진행하여 상기 기판의 하부면에 후면전극을 형성하는 단계와; 상기 소성 공정 시의 열처리에 의해, 상기 기판의 하층부에 제1도전형 불순물의 고농도 도핑층이 형성되는 단계를 포함하여 이루어지는 것이 바람직하다.The forming of the back electrode may include applying a metal material to a lower surface of the substrate; Forming a back electrode on a lower surface of the substrate by performing a baking process; It is preferable to include the step of forming a high concentration doped layer of the first conductivity type impurities in the lower layer of the substrate by the heat treatment during the baking step.

아울러, 상기 제2도전형 불순물의 고농도 도핑 영역을 형성하는 단계에서는, 레이져 도핑 공정을 수행하여 상기 기판의 상부에 형성된 상기 유전층을 국부적으로 제거하며, 상기 유전층이 제거된 상기 기판의 상층부에 상기 제2도전형 불순물을 도핑시키는 것이 바람직하다.In the forming of the heavily doped region of the second conductive type impurity, a laser doping process is performed to locally remove the dielectric layer formed on the substrate, and to remove the dielectric layer formed on the upper layer of the substrate from which the dielectric layer is removed. It is preferable to dope the two conductive impurities.

이러한 본 발명에 따른 국부화 에미터 태양전지 제조 방법은, 상기 제2도전형 불순물의 고농도 도핑 영역에 직접 접촉하도록 도금층(Seed Layer)을 증착하는 단계를 더 포함하여 이루어지는 것이 바람직하다.
The method of manufacturing a localized emitter solar cell according to the present invention preferably further comprises depositing a seed layer to directly contact the heavily doped region of the second conductive impurity.

본 발명에 따른 국부화 에미터 태양전지 및 그 제조 방법에 의하면, 기판의 수광면에 국부적으로 에미터 및 전극를 형성하되, 에미터와 전극 사이에 에미터를 통해 수집된 소수 운송자를 전극으로 전달하기 위한 보조전극층을 형성함으로써, 기판 내에서 광생성되어 전극으로 포집되는 소수 운송자의 재결합율를 감소시켜 소수 운송자의 라이프 타임을 증가시킬 수 있고, 전극의 선폭, 개수 및 간격 등과 같은 전극 패턴 형태에 상관없이, 기판 내에서 광생성된 소수 운송자를 안전하게 전극으로 전달하여 태양전지의 광전 변환 효율을 극대화시킬 수 있는 효과가 있다.According to the localized emitter solar cell according to the present invention and a method of manufacturing the same, while locally forming an emitter and an electrode on the light receiving surface of the substrate, to transfer a small number of carriers collected through the emitter between the emitter and the electrode to the electrode By forming the auxiliary electrode layer, the lifetime of the minority carriers can be increased by reducing the recombination rate of the minority carriers that are generated in the substrate and collected by the electrodes, and can be used regardless of the electrode pattern type such as the line width, number and spacing of the electrodes. In addition, it is possible to maximize the photoelectric conversion efficiency of the solar cell by delivering a small number of phototransmitters transported to the electrode safely in the substrate.

또한, 본 발명에 따른 국부화 에미터 태양전지 및 그 제조 방법에 의하면, 기판의 수광면에 형성될 전극의 선폭 및 개수를 감소시키고 전극 간 간격을 최대화시키는 등, 기판의 수광면을 최대로 확보할 수 있는 전극 패턴을 형성할 수 있고, 이로 인해 태양전지의 수광율을 극대화시켜 태양전지의 효율을 증가시킬 수 있는 효과가 있다.In addition, according to the localized emitter solar cell according to the present invention and a method for manufacturing the same, the maximum light receiving surface of the substrate is secured by reducing the line width and number of electrodes to be formed on the light receiving surface of the substrate and maximizing the distance between the electrodes. It is possible to form an electrode pattern, thereby maximizing the light receiving rate of the solar cell has the effect of increasing the efficiency of the solar cell.

또한, 본 발명에 따른 국부화 에미터 태양전지 및 그 제조 방법에 의하면, 산화막 제거를 위한 세정 공정이나 단선용 트렌치 형성을 위한 절연 공정 등을 수행할 필요가 없어, 공정 절차를 간소화하여 제조 기간을 단축시킬 수 있으며, 제조 비용도 절감할 수 있는 효과가 있다.
In addition, according to the localized emitter solar cell and the manufacturing method according to the present invention, there is no need to perform the cleaning process for removing the oxide film, the insulation process for forming the trench for disconnection, etc. It can shorten and reduce the manufacturing cost.

도 1은 일반적인 태양전지의 구조를 나타낸 단면도.
도 2는 본 발명의 일 실시예에 따른 국부화 에미터 태양전지의 평면도.
도 3은 도 2에 있어서, A-A'에 따른 국부화 에미터 태양전지의 단면도.
도 4는 본 발명의 일 실시예에 따른 국부화 에미터 태양전지의 제조 방법을 설명하기 위한 공정 순서도.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 국부화 에미터 태양전지의 제조 방법을 설명하기 위한 공정 단면도.
도 11 내지 도 12는 본 발명의 다른 실시예에 따른 국부화 에미터 태양전지의 제조 방법을 설명하기 위한 공정 단면도.1 is a cross-sectional view showing the structure of a typical solar cell.
2 is a plan view of a localized emitter solar cell according to an embodiment of the present invention.
3 is a cross-sectional view of the localized emitter solar cell according to AA ′ in FIG. 2;
Figure 4 is a process flow chart for explaining a manufacturing method of a localized emitter solar cell according to an embodiment of the present invention.
5 to 10 are cross-sectional views illustrating a method of manufacturing a localized emitter solar cell according to an embodiment of the present invention.
11 to 12 are cross-sectional views illustrating a method of manufacturing a localized emitter solar cell according to another embodiment of the present invention.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 국부화 에미터 태양전지 및 그 제조 방법에 대하여 상세하게 설명한다.Hereinafter, a localized emitter solar cell and a method of manufacturing the same according to a preferred embodiment of the present invention with reference to the accompanying drawings will be described in detail.

도 2 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 국부화 에미터 태양전지는 상하부에 전면전극(14) 및 후면전극(15)이 구비된 실리콘 재질의 제1도전형의 기판(10)을 포함하며, 이때 기판(10)의 상층부에는 제2도전형 불순물의 고농도 도핑 영역(10-2)이 국부적으로 형성되며, 기판(10)과 전면전극(14) 사이에 유전층(20) 및 보조전극층(30)이 차례로 적층된 구조를 가진다. 여기서, 제1도전형은 n형 또는 p형일 수 있으며, 이하에서는 제1도전형은 p형, 제2도전형은 n형인 것을 일 예로 들어 설명하기로 한다.2 to 3, a localized emitter solar cell according to an embodiment of the present invention is a substrate of a first conductive type of silicon material having a front electrode 14 and a rear electrode 15 at upper and lower portions thereof ( 10, wherein a high concentration doped region 10-2 of the second conductive impurity is locally formed in the upper layer of the substrate 10, and the dielectric layer 20 is formed between the substrate 10 and the front electrode 14. And the auxiliary electrode layers 30 are sequentially stacked. Here, the first conductivity type may be n type or p type, hereinafter, the first conductive type is p type, and the second conductive type is n type.

이때, 제2도전형 불순물의 고농도 도핑 영역(10-2)은 기판(10) 내에서 p-n 접합을 형성함으로써, 태양광 입사에 의해 광생성된 소수 운송자의 이동을 가능케 하여 기판(10) 내부에서 전위차를 발생시킬 수 있으며, 금속성의 전면전극(14)과 기판(10)의 경계면의 접촉 저항을 감소시키는 역할을 수행하게 된다.At this time, the heavily doped region 10-2 of the second conductive type impurity forms a pn junction in the substrate 10, thereby enabling movement of a small number of phototransmitters generated by solar incidence, thereby allowing the inside of the substrate 10 to be moved. A potential difference may be generated and serves to reduce the contact resistance between the metallic front electrode 14 and the interface between the substrate 10.

이러한, 제2도전형 불순물의 고농도 도핑 영역(10-2)은 도 2의 (a)에 도시된 바와 같이 기판(10)의 상층부에 규칙적인 크기 및 간격을 갖는 점 패턴으로 형성되거나, 도 2의 (b)에 도시된 바와 같이 기판(10)의 상층부에 규칙적인 선폭 및 간격을 갖는 선 패턴으로 형성되는 것이 바람직하나, 불규칙적인 크기 및 간격을 갖는 점 패턴, 또는 불규칙적인 선폭 및 간격을 갖는 선 패턴으로도 형성될 수 있다. 즉, 제2도전형 불순물의 고농도 도핑 영역(10-2)은 패턴 형태의 제약 없이 다양한 형태로 기판(10)의 상층부에 형성될 수 있다. 단, 제2도전형 불순물의 고농도 도핑 영역(10-2)은 기판(10) 내에서 광생성된 소수 운송자의 이동 거리를 감소시켜 주기 위하여 좁은 간격(예를 들어, 450㎛ 내지 2300㎛ 정도)을 갖고 형성되되, 적절한 폭(예를 들어, 20㎛ 내지 40㎛ 정도)을 갖도록 형성되는 것이 바람직하다.The high concentration doped region 10-2 of the second conductive type impurity is formed in a dot pattern having a regular size and spacing on the upper layer of the substrate 10 as shown in FIG. As shown in (b) of FIG. 1, the upper layer of the substrate 10 is preferably formed with a line pattern having a regular line width and spacing, but has a dot pattern having an irregular size and spacing, or an irregular line width and spacing. It may also be formed in a line pattern. That is, the heavily doped region 10-2 of the second conductive type impurity may be formed in the upper layer of the substrate 10 in various forms without restriction of the pattern form. However, the highly doped region 10-2 of the second conductive type impurity has a narrow spacing (for example, about 450 μm to 2300 μm) in order to reduce the moving distance of the photo-generated minority transporter in the substrate 10. It is preferably formed to have a suitable width (for example, about 20㎛ to 40㎛).

한편, 유전층(20)은 기판(10)의 상부면 중 제2도전형 불순물의 고농도 도핑 영역(10-2)의 노출 부위를 제외한 부위에 형성된다.Meanwhile, the dielectric layer 20 is formed on a portion of the upper surface of the substrate 10 except for the exposed portion of the highly doped region 10-2 of the second conductive impurity.

이러한, 유전층(20)은 실리콘 산화물(SiO2), 알루미늄 산화물(AlO3), 티타늄 산화물(TiO2) 또는 실리콘 질화물(Si3N4) 등으로 구성될 수 있으며, 기판(10)의 전면 패시베이션(Passivation) 역할을 수행한다.The dielectric layer 20 may be formed of silicon oxide (SiO 2 ), aluminum oxide (AlO 3 ), titanium oxide (TiO 2 ), silicon nitride (Si 3 N 4 ), or the like, and the front passivation of the substrate 10 may be performed. (Passivation) It plays a role.

한편, 보조전극층(30)은 제2도전형 불순물의 고농도 도핑 영역(10-2)에 직접 접촉하도록 유전층(20) 위에 적층되어 형성된다.Meanwhile, the auxiliary electrode layer 30 is formed by being stacked on the dielectric layer 20 so as to directly contact the heavily doped region 10-2 of the second conductive impurity.

이러한, 보조전극층(30)은 기판(10)의 내부에서 광생성되어 제2도전형 불순물의 고농도 도핑 영역(10-2)을 통해 수집된 소수 운송자가 전면전극(14)까지 표동하여 이동할 수 있는 이동 경로를 제공하는 물질로 구성되는데, 예컨대 투명전도산화막(TCO) 등으로 이루어질 수 있다.The auxiliary electrode layer 30 is photogenerated in the substrate 10, and a few carriers collected through the high concentration doping region 10-2 of the second conductivity type impurity can move to the front electrode 14 by moving. It is composed of a material that provides a migration path, for example, it may be made of a transparent conductive oxide film (TCO).

이와 같은, 유전층(20) 및 보조전극층(30)은 굴절률을 고려한 소정의 두께로 각각 형성되어 기판(10)의 상부면, 즉 수광면의 빛 반사 손실을 방지하는 수 있는 반사방지막(ARC: Anti-Reflective Coating) 역할을 수행하게 된다.As described above, the dielectric layer 20 and the auxiliary electrode layer 30 are each formed to have a predetermined thickness in consideration of refractive index, so that an anti-reflection film (ARC) can prevent light reflection loss of the upper surface of the substrate 10, that is, the light receiving surface. -Reflective Coating

한편, 기판(10)의 하층부에는 광생성된 소수 운송자의 후면쪽 이동을 차단하기 위한 후면 전계를 형성하는 제1도전형 불순물의 고농도 도핑층(10-1)이 구비된다.On the other hand, the lower layer portion of the substrate 10 is provided with a high concentration doping layer 10-1 of the first conductivity type impurity forming a rear electric field for blocking the rear side movement of the photo-generated minority transporter.

아울러, 전면전극(14)은 기판(10)의 상부면 전체에 적층된 보조전극층(30)을 통해 소수 운송자를 포집할 수 있기 때문에, 굳이 기판(10)의 상부층에 국부적으로 형성된 제2도전형 불순물의 고농도 도핑 영역(10-2)의 형성 위치에 대응하도록 패턴화할 필요가 없으므로, 제2도전형 불순물의 고농도 도핑 영역(10-2)의 형성 위치에 대응하지 않도록 보조전극층(30)의 상부면에 형성될 수 있다. 물론, 필요에 따라 제2도전형 불순물의 고농도 도핑 영역(10-2)의 형성 위치에 대응하도록 보조전극층(30)의 상부면에 전면전극(14)이 형성될 수도 있다.In addition, since the front electrode 14 may trap a small number of carriers through the auxiliary electrode layer 30 stacked on the entire upper surface of the substrate 10, the second conductive type is locally formed on the upper layer of the substrate 10. Since the patterning does not have to correspond to the formation position of the highly doped region 10-2 of the impurity, the upper portion of the auxiliary electrode layer 30 does not correspond to the formation position of the highly doped region 10-2 of the second conductivity type impurity. It can be formed on the side. Of course, if necessary, the front electrode 14 may be formed on the upper surface of the auxiliary electrode layer 30 to correspond to the formation position of the highly doped region 10-2 of the second conductivity type impurity.

예를 들어, 전면전극(14)은 핑거 라인 형태 등의 패턴으로 형성될 수 있으며, 이때 약 20㎛ 내지 40㎛ 정도의 좁은 선폭(W)을 갖고, 약 1800㎛ 내지 2300㎛ 이내 정도의 전극 간의 간격(d)을 갖도록 형성되거나, 필요에 따라 기판(10)의 수광면을 초과하지 않는 범위 이내에서 2300㎛를 초과하여 형성됨으로써, 일반적인 태양전지의 수광면에 비해 월등히 넓은 수광면을 확보할 수 있다. 아울러 전면전극(14)은 제2도전형 불순물의 고농도 도핑 영역(10-2)의 패턴에 평행하거나 직교하는 방향으로 형성될 수 있다.For example, the front electrode 14 may be formed in a pattern such as a finger line shape, wherein the front electrode 14 has a narrow line width (W) of about 20 μm to 40 μm, and between electrodes of about 1800 μm to 2300 μm. It is formed to have a distance (d) or, if necessary, is formed to exceed 2300㎛ within a range that does not exceed the light receiving surface of the substrate 10, thereby ensuring a much wider light receiving surface than the light receiving surface of a typical solar cell. have. In addition, the front electrode 14 may be formed in a direction parallel or perpendicular to the pattern of the highly doped region 10-2 of the second conductive impurity.

이하, 도 4 내지 도 10을 참조하여 본 발명의 일 실시예에 따른 국부화 에미터 태양전지의 제조 방법에 대하여 설명하면 다음과 같다.Hereinafter, a method of manufacturing a localized emitter solar cell according to an embodiment of the present invention will be described with reference to FIGS. 4 to 10.

먼저, 도 4에 도시된 바와 같이, 제1도전형의 실리콘 재질의 기판(10)을 준비한다(S100).First, as shown in FIG. 4, a first conductive silicon substrate 10 is prepared (S100).

상기한 단계 S100에서는 기판(10)의 커팅 공정의 결과로 생성된 결함 부분을 제거하기 위하여 화학적 방식으로 기판(10)을 식각하는 쏘 데미지 에칭(Saw Damage Etching) 공정을 진행하게 된다. 이때 식각 용액으로 수산화칼륨(KOH) 용액 등을 사용하여 기판(10)의 표면을 전체적으로 일정 깊이만큼 식각한 후, DIW(Deionized Water) 등을 사용하여 세정하는 것이 바람직하다. In step S100, a saw damage etching process of etching the substrate 10 in a chemical manner is performed in order to remove a defective portion generated as a result of the cutting process of the substrate 10. At this time, it is preferable to etch the surface of the substrate 10 by a predetermined depth using a potassium hydroxide (KOH) solution or the like as an etching solution, and then wash using DIW (Deionized Water).

아울러, 쏘 데미지 에칭(Saw Damage Etching) 공정 이후에는, 산(Acid) 또는 알카리(Alkaline) 등을 이용한 습식 텍스쳐링 공정이나 건식 텍스쳐링 공정을 진행하게 된다. 이러한 텍스쳐링 공정에 의해 형성되는 기판(10)의 표면 요철 구조는 도면의 간략화를 위해 도 5 내지 도 12에 도시하지 않았다.In addition, after the saw damage etching (Saw Damage Etching) process, a wet texturing process or a dry texturing process using an acid or alkaline (Alkaline), etc. are performed. The surface uneven structure of the substrate 10 formed by this texturing process is not shown in FIGS. 5 to 12 for the sake of simplicity.

상기한 단계 S100을 통해 기판(10)이 준비된 상태에서, 도 5에 도시된 바와 같이, 열처리 공정을 수행하여 기판(10)의 표면에 유전층(20, 21)을 형성한다(S110).In the state in which the substrate 10 is prepared through the above step S100, as shown in FIG. 5, the dielectric layers 20 and 21 are formed on the surface of the substrate 10 by performing a heat treatment process (S110).

상기한 단계 S110에서 유전층(20, 21)은 BSG(Boron Silicate Glass) 등으로 이루어지되, 만일 제1도전형이 n형인 경우에는 PSG(Phosphorus Silicate Glass) 등으로 이루어지는 것이 바람직하다.In the step S110, the dielectric layers 20 and 21 may be made of BSG (Boron Silicate Glass). If the first conductivity type is n-type, it is preferable that the dielectric layers 20 and 21 are made of Phosphorus Silicate Glass (PSG).

한편, 상기한 단계 S110에서는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정 등의 화학기상증착 공정 등을 수행하여 기판(10)의 상부면에만 실리콘 질화막(Si3N4)으로 구성된 유전층(20)을 형성할 수 있다.Meanwhile, in step S110, the dielectric layer 20 including the silicon nitride film Si 3 N 4 is formed only on the upper surface of the substrate 10 by performing a chemical vapor deposition process such as a plasma enhanced chemical vapor deposition (PECVD) process. can do.

상기한 단계 S110 이후, 도 6에 도시된 바와 같이, 기판(10)의 후면에 알루미늄(Al) 및 은(Ag) 등을 포함하는 후면 금속 물질(15-1)을 도포하고, 소성 공정을 진행하여 도 7에 도시된 바와 같이, 기판(10)의 하부면에 후면전극(15)을 형성한다(S120).After the above step S110, as shown in FIG. 6, a rear metal material 15-1 including aluminum (Al), silver (Ag), and the like is applied to the rear surface of the substrate 10, and the firing process is performed. As shown in FIG. 7, the rear electrode 15 is formed on the lower surface of the substrate 10 (S120).

상기한 단계 S120에서는 소성 공정 시의 열처리에 의해, 기판(10)의 하부면에 도포된 금속 물질 중 알루미늄(Al)을 소스로 한 제1도전형 불순물의 고농도 도핑층(10-1)이 기판(10)의 하층부에 자연 형성되는데, 이때 상기한 단계 S110을 통해 기판의 하부면에 형성된 유전층(21)은 알루미늄(Al)을 소스로 한 제1도전형 불순물의 도핑으로 인해 제1도전형 불순물의 고농도 도핑층(10-1) 내에 포함되는 것이 바람직하다.In the step S120 described above, a high concentration doping layer 10-1 of a first conductive type impurity having aluminum (Al) as a source among the metal materials applied to the lower surface of the substrate 10 is formed by heat treatment during the firing process. It is naturally formed in the lower layer of (10), wherein the dielectric layer 21 formed on the lower surface of the substrate through the above step S110 is the first conductive impurity due to the doping of the first conductive impurity sourced from aluminum (Al). It is preferably included in the high concentration doping layer (10-1).

상기한 단계 S120 다음에는, 레이져 도핑 공정을 수행하여 도 8에 도시된 바와 같이, 기판(10)의 상부에 형성된 유전층(20)을 국부적으로 제거함과 동시에, 그 유전층(20)이 제거된 기판(10)의 상층부에 제2도전형 불순물을 도핑시켜 기판(10)의 상층부에 제2도전형 불순물의 고농도 도핑 영역(10-2)을 국부적으로 노출시켜 형성한다(S130).Subsequently to the step S120, as shown in FIG. 8, the laser doping process is performed to locally remove the dielectric layer 20 formed on the substrate 10 and to remove the dielectric layer 20. 10, the second conductive dopant is doped in the upper layer of the substrate 10, and the high concentration doped region 10-2 of the second conductive dopant is locally exposed in the upper layer of the substrate 10 (S130).

상기한 단계 S130을 통해 기판(10)의 상층부에 형성된 제2도전형 불순물의 고농도 도핑 영역(10-2)은 예컨대, 헤비 도핑(Heavy Doping)된 n++ 영역으로 이루어질 수 있으며, 기판(10)의 전면에서 전계를 형성하는 역할을 담당한다.The high concentration doped region 10-2 of the second conductive type impurity formed in the upper layer of the substrate 10 through step S130 may be formed of, for example, a heavy doped n ++ region, and is formed of the substrate 10. It is responsible for forming the electric field from the front.

상기한 단계 S130 이후, 도 9에 도시된 바와 같이, 기판(10)의 상부에 보조전극층(30)을 증착시킨다(S140).After the above step S130, as shown in FIG. 9, the auxiliary electrode layer 30 is deposited on the substrate 10 (S140).

상기한 단계 S140를 통해 기판(10)의 상부에 형성된 보조전극층(30)은 유전층(20) 위에 증착될 뿐 아니라, 기판(10)의 상층부에 국부적으로 노출된 제2도전형 불순물의 고농도 도핑 영역(10-2)에 직접 접촉되도록 증착된다.The auxiliary electrode layer 30 formed on the substrate 10 through the step S140 is not only deposited on the dielectric layer 20 but also a highly doped region of the second conductive impurity locally exposed in the upper layer of the substrate 10. It is deposited to be in direct contact with (10-2).

상기한 단계 S140 이후, 스크린 프린팅 공정을 수행하여 도 10에 도시된 바와 같이, 보조전극층(30) 위에 수광면을 최대한 확보할 수 있도록 간격(d)을 최대한 넓히는 등의 패턴으로 전면전극(14)을 형성한다(S150).After the above step S140, as shown in FIG. 10 by performing a screen printing process, the front electrode 14 in a pattern such as to widen the interval (d) as much as possible to secure the maximum light receiving surface on the auxiliary electrode layer (30) To form (S150).

상기한 단계 S150에서 전면전극(14) 형성 시에는 보조전극층(30) 위에 원하는 패턴으로 은(Ag) 등으로 구성된 전면 금속 물질을 도포한 후, 소성 공정을 진행하는 것이 바람직하다.When the front electrode 14 is formed in step S150, the front metal material including silver (Ag) is coated on the auxiliary electrode layer 30 in a desired pattern, and then the firing process is preferably performed.

전술한 단계 S100 내지 S150에 의해 도 2 내지 도 3에 도시된 바와 같은 국부화 에미터 태양전지를 제조할 수 있다.
The localized emitter solar cell as illustrated in FIGS. 2 to 3 may be manufactured by the above-described steps S100 to S150.

다르게는, 상기한 단계 S130 이후, 도 11에 도시된 바와 같이, 기판(10)과의 접촉시 비저항을 낮추어 주는 도금층(Seed Layer)(20-1)을, 제2도전형 불순물의 고농도 도핑 영역(10-2)에 직접 접촉하도록 증착시킨 후, 도 12에 도시된 바와 같이, 기판(10)의 상부에 보조전극층(30)을 증착시킨 다음에, 상기한 단계 S150을 수행함으로써, 도 2 내지 도 3에 도시된 바와 같은 국부화 에미터 태양전지를 제조할 수도 있다. Alternatively, after the step S130 described above, as shown in FIG. 11, the seed layer 20-1, which lowers the specific resistance upon contact with the substrate 10, is formed of a high concentration doped region of the second conductive impurity. After the deposition is performed in direct contact with (10-2), as shown in FIG. 12, by depositing the auxiliary electrode layer 30 on the substrate 10, and performing the above step S150, it is shown in Figure 2 to Localized emitter solar cells as shown in FIG. 3 may be fabricated.

이 경우, 기판(10)의 상부에 형성된 보조전극층(30)은 유전층(20) 위에도 증착되되, 기판(10)의 상층부에 국부적으로 노출 형성된 제2도전형 불순물의 고농도 도핑 영역(10-2)에는 도금층(20-1)을 매개로 접촉되도록 증착된다.
In this case, the auxiliary electrode layer 30 formed on the substrate 10 is also deposited on the dielectric layer 20, but the high concentration doped region 10-2 of the second conductive impurity formed locally exposed on the upper layer of the substrate 10. Is deposited to contact the plating layer 20-1.

본 발명에 따른 국부화 에미터 태양전지 및 그 제조 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위 내에서 다양하게 변경하여 실시할 수 있다.
The localized emitter solar cell according to the present invention and a method of manufacturing the same are not limited to the above-described embodiment and can be carried out in various modifications within the range allowed by the technical idea of the present invention.

1: 소수 운송자 2: 다수 운송자
10: 기판 11: 제1도전형 반도체층
10-1: 제1도전형 불순물의 고농도 도핑층 12: 제2도전형 반도체층
10-2: 제2도전형 불순물의 고농도 도핑 영역 13: 반사방지막
14: 전면전극 15: 후면전극
15-1: 후면 금속 물질 20, 21: 유전층
20-1: 도금층 30: 보조전극층1: minority carrier 2: majority carrier
10: substrate 11: first conductive semiconductor layer
10-1: high concentration doping layer of first conductivity type impurity 12: second conductivity type semiconductor layer
10-2: high concentration doped region of the second conductive type impurity 13: antireflection film
14: front electrode 15: rear electrode
15-1: back metal material 20, 21: dielectric layer
20-1: plating layer 30: auxiliary electrode layer

Claims (14)

상하부면에 전면전극 및 후면전극이 구비된 실리콘 재질의 제1도전형의 기판을 포함하며,
상기 기판의 상층부에는 제2도전형 불순물의 고농도 도핑 영역이 국부적으로 형성되며,
상기 기판과 상기 전면전극 사이에 유전층 및 보조전극층이 차례로 적층되어 구성되는 것을 특징으로 하는 국부화 에미터 태양전지.
It includes a first conductive substrate of a silicon material having a front electrode and a rear electrode on the upper and lower surfaces,
A high concentration doped region of the second conductive impurity is locally formed in the upper layer of the substrate,
A localized emitter solar cell, wherein a dielectric layer and an auxiliary electrode layer are sequentially stacked between the substrate and the front electrode.
제1항에 있어서,
상기 유전층은,
상기 기판의 상부면 중 제2도전형 불순물의 고농도 도핑 영역이 노출된 부위를 제외한 부위에 형성되는 것을 특징으로 하는 국부화 에미터 태양전지.
The method of claim 1,
The dielectric layer is
The localized emitter solar cell of claim 2, wherein a high concentration doped region of the second conductive impurity is formed in a portion of the upper surface of the substrate except for an exposed portion.
제2항에 있어서,
상기 유전층은,
실리콘 산화물, 알루미늄 산화물, 티타늄 산화물 또는 실리콘 질화물로 이루어지는 것을 특징으로 하는 국부화 에미터 태양전지.
The method of claim 2,
The dielectric layer is
A localized emitter solar cell comprising silicon oxide, aluminum oxide, titanium oxide or silicon nitride.
제1항에 있어서,
상기 보조전극층은,
상기 제2도전형 불순물의 고농도 도핑 영역에 직접 접촉하거나, 도금층을 매개로 접촉하도록 상기 유전층 위에 적층되어 형성되는 것을 특징으로 하는 국부화 에미터 태양전지.
The method of claim 1,
The auxiliary electrode layer,
The localized emitter solar cell of claim 2, wherein the emitter solar cell is formed on the dielectric layer to be in direct contact with the heavily doped region of the second conductive impurity or to be in contact with the plating layer.
제4항에 있어서,
상기 보조전극층은,
투명전도산화막으로 이루어지는 것을 특징으로 하는 국부화 에미터 태양전지.
The method of claim 4, wherein
The auxiliary electrode layer,
A localized emitter solar cell comprising a transparent conductive oxide film.
제1항 내지 제5항 중 어느 하나에 있어서,
상기 유전층 및 상기 보조전극층은,
반사방지막(ARC: Anti-Reflective Coating) 역할을 수행하는 것을 특징으로 하는 국부화 에미터 태양전지.
The method according to any one of claims 1 to 5,
The dielectric layer and the auxiliary electrode layer,
Localized emitter solar cell, characterized in that it serves as an anti-reflective coating (ARC).
제6항에 있어서,
상기 기판은,
하층부에 후면 전계를 형성하는 제1도전형 불순물의 고농도 도핑층을 구비하는 것을 특징으로 하는 국부화 에미터 태양전지.
The method of claim 6,
The substrate,
A localized emitter solar cell comprising a highly doped layer of a first conductivity type impurity that forms a rear electric field in a lower layer portion.
제1항에 있어서,
상기 제2도전형 불순물의 고농도 도핑 영역은,
규칙 또는 불규칙적인 선폭 및 간격을 갖는 선 패턴으로 형성되는 것을 특징으로 하는 국부화 에미터 태양전지.
The method of claim 1,
The highly doped region of the second conductive impurity is
A localized emitter solar cell, characterized in that it is formed in a line pattern with regular or irregular line widths and spacing.
제1항에 있어서,
상기 제2도전형 불순물의 고농도 도핑 영역은,
규칙 또는 불규칙적인 크기 및 간격을 갖는 점 패턴으로 형성되는 것을 특징으로 하는 국부화 에미터 태양전지.
The method of claim 1,
The highly doped region of the second conductive impurity is
A localized emitter solar cell, characterized in that it is formed in a dot pattern with regular or irregular size and spacing.
제8항 또는 제9항에 있어서,
상기 전면전극은,
상기 제2도전형 불순물의 고농도 도핑 영역의 패턴에 평행하거나 직교하는 방향으로 형성되는 것을 특징으로 하는 국부화 에미터 태양전지.
The method according to claim 8 or 9,
The front electrode,
The localized emitter solar cell of claim 2, wherein the emitter is formed in a direction parallel to or perpendicular to the pattern of the heavily doped region of the second conductive impurity.
제1도전형의 기판을 준비하는 단계와;
상기 기판의 표면에 유전층을 형성하는 단계와;
상기 기판의 하부면에 후면전극을 형성하는 단계와;
상기 기판의 상층부에 국부적으로 제2도전형 불순물의 고농도 도핑 영역을 형성하는 단계와;
상기 기판의 상부에 보조전극층을 증착시키는 단계와;
상기 보조전극층 위에 전면전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 국부화 에미터 태양전지 제조 방법.
Preparing a substrate of a first conductivity type;
Forming a dielectric layer on the surface of the substrate;
Forming a rear electrode on the lower surface of the substrate;
Forming a highly doped region of a second conductive impurity locally in an upper layer of the substrate;
Depositing an auxiliary electrode layer on the substrate;
A method of manufacturing a localized emitter solar cell, comprising: forming a front electrode on the auxiliary electrode layer.
제11항에 있어서,
상기 후면전극을 형성하는 단계는,
상기 기판의 하부면에 금속 물질을 도포하는 단계와;
소성 공정을 진행하여 상기 기판의 하부면에 후면전극을 형성하는 단계와;
상기 소성 공정 시의 열처리에 의해, 상기 기판의 하층부에 제1도전형 불순물의 고농도 도핑층이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 국부화 에미터 태양전지 제조 방법.
The method of claim 11,
Forming the back electrode,
Applying a metal material to the lower surface of the substrate;
Forming a back electrode on a lower surface of the substrate by performing a baking process;
And forming a highly doped layer of a first conductivity type impurity under the substrate by heat treatment during the firing step.
제11항에 있어서,
상기 제2도전형 불순물의 고농도 도핑 영역을 형성하는 단계에서는,
레이져 도핑 공정을 수행하여 상기 기판의 상부에 형성된 상기 유전층을 국부적으로 제거하며, 상기 유전층이 제거된 상기 기판의 상층부에 상기 제2도전형 불순물을 도핑시키는 것을 특징으로 하는 국부화 에미터 태양전지 제조 방법.
The method of claim 11,
In the step of forming a highly doped region of the second conductivity type impurity,
Localized emitter solar cell manufacturing, characterized in that by performing a laser doping process to locally remove the dielectric layer formed on top of the substrate, and doping the second conductive type impurities in the upper layer of the substrate from which the dielectric layer is removed. Way.
제11항 내지 제13항 중 어느 하나의 항에 있어서,
상기 제2도전형 불순물의 고농도 도핑 영역에 직접 접촉하도록 도금층(Seed Layer)을 증착하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 국부화 에미터 태양전지 제조 방법.The method according to any one of claims 11 to 13,
And depositing a seed layer to directly contact the heavily doped region of the second conductivity type impurity.
KR1020100139771A 2010-12-31 2010-12-31 Localized Emitter Solar Cell and Method for Manufacturing Thereof KR101173399B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100139771A KR101173399B1 (en) 2010-12-31 2010-12-31 Localized Emitter Solar Cell and Method for Manufacturing Thereof
PCT/KR2011/007257 WO2012091253A1 (en) 2010-12-31 2011-09-30 Localized emitter solar cell and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139771A KR101173399B1 (en) 2010-12-31 2010-12-31 Localized Emitter Solar Cell and Method for Manufacturing Thereof

Publications (2)

Publication Number Publication Date
KR20120077708A true KR20120077708A (en) 2012-07-10
KR101173399B1 KR101173399B1 (en) 2012-08-10

Family

ID=46711158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139771A KR101173399B1 (en) 2010-12-31 2010-12-31 Localized Emitter Solar Cell and Method for Manufacturing Thereof

Country Status (1)

Country Link
KR (1) KR101173399B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850641B1 (en) 2007-02-21 2008-08-07 고려대학교 산학협력단 Fabrication method of high-efficiency crystalline silicon solar cells
TWI368999B (en) 2008-07-15 2012-07-21 Mosel Vitelic Inc Method for manufacturing solar cell

Also Published As

Publication number Publication date
KR101173399B1 (en) 2012-08-10

Similar Documents

Publication Publication Date Title
EP2371010B1 (en) Solar cell and method of manufacturing the same
EP3297038B1 (en) Solar cell
KR20150005834A (en) Solar cell and method for manufacturing the same
KR20120023391A (en) Solar cell and manufacturing method thereof
EP2538447B1 (en) Solar cell and method for manufacturing the same
US9997647B2 (en) Solar cells and manufacturing method thereof
KR101714779B1 (en) Solar cell and manufacturing method thereof
US20130092224A1 (en) Photoelectric device
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101237556B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101198438B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101181625B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199213B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101114198B1 (en) Localized emitter solar cell and method for manufacturing thereof
KR101199214B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101173399B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR102126851B1 (en) Solar cell and manufacturing method thereof
KR101239793B1 (en) Solar cell and mehtod for manufacturing the same
KR20120041437A (en) Solar cell and method for manufacturing the same
KR20170090781A (en) Solar cell and manufacturing method thereof
KR101218411B1 (en) Solar Cell and Manufacturing Method Thereof
KR101103144B1 (en) Back contact solar cell fabrication method
KR101642153B1 (en) Solar cell and method for manufacturing the same
KR102120120B1 (en) Solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee