KR101239793B1

KR101239793B1 - Solar cell and mehtod for manufacturing the same

Info

Publication number: KR101239793B1
Application number: KR1020110126085A
Authority: KR
Inventors: 김진아; 양두환; 양주홍; 정인도; 정일형; 남정범
Original assignee: 엘지전자 주식회사
Priority date: 2011-11-29
Filing date: 2011-11-29
Publication date: 2013-03-06

Abstract

PURPOSE: A solar cell and a manufacturing method thereof are provided to prevent the generation of shadow by using an anti-reflection part including a first electrode. CONSTITUTION: An emitter part(121) is positioned in a first and a second part of a semiconductor substrate. An anti-reflection part(130) is positioned on the first part except the second part. A first electrode is positioned in the second part of the semiconductor substrate. A second electrode is electrically connected to the substrate. Protruded and recessed parts are formed on the surface of the second part.

Description

SOLAR CELL AND MEHTOD FOR MANUFACTURING THE SAME

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다. The present invention relates to a solar cell and a manufacturing method thereof.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.Recently, as energy resources such as oil and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductivity type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.A typical solar cell includes a semiconductor portion for forming a p-n junction by different conductivity types, such as p-type and n-type, and electrodes connected to semiconductor portions of different conductivity types, respectively.

이러한 태양 전지에 빛이 입사되면 반도체부에서 전자-정공 쌍이 생성되고 생성된 전하는 p-n 접합에 의해 n형 반도체부와 p형 반도체부로 각각 이동하므로, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on the solar cell, electron-hole pairs are generated in the semiconductor portion, and the generated charges move to the n-type semiconductor portion and the p-type semiconductor portion by pn junctions, so that electrons move toward the n-type semiconductor portion and holes move toward p. Move toward the semiconductor type portion. The transferred electrons and holes are collected by the different electrodes connected to the p-type semiconductor portion and the n-type semiconductor portion, respectively, and the electrodes are connected by a wire to obtain electric power.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.The technical problem to be achieved by the present invention is to improve the efficiency of the solar cell.

본 발명의 한 특징에 따른 태양 전지는 제1 두께를 갖는 제1 부분과 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분을 구비한 반도체 기판, 상기 반도체 기판의 상기 제1 부분과 상기 제2 부분에 위치하는 에미터부, 상기 제2 부분을 제외한 상기 제 1 부분 위에 위치하는 반사 방지부, 상기 반도체 기판의 상기 제2 부분에 위치하는 제1 전극, 그리고 상기 기판 위에 위치하고 상기 기판과 전기적으로 연결되어 있는 제2 전극을 포함하고, 상기 에미터부와 접해 있는 상기 제1 전극의 하부 표면과 접하고 있는 상기 제2 부분의 표면은 복수의 돌출부와 복수의 오목부를 갖는 요철면이다. A solar cell according to an aspect of the present invention is a semiconductor substrate having a first portion having a first thickness and a second portion having a second thickness thinner than the first thickness, the first portion and the first portion of the semiconductor substrate. An emitter portion positioned at two portions, an antireflection portion positioned over the first portion except the second portion, a first electrode positioned at the second portion of the semiconductor substrate, and positioned on the substrate and electrically connected to the substrate; The surface of the second portion including a second electrode connected to and in contact with the lower surface of the first electrode in contact with the emitter portion is an uneven surface having a plurality of protrusions and a plurality of recesses.

상기 복수의 돌출부 각각은 300㎚ 내지 800㎚의 폭과 돌출 높이를 갖는 것이 좋다. Each of the plurality of protrusions preferably has a width and a protrusion height of 300 nm to 800 nm.

상기 제1 전극의 상기 하부 표면의 반대편에 위치하는 상기 제1 전극의 상부 표면은 상기 반사 방지부의 상부 표면보다 낮은 것이 바람직하다.Preferably, the upper surface of the first electrode located opposite the lower surface of the first electrode is lower than the upper surface of the anti-reflective portion.

상기 제1 전극은 각각 도전성 물질로 이루어져 있는 복수의 층을 구비할 수 있다. Each of the first electrodes may include a plurality of layers made of a conductive material.

상기 제1 전극은, 상기 하부 표면 위에 위치하고 제1 도전성 물질로 이루어져 있는 제1 층, 상기 제1 층 위에 위치하고 제2 도전성 물질로 이루어져 있는 제2 층, 그리고 상기 제2 층 위에 위치하고 제3 도전성 물질로 이루어져 있는 제3 층을 포함할 수 있다.The first electrode is located on the lower surface and comprises a first layer of a first conductive material, a second layer on the first layer and a second conductive material, and a third conductive material located on the second layer. It may include a third layer consisting of.

상기 제1 도전성 물질은 니켈(Ni)로 이루어져 있고, 상기 제2 도전성 물질은 구리(Cu)로 이루어져 있으며, 상기 제2 도전성 물질은 은(Ag) 또는 주석(Sn)으로 이루어질 수 있다.The first conductive material may be made of nickel (Ni), the second conductive material may be made of copper (Cu), and the second conductive material may be made of silver (Ag) or tin (Sn).

상기 제1 층의 두께와 상기 제3 층의 두께는 각각 상기 제2 층의 두께보다 얇은 것이 좋다.The thickness of the first layer and the thickness of the third layer may be thinner than the thickness of the second layer, respectively.

상기 제1 층의 두께와 상기 제3 층의 두께는 서로 동일할 수 있다. The thickness of the first layer and the thickness of the third layer may be the same.

상기 제1 층의 두께와 상기 제3 층의 두께 각각의 비율은 상기 제1 전극의 총 두께의 10% 내지 20%이고, 상기 제2 층의 두께 비율은 상기 제1 전극의 총 두께의 60% 내지 80%일 수 있다. The ratio of each of the thickness of the first layer and the thickness of the third layer is 10% to 20% of the total thickness of the first electrode, and the ratio of the thickness of the second layer is 60% of the total thickness of the first electrode. To 80%.

상기 제1 전극의 총 두께는 10㎛ 내지 20㎛일 수 있다. The total thickness of the first electrode may be 10 μm to 20 μm.

상기 제1 전극의 폭은 10㎛ 내지 40㎛일 수 있다. The width of the first electrode may be 10 μm to 40 μm.

상기 특징에 따른 태양 전지는 상기 기판에 위치하고 상기 제2 전극과 접해 있는 전계부를 더 포함할 수 있다. The solar cell according to the above feature may further include an electric field unit disposed on the substrate and in contact with the second electrode.

본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 반도체 기판의 제1 면 위에 반사 방지부를 형성하는 단계, 상기 반사 방지부 위에 마스크 층을 형성하는 단계, 상기 마스크 층의 일부, 상기 마스크 층의 일부 하부에 위치하는 상기 반사 방지부의 일부, 그리고 상기 반사 방지부의 일부 하부에 위치하는 상기 반도체 기판의 일부를 제거하여 복수의 개구부를 형성하는 단계, 상기 복수의 개구부에 노출된 상기 반도체 기판의 일부와 상기 마스크 층의 일부를 건식 식각한 후, 상기 마스크 층을 제거하여, 상기 반도체 기판의 일부에 복수의 돌출부와 복수의 오목부를 갖는 요철면을 형성하는 단계, 상기 반사 방지부 일부 아래에 위치한 상기 반도체 기판의 일부와 상기 복수의 개구부를 통해 노출된 상기 반도체 기판의 일부에 상기 제1 도전성 타입과 다른 제2 도전성 타입의 불순물을 도핑하여 에미터부를 형성하는 단계, 상기 복수의 개구부 내에 제1 전극을 형성하는 단계, 그리고 상기 반도체 기판의 제1 면의 반대편에 위치하는 상기 기판의 제2 면 위에 제2 전극을 형성하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a solar cell, including forming an antireflection portion on a first surface of a semiconductor substrate having a first conductivity type, forming a mask layer on the antireflection portion, and a part of the mask layer. Forming a plurality of openings by removing a portion of the anti-reflection portion located under a portion of the mask layer and a portion of the semiconductor substrate under a portion of the anti-reflection portion to form a plurality of openings. Dry etching a portion of the semiconductor substrate and a portion of the mask layer, and then removing the mask layer to form an uneven surface having a plurality of protrusions and a plurality of recesses in the portion of the semiconductor substrate; A portion of the semiconductor substrate located below and a portion of the semiconductor substrate exposed through the plurality of openings Forming an emitter by doping an impurity of a second conductivity type different from the first conductivity type, forming a first electrode in the plurality of openings, and the opposite side of the first surface of the semiconductor substrate Forming a second electrode on the second side of the substrate.

상기 마스크 층은 스핀 코팅법(spin coating)이나 스크린 인쇄법으로 형성되며, 100㎚ 내지 500㎚의 두께를 가질 수 있다. The mask layer is formed by spin coating or screen printing, and may have a thickness of 100 nm to 500 nm.

상기 요철면 형성 단계는 반응성 이온 식각법을 이용하여 상기 복수의 돌출부와 상기 복수의 오목부를 갖는 상기 요철면을 형성할 수 있다. The uneven surface forming step may form the uneven surface having the plurality of protrusions and the plurality of recesses by using reactive ion etching.

상기 복수의 돌출부는 각각 300㎚ 내지 800㎚의 폭과 돌출 높이는 가질 수 있다. The plurality of protrusions may have a width and a protrusion height of 300 nm to 800 nm, respectively.

상기 제1 전극 형성 단계는 상기 반도체 기판의 제1 면을 도금액에 침전시켜, 상기 개구부 내에 제1 도전성 재료로 이루어진 제1 층을 형성하는 단계, 상기 제1 층 위에 제2 도전성 재료로 이루어진 제2 층을 도금법으로 형성하는 단계, 그리고 상기 제2 층 위에 제3 도전성 재료로 이루어진 제3 층을 스퍼터링법이나 도금법으로 형성하는 단계를 포함할 수 있다. The forming of the first electrode may include depositing a first surface of the semiconductor substrate in a plating solution to form a first layer of a first conductive material in the opening, and a second of a second conductive material on the first layer. Forming a layer by a plating method, and forming a third layer made of a third conductive material on the second layer by a sputtering method or a plating method.

상기 제2 도전성 재료는 니켈(Ni)이고, 상기 제2 도전성 재료는 구리(Cu)이며, 상기 제3 도전성 재료는 은(Ag) 또는 주석(Sn)일 수 있다.The second conductive material may be nickel (Ni), the second conductive material may be copper (Cu), and the third conductive material may be silver (Ag) or tin (Sn).

상기 에미터부는 제1 면저항값을 갖는 제1 에미터 부분과 상기 제1 면저항값보다 작은 제2 면저항값을 갖는 제2 에미터 부분을 포함할 수 있고, 상기 제1 에미터 부분은 상기 반사 방지부 일부 아래에 위치한 상기 반도체 기판의 일부에 형성되고, 상기 제2 에미터 부분은 상기 복수의 개구부를 통해 노출된 상기 반도체 기판의 일부에 형성될 수 있다. The emitter portion may include a first emitter portion having a first sheet resistance value and a second emitter portion having a second sheet resistance value smaller than the first sheet resistance value, wherein the first emitter portion may be configured to prevent the reflection. The second emitter portion may be formed on a portion of the semiconductor substrate positioned below a portion of the semiconductor substrate, and the second emitter portion may be formed on the portion of the semiconductor substrate exposed through the plurality of openings.

상기 제1 면저항값은 80Ω/sq. 내지 150Ω/sq.이고, 상기 제2 면저항값은 30Ω/sq. 내지 70Ω/sq.일 수 있다. The first sheet resistance value is 80 mA / sq. To 150 kPa / sq., And the second sheet resistance value is 30 kPa / sq. To 70 μs / sq.

이러한 특징에 따르면, 제1 전극과 접해 있는 반도체 기판의 표면이 요철면을 갖고 있고 반사 방지부 속에 제1 전극이 매립되어 있으므로, 제1 전극과 반도체 기판과의 접합 면적이 증가하며 반사 방지부 위에 돌출된 제1 전극으로 인한 그림자 발생이 방지된다. 이로 인해, 반도체 기판에서 제1 전극으로 이동하는 전하의 이동량이 증가하고, 제1 전극으로 인한 입사 면적의 감소량이 줄어듦으로 태양 전지의 효율이 향상된다. According to this feature, since the surface of the semiconductor substrate in contact with the first electrode has an uneven surface and the first electrode is embedded in the antireflection portion, the junction area between the first electrode and the semiconductor substrate is increased and the antireflection portion is formed on the antireflection portion. Shadowing due to the protruding first electrode is prevented. As a result, the amount of charge transfer from the semiconductor substrate to the first electrode is increased, and the amount of reduction in incident area due to the first electrode is reduced, thereby improving the efficiency of the solar cell.

또한, 제1 전극이 반도체 기판의 오목부 속에 도금법 및 스퍼터링법 중 적어도 하나에 의해 형성되므로, 스크린 인쇄법으로 형성될 때보다 제1 전극의 밀도가 증가하므로, 제1 전극의 전도도가 증가한다. 이로 인해, 제1 전극이 폭을 감소시킬 수 있으므로, 제1 전극으로 인한 입사 면적의 감소가 줄어든다.In addition, since the first electrode is formed in at least one of the plating method and the sputtering method in the recess of the semiconductor substrate, the density of the first electrode is increased compared with that formed by the screen printing method, so that the conductivity of the first electrode is increased. As a result, since the first electrode can reduce the width, the decrease in the incident area due to the first electrode is reduced.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 태양 전지용 기판의 일부 사시도이다.
도 4a 내지 도 4k는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.1 is a partial perspective view of a solar cell according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 taken along line II-II.
3 is a partial perspective view of a substrate for a solar cell according to an embodiment of the present invention.
4A to 4K are flowcharts sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. In addition, when a part is formed "overall" on another part, it means that not only is formed on the entire surface of the other part but also is not formed on a part of the edge.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(emitter region)(121), 에미터부(121) 위에 위치하는 반사 방지부(130), 에미터부(121)와 연결되어 있는 전면 전극부(140), 입사 면의 반대쪽 면인 기판(110)의 면[이하, '후면(back surface)'이라 함]에 위치하는 후면 전계(back surface field, BSF)부(172), 그리고 기판(110)의 후면 위에 위치하는 후면 전극부(150)를 구비한다.Referring to FIGS. 1 and 2, a solar cell according to an exemplary embodiment of the present invention is an incident surface (hereinafter, referred to as a “front surface”) that is a surface of a substrate 110 and a substrate 110 to which light is incident. The emitter region 121 positioned at the], the anti-reflective portion 130 positioned at the emitter portion 121, the front electrode portion 140 connected to the emitter portion 121, and the substrate opposite to the incident surface. Back surface field (BSF) portion 172 positioned on the surface of the 110 (hereinafter referred to as a 'back surface'), and the rear electrode portion 150 positioned on the rear surface of the substrate 110. ).

기판(110)은 제1 도전성 타입, 예를 들어, p형 도전성 타입을 갖고 있고 단결정 실리콘 또는 다결정 실리콘과 같은 결정질 반도체로 이루어진 반도체 기판이다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)되어 기판(110)에 함유될 수 있다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑되어 기판(110)에 함유될 수 있다. The substrate 110 is a semiconductor substrate having a first conductivity type, for example, a p-type conductivity type and made of a crystalline semiconductor such as monocrystalline silicon or polycrystalline silicon. When the substrate 110 has a p-type conductivity type, impurities of trivalent elements, such as boron (B), gallium (Ga), indium (In), and the like, are doped into the substrate 110 to allow the substrate 110 to be doped. It may be contained in. However, alternatively, the substrate 110 may be of n-type conductivity type. When the substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the substrate 110 to be contained in the substrate 110. Can be.

이러한 기판(110)은, 도 1 및 도 2에 도시한 것처럼, 제1 두께(D1)를 갖는 제1 부분과 제1 두께(D1)보다 작은 제2 두께(D2)를 갖는 제2 부분을 구비한다.The substrate 110 has a first portion having a first thickness D1 and a second portion having a second thickness D2 smaller than the first thickness D1, as shown in FIGS. 1 and 2. do.

즉, 도 3에 도시한 것처럼, 기판(110)의 전면은 평탄 면이 아니고 전면의 위치 변화에 따라 서로 다른 높이를 갖는 복수의 돌출부(10a)와 복수의 오목부(10b)를 갖는 요철면이므로, 복수의 돌출부(10a)는 한 방향으로 길게 뻗어 있고, 복수의 오목부(10b)는 돌출부(10a)와 돌출부(10a) 사이에 각각 위치하고 있다. 따라서, 복수의 돌출부(10a)는 복수의 오목부(10b)에 의해 서로 이격되어 있고, 각 오목부(10b)의 표면에서 돌출된 돌출 높이(HL)는 약 10㎛ 내지 30㎛이다. 반면, 기판(110)의 후면은 후면의 위치 변화에 무관하게 동일한 높이를 갖는 평탄 면이다. 따라서, 각 돌출부(10a)가 위치한 부분은 제1 부분이 되고, 각 오목부(10b)가 위치한 부분은 제2 부분이 된다. That is, as shown in FIG. 3, the front surface of the substrate 110 is not a flat surface, but is an uneven surface having a plurality of protrusions 10a and a plurality of concave portions 10b having different heights according to a change in position of the front surface. The plurality of protrusions 10a extend in one direction and the plurality of recesses 10b are positioned between the protrusions 10a and the protrusions 10a, respectively. Accordingly, the plurality of protrusions 10a are spaced apart from each other by the plurality of recesses 10b, and the protruding height HL protruding from the surface of each recess 10b is about 10 µm to 30 µm. On the other hand, the rear surface of the substrate 110 is a flat surface having the same height regardless of the positional change of the rear surface. Therefore, the part where each protrusion part 10a is located becomes a 1st part, and the part where each recess part 10b is located becomes a 2nd part.

복수의 오목부(10b)는 제1 폭(O1)을 갖는 오목부와 제1 폭(O1)보다 큰 제2 폭(O2)을 갖는 오목부를 구비한다.The plurality of recesses 10b include a recess having a first width O1 and a recess having a second width O2 greater than the first width O1.

이때, 각 오목부(10b)의 표면, 즉, 에미터부(121)의 상부면을 형성하는 면은 주변보다 위로 튀어나온 복수의 돌출부(11)와 주변보다 아래로 들어간 복수의 오목부(12)를 갖고 있는 요철면을 갖는다. 이때, 복수의 돌출부(11)는 반응성 이온 식각법(reactive ion etching, RIE)과 같은 건식 식각법으로 형성되며, 형성되는 복수의 돌출부(11)의 폭(D)과 높이(H)는 일정하지 않고 다양한 크기를 갖고, 각 돌출부(11)는 피라미드(pyramid) 형상을 갖는다.At this time, the surface of each concave portion 10b, that is, the surface forming the upper surface of the emitter portion 121, the plurality of protrusions 11 protruding above the periphery and the plurality of concave portions 12 entered below the periphery. Has an uneven surface having In this case, the plurality of protrusions 11 are formed by a dry etching method such as reactive ion etching (RIE), and the widths D and heights H of the plurality of protrusions 11 are not constant. And have various sizes, and each protrusion 11 has a pyramid shape.

이와 같이, 반응성 이온 식각법으로 형성된 각 돌출부(11)의 폭(D)과 오목부(12)의 가장 낮은 부분에서 돌출된 돌출 높이(H)는 각각 나노 사이즈(nano size)를 갖고 있고, 예를 들어, 폭(D)과 돌출 높이(H)는 각각 300㎚ 내지 800㎚ 일 수 있다.As described above, the width D of each protrusion 11 formed by the reactive ion etching method and the protrusion height H protruding from the lowest portion of the recess 12 have a nano size, respectively. For example, the width D and the protrusion height H may be 300 nm to 800 nm, respectively.

제2 부분에는 반사 방지부(130)는 위치하지 않고 전면 전극부(140)만 위치하고 제1 부분에는 전면 전극부(140)는 위치하지 않고 반사 방지부(130)만 위치한다.In the second portion, the anti-reflection portion 130 is not positioned, only the front electrode portion 140 is positioned, and in the first portion, only the anti-reflection portion 130 is positioned without the front electrode portion 140.

본 예에서, 제1 부분의 두께인 제1 두께(D1)는 약 180㎛이고, 제2 부분의 두께인 제2 두께(D2)는 150㎛ 내지 170㎛일 수 있다.In this example, the first thickness D1, which is the thickness of the first portion, is about 180 μm, and the second thickness D2, which is the thickness of the second portion, may be 150 μm to 170 μm.

기판(110)의 제1 부분에는 반사 방지부(130)만 위치하고, 기판(110)의 제2 부분에는 전면 전극부(140)만 위치한다. Only the anti-reflection portion 130 is positioned in the first portion of the substrate 110, and only the front electrode portion 140 is positioned in the second portion of the substrate 110.

이러한 기판(110)의 전면은 텍스처링 공정(texturing process)을 통해 불규칙한 요철 면(uneven surface)인 텍스처링 표면(textured surface)을 가질 수 있다. 이때, 텍스처링 공정은 실질적으로 평탄한 기판(110)의 전면 전체에 행해진다. The front surface of this substrate 110 may have a textured surface that is an uneven surface that is irregular through a texturing process. At this time, the texturing process is performed on the entire front surface of the substantially flat substrate 110.

기판(110)의 전면이 텍스처링 표면을 가질 경우, 기판(110)의 전면 표면에서의 빛 반사도가 감소하고, 요철 면에서 복수 번의 입사와 반사 동작이 행해져 태양 전지 내부에 빛이 갇히게 되고 이로 인해 빛의 흡수율이 증가되므로, 태양 전지의 효율이 향상된다.When the front surface of the substrate 110 has a texturing surface, the light reflectivity on the front surface of the substrate 110 is reduced, and a plurality of incident and reflection operations are performed on the uneven surface to trap light inside the solar cell, thereby causing light Since the absorption rate of is increased, the efficiency of the solar cell is improved.

이때, 기판(110)의 전면이 텍스처링 표면을 가질 경우, 텍스처링 표면의 각 돌출부의 높이 차이로 인한 오차 범위 내에 존재하는 서로 다른 기판(110)의 두께(D1, D2)는 동일한 두께로 간주한다. 또한, 각 오목부(12)의 요철면에서, 각 돌출부의 높이 차이로 인한 오차 범위 내에 존재하는 돌출부(10a)의 돌출 높이(HL)는 동일한 높이로 간주한다.In this case, when the front surface of the substrate 110 has a texturing surface, the thicknesses D1 and D2 of different substrates 110 within the error range due to the height difference of each protrusion of the texturing surface are regarded as the same thickness. In addition, in the uneven surface of each recessed part 12, the protrusion height HL of the protrusion part 10a which exists in the error range by the height difference of each protrusion part is regarded as the same height.

또한, 본 예에서, 해당하는 도전성 타입을 갖는 불순물을 기판(110) 내부로 주입 또는 확산시켜 에미터부(121)와 후면 전계부(172)를 형성하므로, 에미터부(121)와 후면 전계부(172)는 기판(110) 내부에 위치한다. 따라서, 기판(110)의 두께(D1, D2)는 에미터부(121)와 후면 전계부(172)가 위치한 부분까지도 기판(110)의 두께로 측정한다.In addition, in the present example, since the emitter portion 121 and the rear electric field portion 172 are formed by injecting or diffusing impurities having a corresponding conductivity type into the substrate 110, the emitter portion 121 and the rear electric field portion ( 172 is located inside the substrate 110. Accordingly, the thicknesses D1 and D2 of the substrate 110 may be measured by the thickness of the substrate 110 even at locations where the emitter portion 121 and the rear electric field portion 172 are located.

에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 기판(110)의 전면에 위치한다. 따라서 제2 도전성 타입의 에미터부(121)는 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.The emitter part 121 is a region in which impurities of a second conductivity type, for example, an n-type conductivity type, which are opposite to the conductivity type of the substrate 110 are doped into the substrate 110, and a surface on which light is incident, that is, It is located in front of the substrate 110. Accordingly, the emitter portion 121 of the second conductivity type forms a p-n junction with the first conductivity type portion of the substrate 110.

본 실시예에서, 에미터부(121)의 면 저항값(sheet resistance)과 불순물 도핑 농도는 위치가 변함에 따라 변한다. 즉, 기판(110)의 후면과 평행한 방향으로 에미터부(121)의 위치가 변함에 따라 면 저항값은 제1 면저항값을 갖거나 제2 면저항값을 갖는다. 예를 들어, 기판(110)의 제1 부분은 제1 면저항값을 갖고, 기판(110)의 제2 부분은 제1 면 저항값보다 작은 제2 면저항값을 갖는다. 이로 인해, 에미터부(121)는 제1 면저항값을 갖는 제1 에미터 부분(1211)과 제2 면저항값을 갖는 제2 에미터 부분(1212)를 갖는 선택적 에미터 구조(selective emitter structure )이다.In this embodiment, the sheet resistance and the impurity doping concentration of the emitter portion 121 change as the position changes. That is, as the position of the emitter portion 121 changes in a direction parallel to the rear surface of the substrate 110, the sheet resistance value has a first sheet resistance value or a second sheet resistance value. For example, the first portion of the substrate 110 has a first sheet resistance value, and the second portion of the substrate 110 has a second sheet resistance value smaller than the first sheet resistance value. As a result, the emitter portion 121 is a selective emitter structure having a first emitter portion 1211 having a first sheet resistance value and a second emitter portion 1212 having a second sheet resistance value. .

따라서, 전면 전극부(140)와 접해 있는 에미터부(121)는 낮은 면저항값을 갖는 제2 에미터 부분(1212)과 접해 있다. Thus, the emitter portion 121 in contact with the front electrode portion 140 is in contact with the second emitter portion 1212 having a low sheet resistance value.

본 예에서, 제1 에미터 부분(1211)의 면 저항값은 약 80Ω/sq. 내지 150Ω/sq.이고, 제2 에미터 부분(1212)의 면 저항값은 약 30Ω/sq. 내지 70Ω/sq. 일 수 있다. In this example, the surface resistance of the first emitter portion 1211 is about 80 mA / sq. To 150 mW / sq., And the sheet resistance value of the second emitter portion 1212 is about 30 mW / sq. To 70 μs / sq. Lt; / RTI >

에미터부(121)의 면저항값은 p-n 접합 부분에서의 전류 손실량과 전면 전극부(140)와의 접촉 저항 등을 고려하여 가변될 수 있다.The sheet resistance value of the emitter unit 121 may be varied in consideration of the amount of current loss at the p-n junction and the contact resistance of the front electrode unit 140.

이미 설명한 것처럼, 기판(110)의 각 오목부(10b)의 표면이 요철면을 갖고 있으므로, 제2 면저항값을 갖고 있는 제2 에미터 부분(1212)의 표면, 즉, 기판(110)의 제2 부분에서 전면 전극부(140)와 접하고 있는 면은 복수의 돌출부(11)와 복수의 오목부(12)를 갖고 있는 요철면이다. 역시 위에서 기재한 것처럼, 예를 들어, 각 돌출부(11)의 폭(D)과 돌출 높이(H)는 각각 각각 300㎚ 내지 800㎚ 일 수 있다.As described above, since the surface of each recess 10b of the substrate 110 has an uneven surface, the surface of the second emitter portion 1212 having the second sheet resistance value, that is, the first surface of the substrate 110 is formed. The surface which is in contact with the front electrode portion 140 in two portions is an uneven surface having a plurality of protrusions 11 and a plurality of recesses 12. As also described above, for example, the width D and the protrusion height H of each protrusion 11 may be 300 nm to 800 nm, respectively.

이와 같이, 전면 전극부(140)와 접해 있는 제2 에미터 부분(1212)의 표면이 복수의 돌출부(11)와 복수의 오목부(12)를 갖는 요철면이므로, 제2 에미터 부분(1212)의 표면 거칠기는 제1 에미터 부분(1211)의 표면 거칠기보다 크고, 제1 세로 길이와 제2 가로 길이로 정의된 사각형의 면적인 동일한 평면적에서, 제1 에미터 부분(1211)의 표면적은 제2 에미터 부분(1212)의 표면적과 다르고, 요철면으로 인해 제2 에미터 부분(1212)의 표면적이 제1 에미터 부분(1211)의 표면적보다 크게 된다. 한 예로서, 동일한 평면적에서 제2 에미터 부분(1212)의 표면적은 제1 에미터 부분(1211)의 표면적보다 약 20% 내지 30%가 증가한다.As described above, since the surface of the second emitter portion 1212 in contact with the front electrode portion 140 is an uneven surface having a plurality of protrusions 11 and a plurality of recesses 12, the second emitter portion 1212. The surface roughness of) is greater than the surface roughness of the first emitter portion 1211, and in the same plane area of the square defined by the first longitudinal length and the second horizontal length, the surface area of the first emitter portion 1211 is The surface area of the second emitter portion 1212 is different from that of the second emitter portion 1212, and the surface of the second emitter portion 1212 is larger than the surface area of the first emitter portion 1211. As an example, the surface area of the second emitter portion 1212 increases about 20% to 30% over the surface area of the first emitter portion 1211 in the same planar area.

이로 인해, 전면 전극부(140)가 복수의 돌출부(11)를 구비하고 있지 않은 제1 에미터 부분(1211)과 접해 있을 때보다 제2 에미터 부분(1212)과 접해 있을 때, 전면 전극부(140)와 에미터부(120) 간의 접촉 면적은 증가하게 된다.Thus, when the front electrode portion 140 is in contact with the second emitter portion 1212 than when it is in contact with the first emitter portion 1211 not having the plurality of protrusions 11, the front electrode portion The contact area between the 140 and the emitter portion 120 is increased.

따라서, 기판(110)에 입사된 빛에 의해 전자-정공 쌍이 생성되면, 생성된 전자-정공 쌍은 기판(110)과 에미터부(121)와의 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, n형 반도체부와 p형 반도체부로 각각 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 정공은 기판(110) 후면 쪽으로 이동하고 전자는 에미터부(121) 쪽으로 이동한다.Accordingly, when the electron-hole pair is generated by the light incident on the substrate 110, the generated electron-hole pair may have a built-in potential difference due to a pn junction between the substrate 110 and the emitter portion 121. This moves to the n-type semiconductor portion and the p-type semiconductor portion, respectively. Accordingly, when the substrate 110 is p-type and the emitter portion 121 is n-type, holes move toward the rear surface of the substrate 110 and electrons move toward the emitter portion 121.

에미터부(121)는 기판(110), 즉, 기판(110)의 제1 도전성 부분과 p-n 접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)는 p형의 도전성 타입을 가진다. 이 경우, 전자는 기판(110) 후면 쪽으로 이동하고 정공은 에미터부(121)쪽으로 이동한다.The emitter portion 121 forms a pn junction with the substrate 110, that is, the first conductive portion of the substrate 110, and thus, unlike the present embodiment, when the substrate 110 has an n-type conductivity type, The terminator 121 has a p-type conductivity type. In this case, electrons move toward the rear surface of the substrate 110 and holes move toward the emitter portion 121.

에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)는 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.When the emitter portion 121 has an n-type conductivity type, the emitter portion 121 may be formed by doping the substrate 110 with impurities of a pentavalent element, and conversely, when the emitter portion 121 has a p-type conductivity type, The dopant may be formed by doping the substrate 110 with impurities.

에미터부(121) 위에 위치한 반사 방지부(130)는 수소화된 실리콘 질화물(SiNx:H)이나 수소화된 실리콘 산화물(SiOx:H) 등과 같이, 투명한 절연 물질로 이루어질 수 있고, 약 70㎚ 내지 90㎚의 두께를 가질 수 있다. 도 1 및 도 2에 도시한 것처럼, 반사 방지부(130)는 전면 전극부(140)이 위치한 에미터부(121) 위에는 존재하지 않으므로, 반사 방지부(130)는 전면 전극부(140) 사이에만 위치한다. The anti-reflection portion 130 disposed on the emitter portion 121 may be made of a transparent insulating material, such as hydrogenated silicon nitride (SiNx: H) or hydrogenated silicon oxide (SiOx: H), and may be about 70 nm to 90 nm. It may have a thickness of. As shown in FIGS. 1 and 2, the anti-reflection unit 130 does not exist on the emitter unit 121 where the front electrode unit 140 is located. Therefore, the anti-reflection unit 130 may be disposed only between the front electrode unit 140. Located.

이러한 반사 방지부(130)는 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다The anti-reflection unit 130 reduces the reflectance of light incident on the solar cell and increases the selectivity of a specific wavelength region, thereby increasing the efficiency of the solar cell.

반사 방지부(130)는 이 두께 범위 내에서 좀더 양호한 빛의 투과도를 가질 수 있어, 기판(110) 쪽으로 입사되는 빛의 양을 좀더 증가시킬 수 있다. The anti-reflection unit 130 may have a better transmittance of light within this thickness range, thereby further increasing the amount of light incident toward the substrate 110.

방사 방지부(130)는 또한 반사 방지부(130)에 함유된 수소(H)를 이용하여 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. The anti-radiation unit 130 also uses a hydrogen (H) contained in the anti-reflection unit 130 to detect defects such as dangling bonds mainly present on and near the surface of the substrate 110. To pass through a passivation function to reduce the dissipation of charges transferred to the surface of the substrate 110 by the defects, thereby reducing the loss of charges lost on and near the surface of the substrates 110 by the defects. Reduce the amount.

본 실시예에서, 반사 방지부(130)는 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다. In the present embodiment, the anti-reflection unit 130 may have a single layer structure but may have a multilayered layer structure such as a double layer, and may be omitted as necessary.

전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.The front electrode unit 140 includes a plurality of front electrodes 141 and a plurality of front bus bars 142 connected to the plurality of front electrodes 141.

본 예에 따른 전면 전극부(140)는, 도 1 및 도 2에 도시한 것처럼, 기판(110)의 오목부(10b) 내에 위치하므로, 제1 부분보다 두께가 얇은 에미터부(121)의 제2 부분 위에 위치하여 에미터부(121) 속에 매립된 형상을 갖고 있다. 또한, 전면 전극부(140)는 반사 방지부(130)에 의해 에워싸여져 있어, 반사 방지부(130) 속에 또한 매립된 형상을 갖는다.As shown in FIGS. 1 and 2, the front electrode 140 according to the present example is located in the recess 10b of the substrate 110, and thus, the front electrode 140 may be formed of the emitter portion 121 that is thinner than the first portion. It is located on two portions and has a shape embedded in the emitter portion 121. In addition, the front electrode portion 140 is surrounded by the anti-reflection portion 130, and has a shape also embedded in the anti-reflection portion 130.

이로 인해, 전면 전극부(140)는 제1 에미터 부분(1211)보다 낮은 면 저항값을 갖는 제2 에미터 부분(1212)과 접해 있으며, 전면 전극부(140)의 상부면[즉, 에미터부(121)와 접해 있는 면(하부면)의 반대편에 위치하여 외부에 인접하게 위치한 면]은 반사 방지부(130)의 상부면[즉, 에미터부(121)와 접해 있는 면(하부면)의 반대편에 위치하여 외부에 인접하게 위치한 면]보다 낮은 곳에 위치한다. 따라서, 전면 전극부(140)의 상부면의 높이는 반사 방지부(130)의 상부면의 높이보다 낮으므로, 각 전면 전극(141)와 각 전면 버스바(142)의 상부면의 높이는 반사 방지부(130)의 상부면의 높이보다 낮다. As a result, the front electrode portion 140 is in contact with the second emitter portion 1212 having a lower surface resistance than the first emitter portion 1211, and the upper surface of the front electrode portion 140 (that is, the emi). The surface located on the opposite side of the surface (lower surface) in contact with the rotor portion 121 and adjacent to the outside] is the upper surface of the anti-reflection portion 130 (that is, the surface in contact with the emitter portion 121 (lower surface)). It is located on the opposite side of and located below the surface adjacent to the outside. Therefore, since the height of the upper surface of the front electrode portion 140 is lower than the height of the upper surface of the anti-reflection portion 130, the height of the upper surface of each of the front electrodes 141 and each of the front bus bars 142 is the anti-reflection portion It is lower than the height of the top surface of 130.

복수의 전면 전극(141)은 제1 폭(O1)과 제2 폭(O2)을 갖는 오목부(10b) 중에서 작은 폭(O1)을 갖는 복수의 오목부(10b) 속에 위치하고, 에미터부(121)의 제2 에미터 부분(1212)과 전기적 및 물리적으로 연결되어 있으며, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.The plurality of front electrodes 141 are positioned in the plurality of recesses 10b having the small width O1 among the recesses 10b having the first width O1 and the second width O2, and the emitter portion 121 is disposed. And are electrically and physically connected to the second emitter portion 1212 of < RTI ID = 0.0 >), < / RTI > The front electrodes 141 collect electric charges, for example, electrons moved toward the emitter part 121.

복수의 전면 버스바(142)는 제1 폭(O1)과 제2 폭(O2)을 갖는 오목부(10b) 중에서 큰 폭(O2)을 갖는 복수의 오목부(10b) 속에 위치하고, 에미터부(121)의 제2 에미터 부분(1212)와 전기적 및 물리적으로 연결되어 있으며, 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.The plurality of front busbars 142 are positioned in the plurality of recesses 10b having the large width O2 among the recesses 10b having the first width O1 and the second width O2, and the emitter portion ( It is electrically and physically connected to the second emitter portion 1212 of 121 and extends side by side in a direction crossing the plurality of front electrodes 141.

이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다. In this case, the plurality of front bus bars 142 are positioned on the same layer as the plurality of front electrodes 141 and are electrically and physically connected to the corresponding front electrodes 141 at points crossing the front electrodes 141.

따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.Accordingly, as shown in FIG. 1, the plurality of front electrodes 141 have a stripe shape extending in the horizontal or vertical direction, and the plurality of front busbars 142 have a stripe shape extending in the vertical or horizontal direction. The front electrode 140 is positioned in a lattice shape on the entire surface of the substrate 110.

복수의 전면 버스바(142)는 접촉된 에미터부(121)의 제2 에미터 부분(1212)의 부분으로부터 이동하는 전하뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집한다. The plurality of front busbars 142 collects charges that are collected and moved by the plurality of front electrodes 141 as well as charges that travel from the portion of the second emitter portion 1212 of the emitter portion 121 in contact. .

각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.Since each front busbar 142 must collect charges collected by the plurality of front electrodes 141 that cross each other and move them in a desired direction, the width of each front busbar 142 is greater than the width of each front electrode 141. Big.

예를 들어, 전면 전극(141) 각각의 폭(W1)은 약 10㎛ 내지 40㎛일 수 있고, 전면 버스바(142) 각각의 폭(W2)은 약 1.5㎜ 내지 2㎜ 일 수 있다.For example, the width W1 of each of the front electrodes 141 may be about 10 μm to 40 μm, and the width W2 of each of the front busbars 142 may be about 1.5 mm to 2 mm.

복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다.The plurality of front busbars 142 are connected to an external device and output the collected charges (eg, electrons) to the external device.

이와 같이, 전면 전극부(140)의 각 전면 전극(141)은 에미터부(121)와 반사 방지부(130) 속에 매립되어 있고, 전면 전극부(140)의 각 전면 버스바(142) 역시 에미터부(121)와 반사 방지부(130) 속에 완전히 매립되어 있다. As such, each front electrode 141 of the front electrode part 140 is embedded in the emitter part 121 and the anti-reflection part 130, and each front bus bar 142 of the front electrode part 140 is also an emi. It is completely embedded in the turret 121 and the anti-reflection portion 130.

이로 인해, 기판(110)이 오목하게 들어간 깊이(HL)만큼 각 전면 전극(141)와 에미터부(121)와의 접촉 면적 그리고 각 전면 버스바(142)와 에미터부(121)와의 접촉 면적이 증가한다. 이로 인해, 기판(110)에 오목부가 형성되지 않는 경우, 에미터부(121) 위에 또는 에미터부(121) 일부 속에 전면 전극부가 존재하는 경우에 비해, 에미터부(121)와 접촉하는 전면 전극부(140)의 접촉 면적이 증가한다. 따라서, 에미터부(121)와 전면 전극부(140)의 각 전면 전극(141) 및 전면 버스바(142)와의 각 접촉 저항이 감소한다. As a result, the contact area between the front electrode 141 and the emitter part 121 and the contact area between the front busbar 142 and the emitter part 121 are increased by the depth HL into which the substrate 110 is recessed. do. For this reason, when the concave portion is not formed in the substrate 110, the front electrode portion in contact with the emitter portion 121 (compared to the case where the front electrode portion exists on the emitter portion 121 or in a part of the emitter portion 121). 140) increases the contact area. Therefore, each contact resistance between the emitter portion 121 and the front electrode 141 and the front busbar 142 of the front electrode portion 140 is reduced.

본 예에서, 이러한 전면 전극부(140)의 각 전면 전극(141)과 각 전면 버스바(142)는 각각 3층 구조와 같은 복수의 층으로 이루어져 있고, 각 층은 모두 금속과 같은 도전성 물질로 이루어져 있다. In this example, each of the front electrode 141 and the front busbar 142 of the front electrode portion 140 is composed of a plurality of layers each having a three-layer structure, and each layer is made of a conductive material such as metal. consist of.

즉, 각 전면 전극(141)은 요철면인 제2 에미터 부분(1212) 표면 위에 바로 위치하는 제1 층(411), 제1 층(411) 위에 위치하는 제2 층(412) 그리고 제2 층(412) 위에 위치하는 제3 층(413)을 구비하고 있고, 각 전면 버스바(142) 역시 요철면인 제2 에미터 부분(1212) 표면 위에 바로 위치하는 제1 층(421), 제1 층(421) 위에 위치하는 제2 층(422) 그리고 제2 층(422) 위에 위치하는 제3 층(423)을 구비하고 있다.That is, each front electrode 141 includes a first layer 411 located directly on the surface of the second emitter portion 1212 that is an uneven surface, a second layer 412 located above the first layer 411, and a second layer. A first layer 421, having a third layer 413 positioned over layer 412, each front busbar 142 also directly over the surface of the second emitter portion 1212, which is also an uneven surface; The second layer 422 is disposed on the first layer 421 and the third layer 423 is positioned on the second layer 422.

본 예에서, 각 전면 전극(141)과 각 전면 버스바(142)의 제1 층(411, 421)은 접해있는 제2 에미터 부분(1212)과의 접촉 저항을 감소시켜 접촉 특성을 향상시키기 위한 것이다. 따라서, 제1 층(411, 421) 각각은 반도체인 에미터부(121)와의 접촉 특성이 양호하고 전도도가 좋은 재료, 예를 들어, 은(Ag)이나 니켈(Ni) 등으로 이루어질 수 있다.In this example, the first layers 411, 421 of each front electrode 141 and each front busbar 142 reduce contact resistance with the second emitter portion 1212 in contact to improve contact characteristics. It is for. Accordingly, each of the first layers 411 and 421 may be formed of a material having good contact characteristics and good conductivity with the emitter portion 121, which is a semiconductor, for example, silver (Ag), nickel (Ni), or the like.

각 전면 전극(141)과 각 전면 버스바(142)의 제2 층(412, 422)은 제1 층(411, 421)보다 가격이 저렴하면서 전하의 이동에 유리한 재료로 이루어져 있으며, 제2 층(412, 422)을 통해 주로 전면 전극(141)와 전면 버스바(142)의 전하 이동이 이루어진다. 따라서, 제2 층(412, 422)의 재료는 저렴하면서 전도도가 매우 양호한 구리(Cu)로 이루어질 수 있다.The second layers 412 and 422 of each of the front electrodes 141 and each of the front bus bars 142 are made of a material which is less expensive than the first layers 411 and 421 and which is advantageous in the movement of electric charges. Charge movement of the front electrode 141 and the front busbar 142 is mainly performed through the 412 and 422. Thus, the material of the second layers 412 and 422 can be made of copper (Cu), which is inexpensive and has very good conductivity.

또한, 제2 층(412, 422)의 하부에 구리(Cu)와 다른 재료로 이루어진 제1 층(411, 412)이 존재하므로, 실리콘(Si)과의 결합력이 좋은 제2 층(412, 422)의 구리(Cu)가 실리콘으로 이루어진 에미터부(121)의 제2 에미터 부분(1212)속으로 침투(흡수)하여 전하의 이동을 방해하는 불순물로서 작용하는 것을 방지한다.In addition, since the first layers 411 and 412 made of copper (Cu) and other materials exist under the second layers 412 and 422, the second layers 412 and 422 having good bonding strength with silicon (Si). ) Copper (Cu) is prevented from penetrating (absorbing) into the second emitter portion 1212 of the emitter portion 121 made of silicon to act as an impurity that prevents the movement of charge.

각 전면 전극(141)과 각 전면 버스바(142)의 제3 층(413, 423) 각각은 제2 층(412, 422)이 공기로 인해 산화되는 것을 보호하기 위한 것이다. 따라서, 이러한 제3 층(413, 423)은 제1 층(411, 421)과 같은 재료인 은(Ag)이나 주석(Sn)으로 이루어질 수 있다.Each of the third layers 413 and 423 of each front electrode 141 and each front bus bar 142 is to protect the second layers 412 and 422 from being oxidized by air. Accordingly, the third layers 413 and 423 may be made of silver (Ag) or tin (Sn), which is the same material as the first layers 411 and 421.

본 예에서, 전면 전극용 제1 층(411) 및 전면 버스바용 제1 층(421)의 두께와 전면 전극용 제3 층(413) 및 전면 버스바용 제3 층(423)의 두께는 서로 동일할 수 있고, 전면 전극 및 전면 버스바용 제1 및 제3 층(411, 421, 413, 423)의 두께는 전면 전극 및 전면 버스바용 제2 층(412, 422)의 두께보다 얇을 수 있다.In this example, the thickness of the first electrode 411 for the front electrode and the first layer 421 for the front busbar and the thickness of the third layer 413 for the front electrode and the third layer 423 for the front busbar are the same. The thickness of the first and third layers 411, 421, 413, and 423 for the front electrode and the front busbar may be thinner than the thickness of the second layers 412 and 422 for the front electrode and the front busbar.

예를 들어, 각 전면 전극(141)의 총 두께 중에서, 제1 층(411)의 두께 비율은 약 10% 내지 20%이고, 제2 층(412)의 두께 비율은 약 60% 내지 80%이며, 제3 층(413)의 두께 비율은 약 10% 내지 20%일 수 있다. For example, of the total thickness of each front electrode 141, the thickness ratio of the first layer 411 is about 10% to 20%, and the thickness ratio of the second layer 412 is about 60% to 80%. The thickness ratio of the third layer 413 may be about 10% to 20%.

동일하게, 각 전면 버스바(142)의 총 두께 중에서, 제1 층(421)의 두께 비율은 약 10% 내지 20%이고, 제2 층(422)의 두께 비율은 약 60% 내지 80%이며, 제3 층(423)의 두께 비율은 약 10% 내지 20%일 수 있다.Equally, of the total thickness of each front busbar 142, the thickness ratio of the first layer 421 is about 10% to 20%, and the thickness ratio of the second layer 422 is about 60% to 80% The thickness ratio of the third layer 423 may be about 10% to 20%.

제1 층(411, 421)과 제3 층(413, 423)의 두께 비율이 각각 10% 내지 20%일 때, 제1 층(411, 421)과 제3 층(413, 423)의 기능을 안정적이고 원활하게 수행하며, 제2층(412, 422)의 두께 비율이 60% 내지 80%일 때, 안정적인 전하의 이동이 행해진다. When the thickness ratios of the first layers 411 and 421 and the third layers 413 and 423 are 10% to 20%, respectively, the functions of the first layers 411 and 421 and the third layers 413 and 423 are performed. Performing stably and smoothly, stable charge transfer is performed when the thickness ratio of the second layers 412 and 422 is 60% to 80%.

본 예에서, 제1 내지 제3 층(411-413)의 두께를 모두 합친 각 전면 전극(141)의 총 두께와 제1 내지 제3 층(421-423)의 두께를 모두 합친 각 전면 버스바(142)의 총 두께는 각각 약 10㎛ 내지 20㎛ 일 수 있다. In this example, each of the front busbars in which the total thickness of each of the front electrodes 141, which is the sum of the thicknesses of the first to third layers 411 to 413, and the thickness of the first to the third layers 421 to 423, are added together. The total thickness of 142 may each be about 10 μm to 20 μm.

본 예에서, 전면 전극(141)과 전면 버스바(142)의 제1 내지 제3 층(411-413, 421-423)은 모두 도금법(plating)으로 형성될 수 있으나, 제3 층(413, 423)은 스퍼터링법(sputtering)으로 형성될 수 있다.In this example, all of the first to third layers 411-413 and 421-423 of the front electrode 141 and the front busbar 142 may be formed by plating, but the third layer 413, 423 may be formed by sputtering.

따라서, 각 전면 전극(141)의 제1 층(411)과 각 전면 버스바(142)의 제1 층(421)은 실리콘(Si)으로 이루어진 에미터부(121)와 구리(Cu)로 이루어진 제2 층(412, 422)과의 나쁜 접촉력을 보완하여 실리콘(Si)과 전면 전극(141) 및 전면 버스바(142)와의 접촉력을 향상시키고 제2 층(412, 422)을 형성하기 위한 시드층으로 사용되며, 제2 층(412, 422)의 구리(Cu)가 에미터부(121) 속으로 침투하는 것을 방지하는 방지막(barrier layer)으로 기능하다.Accordingly, the first layer 411 of each front electrode 141 and the first layer 421 of each front bus bar 142 may be formed of an emitter portion 121 made of silicon (Si) and copper (Cu). The seed layer for compensating bad contact force with the two layers 412 and 422 to improve the contact force between the silicon (Si) and the front electrode 141 and the front busbar 142 and to form the second layers 412 and 422. It is used as, and serves as a barrier layer to prevent the copper (Cu) of the second layer (412, 422) to penetrate into the emitter portion 121.

각 전면 전극(141)의 제1 층(411)은 각 전면 버스바(142)의 제1 층(421)과 접해 있어 연결되고, 각 전면 전극(141)의 제2 층(412)은 각 전면 버스바(142)의 제2 층(422)과 접해 있어 연결되며, 각 전면 전극(141)의 제3 층(413)은 각 전면 버스바(142)의 제3 층(423)과 접해 있어 연결된다. 이로 인해, 복수의 전면 전극(141)은 각 전면 버스바(142)과 전기적 및 물리적으로 연결된다.The first layer 411 of each front electrode 141 is in contact with and connected to the first layer 421 of each front bus bar 142, and the second layer 412 of each front electrode 141 is connected to each front surface. The second layer 422 of the busbar 142 is in contact with each other, and the third layer 413 of each front electrode 141 is in contact with the third layer 423 of each of the front busbars 142. do. As a result, the plurality of front electrodes 141 are electrically and physically connected to the respective front bus bars 142.

또한, 각 전면 전극(141)의 제2 층(412)과 각 전면 버스바(142)의 제2 층(422)은 다른 층(411, 421, 413, 423)보다 저렴한 재료를 이용하여 전하의 이동을 양호하게 수행하기 위한 것이며, 각 전면 전극(141)의 제3 층(413)과 각 전면 버스바(142)의 제3 층(423)은 전하의 이동을 수행하는 제2층(412, 422)의 산화를 방지하여 제2 층(412, 422)를 보호하기 위한 것이다.In addition, the second layer 412 of each front electrode 141 and the second layer 422 of each front busbar 142 may be formed by using materials that are less expensive than the other layers 411, 421, 413, and 423. In order to perform the movement well, the third layer 413 of each front electrode 141 and the third layer 423 of each front busbar 142 may include a second layer 412, It is to protect the second layers 412 and 422 by preventing oxidation of the 422.

또한, 전면 전극(141)의 제1 층(411)과 전면 버스바(142)의 제1 층(421)은 서로 동일한 재료로 이루어져 있고, 전면 전극(141)의 제2 층(422)과 전면 버스바(142)의 제2 층(422)은 서로 동일한 재료로 이루어져 있으며, 전면 전극(141)의 제3 층(413)과 전면 버스바(142)의 제3 층(423)은 서로 동일한 재료로 이루어져 있다.In addition, the first layer 411 of the front electrode 141 and the first layer 421 of the front busbar 142 are made of the same material, and the second layer 422 and the front surface of the front electrode 141 are made of the same material. The second layer 422 of the busbar 142 is made of the same material, and the third layer 413 of the front electrode 141 and the third layer 423 of the front busbar 142 are made of the same material. Consists of

이미 설명한 것처럼, 전면 전극부(140)의 상부면의 높이가 인접한 반사 방지부(130)의 상부면의 높이보다 낮다. 따라서, 반사 방지부(130)의 상부면으로부터 돌출되어 반사 방지부(130)의 표면에 그림자를 형성하는 전면 전극부(140)의 부분이 존재하지 않아, 전면 전극부(140)로 인해 발생하는 그늘로 인한 빛 흡수 손실(shadowing loss)의 양이 크게 줄어든다. 따라서, 기판(110)의 전면으로 입사되는 빛의 양이 증가한다. As described above, the height of the upper surface of the front electrode portion 140 is lower than the height of the upper surface of the adjacent anti-reflection portion 130. Therefore, a portion of the front electrode portion 140 protruding from the upper surface of the anti-reflection portion 130 to form a shadow on the surface of the anti-reflection portion 130 does not exist, which is caused by the front electrode portion 140. The amount of shadowing loss due to shade is greatly reduced. Thus, the amount of light incident on the front surface of the substrate 110 is increased.

또한, 스크린 인쇄법으로 형성된 전면 전극부보다 밀도가 훨씬 좋은 도금법이나 스퍼터링법을 이용하여 전면 전극부(140)가 형성되므로, 스크린 인쇄법으로 형성된 전면 전극부보다 본 예의 전면 전극부(140)의 전도도가 크게 향상된다. 추가로, 이미 설명한 것처럼, 가로 기판(110)의 오목부인 제2 부분 내에 전면 전극부(140)가 매립되어 있고 제2 부분의 표면이 요철면이므로, 제2 에미터 부분(1212)과 접촉하는 전면 전극부(140)의 접촉 면적이 증가하게 된다.In addition, since the front electrode portion 140 is formed using a plating method or a sputtering method having a much higher density than the front electrode portion formed by the screen printing method, the front electrode portion 140 of the present example is more than the front electrode portion formed by the screen printing method. Conductivity is greatly improved. In addition, as described above, since the front electrode portion 140 is embedded in the second portion that is the recess of the horizontal substrate 110 and the surface of the second portion is an uneven surface, the second emitter portion 1212 is in contact with the second emitter portion 1212. The contact area of the front electrode part 140 is increased.

이로 인해, 각 전면 전극(141)의 폭이 스크린 인쇄법으로 형성되는 경우(약 80㎛ 내지 120㎛)보다 훨씬 크게 감소하여도 전면 전극(141)과 제2 에미터 부분(1212)과의 접촉 면적이 증가하여, 전면 전극(141)이 폭이 감소하여도 에미터부(121)에서 각 전면 전극(141)으로 이동하는 전하의 양이 감소하지 않으며, 기판(110)의 전면으로 빛이 입사될 때, 기판(110)으로의 빛 입사를 방지하는 전면 전극부(140), 특히 전면 전극(141)의 형성 면적이 줄어들기 때문에 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.As a result, the front electrode 141 is in contact with the second emitter portion 1212 even if the width of each front electrode 141 is reduced much larger than when the screen printing method is formed (about 80 µm to 120 µm). As the area is increased, even if the width of the front electrode 141 is reduced, the amount of charge that is moved from the emitter unit 121 to each of the front electrodes 141 is not reduced, and light is incident on the front surface of the substrate 110. At this time, since the formation area of the front electrode part 140, in particular, the front electrode 141, which prevents light from entering the substrate 110 is reduced, the amount of light incident on the substrate 110 is further increased.

도 1에서, 기판(110)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.In FIG. 1, the number of front electrodes 141 and front busbars 142 disposed on the substrate 110 is only one example, and may be changed in some cases.

후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다. The backside electric field 172 is a region in which impurities of the same conductivity type as the substrate 110 are doped at a higher concentration than the substrate 110, for example, a P + region.

이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동은 방해되는 반면, 후면 전계부(172) 쪽으로의 정공 이동은 좀더 용이해진다. 따라서, 후면 전계부(172)는 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.The potential barrier is formed due to the difference in the impurity concentration between the first conductive region and the backside electric field 172 of the substrate 110, thereby preventing electron movement toward the backside electric field 172, which is the direction of movement of holes. The hole movement toward the rear electric field 172 becomes easier. Accordingly, the backside electric field 172 reduces the amount of charge lost due to the recombination of electrons and holes in the backside and the vicinity of the substrate 110, and accelerates the movement of the desired charge (eg, holes) to form the backside electrode 150. Increase the amount of charge transfer to

후면 전극부(150)는 후면 전극(151)과 후면 전극(151)과 연결되어 있는 복수의 후면 버스바(152)를 구비한다.The rear electrode unit 150 includes a rear electrode 151 and a plurality of rear bus bars 152 connected to the rear electrode 151.

후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다. 대안적인 예에서, 후면 전극(151)은 기판(110) 후면의 가장자리 부분에 위치하지 않을 수 있다.The rear electrode 151 is in contact with the rear electric field unit 172 positioned at the rear of the substrate 110, and is substantially positioned over the entire rear surface of the substrate 110 except for the portion where the rear bus bar 152 is positioned. In an alternative example, the back electrode 151 may not be located at the edge portion of the back side of the substrate 110.

후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다. The rear electrode 151 contains a conductive material such as aluminum (Al).

이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.The back electrode 151 collects charges, for example, holes, moving from the back field 172.

이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도를 갖는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.In this case, since the rear electrode 151 is in contact with the rear electric field unit 172 having a higher impurity concentration than the substrate 110, the contact resistance between the substrate 110, that is, the rear electric field unit 172 and the rear electrode 151 is increased. This decrease improves the charge transfer efficiency from the substrate 110 to the back electrode 151.

복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다. The plurality of rear bus bars 152 are positioned on the rear surface of the substrate 110 where the rear electrode 151 is not located and are connected to the adjacent rear electrode 151.

또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.In addition, the plurality of rear bus bars 152 may face the plurality of front bus bars 142 with respect to the substrate 110.

복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다.The plurality of rear busbars 152 collects charges transferred from the rear electrode 151, similar to the plurality of front busbars 142.

복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다. The plurality of rear busbars 152 are also connected to an external device, and the charges (eg, holes) collected by the plurality of rear busbars 152 are output to the external device.

이러한 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다.The plurality of rear busbars 152 may be made of a material having better conductivity than the rear electrode 151, and contain at least one conductive material such as silver (Ag), for example.

대안적인 예에서, 후면 전극(151)은 후면 버스바(152)가 위치한 기판(110)의 후면 부분에도 위치할 수 있고, 이 경우, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주보며 후면 전극(151) 위에 위치한다. 이때, 경우에 따라 후면 전극(151)은 후면의 가장 자리 부분을 제외한 실질적인 후면 전체 면에 위치할 수 있다.In an alternative example, the rear electrode 151 may also be located in the rear portion of the substrate 110 where the rear busbar 152 is located, in which case the plurality of rear busbars 152 are centered on the substrate 110. In order to face the plurality of front busbars 142 to correspond to the rear electrode 151 is located. In this case, in some cases, the rear electrode 151 may be located on the entire rear surface of the rear surface except for the edge portion of the rear surface.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.Operation of the solar cell according to the present embodiment having such a structure is as follows.

태양 전지로 빛이 조사되어 반사 방지부(130)를 통해 반도체부인 에미터부(121)와 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.When light is irradiated to the solar cell and incident on the emitter unit 121, which is a semiconductor unit, and the substrate 110 through the anti-reflection unit 130, electron-hole pairs are generated in the semiconductor unit by light energy. At this time, the reflection loss of the light incident on the substrate 110 by the anti-reflection unit 130 is reduced, so that the amount of light incident on the substrate 110 increases.

기판(110)과 에미터부(121)의 p-n 접합에 의해, 정공은 p형의 도전성 타입을 갖는 반도체부로 이동하고, 전자는 n형 도전성 타입을 갖는 반도체부로 이동하므로, 본 실시예에서, 전자는 에미터부(121) 쪽으로 이동하고, 정공은 후면 전계부(172) 쪽으로 이동한다. By the pn junction of the substrate 110 and the emitter portion 121, the holes move to the semiconductor portion having the p-type conductivity type, and the electrons move to the semiconductor portion having the n-type conductivity type. Moving toward the emitter part 121, holes move toward the rear electric field part 172.

이처럼, 에미터부(121) 쪽으로 이동한 전자는 복수의 전면 전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극(151)와 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다. 이러한 전면 버스바(142)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.As such, the electrons moved toward the emitter unit 121 are collected by the plurality of front electrodes 141 and the plurality of front busbars 142, move along the plurality of front busbars 142, and toward the substrate 110. The moved holes are collected by the adjacent rear electrode 151 and the plurality of rear busbars 152 and move along the plurality of rear busbars 152. When the front bus bar 142 and the rear bus bar 152 are connected with a conductive wire, a current flows, which is used as power from the outside.

이때, 제1 에미터 부분(1211)보다 전도도가 좋은 제2 에미터 부분(1212)에 전면 전극부(140)가 접해 있으므로, 전하의 이동도가 향상된다.At this time, since the front electrode portion 140 is in contact with the second emitter portion 1212 having better conductivity than the first emitter portion 1211, the mobility of the charge is improved.

또한, 기판의 오목부 내에 전면 전극부(140)를 매립시켜 반사 방지부(130) 위로 전면 전극부(140)의 상부 표면이 돌출되지 않으므로, 반사 방지부(130) 위로 돌출된 전면 전극부(140) 부분으로 인한 그림자 발생을 방지하여, 빛 입사 면적이 향상된다. In addition, since the upper surface of the front electrode portion 140 is not protruded over the antireflection portion 130 by filling the front electrode portion 140 in the recess of the substrate, the front electrode portion protruding over the antireflection portion 130 ( 140) shadow generation due to the part is prevented, so that the light incident area is improved.

더욱이, 전면 전극부(140)가 기판(110)의 오목부 내에 매립되고 전면 전극부(140)와 접해 있는 제2 에미터 부분(1212)의 표면이 요철면을 갖고 있어 전면 전극부(140)와 제2 에미터 부분(1212)과의 접촉 면적이 증가하고, 도금법으로 인해 전면 전극부(140)의 전도도가 크게 향상됨에 따라, 전면 전극부(140)의 각 전면 전극(141)과 각 전면 버스바(142)의 폭이 크게 감소한다. 이로 인해, 빛의 입사를 방해하는 전면 전극부(140)의 형성 면적이 감소하여, 기판(110)의 전면으로 입사되는 빛의 양이 증가한다.Further, the front electrode portion 140 is embedded in the recess of the substrate 110 and the surface of the second emitter portion 1212 in contact with the front electrode portion 140 has an uneven surface, so that the front electrode portion 140 is formed. And the contact area between the second emitter portion 1212 and the conductivity of the front electrode portion 140 are greatly improved by the plating method, so that each front electrode 141 and each front surface of the front electrode portion 140 are increased. The width of the busbar 142 is greatly reduced. As a result, the formation area of the front electrode part 140 that interferes with the incident light is reduced, and the amount of light incident on the front surface of the substrate 110 is increased.

다음, 도 4a 내지 도 4k를 참고로 하여 본 실시예의 태양 전지를 제조하는 방법에 대하여 설명한다.Next, a method of manufacturing the solar cell of this embodiment will be described with reference to FIGS. 4A to 4K.

먼저, 도 4a 및 도 4b에 도시한 전면과 후면이 평탄 면인 기판(110)의 전면 위에 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등을 이용하여 반사 방지부(130)를 형성한다. 한 예로서, 반사 방지부(130)는 수소화된 실리콘 질화물(SiNx:H)로 이루어질 수 있다. First, the antireflection unit 130 is formed on the front surface of the substrate 110 having the front and rear surfaces shown in FIGS. 4A and 4B by using plasma enhanced chemical vapor deposition (PECVD) or the like. As an example, the anti-reflection portion 130 may be made of hydrogenated silicon nitride (SiNx: H).

필요할 경우, 반사 방지부(130)를 형성하기 전에, 평탄 면인 기판(110)의 전면에 텍스처링 공정을 수행하여, 요철 면인 텍스처링 표면을 형성할 수 있다. 이때, 기판(110)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH 등의 염기 용액을 사용하여 기판(110)의 표면을 텍스처링할 수 있고, 기판(110)이 다결정 실리콘으로 이루어질 경우, HF나 HNO₃와 같은 산 용액을 사용하여 기판(110)의 표면을 텍스처링할 수 있다.If necessary, a texturing process may be performed on the entire surface of the substrate 110, which is a flat surface, before forming the anti-reflection portion 130, thereby forming a textured surface that is an uneven surface. In this case, when the substrate 110 is made of single crystal silicon, the surface of the substrate 110 may be textured using a base solution such as KOH or NaOH, and when the substrate 110 is made of polycrystalline silicon, HF or HNO ₃ An acid solution such as may be used to texture the surface of the substrate 110.

그런 다음, 도 4c에 도시한 것처럼, 반사 방지부(130) 위에 폴리머(polymer)나 금속 물질로 이루어진 마스크층(160)을 형성한다. 이때 마스크층(160)은 스핀 코팅법(spin coating)이나 스크린 인쇄법(screen printing) 등으로 형성되며, 약 100㎚ 내지 500㎚의 두께를 가질 수 있다.Next, as shown in FIG. 4C, a mask layer 160 made of a polymer or a metal material is formed on the anti-reflection portion 130. In this case, the mask layer 160 may be formed by spin coating or screen printing, and may have a thickness of about 100 nm to 500 nm.

그런 다음, 마스크층(160)의 일부와 그 하부에 위치에 반사 방지부(130)의 일부를 제거하여, 마스크층(160)과 반사 방지부(130)에 기판(110)의 일부를 드러내는 복수의 개구부(181, 182)를 형성한다. Then, the plurality of portions of the mask layer 160 and the lower portion of the anti-reflection portion 130 in the lower portion of the mask layer 160 and the anti-reflection portion 130 to expose a portion of the substrate 110 Openings 181 and 182 are formed.

복수의 개구부(181, 182)를 형성하기 위해서는, 도 4d에 도시한 것처럼, 에칭 페이스트(etching paste)(70)를 원하는 부분에 도포한 후 열처리한다. 따라서, 에칭 페이스트(70)가 도포된 부분의 하부에 위치한 마스크층(160)의 부분과 그 아래의 반사 방지부(130)의 일부 및 기판(110)의 일부가 차례로 식각되고, 에칭 페이스트(70)가 도포되지 않은 부분에 위치한 마스크층(160)의 나머지 부분과 그 아래의 반사 방지부(130) 나머지 부분은 식각되지 않는다.In order to form the plurality of openings 181 and 182, an etching paste 70 is applied to a desired portion and then heat treated, as shown in FIG. 4D. Accordingly, the portion of the mask layer 160 positioned below the portion where the etching paste 70 is applied, the portion of the anti-reflective portion 130 below and the portion of the substrate 110 are sequentially etched, and the etching paste 70 is etched. The remaining portion of the mask layer 160 and the remaining portion of the anti-reflection portion 130 below the portion where the) is not applied are not etched.

이때, 에칭 페이스트(70)의 열처리 시간, 열처리 온도 또는 에칭 페이스트(70)의 도포 두께 등에 따라 식각되는 양이 정해지므로, 이들 열처리 시간, 열처리 온도, 에칭 페이스트 도포량 등을 조정하여, 반사 방지부(130) 하부에 존재하는 기판(110)의 식각 정도를 제어한다. At this time, the amount to be etched is determined according to the heat treatment time of the etching paste 70, the heat treatment temperature or the coating thickness of the etching paste 70, and the like. 130, the degree of etching of the substrate 110 present in the lower portion is controlled.

정해진 열처리 시간이 경과하여 열처리 공정이 완료되면 물 등을 이용하여 기판(110)의 세정 동작을 실시하여, 기판(110) 위에 존재하는 에칭 페이스트(70)의 잔여물을 제거한다. After the predetermined heat treatment time passes and the heat treatment process is completed, the substrate 110 is cleaned using water or the like to remove the residue of the etching paste 70 on the substrate 110.

이로 이해, 도 4e에 도시한 것처럼, 기판(110)의 일부가 제거되어, 기판(110)의 전면에는 깊이(HL)를 갖는 복수의 오목부(10b), 즉, 오목부(10b)의 표면에서 위로 돌출된 돌출 높이(HL)를 복수의 돌출부(10a)가 형성된다. As a result, as shown in FIG. 4E, a part of the substrate 110 is removed, and the front surface of the substrate 110 includes a plurality of recesses 10b, that is, surfaces of the recesses 10b having a depth HL. A plurality of protrusions 10a are formed at the protrusion height HL protruding upward.

따라서, 기판(110)에는 제1 두께(D1)를 갖는 제1 부분과 제1 두께(D1)보다 얕은 제2 두께(D2)를 갖는 제2 부분이 형성되며, 마스크층(160), 반사 방지부(130)에는 기판(110)의 오목부(10b)를 드러내는 복수의 개구부(181, 182)가 형성된다. Accordingly, a first portion having a first thickness D1 and a second portion having a second thickness D2 shallower than the first thickness D1 are formed on the substrate 110, and the mask layer 160 and the anti-reflection The portion 130 is provided with a plurality of openings 181 and 182 exposing the recesses 10b of the substrate 110.

이때, 각 돌출부(10a)는 정해진 방향으로 길게 뻗어 있는 스트라이프(stripe) 형상을 갖고 있고, 돌출부(10a) 사이에 위치하는 각 오목부(10b)에 의해 복수의 돌출부(10a)는 이격되어 있다.At this time, each of the protrusions 10a has a stripe shape extending in a predetermined direction, and the plurality of protrusions 10a are spaced apart by each of the recesses 10b positioned between the protrusions 10a.

복수의 개구부(181, 182)는 전면 전극이 형성될 위치에 형성된 전면 전극용 개구부(181)와 전면 버스바가 형성될 위치에 형성된 전면 버스바용 개구부(182)를 구비한다.The plurality of openings 181 and 182 include openings 181 for front electrodes formed at positions where front electrodes are to be formed and openings 182 for front bus bars formed at positions at which front bus bars are to be formed.

이와는 달리, 레이저 빔 등과 같은 다른 방법을 이용하여 마스크층(160)의 일부 및 반사 방지부(130)의 일부를 제거하고 또한 제거된 반사 방지부(130) 밑에 위치한 기판(110)의 일부를 제거하여 서로 다른 두께(D1, D2)를 갖는 기판(110)과 복수의 개구부(181, 182)가 형성될 수 있다.Alternatively, a portion of the mask layer 160 and a portion of the anti-reflection portion 130 may be removed using another method such as a laser beam, and also a portion of the substrate 110 positioned under the removed anti-reflection portion 130 may be removed. Thus, the substrate 110 and the plurality of openings 181 and 182 having different thicknesses D1 and D2 may be formed.

레이저 빔을 이용하여 서로 다른 두께(D1, D2)를 갖는 기판(110)과 복수의 개구부(181, 182)를 형성할 때, 레이저 빔의 세기를 이용하여 식각되는 두께를 제어한다. 또한, 레이저 빔을 이용하여 복수의 개구부(181, 182)를 형성할 때, 레이저 빔의 세기[파워(power)]나 레이저 빔의 조사 횟수를 제어하여 개구되는 폭인 개구폭(O1, O2)이 서로 상이한 전면 전극용 개구부(181)와 전면 버스바용 개구부(182)를 형성할 수 있다. 예를 들어, 이미 설명한 것처럼, 전면 버스바와 폭이 전면 전극의 폭보다 크기 때문에, 개구폭(O2)이 큰 전면 버스바용 개구부(182)을 형성할 때에는 전면 전극용 개구부(181)보다 큰 세기를 갖는 레이저 빔을 동일한 횟수로 조사하거나 동일한 세기를 갖는 레이저 빔을 더 많은 횟수로 조사할 수 있다.When the substrate 110 and the plurality of openings 181 and 182 having different thicknesses D1 and D2 are formed using the laser beam, the thickness to be etched is controlled using the intensity of the laser beam. In addition, when the plurality of openings 181 and 182 are formed using the laser beam, the opening widths O1 and O2, which are widths opening by controlling the intensity (power) of the laser beam or the number of irradiation of the laser beam, are It is possible to form different front electrode openings 181 and front bus bar openings 182. For example, as described above, since the front busbar and the width are larger than the width of the front electrode, when the front busbar opening 182 having a large opening width O2 is formed, the intensity greater than the front electrode opening 181 is obtained. It is possible to irradiate a laser beam having the same number of times or to irradiate a laser beam having the same intensity more times.

이때, 형성된 전면 전극용 개구부(181)와 전면 버스바용 개구부(182)는 각각 약 10㎛의 내지 50㎛의 폭과 기판(110)의 오목부(10b)의 깊이(HL) 즉, 돌출부(10a)의 돌출 높이(HL)는 약 10㎛ 내지 30㎛일 수 있다. At this time, the opening 181 for the front electrode and the opening 182 for the front busbar each have a width of about 10 μm to 50 μm and a depth HL of the recess 10b of the substrate 110, that is, the protrusion 10a. Protruding height HL may be about 10 μm to 30 μm.

다음, 도 4f에 도시한 것처럼, 기판(110)의 전면 전체에 반응성 이온 식각법(reaction ion etching, RIE)과 같은 건식 식각을 실시한다.Next, as shown in FIG. 4F, dry etching such as reactive ion etching (RIE) is performed on the entire surface of the substrate 110.

이러한 건식 식각에 의해, 식각 공정에 노출된 마스크층(160)의 표면 위뿐만 아니라 개구부(181, 182)를 통해 노출된 기판(110)의 일부 표면에 식각되어, 개구부(181, 182)를 통해 노출된 기판(110)의 표면은 복수의 돌출부(11)와 복수의 오목부(12)를 갖는 요철면이 형성된다.By such dry etching, not only the surface of the mask layer 160 exposed to the etching process, but also the surface of the substrate 110 exposed through the openings 181 and 182 are etched, and through the openings 181 and 182. The surface of the exposed substrate 110 is formed with an uneven surface having a plurality of protrusions 11 and a plurality of recesses 12.

이때, 각 돌출부(11)의 폭(D)과 돌출부(11)의 돌출 높이(H)는 각간 나노사이즈를 갖고, 예를 들어, 300㎚ 내지 800㎚일 수 있다.In this case, the width D of each of the protrusions 11 and the height of the protrusion H of the protrusions 11 may be nano-sizes, respectively, and may be, for example, 300 nm to 800 nm.

본 예에서, 반응성 이온 식각 공정을 위한 공정 가스는 염소 가스(Cl₂), SF6, 산소 가스(O₂)이고, 염소 가스(Cl₂)의 공급량은 300sccm이며, 육플루오린화황(SF₆)의 가스의 550sccm이며, 산소 가스(O₂)의 공급량은 500sccm 일 수 있다. 또한, 반응성 이온 식각을 위한 RF(radio frequency) 세기(power)는 약 2500W이며, 공정실의 압력은 약 0.2 Torr일 수 있다. 또한, 기판(110)과 가스 공급원 사이의 간격은 약 15㎜이며, 공정 시간은 약 140초(sec)일 수 있다.In this example, the process gas for the reactive ion etching process is chlorine gas (Cl ₂ ), SF6, oxygen gas (O ₂ ), the supply amount of chlorine gas (Cl ₂ ) is 300sccm, sulfur hexafluoride (SF ₆ ) The gas may be 550 sccm, and the supply amount of oxygen gas (O ₂ ) may be 500 sccm. In addition, the radio frequency (RF) power for reactive ion etching is about 2500 W, and the pressure in the process chamber may be about 0.2 Torr. In addition, the distance between the substrate 110 and the gas supply source is about 15 mm, and the processing time may be about 140 seconds (sec).

이러한 반응성 이온 식각법이 행해질 때, 기판(110)의 전면 위에 존재하는 마스크층(160)의 표면도 식각되어, 마스크층(160)의 표면에도 복수의 돌출부(31)와 복수의 오목부(32)를 갖는 요철면이 형성된다.When such reactive ion etching is performed, the surface of the mask layer 160 existing on the entire surface of the substrate 110 is also etched, and the plurality of protrusions 31 and the plurality of concave portions 32 also appear on the surface of the mask layer 160. An uneven surface having) is formed.

따라서, 반응성 이온 식각법이 행해질 때 마스크층(160)이 식각되어 마스크층(160)의 하부에 위치한 반사 방지부(130)의 손상을 방지해야 하므로, 마스크층(160)의 두께는 반응성 이온 식각 시 식각되는 정도와 돌출부(31)의 돌출 높이 등을 고려해야 한다. 이로 인해, 마스크층(160)의 두께는 그 표면에 형성되는 각 돌출부(31)의 돌출 높이보다 큰 값을 갖는 것이 좋다.Therefore, when the reactive ion etching method is performed, the mask layer 160 should be etched to prevent damage to the anti-reflective unit 130 positioned below the mask layer 160, so that the thickness of the mask layer 160 is reactive ion etching. Consideration should be given to the degree of time etching and the protrusion height of the protrusions 31. For this reason, the thickness of the mask layer 160 is good to have a value larger than the protrusion height of each protrusion part 31 formed in the surface.

이로 인해, 마스크층(160)의 두께가 약 100㎚ 이상일 경우, 마스크층(160)의 표면에 돌출부(31)와 오목부(32)가 형성되더라도 그 하부에 위치한 반사 방지부(130)가 외부로 드러나지 않고, 마스크층(160)의 두께가 약 500㎚ 이하일 경우, 마스크층(160)의 제조 시간과 제조 비용이 절감된다.Thus, when the thickness of the mask layer 160 is about 100 nm or more, even if the protrusions 31 and the concave portions 32 are formed on the surface of the mask layer 160, the anti-reflective portion 130 located below the outer portion is outside. If the thickness of the mask layer 160 is about 500 nm or less, the manufacturing time and manufacturing cost of the mask layer 160 are reduced.

이와 같이, 개구부(181, 182)를 통해 노출된 기판(110)의 제2 부분의 표면에 복수의 돌출부(11)와 오목부(12)를 갖는 요철면이 형성되면, 기판(110)의 전면 위에 존재하는 마스크층(160)을 제거한다.As such, when the uneven surface having the plurality of protrusions 11 and the recesses 12 is formed on the surface of the second portion of the substrate 110 exposed through the openings 181 and 182, the front surface of the substrate 110 is formed. The mask layer 160 existing thereon is removed.

이때, 마스크층(160)은 습식 공정을 통해 제거될 수 있고, 마스크층(160)의의 제거 공정 중에 복수의 개구부(181, 182)를 형성할 때 발생할 수 있는 표면 손상부 그리고 반응성 이온 주입법을 실시할 때 발생하는 플라즈마(plasma)로 인한 기판(110)의 표면의 표면 손상부도 함께 제거된다.In this case, the mask layer 160 may be removed through a wet process, and surface damages that may occur when the plurality of openings 181 and 182 are formed during the removal process of the mask layer 160 and a reactive ion implantation method may be performed. Surface damage of the surface of the substrate 110 due to the plasma (plasma) generated during the removal is also removed.

따라서, 반응성 이온 주입법로 인해 발생한 표면 손상부를 제거하기 위한 별도의 공정이 불필요하므로, 태양 전지의 제조 공정이 간단해진다. Therefore, since a separate process for removing surface damages caused by the reactive ion implantation method is unnecessary, the manufacturing process of the solar cell is simplified.

다음, 도 4g에 도시한 것처럼, 기판(110)의 전면 쪽으로 기판(110)의 도전성 타입과 반대인 제2 도전성 타입의 불순물(예, 5가 원소 또는 3가 원소의 불순물)을 포함하는 물질을 열 확산법이나 이온 주입법 등으로 기판(110)에 도핑하여, 기판(110)의 전면에 에미터부(121)를 형성한다. 이때, 기판(110)이 n형일 경우, 인(P) 등을 포함하는 물질(예, POCl₃이나 H₃PO₄)을 이용하고, 기판(110)이 p형일 경우, 붕소(B) 등을 포함하는 물질(예, B₂H₆)을 이용하여 기판(110)에 에미터부(121)를 형성한다. 또한, 열 확산법으로 에미터부(121)를 형성할 경우, 기판(110)의 전면, 후면 및 측면에 에미터부(121)가 형성될 수 있다. Next, as shown in FIG. 4G, a material including impurities of a second conductivity type (eg, impurities of a pentavalent or trivalent element) opposite to the conductivity type of the substrate 110 toward the front surface of the substrate 110. The emitter portion 121 is formed on the entire surface of the substrate 110 by doping the substrate 110 by a thermal diffusion method, an ion implantation method, or the like. In this case, when the substrate 110 is n-type, a material containing phosphorus (P) or the like (eg, POCl ₃ or H ₃ PO ₄ ) is used, and when the substrate 110 is p-type, boron (B) or the like is used. The emitter part 121 is formed on the substrate 110 using a material (eg, B ₂ H ₆ ). In addition, when the emitter unit 121 is formed by the thermal diffusion method, the emitter unit 121 may be formed on the front, rear, and side surfaces of the substrate 110.

이때, 반사 방지부(130)가 위치한 기판(110)의 전면 부분에는 반사 방지부(130)가 확산 방지부로서 기능하기 때문에, 반사 방지부(130)가 위치한 기판(110)의 전면 부분과 반사 방지부(130)가 위치하지 않고 개구부(181, 182)를 통해 확산 가스에 바로(직접) 노출된 기판(110)의 전면 부분에 형성되는 에미터부(121)의 불순물 도핑 농도와 불순물 도핑 두께는 서로 상이하다.In this case, since the anti-reflection portion 130 functions as a diffusion prevention portion on the front portion of the substrate 110 on which the anti-reflection portion 130 is located, the front portion of the substrate 110 on which the anti-reflection portion 130 is located and the reflection The impurity doping concentration and the impurity doping thickness of the emitter portion 121 formed on the front portion of the substrate 110 exposed to the diffusion gas (directly) directly through the openings 181 and 182 without the preventing portion 130 are Different from each other.

따라서, 형성된 에미터부(121)는 반사 방지부(130) 바로 하부에 위치한 기판(110)의 전면에 형성된 제1 에미터 부분(1211)과 개구부(181, 182)를 통해 노출된 기판(110)의 전면에 형성된 제2 에미터 부분(1212)을 구비한다.Accordingly, the formed emitter part 121 may expose the substrate 110 through the first emitter part 1211 and the openings 181 and 182 formed on the front surface of the substrate 110 positioned directly below the anti-reflection part 130. And a second emitter portion 1212 formed in front of the.

이미 설명한 것처럼, 반사 방지부(130)의 확산 방지 기능에 의해, 제1 에미터 부분(1211)의 불순물 도핑 농도는 제2 에미터 부분(1212)의 불순물 도핑 농도보다 적고, 제1 에미터 부분(1211)의 불순물 도핑 두께는 제2 에미터 부분(1212)의 불순물 도핑 두께보다 얇다. 이로 인해, 제1 에미터 부분(1211)의 면 저항값이 제2 에미터 부분(1212)의 면 저항값보다 크다.As described above, due to the diffusion preventing function of the anti-reflection portion 130, the impurity doping concentration of the first emitter portion 1211 is less than the impurity doping concentration of the second emitter portion 1212, and the first emitter portion The impurity doping thickness of 1211 is thinner than the impurity doping thickness of the second emitter portion 1212. For this reason, the surface resistance value of the first emitter portion 1211 is greater than the surface resistance value of the second emitter portion 1212.

예를 들어, 제1 에미터 부분(1211)은 약 80Ω/sq. 내지 약 150Ω/sq.의 면저항값을 갖고 있으며, 제2 에미터 부분(1212)은 약 30Ω/sq. 내지 약 70Ω/sq.의 면저항값을 갖고 있다.For example, the first emitter portion 1211 may have about 80 mW / sq. And a sheet resistance value of about 150 kPa / sq., And the second emitter portion 1212 is about 30 kPa / sq. It has a sheet resistance value of about 70 kPa / sq.

다음, 도 4h에 도시한 것처럼, 기판(110)의 후면에 후면전극 패턴(51)과 후면 버스바 패턴(52)을 형성하여 후면 전극부 패턴(50)을 완성한다.Next, as shown in FIG. 4H, the rear electrode pattern 51 and the rear bus bar pattern 52 are formed on the rear surface of the substrate 110 to complete the rear electrode pattern 50.

후면전극 패턴(51)은 알루미늄(Al)과 글래스 프릿(glass frit)을 함유하는 페이스트를 스크린 인쇄법으로 기판(110)의 후면 위에 선택적으로 인쇄한 후 건조시켜 형성되고, 후면 버스바 패턴(52)은 은(Ag)과 글래스 프릿을 함유한 후면 버스바 페이스트를 스크린 인쇄법으로 후면전극 패턴(51)이 위치하지 않은 기판(110)의 후면 위에 선택적으로 인쇄한 후 건조시켜 형성된다. 후면전극 패턴(51)과 후면 버스바 패턴(52)의 형성 순서는 변경 가능하다. 후면전극 패턴(51)과 후면 버스바 패턴(52)에 함유된 글래스 프릿은 식각 특성을 갖는 납(PbO)은 함유하지 않거나 식각 동작을 유발하지 않은 정도의 설정량 이하로 함유되어 있으므로, 후면 전극 패턴(51)과 후면 버스바 패턴(52)에 함유된 글래스 프릿에 인해 후면 전극 패턴(51)과 후면 버스바 패턴(52)에 하부에 위치하는 기판(110)의 후면 식각 동작은 이루어지지 않는다.The back electrode pattern 51 is formed by selectively printing a paste containing aluminum (Al) and glass frit on the back of the substrate 110 by screen printing and then drying the back electrode. ) Is formed by selectively printing the rear busbar paste containing silver (Ag) and glass frit on the rear surface of the substrate 110 where the rear electrode pattern 51 is not located by screen printing and then drying. The order of forming the rear electrode pattern 51 and the rear bus bar pattern 52 can be changed. Since the glass frit contained in the rear electrode pattern 51 and the rear busbar pattern 52 does not contain lead (PbO) having an etching property or contains less than a predetermined amount that does not cause an etching operation, the rear electrode Due to the glass frit contained in the pattern 51 and the rear busbar pattern 52, the back etching operation of the substrate 110 disposed below the rear electrode pattern 51 and the rear busbar pattern 52 is not performed. .

이때, 이들 패턴(51, 52)의 건조 온도는 약 100℃ 내지 약 200℃일 수 있고, 패턴(51, 52)의 형성 순서는 변경 가능하다.In this case, the drying temperature of the patterns 51 and 52 may be about 100 ° C. to about 200 ° C., and the order of forming the patterns 51 and 52 may be changed.

그런 다음, 도 4i에 도시한 것처럼, 후면전극부 패턴(50)이 형성된 기판(110)에 약 700℃ 이하의 온도, 예를 들어, 약 500℃ 내지 600℃의 온도에서 열처리 공정을 실시하여, 기판(110)과 전기적으로 연결되는 후면 전극(151)과 후면 버스바(152)를 구비한 후면 전극부(150), 그리고 후면 전극(151)과 접하는 기판(110) 내에 후면 전계부(172)를 형성한다.Then, as illustrated in FIG. 4I, a heat treatment process is performed on the substrate 110 on which the rear electrode pattern 50 is formed at a temperature of about 700 ° C. or less, for example, about 500 ° C. to 600 ° C. The back electrode 151 electrically connected to the substrate 110 and the rear electrode 150 having the rear busbar 152, and the rear electric field 172 in the substrate 110 in contact with the rear electrode 151. To form.

즉, 열처리 공정에 의해, 후면전극부 패턴(50)의 후면 전극 패턴(51)과 후면 버스바 패턴(52)은 기판(110)과 그리고 인접한 후면전극부 패턴(50) 간의 전기적인 연결 및 접촉이 행해져, 기판(110)에 접해 있는 후면 전극(151)과 복수의 후면 버스바(152)로 형성되고, 후면전극부 패턴(50)의 후면 전극 패턴(51)에 포함된 알루미늄(Al)이 기판(110)으로 확산되어 기판(110) 내부에 기판(110)보다 높은 불순물 농도를 갖는 불순물부인 후면 전계부(172)가 형성된다. 이로 인해, 후면 전극(151)은 후면 전계부(172)와 접촉하여 기판(110)과 전기적으로 연결된다. That is, by the heat treatment process, the rear electrode pattern 51 and the rear busbar pattern 52 of the rear electrode pattern 50 are electrically connected and contacted between the substrate 110 and the adjacent rear electrode pattern 50. The aluminum Al formed in the back electrode 151 and the plurality of back bus bars 152 in contact with the substrate 110 and included in the back electrode pattern 51 of the back electrode part pattern 50 is formed. The back surface electric field part 172, which is an impurity part having a higher impurity concentration than the substrate 110, is formed in the substrate 110 by being diffused to the substrate 110. As a result, the rear electrode 151 is in contact with the rear electric field unit 172 and electrically connected to the substrate 110.

기판(110)의 후면에도 에미터부(121)가 형성되어 있을 경우, 후면 전극 패턴(51)에 함유된 알루미늄(Al)은 기판(110)의 후면에 형성된 에미터부(121)를 넘어서까지 확산되므로, 기판(110)의 후면에 형성되는 에미터부(121)는 후면 전계부(172)의 형성에 악영향을 미치지 않는다. 이 경우, 기판(110)의 후면에도 에미터부(121)가 형성될 경우, 후면 버스바(152)와 접해 있는 기판(110)의 후면 부분에는 에미터부(121)의 일부가 존재할 수 있다.When the emitter portion 121 is formed on the rear surface of the substrate 110, the aluminum Al contained in the rear electrode pattern 51 diffuses beyond the emitter portion 121 formed on the rear surface of the substrate 110. The emitter portion 121 formed on the rear surface of the substrate 110 does not adversely affect the formation of the rear electric field portion 172. In this case, when the emitter portion 121 is formed on the rear surface of the substrate 110, a part of the emitter portion 121 may be present on the rear portion of the substrate 110 in contact with the rear bus bar 152.

다음, 에미터부(121)의 제2 에미터 부분(1212)과 연결되는 전면 전극부(140)를 형성한다.Next, the front electrode 140 is connected to the second emitter portion 1212 of the emitter portion 121.

따라서, 도 4j에 도시한 것처럼, 기판(110)을 도금액에 침전시켜, 요철면인 노출된 에미터부(121)의 제2 에미터 부분(1212)의 표면에 전면 전극용 제1 층(411)과 전면 버스바용 제1 층(421)을 형성한다.Therefore, as shown in FIG. 4J, the substrate 110 is deposited in the plating solution, and the first layer 411 for the front electrode is formed on the surface of the second emitter portion 1212 of the exposed emitter portion 121, which is an uneven surface. And a first layer 421 for the front busbar.

다음, 도 4k에 도시한 것처럼, LID(light induced plating)법이나 전기 도금법등을 이용하여 제1 층(411, 421) 위에 각각 구리(Cu)로 이루어진 제2 층(412, 422)를 형성한다.Next, as illustrated in FIG. 4K, second layers 412 and 422 formed of copper (Cu) are formed on the first layers 411 and 421, respectively, by using a light induced plating (LID) method or an electroplating method. .

그런 다음, 제2 층(412, 422) 위에 스퍼터링법이나 도금법 등을 이용하여 주석(Sn)이나 은(Ag)으로 이루어진 제3 층(413, 423)을 형성하여, 전면전극용 개구부(181) 내에 복수의 전면 전극(141)을 형성하고, 전면버스바용 개구부(182) 내에 복수의 전면 버스바(142)를 형성하여, 전면 전극부(140)를 완성한다. 이로 인해, 태양 전지가 완성된다(도 1 및 도 2).Then, the third layers 413 and 423 made of tin (Sn) or silver (Ag) are formed on the second layers 412 and 422 by using a sputtering method or a plating method, and the opening 181 for the front electrode. A plurality of front electrodes 141 are formed in the inside, and a plurality of front bus bars 142 are formed in the openings 182 for the front bus bars to complete the front electrode portions 140. This completes the solar cell (FIGS. 1 and 2).

이때, 제1 층(411, 421)의 두께는 각각 약 1㎛ 내지 2㎛일 수 있고, 제2 층(412, 422)의 두께는 각각 약 8㎛ 내지 16㎛이며, 제3 층(413, 423)의 두께 제1 층(411, 421)의 두께와 동일하게 각각 약 1㎛ 내지 2㎛일 수 있다. 또한, 반사 방지부(130) 속에 전면 전극부(140)가 매립되게 형성되므로, 반사 방지부(130)의 상부 표면의 높이보다 전면 전극부(140)의 상부 표면의 높이가 낮다.In this case, the thicknesses of the first layers 411 and 421 may be about 1 μm to 2 μm, and the thicknesses of the second layers 412 and 422 are about 8 μm to 16 μm, respectively, and the third layers 413, Thickness of 423 The thickness of the first layers 411 and 421 may be about 1 μm to 2 μm, respectively. In addition, since the front electrode portion 140 is embedded in the anti-reflection portion 130, the height of the upper surface of the front electrode portion 140 is lower than that of the upper surface of the anti-reflection portion 130.

이와 같이, 기판(110) 내에 홈(개구부)을 형성하여, 그 속에 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)가 형성되므로, In this way, a groove (opening) is formed in the substrate 110, and the front electrode portion 140 having a plurality of front electrodes 141 and a plurality of front bus bars 142 is formed therein.

스크린 인쇄법을 이용하여 전면 전극부를 형성하는 비교예의 경우보다 태양 전지의 효율이 향상된다.The efficiency of a solar cell is improved compared with the case of the comparative example which forms a front electrode part using the screen printing method.

즉, 스크린 인쇄법으로 기판의 전면에 전면 전극부를 형성할 경우, 식각 성능이 있는 식각 물질(예, PbO) 등을 함유하고 있는 도전성 글래스 프릿을 반사 방지부 위의 해당 부분, 즉, 복수의 전면 전극과 복수의 전면 버스바가 위치할 부분에 인쇄(도포)한 후 건조시킨 후, 건조 온도(약 100℃ 내지 200℃) 보다 높은 고온(예, 약 700℃ 내지 800℃)에서 기판을 열처리한다.That is, when the front electrode portion is formed on the front surface of the substrate by screen printing, the conductive glass frit containing the etching material (eg, PbO) having an etching capability, or the like, is formed on the corresponding portion on the anti-reflection portion, that is, the plurality of front surfaces. After printing (coating) the electrode and the plurality of front busbars to be placed and drying, the substrate is heat-treated at a high temperature (eg, about 700 ° C to 800 ° C) higher than the drying temperature (about 100 ° C to 200 ° C).

고온에서의 열처리로 인해, 글래스 프릿에 함유된 식각 물질 등에 의해 반사 도전성 글래프 프릿과 접해 있는 반사 방지부의 해당 부분에 식각되고, 이러한 반사 방지부의 식각 동작에 의해 그 위에 위치한 도전성 글래스 프릿이 반사 방지부를 관통하여 하부에 위치한 에미터부와 접하게 된다. 이로 인해, 에미터부와 접하는 복수의 전면 전극과 복수의 전면 버스바가 형성된다.Due to the heat treatment at a high temperature, an etching material contained in the glass frit is etched into the corresponding portion of the antireflection portion in contact with the reflective conductive glass frit, and the conductive glass frit positioned thereon is prevented from reflection by the etching operation of the antireflection portion. It penetrates the part and comes into contact with the emitter part located below. Thus, a plurality of front electrodes and a plurality of front busbars in contact with the emitter portion are formed.

이와 같이, 식각 성능이 있는 글래스 프릿을 이용하여 에미터부와의 접촉이 이루어지더라고, 도포된 글래스 프릿의 양이나 성능에 따라서 정상적으로 반사 방지부의 관통이 원활하게 이루지지 않거나 반대로 과도하게 이루어지는 경우가 발생한다.As described above, even though the contact with the emitter part is made by using the glass frit having etching performance, the antireflection part may not normally penetrate smoothly or excessively depending on the amount or performance of the coated glass frit. do.

이로 인해, 전면 전극부는 에미터부와 정상적으로 접해지지 못하거나 반대로 에미터부를 관통해 기판의 제1 도전성 부분과 접해는 문제가 발생한다.As a result, the front electrode portion does not normally come into contact with the emitter portion, or conversely, a problem arises that the front electrode portion comes into contact with the first conductive portion of the substrate.

하지만 본 예와 같이, 기판의 해당 부분을 제거하여 기판에 전면 전극부 형성과 동일한 패턴으로 개구부(181, 182)나 홈을 형성한 후 그 속에 전면 전극부(140)를 형성할 경우, 전면 전극부(140)는 안정하고 확실하게 에미터부(121)와의 접촉 동작이 행해진다. 따라서 전면 전극부(140)가 에미터부(121)와 접하지 않거나 기판(110)의 제1 도전성 부분과 접하는 문제가 발생하지 않는다.However, as shown in the present example, when the openings 181 and 182 or the grooves are formed in the same pattern as the formation of the front electrode portion on the substrate by removing the corresponding portion of the substrate, the front electrode portion 140 is formed therein. The part 140 performs the contact operation with the emitter part 121 stably and reliably. Thus, the front electrode 140 does not come into contact with the emitter part 121 or the first conductive part of the substrate 110 does not occur.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

70: 에칭 페이스트 110: 기판
121: 에미터부 1211: 제1 에미터 부분
1212: 제2 에미터 부분 130: 반사 방지부
140: 전면 전극부 141: 전면 전극
142: 전면 버스바 150: 후면 전극부
151: 후면 전극 152: 후면 버스바
160: 마스크층 172: 후면 전계부
181, 182: 개구부70: etching paste 110: substrate
121: emitter portion 1211: first emitter portion
1212: second emitter portion 130: antireflection portion
140: front electrode portion 141: front electrode
142: front bus bar 150: rear electrode portion
151: rear electrode 152: rear busbar
160: mask layer 172: rear electric field
181, 182: opening

Claims

A semiconductor substrate having a first portion having a first thickness and a second portion having a second thickness thinner than the first thickness,
An emitter portion positioned in the first portion and the second portion of the semiconductor substrate,
An anti-reflection portion positioned on the first portion except for the second portion,
A first electrode positioned in the second portion of the semiconductor substrate, and
A second electrode on the substrate and electrically connected to the substrate
Including,
The surface of the second portion in contact with the lower surface of the first electrode in contact with the emitter portion is an uneven surface having a plurality of protrusions and a plurality of recesses.
Solar cells.

In claim 1,
Each of the plurality of protrusions has a width and a protrusion height of 300 nm to 800 nm.

In claim 1,
And a top surface of the first electrode that is opposite the bottom surface of the first electrode is lower than an upper surface of the anti-reflective portion.

In claim 1,
The first electrode has a plurality of layers each made of a conductive material.

5. The method of claim 4,
The first electrode,
A first layer located on said bottom surface and composed of a first conductive material,
A second layer located on the first layer and composed of a second conductive material, and
A third layer located on the second layer and composed of a third conductive material
&Lt; / RTI >

The method of claim 5,
The first conductive material is made of nickel (Ni),
The second conductive material is made of copper (Cu), and the second conductive material is made of silver (Ag) or tin (Sn).

The method of claim 5,
And the thickness of the first layer and the thickness of the third layer are each thinner than the thickness of the second layer.

In claim 7,
The thickness of the first layer and the thickness of the third layer is the same solar cell.

In claim 7,
The ratio of each of the thickness of the first layer and the thickness of the third layer is 10% to 20% of the total thickness of the first electrode, and the ratio of the thickness of the second layer is 60% of the total thickness of the first electrode. To 80% solar cell.

The method of claim 9,
The total thickness of the first electrode is 10㎛ 20㎛ solar cell.

In claim 1,
The first electrode has a width of 10㎛ to 40㎛ solar cell.

In claim 1,
And an electric field part disposed on the substrate and in contact with the second electrode.

Forming an anti-reflection portion on the first surface of the semiconductor substrate having the first conductivity type,
Forming a mask layer on the anti-reflection portion,
Forming a plurality of openings by removing a portion of the mask layer, a portion of the anti-reflection portion positioned below a portion of the mask layer, and a portion of the semiconductor substrate positioned under a portion of the anti-reflection portion,
After dry etching a portion of the semiconductor substrate and a portion of the mask layer exposed to the plurality of openings, the mask layer is removed to form an uneven surface having a plurality of protrusions and a plurality of recesses in the portion of the semiconductor substrate. Steps,
Forming an emitter by doping a portion of the semiconductor substrate positioned below a portion of the anti-reflection portion and a portion of the semiconductor substrate exposed through the plurality of openings with impurities of a second conductivity type different from the first conductivity type ,
Forming a first electrode in the plurality of openings, and
Forming a second electrode on a second surface of the substrate, which is opposite to the first surface of the semiconductor substrate
Method for manufacturing a solar cell comprising a.

In claim 13,
The mask layer is formed by spin coating or screen printing, and has a thickness of 100 nm to 500 nm.

In claim 13,
The uneven surface forming step of forming a concave-convex surface having the plurality of protrusions and the plurality of recesses using a reactive ion etching method.

16. The method of claim 15,
And a plurality of protrusions each having a width and a protrusion height of 300 nm to 800 nm.

16. The method of claim 15,
The first electrode forming step
Depositing a first surface of the semiconductor substrate in a plating solution to form a first layer of a first conductive material in the opening;
Forming a second layer of a second conductive material on the first layer by plating; and
Forming a third layer made of a third conductive material on the second layer by sputtering or plating;
Method for manufacturing a solar cell comprising a.

The method of claim 17,
The second conductive material is nickel (Ni), the second conductive material is copper (Cu), and the third conductive material is silver (Ag) or tin (Sn).

The method of claim 17,
The emitter portion includes a first emitter portion having a first sheet resistance value and a second emitter portion having a second sheet resistance value less than the first sheet resistance value,
The first emitter portion is formed on a portion of the semiconductor substrate positioned below a portion of the anti-reflective portion,
The second emitter portion is formed in a portion of the semiconductor substrate exposed through the plurality of openings.
A method of manufacturing a solar cell.

20. The method of claim 19,
The first sheet resistance value is 80 mA / sq. To 150 kPa / sq., And the second sheet resistance value is 30 kPa / sq. To 70 kW / sq.