KR101237556B1 - Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof - Google Patents

Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof Download PDF

Info

Publication number
KR101237556B1
KR101237556B1 KR1020110047014A KR20110047014A KR101237556B1 KR 101237556 B1 KR101237556 B1 KR 101237556B1 KR 1020110047014 A KR1020110047014 A KR 1020110047014A KR 20110047014 A KR20110047014 A KR 20110047014A KR 101237556 B1 KR101237556 B1 KR 101237556B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
electrode
conductive
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110047014A
Other languages
Korean (ko)
Other versions
KR20120129016A (en
Inventor
이준성
조은철
이원재
양수미
정상윤
안수범
이경원
주상민
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020110047014A priority Critical patent/KR101237556B1/en
Publication of KR20120129016A publication Critical patent/KR20120129016A/en
Application granted granted Critical
Publication of KR101237556B1 publication Critical patent/KR101237556B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/148—Double-emitter photovoltaic cells, e.g. bifacial photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 기판의 전후면에 수광 부위를 형성하되, 이종접합을 통해 기판의 전후면 수광 부위에 국부적으로 에미터 및 베이스를 형성하고, 에미터와 전극, 베이스와 전극 사이에 각각 보조전극층을 형성한 양면 수광형 국부화 에미터 태양전지에 관한 것으로, 상하부에 전면전극 및 후면전극이 구비된 실리콘 재질의 제1도전형의 기판을 포함하며, 상기 기판의 상부에는 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층이 적층되고, 상기 기판의 하부에는 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층이 적층되며, 상기 제1부유접합층과 상기 전면전극 사이에는 제2도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 에미터층과 보조전극층이 차례로 적층되고, 상기 기판과 후면전극 사이에는 제1도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 후면전계층과 보조전극층이 차례로 적층되어 이루어짐으로써, 기판의 수광 부위를 증가시켜 지표면에서 반사되는 태양광까지도 흡수하여 태양광 흡수량을 증가시킬 수 있으며, 기판 내에서 광생성된 소수 운송자를 안전하게 전극으로 전달하여 태양전지의 광전 변환 효율을 극대화시킬 수 있으며, 이로 인해 태양전지의 효율을 극대화시킬 수 있는 효과가 있다.The present invention forms a light receiving portion on the front and rear surfaces of the substrate, and locally forms an emitter and a base on the front and rear light receiving portions of the substrate through heterojunction, and forms an auxiliary electrode layer between the emitter and the electrode, the base and the electrode, respectively. A double-sided light-receiving localized emitter solar cell, comprising: a first conductive substrate of silicon material having a front electrode and a rear electrode on the top and bottom thereof, and a high concentration doping of the first conductive impurity on the substrate. The first floating junction layer formed with regions spaced apart from each other is stacked, and the second floating junction layer formed with high concentration doping regions of the second conductive type impurity is stacked below the substrate, and the first floating junction formed thereon. Between the layer and the front electrode, an emitter layer and an auxiliary electrode layer of an amorphous silicon material doped with a high concentration of second conductive impurities are sequentially stacked, and the substrate and the back Between the poles, the back field layer and the auxiliary electrode layer made of amorphous silicon material doped with a high concentration of the first conductivity type impurity are sequentially stacked, thereby increasing the light-receiving area of the substrate and absorbing sunlight reflected from the surface of the earth, thereby increasing the amount of sunlight absorbed. It is possible to maximize the photoelectric conversion efficiency of the solar cell by delivering a small number of phototransmitters transported to the electrode safely in the substrate, thereby maximizing the efficiency of the solar cell.

Description

양면 수광형 국부화 에미터 태양전지{Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof}Bilateral Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof}

본 발명은 양면 수광형 국부화 에미터 태양전지에 관한 것으로, 특히 기판의 전후면에 수광 부위를 형성하되, 기판의 전후면 수광 부위에 국부적으로 에미터 및 베이스를 형성한 양면 수광형 국부화 에미터 태양전지에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a double-sided light-receiving localized emitter solar cell, and in particular, a light-receiving portion is formed on the front and back surfaces of the substrate, and a double-sided light-receiving localization emimation has been formed locally on the front and rear light-receiving portions of the substrate. Relates to solar cells.

태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(Diode)라 할 수 있다.The solar cell is a key element of photovoltaic power generation that converts sunlight directly into electricity, and is basically a diode composed of a p-n junction.

태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지에 태양광이 입사되어 태양전지 내부에 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.In the process of converting sunlight into electricity by solar cells, solar light is incident on the solar cells to generate electron-hole pairs inside the solar cells, and electrons move to n layers and holes move to p layers by the electric field. Thus, photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.

한편, 태양전지는 p-n 접합층인 광흡수층의 형태나 불순물 이온 종류에 따라 다양하게 구분되는데 광흡수층으로는 대표적으로 실리콘(Si)을 들 수 있으며, 이와 같은 실리콘계 태양전지는 형태에 따라 실리콘 웨이퍼를 광흡수층으로 이용하는 실리콘 기판형과, 실리콘을 박막 형태로 증착하여 광흡수층을 형성하는 박막형으로 구분된다.On the other hand, solar cells are classified into various types according to the shape of the light absorption layer or the impurity ions, which are pn junction layers. Examples of the light absorption layer include silicon (Si). The silicon substrate type used as the light absorption layer is divided into a thin film type which forms a light absorption layer by depositing silicon in a thin film form.

실리콘계 태양전지 중 실리콘 기판형의 일반적인 구조를 예들 들어 살펴보면 다음과 같다.Looking at the general structure of the silicon substrate type of silicon-based solar cell as an example.

도 1에 도시한 바와 같이, 제1도전형 반도체층(11) 위에 에미터층인 제2도전형 반도체층(12)이 적층되며, 제2도전형 반도체층(12)의 상부면에 핑거 바 또는 버스 바 등의 패턴을 가진 전면전극(14)이 형성되고 제1도전형 반도체층(11)의 하부면에 후면전극(15)이 구비된 구조를 갖는다. As illustrated in FIG. 1, a second conductive semiconductor layer 12, which is an emitter layer, is stacked on the first conductive semiconductor layer 11, and a finger bar or the upper surface of the second conductive semiconductor layer 12 is formed. A front electrode 14 having a pattern such as a bus bar is formed and a rear electrode 15 is provided on a lower surface of the first conductive semiconductor layer 11.

이때, 제1도전형 반도체층(11) 및 제2도전형 반도체층(12)은 하나의 실리콘 기판(10)에 구현되는 것으로서, 실리콘 기판(10)의 하부는 제1도전형 반도체층(11), 실리콘 기판(10)의 상부는 제2도전형 반도체층(12)으로 구분되며, 제1도전형 반도체층(11)의 하부에는 전체적으로 후면 전계 형성을 위한 패시베이션층(16)이 구비된다.In this case, the first conductive semiconductor layer 11 and the second conductive semiconductor layer 12 are implemented on one silicon substrate 10, and the lower portion of the silicon substrate 10 is the first conductive semiconductor layer 11. The upper portion of the silicon substrate 10 is divided into the second conductive semiconductor layer 12, and a passivation layer 16 is formed on the lower portion of the first conductive semiconductor layer 11 to form a backside electric field as a whole.

여기서, 제1도전형 반도체층(11)의 하부에 전체적으로 형성된 패시베이션층(16)은 제1도전형 반도체층(11)에 비해 높은 에너지 장벽을 가진 후면 전계를 형성하기 때문에, 추후 제1도전형 반도체층(11) 내에서 태양광 입사에 의해 광생성된 소수 운송자(1)가 후면전극(15)으로 이동하는 것을 차단하는 역할을 수행하게 된다.Here, since the passivation layer 16 formed entirely below the first conductive semiconductor layer 11 forms a backside electric field having a higher energy barrier than the first conductive semiconductor layer 11, the first conductive type is later formed. In the semiconductor layer 11, the small number of carriers 1 generated by the incident solar light are blocked to move to the rear electrode 15.

이러한, 기판형 실리콘계 태양전지의 일반적인 제조 과정을 살펴보면, 먼저 제1도전형의 실리콘 기판(10)을 준비하고, 준비된 실리콘 기판(10)의 표면 텍스쳐링, 제2도전형의 불순물 이온 주입(Doping)·확산(Diffusion)을 통한 제2도전형 반도체층(12) 형성, 전면전극(14) 및 후면전극(15) 형성 등의 공정을 거쳐 제조된다.Looking at the general manufacturing process of such a substrate-type silicon solar cell, first preparing a silicon substrate 10 of the first conductivity type, surface texturing of the prepared silicon substrate 10, doping impurity ion (Doping) of the second conductivity type The second conductive semiconductor layer 12 is formed through diffusion, and the front electrode 14 and the rear electrode 15 are formed.

한편, 전면전극(14) 및 후면전극(15)의 형성 이전에는, 확산 공정에 의해 기판(10) 표면에 형성된 PSG(Phosphorus Silicate Glass)막 또는 BSG(Boron Silicate Glass)막 등의 불순물을 포함한 불순물 산화막을 제거하는 세정 공정 및 제2도전형 반도체층(12) 위에 반사방지막(13)을 형성하는 공정 등을 진행하게 된다.Meanwhile, before the front electrode 14 and the back electrode 15 are formed, impurities including impurities such as a PSG (Phosphorus Silicate Glass) film or a BSG (Boron Silicate Glass) film formed on the surface of the substrate 10 by a diffusion process are formed. The cleaning step of removing the oxide film and the step of forming the antireflection film 13 on the second conductive semiconductor layer 12 are performed.

아울러, 전면전극(14) 및 후면전극(15)의 형성 이후에는, 소성 공정을 통해 제1도전형 반도체층(11)의 하부에 전체적으로 패시베이션층(16)을 형성하고, 레이저를 이용하여 기판 전면의 둘레를 따라 일정 깊이의 단선용 트렌치를 형성하는 절연 공정을 진행하게 된다.In addition, after the formation of the front electrode 14 and the back electrode 15, the passivation layer 16 is formed on the entire lower portion of the first conductive semiconductor layer 11 through a firing process, and the front surface of the substrate using a laser. An insulating process of forming a trench for disconnection of a predetermined depth is performed along the circumference.

이는, 제2도전형 반도체층(12) 형성시, 제2도전형 불순물 이온이 포함된 용액에 실리콘 기판(10)을 담그고 후속으로 열처리 공정을 수행하여, 제2도전형 불순물 이온을 실리콘 기판(10) 내에 확산시키는 방식으로 진행되기 때문에, 실리콘 기판(10)의 상부 이외에 측부에도 제2도전형 반도체층이 형성되는데, 이와 같이 기판의 측부에 형성된 제2도전형 반도체층은 전면전극(14)과 후면전극(15)을 단락(short)시켜 태양전지의 광전변환 효율을 저하시키는 요인으로 작용하므로, 실리콘 기판(10)의 측부에 형성된 제2도전형 반도체층에 의한 전면전극(14)과 후면전극(15) 사이의 전기적 연결을 차단시킬 필요가 있기 때문이다.When the second conductive semiconductor layer 12 is formed, the silicon substrate 10 is immersed in a solution containing the second conductive impurity ions and subsequently subjected to a heat treatment process, thereby forming the second conductive impurity ions into a silicon substrate ( 10), the second conductive semiconductor layer is formed on the side of the substrate in addition to the upper portion of the silicon substrate 10. Thus, the second conductive semiconductor layer formed on the side of the substrate is the front electrode 14; Since the back electrode 15 is shorted to act as a factor of reducing photoelectric conversion efficiency of the solar cell, the front electrode 14 and the rear surface of the second conductive semiconductor layer formed on the side of the silicon substrate 10 are reduced. This is because it is necessary to interrupt the electrical connection between the electrodes 15.

이와 같은 일반적인 태양전지에서의 광 발전시 소수 운송자(1)의 이동 과정을 살펴보면, 예컨대 제1도전형이 p형, 제2도전형이 n형인 경우, 태양광이 입사됨에 따라 제1도전형 반도체층(11) 내에서 광생성된 소수 운송자(1)인 전자는 제2도전형 반도체층(12), 즉 에미터층이 형성되어 있는 실리콘 기판(10)의 전면 쪽으로 이동하게 된다. 이때, 다수 운송자(2)인 정공은 실리콘 기판(10)의 후면 쪽으로 이동하게 된다.Looking at the movement of the minority transporter (1) during photovoltaic power generation in such a general solar cell, for example, when the first conductivity type is p-type, the second conductivity type is n-type, as the solar light enters the first conductive semiconductor The electrons, which are the minority carriers 1 generated in the layer 11, move toward the front surface of the silicon substrate 10 on which the second conductive semiconductor layer 12, that is, the emitter layer, is formed. At this time, the hole which is the majority carrier 2 is moved toward the rear side of the silicon substrate 10.

이러한 일반적인 태양전지는 깊이 방향에 따른 불순물 도핑 농도가 상부에서 가장 높고 하부쪽으로 내려갈수록 감소하는 특성을 보이며, 이에 따라 에너지 밴드 구조상 전도대(Conduction Band)가 상부쪽으로 갈수록 낮아지는 특성을 갖는 제2도전형 반도체층(12), 즉 에미터층이 실리콘 기판(10)의 수광면 전체에 형성되어 있으므로, 에미터층의 깊이 방향 에너지 밴드 구조에 의해, 제1도전형 반도체층(11)에서 광생성된 소수 운송자가 에미터층을 따라 이동하되, 특히 반사방지막(13)에 근접한 에미터층의 상부, 즉 실리콘 기판(10)의 표면을 따라 이동하다가 전면전극(14)으로 포집된다.Such a general solar cell has a characteristic that the impurity doping concentration in the depth direction is highest at the top and decreases toward the bottom, and accordingly, the conduction band is lowered toward the top due to the energy band structure. Since the semiconductor layer 12, that is, the emitter layer, is formed on the entire light-receiving surface of the silicon substrate 10, the minority transport photogenerated in the first conductive semiconductor layer 11 by the depth energy band structure of the emitter layer. The self moves along the emitter layer, in particular on top of the emitter layer adjacent to the anti-reflection film 13, that is, along the surface of the silicon substrate 10 and is collected by the front electrode 14.

그러나, 이와 같은 종래의 태양전지는 소수 운송자(1)의 이동 경로인 실리콘 기판(10)의 표면 부위가 결정 결함 및 불순물 등이 다수 존재하는 결함 밀도가 높은 부위이기 때문에, 소수 운송자(1)가 전면전극(14)으로 포집되기 전에 재결합하여 쉽게 소실될 우려가 있다.However, since the surface area of the silicon substrate 10, which is the movement path of the minority transporter 1, is a high density of defects in which a large number of crystal defects and impurities exist, the minority transporter 1 has such a conventional solar cell. There is a fear that it may be easily lost by recombination before being collected by the front electrode 14.

더욱이, 종래의 태양전지는 100㎛ 내지 140㎛ 이내의 큰 선폭(W)을 가지는 전면전극(14)을 실리콘 기판(10)의 전면, 즉 수광면에 형성해야 하기 때문에, 수광율 유지를 위한 충분한 면적의 수광면을 확보하기 위해 전면전극(14) 간의 간격(d)이 1800㎛ 내지 2300㎛ 이내로 매우 크게 형성되어, 제1도전형 반도체층(11)에서 광생성된 소수 운송자(1)가 실리콘 기판(10)의 표면 부위를 따라 전면전극(14)까지 이동하는 거리가 길어지게 되므로, 소수 운송자(1)가 전면전극(14)으로 포집되기 전에 실리콘 기판(10)의 표면에서 재결합하여 소실될 가능성이 증가하게 된다.Furthermore, in the conventional solar cell, since the front electrode 14 having a large line width W within a range of 100 µm to 140 µm must be formed on the front surface of the silicon substrate 10, that is, the light receiving surface, it is sufficient to maintain the light receiving rate. In order to secure the light-receiving surface of the area, the distance d between the front electrodes 14 is formed very large within 1800 μm to 2300 μm, so that the minority carriers 1 generated in the first conductive semiconductor layer 11 are silicon. Since the distance to the front electrode 14 along the surface portion of the substrate 10 becomes longer, the minority transporter 1 may be recombined and lost on the surface of the silicon substrate 10 before being collected by the front electrode 14. The possibility increases.

즉, 종래의 태양전지는 그 구조상, 실리콘 기판(10) 내에서 광생성된 소수 운송자(1)의 재결합율이 높아 광전 변환 효율이 떨어지는 문제점이 있다.That is, the conventional solar cell has a problem in that the photoelectric conversion efficiency is low due to its high recombination rate of the minority transporter 1 photogenerated in the silicon substrate 10.

또한, 종래의 태양전지는 실리콘 기판(10)의 수광면 확보를 위해 전면전극(14)의 개수를 감소시킬 경우, 전면전극(14) 간의 간격(d)이 더 커지게 되어 실리콘 기판(10) 표면에서의 소수 운송자 재결합율을 더욱 증가시키게 됨에 따라, 태양전지의 수광율 향상이 곤란하고, 이로 인해 태양전지의 효율 증가 역시 곤란한 문제점이 있다.In addition, in the conventional solar cell, when the number of the front electrodes 14 is reduced in order to secure the light receiving surface of the silicon substrate 10, the distance d between the front electrodes 14 becomes larger, so that the silicon substrate 10 is formed. As the minority carrier recombination rate at the surface is further increased, it is difficult to improve the light receiving rate of the solar cell, and thus, there is a problem in that the efficiency of the solar cell is also difficult to increase.

또한, 종래의 태양전지는 그 구조상, 기판(10)의 후면에 전체적으로 금속성의 후면전극(15)이 형성되어 있어, 제조 원가가 높고, 지표면에서 반사되는 태양광의 경우에는 전혀 흡수할 수 없는 문제점이 있다.
In addition, in the conventional solar cell, due to its structure, a metallic back electrode 15 is formed on the rear surface of the substrate 10 as a whole, the manufacturing cost is high, and solar light reflected from the ground surface cannot be absorbed at all. have.

본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 기판의 전후면에 수광 부위를 형성하되, 이종접합을 통해 기판의 전후면 수광 부위에 국부적으로 에미터 및 베이스를 형성하고, 에미터와 전극, 베이스와 전극 사이에 각각 보조전극층을 형성한 양면 수광형 국부화 에미터 태양전지를 제공하는데, 그 목적이 있다.The present invention has been made to solve the problems described above, form a light-receiving portion on the front and rear surfaces of the substrate, locally forming an emitter and a base on the front and rear light-receiving portion of the substrate through heterojunction, emitter To provide a double-sided light-receiving localized emitter solar cell in which an auxiliary electrode layer is formed between an electrode, a base, and an electrode, and an object thereof is provided.

또한, 본 발명은 에미터 영역을 제외한 기판의 전면 수광 부위에 에미터의 도전형과 반대 극성을 가진 부유접합층을 형성하고, 베이스 영역을 제외한 기판의 후면 수광 부위에 베이스의 도전형과 반대 극성을 가진 부유접합층을 형성한 양면 수광형 국부화 에미터 태양전지를 제공하는데, 그 목적이 있다.
In addition, the present invention forms a floating bonding layer having a polarity opposite to the conductivity type of the emitter in the front light receiving portion of the substrate except the emitter region, and the polarity opposite to the conductivity type of the base in the rear light receiving portion of the substrate except the base region To provide a double-sided light-receiving localized emitter solar cell having a floating junction layer having a, and its purpose.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지는, 상하부에 전면전극 및 후면전극이 구비된 실리콘 재질의 제1도전형의 기판을 포함하며, 상기 기판의 상층부에는 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층이 구비되고, 상기 기판의 하층부에는 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층이 구비되며, 상기 기판과 상기 전면전극 사이에는 제2도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 에미터층과 보조전극층이 차례로 적층되고, 상기 기판과 상기 후면전극 사이에는 제1도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 후면전계층과 보조전극층이 차례로 적층되어 이루어지는 것이 바람직하다.A solar cell according to an embodiment of the present invention for achieving the above object, includes a first conductive substrate of a silicon material having a front electrode and a rear electrode in the upper and lower parts, the upper layer of the substrate A first subjunction bonding layer formed with a high concentration doped region of a first conductivity type impurity is provided at a predetermined interval, and a second subjunction bonding layer formed with a high concentration doping region of a second conductive impurity formed at a predetermined interval. An emitter layer and an auxiliary electrode layer of an amorphous silicon material doped with a high concentration of a second conductive impurity are sequentially stacked between the substrate and the front electrode, and a first doped impurity is heavily doped between the substrate and the back electrode. It is preferable that the rear field layer and the auxiliary electrode layer made of amorphous silicon are sequentially stacked.

여기서, 상기 에미터층은, 상기 제1부유접합층을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 상기 기판의 상부쪽 표면과 직접 접촉하여 상기 기판의 상부에 에미터 영역을 국부적으로 형성하는 것이 바람직하다.Here, the emitter layer is in direct contact with the upper surface of the substrate through the spacing between the high concentration doped regions of the first conductive impurity constituting the first floating junction layer to locally the emitter region on top of the substrate. It is preferable to form.

아울러, 상기 후면전계층은, 상기 제2부유접합층을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 상기 기판의 하부쪽 표면과 직접 접촉하여 상기 기판의 하부에 베이스 영역을 국부적으로 형성하는 것이 바람직하다.In addition, the back surface field layer is in direct contact with the lower surface of the substrate through a spaced gap between the highly doped regions of the second conductive impurity constituting the second floating junction layer to locally base the base region in the lower portion of the substrate It is preferable to form.

그리고, 상기 기판의 상부에는 상기 에미터층과 상기 제1부유접합층 간의 절연을 위한 유전층이 형성되고, 상기 기판의 하부에는 상기 후면전계층과 상기 제2부유접합층 간의 절연을 위한 유전층이 형성되는 것이 더욱 바람직하다.In addition, a dielectric layer for insulation between the emitter layer and the first floating junction layer is formed on the upper portion of the substrate, and a dielectric layer for insulation between the backside field layer and the second floating junction layer is formed on the lower portion of the substrate. More preferred.

이러한, 상기 유전층은, 상기 기판의 상하부면 중 상기 제1부유접합층을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 상기 제2부유접합층을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 제외한 부위에 형성되는 것이 바람직하다.The dielectric layer may include a spaced interval between high concentration doping regions of the first conductive impurity constituting the first floating junction layer and upper concentrations of the second conductive impurity constituting the second floating junction layer. It is preferably formed in the region except for the spacing between the doped regions.

그리고, 상기 보조전극층은, 투명전도산화막으로 이루어지는 것이 바람직하다.The auxiliary electrode layer is preferably made of a transparent conductive oxide film.

한편, 본 발명의 다른 실시예에 따른 태양전지는 상하부에 전면전극 및 후면전극이 구비된 실리콘 재질의 제1도전형의 기판을 포함하며, 상기 기판의 상부에는 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층이 적층되고, 상기 기판의 하부에는 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층이 적층되며, 상기 제1부유접합층과 상기 전면전극 사이에는 제2도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 에미터층과 보조전극층이 차례로 적층되고, 상기 기판과 후면전극 사이에는 제1도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 후면전계층과 보조전극층이 차례로 적층되어 이루어지는 것이 바람직하다.On the other hand, the solar cell according to another embodiment of the present invention includes a first conductive substrate of a silicon material having a front electrode and a rear electrode on the upper and lower sides, a high concentration doping region of the first conductive type impurities on the substrate The first floating junction layer formed to be spaced apart from each other is stacked, and the second floating junction layer formed to form a high concentration doping region of the second conductive type impurity is stacked below the substrate, and the first floating junction layer is stacked. An emitter layer and an auxiliary electrode layer of an amorphous silicon material doped with a high concentration of a second conductive impurity are sequentially stacked between the front electrode and the front electrode, and a rear surface of an amorphous silicon material doped with a high concentration of a first conductive impurity is disposed between the substrate and the back electrode. It is preferable that the electric field layer and the auxiliary electrode layer are sequentially stacked.

여기서, 상기 제1도전형 불순물의 고농도 도핑 영역 및 상기 제2도전형 불순물의 고농도 도핑 영역은, 비정질 실리콘 박막으로 이루어지는 것이 더욱 바람직하다.
Here, the highly doped region of the first conductive impurity and the heavily doped region of the second conductive impurity may be formed of an amorphous silicon thin film.

본 발명에 따른 양면 수광형 국부화 에미터 태양전지에 의하면, 기판의 전후면에 수광 부위를 형성함으로써, 기판의 수광 부위를 증가시켜 지표면에서 반사되는 태양광까지도 흡수하여 태양광 흡수량을 증가시킬 수 있으며, 이로 인해 태양전지의 효율을 극대화시킬 수 있는 효과가 있다.According to the double-sided light receiving type localized emitter solar cell according to the present invention, by forming light-receiving portions on the front and rear surfaces of the substrate, the light-receiving portion of the substrate can be increased to absorb even sunlight reflected from the ground surface, thereby increasing the amount of sunlight absorption. And, this has the effect of maximizing the efficiency of the solar cell.

또한, 본 발명에 따른 양면 수광형 국부화 에미터 태양전지에 의하면, 이종접합을 통해 기판의 전면 수광 부위에 국부적으로 에미터를 형성하되, 에미터 영역을 제외한 기판의 전면 수광 부위에 에미터의 도전형과 반대 극성을 가진 부유접합층을 형성하고, 그 에미터와 전극 사이에 보조전극층을 형성함으로써, 기판 내에서 광생성되어 전극으로 포집되는 소수 운송자의 재결합율을 감소시켜 소수 운송자의 라이프 타임을 증가시킬 수 있고, 전극의 선폭, 개수 및 간격 등과 같은 전극 패턴 형태에 상관없이, 기판 내에서 광생성된 소수 운송자를 안전하게 전극으로 전달하여 태양전지의 광전 변환 효율을 극대화시킬 수 있으며, 기판의 수광 부위에 형성될 전극의 선폭 및 개수를 감소시키고 전극 간 간격을 최대화시키는 등, 기판의 수광면을 최대로 확보할 수 있는 전극 패턴을 형성할 수 있고, 이로 인해 태양전지의 수광율을 극대화시켜 태양전지의 효율을 증가시킬 수 있는 효과가 있다.In addition, according to the double-sided light receiving type localized emitter solar cell according to the present invention, the emitter is locally formed on the front light receiving portion of the substrate through heterojunction, but the emitter is formed on the front light receiving portion of the substrate except for the emitter region. By forming a floating junction layer having a polarity opposite to that of the conductive type, and forming an auxiliary electrode layer between the emitter and the electrode, the lifetime of the minority carriers is reduced by reducing the recombination rate of the minority carriers that are generated in the substrate and collected by the electrodes. Regardless of the shape of the electrode pattern such as the line width, number and spacing of the electrodes, it is possible to safely transfer photogenerated minority transporters to the electrodes to maximize the photoelectric conversion efficiency of the solar cell. Maximize the light-receiving surface of the substrate by reducing the line width and number of electrodes to be formed at the light-receiving site and maximizing the distance between the electrodes Number may form an electrode pattern, which can, whereby it is in maximizing the light-receiving rate of the solar cell can increase the efficiency of the solar cell effect.

또한, 본 발명에 따른 양면 수광형 국부화 에미터 태양전지에 의하면, 이종접합을 통해 기판의 후면 수광 부위에 국부적으로 베이스를 형성하되, 베이스 영역을 제외한 기판의 후면 수광 부위에 베이스의 도전형과 반대 극성을 가진 부유접합층을 형성하고, 그 베이스와 전극 사이에 보조전극층을 형성함으로써, 기판 내에서 광생성되어 전극으로 포집되는 다수 운송자의 재결합율을 감소시켜 소수 운송자의 라이프 타임을 증가시킬 수 있고, 전극의 선폭, 개수 및 간격 등과 같은 전극 패턴 형태에 상관없이, 기판 내에서 광생성된 다수 운송자를 안전하게 전극으로 전달하여 태양전지의 광전 변환 효율을 극대화시킬 수 있으며, 기판의 전후면을 동일한 구조로 형성할 수 있어, 태양전지 제조 시의 고온 공정에 의한 휨(Bowing) 현상 발생이 줄어들며, 이로 인해 얇은 두께의 기판을 사용한 태양전지 제조 공정 시 기판의 파손율을 최소화시킬 수 있고, 기판의 후면에 전체적으로 금속성의 전극을 형성하지 않음에 따라 제조 원가를 절감할 수 있는 효과가 있다.
In addition, according to the double-sided light receiving localized emitter solar cell according to the present invention, the base is locally formed on the rear light receiving portion of the substrate through heterojunction, but the base conductive type and By forming a floating junction layer of opposite polarity and forming an auxiliary electrode layer between the base and the electrode, the lifetime of the minority carriers can be increased by reducing the recombination rate of the multiple carriers that are photogenerated in the substrate and collected by the electrodes. Regardless of the shape of the electrode pattern such as the line width, number, and spacing of the electrodes, it is possible to maximize the photoelectric conversion efficiency of the solar cell by safely transferring the photo-generated multiple carriers to the electrode. It can be formed into a structure, reducing the occurrence of bowing phenomenon due to the high temperature process in the manufacturing of solar cells, thereby Due to this, it is possible to minimize the breakage rate of the substrate during the solar cell manufacturing process using a thin substrate, and to reduce the manufacturing cost by not forming a metallic electrode on the back of the substrate as a whole.

도 1은 일반적인 태양전지의 구조를 나타낸 단면도.
도 2는 본 발명의 일 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 단면도.
도 3은 본 발명의 일 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 제조 방법을 설명하기 위한 공정 순서도.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 제조 방법을 설명하기 위한 공정 단면도.
도 9는 본 발명의 다른 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 단면도.
도 10은 본 발명의 다른 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 제조 방법을 설명하기 위한 공정 순서도.
도 11 내지 도 15은 본 발명의 다른 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 제조 방법을 설명하기 위한 공정 단면도.1 is a cross-sectional view showing the structure of a typical solar cell.
2 is a cross-sectional view of a double-sided light receiving localized emitter solar cell according to an embodiment of the present invention.
3 is a process flowchart illustrating a method of manufacturing a double-sided light receiving localized emitter solar cell according to an embodiment of the present invention.
4 to 8 are cross-sectional views illustrating a method of manufacturing a double-sided light receiving localized emitter solar cell according to an embodiment of the present invention.
9 is a cross-sectional view of a double-sided light receiving localized emitter solar cell according to another embodiment of the present invention.
10 is a process flowchart for explaining a method of manufacturing a double-sided light receiving localized emitter solar cell according to another embodiment of the present invention.
11 to 15 are cross-sectional views illustrating a method of manufacturing a double-sided light receiving type localized emitter solar cell according to another embodiment of the present invention.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to a double-sided light receiving localized emitter solar cell and a manufacturing method according to a preferred embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 양면 수광형 국부화 에미터 태양전지는 상하부에 전면전극(14) 및 후면전극(15)이 구비된 제1실리콘(Si) 재질의 제1도전형의 기판(10)을 포함하며, 이때 기판(10)의 상층부에는 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층(10-1)이 구비되고, 기판(10)의 하층부에는 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층(10-2)이 구비되며, 기판(10)과 전면전극(14) 사이에는 제2도전형 불순물이 고농도 도핑된 제2실리콘 재질의 에미터층(30)과 보조전극층(40)이 차례로 적층되고, 기판(10)과 후면전극(15) 사이에는 제1도전형 불순물이 고농도 도핑된 제2실리콘 재질의 후면전계층(31)과 보조전극층(41)이 차례로 적층된 구조를 갖는다. 아울러, 기판(10)의 상부에는 에미터층(30)과 제1부유접합층(10-1) 간의 절연을 위한 유전층(20)이 형성되며, 기판(10)의 하부에는 후면전계층(31)과 제2부유접합층(10-2) 간의 절연을 위한 유전층(21)이 형성될 수 있다.Referring to FIG. 2, a double-sided light receiving type localized emitter solar cell according to an exemplary embodiment of the present invention may include a first silicon (Si) material having a front electrode 14 and a rear electrode 15 at upper and lower portions thereof. A conductive substrate 10 is provided, wherein an upper portion of the substrate 10 is provided with a first floating junction layer 10-1 formed at regular intervals from a high concentration doping region of a first conductive impurity. In the lower layer portion 10, a second floating junction layer 10-2 having high concentration doped regions of the second conductivity type impurity is spaced at regular intervals, and a second conductive type is formed between the substrate 10 and the front electrode 14. The second silicon emitter layer 30 and the auxiliary electrode layer 40 that are heavily doped with impurities are sequentially stacked, and the second silicon that is heavily doped with the first conductive impurities is formed between the substrate 10 and the back electrode 15. The back electric field layer 31 and the auxiliary electrode layer 41 of the material are stacked in this order. In addition, a dielectric layer 20 for insulation between the emitter layer 30 and the first floating junction layer 10-1 is formed on the substrate 10, and the rear field layer 31 is disposed below the substrate 10. And dielectric layer 21 for insulation between the second floating junction layer 10-2 may be formed.

여기서, 제1도전형은 n형 또는 p형일 수 있으며, 이하에서는 제1도전형은 p형, 제2도전형은 n형인 것을 일 예로 들어 설명하기로 한다.Here, the first conductivity type may be n type or p type, hereinafter, the first conductive type is p type, and the second conductive type is n type.

에미터층(30)은 비정질 실리콘(a-Si) 재질로 이루어지며, 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 기판(10)의 상부쪽 표면과 직접 접촉하도록 유전층(20) 위에 적층되어 형성된다. 이때, 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격에 해당하는 기판(10)의 부위에만 에미터층(30)이 직접 접촉함에 따라, 기판(10)의 상부에 에미터 영역이 국부적으로 형성된다.The emitter layer 30 is made of amorphous silicon (a-Si) material, and is formed on the substrate 10 through a spaced interval between the heavily doped regions of the first conductive impurity constituting the first floating junction layer 10-1. It is formed by stacking on the dielectric layer 20 in direct contact with the upper surface. At this time, the emitter layer 30 is locally formed on the upper portion of the substrate 10 as the emitter layer 30 directly contacts only the portion of the substrate 10 corresponding to the separation interval between the heavily doped regions of the first conductive type impurity. .

이러한, 에미터층(30)은 기판(10)의 상부에 적층되어 기판(10)과 p-n 접합을 형성함으로써, 태양광 입사에 의해 광생성된 소수 운송자(1)의 이동을 가능케 하여 기판(10) 내부에서 전위차를 발생시키는 역할을 수행하게 된다.The emitter layer 30 is stacked on top of the substrate 10 to form a pn junction with the substrate 10, thereby enabling movement of the minority carriers 1 photogenerated by solar incidence and thus the substrate 10. It serves to generate a potential difference inside.

한편, 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴은 형태의 제약 없이 다양한 형태로 형성될 수 있다. 예를 들어, 제1도전형 불순물의 고농도 도핑 영역의 이격 간격 패턴은 규칙적인 크기 및 간격을 갖는 점 패턴 또는 선 패턴으로 형성되는 것이 바람직하나, 불규칙적인 크기 및 간격을 갖는 점 패턴, 또는 불규칙적인 선폭 및 간격을 갖는 선 패턴으로 형성될 수도 있다. 단, 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴은 기판(10) 내에 광생성된 소수 운송자(1)의 이동 거리를 감소시켜 주기 위하여 좁은 간격을 두고 형성되되, 적절한 폭을 갖도록 형성되는 것이 바람직하다.Meanwhile, the spaced interval pattern between the highly doped regions of the first conductive impurity constituting the first floating junction layer 10-1 may be formed in various forms without any limitation. For example, the spaced interval pattern of the highly doped region of the first conductive type impurity is preferably formed of a dot pattern or a line pattern having a regular size and spacing, but a dot pattern having an irregular size and spacing, or irregular It may be formed in a line pattern having a line width and a spacing. However, the spaced interval pattern between the highly doped regions of the first conductivity type impurity is formed at narrow intervals to reduce the moving distance of the photo-generated minority transporters 1 in the substrate 10, but is formed to have an appropriate width. It is preferable.

여기서, 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역은 기판(10)의 상층부에서 고저접합을 형성함으로써, 기판(10) 내에서 광생성된 소수 운송자(1)가 기판(10)의 상부쪽 표면을 따라 이동하는 것을 방지하게 된다.Here, the high concentration doped region of the first conductive impurity constituting the first floating junction layer 10-1 forms a high-low junction in the upper layer portion of the substrate 10, whereby a small number of carriers photo-generated in the substrate 10 ( 1) is prevented from moving along the upper surface of the substrate 10.

이로 인해, 기판(10) 내에서 광생성된 소수 운송자(1)는 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역에 의해 생성되는 전계에 의해 기판(10)의 상부쪽 표면으로 접근하지 못하고, 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역의 이격 간격을 통해 에미터층(30)까지 최단 거리를 이동하여 에미터층(30) 및 보조전극층(40)을 통해 전면전극(14)으로 포집됨으로써, 기존에 비해 표면 재결합율이 현저히 감소된다.Accordingly, the minority transporter 1 photogenerated in the substrate 10 is formed by the electric field generated by the high concentration doped region of the first conductive impurity constituting the first floating junction layer 10-1. Emitter layer by moving the shortest distance to the emitter layer 30 through the spacing of the high concentration doping region of the first conductive type impurity constituting the first floating junction layer 10-1 without access to the upper surface of By being collected by the front electrode 14 through the 30 and the auxiliary electrode layer 40, the surface recombination rate is significantly reduced compared to the conventional.

한편, 후면전계층(31)은 비정질 실리콘(a-Si) 재질로 이루어지며, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 기판(10)의 하부쪽 표면과 직접 접촉하도록 유전층(21) 아래에 적층되어 형성된다. 이때, 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격에 해당하는 기판(10)의 부위에만 후면전계층(31)이 직접 접촉함에 따라, 기판(10)의 하부에 베이스 영역이 국부적으로 형성된다.On the other hand, the back surface layer 31 is made of amorphous silicon (a-Si) material, the substrate (through a spaced interval between the high concentration doping region of the second conductive impurity constituting the second floating junction layer (10-2) ( Stacked under the dielectric layer 21 in direct contact with the bottom surface of 10). At this time, as the back field layer 31 directly contacts only the portion of the substrate 10 corresponding to the separation interval between the heavily doped regions of the second conductivity type impurities, the base region is locally formed under the substrate 10. .

이러한, 후면전계층(31)은 기판(10)의 하부에 적층되어 기판(10)과 고저접합을 형성함으로써, 태양광 입사에 의해 광생성된 소수 운송자(1)의 후면쪽 이동을 방지함과 동시에, 후면전극(15)으로 포집되는 다수 운송자(2)의 이동을 수월하게 하는 역할을 수행하게 된다.The rear field layer 31 is stacked below the substrate 10 to form a high-low junction with the substrate 10, thereby preventing the rearward movement of the minority transporter 1 photogenerated by solar incident. At the same time, it serves to facilitate the movement of the plurality of transporters (2) collected by the rear electrode (15).

한편, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴은 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴과 마찬가지로 패턴 형태의 제약 없이 다양한 형태로 형성될 수 있다.Meanwhile, the spaced interval pattern between the high concentration doped regions of the second conductive impurity constituting the second floating junction layer 10-2 is a high concentration doping of the first conductive impurity constituting the first floating junction layer 10-1. Like the spaced interval pattern between the regions, it may be formed in various forms without restriction of the pattern form.

이러한, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역은 기판(10)의 하층부에 형성되어, 광생성된 다수 운송자(2)가 기판(10)의 하부쪽 표면을 따라 이동하는 것을 방지하게 된다.The highly doped region of the second conductive impurity constituting the second floating junction layer 10-2 is formed in the lower layer of the substrate 10 so that the photo-generated majority carriers 2 are formed on the lower portion of the substrate 10. This will prevent movement along the surface.

이로 인해, 기판(10) 내에서 광생성된 다수 운송자(2)는 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역에 의해 생성되는 전계에 의해 기판(10)의 하부쪽 표면으로 접근하지 못하고, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역의 이격 간격을 통해 후면전계층(31)까지 최단 거리를 이동하여 후면전계층(31) 및 보조전극층(41)을 통해 후면전극(15)으로 포집됨으로써, 기존에 비해 표면 재결합율이 현저히 감소된다.As a result, the plurality of carriers 2 generated in the substrate 10 may be formed by the electric field generated by the high concentration doped region of the second conductive impurity constituting the second floating junction layer 10-2. Back surface by moving the shortest distance to the backside field layer 31 through the spacing of the high concentration doping region of the second conductivity type impurity constituting the second floating junction layer 10-2 without accessing the lower surface of By being collected by the electric field layer 31 and the auxiliary electrode layer 41 to the back electrode 15, the surface recombination rate is significantly reduced compared with the conventional.

한편, 유전층(20, 21)은 기판(10)의 상하부면 중 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 제외한 부위에 형성된다.Meanwhile, the dielectric layers 20 and 21 may be spaced apart from each other by the high concentration doped regions of the first conductive impurity constituting the first floating junction layer 10-1 of the upper and lower surfaces of the substrate 10 and the second floating junction layer 10. It is formed in a portion except for the spacing between the highly doped regions of the second conductive type impurity constituting -2).

이러한, 유전층(20, 21)은 실리콘 산화물(SiO2), 알루미늄 산화물(AlO3), 티타늄 산화물(TiO2) 또는 실리콘 질화물(Si3N4) 등으로 구성될 수 있으며, 기판(10) 표면에서 패시베이션(Passivation) 역할을 수행한다.The dielectric layers 20 and 21 may be formed of silicon oxide (SiO 2 ), aluminum oxide (AlO 3 ), titanium oxide (TiO 2 ), silicon nitride (Si 3 N 4 ), or the like. It plays a passivation role in.

한편, 보조전극층(40, 41)은 기판(10)의 내부에서 광생성되어 에미터층(30)을 통해 수집된 소수 운송자(1)가 전면전극(14)까지 표동하여 이동할 수 있는 이동 경로 및 후면전계층(31)을 통해 수집된 다수 운송자(2)가 후면전극(15)까지 표동하여 이동할 수 있는 이동 경로를 제공하는 물질로 구성되는데, 예컨대 투명전도산화막(TCO) 등으로 이루어질 수 있다.On the other hand, the auxiliary electrode layers 40 and 41 are photogenerated in the substrate 10 to allow the minority carriers 1 collected through the emitter layer 30 to move to the front electrode 14 and to the rear surface. The plurality of carriers 2 collected through the electric field layer 31 may be made of a material that provides a movement path through which the plurality of carriers 2 may move to the rear electrode 15 to move, for example, a transparent conductive oxide (TCO).

이와 같은, 유전층(20, 21) 및 보조전극층(40, 41)은 굴절률을 고려한 소정의 두께로 각각 형성되어 기판(10)의 전후면 수광 부위의 빛 반사 손실을 방지하는 수 있는 반사방지막(ARC: Anti-Reflective Coating) 역할을 수행하게 된다.As described above, the dielectric layers 20 and 21 and the auxiliary electrode layers 40 and 41 are formed to have predetermined thicknesses in consideration of refractive indices, respectively, to prevent light reflection loss of the front and rear light receiving portions of the substrate 10. : Anti-Reflective Coating.

한편, 전면전극(14)은 기판(10)의 상부면 전체에 적층된 보조전극층(40)을 통해 소수 운송자(1)를 포집할 수 있기 때문에, 보조전극층(40)의 상부면에 다양한 패턴으로 형성될 수 있고, 후면전극(15) 역시 보조전극층(41)의 하부면에 다양한 패턴으로 형성되어, 일반적인 태양전지의 수광면에 비해 월등히 넓은 수광면을 확보할 수 있다. On the other hand, since the front electrode 14 can collect the minority transporter 1 through the auxiliary electrode layer 40 stacked on the entire upper surface of the substrate 10, the front electrode 14 in various patterns on the upper surface of the auxiliary electrode layer 40 The rear electrode 15 may also be formed in various patterns on the lower surface of the auxiliary electrode layer 41 to secure a much wider light receiving surface than that of a general solar cell.

이하, 도 3을 참조하여 본 발명의 일 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 제조 방법에 대하여 설명하면 다음과 같다.Hereinafter, a method of manufacturing a double-sided light receiving type localized emitter solar cell according to an embodiment of the present invention will be described with reference to FIG. 3.

먼저, 제1도전형의 제1실리콘(Si) 재질의 기판(10)을 준비한다(S100).First, the substrate 10 of the first silicon (Si) material of the first conductive type is prepared (S100).

상기한 단계 S100에서는 기판(10)의 커팅 공정의 결과로 생성된 결함 부분을 제거하기 위하여 화학적 방식으로 기판(10)을 식각하는 쏘 데미지 에칭(Saw Damage Etching) 공정을 진행하게 된다. 이때 식각 용액으로 수산화칼륨(KOH) 용액 등을 사용하여 기판(10)의 표면을 전체적으로 일정 깊이만큼 식각한 후, DIW(Deionized Water) 등을 사용하여 세정하는 것이 바람직하다. In step S100, a saw damage etching process of etching the substrate 10 in a chemical manner is performed in order to remove a defective portion generated as a result of the cutting process of the substrate 10. At this time, it is preferable to etch the surface of the substrate 10 by a predetermined depth using a potassium hydroxide (KOH) solution or the like as an etching solution, and then wash using DIW (Deionized Water).

아울러, 쏘 데미지 에칭(Saw Damage Etching) 공정 이후에는, 산(Acid) 또는 알카리(Alkaline) 등을 이용한 습식 텍스쳐링 공정이나 건식 텍스쳐링 공정을 진행하게 된다.In addition, after the saw damage etching (Saw Damage Etching) process, a wet texturing process or a dry texturing process using an acid or alkaline (Alkaline), etc. are performed.

상기한 단계 S100을 통해 기판(10)이 준비된 상태에서, 도 4에 도시된 바와 같이, 기판(10)의 상층부에 제1도전형 불순물을 선택적으로 헤비 도핑(Heavy Doping)시켜 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층(10-1)을 형성하고, 기판(10)의 하층부에 제2도전형 불순물을 선택적으로 헤비 도핑시켜 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층(10-2)을 형성한다(S110).In the state in which the substrate 10 is prepared through the above step S100, as shown in FIG. 4, the first conductive impurities are selectively heavy-doped on the upper layer of the substrate 10 so as to form the first conductive impurities. To form a first floating junction layer 10-1 having a high concentration doped region spaced apart from each other at a predetermined interval, and selectively heavy doping a second conductive impurity on the lower layer of the substrate 10 to do a high concentration doping of the second conductive impurity. The second floating junction layer 10-2 is formed to be spaced apart from each other at predetermined intervals (S110).

상기한 단계 S110에서는 불순물 이온 주입 공정이나 레이져 도핑 또는 불순물 페이스트를 소스로 한 확산 공정을 등을 수행할 수 있다. 이때 확산 공정시에는 확산 방지막을 사용할 수도 있고 사용하지 않을 수도 있다.In step S110, an impurity ion implantation process, a laser doping, or a diffusion process using an impurity paste as a source may be performed. In this case, the diffusion barrier may or may not be used in the diffusion process.

상기한 단계 S110을 통해 기판(10)의 상층부에 형성된 제1도전형 불순물의 고농도 도핑 영역은 예컨대, p+ 영역으로 이루어질 수 있으며, 기판(10)의 전면에서 소수 운송자(1)의 접근을 방지하기 위한 전계를 형성하는 역할을 담당하고, 기판(10)의 하층부에 형성된 제2도전형 불순물의 고농도 도핑 영역은 예컨대, n+ 영역으로 이루어질 수 있으며, 기판(10)의 후면에서 다수 운송자(2)의 접근을 방지하기 위한 전계를 형성하는 역할을 담당하게 된다.The highly doped region of the first conductivity type impurity formed in the upper layer of the substrate 10 through the step S110 may be formed of, for example, a p + region, to prevent the minority transporter 1 from accessing the front surface of the substrate 10. The high concentration doping region of the second conductive impurity formed in the lower layer of the substrate 10 may be formed of, for example, an n + region, and is formed on the rear surface of the substrate 10. It will be responsible for forming the electric field to prevent access.

상기한 단계 S110 이후에는, 열처리 공정 또는 증착 공정 등을 수행하여 도 5에 도시된 바와 같이, 기판(10)의 상하부에 유전층(20, 21)을 형성한다(S120).After the above step S110, as shown in FIG. 5, the dielectric layers 20 and 21 are formed above and below the substrate 10 by performing a heat treatment process or a deposition process (S120).

상기한 단계 S120 다음에는, 사진 식각 공정 또는 레이저 식각 공정을 수행하여 도 6에 도시된 바와 같이, 유전층(20, 21)을 국부적으로 제거함으로써, 기판(10)의 상하부면 중 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격에 해당하는 기판(10)의 표면 부위를 국부적으로 노출시킨다(S130).After the above step S120, as shown in FIG. 6 by performing a photolithography process or a laser etching process, the dielectric layers 20 and 21 are locally removed to form a first floating junction layer of upper and lower surfaces of the substrate 10. Substrate corresponding to the separation interval between the heavily doped regions of the first conductivity type impurity constituting (10-1) and the separation interval between the heavily doped regions of the second conductive impurity constituting the second floating junction layer 10-2 Locally expose the surface portion of (10) (S130).

상기한 단계 S130를 통해 형성되는 기판(10)의 표면 노출 부위는 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격보다 좁은 폭을 갖도록 형성되는 것이 바람직하다.The surface exposed portion of the substrate 10 formed through the above step S130 may be spaced apart between the high concentration doped regions of the first conductive impurity constituting the first floating junction layer 10-1 and the second floating junction layer 10. It is preferable that it is formed to have a width narrower than the spacing between the highly doped regions of the second conductive type impurity constituting -2).

상기한 단계 S130 다음에는, 도 7에 도시된 바와 같이, 기판(10)의 상부에 제2도전형 불순물이 고농도 도핑된 제2실리콘 재질의 에미터층(30)을 증착시키고, 기판(10)의 하부에 제1도전형 불순물이 고농도 도핑된 제2실리콘 재질의 후면전계층(31)을 증착시킨다(S140).Next to step S130, as shown in FIG. 7, the second silicon-type emitter layer 30 doped with a second conductive impurity is deposited on the substrate 10, and the substrate 10 may be deposited. In operation S140, a lower surface electric field layer 31 of a second silicon material doped with a first dopant-type impurity is heavily doped.

상기한 단계 S140을 통해 기판(10)의 상부에 증착된 에미터층(30)은 국부적으로 노출된 기판(10)의 상부쪽 표면에 직접 접촉하면서 유전층(20)에 의해 제1부유접합층(10-1)과 절연되도록 증착된다. 아울러, 기판(10)의 하부에 증착된 후면전계층(31)은 국부적으로 노출된 기판(10)의 하부쪽 표면에 직접 접촉하면서 유전층(21)에 의해 제2부유접합층(10-2)과 절연되도록 증착된다.The emitter layer 30 deposited on the substrate 10 through step S140 is directly contacted with the upper surface of the locally exposed substrate 10 while the first floating junction layer 10 is formed by the dielectric layer 20. -1) is deposited to be insulated from it. In addition, the backside field layer 31 deposited on the lower portion of the substrate 10 is directly contacted with the lower surface of the locally exposed substrate 10, and the second floating junction layer 10-2 is formed by the dielectric layer 21. It is deposited to be insulated from.

상기한 단계 S140 다음에는, 도 8에 도시된 바와 같이, 기판(10)의 상하부에 보조전극층(40, 41)을 증착시킨 후(S150), 스크린 프린팅 공정을 수행하여 기판(10)의 상부에 적층된 보조전극층(40)의 표면에 전면전극(14)을 형성하고, 기판(10)의 하부에 적층된 보조전극층(41)의 표면에 후면전극(15)을 형성한다(S160).
After the above step S140, as shown in FIG. 8, after the auxiliary electrode layers 40 and 41 are deposited on upper and lower portions of the substrate 10 (S150), a screen printing process is performed on the substrate 10. The front electrode 14 is formed on the surface of the stacked auxiliary electrode layer 40, and the back electrode 15 is formed on the surface of the auxiliary electrode layer 41 stacked below the substrate 10 (S160).

도 9를 참조하면, 본 발명의 다른 실시예에 따른 양면 수광형 국부화 에미터 태양전지는 상하부에 전면전극(14) 및 후면전극(15)이 구비된 제1실리콘(Si) 재질의 제1도전형의 기판(10)을 포함하며, 이때 기판(10)의 상부에는 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층(10-1)이 적층되고, 기판(10)의 하부에는 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층(10-2)이 적층되며, 제1부유접합층(10-1)과 전면전극(14) 사이에는 제2도전형 불순물이 고농도 도핑된 제2실리콘 재질의 에미터층(30)과 보조전극층(40)이 차례로 적층되고, 기판(10)과 후면전극(15) 사이에는 제1도전형 불순물이 고농도 도핑된 제2실리콘 재질의 후면전계층(31)과 보조전극층(41)이 차례로 적층된 구조를 갖는다. 아울러, 제1부유접합층(10-1)의 상부에는 에미터층(30)과의 절연을 위한 유전층(20)이 적층되며, 제2부유접합층(10-2) 하부에는 후면전계층(31)과의 절연을 위한 유전층(21)이 적층될 수 있다.Referring to FIG. 9, a double-sided light receiving type localized emitter solar cell according to another embodiment of the present invention may include a first silicon (Si) material having a front electrode 14 and a rear electrode 15 at upper and lower portions thereof. A conductive substrate 10 is included, wherein a first floating junction layer 10-1 formed with a high concentration doping region of the first conductive impurity is spaced at regular intervals is stacked on the substrate 10, and the substrate ( A second floating junction layer 10-2 formed at a predetermined interval apart from each other at a lower concentration doped region of the second conductive type impurity is stacked below the first floating junction layer 10-1 and the front electrode 14. Between the emitter layer 30 and the auxiliary electrode layer 40 of the second silicon material doped with a high concentration of the second conductivity type impurity in between, and the first conductivity type impurity between the substrate 10 and the back electrode 15 The heavily doped second silicon material has a structure in which the back surface field layer 31 and the auxiliary electrode layer 41 are sequentially stacked. In addition, a dielectric layer 20 for insulating the emitter layer 30 is stacked on the upper portion of the first floating junction layer 10-1, and a rear electric field layer 31 is disposed below the second floating junction layer 10-2. The dielectric layer 21 for insulation from () may be stacked.

여기서, 제1도전형은 n형 또는 p형일 수 있으며, 이하에서는 제1도전형은 p형, 제2도전형은 n형인 것을 일 예로 들어 설명하기로 한다.Here, the first conductivity type may be n type or p type, hereinafter, the first conductive type is p type, and the second conductive type is n type.

에미터층(30)은 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 기판(10)의 상부쪽 표면과 직접 접촉하도록 유전층(20) 위에 적층되어 형성된다. 이때, 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격에 해당하는 기판(10)의 부위에만 에미터층(30)이 직접 접촉함에 따라, 기판(10)의 상부에 에미터 영역이 국부적으로 형성된다.The emitter layer 30 is disposed on the dielectric layer 20 so as to be in direct contact with the upper surface of the substrate 10 through a spaced interval between the heavily doped regions of the first conductive impurity constituting the first floating junction layer 10-1. It is laminated and formed. At this time, the emitter layer 30 is locally formed on the upper portion of the substrate 10 as the emitter layer 30 directly contacts only the portion of the substrate 10 corresponding to the separation interval between the heavily doped regions of the first conductive type impurity. .

이러한, 에미터층(30)은 비정질 실리콘(a-Si) 재질로 이루어지며, 기판(10)의 상부에 적층되어 기판(10)과 p-n 접합을 형성함으로써, 태양광 입사에 의해 광생성된 소수 운송자(1)의 이동을 가능케 하여 기판(10) 내부에서 전위차를 발생시키는 역할을 수행하게 된다.The emitter layer 30 is made of amorphous silicon (a-Si) material, and is stacked on top of the substrate 10 to form a pn junction with the substrate 10, thereby generating a small number of carriers photogenerated by solar incidence. It enables the movement of the (1) to play a role of generating a potential difference in the substrate (10).

한편, 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴은 형태의 제약 없이 다양한 형태로 형성될 수 있다. 예를 들어, 제1도전형 불순물의 고농도 도핑 영역의 이격 간격 패턴은 규칙적인 크기 및 간격을 갖는 점 패턴 또는 선 패턴으로 형성되는 것이 바람직하나, 불규칙적인 크기 및 간격을 갖는 점 패턴, 또는 불규칙적인 선폭 및 간격을 갖는 선 패턴으로 형성될 수도 있다. 단, 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴은 기판(10) 내에 광생성된 소수 운송자(1)의 이동 거리를 감소시켜 주기 위하여 좁은 간격을 두고 형성되되, 적절한 폭을 갖도록 형성되는 것이 바람직하다.Meanwhile, the spaced interval pattern between the highly doped regions of the first conductive impurity constituting the first floating junction layer 10-1 may be formed in various forms without any limitation. For example, the spaced interval pattern of the highly doped region of the first conductive type impurity is preferably formed of a dot pattern or a line pattern having a regular size and spacing, but a dot pattern having an irregular size and spacing, or irregular It may be formed in a line pattern having a line width and a spacing. However, the spaced interval pattern between the highly doped regions of the first conductivity type impurity is formed at narrow intervals to reduce the moving distance of the photo-generated minority transporters 1 in the substrate 10, but is formed to have an appropriate width. It is preferable.

여기서, 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역은 제1도전형 불순물이 헤비 도핑된 비정질 실리콘(a-Si) 박막으로 이루어지며, 기판(10)의 상부에서 고저접합을 형성함으로써, 기판(10) 내에서 광생성된 소수 운송자(1)가 기판(10)의 상부쪽 표면을 따라 이동하는 것을 방지하게 된다.Here, the highly doped region of the first conductive impurity constituting the first floating junction layer 10-1 is formed of an amorphous silicon (a-Si) thin film heavily doped with the first conductive impurity, and the substrate 10 is formed. By forming a high and low junction at the top of, the minority carriers 1 generated in the substrate 10 are prevented from moving along the upper surface of the substrate 10.

이로 인해, 기판(10) 내에서 광생성된 소수 운송자(1)는 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역에 의해 생성되는 전계에 의해 기판(10)의 상부쪽 표면으로 접근하지 못하고, 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역의 이격 간격을 통해 에미터층(30)까지 최단 거리를 이동하여 에미터층(30) 및 보조전극층(40)을 통해 전면전극(14)으로 포집됨으로써, 표면 재결합율이 현저히 감소된다.Accordingly, the minority transporter 1 photogenerated in the substrate 10 is formed by the electric field generated by the high concentration doped region of the first conductive impurity constituting the first floating junction layer 10-1. Emitter layer by moving the shortest distance to the emitter layer 30 through the spacing of the high concentration doping region of the first conductive type impurity constituting the first floating junction layer 10-1 without access to the upper surface of By being captured by the front electrode 14 through the 30 and the auxiliary electrode layer 40, the surface recombination rate is significantly reduced.

한편, 후면전계층(31)은 비정질 실리콘(a-Si) 재질로 이루어지며, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 기판(10)의 하부쪽 표면과 직접 접촉하도록 유전층(21) 아래에 적층되어 형성된다. 이때, 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격에 해당하는 기판(10)의 부위에만 후면전계층(31)이 직접 접촉함에 따라, 기판(10)의 하부에 베이스 영역이 국부적으로 형성된다.On the other hand, the back surface layer 31 is made of amorphous silicon (a-Si) material, the substrate (through a spaced interval between the high concentration doping region of the second conductive impurity constituting the second floating junction layer (10-2) ( Stacked under the dielectric layer 21 in direct contact with the bottom surface of 10). At this time, as the back field layer 31 directly contacts only the portion of the substrate 10 corresponding to the separation interval between the heavily doped regions of the second conductivity type impurities, the base region is locally formed under the substrate 10. .

이러한, 후면전계층(31)은 기판(10)의 하부에 적층되어 기판(10)과 고저접합을 형성함으로써, 태양광 입사에 의해 광생성된 소수 운송자(1)의 후면쪽 이동을 방지함과 동시에, 후면전극(15)으로 포집되는 다수 운송자(2)의 이동을 수월하게 하는 역할을 수행하게 된다.The rear field layer 31 is stacked below the substrate 10 to form a high-low junction with the substrate 10, thereby preventing the rearward movement of the minority transporter 1 photogenerated by solar incident. At the same time, it serves to facilitate the movement of the plurality of transporters (2) collected by the rear electrode (15).

한편, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴은 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 패턴과 마찬가지로 패턴 형태의 제약 없이 다양한 형태로 형성될 수 있다.Meanwhile, the spaced interval pattern between the high concentration doped regions of the second conductive impurity constituting the second floating junction layer 10-2 is a high concentration doping of the first conductive impurity constituting the first floating junction layer 10-1. Like the spaced interval pattern between the regions, it may be formed in various forms without restriction of the pattern form.

이러한, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역은 제1도전형 불순물이 헤비 도핑된 비정질 실리콘(a-Si) 박막으로 이루어지며, 기판(10)의 하층부에 형성되어, 광생성된 다수 운송자(2)가 기판(10)의 하부쪽 표면을 따라 이동하는 것을 방지하게 된다.The highly doped region of the second conductive impurity constituting the second floating junction layer 10-2 is formed of an amorphous silicon (a-Si) thin film heavily doped with the first conductive impurity, and the substrate 10 is formed. Formed at the bottom of the substrate to prevent the photogenerated majority carriers 2 from moving along the lower surface of the substrate 10.

이로 인해, 기판(10) 내에서 광생성된 다수 운송자(2)는 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역에 의해 생성되는 전계에 의해 기판(10)의 하부쪽 표면으로 접근하지 못하고, 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역의 이격 간격을 통해 후면전계층(31)까지 최단 거리를 이동하여 후면전계층(31) 및 보조전극층(41)을 통해 후면전극(15)으로 포집됨으로써, 표면 재결합율이 현저히 감소된다.As a result, the plurality of carriers 2 generated in the substrate 10 may be formed by the electric field generated by the high concentration doped region of the second conductive impurity constituting the second floating junction layer 10-2. Back surface by moving the shortest distance to the backside field layer 31 through the spacing of the high concentration doping region of the second conductivity type impurity constituting the second floating junction layer 10-2 without accessing the lower surface of By being captured by the electric field layer 31 and the auxiliary electrode layer 41 to the back electrode 15, the surface recombination rate is significantly reduced.

한편, 유전층(20, 21)은 기판(10)의 상하부면 중 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 제외한 부위에 형성된다.Meanwhile, the dielectric layers 20 and 21 may be spaced apart from each other by the high concentration doped regions of the first conductive impurity constituting the first floating junction layer 10-1 of the upper and lower surfaces of the substrate 10 and the second floating junction layer 10. It is formed in a portion except for the spacing between the highly doped regions of the second conductive type impurity constituting -2).

이러한, 유전층(20, 21)은 실리콘 산화물(SiO2), 알루미늄 산화물(AlO3), 티타늄 산화물(TiO2) 또는 실리콘 질화물(Si3N4) 등으로 구성될 수 있으며, 기판(10) 표면에서 패시베이션(Passivation) 역할을 수행한다.The dielectric layers 20 and 21 may be formed of silicon oxide (SiO 2 ), aluminum oxide (AlO 3 ), titanium oxide (TiO 2 ), silicon nitride (Si 3 N 4 ), or the like. It plays a passivation role in.

한편, 보조전극층(40, 41)은 기판(10)의 내부에서 광생성되어 에미터층(30)을 통해 수집된 소수 운송자(1)가 전면전극(14)까지 표동하여 이동할 수 있는 이동 경로 및 후면전계층(31)을 통해 수집된 다수 운송자(2)가 후면전극(15)까지 표동하여 이동할 수 있는 이동 경로를 제공하는 물질로 구성되는데, 예컨대 투명전도산화막(TCO) 등으로 이루어질 수 있다.On the other hand, the auxiliary electrode layers 40 and 41 are photogenerated in the substrate 10 to allow the minority carriers 1 collected through the emitter layer 30 to move to the front electrode 14 and to the rear surface. The plurality of carriers 2 collected through the electric field layer 31 may be made of a material that provides a movement path through which the plurality of carriers 2 may move to the rear electrode 15 to move, for example, a transparent conductive oxide (TCO).

이와 같은, 유전층(20, 21) 및 보조전극층(40, 41)은 굴절률을 고려한 소정의 두께로 각각 형성되어 기판(10)의 전후면 수광 부위의 빛 반사 손실을 방지하는 수 있는 반사방지막(ARC: Anti-Reflective Coating) 역할을 수행하게 된다.As described above, the dielectric layers 20 and 21 and the auxiliary electrode layers 40 and 41 are formed to have predetermined thicknesses in consideration of refractive indices, respectively, to prevent light reflection loss of the front and rear light receiving portions of the substrate 10. : Anti-Reflective Coating.

한편, 전면전극(14)은 기판(10)의 상부면 전체에 적층된 보조전극층(40)을 통해 소수 운송자(1)를 포집할 수 있기 때문에, 보조전극층(40)의 상부면에 다양한 패턴으로 형성될 수 있고, 후면전극(15) 역시 보조전극층(41)의 하부면에 다양한 패턴으로 형성되어, 일반적인 태양전지의 수광면에 비해 월등히 넓은 수광면을 확보할 수 있다. On the other hand, since the front electrode 14 can collect the minority transporter 1 through the auxiliary electrode layer 40 stacked on the entire upper surface of the substrate 10, the front electrode 14 in various patterns on the upper surface of the auxiliary electrode layer 40 The rear electrode 15 may also be formed in various patterns on the lower surface of the auxiliary electrode layer 41 to secure a much wider light receiving surface than that of a general solar cell.

이하, 도 10을 참조하여 본 발명의 다른 실시예에 따른 양면 수광형 국부화 에미터 태양전지의 제조 방법에 대하여 설명하면 다음과 같다.Hereinafter, a manufacturing method of a double-sided light receiving type localized emitter solar cell according to another embodiment of the present invention will be described with reference to FIG. 10.

먼저, 제1도전형의 제1실리콘(Si) 재질의 기판(10)을 준비한다(S200).First, a substrate 10 of a first silicon (Si) material of a first conductivity type is prepared (S200).

상기한 단계 S200에서는 기판(10)의 커팅 공정의 결과로 생성된 결함 부분을 제거하기 위하여 화학적 방식으로 기판(10)을 식각하는 쏘 데미지 에칭(Saw Damage Etching) 공정을 진행하게 된다. 이때 식각 용액으로 수산화칼륨(KOH) 용액 등을 사용하여 기판(10)의 표면을 전체적으로 일정 깊이만큼 식각한 후, DIW(Deionized Water) 등을 사용하여 세정하는 것이 바람직하다. In step S200, a saw damage etching process of etching the substrate 10 in a chemical manner is performed in order to remove a defect portion generated as a result of the cutting process of the substrate 10. At this time, it is preferable to etch the surface of the substrate 10 by a predetermined depth using a potassium hydroxide (KOH) solution or the like as an etching solution, and then wash using DIW (Deionized Water).

아울러, 쏘 데미지 에칭(Saw Damage Etching) 공정 이후에는, 산(Acid) 또는 알카리(Alkaline) 등을 이용한 습식 텍스쳐링 공정이나 건식 텍스쳐링 공정을 진행하게 된다.In addition, after the saw damage etching (Saw Damage Etching) process, a wet texturing process or a dry texturing process using an acid or alkaline (Alkaline), etc. are performed.

상기한 단계 S200을 통해 기판(10)이 준비된 상태에서, 도 11에 도시된 바와 같이, 마스크 패턴을 사용한 증착 공정을 등을 수행하여 기판(10)의 상부에 제2실리콘 재질의 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층(10-1)을 적층하고, 기판(10)의 하부에는 제2실리콘 재질의 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층(10-2)을 적층한다(S210).In the state in which the substrate 10 is prepared through the above step S200, as shown in FIG. 11, the first conductive type of the second silicon material is formed on the substrate 10 by performing a deposition process using a mask pattern and the like. The first floating junction layer 10-1 is formed by stacking high concentration doping regions of impurities at regular intervals, and a high concentration doping region of second conductive impurities of a second silicon material is spaced apart from the substrate 10 at a predetermined interval. The second floating junction layer 10-2 formed thereon is stacked (S210).

상기한 단계 S210을 통해 기판(10)의 상부에 적층된 제1도전형 불순물의 고농도 도핑 영역은 예컨대, p+ 비정질 실리콘 박막으로 이루어질 수 있으며, 기판(10)의 전면에서 소수 운송자(1)의 접근을 방지하기 위한 전계를 형성하는 역할을 담당하고, 기판(10)의 하부에 적층된 제2도전형 불순물의 고농도 도핑 영역은 예컨대, n+ 비정질 실리콘 박막으로 이루어질 수 있으며, 기판(10)의 후면에서 다수 운송자(2)의 접근을 방지하기 위한 전계를 형성하는 역할을 담당하게 된다.The highly doped region of the first conductive impurity deposited on the substrate 10 through step S210 may be formed of, for example, a p + amorphous silicon thin film, and the minority transporter 1 approaches from the front of the substrate 10. And a high concentration doping region of the second conductive impurity stacked on the lower portion of the substrate 10, for example, may be formed of an n + amorphous silicon thin film, and may be formed on the rear surface of the substrate 10. It will be responsible for forming an electric field to prevent the access of a number of transporters (2).

상기한 단계 S210 이후에는, 열처리 공정 또는 증착 공정 등을 수행하여 도 12에 도시된 바와 같이, 기판(10)의 상하부에 유전층(20, 21)을 형성한다(S220).After the above step S210, as shown in FIG. 12, the dielectric layers 20 and 21 are formed on the top and bottom of the substrate 10 by performing a heat treatment process or a deposition process (S220).

상기한 단계 S220 다음에는, 사진 식각 공정 또는 레이저 식각 공정을 수행하여 도 13에 도시된 바와 같이, 유전층(20, 21)을 국부적으로 제거함으로써, 기판(10)의 상하부면 중 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격에 해당하는 기판(10)의 표면 부위를 국부적으로 노출시킨다(S230).After the step S220, as shown in FIG. 13, by performing a photolithography process or a laser etching process, the dielectric layers 20 and 21 are locally removed to form a first floating layer on the upper and lower surfaces of the substrate 10. Substrate corresponding to the separation interval between the heavily doped regions of the first conductivity type impurity constituting (10-1) and the separation interval between the heavily doped regions of the second conductive impurity constituting the second floating junction layer 10-2 Locally expose the surface portion of (10) (S230).

상기한 단계 S230를 통해 형성되는 기판(10)의 표면 노출 부위는 제1부유접합층(10-1)을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 제2부유접합층(10-2)을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격보다 좁은 폭을 갖도록 형성되는 것이 바람직하다.The surface exposed portion of the substrate 10 formed through the step S230 is spaced apart between the high concentration doped regions of the first conductive impurity constituting the first floating junction layer 10-1 and the second floating junction layer 10. It is preferable that it is formed to have a width narrower than the spacing between the highly doped regions of the second conductive type impurity constituting -2).

상기한 단계 S230 다음에는, 도 14에 도시된 바와 같이, 기판(10)의 상부에 제2도전형 불순물이 고농도 도핑된 제2실리콘 재질의 에미터층(30)을 증착시키고, 기판(10)의 하부에 제1도전형 불순물이 고농도 도핑된 제2실리콘 재질의 후면전계층(31)을 증착시킨다(S240).Next to step S230, as shown in FIG. 14, an emitter layer 30 of a second silicon material doped with a high concentration of a second conductive impurity is deposited on the substrate 10, and the substrate 10 may be formed. In operation S240, a lower surface electric field layer 31 of a second silicon material doped with a high concentration of a first conductivity type impurity is deposited below.

상기한 단계 S240을 통해 기판(10)의 상부에 증착된 에미터층(30)은 국부적으로 노출된 기판(10)의 상부쪽 표면에 직접 접촉하면서 유전층(20)에 의해 제1부유접합층(10-1)과 절연되도록 증착된다. 아울러, 기판(10)의 하부에 증착된 후면전계층(31)은 국부적으로 노출된 기판(10)의 하부쪽 표면에 직접 접촉하면서 유전층(21)에 의해 제2부유접합층(10-2)과 절연되도록 증착된다.The emitter layer 30 deposited on the substrate 10 through the above step S240 is directly contacted with the upper surface of the locally exposed substrate 10 while the first floating junction layer 10 is formed by the dielectric layer 20. -1) is deposited to be insulated from it. In addition, the backside field layer 31 deposited on the lower portion of the substrate 10 is directly contacted with the lower surface of the locally exposed substrate 10, and the second floating junction layer 10-2 is formed by the dielectric layer 21. It is deposited to be insulated from.

상기한 단계 S240 다음에는, 도 15에 도시된 바와 같이, 기판(10)의 상하부에 보조전극층(40, 41)을 증착시킨 후(S250), 스크린 프린팅 공정을 수행하여 기판(10)의 상부에 적층된 보조전극층(40)의 표면에 전면전극(14)을 형성하고, 기판(10)의 하부에 적층된 보조전극층(41)의 표면에 후면전극(15)을 형성한다(S260).
After the above step S240, as shown in FIG. 15, after the auxiliary electrode layers 40 and 41 are deposited on upper and lower portions of the substrate 10 (S250), a screen printing process is performed on the upper portion of the substrate 10. The front electrode 14 is formed on the surface of the stacked auxiliary electrode layer 40, and the back electrode 15 is formed on the surface of the auxiliary electrode layer 41 stacked below the substrate 10 (S260).

본 발명에 따른 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위 내에서 다양하게 변경하여 실시할 수 있다.
The double-sided light-receiving localized emitter solar cell and the manufacturing method thereof according to the present invention are not limited to the above-described embodiments, and may be variously modified within the range allowed by the technical idea of the present invention.

1: 소수 운송자 2: 다수 운송자
10: 기판 10-1: 제1부유접합층
10-2: 제2부유접합층 11: 제1도전형 반도체층
12: 제2도전형 반도체층 13: 반사방지막
14: 전면전극 15: 후면전극
16: 패시베이션층 20, 21: 유전층
30: 에미터층 31: 후면전계층
40, 41: 보조전극층1: minority carrier 2: majority carrier
10: substrate 10-1: first floating junction layer
10-2: second floating junction layer 11: first conductive semiconductor layer
12: second conductive semiconductor layer 13: antireflection film
14: front electrode 15: rear electrode
16: passivation layer 20, 21: dielectric layer
30: emitter layer 31: rear field layer
40, 41: auxiliary electrode layer

Claims (8)

상하부에 전면전극 및 후면전극이 구비된 실리콘 재질의 제1도전형의 기판을 포함하며,
상기 기판의 상층부에 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제1부유접합층;
상기 기판의 하층부에 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 형성된 제2부유접합층;
상기 제1부유접합층의 상부와 상기 제2부유접합층의 하부에 각각 형성된 유전층;
유전층이 형성된 기판의 상부에 적층되어 형성되는 제2도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 에미터층;
유전층이 형성된 기판의 하부에 적층되어 형성되는 제1도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 후면전계층;
상기 에미터층의 상부와 상기 후면전계층의 하부에 각각 적층되어 상기 전면전극과 상기 후면전극이 각각 형성되는 보조전극층을 포함하여 이루어지는 것을 특징으로 하는 양면 수광형 국부화 에미터 태양전지.
It includes a first conductive substrate of a silicon material having a front electrode and a rear electrode in the upper and lower parts,
A first floating layer formed on the upper layer of the substrate with a high concentration doped region of a first conductive impurity spaced apart from each other by a predetermined interval;
A second floating junction layer formed on the lower layer of the substrate with high concentration doped regions of the second conductive impurity spaced apart from each other at regular intervals;
A dielectric layer formed on an upper portion of the first floating layer and a lower portion of the second floating layer;
An emitter layer made of an amorphous silicon material doped with a high concentration of a second conductive impurity formed by being stacked on the substrate on which the dielectric layer is formed;
A backside field layer made of an amorphous silicon material doped with a high concentration of first conductivity type impurities formed by stacking a lower portion of the substrate on which the dielectric layer is formed;
A double-sided light receiving localized emitter solar cell, comprising: an auxiliary electrode layer formed on top of the emitter layer and a bottom of the back field layer, respectively, wherein the front electrode and the back electrode are formed.
상하부에 전면전극 및 후면전극이 구비된 실리콘 재질의 제1도전형의 기판을 포함하며,
상기 기판의 상부에 제1도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 적층된 제1부유접합층;
상기 기판의 하부에 제2도전형 불순물의 고농도 도핑 영역이 일정 간격 이격되어 적층된 제2부유접합층;
상기 제1부유접합층의 상부와 상기 제2부유접합층의 하부에 각각 형성된 유전층;
유전층이 형성된 기판의 상부에 적층되어 형성되는 제2도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 에미터층;
유전층이 형성된 기판의 하부에 적층되어 형성되는 제1도전형 불순물이 고농도 도핑된 비정질 실리콘 재질의 후면전계층;
상기 에미터층의 상부와 상기 후면전계층의 하부에 각각 적층되어 상기 전면전극과 상기 후면전극이 각각 형성되는 보조전극층을 포함하여 이루어지는 것을 특징으로 하는 양면 수광형 국부화 에미터 태양전지.
It includes a first conductive substrate of a silicon material having a front electrode and a rear electrode in the upper and lower parts,
A first floating junction layer in which a high concentration doped region of a first conductivity type impurity is stacked at a predetermined interval on the substrate;
A second floating junction layer in which a high concentration doped region of a second conductive impurity is stacked at a predetermined interval below the substrate;
A dielectric layer formed on an upper portion of the first floating layer and a lower portion of the second floating layer;
An emitter layer made of an amorphous silicon material doped with a high concentration of a second conductive impurity formed by being stacked on the substrate on which the dielectric layer is formed;
A backside field layer made of an amorphous silicon material doped with a high concentration of first conductivity type impurities formed by stacking a lower portion of the substrate on which the dielectric layer is formed;
A double-sided light receiving localized emitter solar cell, comprising: an auxiliary electrode layer formed on top of the emitter layer and a bottom of the back field layer, respectively, wherein the front electrode and the back electrode are formed.
제2항에 있어서,
상기 제1도전형 불순물의 고농도 도핑 영역 및 상기 제2도전형 불순물의 고농도 도핑 영역은,
비정질 실리콘 박막으로 이루어지는 것을 특징으로 하는 양면 수광형 국부화 에미터 태양전지.
The method of claim 2,
The heavily doped region of the first conductive impurity and the heavily doped region of the second conductive impurity are
A double-sided light receiving localized emitter solar cell comprising an amorphous silicon thin film.
제1항 내지 제3항 중 어느 하나의 항에 있어서,
상기 에미터층은,
상기 제1부유접합층을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 상기 기판의 상부쪽 표면과 직접 접촉하여 상기 기판의 상부에 에미터 영역을 국부적으로 형성하는 것을 특징으로 하는 양면 수광형 국부화 에미터 태양전지.
4. The method according to any one of claims 1 to 3,
The emitter layer,
Characterized in that the emitter region is locally formed on the upper surface of the substrate by directly contacting the upper surface of the substrate through a spaced interval between the heavily doped regions of the first conductive impurity constituting the first floating junction layer. Double sided light receiving localized emitter solar cell.
제4항에 있어서,
상기 후면전계층은,
상기 제2부유접합층을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 통해 상기 기판의 하부쪽 표면과 직접 접촉하여 상기 기판의 하부에 베이스 영역을 국부적으로 형성하는 것을 특징으로 하는 양면 수광형 국부화 에미터 태양전지.
5. The method of claim 4,
The rear field layer,
And a base region is locally formed under the substrate in direct contact with the lower surface of the substrate through a gap between the highly doped regions of the second conductive impurity constituting the second floating junction layer. Light receiving localized emitter solar cell.
삭제delete 제 1항 또는 제 2항에 있어서,
상기 유전층은,
상기 기판의 상하부면 중 상기 제1부유접합층을 구성하는 제1도전형 불순물의 고농도 도핑 영역 간의 이격 간격 및 상기 제2부유접합층을 구성하는 제2도전형 불순물의 고농도 도핑 영역 간의 이격 간격을 제외한 부위에 형성되는 것을 특징으로 하는 양면 수광형 국부화 에미터 태양전지.
3. The method according to claim 1 or 2,
The dielectric layer is
A spaced interval between the heavily doped regions of the first conductive impurity constituting the first floating junction layer and a high-doped doped regions of the second conductive impurity constituting the second floating junction layer in the upper and lower surfaces of the substrate. Double-sided light-receiving localized emitter solar cell, characterized in that formed on the excluded portion.
제7항에 있어서,
상기 보조전극층은,
투명전도산화막으로 이루어지는 것을 특징으로 하는 양면 수광형 국부화 에미터 태양전지.The method of claim 7, wherein
The auxiliary electrode layer,
A double-sided light receiving localized emitter solar cell comprising a transparent conductive oxide film.
KR1020110047014A 2011-05-18 2011-05-18 Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof Expired - Fee Related KR101237556B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110047014A KR101237556B1 (en) 2011-05-18 2011-05-18 Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047014A KR101237556B1 (en) 2011-05-18 2011-05-18 Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof

Publications (2)

Publication Number Publication Date
KR20120129016A KR20120129016A (en) 2012-11-28
KR101237556B1 true KR101237556B1 (en) 2013-02-26

Family

ID=47513578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047014A Expired - Fee Related KR101237556B1 (en) 2011-05-18 2011-05-18 Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof

Country Status (1)

Country Link
KR (1) KR101237556B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323699B1 (en) * 2012-11-14 2013-10-30 나인성 Matching system between patient and curer on on-line
CN109494264A (en) * 2018-12-26 2019-03-19 苏州腾晖光伏技术有限公司 A kind of crystal silicon solar batteries and preparation method thereof
CN114975668B (en) * 2022-05-27 2023-07-21 横店集团东磁股份有限公司 A P-type full back-contact solar cell with a front floating junction superimposed on SE and its manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665277A (en) 1986-03-11 1987-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Floating emitter solar cell
JP2005116783A (en) 2003-10-08 2005-04-28 Sharp Corp Manufacturing method of solar cell and solar cell manufactured thereby
JP2005310830A (en) 2004-04-16 2005-11-04 Sharp Corp Solar cell and manufacturing method thereof
KR20100128727A (en) * 2009-05-29 2010-12-08 주식회사 효성 Manufacturing method of solar cell using ferroelectric

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665277A (en) 1986-03-11 1987-05-12 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Floating emitter solar cell
JP2005116783A (en) 2003-10-08 2005-04-28 Sharp Corp Manufacturing method of solar cell and solar cell manufactured thereby
JP2005310830A (en) 2004-04-16 2005-11-04 Sharp Corp Solar cell and manufacturing method thereof
KR20100128727A (en) * 2009-05-29 2010-12-08 주식회사 효성 Manufacturing method of solar cell using ferroelectric

Also Published As

Publication number Publication date
KR20120129016A (en) 2012-11-28

Similar Documents

Publication Publication Date Title
US8203072B2 (en) Solar cell and method of manufacturing the same
EP2787541B1 (en) Solar cell
KR101729304B1 (en) Solar cell and method for manufacturing the same
US20140311567A1 (en) Solar cell and method for manufacturing the same
KR20100107258A (en) Sollar cell and fabrication method thereof
KR20120023391A (en) Solar cell and manufacturing method thereof
JP2023180196A (en) Solar cells and solar power modules
US9997647B2 (en) Solar cells and manufacturing method thereof
US8889981B2 (en) Photoelectric device
KR101198438B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101714779B1 (en) Solar cell and manufacturing method thereof
KR101237556B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199214B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101680384B1 (en) Method for manufacturing solar cell
KR101181625B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101755624B1 (en) Method for manufacturing solar cell
KR101199213B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101114198B1 (en) Localized emitter solar cell and method for manufacturing thereof
KR101173399B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR102126851B1 (en) Solar cell and manufacturing method thereof
KR101101621B1 (en) Front and back side field solar cell and manufacturing method thereof
KR20120037121A (en) Method for manufacturing solar cell
KR101188985B1 (en) Front and Back contact electric field solar cell and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110518

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120726

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130220

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160121

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181203