KR20120072684A - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR20120072684A
KR20120072684A KR1020100134546A KR20100134546A KR20120072684A KR 20120072684 A KR20120072684 A KR 20120072684A KR 1020100134546 A KR1020100134546 A KR 1020100134546A KR 20100134546 A KR20100134546 A KR 20100134546A KR 20120072684 A KR20120072684 A KR 20120072684A
Authority
KR
South Korea
Prior art keywords
protective layer
mask
printed circuit
circuit board
metal
Prior art date
Application number
KR1020100134546A
Other languages
Korean (ko)
Other versions
KR101173397B1 (en
Inventor
심성보
류성욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100134546A priority Critical patent/KR101173397B1/en
Priority to US13/997,596 priority patent/US9706652B2/en
Priority to PCT/KR2011/010057 priority patent/WO2012087072A2/en
Priority to CN201180068501.8A priority patent/CN103404244B/en
Priority to EP11852118.6A priority patent/EP2645829B1/en
Priority to TW100148569A priority patent/TWI442854B/en
Publication of KR20120072684A publication Critical patent/KR20120072684A/en
Application granted granted Critical
Publication of KR101173397B1 publication Critical patent/KR101173397B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE: A method for manufacturing a printed circuit board is provided to protect the surface of a first protective layer and effectively remove the residue on the first protective layer by inserting a second protective layer to the top of the first protective layer when forming bumps. CONSTITUTION: A pad(103) is connected to a circuit pattern formed on an insulating plate(101), which is made of a thermosetting or thermoplastic polymer substrate, a ceramic substrate, or an organic-inorganic composite substrate, by patterning a copper film formed on the insulating plate. Bumps(109) are formed on the pad. A plating seed layer(108) is formed on the bumps. A first protective layer(104) covers the front side of the circuit pattern and a part of the bumps.

Description

인쇄회로기판의 제조 방법{The printed circuit board and the method for manufacturing the same}The printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판에 관한 것으로, 특히 인쇄회로기판의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to printed circuit boards, and more particularly, to a method of manufacturing a printed circuit board.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.A printed circuit board (PCB) is formed by printing a circuit pattern on a electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components on the flat surface in order to mount various types of electronic elements on a flat plate.

또한, 최근 들어 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판업체에서는 세미 에디티브 방식(SAP: Semi Additive Process)을 적용하여 인쇄회로기판의 박형화 및 고밀도화 추세에 대응하고 있다.In addition, with the development of the electronics industry, the demand for high functionalization, miniaturization, price competitiveness, and short delivery time of electronic components is increasing rapidly. In order to cope with this trend, printed circuit board manufacturers are applying semi-additive process (SAP) to cope with the trend of thinner and denser printed circuit boards.

도 1a 내지 도 1e는 종래 기술에 따른 인쇄회로기판의 제조 방법을 나타내는 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the prior art.

우선적으로, 도 1a와 같이 절연성 기판(절연 플레이트)(1) 위에 형성된 제 1 금속층(미도시)을 이용하여 회로 패턴 또는 패드(3)를 형성한다. 상기 제 1 금속층은 구리, 니켈 또는 이들의 합금으로 형성될 수 있다. First, as shown in FIG. 1A, a circuit pattern or a pad 3 is formed using a first metal layer (not shown) formed on an insulating substrate (insulation plate) 1. The first metal layer may be formed of copper, nickel, or an alloy thereof.

상기 패드(3)가 형성되면, 상기 패드(3)가 형성된 절연성 기판(1) 위에 상기 형성된 패드(3)를 노출하는 솔더 레지스트(4)를 형성한다.When the pad 3 is formed, the solder resist 4 exposing the formed pad 3 is formed on the insulating substrate 1 on which the pad 3 is formed.

그런 다음, 도 1b에 도시된 바와 같이 상기 도포된 솔더 레지스트(4) 위에 마스크(5)를 형성한다. 이때, 상기 마스크(5)는 상기 형성된 패드(3)의 상면을 노출하는 개구부(6)를 갖는다.Then, a mask 5 is formed on the applied solder resist 4 as shown in FIG. 1B. In this case, the mask 5 has an opening 6 exposing an upper surface of the formed pad 3.

그런 다음, 도 1c에 도시된 바와 같이 상기 형성된 마스크(5) 위에 제 2 금속층(7)을 형성한다. 이때, 상기 마스크(5)와 제 2 금속층(7) 간의 밀착력을 확보하기 위해, 상기 마스크(5)의 표면 처리를 수행할 수도 있다.Then, as shown in FIG. 1C, a second metal layer 7 is formed on the formed mask 5. In this case, in order to secure the adhesion between the mask 5 and the second metal layer 7, the surface treatment of the mask 5 may be performed.

그런 다음, 도 1d에 도시된 바와 같이, 상기 형성된 제 2 금속층(7)을 씨드층으로 도금을 수행하여 상기 패드(3) 위에 범프(8)를 형성한다. 이때, 상기 범프(8)는 상기 패드(3)와 동일한 구리, 니켈 또는 이들의 합금으로 형성될 수 있다.Then, as illustrated in FIG. 1D, the formed second metal layer 7 is plated with a seed layer to form a bump 8 on the pad 3. In this case, the bump 8 may be formed of the same copper, nickel, or an alloy thereof as the pad 3.

그런 다음, 도 1e에 도시된 바와 같이 박리 및 에칭 공정을 거쳐 불필요한 부분인 상기 마스크(5) 및 제 2 금속층(7)을 제거한다.Then, as shown in FIG. 1E, the mask 5 and the second metal layer 7, which are unnecessary parts, are removed through a peeling and etching process.

그러나, 상기와 같은 종래 기술에 따르면, 상기 솔더 레지스트(4)와 상기 마스크(5) 사이에 별도의 층이 존재하지 않아, 상기 마스크(5)를 제거하는 과정에서 상기 솔더 레지스트(4)의 표면이 손상되며, 상기 솔더 레지스트(4) 표면에 마스크(5)의 잔사가 존재하여 에폭시와의 접착력을 약화시키는 문제점이 있다.However, according to the prior art as described above, since there is no separate layer between the solder resist 4 and the mask 5, the surface of the solder resist 4 in the process of removing the mask (5) There is a problem that is damaged, the residue of the mask (5) on the surface of the solder resist (4) has a problem of weakening the adhesive force with the epoxy.

본 발명에 따른 실시 예에서는 솔더 레지스트를 손상시키지 않는 인쇄회로기판의 제조 방법을 제공한다.The embodiment according to the present invention provides a method of manufacturing a printed circuit board that does not damage the solder resist.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved in the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned above are clearly understood by those skilled in the art to which the embodiments proposed from the following description belong. Could be.

본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 절연 기판 위에 패드를 형성하는 단계와, 상기 절연 기판 위에 상기 형성된 패드를 노출하는 개구부를 갖는 제 1 보호층을 형성하는 단계와, 상기 제 1 보호층 위에 상기 패드를 노출하는 개구부를 갖는 제 2 보호층을 형성하는 단계와, 상기 형성된 제 2 보호층 위에 상기 패드를 노출하는 윈도우를 갖는 마스크를 형성하는 단계와, 상기 제 1 및 2 보호층의 개구부와 상기 마스크의 윈도우를 매립하는 범프를 형성하는 단계를 포함한다.A method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention includes forming a pad on an insulating substrate, forming a first protective layer having an opening exposing the formed pad on the insulating substrate, and forming a pad on the insulating substrate. Forming a second protective layer having an opening exposing the pad over the protective layer, forming a mask having a window exposing the pad over the formed second protective layer, and forming the first and second protective layers And forming a bump filling the opening of the mask and the window of the mask.

또한, 상기 패드는 구리, 니켈 또는 이들의 합금으로 형성된다.In addition, the pad is formed of copper, nickel or an alloy thereof.

또한, 상기 제 1 및 2 보호층의 개구부와 상기 마스크의 윈도우는 레이저 가공에 의해 동시에 형성된다.In addition, the openings of the first and second protective layers and the window of the mask are simultaneously formed by laser processing.

또한, 상기 제 2 보호층은 상기 범프를 형성하는 제 1 금속과 다른 제 2 금속으로 형성되고, 상기 제 1 금속은 상기 제 2 금속의 에칭 용액에 의해 에칭되지 않는다.Further, the second protective layer is formed of a second metal different from the first metal forming the bumps, and the first metal is not etched by the etching solution of the second metal.

또한, 상기 제 1 금속은 구리, 구리를 포함하는 합금, 주석 또는 주석을 포함하는 합금 중 적어도 어느 하나를 포함하고, 상기 제 2 금속은 구리, 니켈, 크롬, 티타늄 또는 이들의 합금 중 적어도 어느 하나를 포함한다.In addition, the first metal may include at least one of copper, an alloy containing copper, tin, or an alloy containing tin, and the second metal may include at least one of copper, nickel, chromium, titanium, or an alloy thereof. It includes.

또한, 상기 제 2 보호층은 0.1~10㎛ 범위를 만족하는 두께로 형성되고, 상기 제 1 보호층은 솔더 레지스트를 포함한다.In addition, the second protective layer is formed to a thickness satisfying the range of 0.1 ~ 10㎛, the first protective layer comprises a solder resist.

또한, 상기 마스크 상면, 그리고 상기 제 1 보호층, 제 2 보호층 및 상기 마스크의 측면에 상기 범프의 도금 씨드층을 형성하는 단계가 더 포함된다.The method may further include forming a plating seed layer of the bump on the upper surface of the mask and the side surfaces of the first protective layer, the second protective layer, and the mask.

또한, 상기 범프가 형성된 이후에 상기 형성된 마스크를 제거하는 단계가 더 포함된다.The method may further include removing the formed mask after the bump is formed.

또한, 상기 마스크가 제거된 이후에 상기 제 2 보호층을 형성하는 금속에 대응되는 에칭액을 이용하여 상기 제 2 보호층을 제거하는 단계가 더 포함된다.The method may further include removing the second protective layer using an etchant corresponding to the metal forming the second protective layer after the mask is removed.

또한, 상기 제 2 보호층은 무전해 화학 도금 방식 또는 스퍼터링 방식 중 적어도 어느 하나의 방식에 의해 형성된다.In addition, the second protective layer is formed by at least one of electroless chemical plating and sputtering.

또한, 상기 범프를 형성하는 단계는 삼각 기둥, 사각 기둥, 다각 기둥 및 원 기둥 중 적어도 어느 하나의 형상을 갖는 범프를 형성하는 단계를 포함한다.In addition, the forming of the bump may include forming a bump having a shape of at least one of a triangular pillar, a square pillar, a polygonal pillar, and a circular pillar.

본 발명에 따른 실시 예에 의하면, 제 1 보호층의 상면에 상기 제 1 보호층을 보호하기 위한 제 2 보호층을 삽입한 후 범프 형성 공정을 진행함으로써, 상기 제 1 보호층의 표면을 보호할 수 있음과 동시에 상기 제 1 보호층에 남아있는 잔사를 효과적으로 제거할 수 있다.According to an embodiment of the present invention, the surface of the first protective layer is protected by inserting a second protective layer for protecting the first protective layer on the upper surface of the first protective layer and then performing a bump forming process. At the same time, the residue remaining in the first protective layer can be effectively removed.

또한, 상기 제 2 보호층을 이용하여 피세 피치 진행에 따른 마스크 층을 용이하게 제거할 수 있으며, 제 1 보호층과 마스크 간의 층간 정합도를 향상시킬 수 있다In addition, by using the second protective layer it is possible to easily remove the mask layer due to the pitch pitch progress, it is possible to improve the interlayer matching between the first protective layer and the mask.

도 1a 내지 도 1e는 종래 기술의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 12는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
도 13 및 도 14는 본 발명의 실시 예에 의해 형성되는 범프 및 제 1 보호층을 나타낸 도면이다.
1A to 1E are cross-sectional views illustrating a method for manufacturing a printed circuit board of the prior art.
2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
3 to 12 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
13 and 14 illustrate bumps and first protective layers formed by embodiments of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판은 절연 플레이트(101), 상기 절연 플레이트(101) 위에 형성되는 회로 패턴(도시하지 않음)과 연결되어 있는 패드(103), 상기 패드(103) 위에 형성되는 범프(109), 상기 범프(109)의 도금 씨드층(108) 및 상기 회로 패턴의 전면과 상기 범프(109)을 일부를 덮는 제 1 보호층(104)을 포함한다.Referring to FIG. 2, a printed circuit board according to an exemplary embodiment of the present invention may include an insulating plate 101, a pad 103 connected to a circuit pattern (not shown) formed on the insulating plate 101, and the pad. A bump 109 formed over the 103, a plating seed layer 108 of the bump 109, and a first passivation layer 104 covering a portion of the bump 109 and the entire surface of the circuit pattern.

상기 절연 플레이트(101)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 101 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulating plate 101 includes a polymer resin, the insulation plate 101 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(101) 위에는 복수의 회로 패턴과 연결되어 있는 복수의 패드(103)가 형성되어 있다. 상기 패드(103)는 인쇄회로기판 위에 실장되는 소자를 장착하기 위한 용도로 형성되며, 솔더(도시하지 않음)가 부착되는 패드(103)를 의미한다.A plurality of pads 103 connected to the plurality of circuit patterns are formed on the insulating plate 101. The pad 103 is formed to mount a device mounted on a printed circuit board, and means a pad 103 to which solder (not shown) is attached.

상기 패드(103)는 전도성 물질로 형성되며, 절연 플레이트(101) 상에 형성되는 동박층을 패터닝하여 회로 패턴을 형성하는 경우, 구리를 포함하는 합금으로 형성될 수 있다.The pad 103 may be formed of a conductive material, and may be formed of an alloy including copper when the circuit pattern is formed by patterning the copper foil layer formed on the insulating plate 101.

상기 패드(103) 위에는 상기 패드(103)의 상면을 덮는 복수의 범프(109)가 형성되어 있다. 이때, 상기 범프(109)는 전기동도금으로 상기 패드(103)의 상면의 면적보다 좁은 면적을 갖도록 형성될 수 있다.A plurality of bumps 109 are formed on the pad 103 to cover the top surface of the pad 103. In this case, the bump 109 may be formed to have an area smaller than that of the upper surface of the pad 103 by electroplating.

이때, 상기 범프(109)는 제 1 보호층(104)의 측면에 형성된 도금층(108)을 씨드층으로 전기동도금하여 형성될 수 있다. 상기 도금층(108)은 화학동도금으로 상기 제 1 보호층(104)의 측면에 형성될 수 있다.In this case, the bump 109 may be formed by electroplating the plating layer 108 formed on the side of the first protective layer 104 as a seed layer. The plating layer 108 may be formed on the side surface of the first protective layer 104 by chemical copper plating.

또한, 상기 범프(109)는 도금에 의해 형성되기 때문에, 상기 범프(109)의 상면 및 상기 상면과 대향하는 하면의 면적은 동일한 구조로 형성된다. 상기 범프(109)는 상면과 하면의 면적이 동일한 삼각 기둥, 사각 기둥, 다각 기둥 및 원 기둥 등의 형상으로 형성될 수 있다.In addition, since the bump 109 is formed by plating, the area of the upper surface of the bump 109 and the lower surface opposite to the upper surface is formed in the same structure. The bump 109 may be formed in the shape of a triangular pillar, a square pillar, a polygonal pillar, and a circular pillar having the same upper and lower surfaces.

이때, 상기 제 1 보호층(104)은 상기 패드(103)를 노출하는 개구부(107)를 갖으며, 상기 범프(109)는 상기 개구부(107)를 매립하며 형성된다. 이에 따라, 상기 범프(109)는 상기 개구부(107)의 면적과 동일한 면적을 갖는다.In this case, the first protective layer 104 has an opening 107 exposing the pad 103, and the bump 109 is formed while filling the opening 107. Accordingly, the bump 109 has the same area as that of the opening 107.

실질적으로, 상기 범프(109)의 면적 중 일부는 상기 도금층(108)이 차지하고 있으며, 이에 따라 상기 범프(109)는 상기 도금층(108)을 포함할 수 있다.Substantially, a portion of the area of the bump 109 is occupied by the plating layer 108, and thus the bump 109 may include the plating layer 108.

상기 범프(109)는 제 1 금속으로 형성된다.The bump 109 is formed of a first metal.

이때, 상기 제 1 금속은 상기 패드(103)와 동일한 재질인 구리 및 상기 구리를 포함하는 합금일 수 있으며, 주석 및 상기 주석을 포함하는 합금일 수도 있다.In this case, the first metal may be an alloy including copper and the copper, which is the same material as the pad 103, or may be an alloy including tin and the tin.

상기 제 1 금속은 추후 설명되는 제 2 금속에 의해 결정될 수 있다.The first metal may be determined by the second metal described later.

즉, 상기 제 1 금속은 상기 제 2 금속과 다른 금속이며, 상기 제 2 금속이 구리나 구리를 포함하는 합금일 경우, 상기 제 1 금속은 주석 또는 주석을 포함하는 합금일 수 있다.That is, the first metal is a metal different from the second metal, and when the second metal is an alloy containing copper or copper, the first metal may be tin or an alloy containing tin.

또한, 이와 반대로 상기 제 1 금속은 구리나 구리를 포함하는 합금일 수 있으며, 상기 제 1 금속이 구리나 구리를 포함하는 합금일 경우, 상기 제 2 금속은 상기 구리나 구리를 포함하는 합금을 제외한 다른 금속을 포함한다.In addition, on the contrary, the first metal may be an alloy containing copper or copper, and when the first metal is an alloy containing copper or copper, the second metal except for the alloy containing copper or copper Other metals.

이에 따라, 상기 패드(103) 위에는 구리나 구리를 포함하는 합금으로 형성된범프(109)가 존재할 수 있고, 이와 다르게 주석이나 주석을 포함하는 합금으로 형성된 범프(109)가 존재할 수도 있다.Accordingly, a bump 109 formed of an alloy containing copper or copper may be present on the pad 103. Alternatively, the bump 109 formed of an alloy containing tin or tin may exist.

이때, 상기 범프(109)는 상기 제 1 보호층(104)의 표면 위로 돌출된 형태를 가질 수 있다. 상기 범프(109)가 상기 제 1 보호층(104)의 표면 위로 돌출되는 경우, 추후 소자를 상기 범프 위에 용이하게 실장시킬 수 있다.In this case, the bump 109 may have a shape protruding above the surface of the first protective layer 104. When the bump 109 protrudes above the surface of the first protective layer 104, the device may be easily mounted on the bump later.

상기 절연 플레이트(101) 위에는 회로 패턴 및 상기 패드(103)의 일부를 덮으며 제 1 보호층(104)이 형성되어 있다.The first protective layer 104 is formed on the insulating plate 101 to cover the circuit pattern and a part of the pad 103.

상기 제 1 보호층(104)은 절연 플레이트(101)의 표면을 보호하기 위한 것으로, 절연 플레이트(101)의 전면에 형성되며, 노출되어야 하는 패드(103)의 상면을 개방하는 개구부(107)를 가진다.The first protective layer 104 is to protect the surface of the insulating plate 101, is formed on the front surface of the insulating plate 101, the opening 107 for opening the upper surface of the pad 103 to be exposed Have

이때, 상기 제 1 보호층(104)은 솔더 레지스트일 수 있다.In this case, the first protective layer 104 may be a solder resist.

상기 인쇄회로기판(100)의 제조 공정에서 상기 제 1 보호층(104) 위에는 제 2 보호층(105)이 형성된다.In the manufacturing process of the printed circuit board 100, a second protective layer 105 is formed on the first protective layer 104.

상기 제 2 보호층(105)은 범프 제조 공정시 발생하는 상기 제 1 보호층(104)의 손상을 방지하면서, 상기 제 1 보호층(104)에 존재할 수 있는 잔사를 제거한다.The second protective layer 105 removes residues that may be present in the first protective layer 104 while preventing damage to the first protective layer 104 generated during the bump manufacturing process.

다시 말해서, 종래 기술에 따른 인쇄회로기판은 상기 제 1 보호층(104) 위에 마스크를 형성하고, 그에 따라 상기 제 1 보호층(104)과 마스크에 의해 형성되는 개구부를 매립하여 범프를 형성한다.In other words, the printed circuit board according to the related art forms a mask on the first passivation layer 104, and thus forms a bump by filling the opening formed by the first passivation layer 104 and the mask.

그러나, 상기와 같은 제조 공정을 거쳐 범프가 형성되는 경우, 추후 상기 마스크 제거 과정에서 상기 제 1 보호층(104)의 표면에 상기 마스크의 잔사가 존재할 수 있다.However, when bumps are formed through the manufacturing process as described above, residues of the mask may be present on the surface of the first passivation layer 104 in a later mask removal process.

또한, 상기 제 1 보호층(104)의 표면에서 상기 마스크를 확실히 제거하기 위해 알카리 약품 처리 시간을 과하게 하거나 농도를 증가시키는데, 이와 같이 약품 처리 시간이나 농도를 증가시키면 상기 약품에 의해 제 1 보호층(104) 표면이 손상되게 된다.In addition, in order to reliably remove the mask from the surface of the first protective layer 104, the alkali chemical treatment time is excessively increased or the concentration is increased. (104) The surface is damaged.

이에 따라, 본 발명에 따른 실시 예에서는 상기 제 1 보호층(104) 위에 상기 제 1 보호층(104)을 보호하기 위한 제 2 보호층(105)을 형성하고, 상기 제 2 보호층(105)을 형성한 이후에 상기 범프(109) 형성 공정을 수행함으로써, 상기 제 1 보호층(104)을 보호하며 신뢰성 높은 구조의 범프(109)를 형성시킬 수 있다.Accordingly, in the embodiment according to the present invention, a second protective layer 105 for protecting the first protective layer 104 is formed on the first protective layer 104, and the second protective layer 105 is formed. After the formation of the bumps 109, the bumps 109 may be formed to protect the first passivation layer 104 and to form bumps 109 having high reliability.

도 3 내지 도 14를 참조하여, 도 2의 인쇄회로기판을 제조하는 방법을 설명한다.A method of manufacturing the printed circuit board of FIG. 2 will be described with reference to FIGS. 3 to 14.

도 3 내지 도 12는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 단면도이다.3 to 12 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법은 도 3과 같이 절연 플레이트(101)를 준비한다.In the method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention, an insulating plate 101 is prepared as shown in FIG. 3.

도 3의 절연 플레이트(101)에는 복수의 회로 패턴이 형성되어 있으며, 절연 플레이트(101)의 하부에도 회로 패턴이 형성될 수 있다.A plurality of circuit patterns are formed on the insulating plate 101 of FIG. 3, and a circuit pattern may also be formed under the insulating plate 101.

즉, 상기 절연 플레이트(101)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(101)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있으며, 그렇지 않은 경우, 상기 절연 플레이트(101)의 상부 및 하부 모두에 복수의 회로 패턴이 연속적으로 형성될 수 있다. That is, when the insulating plate 101 refers to one insulating layer among a plurality of stacked structures, a plurality of circuit patterns (not shown) may be continuously formed on or below the insulating plate 101. Otherwise, a plurality of circuit patterns may be continuously formed on both the upper and lower portions of the insulating plate 101.

상기 절연 플레이트(101)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 101 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulating plate 101 includes a polymer resin, the insulation plate 101 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

이후, 상기 절연 플레이트(101) 위에 도전층(102)을 적층한다.Thereafter, the conductive layer 102 is laminated on the insulating plate 101.

상기 도전층(102)은 상기 절연 플레이트(101) 위에 구리를 포함하는 금속을 비전해 도금하여 형성될 수 있다. 이때, 상기 회로 패턴은 상기 도전층(102)을 식각하여 형성될 수 있다.The conductive layer 102 may be formed by electroless plating a metal including copper on the insulating plate 101. In this case, the circuit pattern may be formed by etching the conductive layer 102.

또한, 상기 도전층(102)은 상기 절연 플레이트(101)에 비전해 도금을 하여 형성하는 것과는 달리, CCL(Copper Clad Laminate)을 사용할 수 있다.In addition, the conductive layer 102 may use a copper clad laminate (CCL), unlike the non-electrolytic plating formed on the insulating plate 101.

상기 도전층(102)을 비전해 도금하여 형성하는 경우, 상기 절연 플레이트(101)의 상면에 조도를 부여하여 도금이 원활히 수행되도록 할 수 있다.When the electroconductive layer 102 is formed by electroless plating, the plating may be smoothly performed by applying roughness to the upper surface of the insulating plate 101.

상기 절연 플레이트(101)와 도전층(102)의 적층 구조에서 상기 도전층(102)을 식각하여 도 4의 패드(103) 및 회로 패턴(도시 하지 않음)을 형성한다.The conductive layer 102 is etched in the stacked structure of the insulating plate 101 and the conductive layer 102 to form a pad 103 and a circuit pattern (not shown) of FIG. 4.

이때, 상기 절연 플레이트(101)에 형성된 도전층(102)은 상기 절연 플레이트(101)의 상면 및 하면에 각각 형성되어 있을 수 있으며, 이에 따라 상기 회로 패턴(도시하지 않음) 및 패드(103)는 상기 절연 플레이트(101)의 하면에도 형성될 수 있다.In this case, the conductive layer 102 formed on the insulating plate 101 may be formed on the upper and lower surfaces of the insulating plate 101, and accordingly, the circuit pattern (not shown) and the pad 103 may be formed. It may be formed on the lower surface of the insulating plate 101.

이와 같이, 상기 절연 플레이트(101)의 적어도 한 면에는 상기와 같은 회로 패턴과 패드(125)가 형성되어 있으며, 도 5와 같이 상기 절연 플레이트(110)에 형성된 회로 패턴을 매립하도록 하는 제 1 보호층(104)을 형성한다. 이때, 상기 제 1 보호층(104)은 솔더 레지스트일 수 있다.As described above, the circuit pattern and the pad 125 are formed on at least one surface of the insulating plate 101, and the first protection to fill the circuit pattern formed on the insulating plate 110 as shown in FIG. Form layer 104. In this case, the first protective layer 104 may be a solder resist.

상기 제 1 보호층(104)은 상기 회로 패턴뿐만 아니라, 상기 형성된 패드(103)를 매립하며 형성된다.The first protective layer 104 is formed by filling the pad 103 formed as well as the circuit pattern.

다음으로, 도 6에 도시된 바와 같이 상기 제 1 보호층(104) 위에 상기 제 1 보호층(104)을 보호하기 위한 제 2 보호층(105)을 형성한다.Next, as shown in FIG. 6, a second protective layer 105 is formed on the first protective layer 104 to protect the first protective layer 104.

이때, 상기 제 2 보호층(105)은 구리, 니켈, 크롬, 티타늄 또는 이들의 합금 중 적어도 어느 하나의 금속으로 형성될 수 있다.In this case, the second protective layer 105 may be formed of at least one metal of copper, nickel, chromium, titanium, or an alloy thereof.

즉, 상기 제 1 보호층(104) 위에 구리, 니켈, 크롬, 티타늄 또는 이들의 합금 중 적어도 어느 하나를 무전해 화학 도금 또는 스퍼터링하여 상기 제 2 보호층(105)을 형성한다.That is, at least one of copper, nickel, chromium, titanium, or an alloy thereof is electrolessly chemically plated or sputtered on the first protective layer 104 to form the second protective layer 105.

이때, 상기 제 2 보호층(105)은 0.1~10㎛ 범위를 만족하는 두께로 상기 제 1 보호층(104) 위에 형성된다.In this case, the second protective layer 105 is formed on the first protective layer 104 to a thickness satisfying the range of 0.1 ~ 10㎛.

다음으로, 도 7에 도시된 바와 같이 상기 제 2 보호층(105) 위에 마스크(106)를 형성한다.Next, as shown in FIG. 7, a mask 106 is formed on the second protective layer 105.

상기 마스크(106)는 드라이 필름, ABF 및 RCC 중 어느 하나를 포함할 수 있다. 이때, 상기 마스크(106)는 내열성이 강한 드라이 필름을 사용하는 것이 바람직하다.The mask 106 may include any one of a dry film, ABF, and an RCC. At this time, it is preferable that the mask 106 uses a dry film having strong heat resistance.

다음으로, 도 8에 도시된 바와 같이 상기 제 1 보호층(104), 제 2 보호층(105) 및 마스크(106)를 레이저 가공하여 상기 절연 플레이트(101) 위에 형성된 패드(103)를 노출하는 개구부(105)를 형성한다.Next, as shown in FIG. 8, the first protective layer 104, the second protective layer 105, and the mask 106 are laser processed to expose the pad 103 formed on the insulating plate 101. The opening 105 is formed.

상기 레이저 공정은 작업의 유연성이 높고, 복잡한 형상이나 소량의 제품을 비싼 금형비 부담 없이 가공할 수 있으며, 다품종 소량 생산의 최근 시장 상황에 적합하여 시제품 가공에도 많이 적용된다.The laser process is highly flexible, can process complex shapes or small quantities of products without expensive mold costs, and is also suitable for prototyping as it is suitable for the recent market situation of small quantity production of various kinds.

상기 레이저 공정은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의해 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합재료도 가동할 수 있다. 절단 직경이 최소 0.005mm까지도 가능하며, 가공 가능한 두께 범위도 넓다.The laser process concentrates optical energy on the surface to melt and evaporate a part of the material, and takes a desired shape. The laser process can easily process complex formations by a computer program, and a composite material that is difficult to cut by other methods. Can be operated. Cut diameters as small as 0.005 mm are possible, and the thickness range is wide.

상기 레이저 공정에 대한 레이저 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.As a laser drill for the above laser process, it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a CO2 laser, or an ultraviolet (UV) laser. The YAG laser is a laser capable of processing both a copper foil layer and an insulating layer, and the CO2 laser is a laser capable of processing only an insulating layer.

이때, 상기 레이저 공정은 상기 자외선(UV) 레이저를 이용함으로써, 작은 구경이 개구부(107)를 형성할 수 있도록 함이 바람직하다. In this case, it is preferable that the laser process uses the ultraviolet (UV) laser so that a small aperture can form the opening 107.

여기에서, 상기 개구부(107)는 상기 제 1 보호층(104)의 개구부, 제 2 보호층(105)의 개구부 및 마스크(106)의 윈도우를 포함한다.The opening 107 may include an opening of the first passivation layer 104, an opening of the second passivation layer 105, and a window of the mask 106.

즉, 상기 제 1 보호층(104), 제 2 보호층(105) 및 마스크(106)를 순차적으로 적층하고, 이에 상기 자외선 레이저를 이용하여 상기 개구부(107)를 형성함으로써, 상기 제 1 보호층(104)의 개구부, 제 2 보호층(105)의 개구부 및 상기 마스크(106)의 윈도우를 한 번의 공정으로 동시에 형성시킬 수 있도록 한다.That is, the first passivation layer 104, the second passivation layer 105, and the mask 106 are sequentially stacked, and the openings 107 are formed using the ultraviolet laser, thereby forming the first passivation layer. An opening of 104, an opening of the second protective layer 105, and a window of the mask 106 can be simultaneously formed in one process.

다른 실시 예로, 상기 제 1 보호층(104)의 개구부, 제 2 보호층(105) 및 상기 마스크(106)의 윈도우는 복수의 공정에 의해 각각 형성될 수도 있다.In another embodiment, the opening of the first passivation layer 104, the second passivation layer 105, and the window of the mask 106 may be formed by a plurality of processes, respectively.

예를 들어, 상기 패드(103) 위에 상기 제 1 보호층(104)을 형성한 후, 상기 패드(103)를 노출하도록 상기 제 1 보호층(104)에 개구부를 형성시킬 수 있다. 또한, 상기 제 1 보호층(104) 위에 상기 제 1 보호층(104)에 형성된 개구부와 동일한 개구부를 갖는 제 2 보호층(105)을 형성시킬 수 있다. 또한, 상기 제 2 보호층(104) 위에 상기 제 2 보호층(105)의 개구부와 동일한 윈도우를 갖는 마스크(106)를 형성할 수 있다.For example, after the first protective layer 104 is formed on the pad 103, an opening may be formed in the first protective layer 104 to expose the pad 103. In addition, a second passivation layer 105 having the same opening as the opening formed in the first passivation layer 104 may be formed on the first passivation layer 104. In addition, a mask 106 having the same window as the opening of the second protective layer 105 may be formed on the second protective layer 104.

상기 형성되는 개구부(107)의 위치는 상기 절연 플레이트(101) 위에 형성된 패드(103)의 위치에 의해 결정된다.The position of the formed opening 107 is determined by the position of the pad 103 formed on the insulating plate 101.

즉, 상기 개구부(107)는 상기 패드(103)가 형성된 위치에 형성된다. 이때, 상기 개구부(107)는 상기 패드(103)의 일부만을 노출하도록 형성된다.That is, the opening 107 is formed at the position where the pad 103 is formed. In this case, the opening 107 is formed to expose only a part of the pad 103.

다시 말해서, 상기 개구부(107)는 상기 패드(103)의 폭보다 작은 폭을 갖도록 형성되며, 이에 따라 상기 패드(103)의 가장자리 영역은 상기 제 1 보호층(104)에 의해 보호된다.In other words, the opening 107 is formed to have a width smaller than the width of the pad 103, so that the edge region of the pad 103 is protected by the first protective layer 104.

이후, 도 9와 같이 상기 마스크(106)의 상면, 그리고 상기 제 1 보호층(104), 제 2 보호층(105) 및 상기 마스크(106)의 측면에 도금층(108)을 형성한다. 상기 도금층(108)은 화학동도금 방식으로 형성될 수 있다.Subsequently, as shown in FIG. 9, a plating layer 108 is formed on an upper surface of the mask 106 and on side surfaces of the first protective layer 104, the second protective layer 105, and the mask 106. The plating layer 108 may be formed by chemical copper plating.

상기 화학동도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 진행될 수 있다.The chemical copper plating may be performed in the order of a degreasing process, a soft corrosion process, a precatalyst process, a catalyst process, an activation process, an electroless plating process, and an anti-oxidation process.

또한, 상기 동도금은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분되며, 여기에서는 미디엄 동도금 또는 라이트 동도금으로 0.5~1.5㎛를 만족하는 도금층(108)을 형성한다.In addition, the copper plating is divided into heavy copper plating (Heavy Copper, 2㎛ or more), medium copper plating (Medium Copper, 1 ~ 2㎛), light copper plating (Light Copper, 1㎛ or less) according to the thickness, here, medium copper plating Alternatively, the plating layer 108 that satisfies 0.5 to 1.5 μm is formed of light copper plating.

다음으로, 도 10과 같이 상기 제 1 보호층(104), 제 2 보호층(105) 및 상기 마스크(106)에 드릴링하여 형성한 개구부(107)를 매립하여 범프(109)를 형성한다.Next, as illustrated in FIG. 10, the bump 109 is formed by filling the opening 107 formed by drilling the first protective layer 104, the second protective layer 105, and the mask 106.

상기 범프(109)는 전기동도금 처리에 의해 상기 개구부(107) 전체를 매립하여 형성될 수 있으며, 이와 달리 상기 개구부(107)의 일부만을 매립하여 형성될 수도 있다. The bump 109 may be formed by filling the entire opening 107 by an electroplating process. Alternatively, the bump 109 may be formed by filling only a part of the opening 107.

본 발명의 실시 예에서는 상기 개구부(107)의 전체를 매립하여 상기 범프(109)를 형성한다. 그러나, 이는 일 실시 예에 불과할 뿐, 상기 개구부(107)의 일부만을 매립하여 상기 범프(109)를 형성하여 상기 제 1 보호층(104)의 표면과 상기 범프(109)의 표면이 동일 평면상에 놓이도록 할 수도 있을 것이다.In the embodiment of the present invention, the bump 109 is formed by filling the entire opening 107. However, this is only an example, and only a part of the opening 107 is buried to form the bump 109 so that the surface of the first protective layer 104 and the surface of the bump 109 are coplanar. It could be placed in the

이때, 상기 범프(109)는 상기 패드(103)와 동일한 구리를 포함하는 합금을 도금하여 형성될 수 있다.In this case, the bump 109 may be formed by plating an alloy including the same copper as the pad 103.

또한, 이와 달리 상기 범프(107)는 주석을 포함하는 합금을 도금하여 형성될 수도 있다. 즉, 상기 범프(107)는 주석으로만 형성될 수 있으며, 상기 주석과 팔라듐을 일정 비율로 혼합한 합금으로 형성될 수 있으며, 상기 주석과 팔라듐 이외에도 은을 추가로 포함한 합금으로 형성될 수 있다.Alternatively, the bump 107 may be formed by plating an alloy including tin. That is, the bump 107 may be formed of only tin, may be formed of an alloy in which tin and palladium are mixed at a predetermined ratio, and may be formed of an alloy including silver in addition to tin and palladium.

상기 범프(107)가 상기 구리를 포함하는 합금으로 형성되는 경우, 추후 상기 범프(107) 위에는 솔더(solder)가 추가적으로 형성될 수도 있을 것이다.When the bump 107 is formed of an alloy including the copper, solder may be additionally formed on the bump 107 later.

또한, 상기 범프(107)가 주석을 포함하는 합금으로 형성되는 경우, 상기 범프(107) 자체가 솔더 역할을 수행할 수 있다.In addition, when the bump 107 is formed of an alloy including tin, the bump 107 itself may serve as a solder.

그러나, 상기 범프(109)의 재질은 상기 제 1 보호층(104) 위에 형성된 제 2 보호층(105)의 재질에 의해 결정된다.However, the material of the bump 109 is determined by the material of the second protective layer 105 formed on the first protective layer 104.

다시 말해서, 상기 제 2 보호층(105)이 제 1 금속으로 형성된 경우, 상기 범프(109)는 상기 제 2 보호층(105)을 구성하는 제 1 금속과는 다른 제 2 금속으로 형성한다.In other words, when the second protective layer 105 is formed of the first metal, the bump 109 is formed of a second metal different from the first metal constituting the second protective layer 105.

상기 제 2 보호층(105)이나 범프(109) 중 어느 하나를 에칭하는 경우, 상기 에칭하기 위한 에칭 용액에 의해 다른 하나의 금속으로 상기 제 2 보호층(105)이나 범프(109)를 형성한다.When etching either the second protective layer 105 or the bump 109, the second protective layer 105 or the bump 109 is formed of another metal by the etching solution for etching. .

예를 들어, 상기 제 2 보호층(105)이 제 1 금속으로 형성되고, 상기 제 2 보호층(105)을 형성하는 제 1 금속을 에칭하기 위해 제 1 에칭 용액을 사용하는 경우, 상기 범프(109)는 상기 제 1 에칭 용액에도 에칭되지 않는 제 2 금속을 사용하여 형성하는 것이 바람직하다.For example, when the second protective layer 105 is formed of a first metal and a first etching solution is used to etch the first metal forming the second protective layer 105, the bump ( 109 is preferably formed using a second metal that is not etched in the first etching solution.

또한, 상기 범프(109)가 제 2 금속으로 형성되고, 상기 범프(109)를 형성하는 제 2 금속을 에칭하기 위해 제 2 에칭 용액을 사용하는 경우, 상기 제 2 보호층(105)은 상기 제 2 에칭 용액에도 에칭되지 않는 제 1 금속을 사용하여 형성하는 것이 바람직하다.In addition, when the bump 109 is formed of a second metal and a second etching solution is used to etch the second metal forming the bump 109, the second protective layer 105 may be formed of the second metal. It is preferable to form using the 1st metal which is not etched also in 2 etching solution.

다음으로, 도 11과 같이 에칭 과정을 수행하여 상기 마스크(106)의 상면에 형성된 도금층(108)과 상기 형성된 범프(109)의 일부를 선택적으로 제거한다.Next, an etching process is performed as shown in FIG. 11 to selectively remove a portion of the plating layer 108 and the formed bumps 109 formed on the upper surface of the mask 106.

즉, 상기 범프(109)가 형성되면, 상기 씨드층으로 사용한 상기 도금층(108)을 선택적으로 제거한다. 이때, 상기 도금층(108)은 플래쉬 에칭 공정에 의해 상기 마스크(106)의 상측 표면에서 제거될 수 있다.That is, when the bump 109 is formed, the plating layer 108 used as the seed layer is selectively removed. In this case, the plating layer 108 may be removed from the upper surface of the mask 106 by a flash etching process.

다음으로, 도 12와 같이 상기 제 2 보호층(105) 위에 형성된 마스크(106)를 제거한다.Next, as shown in FIG. 12, the mask 106 formed on the second protective layer 105 is removed.

상기 마스크(106)가 제거되면, 상기 제 1 보호층(104) 위에 형성된 제 2 보호층(105)을 제거한다.When the mask 106 is removed, the second protective layer 105 formed on the first protective layer 104 is removed.

이때, 상기 제 2 보호층(105)을 제거하기 위해 상기 제 2 보호층(105)을 형성하는 금속에 대응되는 에칭 용액을 사용하는 경우, 상기 범프(109)는 상기 에칭 용액에 의해 에칭되지 않는 금속으로 형성되기 때문에 상기 제 2 보호층(105)만을 효과적으로 제거할 수 있다.In this case, when the etching solution corresponding to the metal forming the second protective layer 105 is used to remove the second protective layer 105, the bump 109 is not etched by the etching solution. Since it is formed of a metal, only the second protective layer 105 can be effectively removed.

도 13은 본 발명의 실시 예에 의해 형성되는 범프 및 제 1 보호층을 나타낸 도면이다.13 is a view illustrating a bump and a first protective layer formed by an embodiment of the present invention.

도 13을 참조하면, 종래 기술에 의해 제조되는 인쇄회로기판에는 제 1 보호층 주위에 상기 범프 형성을 위해 적층한 마스크의 잔사가 존재하는 것을 확인할 수 있다.Referring to FIG. 13, it can be seen that a printed circuit board manufactured according to the related art has a residue of a mask stacked for forming the bumps around the first protective layer.

그러나, 본 발명에 의해 제조되는 인쇄회로기판에는 상기 제 1 보호층 위에 제 2 보호층을 적층한 후 범프 제조 공정을 수행함으로써 상기 제 1 보호층 위에 별도의 잔사가 존재하지 않는 것을 확인할 수 있다.However, in the printed circuit board manufactured by the present invention, it is possible to confirm that no residue is present on the first protective layer by performing a bump manufacturing process after stacking the second protective layer on the first protective layer.

도 14는 본 발명의 실시 예에 의해 형성되는 제 1 보호층을 나타낸 도면이다.14 is a view showing a first protective layer formed by an embodiment of the present invention.

도 14를 참조하면, 종래 기술에 의하면, 마스크를 제거하는 과정에서 제 1 보호층의 손상이 발생하는 것을 확인할 수 있으며, 이에 따라 인쇄회로기판의 신뢰성이 낮아지는 문제점이 있다.Referring to FIG. 14, according to the prior art, it may be confirmed that damage to the first protective layer occurs in the process of removing the mask, thereby lowering the reliability of the printed circuit board.

그러나, 본 발명에 따른 실시 예에 의하면, 상기 제 1 보호층 위에 적층되는 제 2 보호층을 이용하여 범프를 형성하기 때문에, 상기 제 1 보호층의 손상 없이 안정적이고 신뢰성 높은 인쇄회로기판을 제조할 수 있게 된다.However, according to the embodiment of the present invention, since the bump is formed using the second protective layer stacked on the first protective layer, a stable and reliable printed circuit board may be manufactured without damaging the first protective layer. It becomes possible.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and variations without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100: 인쇄회로기판
101: 절연 플레이트
103: 패드
104: 보호층
106, 206: 도금층
107, 207, 208: 범프
100: printed circuit board
101: insulation plate
103: pad
104: protective layer
106, 206: plating layer
107, 207, 208: bump

Claims (15)

절연 기판 위에 패드를 형성하는 단계;
상기 절연 기판 위에 상기 형성된 패드를 노출하는 개구부를 갖는 제 1 보호층을 형성하는 단계;
상기 제 1 보호층 위에 상기 패드를 노출하는 개구부를 갖는 제 2 보호층을 형성하는 단계;
상기 형성된 제 2 보호층 위에 상기 패드를 노출하는 윈도우를 갖는 마스크를 형성하는 단계; 그리고
상기 제 1 및 2 보호층의 개구부와 상기 마스크의 윈도우를 매립하는 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
Forming a pad over the insulating substrate;
Forming a first protective layer having an opening exposing the formed pad on the insulating substrate;
Forming a second protective layer having an opening exposing the pad over the first protective layer;
Forming a mask having a window exposing the pad on the formed second protective layer; And
And forming bumps filling the openings of the first and second protective layers and the windows of the mask.
제 1항에 있어서,
상기 패드는 구리, 니켈 또는 이들의 합금으로 형성되는 인쇄회로기판의 제조 방법.
The method of claim 1,
The pad is a method of manufacturing a printed circuit board formed of copper, nickel or alloys thereof.
제 1항에 있어서,
상기 제 1 및 2 보호층의 개구부와 상기 마스크의 윈도우는 레이저 가공에 의해 형성되는 인쇄회로기판의 제조 방법.
The method of claim 1,
The openings of the first and second protective layers and the window of the mask are formed by laser processing.
제 1항에 있어서,
상기 제 1 및 2 보호층의 개구부와 상기 마스크의 윈도우는 동시에 형성되는 인쇄회로기판의 제조 방법.
The method of claim 1,
The openings of the first and second protective layers and the window of the mask are formed at the same time.
제 1항에 있어서,
상기 제 2 보호층은 상기 범프를 형성하는 제 1 금속과 다른 제 2 금속으로 형성되는 인쇄회로기판의 제조 방법.
The method of claim 1,
The second protective layer is a manufacturing method of a printed circuit board formed of a second metal different from the first metal forming the bump.
제 5항에 있어서,
상기 제 1 금속은 상기 제 2 금속의 에칭 용액에 의해 에칭되지 않는 인쇄회로기판의 제조 방법.
6. The method of claim 5,
And the first metal is not etched by the etching solution of the second metal.
제 5항에 있어서,
상기 제 1 금속은 구리, 구리를 포함하는 합금, 주석 또는 주석을 포함하는 합금 중 적어도 어느 하나를 포함하는 인쇄회로기판의 제조 방법.
6. The method of claim 5,
The first metal is a method of manufacturing a printed circuit board comprising at least one of copper, an alloy containing copper, tin or an alloy containing tin.
제 5항에 있어서,
상기 제 2 금속은 구리, 니켈, 크롬, 티타늄 또는 이들의 합금 중 적어도 어느 하나를 포함하는 인쇄회로기판의 제조 방법.
6. The method of claim 5,
The second metal is a manufacturing method of a printed circuit board comprising at least one of copper, nickel, chromium, titanium or alloys thereof.
제 1항에 있어서,
상기 제 2 보호층은 0.1~10㎛ 범위를 만족하는 두께로 형성되는 인쇄회로기판의 제조 방법.
The method of claim 1,
The second protective layer is a manufacturing method of a printed circuit board formed to a thickness satisfying the range of 0.1 ~ 10㎛.
제 1항에 있어서,
상기 제 1 보호층은 솔더 레지스트를 포함하는 인쇄회로기판의 제조 방법.
The method of claim 1,
The first protective layer is a manufacturing method of a printed circuit board comprising a solder resist.
제 1항에 있어서,
상기 마스크 상면, 그리고 상기 제 1 보호층, 제 2 보호층 및 상기 마스크의 측면에 상기 범프의 도금 씨드층을 형성하는 단계가 더 포함되는 인쇄회로기판의 제조 방법.
The method of claim 1,
And forming a plating seed layer of the bumps on the upper surface of the mask and on the first protective layer, the second protective layer, and the side surfaces of the mask.
제 1항에 있어서,
상기 범프가 형성된 이후에 상기 형성된 마스크를 제거하는 단계가 더 포함되는 인쇄회로기판의 제조 방법.
The method of claim 1,
And removing the formed mask after the bump is formed.
제 12항에 있어서,
상기 마스크가 제거된 이후에 상기 제 2 보호층을 형성하는 금속에 대응되는 에칭액을 이용하여 상기 제 2 보호층을 제거하는 단계가 더 포함되는 인쇄회로기판의 제조 방법.
13. The method of claim 12,
And removing the second protective layer by using an etching solution corresponding to the metal forming the second protective layer after the mask is removed.
제 1항에 있어서,
상기 제 2 보호층은 무전해 화학 도금 방식 또는 스퍼터링 방식 중 적어도 어느 하나의 방식에 의해 형성되는 인쇄회로기판의 제조 방법.
The method of claim 1,
The second protective layer is a method of manufacturing a printed circuit board formed by at least one of the electroless chemical plating method or sputtering method.
제 1항에 있어서,
상기 범프를 형성하는 단계는
삼각 기둥, 사각 기둥, 다각 기둥 및 원 기둥 중 적어도 어느 하나의 형상을 갖는 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
The method of claim 1,
Forming the bumps
Forming a bump having a shape of at least one of a triangular pillar, a square pillar, a polygonal pillar and a circular pillar.
KR1020100134546A 2010-12-24 2010-12-24 The printed circuit board and the method for manufacturing the same KR101173397B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100134546A KR101173397B1 (en) 2010-12-24 2010-12-24 The printed circuit board and the method for manufacturing the same
US13/997,596 US9706652B2 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing same
PCT/KR2011/010057 WO2012087072A2 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing same
CN201180068501.8A CN103404244B (en) 2010-12-24 2011-12-23 Printed circuit board and manufacturing methods
EP11852118.6A EP2645829B1 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing same
TW100148569A TWI442854B (en) 2010-12-24 2011-12-26 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134546A KR101173397B1 (en) 2010-12-24 2010-12-24 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120072684A true KR20120072684A (en) 2012-07-04
KR101173397B1 KR101173397B1 (en) 2012-08-10

Family

ID=46707327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134546A KR101173397B1 (en) 2010-12-24 2010-12-24 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101173397B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3056192B1 (en) * 1999-01-18 2000-06-26 富山日本電気株式会社 Method of manufacturing mounting board with solder resist layer having bumps formed on electrode pads
KR100744606B1 (en) 2006-06-21 2007-08-01 삼성전기주식회사 Manufacturing method of package substrate

Also Published As

Publication number Publication date
KR101173397B1 (en) 2012-08-10

Similar Documents

Publication Publication Date Title
CN106165554B (en) Printed circuit board, package substrate and manufacturing method thereof
KR102212827B1 (en) Pcb, package substrate and a manufacturing method thereof
US9439282B2 (en) Method for manufacturing printed circuit board
JP6711509B2 (en) Printed circuit board, semiconductor package and manufacturing method thereof
JP2010135721A (en) Printed circuit board comprising metal bump and method of manufacturing the same
EP2645829B1 (en) Printed circuit board and method for manufacturing same
US9572250B2 (en) Printed circuit board and method for manufacturing the same
JP6092117B2 (en) Printed circuit board and manufacturing method thereof
KR100619348B1 (en) Method for manufacturing package substrate using a electroless Ni plating
KR102534940B1 (en) Printed circuit board
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
KR101222828B1 (en) Method of manufacturing coreless substrate
KR101199174B1 (en) The printed circuit board and the method for manufacturing the same
KR101219929B1 (en) The printed circuit board and the method for manufacturing the same
KR101173397B1 (en) The printed circuit board and the method for manufacturing the same
KR101189337B1 (en) The printed circuit board and the method for manufacturing the same
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
KR101194552B1 (en) Printed circuit board and a method of manufacturing the same
KR101241649B1 (en) The printed circuit board and the method for manufacturing the same
KR20150107141A (en) The printed circuit board and the method for manufacturing the same
KR101189330B1 (en) The printed circuit board and the method for manufacturing the same
KR20130046716A (en) The printed circuit board and the method for manufacturing the same
KR100815322B1 (en) Printed circuit board and fabricating method of the same
KR102333097B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20150115346A (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee