KR101199174B1 - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR101199174B1
KR101199174B1 KR1020100093284A KR20100093284A KR101199174B1 KR 101199174 B1 KR101199174 B1 KR 101199174B1 KR 1020100093284 A KR1020100093284 A KR 1020100093284A KR 20100093284 A KR20100093284 A KR 20100093284A KR 101199174 B1 KR101199174 B1 KR 101199174B1
Authority
KR
South Korea
Prior art keywords
pad
bump
plating
layer
bumps
Prior art date
Application number
KR1020100093284A
Other languages
Korean (ko)
Other versions
KR20120031727A (en
Inventor
맹일상
심성보
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100093284A priority Critical patent/KR101199174B1/en
Publication of KR20120031727A publication Critical patent/KR20120031727A/en
Application granted granted Critical
Publication of KR101199174B1 publication Critical patent/KR101199174B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 절연층 위에 형성되어 솔더 레지스트의 개구부를 통해 노출되어 있는 패드와, 상기 패드 위에 도금으로 형성되며, 상기 솔더 레지스트의 표면 위로 돌출되어 있는 범프를 포함하고, 상기 범프는 상기 패드의 면적보다 좁은 면적을 갖는 것을 특징으로 한다. 따라서, 도금으로 범프를 형성시킴으로써 신뢰성이 높은 형상으로 범프를 형성시킬 수 있으며, 동일 씨드층을 이용하여 범프와 패드를 형성시킴으로써, 범프 형성 시 발생하는 공정수를 최소화할 수 있다.The present invention relates to a printed circuit board, the substrate comprising a pad formed on an insulating layer and exposed through an opening of a solder resist, and a bump formed on the pad by plating and protruding above the surface of the solder resist. And, the bump is characterized in that it has an area smaller than the area of the pad. Accordingly, bumps may be formed in a highly reliable shape by forming bumps by plating, and by forming bumps and pads using the same seed layer, the number of processes generated during bump formation may be minimized.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.A printed circuit board (PCB) is formed by printing a circuit pattern on a electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components on the flat surface in order to mount various types of electronic elements on a flat plate.

또한, 최근 들어 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판업체에서는 세미 에디티브 방식(SAP: Semi Additive Process)을 적용하여 인쇄회로기판의 박형화 및 고밀도화 추세에 대응하고 있다.In addition, with the development of the electronics industry, the demand for high functionalization, miniaturization, price competitiveness, and short delivery time of electronic components is increasing rapidly. In order to cope with this trend, printed circuit board manufacturers are applying semi-additive process (SAP) to cope with the trend of thinner and denser printed circuit boards.

도 1a 내지 도 1e는 일반적인 인쇄회로기판에서의 범프(bump) 제조 과정을 나타내는 단면도이다.1A to 1E are cross-sectional views illustrating a bump manufacturing process in a general printed circuit board.

우선적으로, 도 1a와 같이 절연성 기판(절연 플레이트)(1) 위에 제 1 금속층(2)을 형성한다. 또한, 상기 제 1 금속층(2)은 구리, 니켈 또는 이들의 합금으로 형성될 수 있다. 상기 제 1 금속층(2)이 형성되면, 상기 제 1 금속층(2) 위에 제 1 마스크 패턴(3)을 형성한다. 그럼 다음, 상기 형성된 제 1 마스크 패턴(3)을 중심으로 상기 제 1 금속층(2)을 씨드층으로 전해 도금하여 패드(4)를 형성된다. 상기 패드(4)가 형성되면, 박리 및 에칭 공정을 거쳐 불필요한 부분인 상기 제 1 금속층(2) 및 제 1 마스크 패턴(3)을 제거한다. First, as shown in FIG. 1A, the first metal layer 2 is formed on the insulating substrate (insulating plate) 1. In addition, the first metal layer 2 may be formed of copper, nickel, or an alloy thereof. When the first metal layer 2 is formed, a first mask pattern 3 is formed on the first metal layer 2. Then, the pad 4 is formed by electroplating the first metal layer 2 with the seed layer around the formed first mask pattern 3. When the pad 4 is formed, the first metal layer 2 and the first mask pattern 3, which are unnecessary parts, are removed through a peeling and etching process.

그런 다음, 도 1b에 도시된 바와 같이 상기 패드(4)가 형성된 절연성 기판(1) 위에 상기 형성된 패드(4)를 노출하는 솔더 레지스트(5)를 형성한다.Next, as shown in FIG. 1B, the solder resist 5 exposing the formed pad 4 is formed on the insulating substrate 1 on which the pad 4 is formed.

그런 다음, 도 1c에 도시된 바와 같이 상기 도포된 솔더 레지스트(5) 위에 제 2 금속층(6)을 형성하고, 상기 형성된 제 2 금속층(6) 위에 제 2 마스크 패턴(7)을 형성한다. 이때, 상기 솔더 레지스트(5)와 제 2 금속층(6) 간의 밀착력을 확보하기 위해, 상기 솔더 레지스트(5)의 표면 처리를 수행한다. Then, as shown in FIG. 1C, a second metal layer 6 is formed on the applied solder resist 5, and a second mask pattern 7 is formed on the formed second metal layer 6. At this time, in order to secure the adhesion between the solder resist 5 and the second metal layer 6, the surface treatment of the solder resist 5 is performed.

그런 다음, 도 1d에 도시된 바와 같이, 상기 패드(4) 위에 범프(8)를 형성하고, 박리 및 에칭 공정을 거쳐 도 1e와 같이, 불필요한 부분인 상기 제 2 금속층(6) 및 제 2 마스크 패턴(7)을 제거한다.Then, as shown in FIG. 1D, the bumps 8 are formed on the pads 4, and after the peeling and etching process, as shown in FIG. 1E, the second metal layer 6 and the second mask, which are unnecessary parts, are formed. Remove the pattern (7).

그러나, 상기와 같은 종래 기술에 따르면, 상기와 같은 범프(8) 형성 시 솔더 레지스트(5)의 표면 처리 및 제 2 금속층 형성 등과 같은 추가 공정이 필요하고, 이에 따른 추가 비용이 발생하는 문제가 있다.However, according to the prior art as described above, when the bump 8 is formed as described above, an additional process such as surface treatment of the solder resist 5 and the formation of the second metal layer is required, which causes additional cost. .

실시 예는 범프 형성 시 발생하는 공정 수를 최소화하여, 경제적인 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides an economical printed circuit board and a method of manufacturing the same by minimizing the number of processes occurring during bump formation.

실시 예는 새로운 형상의 범프를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having a bump of a new shape and a manufacturing method thereof.

실시 예에 따른 인쇄회로기판은 절연층 위에 형성되어 솔더 레지스트의 개구부를 통해 노출되어 있는 패드와, 상기 패드 위에 도금으로 형성되며, 상기 솔더 레지스트의 표면 위로 돌출되어 있는 범프를 포함하고, 상기 범프는 상기 패드의 면적보다 좁은 면적을 갖는 것을 특징으로 한다.The printed circuit board according to the embodiment includes a pad formed on the insulating layer and exposed through the opening of the solder resist, and a bump formed on the pad by plating and protruding above the surface of the solder resist. It characterized in that it has an area smaller than the area of the pad.

또한, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연층 위에 도금층을 형성하는 단계와, 상기 도금층을 씨드층으로 도금하여, 상기 절연층 위에 패드를 형성하는 단계와, 상기 도금층을 씨드층으로 도금하여, 상기 형성된 패드 위에 범프를 형성하는 단계를 포함한다.In addition, the method of manufacturing a printed circuit board according to an embodiment may include forming a plating layer on an insulating layer, plating the plating layer with a seed layer, forming a pad on the insulating layer, and plating the plating layer with a seed layer. Thereby forming a bump on the formed pad.

본 발명에 따르면, 패드 형성 시 사용한 씨드층을 이용하여 범프를 형성함으로써, 범프를 형성하기 위해 추가되는 공정 수를 최소화할 수 있다.According to the present invention, by forming a bump using the seed layer used to form the pad, it is possible to minimize the number of steps added to form the bump.

또한, 에칭이 아닌 도금에 의해 범프가 형성됨으로써 신뢰성 측면에서 유리한 형상으로 범프를 형성시킬 수 있다.In addition, the bumps are formed by plating, not etching, so that the bumps can be formed in an advantageous shape in terms of reliability.

도 1a 내지 도 1e는 종래 기술의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 12는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공전 순서대로 도시하는 도면이다.1A to 1E are cross-sectional views illustrating a method for manufacturing a printed circuit board of the prior art.
2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
3 to 12 are diagrams showing a method of manufacturing a printed circuit board according to an embodiment of the present invention in an idle order.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

본 발명은 절연 플레이트 위에 형성된 씨드층을 이용하여 상기 씨드층 위에 회로 패턴 또는 패드를 형성하고, 상기 회로 패턴 또는 패드 형성 시 이용된 씨드층과 동일한 씨드층을 이용하여 상기 패드 위에 범프를 형성시킴으로써, 경제적이고 신뢰성 측면에서 유리한 회로기판을 제공한다.The present invention forms a circuit pattern or pad on the seed layer by using a seed layer formed on the insulating plate, and by forming a bump on the pad using the same seed layer as the seed layer used to form the circuit pattern or pad, Provides a circuit board which is advantageous in terms of economic and reliability.

이하에서는 도 2 내지 도 12를 참조하여 본 발명의 실시 예에 따른 인쇄회로기판을 설명한다.Hereinafter, a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 12.

도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판은 절연 플레이트(10), 상기 절연 플레이트(10) 위에 형성되는 회로 패턴(도시하지 않음)과 연결되어 있는 패드(16), 상기 패드(16) 위에 형성되는 범프(15) 및 상기 회로 패턴을 덮는 솔더 레지스트(16)를 포함한다.Referring to FIG. 2, a printed circuit board according to an exemplary embodiment of the present invention may include an insulating plate 10, a pad 16 connected to a circuit pattern (not shown) formed on the insulating plate 10, and the pad. A bump 15 formed on the upper portion 16 and a solder resist 16 covering the circuit pattern are included.

상기 절연 플레이트(10)는 단일 회로 패턴이 형성되어 있는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(도시하지 않음)이 형성되어 있는 절연층 영역을 의미할 수도 있다.The insulating plate 10 may be a supporting substrate of a printed circuit board having a single circuit pattern formed therein, but may include an insulating layer region in which one circuit pattern (not shown) is formed among printed circuit boards having a plurality of stacked structures. It may mean.

상기 절연 플레이트(10)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(10)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.When the insulating plate 10 means one insulating layer among a plurality of stacked structures, a plurality of circuit patterns (not shown) may be continuously formed on the upper or lower portion of the insulating plate 10.

상기 절연 플레이트(10)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 10 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 10 includes a polymer resin, the insulation plate 10 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(10) 위에는 복수의 회로 패턴과 연결되어 있는 복수의 패드(13)가 형성되어 있다. 상기 패드(13)는 인쇄회로기판 위에 실장되는 소자를 장착하기 위한 용도로 형성되며, 솔더(도시하지 않음)가 부착되는 패드(13)를 의미한다.A plurality of pads 13 connected to the plurality of circuit patterns are formed on the insulating plate 10. The pad 13 is formed to mount an element mounted on a printed circuit board, and means a pad 13 to which solder (not shown) is attached.

상기 패드(13)는 전도성 물질로 형성되며, 절연 플레이트(10) 상에 형성되는 동박층을 패터닝하여 회로 패턴을 형성하는 경우, 구리를 포함하는 합금으로 형성될 수 있다.The pad 13 may be formed of a conductive material, and may be formed of an alloy including copper when the circuit pattern is formed by patterning the copper foil layer formed on the insulating plate 10.

이때, 상기 패드(13)는 상기 절연 플레이트(10) 위에 형성되는 도금층(11)을 씨드층으로 전기동도금하여 형성될 수 있다. 상기 도금층(11)은 화학동도금으로 상기 절연 플레이트(10)의 전면에 걸쳐 형성될 수 있다.In this case, the pad 13 may be formed by electroplating the plating layer 11 formed on the insulating plate 10 as a seed layer. The plating layer 11 may be formed over the entire surface of the insulating plate 10 by chemical copper plating.

상기 패드(13) 위에는 상기 패드(13)의 상면을 덮는 복수의 범프(15)가 형성되어 있다. 이때, 상기 범프(15)는 전기동도금으로 상기 패드(13)의 상면의 면적보다 좁은 면적을 갖도록 형성될 수 있다.A plurality of bumps 15 covering the top surface of the pad 13 are formed on the pad 13. In this case, the bump 15 may be formed to have an area smaller than that of the upper surface of the pad 13 by electroplating.

또한, 상기 범프(15)는 도금에 의해 형성되기 때문에, 상기 범프(15)의 상면 및 상기 상면과 대향하는 하면의 면적은 동일하다. 상기 범프(15)는 상면과 하면의 면적이 동일한 원 기둥 형상이나 사각 기둥 형상 등으로 형성될 수 있다.Further, since the bumps 15 are formed by plating, the areas of the upper surface of the bumps 15 and the lower surface of the bumps 15 that are opposite to each other are the same. The bump 15 may be formed in a circular columnar shape or a square columnar shape having the same upper and lower surfaces.

종래 기술에 의하면, 상기 범프(15)는 에칭 공정에 의해 형성되거나, 도금 공정에 의해 형성된다. 상기 도금 공정에 의해 형성되는 범프는 상기 본 발명에서의 범프와 같이 상면과 하면의 면적이 동일하게 형성될 수 있으나, 이로 인해 발생하는 공정 수가 증가하는 문제가 있다. 또한, 상기 에칭 공정은 상기 도금 공정보다는 적은 공정 수로 범프를 형성시킬 수 있다. 그러나, 상기 에칭 공정에 의해 형성되는 범프는 불균일한 에칭에 의해 범프의 상면과 하면의 면적이 다르게 된다. 다시 말해서, 상기 에칭에 의해 형성되는 범프는 사다리꼴 형상을 가지며, 이로 인해 추후 솔더와 범프 사이에 크랙이 발생할 가능성이 높다.According to the prior art, the bumps 15 are formed by an etching process or by a plating process. The bumps formed by the plating process may have the same area of the upper and lower surfaces as the bumps of the present invention, but there is a problem in that the number of processes generated thereby increases. In addition, the etching process may form bumps in fewer process steps than the plating process. However, the bumps formed by the etching process have different areas of the upper and lower surfaces of the bumps due to uneven etching. In other words, the bump formed by the etching has a trapezoidal shape, which is likely to cause cracks between the solder and the bump later.

따라서, 본 발명에서는 공정수를 최소화하면서도 신뢰성이 높은 형상을 가진 범프를 형성시킬 수 있도록 한다.Therefore, in the present invention, it is possible to form a bump having a highly reliable shape while minimizing the number of processes.

이를 위해서, 상기 범프(15)는 상기 패드(13) 형성 시 사용된 도금층(11)을 씨드층으로 전기동도금하여 생성된다. 즉, 상기 도금층(11)은 상기 패드(13) 형성후 에칭에 의해 제거되지 않고, 상기 범프(15) 형성을 위한 씨드층으로 사용된다.To this end, the bump 15 is produced by electroplating the plating layer 11 used to form the pad 13 as a seed layer. That is, the plating layer 11 is not removed by etching after the pad 13 is formed, and is used as a seed layer for forming the bump 15.

상기 절연 플레이트(10) 위에는 회로 패턴을 덮으며 솔더 레지스트(16)가 형성되어 있다. The solder resist 16 is formed on the insulating plate 10 to cover the circuit pattern.

솔더 레지스트(16)는 절연 플레이트(10)의 표면을 보호하기 위한 것으로 절연 플레이트(10)의 전면에 형성되며, 노출되어야 하는 패드(13)의 상면을 개방하는 개구부를 가진다.The solder resist 16 is formed on the front surface of the insulating plate 10 to protect the surface of the insulating plate 10 and has an opening that opens an upper surface of the pad 13 to be exposed.

상기 범프(15)는 상기 솔더 레지스트(16)의 개구부에 형성되며, 상기 솔더 레지스트(16)의 상면으로부터 돌출되도록 형성된다.The bump 15 is formed in an opening of the solder resist 16 and protrudes from an upper surface of the solder resist 16.

이때, 상기 범프(15)는 상기 솔더 레지스트(16)로부터 돌출되어 있는 영역(b)이 상기 개구부의 면적(a)보다 좁은 면적을 갖도록 형성된다.In this case, the bump 15 is formed such that the region b protruding from the solder resist 16 has a smaller area than the area a of the opening.

즉, 본 발명에 따르면 인쇄회로기판은 절연 플레이트(10) 위에 화학동도금층(11)을 형성하여 패드(13)를 형성한다. 또한 상기 화학동도금층(11)을 이용하여 상기 패드(13) 위에 범프(15)를 형성시키도록 한다. 즉, 상기 패드(13)가 형성된 후 상기 화학동도금층(11)을 에칭하지 않고 상기 범프(15)를 형성시키도록 하여, 상기 범프(15) 형성 시 발생하는 공정 수를 최소화할 수 있도록 한다. That is, according to the present invention, the printed circuit board forms the chemical copper plating layer 11 on the insulating plate 10 to form the pad 13. In addition, the bump 15 is formed on the pad 13 by using the chemical copper plating layer 11. That is, after the pad 13 is formed, the bump 15 is formed without etching the chemical copper plating layer 11, so that the number of processes generated when the bump 15 is formed can be minimized.

이와 같이, 인쇄회로기판의 패드(13)에 대하여 범프(15)를 솔더 레지스트(16)보다 돌출되게 형성하여 솔더의 높이를 높일 수 있으며, 상기 패드(13)의 씨드층을 이용하여 상기 범프(15)도 형성시킴으로써 상기 범프(15) 생성시 발생하는 공정수를 최소화할 수 있다.As such, the bump 15 may be formed to protrude from the solder resist 16 with respect to the pad 13 of the printed circuit board, thereby increasing the height of the solder, and using the seed layer of the pad 13 to form the bump ( Also, the number of processes generated when the bumps 15 are generated can be minimized by forming 15).

도 3 내지 도 12를 참조하여 도 2의 인쇄회로기판을 제조하는 방법을 설명한다.A method of manufacturing the printed circuit board of FIG. 2 will be described with reference to FIGS. 3 to 12.

도 3 내지 도 12는 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타낸 단면도이다.3 to 12 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 2.

먼저, 도 3과 같이 절연 플레이트(10)를 준비한다.First, the insulating plate 10 is prepared as shown in FIG. 3.

도 3의 절연 플레이트(10)에는 복수의 회로 패턴이 형성되어 있으며, 절연 플레이트(10)의 하부에도 회로 패턴이 형성될 수 있다.A plurality of circuit patterns are formed on the insulating plate 10 of FIG. 3, and a circuit pattern may also be formed under the insulating plate 10.

즉, 상기 절연 플레이트(10)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(10)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있으며, 그렇지 않은 경우, 상기 절연 플레이트(10)의 상부 및 하부 모두에 복수의 회로 패턴이 연속적으로 형성될 수 있다. That is, when the insulating plate 10 means one insulating layer among a plurality of laminated structures, a plurality of circuit patterns (not shown) may be continuously formed on the upper or lower portion of the insulating plate 10. Otherwise, a plurality of circuit patterns may be continuously formed on both the upper and lower portions of the insulating plate 10.

상기 절연 플레이트(10)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 10 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 10 includes a polymer resin, the insulation plate 10 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

다음으로, 도 4와 같이 상기 절연 플레이트(10)의 상측 표면으로 도금층(11)을 형성한다.Next, as shown in FIG. 4, the plating layer 11 is formed on the upper surface of the insulating plate 10.

상기 도금층(11)은 화학동도금 방식으로 절연 플레이트(10) 표면에 형성될 수 있다. The plating layer 11 may be formed on the surface of the insulating plate 10 by chemical copper plating.

상기 화학 동도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. The chemical copper plating method may be performed by treating in a degreasing process, a soft corrosion process, a precatalyst process, a catalyst process, an activation process, an electroless plating process, and an anti-oxidation process.

다음으로, 도 5와 같이 상기 도금층(11) 위에 제 1 마스크 패턴(12)을 형성한다.Next, as shown in FIG. 5, a first mask pattern 12 is formed on the plating layer 11.

상기 제 1 마스크 패턴(12)은 포토 레지스트나 드라이 필름을 사용할 수 있으며, 상기 도금층(11)의 표면 중 일부 표면을 개방하도록 형성된다. 보다 바람직하게, 상기 제 1 마스크 패턴(12)은 상기 도금층(11)의 표면 중 패드(12)가 형성될 부분을 개방하여, 상기 도금층(11)의 일부가 노출되도록 제 1 마스크 개구부를 가진다. 상기 제 1 마스크 패턴(12)은 내열성이 강한 드라이 필름을 사용하는 것이 바람직하다.The first mask pattern 12 may use a photoresist or a dry film, and is formed to open a part of the surface of the plating layer 11. More preferably, the first mask pattern 12 has a first mask opening so that a part of the plating layer 11 is exposed by opening a portion where the pad 12 is to be formed on the surface of the plating layer 11. It is preferable to use the dry film with strong heat resistance for the said 1st mask pattern 12. FIG.

다음으로, 도 6과 같이 상기 제 1 마스크 패턴(12)에 의해 형성된 제 1 마스크 개구부를 매립하여 패드(13)를 형성한다.Next, as shown in FIG. 6, the pad 13 is formed by filling the first mask opening formed by the first mask pattern 12.

상기 패드(13)는 전기동도금 처리에 의해 상기 제 1 마스크 개구부의 전체를 매립하여 형성될 수 있으며, 이와 달리 상기 제 1 마스크 개구부의 일부만을 매립하여 형성될 수도 있다.The pad 13 may be formed by embedding the entirety of the first mask opening by an electroplating process. Alternatively, the pad 13 may be formed by filling only a portion of the first mask opening.

다음으로, 도 7과 같이 상기 도금층(11) 위에 형성된 제 1 마스크 패턴(12)을 제거한다.Next, as shown in FIG. 7, the first mask pattern 12 formed on the plating layer 11 is removed.

즉, 상기 패드(13)가 형성되면 상기 도금층(11) 위에 형성된 상기 제 1 마스크 패턴(12)을 박리한다. 상기 제 1 마스크 패턴(12)이 박리되면, 크리닝하여 표면에 잔재하는 용제 등을 제거한다.That is, when the pad 13 is formed, the first mask pattern 12 formed on the plating layer 11 is peeled off. When the first mask pattern 12 is peeled off, the solvent and the like remaining on the surface are cleaned by cleaning.

다음으로, 도 8과 같이 상기 도금층(11) 위에 제 2 마스크 패턴(14)을 형성한다.Next, as shown in FIG. 8, a second mask pattern 14 is formed on the plating layer 11.

상기 제 2 마스크 패턴(14)은 포토 레지스트나 드라이 필름을 사용할 수 있으며, 상기 패드(13)의 표면 중 일부 표면을 개방하도록 형성된다. 보다 바람직하게, 상기 제 2 마스크 패턴(14)은 상기 패드(13)의 표면 중 범프(15)가 형성될 부분을 개방하여, 상기 패드(13)의 일부가 노출되도록 하는 제 2 마스크 개구부를 가진다. The second mask pattern 14 may use a photoresist or a dry film, and is formed to open a part of the surface of the pad 13. More preferably, the second mask pattern 14 has a second mask opening that opens a portion of the surface of the pad 13 on which the bump 15 is to be formed so that a part of the pad 13 is exposed. .

이를 위해, 상기 제 2 마스크 패턴(14)은 상기 도금층(11)의 표면과 상기 패드(13)의 표면에 선택적으로 형성된다. 상기 제 2 마스크 패턴(14)은 내열성이 강한 드라이 필름을 사용하는 것이 바람직하다.To this end, the second mask pattern 14 is selectively formed on the surface of the plating layer 11 and the surface of the pad 13. It is preferable to use the dry film with strong heat resistance for the said 2nd mask pattern 14.

다음으로, 도 9와 같이 상기 제 2 마스크 패턴(14)에 의해 형성된 제 2 마스크 개구부를 매립하여 범프(15)를 형성한다.Next, as shown in FIG. 9, the bump 15 is formed by filling the second mask opening formed by the second mask pattern 14.

상기 범프(15)는 전기동도금 처리에 의해 상기 제 2 마스크 개구부의 전체를 매립하여 형성될 수 있으며, 이와 달리 상기 제 2 마스크 개구부의 일부만을 매립하여 형성될 수도 있다. 상기 범프(15)는 상기 2 마스크 개구부의 일부까지 매립하도록 형성하는 것이 바람직하다.The bump 15 may be formed by embedding the entirety of the second mask opening by an electroplating process. Alternatively, the bump 15 may be formed by filling only a portion of the second mask opening. The bumps 15 may be formed to fill up to a part of the two mask openings.

즉, 상기 범프(15) 형성을 위해 사용한 씨드층은 상기 패드(13) 형성을 위해 사용한 씨드층과 동일하다.That is, the seed layer used to form the bumps 15 is the same as the seed layer used to form the pads 13.

이를 위해, 상기 도금층(11)은 상기 패드(13)가 생성된 이후에 에칭 공정을 통해 제거되지 않고, 상기 범프(15)가 형성될 때까지 상기 절연 플레이트 위에 남아있게 된다. 즉, 상기 범프(15) 형성 시까지 상기 도금층(11)이 남아있기 때문에 씨드층 형성을 위한 도금 공정이 요구되지 않으며, 그에 따라 상기 범프(15) 형성까지 발생하는 공정수를 줄일 수 있다. To this end, the plating layer 11 is not removed through the etching process after the pad 13 is generated, but remains on the insulating plate until the bump 15 is formed. That is, since the plating layer 11 remains until the bump 15 is formed, the plating process for forming the seed layer is not required, and thus the number of processes generated up to the bump 15 may be reduced.

또한, 상기 범프(15)는 도금 공정에 의해 형성되기 때문에 상기 범프(15)의 상면 및 상기 상면과 대향하는 하면의 면적은 동일하게 형성된다. 보다 구체적으로, 상기 범프(15)는 상면과 하면의 면적이 동일한 원 기둥 형상 또는 사각 기둥 형상 등으로 형성될 수 있다. 상기와 같이, 상면과 하면의 면적이 동일한 형상으로 상기 범프(15)가 형성됨으로써, 솔더와 범프(15) 사이의 크랙(crack) 발생 확률을 최소화할 수 있다.Further, since the bumps 15 are formed by the plating process, the areas of the upper surface of the bumps 15 and the lower surface opposite to the upper surface are equally formed. More specifically, the bumps 15 may have a circular columnar shape or a square columnar shape having the same upper and lower surfaces. As described above, the bumps 15 are formed in the same shape as the upper and lower surfaces, thereby minimizing the probability of cracking between the solder and the bumps 15.

다음으로, 도 10과 같이 상기 도금층(11) 및 패드(13) 위에 형성된 제 2 마스크 패턴(14)을 제거한다.Next, as shown in FIG. 10, the second mask pattern 14 formed on the plating layer 11 and the pad 13 is removed.

즉, 상기 범프(15)가 형성되면 상기 도금층(11) 및 패드(13) 위에 형성된 상기 제 2 마스크 패턴(14)을 박리한다. 상기 제 2 마스크 패턴(14)이 박리되면, 크리닝하여 표면에 잔재하는 용제 등을 제거한다.That is, when the bump 15 is formed, the second mask pattern 14 formed on the plating layer 11 and the pad 13 is peeled off. When the second mask pattern 14 is peeled off, it is cleaned to remove a solvent or the like remaining on the surface.

다음으로, 도 11과 같이 상기 절연 플레이트(10) 위에 형성된 도금층(11)을 제거한다.Next, as shown in FIG. 11, the plating layer 11 formed on the insulating plate 10 is removed.

즉, 상기 범프(15)가 형성된 이후에 상기 범프(15) 및 패드(13) 형성 시 씨드층으로 사용한 도금층(11)을 제거한다.That is, after the bumps 15 are formed, the plating layer 11 used as the seed layer when the bumps 15 and the pads 13 are formed is removed.

상기 도금층(11)은 플래쉬 에칭 공정에 의해 상기 절연 플레이트(10) 위에서 제거될 수 있다.The plating layer 11 may be removed on the insulating plate 10 by a flash etching process.

다음으로, 도 12와 같이 상기 절연 플레이트 (10) 위에 형성된 회로 패턴을 매립하도록 솔더 레지스트(16)를 도포한다.Next, a solder resist 16 is applied to fill the circuit pattern formed on the insulating plate 10 as shown in FIG.

상기 솔더 레지스트(16)는 패드(13)를 노출하는 개구부를 포함하도록 형성되어 있으며, 개구부는 패드(13)와 동일한 폭을 갖도록 형성되거나, 패드(13)보다 작은 폭을 갖도록 형성될 수 있다. 상기 개구부가 패드(13)보다 작을 폭을 갖도록 형성될 경우, 패드(13)의 가장자리 영역은 솔더 레지스트(16)에 의해 보호된다. The solder resist 16 is formed to include an opening exposing the pad 13, and the opening may be formed to have the same width as the pad 13 or may have a width smaller than the pad 13. When the opening is formed to have a width smaller than the pad 13, the edge region of the pad 13 is protected by the solder resist 16.

상기와 같이, 본 발명의 실시 예에 따르면 범프 도금 시, 패드를 도금할 때 씨드층으로 사용한 도금층을 이용함으로써, 상기 씨드층 형성을 위한 공정이 요구되지 않음으로써, 공정수를 최소화할 수 있으며, 도금에 의해 범프가 형성됨으로써 신뢰성이 높은 형상으로 범프를 형성시킬 수 있다.As described above, according to the embodiment of the present invention, by using the plating layer used as the seed layer when plating the pad during bump plating, a process for forming the seed layer is not required, thereby minimizing the number of processes. By forming bumps by plating, bumps can be formed in a highly reliable shape.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

10: 절연 플레이트
11: 도금층
12: 제 1 마스크 패턴
13: 패드
14: 제 2 마스크 패턴
15: 범프
16: 솔더 레지스트10: insulation plate
11: plating layer
12: first mask pattern
13: pad
14: second mask pattern
15: bump
16: solder resist

Claims (13)

절연층 위에 형성되어 솔더 레지스트의 개구부를 통해 노출되어 있는 패드; 및
상기 패드 위에 도금으로 형성되고, 상기 솔더 레지스트의 표면 위로 돌출되어 있으며, 상기 패드의 면적보다 좁은 면적을 갖는 범프를 포함하고,
상기 범프는 상기 절연층 위에 형성되어 있는 솔더 레지스트의 개구부보다 좁은 면적을 갖는 인쇄회로기판.A pad formed on the insulating layer and exposed through the opening of the solder resist; And
A bump formed on the pad, the bump protruding over the surface of the solder resist, the bump having an area smaller than the area of the pad,
The bump has a smaller area than the opening of the solder resist formed on the insulating layer. 제 1항에 있어서,
상기 범프는 상면 및 상기 상면과 대향하는 하면의 면적이 동일한 것을 특징으로 하는 인쇄회로기판.The method of claim 1,
The bump is a printed circuit board, characterized in that the area of the upper surface and the lower surface opposite to the upper surface. 제 1항에 있어서,
상기 범프는 구리를 포함하는 합금으로 형성되어 있는 인쇄회로기판.The method of claim 1,
The bump is a printed circuit board formed of an alloy containing copper. 제 1항에 있어서,
상기 절연층과 상기 패드 사이에 상기 패드의 도금 씨드층을 더 포함하는 인쇄회로기판. The method of claim 1,
The printed circuit board further comprises a plating seed layer of the pad between the insulating layer and the pad. 제 4항에 있어서,
상기 범프는 상기 패드의 도금 씨드층을 씨드층으로 전해 도금하여 형성되는 것을 특징으로 하는 인쇄회로기판.The method of claim 4, wherein
The bump is formed by electroplating the plating seed layer of the pad with a seed layer. 삭제delete 절연층 위에 도금층을 형성하는 단계;
상기 도금층을 씨드층으로 도금하여, 상기 절연층 위에 패드를 형성하는 단계;
상기 도금층을 씨드층으로 도금하여, 상기 형성된 패드 위에 상기 패드의 면적보다 좁은 면적을 갖는 범프를 형성하는 단계; 및
상기 절연층 위에 상기 범프를 노출하는 개구부를 갖는 솔더 레지스트를 형성하는 단계를 포함하며,
상기 범프는 상기 솔더 레지스트가 갖는 개구부의 면적보다 좁은 면적을 가지며 형성되는 인쇄회로기판의 제조 방법. Forming a plating layer on the insulating layer;
Plating the plating layer with a seed layer to form a pad on the insulating layer;
Plating the plating layer with a seed layer to form a bump having an area smaller than that of the pad on the formed pad; And
Forming a solder resist having an opening exposing the bumps on the insulating layer,
And the bumps are formed to have a smaller area than that of the openings of the solder resist. 제 7항에 있어서,
상기 패드를 형성하는 단계는
상기 도금층 위에 제 1 마스크 패턴을 형성하는 단계와,
상기 제 1 마스크 패턴을 마스크로 하여 상기 도금층 위에 상기 패드를 도금하는 단계와,
상기 제 1 마스크 패턴을 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법.8. The method of claim 7,
Forming the pad
Forming a first mask pattern on the plating layer;
Plating the pad on the plating layer using the first mask pattern as a mask;
And removing the first mask pattern. 제 7항에 있어서,
상기 범프를 형성하는 단계는
상기 패드의 상면을 개방하는 윈도우를 가지는 제 2 마스크 패턴을 형성하는 단계와,
상기 제 2 마스크 패턴을 마스크로 도금하여 상기 윈도우의 일부분을 매립하는 범프를 형성하는 단계와,
상기 제 2 마스크 패턴을 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법.8. The method of claim 7,
Forming the bumps
Forming a second mask pattern having a window that opens an upper surface of the pad;
Plating the second mask pattern with a mask to form a bump filling a portion of the window;
And removing the second mask pattern. 제 9항에 있어서,
상기 윈도우는 상기 패드의 상면 중 일 부분을 개방하며 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법. The method of claim 9,
The window is a manufacturing method of a printed circuit board, characterized in that formed by opening a portion of the upper surface of the pad. 제 7항에 있어서,
상기 범프를 형성한 이후에 상기 절연층 위에 형성된 상기 도금층을 제거하는 단계가 더 포함되며,
상기 솔더 레지스트는 상기 도금층이 제거된 이후에 형성되는 인쇄회로기판의 제조 방법.8. The method of claim 7,
Removing the plating layer formed on the insulating layer after forming the bumps;
And the solder resist is formed after the plating layer is removed. 삭제delete 제 7항에 있어서,
상기 범프를 형성하는 단계는
상기 범프의 상면 및 상기 상면과 대향하는 하면의 면적의 동일한 원 기둥 또는 사각 기둥 형상으로 형성하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조 방법.8. The method of claim 7,
Forming the bumps
And forming the same circular pillar or square pillar shape of the area of the upper surface of the bump and the lower surface opposite to the upper surface.
KR1020100093284A 2010-09-27 2010-09-27 The printed circuit board and the method for manufacturing the same KR101199174B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100093284A KR101199174B1 (en) 2010-09-27 2010-09-27 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093284A KR101199174B1 (en) 2010-09-27 2010-09-27 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120031727A KR20120031727A (en) 2012-04-04
KR101199174B1 true KR101199174B1 (en) 2012-11-07

Family

ID=46135108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093284A KR101199174B1 (en) 2010-09-27 2010-09-27 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101199174B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101231263B1 (en) * 2011-05-31 2013-02-07 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
CN103416108B (en) 2010-12-24 2016-11-02 Lg伊诺特有限公司 Printed circuit board and manufacturing methods
CN114451072A (en) * 2019-08-26 2022-05-06 Lg 伊诺特有限公司 Printed circuit board

Also Published As

Publication number Publication date
KR20120031727A (en) 2012-04-04

Similar Documents

Publication Publication Date Title
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
RU2327311C2 (en) Method of integration of components to plate-base
TWI594345B (en) Ultra fine pitch pop coreless package
KR101469698B1 (en) Wiring substrate and the method of manufacturing the same
KR101283821B1 (en) The method for manufacturing the printed circuit board
KR20160002069A (en) Pcb, package substrate and a manufacturing method thereof
JP6092117B2 (en) Printed circuit board and manufacturing method thereof
US9572250B2 (en) Printed circuit board and method for manufacturing the same
JP5048005B2 (en) Printed circuit board having metal bumps and manufacturing method thereof
US9859221B2 (en) Multilayer wiring board with built-in electronic component
JP2016100599A (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR101219905B1 (en) The printed circuit board and the method for manufacturing the same
KR101199174B1 (en) The printed circuit board and the method for manufacturing the same
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
US20190394870A1 (en) Wiring substrate
KR20130022285A (en) Method for manufacturing a printed circuit board
KR101189337B1 (en) The printed circuit board and the method for manufacturing the same
KR102159547B1 (en) The package board and the method for manufacturing the same
KR101219929B1 (en) The printed circuit board and the method for manufacturing the same
KR101222828B1 (en) Method of manufacturing coreless substrate
KR20130046716A (en) The printed circuit board and the method for manufacturing the same
KR101231263B1 (en) The printed circuit board and the method for manufacturing the same
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
KR101189330B1 (en) The printed circuit board and the method for manufacturing the same
KR101173397B1 (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 7