KR102534940B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR102534940B1
KR102534940B1 KR1020160096078A KR20160096078A KR102534940B1 KR 102534940 B1 KR102534940 B1 KR 102534940B1 KR 1020160096078 A KR1020160096078 A KR 1020160096078A KR 20160096078 A KR20160096078 A KR 20160096078A KR 102534940 B1 KR102534940 B1 KR 102534940B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
layer
barrier layer
present
Prior art date
Application number
KR1020160096078A
Other languages
Korean (ko)
Other versions
KR20180013017A (en
Inventor
박호식
이동근
최재훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160096078A priority Critical patent/KR102534940B1/en
Priority to JP2017131560A priority patent/JP7497548B2/en
Publication of KR20180013017A publication Critical patent/KR20180013017A/en
Priority to JP2022194059A priority patent/JP2023022267A/en
Application granted granted Critical
Publication of KR102534940B1 publication Critical patent/KR102534940B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명의 실시예에 따른 인쇄회로기판은 절연층, 상기 절연층 내부에 형성되고 상기 절연층에 대하여 일면이 노출되는 배리어층 및 상기 절연층 내부에 형성되고 상기 배리어층의 타면에 형성되는 회로 패턴;을 포함한다.The present invention relates to a printed circuit board. A printed circuit board according to an embodiment of the present invention includes an insulating layer, a barrier layer formed inside the insulating layer and having one surface exposed with respect to the insulating layer, and a circuit pattern formed inside the insulating layer and formed on the other surface of the barrier layer. includes;

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed circuit board {PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.

전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.With the development of the electronic industry, demands for high functionality and light, thin and small size of electronic parts are rapidly increasing, and accordingly, printed circuit boards mounting these electronic parts are also required for high-density wiring and thinning.

한편, 인쇄회로기판의 박형화를 위해 코어기판이 제거된 코어리스 회로기판도 이용되고 있다. 코어리스 회로기판을 제조하기 위해서는 캐리어가 필요하며, 캐리어는 코어기판 대신에 회로패턴 등을 형성하기 위한 지지부재로 이용된다. On the other hand, a coreless circuit board from which a core board is removed is also being used to reduce the thickness of the printed circuit board. In order to manufacture a coreless circuit board, a carrier is required, and the carrier is used as a support member for forming a circuit pattern or the like instead of the core board.

캐리어는 일면에 회로패턴이 형성될 수 있으며, 이후 절연층 등이 적층되어 빌드업층이 형성된 후 제거되면, 절연층으로부터 일면이 노출된 회로패턴이 형성될 수 있다. A circuit pattern may be formed on one surface of the carrier, and then, when an insulating layer or the like is laminated to form a build-up layer and then removed, a circuit pattern having one surface exposed from the insulating layer may be formed.

상기와 같은 회로패턴은 동박적층판을 이용하여 회로패턴을 형성하는 기술보다 미세한 회로패턴을 형성할 수 있다. The circuit pattern as described above can form a finer circuit pattern than the technique of forming a circuit pattern using a copper clad laminate.

한국공개특허 제 2010-0005881호(2010.01.18)Korean Patent Publication No. 2010-0005881 (2010.01.18)

본 발명의 일측면에 따르면, 동박 에칭액으로부터 회로패턴을 보호하기 위한 회로패턴 상에 배리어층이 형성된 회로기판을 제공할 수 있다.According to one aspect of the present invention, it is possible to provide a circuit board on which a barrier layer is formed on a circuit pattern for protecting the circuit pattern from a copper foil etchant.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 제6 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 제7 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 제8 실시예에 따른 인쇄회로기판을 개략적으로 나타낸 단면도이다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 나타낸 단면도이다.1 is a schematic cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
2 is a schematic cross-sectional view of a printed circuit board according to a second embodiment of the present invention.
3 is a schematic cross-sectional view of a printed circuit board according to a third embodiment of the present invention.
4 is a schematic cross-sectional view of a printed circuit board according to a fourth embodiment of the present invention.
5 is a schematic cross-sectional view of a printed circuit board according to a fifth embodiment of the present invention.
6 is a schematic cross-sectional view of a printed circuit board according to a sixth embodiment of the present invention.
7 is a schematic cross-sectional view of a printed circuit board according to a seventh embodiment of the present invention.
8 is a schematic cross-sectional view of a printed circuit board according to an eighth embodiment of the present invention.
9A to 9F are cross-sectional views schematically illustrating a manufacturing process of a printed circuit board according to an embodiment of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms used in this application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.In this application, when a certain component is said to "include", it means that it may further include other components without excluding other components unless otherwise stated. Also, throughout the specification, "on" means to be located above or below the target part, and does not necessarily mean to be located on the upper side relative to the direction of gravity.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but another configuration intervenes between each component so that the component is in the other configuration. It should be used as a concept that encompasses even the case of contact with each other.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.Since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the shown bar.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Embodiments of a printed circuit board and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Redundant descriptions will be omitted.

인쇄회로기판printed circuit board

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판(100)을 개략적으로 나타낸 단면도이다. 1 is a schematic cross-sectional view of a printed circuit board 100 according to a first embodiment of the present invention.

도 1을 참조하면, 제1 실시예에 따른 인쇄회로기판(100)은 절연층(10), 회로패턴(20), 배리어층(30)을 포함한다. Referring to FIG. 1 , a printed circuit board 100 according to the first embodiment includes an insulating layer 10, a circuit pattern 20, and a barrier layer 30.

절연층(10)은 프리프래그(PPG), ABF(Ajinomoto build-up film), 동박코팅수지(RCC), 액정폴리머(LCP), 테플론 등과 같은 공지의 재료가 이용될 수 있다. For the insulating layer 10, known materials such as prepreg (PPG), Ajinomoto build-up film (ABF), copper foil coating resin (RCC), liquid crystal polymer (LCP), and Teflon may be used.

회로패턴(20)은 절연층(10)에 내부에 형성되고 일면이 절연층(10)의 일면에 대하여 노출될 수 있다.The circuit pattern 20 may be formed inside the insulating layer 10 and one surface may be exposed with respect to one surface of the insulating layer 10 .

회로패턴(20)은 본 발명의 일 실시예와 같이 미세한 회로패턴을 형성하기 위해 에디티브 공정(additive process), 세미에디티브 공정(SAP , semi additive process), 모디파이 세미에디티브 공정(MSAP, modified semi additive process)을 이용하여 형성될 수 있으나, 텐팅(tenting process)과 같은 서브트랙티브 공정(Subtractive Process) 공정을 제외하는 것은 아니다. The circuit pattern 20, like an embodiment of the present invention, is an additive process, a semi-additive process (SAP), a modify semi-additive process (MSAP, It may be formed using a modified semi additive process, but does not exclude a subtractive process such as a tenting process.

회로패턴(20)은 디태치 코어 기판을 이용하여 디태치 코어 기판이 제거된 절연층의 일면으로 노출되는 임베디드 회로패턴(embedded circuit pattern)일 수 있다. The circuit pattern 20 may be an embedded circuit pattern exposed on one surface of the insulating layer from which the detach core substrate is removed using the detach core substrate.

임베디드 회로패턴(embedded circuit pattern, 이하에서 임베디드 회로패턴은 회로패턴이라하며, 본 발명에서 회로패턴은 그 형성 방법에 따라 달리 형성되는 회로패턴을 모두 포괄하는 의미이다.)은 디태치 코어 기판의 일부 구성인 동박층이 제거되는 과정에서 에칭액에 의해 과에칭 되는 문제가 발생될 수 있다.An embedded circuit pattern (hereinafter referred to as a circuit pattern) is a part of the detach core substrate. In the process of removing the copper foil layer, which is a component, a problem of over-etching by an etchant may occur.

따라서, 에칭 후 절연층(10)의 일면으로 노출되는 회로패턴(20)의 일면은 절연층의 일면과 실질적으로 동일한 평면상에 형성되는 것이 바람직하나, 과에칭에 의해 절연층(10)의 일면보다 내측에 형성되는 리세스(recess) 현상이 발생한다.Therefore, it is preferable that one surface of the circuit pattern 20 exposed to one surface of the insulating layer 10 after etching is formed on substantially the same plane as one surface of the insulating layer, but one surface of the insulating layer 10 is formed by over-etching. A recess phenomenon formed more inside occurs.

본 발명의 일 실시예에 따른 배리어층(30)은 회로패턴(20)이 동박 에칭액에 의해 과에칭되는 현상을 방지하기 위해 회로패턴(20) 상에 형성될 수 있다.The barrier layer 30 according to an embodiment of the present invention may be formed on the circuit pattern 20 to prevent the circuit pattern 20 from being over-etched by the copper foil etchant.

구체적으로, 배리어층(30)은 회로패턴(20) 상에 형성되되, 절연층(10) 내부에 형성되고 절연층(10)에 대하여 일면이 노출될 수 있다.Specifically, the barrier layer 30 may be formed on the circuit pattern 20, formed inside the insulating layer 10, and one surface exposed to the insulating layer 10.

배리어층(30)의 니켈(Ni), 크롬(Cr), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 금(Au) 및 은(Ag) 중 적어도 어느 하나를 포함하거나 이들의 2 이상의 합금으로 형성될 수 있다.The barrier layer 30 includes at least one of nickel (Ni), chromium (Cr), zinc (Zn), titanium (Ti), molybdenum (Mo), gold (Au), and silver (Ag), or two of these It can be formed from one or more alloys.

배리어층(30)은 동박과 다른 재료로 형성됨으로써, 동박 에칭액에 반응하지 않을 수 있다.Since the barrier layer 30 is formed of a material different from that of the copper foil, it may not react to the copper foil etchant.

배리어층(30)은 동박 에칭액에 의해 에칭되지 않아 배리어층(30 하부에 형성된 회로패턴(20)이 동박 에칭액에 의해 에칭되는 것을 방지할 수 있다.Since the barrier layer 30 is not etched by the copper foil etchant, it is possible to prevent the circuit pattern 20 formed under the barrier layer 30 from being etched by the copper foil etchant.

배리어층(30)은 회로패턴(20) 형성 전 디태치 코어 기판에 형성됨으로써, 디태치 코어 기판이 제거된 후 배리어층(30)의 일면은 상기 절연층(10)의 일면과 실질적으로 동일한 평면에 형성될 수 있다.The barrier layer 30 is formed on the detach core substrate before forming the circuit pattern 20, so that after the detach core substrate is removed, one surface of the barrier layer 30 is substantially the same as one surface of the insulating layer 10. can be formed in

배리어층(20)의 두께는 1nm 내지 100nm 범위에서 형성될 수 있으나, 그 범위가 제한되는 것은 아니다. The thickness of the barrier layer 20 may be formed in the range of 1 nm to 100 nm, but the range is not limited.

본 발명의 일 실시예에 따른 제1 실시예에 따른 인쇄회로기판(100)은 절연층(10) 내부에 형성되고 회로패턴(20)과 전기적으로 연결되는 비아(5)를 더 포함할 수 있으며, 설명의 편의를 위해 1 layer 구조의 인쇄회로기판만 도시하였으나, 복수의 빌드업층이 형성되는 구조를 제한하는 것은 아니다.The printed circuit board 100 according to the first embodiment according to an embodiment of the present invention may further include vias 5 formed inside the insulating layer 10 and electrically connected to the circuit pattern 20, , For convenience of description, only a printed circuit board having a one-layer structure is shown, but the structure in which a plurality of build-up layers are formed is not limited.

도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판(200)을 개략적으로 나타낸 단면도이다.2 is a schematic cross-sectional view of a printed circuit board 200 according to a second embodiment of the present invention.

도 2를 참조하면, 제2 실시예에 따른 인쇄회로기판(200)은 배리어층(30)과 회로패턴(20) 사이에 형성되는 시드층(40)을 더 포함할 수 있다.Referring to FIG. 2 , the printed circuit board 200 according to the second embodiment may further include a seed layer 40 formed between the barrier layer 30 and the circuit pattern 20 .

시드층(40)은 회로패턴(20)과 배리어층(30) 간 밀착력을 높일 수 있다.The seed layer 40 may increase adhesion between the circuit pattern 20 and the barrier layer 30 .

도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판(300)을 개략적으로 나타낸 단면도이다. 3 is a schematic cross-sectional view of a printed circuit board 300 according to a third embodiment of the present invention.

도 3을 참조하면, 제3 실시예에 따른 인쇄회로기판(300)은 배리어층(30)이 모두 제거된 것을 확인할 수 있다. Referring to FIG. 3 , it can be seen that all barrier layers 30 of the printed circuit board 300 according to the third embodiment are removed.

도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판(400)을 개략적으로 나타낸 단면도이다. 4 is a schematic cross-sectional view of a printed circuit board 400 according to a fourth embodiment of the present invention.

도 4를 참조하면, 회로패턴(20)과 배리어층(30)은 복수로 형성될 수 있으며, 상기 복수의 회로패턴(20) 상에 형성되는 복수의 배리어층 중 일부는 제거될 수 있다. Referring to FIG. 4 , a plurality of circuit patterns 20 and barrier layers 30 may be formed, and some of the plurality of barrier layers formed on the plurality of circuit patterns 20 may be removed.

인쇄회로기판은 전자소자를 적층하는 패키지 기판일 수 있으며, 패키지 기판에는 전자소자와 전기적 접속을 위해 범프가 형성될 수 있다. The printed circuit board may be a package substrate on which electronic devices are stacked, and bumps may be formed on the package substrate for electrical connection with the electronic devices.

범프와 연결되는 회로패턴(20)은 범프간 단락이 현상을 보다 효과적으로 방지하기 위하여 배리어층(30)이 제거된 recess 구조를 형성할 수 있다. The circuit pattern 20 connected to the bump may form a recess structure in which the barrier layer 30 is removed in order to more effectively prevent a short circuit phenomenon between the bumps.

도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판(500)을 개략적으로 나타낸 단면도이다. 도 6은 본 발명의 제6 실시예에 따른 인쇄회로기판(600)을 개략적으로 나타낸 단면도이다. 도 7은 본 발명의 제7 실시예에 따른 인쇄회로기판(700)을 개략적으로 나타낸 단면도이다. 도 8은 본 발명의 제8 실시예에 따른 인쇄회로기판(800)을 개략적으로 나타낸 단면도이다. 5 is a schematic cross-sectional view of a printed circuit board 500 according to a fifth embodiment of the present invention. 6 is a schematic cross-sectional view of a printed circuit board 600 according to a sixth embodiment of the present invention. 7 is a schematic cross-sectional view of a printed circuit board 700 according to a seventh embodiment of the present invention. 8 is a schematic cross-sectional view of a printed circuit board 800 according to an eighth embodiment of the present invention.

도 5 내지 도 8을 참조하면. 본 발명의 실시예들에 따른 인쇄회로기판(500, 600, 700, 800)은 제 1 내지 4 실시에 따른 인쇄회로기판에 보호층(60)을 더 포함한다.Referring to Figures 5 to 8. The printed circuit boards 500, 600, 700, and 800 according to the embodiments of the present invention further include a protective layer 60 on the printed circuit boards according to the first to fourth embodiments.

보호층(60)은 절연층(100 상에 형성되고, 배리어층(30)의 일부가 노출되도록 개구부(35)를 포함할 수 있다.The protective layer 60 may be formed on the insulating layer 100 and may include an opening 35 to expose a portion of the barrier layer 30 .

개구부(35)는 도 8에 도시된 바와 같이 범프와 같은 접속부(15)가 형성될 수 있다. 또한, 접속부(15) 상에 전자 소자(25)가 형성될 수 있다. As shown in FIG. 8 , the opening 35 may be formed with a connection portion 15 such as a bump. Also, an electronic element 25 may be formed on the connection part 15 .

한편, 접속부(15)가 형성된 회로패턴(20) 상에는 배리어층(30)이 제거되어, 인쇄회로기판(800)은 리세스(recess) 구조가 형성될 수 있다. 리세스(recess) 구조는 접속부(15)가 수용될 수 있는 공간을 넓혀 측면 접속부(15)와 접촉되는 것을 방지할 수 있다. Meanwhile, the barrier layer 30 may be removed from the circuit pattern 20 on which the connection part 15 is formed, so that the printed circuit board 800 may have a recessed structure. The recess structure can prevent contact with the side connector 15 by expanding a space in which the connector 15 can be accommodated.

이하에서는, 회로패턴 상 배리어층이 형성된 인쇄회로기판의 제조공정을 도면을 참조하여 설명한다. Hereinafter, a manufacturing process of a printed circuit board on which a barrier layer is formed on a circuit pattern will be described with reference to the drawings.

인쇄회로기판의 제조공정Manufacturing process of printed circuit board

도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 개략적으로 나타낸 단면도이다. 9A to 9F are cross-sectional views schematically illustrating a manufacturing process of a printed circuit board according to an embodiment of the present invention.

이하에서는 도 9a 내지 도 9f를 참조하여, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 설명하기로 한다. Hereinafter, a manufacturing process of a printed circuit board according to an embodiment of the present invention will be described with reference to FIGS. 9A to 9F.

도 9a를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 디태치 코어 기판(50)을 준비하는 단계를 포함할 수 있다. Referring to FIG. 9A , a manufacturing process of a printed circuit board according to an embodiment of the present invention may include preparing a detach core board 50 .

디태치 코어 기판(50)은 코어 금속층(51)의 양면에 이형 금속층(51,53)이 양면에 적층될 수 있다. In the detach core substrate 50 , release metal layers 51 and 53 may be stacked on both sides of the core metal layer 51 .

이형 금속층(51)과 이형 금속층(53) 사이가 분리되면서 코어 금속층(51)이 제거될 수 있으며, 회로패턴이 형성된 이형 금속층(53)이 에칭되어 제거되면서, 회로패턴 형성 후 디태치 코어 기판(50)은 제거될 수 있다.As the release metal layer 51 and the release metal layer 53 are separated, the core metal layer 51 may be removed, and the release metal layer 53 on which the circuit pattern is formed is etched and removed, and after forming the circuit pattern, the detach core substrate ( 50) can be eliminated.

도 9b를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 회로패턴(20)을 형성하기 위해 디태치 코어 기판(50) 상에 감광성 필름(70)을 적층하는 단계를 포함할 수 있다.Referring to FIG. 9B , a manufacturing process of a printed circuit board according to an embodiment of the present invention includes laminating a photosensitive film 70 on a detach core substrate 50 to form a circuit pattern 20 . can do.

감광성 필름(70)은 노광, 현상 공정을 거쳐 회로패턴이 형성될 부분이 제거될 수 있다. 감광성 필름(70)을 이용하여 노광, 현상하는 공정은 공지의 기술이 이용될 수 있다. A portion of the photosensitive film 70 where a circuit pattern is to be formed may be removed through exposure and development processes. For the process of exposure and development using the photosensitive film 70, a known technique may be used.

감광성 필름(70)이 제거된 부분에는 배리어층(30)이 형성될 수 있다. A barrier layer 30 may be formed on a portion where the photosensitive film 70 is removed.

배리어층(30)은 sputter 공정 등 기타 도금 공정을 통해 형성될 수 있다.The barrier layer 30 may be formed through other plating processes such as a sputter process.

배리어층(30)의 두께는 1nm ~ 1000nm 범위에서 형성될 수 있으나, 그 두께는 상기 범위로 제한되는 것은 아니다. The thickness of the barrier layer 30 may be formed in the range of 1 nm to 1000 nm, but the thickness is not limited to the above range.

도 9c를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 배리어층(30) 상에 시드층(40)을 형성하는 단계를 포함할 수 있다. Referring to FIG. 9C , a manufacturing process of a printed circuit board according to an embodiment of the present invention may include forming a seed layer 40 on the barrier layer 30 .

시드층(40)은 회로패턴(20)과 배리어층(30)의 밀착력을 높이기 위해 형성되는 층으로, 무전해 동도금 또는 전해 동도금 공정에 의해 형성될 수 있다. The seed layer 40 is a layer formed to increase adhesion between the circuit pattern 20 and the barrier layer 30, and may be formed by an electroless copper plating process or an electrolytic copper plating process.

도 9d를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 시드층(40) 상에 회로패턴(20)이 형성되는 단계를 포함할 수 있다.Referring to FIG. 9D , a manufacturing process of a printed circuit board according to an embodiment of the present invention may include forming a circuit pattern 20 on a seed layer 40 .

회로패턴(20)은 도시된 바와 같이 세미에디티브 공정(SAP , semi additive process)에 의해 형성될 수 있으나, 그 형성 방법을 제한하는 것은 아니다. As shown, the circuit pattern 20 may be formed by a semi additive process (SAP), but the formation method is not limited thereto.

도 9e를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은감광성 필름(70)을 제거하는 단계를 포함할 수 있다. Referring to FIG. 9E , the manufacturing process of the printed circuit board according to an embodiment of the present invention may include removing the photosensitive film 70 .

다음으로, 도 9f를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 디태치 코어 기판(50)을 제거되는 단계를 포함할 수 있다. Next, referring to FIG. 9F , the manufacturing process of the printed circuit board according to an embodiment of the present invention may include removing the detach core board 50 .

도 9e를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정은 복수의 배리어층(30) 중 일부의 배리어층(30)을 제거하는 단계를 더 포함할 수 있다. Referring to FIG. 9E , the manufacturing process of the printed circuit board according to an embodiment of the present invention may further include removing some of the barrier layers 30 from among the plurality of barrier layers 30 .

복수의 배리어층(30) 중 일부의 배리어층(30)을 제거하는 단계에서 일부의 배리어층(30)은 recess depth가 필요한 부분이며, 일부의 배리어층(30)을 선택적으로 에칭하거나, CZ 및 OSP soft etching에 의해 recess 구조를 형성할 수 있다.In the step of removing some of the barrier layers 30 from among the plurality of barrier layers 30, some of the barrier layers 30 are portions requiring a recess depth, and some of the barrier layers 30 are selectively etched, or CZ and A recess structure can be formed by OSP soft etching.

일부의 배리어층(30)을 제거하는 단계에서 베리어층은 선택적으로 에칭되어 베리어층 또는 회로패턴이 에칭되는 양을 최소화할 수 있다.In the step of removing a portion of the barrier layer 30, the barrier layer is selectively etched to minimize the amount of etching of the barrier layer or circuit pattern.

본 발명의 일 실시예에 따른 인쇄회로기판은 절연층의 일면에 노출되는 회로패턴 상에 배리어층이 형성되어 디태치 코어 기판에 형성된 동박층을 제거하기 위한 에칭액으로부터 회로패턴이 손상되는 것을 방지할 수 있다. In the printed circuit board according to an embodiment of the present invention, a barrier layer is formed on the circuit pattern exposed on one surface of the insulating layer to prevent the circuit pattern from being damaged by an etchant for removing the copper foil layer formed on the detach core substrate. can

또한, 본 발명의 일 실시예에 따른 인쇄회로기판은 선택적으로 배리어층을 제거함으로써, 회로패턴 상에 형성되는 범프 등의 구조물이 단락되는 현상을 방지할 수 있다. In addition, the printed circuit board according to an embodiment of the present invention can prevent short-circuiting of structures such as bumps formed on the circuit pattern by selectively removing the barrier layer.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.Although one embodiment of the present invention has been described above, those skilled in the art can add, change, delete, or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention can be variously modified and changed by the like, and this will also be said to be included within the scope of the present invention.

10: 절연층
20: 회로패턴
30: 배리어층
40: 시드층
100, 200, 300, 400, 500, 600, 700, 800: 인쇄회로기판 10: insulating layer
20: circuit pattern
30: barrier layer
40: seed layer
100, 200, 300, 400, 500, 600, 700, 800: printed circuit board

Claims (8)

절연층;
상기 절연층 내부에 형성되고 상기 절연층에 대하여 일면이 노출되는 배리어층;
상기 절연층 내부에 형성되고 상기 배리어층의 타면에 형성되는 회로 패턴; 및
상기 배리어층과 상기 회로패턴 사이에 형성되는 시드층; 을 포함하고,
상기 시드층은 구리(Cu)를 포함하는, 인쇄회로기판.
insulating layer;
a barrier layer formed inside the insulating layer and having one surface exposed with respect to the insulating layer;
a circuit pattern formed inside the insulating layer and formed on the other surface of the barrier layer; and
a seed layer formed between the barrier layer and the circuit pattern; including,
The seed layer includes copper (Cu), the printed circuit board.
 삭제delete 제1항에 있어서,
상기 배리어층 또는 상기 회로패턴은 복수로 형성되되,
상기 복수의 회로패턴 상에 형성되는 복수의 회로패턴 중 일부의 배리어층은 제거된, 인쇄회로기판.

According to claim 1,
The barrier layer or the circuit pattern is formed in plurality,
Of the plurality of circuit patterns formed on the plurality of circuit patterns, some of the barrier layers are removed, the printed circuit board.

 제1항에 있어서,
상기 배리어층은,
니켈(Ni), 크롬(Cr), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 금(Au) 및 은(Ag) 중 적어도 어느 하나를 포함하거나 이들의 2 이상의 합금으로 형성될 수 있는, 인쇄회로기판.
According to claim 1,
The barrier layer,
It may include at least one of nickel (Ni), chromium (Cr), zinc (Zn), titanium (Ti), molybdenum (Mo), gold (Au), and silver (Ag), or may be formed of an alloy of two or more thereof. There is a printed circuit board.
 제1항에 있어서,
상기 배리어층의 두께는 1nm 내지 100nm 범위인, 인쇄회로기판.
According to claim 1,
The thickness of the barrier layer is in the range of 1 nm to 100 nm, the printed circuit board.
 제1항에 있어서,
상기 절연층 상에 형성되고, 상기 배리어층의 일부가 노출되도록 개구부를 포함하는 보호층;을 더 포함하는 인쇄회로기판.
According to claim 1,
The printed circuit board further comprising a; protective layer formed on the insulating layer and including an opening through which a portion of the barrier layer is exposed.
 제6항에 있어서,
상기 개구부 상에 형성되는 접속부;를 더 포함하는, 인쇄회로기판.
According to claim 6,
A printed circuit board further comprising; a connecting portion formed on the opening.
 제1항에 있어서,
상기 절연층 내부에 형성되고 상기 회로패턴과 전기적으로 연결되는 비아;를 더 포함하는, 인쇄회로기판.
According to claim 1,
A printed circuit board further comprising a via formed inside the insulating layer and electrically connected to the circuit pattern.
KR1020160096078A 2016-07-28 2016-07-28 Printed circuit board KR102534940B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160096078A KR102534940B1 (en) 2016-07-28 2016-07-28 Printed circuit board
JP2017131560A JP7497548B2 (en) 2016-07-28 2017-07-04 Printed Circuit Board
JP2022194059A JP2023022267A (en) 2016-07-28 2022-12-05 printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096078A KR102534940B1 (en) 2016-07-28 2016-07-28 Printed circuit board

Publications (2)

Publication Number Publication Date
KR20180013017A KR20180013017A (en) 2018-02-07
KR102534940B1 true KR102534940B1 (en) 2023-05-22

Family

ID=61076635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096078A KR102534940B1 (en) 2016-07-28 2016-07-28 Printed circuit board

Country Status (2)

Country Link
JP (2) JP7497548B2 (en)
KR (1) KR102534940B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425899B1 (en) * 2020-11-17 2022-07-28 주식회사 엔피테크놀로지 Manufacturing method of flexible printed circuit board
KR102425898B1 (en) * 2020-11-17 2022-07-28 주식회사 엔피테크놀로지 Manufacturing method of double side type flexible printed circuit board
KR20220098528A (en) 2021-01-04 2022-07-12 삼성전기주식회사 Printed circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109140A (en) * 2006-10-25 2008-05-08 Samsung Electro-Mechanics Co Ltd Circuit board and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214252A (en) 2002-12-27 2004-07-29 Sumitomo Bakelite Co Ltd Method of manufacturing single-sided circuit board
KR100892935B1 (en) * 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 Substrate with built-in chip and method for manufacturing substrate with built-in chip
US8502398B2 (en) * 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
US8225503B2 (en) * 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
KR100990575B1 (en) 2008-07-08 2010-10-29 삼성전기주식회사 Printed circuit board having fine pattern and manufacturing method of the same
JP4256454B2 (en) 2008-09-01 2009-04-22 新光電気工業株式会社 Wiring board manufacturing method and wiring board
JP5603600B2 (en) * 2010-01-13 2014-10-08 新光電気工業株式会社 WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE
JP5910151B2 (en) 2012-02-20 2016-04-27 富士通株式会社 Wiring structure and manufacturing method thereof, electronic device and manufacturing method thereof
US20150279815A1 (en) 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Substrate Having Conductive Columns
KR102281458B1 (en) * 2014-06-23 2021-07-27 삼성전기주식회사 Printed circuit board having an embedded device, semiconductor package and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109140A (en) * 2006-10-25 2008-05-08 Samsung Electro-Mechanics Co Ltd Circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
JP7497548B2 (en) 2024-06-11
KR20180013017A (en) 2018-02-07
JP2023022267A (en) 2023-02-14
JP2018019076A (en) 2018-02-01

Similar Documents

Publication Publication Date Title
KR102212827B1 (en) Pcb, package substrate and a manufacturing method thereof
CN106165554B (en) Printed circuit board, package substrate and manufacturing method thereof
US9439282B2 (en) Method for manufacturing printed circuit board
JP4847547B2 (en) Printed circuit board having round solder bumps
KR102472945B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP5461323B2 (en) Manufacturing method of semiconductor package substrate
US20090084595A1 (en) Printed circuit board and manufacturing method of the same
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
EP2656703B1 (en) Printed circuit board and method for manufacturing the same
CN107170689B (en) Chip packaging substrate
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
JP2023022267A (en) printed circuit board
KR20150006686A (en) Printed Circuit Board and Method of Manufacturing The Same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
TWI486104B (en) Multilayer wiring board
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
KR101219929B1 (en) The printed circuit board and the method for manufacturing the same
KR102281458B1 (en) Printed circuit board having an embedded device, semiconductor package and method of manufacturing the same
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
KR100477258B1 (en) Method for creating bump and making printed circuit board using the said bump
JP2013106029A (en) Printed circuit board and method of manufacturing printed circuit board
KR20120031775A (en) Method of manufacturing coreless substrate
KR101211712B1 (en) PCB and Fabricaring method of the same
KR101173397B1 (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant