KR20120071517A - Optoelectronic device and method for manufacturing the same - Google Patents

Optoelectronic device and method for manufacturing the same Download PDF

Info

Publication number
KR20120071517A
KR20120071517A KR1020100133091A KR20100133091A KR20120071517A KR 20120071517 A KR20120071517 A KR 20120071517A KR 1020100133091 A KR1020100133091 A KR 1020100133091A KR 20100133091 A KR20100133091 A KR 20100133091A KR 20120071517 A KR20120071517 A KR 20120071517A
Authority
KR
South Korea
Prior art keywords
layer
cavity
buffer layer
seed
substrate
Prior art date
Application number
KR1020100133091A
Other languages
Korean (ko)
Other versions
KR101643213B1 (en
Inventor
데-샨 쿠오
춘-카이 고
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Priority to KR1020100133091A priority Critical patent/KR101643213B1/en
Publication of KR20120071517A publication Critical patent/KR20120071517A/en
Application granted granted Critical
Publication of KR101643213B1 publication Critical patent/KR101643213B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A photoelectric device and a manufacturing method thereof are provided to improve light extraction efficiency by changing a traveling direction of light rays in a cavity with refractive index difference between the inside of the cavity and an outer material. CONSTITUTION: A plurality of first semiconductor rods(1021) is formed on a first surface of a substrate(101). A protective layer is formed on a surface of the first semiconductor rods and the first surface of the substrate. The protective layer includes a first protective layer(1031), a second protective layer, and a third protective layer. A first buffer layer(105) is successively grown after the third protective layer is eliminated. A first cavity(104) is formed between adjacent first semiconductor rods, the substrate, and the first buffer layer.

Description

광전소자 및 그 제조방법 {OPTOELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME}Optoelectronic device and its manufacturing method {OPTOELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 반도체층 내에 형성된 공동을 구비한 광전소자에 관한 것이다.The present invention relates to an optoelectronic device having a cavity formed in a semiconductor layer.

발광다이오드는 반도체 소자에 광범위하게 사용되는 광원이다. 종래의 백열등 또는 형광등과 비교해보면, 발광다이오드는 전기를 절약하고 사용수명이 비교적 길다는 특성이 있어 종래의 광원을 점차적으로 대체하여 교통신호등, 백라이트 모듈, 가로등조명, 의료설비 등의 산업에 응용되고 있다.The light emitting diode is a light source widely used in semiconductor devices. Compared with conventional incandescent lamps or fluorescent lamps, light emitting diodes save electricity and have a relatively long service life, so they are gradually replaced by conventional light sources, and are applied to industries such as traffic signals, backlight modules, street lights, and medical facilities. have.

발광다이오드 광원의 응용과 발전에 따라 휘도에 대한 수요가 갈수록 높아지고 있으며, 발광효율을 증가시켜 휘도를 높이는 것은 업계에서 공동으로 노력하는 방향이 되었다. With the application and development of the light emitting diode light source, the demand for brightness is increasing and the increase in the luminance by increasing the luminous efficiency has become a direction for joint efforts in the industry.

본 발명에 따른 광전소자는 기판, 복수 개의 제1 씨드로드, 제1 보호층, 제1 완충층, 하나 이상의 제1 공동을 포함하고,An optoelectronic device according to the invention comprises a substrate, a plurality of first seed rods, a first protective layer, a first buffer layer, one or more first cavities,

상기 기판은 표면 및 상기 표면과 수직하는 법선 방향을 구비하고,The substrate has a surface and a normal direction perpendicular to the surface,

상기 복수 개의 제1 씨드로드는 상기 기판의 상기 표면에 위치하여 상기 표면과 접촉하고 부분적으로 상기 기판의 상기 표면을 노출하고,The plurality of first seed rods are positioned on the surface of the substrate to contact the surface and partially expose the surface of the substrate,

상기 제1 보호층은 상기 제1 씨드로드의 측벽 및 상기 기판의 노출 표면 위에 위치하며,The first protective layer is located on the sidewall of the first seed rod and the exposed surface of the substrate,

상기 제1 완충층은 상기 복수 개의 제1 씨드로드 위에 위치하고, 그 중 상기 제1 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제1 씨드로드는 직접적으로 접촉되고, The first buffer layer is positioned on the plurality of first seed rods, wherein the first buffer layer has a first surface and a second surface corresponding to each other with the first surface, wherein the first surface and the plurality of agent 1 seed rod is in direct contact,

상기 하나 이상의 제1 공동은 상기 복수 개의 제1 씨드로드, 상기 기판의 상기 표면 및 상기 제1 완충층의 제1 표면 사이에 위치한다. 그 중 상기 하나 이상의 제1 공동은 너비와 높이를 가지고 있으며, 상기 너비는 상기 표면에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이는 상기 법선 방향에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이와 너비의 비율은 1/5 ~ 3 사이이다.The one or more first cavities are located between the plurality of first seed rods, the surface of the substrate and the first surface of the first buffer layer. Wherein said at least one first cavity has a width and a height, said width being the maximum size of said first cavity in a direction parallel to said surface, said height being said first in a direction parallel to said normal direction The maximum size of the cavity, wherein the ratio of height to width is between 1/5 and 3.

본 발명에 의하면, 공동은 중공 구조이며, 이 공동은 굴절률을 가지고 있어 공기렌즈로 알맞으며, 광선이 광전소자에서 공동으로 진행할 때, 공동의 내부 및 외부 재료의 굴절률의 차이로 인해 광선은 공동에서 진행방향이 변경되어 광적출 효율이 증가할 수 있다. 그 밖에, 공동은 또한 산란중심(scattering center)이 되어 광자의 진행방향을 변경하고 전반사를 감소시킬 수 있다. According to the present invention, the cavity is a hollow structure, which has a refractive index, which is suitable for an air lens, and when the light travels through the cavity in the optoelectronic device, the light beam is in the cavity due to the difference in the refractive indices of the internal and external materials of the cavity. The direction of travel may be changed to increase the light extraction efficiency. In addition, the cavity can also be a scattering center, changing the direction of photon progression and reducing total reflection.

도 1a~도 1d, 도 1f는 본 발명의 실시예에 따른 광전소자의 제조공정 개략도이다.
도 1e는 본 발명의 실시예에 따라 형성된 제1 공동을 주사형 전자현미경(SEM)으로 촬영하여 보여준 도면이다.
도 2는 본 발명의 광전 반도체소자의 단면 개략도이다.
도 3a ~ 도 3f는 본 발명의 실시예에 따른 광전소자의 제조공정 개략도이다.1A to 1D and 1F are schematic diagrams illustrating a manufacturing process of an optoelectronic device according to an exemplary embodiment of the present invention.
FIG. 1E is a view showing a first cavity formed according to an embodiment of the present invention by scanning electron microscope (SEM).
2 is a schematic cross-sectional view of the optoelectronic semiconductor device of the present invention.
3A to 3F are schematic views illustrating a manufacturing process of an optoelectronic device according to an exemplary embodiment of the present invention.

본 발명을 더욱 자세하고 완전하게 설명하기 위하여, 아래 도 1a 내지 도 3과 결부하여 기술한다. 도 1a 내지 도 1f에 예시한 바와 같이, 본 발명의 제1 실시예에 따른 광전소자의 제조방법을 간단하게 서술하면 아래와 같다. 도 1a에 도시한 바와 같이, 법선 방향(N)을 구비한 기판(101)의 제1 표면(1011)에 제1 씨드층(102)을 성장시킨다.In order to describe the present invention in more detail and completely, the following description is made in conjunction with FIGS. 1A to 3. As illustrated in FIGS. 1A to 1F, a method of manufacturing a photoelectric device according to a first exemplary embodiment of the present invention will be briefly described as follows. As shown in FIG. 1A, the first seed layer 102 is grown on the first surface 1011 of the substrate 101 having the normal direction N. As shown in FIG.

그 후, 도 1b에 도시한 바와 같이 제1 씨드층(102)을 식각하여 기판(101)의 제1 표면(1011) 상에 복수 개의 제1 씨드로드(1021)를 형성한다. 본 실시예에서 상기 제1 씨드로드(1021)는 전기화학적 식각, 또는 유도 결합 플라즈마(inductive coupling plasma, ICP)를 이용한 건식 식각 또는 초산, 수산화칼륨 또는 인산유산용액 등의 식각액을 단독 또는 혼합 이용한 습식 식각과 같은 비등방성 식각을 통해, 공동 또는 핀홀(pin hole)과 같은 하나 이상의 공동을 포함하도록 형성되거나, 또는 두 개 이상의 공동이 서로 연결되어 망상 형태의 공동구조체를 형성한다. 이들 구조체의 형성 방법은 본 발명의 출원인이 특허출원한 제099132153호 대만특허출원사건을 참고할 수 있으며, 상기 특허출원을 본 출원의 일부로 원용한다. Thereafter, as illustrated in FIG. 1B, the first seed layer 102 is etched to form a plurality of first seed rods 1021 on the first surface 1011 of the substrate 101. In the present embodiment, the first seed rod 1021 is an electrochemical etching, or a dry etching using an inductive coupling plasma (ICP), or a wet type using an etching solution such as acetic acid, potassium hydroxide, or phosphate solution. Through anisotropic etching, such as etching, it is formed to include one or more cavities, such as cavities or pin holes, or two or more cavities are connected to each other to form a network-like cavity structure. For the method of forming these structures, reference may be made to No. 099132153 Taiwan patent application filed by the applicant of the present invention, and the patent application is incorporated as part of the present application.

이어서 도 1c에 도시한 바와 같이, 상기 제1 씨드로드(1021)의 표면 및 노출된 기판의 제1 표면의 위를 덮는 보호층(103)을 형성한다. 그 중 제1 씨드로드(1021)의 측벽을 덮는 제1 보호층(1031), 복수의 제1 씨드로드(1021) 사이에 노출된 기판의 제1 표면(1011) 위를 덮는 제2 보호층(1032) 및 제1 씨드로드(1021)의 상면을 덮는 제3 보호층(1033)을 포함한다. 일 실시예에서 보호층(103)은 스핀온글래스코팅(SOG, spin onglass coating)방법을 이용하여 형성되며, 보호층(103)의 재료는 이산화규소(SiO2), HSQ(Hydrogen Silesquioxane) 및 MSQ(Methylsequioxane)와 같이 실세스퀴옥산(Silsequioxane)을 기재로 하는 폴리머이다.Subsequently, as shown in FIG. 1C, a protective layer 103 is formed to cover the surface of the first seed rod 1021 and the first surface of the exposed substrate. Among them, a first protective layer 1031 covering the sidewalls of the first seed rod 1021, and a second protective layer covering the first surface 1011 of the substrate exposed between the plurality of first seed rods 1021 ( 1032 and a third protective layer 1033 covering the top surface of the first seed rod 1021. In one embodiment, the protective layer 103 is formed using a spin on glass coating (SOG) method, the material of the protective layer 103 is silicon dioxide (SiO 2 ), Hydrogen Silesquioxane (HSQ) and MSQ It is a polymer based on silsesquioxane, such as (Methylsequioxane).

이어서 상기 제3 보호층(1033)을 제거하고 연속하여 제1 완충층(105)을 성장시킨다. 이때 제1 완충층(105)은 도 1d와 같이 상기 복수 개의 제1 씨드로드(1021)의 상면을 따라 ELOG(Epitaxial lateral overgrowth)방식으로 측향 및 상향으로 동시에 성장하게 되며, 상기 제1 완충층(105)의 성장과 동시에 서로 인접한 제1 씨드로드(1021), 기판(101) 및 제1 완충층(105)의 사이에 하나 이상의 제1 공동(104)이 형성된다. 본 실시예에서 제1 보호층(1031)은 제1 씨드로드(1021)의 측벽을 덮으므로 제1 완충층(105)의 성장 방향성과 공간성장의 우선성을 효과적으로 제어할 수 있다. 본 실시예에서 제1 씨드층(102) 또는 제1 완충층(105)은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층일 수 있다.Subsequently, the third protective layer 1033 is removed and the first buffer layer 105 is continuously grown. In this case, the first buffer layer 105 grows laterally and upward simultaneously in an epitaxial lateral overgrowth (ELOG) manner along the top surfaces of the plurality of first seed rods 1021 as shown in FIG. 1D, and the first buffer layer 105 At least one first cavity 104 is formed between the first seed rod 1021, the substrate 101, and the first buffer layer 105 adjacent to each other at the same time as the growth of. In the present exemplary embodiment, since the first protective layer 1031 covers the sidewall of the first seed rod 1021, the growth direction of the first buffer layer 105 and the priority of spatial growth can be effectively controlled. In the present embodiment, the first seed layer 102 or the first buffer layer 105 may be an unintentionally doped layer or an undoped layer or an n-type doped layer.

일 실시예에서 제1 공동(104)의 너비는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 또는 50nm~100nm이다. 제1 공동(104)의 높이는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛, 또는 0.5㎛~0.8㎛이다. 그 밖에 일 실시예에서 제1 공동은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3 또는 1/5~1/4의 종횡비(높이와 너비의 비율)를 갖는다. 일 실시예에서 서로 인접하는 제1 씨드로드(1021)와 기판(101)의 사이에 복수 개의 제1 공동(104)이 형성된다. 다른 실시예에서 복수 개의 제1 씨드로드(1021)는 규칙적으로 배열된 구조일 수 있으므로, 상기 복수 개의 제1 공동(104) 또한 규칙적으로 배열된 구조로 될 수 있다. In one embodiment, the width of the first cavity 104 is 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The height of the first cavity 104 is 0.5 μm to 2 μm, 0.5 μm to 1.8 μm, 0.5 μm to 1.6 μm, 0.5 μm to 1.4 μm, 0.5 μm to 1.2 μm, 0.5 μm to 1 μm, or 0.5 μm to 0.8 μm to be. In another embodiment, the first cavity is 1/5 to 3, 1/5 to 2, 1/5 to 1, 1/5 to 1/2, 1/5 to 1/3, or 1/5 to 1 /. It has an aspect ratio of 4 (a ratio of height to width). In one embodiment, a plurality of first cavities 104 is formed between the first seed rod 1021 and the substrate 101 adjacent to each other. In another embodiment, since the plurality of first seed rods 1021 may have a regularly arranged structure, the plurality of first cavities 104 may also have a regularly arranged structure.

도 1e는 본 발명의 실시예에 따라 형성된 제1 공동(104)을 주사형 전자 현미경(SEM)으로 촬영하여 보여준 도면이며, 도 1e에 도시한 바와 같이 이러한 복수 개의 공동(104)은 서로 별개로 형성된 단독의 제1 공동(1041)이거나 또는 이와 같이 단독으로 형성된 제1 공동(1041)이 서로 연결되어 하나 또는 복수 개의 망상 형태의 제1 공동군(1042)을 형성할 수 있다.FIG. 1E illustrates a scanning electron microscope (SEM) of a first cavity 104 formed according to an embodiment of the present invention, and as shown in FIG. 1E, the plurality of cavities 104 are separated from each other. The first cavity 1041 formed alone or the first cavity 1041 formed as such may be connected to each other to form a first cavity group 1042 having one or more network shapes.

그 중 상기 복수 개의 제1 공동(104)의 평균 너비(Wx)는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm 또는 50nm~100nm일 수 있다. 상기 복수 개의 제1 공동(104)의 평균 높이(HX)는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛, 또는 0.5㎛~0.8㎛일 수 있다. 일 실시예에서 상기 복수 개의 제1 공동(104)의 평균 간격은 10nm(100Å)~1.5㎛, 30nm~1.5㎛, 50nm~1.5㎛, 80nm~1.5㎛, 1㎛~1.5㎛, 또는 1.2㎛~1.5㎛일 수 있다. 그 밖에 일 실시예에서 상기 복수 개의 제1 공동(104)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3 또는 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다. 상기 복수 개의 제1 공동(104)이 형성하는 공극률(φ, porosity)은 제1 공동(104)의 전체 부피(VV)를 전체 부피(VT) (

Figure pat00001
)로 나눈 값으로 정의되고, 그 중 전체 부피(VT)는 제1 공동(104)의 전체 부피와 제1 씨드층(102)의 부피를 더한 값이다. 본 실시예에서 공극률(φ)은 5%-90%, 10%-90%, 20%-90%, 30%-90%, 40%-90%, 50%-90%, 60%-90%, 70%-90% 또는 80%-90% 사이에 있을 수 있다. The average width W x of the plurality of first cavities 104 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The average height H X of the plurality of first cavities 104 is 0.5 μm to 2 μm, 0.5 μm to 1.8 μm, 0.5 μm to 1.6 μm, 0.5 μm to 1.4 μm, 0.5 μm to 1.2 μm, 0.5 μm to 1 μm, or 0.5 μm to 0.8 μm. In one embodiment, the average spacing of the plurality of first cavities 104 is 10 nm (100 μs) to 1.5 μm, 30 nm to 1.5 μm, 50 nm to 1.5 μm, 80 nm to 1.5 μm, 1 μm to 1.5 μm, or 1.2 μm to 1.5 μm. In another embodiment, the plurality of first cavities 104 may include 1/5 to 3, 1/5 to 2, 1/5 to 1, 1/5 to 1/2, 1/5 to 1/3, or It can have an average aspect ratio (ratio of average height to average width) of 1/5 to 1/4. Porosity (φ, porosity) is the first full the entire volume (V V), volume (V T) of the cavity (104) to the plurality of first cavity 104 is formed (
Figure pat00001
The total volume V T is defined as the sum of the total volume of the first cavity 104 and the volume of the first seed layer 102. In this embodiment, the porosity φ is 5% -90%, 10% -90%, 20% -90%, 30% -90%, 40% -90%, 50% -90%, 60% -90% It can be between 70% -90% or 80% -90%.

이어서 도 1f에 도시한 바와 같이 상기 제1 완충층(105)의 위에 연속해서 제1 반도체층(106), 능동층(107)과 제2 반도체층(108)을 성장시킨 후, 상기 능동층(107)과 제2 반도체층(108)의 일부분을 식각하여 부분적으로 제1 반도체층(106)을 노출시킨 후에, 제1 반도체층(106) 및 제2 반도체층(108) 위에 두 개의 전극(109, 110)을 형성하여 광전소자(100)를 형성한다. 상기 전극 (109, 110)의 재료는 크롬(Cr), 티타늄(Ti), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 알루미늄(Al) 또는 은(Ag) 등 금속재료의 단일 조성 또는 합금 또는 이들 재료의 조합으로 이루어진 적층 구성에서 선택할 수 있다.Subsequently, as shown in FIG. 1F, the first semiconductor layer 106, the active layer 107, and the second semiconductor layer 108 are continuously grown on the first buffer layer 105, and then the active layer 107 is grown. ) And portions of the second semiconductor layer 108 are etched to partially expose the first semiconductor layer 106, followed by two electrodes 109, over the first semiconductor layer 106 and the second semiconductor layer 108. The photoelectric device 100 is formed by forming the 110. Materials of the electrodes 109 and 110 are chromium (Cr), titanium (Ti), nickel (Ni), platinum (Pt), copper (Cu), gold (Au), aluminum (Al), silver (Ag), and the like. It can be selected from a single composition of a metal material or a laminated configuration consisting of an alloy or a combination of these materials.

본 실시예에서 상기 제1 공동(104)은 중공(中空) 구조이며, 이 제1 공동(104)은 굴절률을 가지고 있어 공기렌즈로 알맞으며, 광선이 광전소자(100)에서 제1 공동(104)으로 진행할 때, 제1 공동(104)의 내부 및 외부 재료의 굴절률의 차이로 인해(예를 들면 완충층의 굴절률은 2~3 사이이며, 공기의 굴절률은 1이다) 광선은 제1 공동(104)에서 진행방향이 변경되어 광적출 효율이 증가할 수 있다. 그 밖에, 제1 공동(104)은 또한 산란중심(scattering center)이 되어 광자의 진행방향을 변경하고 전반사를 감소시킬 수 있다. 제1 공동(104)의 밀도가 증가함에 따라 상기 효과는 더욱 증대될 수 있다.In the present embodiment, the first cavity 104 has a hollow structure, and the first cavity 104 has a refractive index, which is suitable for an air lens, and the light beam is transmitted to the first cavity 104 in the photoelectric device 100. ), Due to the difference in the refractive indices of the internal and external materials of the first cavity 104 (e.g., the refractive index of the buffer layer is between 2 and 3, the refractive index of air is 1), the light beam is the first cavity 104 ), The direction of travel may be changed to increase the light extraction efficiency. In addition, the first cavity 104 can also be a scattering center to change the direction of travel of photons and reduce total reflection. As the density of the first cavity 104 increases, the effect may be further increased.

도 2는 본 발명의 제2 실시예에 따른 광전소자의 단면도를 나타내고 있다. 본 실시예의 제조공정과 제1 실시예는 대략적으로 동일하며, 상세 과정은 제1 실시예를 참고하길 바라며 다시 설명하지 않겠다. 본 실시예는 제1 기판(201), 기판(201) 상에 형성된 복수 개의 제1 씨드로드(2021), 제1 씨드로드(2021)의 측벽을 덮는 제1 보호층(2031) 및 복수의 제1 씨드로드(201) 사이에 노출된 기판의 제1 표면(2011) 위를 덮는 제2 보호층을 포함한다. 일 실시예에서 제1 보호층(2031) 및 제2 보호층(2032)은 스핀온글래스코팅(SOG, spin on glass coating)방식을 이용하여 형성된다. 제1 보호층(2031) 및 제2 보호층(2032)의 재료는 이산화 규소(SiO2), HSQ(Hydrogen Silesquioxane) 또는 MSQ(Methylsequioxane)와 같이 실세스퀴옥산(Silsequioxane)을 기재로 하는 폴리머를 사용할 수 있다. 2 is a cross-sectional view of an optoelectronic device according to a second exemplary embodiment of the present invention. The manufacturing process of this embodiment and the first embodiment are approximately the same, and the detailed process is referred to the first embodiment and will not be described again. According to the present embodiment, the first substrate 201, the plurality of first seed rods 2021 formed on the substrate 201, the first protective layer 2031 covering the sidewalls of the first seed rod 2021, and the plurality of first substrates 201 are formed. And a second protective layer overlying the first surface 2011 of the substrate exposed between the first seed rods 201. In one embodiment, the first protective layer 2031 and the second protective layer 2032 are formed using spin on glass coating (SOG). The material of the first protective layer 2031 and the second protective layer 2032 is a polymer based on silsesquioxane (SiO 2 ), HSQ (Hydrogen Silesquioxane) or MSQ (Methylsequioxane). Can be used.

이어서 상기 복수 개의 제1 씨드로드(2021)의 상면을 따라 ELOG(Epitaxial lateral overgrowth)방식으로 동시에 측향 및 상향으로 제1 완충층(205)을 성장시키고, 서로 인접하는 제1 씨드로드(2021), 기판(201) 및 제1 완충층(205)의 사이에 하나 이상의 제1 공동(204)을 형성한다. 본 실시예에서 제1 보호층(2031)은 제1 씨드로드(2021)의 측벽을 덮으므로 제1 완충층(1031) 성장의 방향성과 공간성장의 우선성을 효과적으로 제어할 수 있다. 본 실시예에서 제1 완충층(205)은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층일 수 있다.Subsequently, the first buffer layer 205 is grown along the upper surfaces of the plurality of first seed rods 2021 in the lateral and upward direction at the same time in an epitaxial lateral overgrowth (ELOG) manner, and the adjacent first seed rods 2021 and the substrate are adjacent to each other. One or more first cavities 204 are formed between the 201 and the first buffer layer 205. In this embodiment, since the first protective layer 2031 covers the sidewall of the first seed rod 2021, the direction of growth of the first buffer layer 1031 and the priority of spatial growth may be effectively controlled. In this embodiment, the first buffer layer 205 may be an unintentionally doped layer or an undoped layer or an n-type doped layer.

이어서 제1 완충층(205) 위에 복수 개의 제2 씨드로드(2061)를 형성하고, 제1 씨드로드(2021)의 측벽을 제3 보호층(2071)으로 덮고, 복수의 제1 씨드로드(2021) 사이에 노출된 제1 완충층의 제1 표면(2051) 위를 제4보호층(2072)으로 덮는다. 일 실시예에서 제1 보호층(2031), 제2 보호층(2032), 제3 보호층(2071) 및 제4보호층(2072)은 스핀온글래스코팅(SOG, spin on glass coating)방식을 이용하여 형성하며, 재료는 이산화규소(SiO2), HSQ(Hydrogen Silesquioxane) 또는 MSQ(Methylsequioxane)와 같이 실세스퀴옥산(Silsequioxane)을 기재로 하는 폴리머를 사용할 수 있다. Subsequently, a plurality of second seed rods 2061 are formed on the first buffer layer 205, the sidewalls of the first seed rods 2021 are covered with the third protective layer 2071, and the plurality of first seed rods 2021 are formed. The fourth protective layer 2072 is covered on the first surface 2051 of the first buffer layer exposed in between. In an embodiment, the first protective layer 2031, the second protective layer 2032, the third protective layer 2071, and the fourth protective layer 2082 may be spin on glass coating (SOG). The material may be formed using a polymer based on silsequioxane, such as silicon dioxide (SiO 2 ), HSQ (Hydrogen Silesquioxane), or MSQ (Methylsequioxane).

이어서, 상기 복수 개의 제2 씨드로드(2061)의 상면을 따라 ELOG(Epitaxial lateral overgrowth)방식으로 측향 및 상향으로 제2 완충층(209)을 성장시키고, 서로 인접한 두개의 제2 씨드로드(2061), 제1 완충층(205) 및 제2 완충층(209)의 사이에 하나 이상의 제2 공동(208)을 형성한다. 본 실시예에서 제3 보호층(2071)은 제2 씨드로드(2061)의 측벽을 덮으므로 제2 완충층(209)의 성장 방향성과 공간성장의 우선성을 효과적으로 제어할 수 있다. 본 실시예에서 제2 완충층(209)은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층일 수 있다.Subsequently, the second buffer layer 209 is grown along the top surfaces of the plurality of second seed rods 2061 laterally and upwardly in an epitaxial lateral overgrowth (ELOG) manner, and the two second seed rods 2061 are adjacent to each other. One or more second cavities 208 are formed between the first buffer layer 205 and the second buffer layer 209. In the present exemplary embodiment, since the third protective layer 2071 covers the sidewall of the second seed rod 2061, the growth direction of the second buffer layer 209 and the priority of spatial growth may be effectively controlled. In the present embodiment, the second buffer layer 209 may be an unintentionally doped layer or an undoped layer or an n-type doped layer.

일 실시예에서 제1 공동(204), 제2 공동(208)의 너비는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 또는 50nm~100nm일 수 있다. 제1 공동(204), 제2 공동(208)의 높이는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛, 또는 0.5㎛~0.8㎛일 수 있다. 그 밖에 일 실시예에서 제1 공동(204), 제2 공동(208)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3, 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다.In one embodiment, the width of the first cavity 204 and the second cavity 208 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The heights of the first cavity 204 and the second cavity 208 are 0.5 μm to 2 μm, 0.5 μm to 1.8 μm, 0.5 μm to 1.6 μm, 0.5 μm to 1.4 μm, 0.5 μm to 1.2 μm, 0.5 μm to 1 μm Or 0.5 μm to 0.8 μm. In another embodiment, the first cavity 204 and the second cavity 208 are 1/5 to 3, 1/5 to 2, 1/5 to 1, 1/5 to 1/2, and 1/5 to It can have an average aspect ratio (ratio of average height to average width) of 1/3, 1/5 to 1/4.

일 실시예에서 상기 제1 공동(204)과 상기 제2 공동(208)의 부피는 거의 같다. 다른 실시예에서 상기 제1 공동(204)의 부피는 상기 제2 공동(208)의 부피보다 크다.In one embodiment, the volume of the first cavity 204 and the second cavity 208 is approximately equal. In another embodiment, the volume of the first cavity 204 is greater than the volume of the second cavity 208.

일 실시예에서 서로 인접한 두개의 제1 씨드로드(2021)와 기판(201) 사이에 복수 개의 제1 공동(204)을 형성할 수 있다. 다른 실시예에서 복수 개의 제1 씨드로드(2021)는 규칙적으로 배열된 구조로 될 수 있으므로 상기 복수 개의 제1 공동(204) 또한 규칙적으로 배열된 구조로 될 수 있다. 다른 실시예에서 상기 복수 개의 제1 공동(204)은 단독의 제1 공동이거나 또는 이러한 단독의 제1 공동이 서로 연결되어 하나 또는 복수 개의 망상 형태의 제1 공동군으로 형성될 수 있다. In one embodiment, a plurality of first cavities 204 may be formed between two first seed rods 2021 and the substrate 201 that are adjacent to each other. In another embodiment, since the plurality of first seed rods 2021 may have a regularly arranged structure, the plurality of first cavities 204 may also have a regularly arranged structure. In another embodiment, the plurality of first cavities 204 may be a single first cavity or a single first cavity connected to each other to form a first group of one or a plurality of reticular shapes.

그 중 상기 복수 개의 제1 공동(204)의 평균 너비(WX)는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 50nm~100nm일 수 있다. 상기 복수 개의 제1 공동(204)의 평균 높이(HX)는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛ 또는 0.5㎛~0.8㎛일 수 있다. 일 실시예에서 상기 복수 개의 제1 공동(204)의 평균 간격은 10nm~1.5㎛, 30nm~1.5㎛, 50nm~1.5㎛, 80nm~1.5㎛, 또는 1㎛~1.5㎛, 1.2㎛~1.5㎛일 수 있다. 그 밖에 일 실시예에서 상기 복수 개의 제1 공동(204)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3, 또는 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다. 상기 복수 개의 제1 공동(204)이 형성하는 공극률(φ, porosity)은 제1 공동(204)의 전체 부피(VV)를 전체 부피(VT) 로 나눈 값 (

Figure pat00002
)으로 정의되고, 그 중 전체 부피(VT)는 제1 공동(204)의 전체 부피와 제1 씨드로드(2021)의 부피를 더한 값이다. 본 실시예에서 공극률(φ)은 5%-90%, 10%-90%, 20%-90%, 30%-90%, 40%-90%, 50%-90%, 60%-90%, 70%-90% 또는 80%-90% 사이에 있을 수 있다. The average width W X of the plurality of first cavities 204 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, and 50 nm to 100 nm. The average height H X of the plurality of first cavities 204 is 0.5 μm to 2 μm, 0.5 μm to 1.8 μm, 0.5 μm to 1.6 μm, 0.5 μm to 1.4 μm, 0.5 μm to 1.2 μm, 0.5 μm to 1 μm or 0.5 μm to 0.8 μm. In one embodiment, the average spacing of the plurality of first cavities 204 is 10 nm to 1.5 μm, 30 nm to 1.5 μm, 50 nm to 1.5 μm, 80 nm to 1.5 μm, or 1 μm to 1.5 μm, 1.2 μm to 1.5 μm. Can be. In another embodiment, the plurality of first cavities 204 may include 1/5 to 3, 1/5 to 2, 1/5 to 1, 1/5 to 1/2, 1/5 to 1/3, Or an average aspect ratio (ratio of average height to average width) of 1/5 to 1/4. The porosity (φ, porosity) formed by the plurality of first cavities 204 is obtained by dividing the total volume V V of the first cavity 204 by the total volume V T (
Figure pat00002
), Wherein the total volume V T is the sum of the total volume of the first cavity 204 and the volume of the first seed rod 2021. In this embodiment, the porosity φ is 5% -90%, 10% -90%, 20% -90%, 30% -90%, 40% -90%, 50% -90%, 60% -90% It can be between 70% -90% or 80% -90%.

일 실시예에서 서로 인접하는 두개의 제2 씨드로드(2061)와 제2 완충층(205)의 사이에 복수 개의 제2 공동(208)을 형성할 수 있다. 다른 실시예에서 복수 개의 제2 씨드로드(2061)는 규칙적으로 배열된 구조로 될 수 있으므로 상기 복수 개의 제2 공동(208) 또한 규칙적으로 배열된 구조로 될 수 있다. 다른 실시예에서 이들 복수 개의 제2 공동(208)은 단독으로 형성된 제2 공동이거나 또는 이들 단독으로 형성된 제2 공동이 서로 연결되어 이루어진 하나 또는 복수 개의 망상 형태의 제2 망상군일 수 있다.In an embodiment, a plurality of second cavities 208 may be formed between two second seed rods 2061 and the second buffer layer 205 adjacent to each other. In another embodiment, since the plurality of second seed rods 2061 may have a regularly arranged structure, the plurality of second cavities 208 may also have a regularly arranged structure. In another embodiment, the plurality of second cavities 208 may be a second cavity formed alone or a second network group having one or a plurality of reticular forms formed by connecting the second cavities formed alone.

상기 복수 개의 제2 공동(208)의 평균 너비(WX)는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 또는 50nm~100nm일 수 있다. 상기 복수 개의 제1 공동(208)의 평균 높이(HX)는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛ 또는 0.5㎛~0.8㎛일 수 있다. 일 실시예에서 상기 복수 개의 제1 공동(208)의 평균 간격은 10nm~1.5㎛, 30nm~1.5㎛, 50nm~1.5㎛, 80nm~1.5㎛, 1㎛~1.5㎛, 1.2㎛~1.5㎛일 수 있다. 그 밖에 일 실시예에서 상기 복수 개의 제1 공동(208)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3, 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다. 상기 복수 개의 제1 공동(208)이 형성하는 공극률(φ,porosity)은 제1 공동(208)의 전체 부피(VV)를 전체 부피(VT) (

Figure pat00003
)값으로 정의되고, 그 중 전체 부피(VT)는 제1 공동(208)의 전체 부피와 제2 씨드로드(2061)의 부피를 더한 값이다. 본 실시예에서 공극률(φ)은 5%-90%, 10%-90%, 20%-90%, 30%-90%, 40%-90%, 50%-90%, 60%-90%, 70%-90% 또는 80%-90% 사이에 있을 수 있다. The average width W X of the plurality of second cavities 208 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The average height H X of the plurality of first cavities 208 is 0.5 μm to 2 μm, 0.5 μm to 1.8 μm, 0.5 μm to 1.6 μm, 0.5 μm to 1.4 μm, 0.5 μm to 1.2 μm, 0.5 μm to 1 μm or 0.5 μm to 0.8 μm. In one embodiment, the average spacing of the plurality of first cavities 208 may be 10 nm to 1.5 μm, 30 nm to 1.5 μm, 50 nm to 1.5 μm, 80 nm to 1.5 μm, 1 μm to 1.5 μm, and 1.2 μm to 1.5 μm. have. In another embodiment, the plurality of first cavities 208 may include 1/5 to 3, 1/5 to 2, 1/5 to 1, 1/5 to 1/2, 1/5 to 1/3, It can have an average aspect ratio (ratio of average height to average width) of 1/5 to 1/4. Porosity (φ, porosity) is the first full the entire volume (V V), volume (V T) of the cavity (208) to the plurality of first cavity 208 is formed (
Figure pat00003
), Wherein the total volume V T is the sum of the total volume of the first cavity 208 and the volume of the second seed rod 2061. In this embodiment, the porosity φ is 5% -90%, 10% -90%, 20% -90%, 30% -90%, 40% -90%, 50% -90%, 60% -90% It can be between 70% -90% or 80% -90%.

상기 제2 완충층(209) 위에 연속해서 제1 반도체층(210), 능동층(211)과 제2 반도체층(212)을 성장시킨 후, 상기 능동층(211)과 제2 반도체층(212)의 일부분을 식각하여 부분적으로 제1 반도체층(210)을 노출시킨 후에, 제1 반도체층(201) 및 제2 반도체층(212)의 위에 두 개의 전극(213, 214,)을 형성하여 광전소자(200)를 형성한다. 상기 전극(213, 214)의 재료는 크롬(Cr), 티타늄(Ti), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 알루미늄(Al) 또는 은(Ag) 등 금속재료의 단일 조성 또는 합금 또는 이들 재료의 조합으로 이루어진 적층 구성에서 선택할 수 있다.After the first semiconductor layer 210, the active layer 211, and the second semiconductor layer 212 are grown on the second buffer layer 209 in succession, the active layer 211 and the second semiconductor layer 212 are grown. After etching a portion of the portion to partially expose the first semiconductor layer 210, two electrodes 213 and 214 are formed on the first semiconductor layer 201 and the second semiconductor layer 212 to form an optoelectronic device. Form 200. Materials of the electrodes 213 and 214 are chromium (Cr), titanium (Ti), nickel (Ni), platinum (Pt), copper (Cu), gold (Au), aluminum (Al), silver (Ag), and the like. It can be selected from a single composition of a metal material or a laminated configuration consisting of an alloy or a combination of these materials.

본 실시예에서 상기 제1 공동(204) 및 제2 공동(208)은 중공 구조이다. 상기 제1 공동(204) 및 제2 공동(208)은 굴절률을 가지고 있어 공기렌즈로 알맞으며, 광선이 광전소자(200)에서 제1 공동(204) 및 제2 공동(208)으로 진행할 때, 제1 공동(204) 및 제2 공동(208) 내부 및 외부 재료의 굴절률의 차이로 인해(예를 들면 완충층의 굴절률은 2~3 사이이며, 공기의 굴절률은 1이다) 광선은 제1 공동(204) 및 제2 공동(208)에서 진행방향이 변경되어 광적출 효율이 증가할 수 있다. 그밖에, 제1 공동(204) 및 제2 공동(208)은 또한 산란중심(scattering center)이 되어 광자의 진행방향을 변경하고 전반사를 감소시킬 수 있다. 제1 공동(204) 및 제2 공동(208)의 밀도가 증가함에 따라 상기 효과는 더욱 증대될 수 있다.In this embodiment, the first cavity 204 and the second cavity 208 are hollow structures. The first cavity 204 and the second cavity 208 have a refractive index, which is suitable as an air lens, and when light rays travel from the optoelectronic device 200 to the first cavity 204 and the second cavity 208, Due to the difference in the refractive indices of the materials inside and outside the first cavity 204 and the second cavity 208 (e.g., the refractive index of the buffer layer is between 2 and 3, the refractive index of air is 1), The direction of travel in the 204 and the second cavity 208 may be changed to increase the light extraction efficiency. In addition, the first cavity 204 and the second cavity 208 can also be scattering centers to alter the direction of photon progress and reduce total reflection. As the density of the first cavity 204 and the second cavity 208 increases, the effect may be further increased.

다른 실시예에서 상기 제2 완충층(209)과 제1 반도체층(210)에는 상기 실시예에 따른 제조공정과 동일한 공정으로 제3 씨드로드(미도시) 및 제3 완충층(미도시)을 선택적으로 더 형성할 수 있으며, 제2 완충층(209)과 제3 씨드로드(미도시)의 사이에 하나 이상의 제3 공동(미도시)을 형성하여 상기 광적출 효율의 증대효과를 더욱 두드러지게 할 수 있다. 일 실시예에서 상기 제1 공동(204), 제2 공동(208) 및 제3 공동(미도시)의 부피는 거의 동일하다. 다른 실시예에서 상기 제1 공동(204)의 부피는 상기 제2 공동(208)보다 크며, 상기 제2 공동(208)의 부피는 상기 제3 공동(미도시)의 부피보다 크다.In another embodiment, a third seed rod (not shown) and a third buffer layer (not shown) may be selectively formed on the second buffer layer 209 and the first semiconductor layer 210 in the same process as the manufacturing process according to the embodiment. Further, it is possible to form one or more third cavities (not shown) between the second buffer layer 209 and the third seed rod (not shown) to further increase the effect of increasing the light extraction efficiency. . In one embodiment, the volumes of the first cavity 204, the second cavity 208 and the third cavity (not shown) are about the same. In another embodiment, the volume of the first cavity 204 is greater than the second cavity 208, and the volume of the second cavity 208 is greater than the volume of the third cavity (not shown).

다른 실시예에서 상기 실시예의 제조공정과 동일한 공정으로 제4 공동(미도시), 제5 공동(미도시) 등을 차례로 형성할 수 있다. 여기서 제1 공동 내지 제5 공동의 부피는 점점 작아진다.In another embodiment, the fourth cavity (not shown), the fifth cavity (not shown), etc. may be sequentially formed in the same process as the manufacturing process of the above embodiment. Wherein the volume of the first to fifth cavities becomes smaller.

도 3a ~ 도 3f에 예시한 바와 같이, 상기 제1 실시예에서 제1 반도체(102)를 식각하여 복수 개의 제1 씨드로드(1021)를 형성하는 한 가지 방법을 간단하게 서술한다. 도 3a에 도시한 바와 같이 기판(301)의 제1 표면(3011)에 제1 씨드층(302)을 성장시킨다. As illustrated in FIGS. 3A to 3F, one method of forming a plurality of first seed rods 1021 by etching the first semiconductor 102 in the first embodiment will be described briefly. As shown in FIG. 3A, the first seed layer 302 is grown on the first surface 3011 of the substrate 301.

이어서, 도 3b에 도시한 바와 같이 제1 반도체층(302)의 위에 내식각층(303)을 성장시키고, 이때 재료는 이산화규소(SiO2)를 사용할 수 있다. 내식각층(303) 위에 연속해서 금속필름층(304)을 형성시키되 이때 금속필름층(304)의 재료로 니켈을 사용할 수 있으며, 금속필름층(304)의 두께는 500nm~2000nm 사이로 할 수 있다.Subsequently, as shown in FIG. 3B, an etching layer 303 is grown on the first semiconductor layer 302, and at this time, silicon dioxide (SiO 2 ) may be used as the material. The metal film layer 304 is continuously formed on the corrosion-resistant layer 303, but nickel may be used as the material of the metal film layer 304, and the thickness of the metal film layer 304 may be between 500 nm and 2000 nm.

이어서 도 3c에 도시한 바와 같이, 금속필름층(304)에 대해 열처리를 진행하여 금속필름층(304)이 규칙적이거나 또는 불규칙적으로 배열된 복수 개의 나노미터급 금속과립(3041)을 형성하도록 할 수 있다. 이때 열처리 온도는 750℃~900℃일 수 있다.Subsequently, as shown in FIG. 3C, heat treatment may be performed on the metal film layer 304 so that the metal film layer 304 may form a plurality of nanometer-class metal granules 3041 regularly or irregularly arranged. have. At this time, the heat treatment temperature may be 750 ℃ ~ 900 ℃.

도 3d에 도시한 바와 같이 상기 복수 개의 나노미터급 금속과립(3041)을 마스크로 하여, 내식각층(303)에 대해 유도 결합 플라즈마(inductive coupling plasma, ICP)와 같은 비등방성 식각을 진행하여 내식각층(303)을 복수 개의 나노미터급 내식각 로드(3031)로 형성한다.As shown in FIG. 3D, using the plurality of nanometer-class metal granules 3041 as a mask, anisotropic etching, such as inductive coupling plasma (ICP), is performed on the etching layer 303. 303 is formed of a plurality of nanometer-etched rods 3031.

도 3e 내지 도 3f에서 도시한 바와 같이, 섭씨 100℃의 질산 식각액에 넣어 산에칭(acid etching)을 진행하여 남아있는 금속과립(3041)을 제거한다. 이어서 상기 복수 개의 내식각 로드(3031)를 마스크로 하여 제1 씨드층(302)에 대해 건식 식각을 진행하여 복수 개의 제1 씨드로드(3021)를 형성한다. 마지막으로 복수 개의 내식각 로드(3031)를 제거한다.As shown in FIGS. 3E to 3F, the remaining metal granules 3041 are removed by acid etching in a nitric acid etchant at 100 ° C. Subsequently, dry etching is performed on the first seed layer 302 using the plurality of corrosion resistant rods 3031 as a mask to form a plurality of first seed rods 3021. Finally, the plurality of corrosion resistant rods 3031 are removed.

구체적으로, 광전소자(100, 200)는 발광다이오드(LED), 포토다이오드(photo diode), 포토레지스터(photoresister), 레이저, 적외선 방사체, 유기발광다이오드 및 태양전지 중 적어도 하나를 포함한다. Specifically, the optoelectronic devices 100 and 200 include at least one of a light emitting diode (LED), a photodiode, a photoresist, a laser, an infrared emitter, an organic light emitting diode, and a solar cell.

기판(101, 201)은 그 위에서 성장 공정이 이루어지고 담체로서의 기능을 한다. 후보로 선택할 수 있는 재료는 게르마늄(Ge), 비소화갈륨(GaAs), 인듐인(InP), 사파이어(Sapphire), 탄화규소(SiC), 규소(Si), 리튬알루미네이트(LiAlO2), 산화아연(ZnO), 질화갈륨(GaN）, 질화알루미늄(AlN), 금속, 유리, 복합재료(Composite), 다이아몬드, CVD다이아몬드, 다이아몬드상 카본（Diamond-Like Carbon；DLC）, 스피넬(spinel, MgAl2O4), 산화알루미늄(Al2O3), 실리카(SiOX), 및 갈륨산리튬(LiGaO2)을 포함하나 이에 한정하지 않는다.The substrates 101 and 201 have a growth process thereon and function as carriers. Candidate materials are germanium (Ge), gallium arsenide (GaAs), indium phosphorus (InP), sapphire, silicon carbide (SiC), silicon (Si), lithium aluminate (LiAlO 2 ), oxide Zinc (ZnO), gallium nitride (GaN), aluminum nitride (AlN), metals, glass, composites, diamond, CVD diamond, diamond-like carbon (DLC), spinel (MgAl 2) O 4 ), aluminum oxide (Al 2 O 3 ), silica (SiO X ), and lithium galliumate (LiGaO 2 ).

상기 제1 반도체층(106, 210) 및 제2 반도체층(108, 212)은 상호간에 적어도 두 부분의 전기적 특성, 극성 또는 도핑물이 상이하거나 또는 각각 전자와 정공(electron hole)을 제공하는 단일 또는 다중('다중'이라 함은 이중 또는 이중 이상을 가리키며 이하 동일하다)의 반도체 재료층이며, 그 전기적 특성은 p형, n형 및 i형 중 적어도 2개의 조합에서 선택할 수 있다. 능동층(107, 211)은 제1 반도체층(106, 210) 및 제2 반도체층(108, 212) 사이에 위치하며, 전기에너지와 빛에너지가 상호 전환이 발생 또는 유발되는 영역이다. 전기에너지를 빛에너지로 전환 또는 유발하는 소자로서 발광다이오드, 액정표시장치, 유기발광다이오드가 있다. 빛에너지를 전기에너지로 전환 또는 유발하는 장치로서 태양에너지전지, 포토다이오드 등이 있다. 상기 제1 씨드층(102, 202), 제1 완충층(105, 205), 제2 씨드층(206), 제2 완충층(209), 제1 반도체층(106, 210), 능동층(107, 211) 및 제2 반도체층(108, 212)의 재료는 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군으로부터 선택되는 하나 또는 하나 이상의 물질을 포함한다.The first semiconductor layer 106 and 210 and the second semiconductor layer 108 and 212 may each have at least two electrical properties, polarities, or dopants different from each other, or may provide a single electron and an electron hole, respectively. Or multiple ('multiple' refers to double or double or more and are the same below) layers of electrical material, the electrical properties of which can be selected from at least two combinations of p-type, n-type and i-type. The active layers 107 and 211 are positioned between the first semiconductor layers 106 and 210 and the second semiconductor layers 108 and 212 and are regions in which electrical energy and light energy are mutually generated or induced. Examples of devices that convert or cause electrical energy to light energy include light emitting diodes, liquid crystal displays, and organic light emitting diodes. As a device for converting or inducing light energy into electrical energy, there are a solar cell and a photodiode. The first seed layers 102 and 202, the first buffer layers 105 and 205, the second seed layer 206, the second buffer layer 209, the first semiconductor layers 106 and 210, and the active layer 107 211 and the second semiconductor layers 108 and 212 include gallium (Ga), aluminum (Al), indium (In), arsenic (As), phosphorus (P), nitrogen (N), and silicon (Si). One or more materials selected from the group consisting of:

본 발명의 다른 실시예에 따른 광전소자(100, 200)는 발광다이오드이며, 그 발광 주파수 스펙트럼은 단일 또는 다중 반도체층의 물리적 또는 화학적 요소를 변화시켜 조정할 수 있다. 상용되는 재료는 인화알루미늄갈륨인듐(AlGaInP)계, 질화알루미늄갈륨인듐(AlGaInN)계, 산화아연(ZnO)계 등이다. 전환부의 구조는 싱글 헤테로구조(single heterostructure；SH）, 더블 헤테로구조(double heterostructure；DH), 더블사이드 헤테로구조(double-side double heterostructure；DDH） 또는 다중 양자우물구조(multi-quantym well；MQW) 등이다. 그리고, 양자우물의 대수를 조정하여 발광 파장을 변화시킬 수 있다. The optoelectronic devices 100 and 200 according to another embodiment of the present invention are light emitting diodes, and their emission frequency spectrums can be adjusted by changing physical or chemical elements of single or multiple semiconductor layers. Commonly used materials are aluminum gallium indium phosphide (AlGaInP), aluminum gallium indium nitride (AlGaInN), zinc oxide (ZnO), and the like. The structure of the transition portion is single heterostructure (SH), double heterostructure (DH), double-side double heterostructure (DDH) or multi-quantym well (MQW). Etc. The light emission wavelength can be changed by adjusting the number of quantum wells.

본 발명의 일 실시예에서 제1 씨드층(102, 202)과 기판(101, 201) 사이에 선택적으로 과도층(미도시)을 더 포함할 수 있다. 이 과도층은 2가지 재료시스템 사이에 개재되어 기판의 재료시스템을 반도체 시스템으로 "과도"시키는 재료시스템이다. 발광다이오드의 구조에 대해 말하면, 한편으로 과도층은 완충층(buffer layer)과 같이 두 재료 사이의 격자가 일치하지 않는 현상을 감소시키는데 사용되는 재료층이고, 다른 한편으로는 두 가지 재료 또는 2개로 분리된 구조를 결합시키기 위한 단일 또는 다중 구조층 또는 구성으로서 유기재료, 무기재료, 금속 또는 반도체 등을 선택 사용할 수 있다. 과도층으로 사용할 수 있는 구성은 예를 들어 반사층, 열전도층, 도전층, 저항접촉(ohmic contact)층, 변형 억제층, 응력 완화(stress realease)층, 응력 조절(stress adjustment)층, 본딩층, 파장 전환층 및 기계적 고정구조 등을 선택할 수 있다.In an embodiment of the present invention, a transient layer (not shown) may be further included between the first seed layers 102 and 202 and the substrates 101 and 201. This transition layer is a material system interposed between two material systems to "transient" the material system of the substrate to the semiconductor system. As for the structure of the light emitting diodes, on the one hand, the transient layer is a layer of material used to reduce the lattice mismatch between two materials, such as a buffer layer, and on the other hand it is divided into two materials or two Organic materials, inorganic materials, metals or semiconductors and the like may be selected and used as single or multiple structural layers or configurations for bonding the structured structures. Configurations that can be used as the transient layer include, for example, reflective layers, thermal conductive layers, conductive layers, ohmic contact layers, strain suppression layers, stress realease layers, stress adjustment layers, bonding layers, A wavelength conversion layer, a mechanical fixing structure, etc. can be selected.

제2 반도체층(108, 212) 상에 선택적으로 접촉층(미도시)을 더 형성할 수 있다. 접촉층은 제2 반도체층(108, 212)에 있어서 능동층(107, 211)으로부터 멀어지는 일측에 형성되어 있다. 구체적으로 접촉층은 광학층, 전기학층 또는 이 양자의 결합으로 이루어질 수 있다. 광학층은 능동층(107, 211)으로부터 방출되거나 또는 능동층(104)으로 진입하는 전자기 복사 또는 광선을 변경할 수 있다. 여기서 '변경'은 전자기 복사 또는 빛 중 적어도 어느 하나의 광학적 특성을 변경하는 것을 가리키며, 앞에서 언급한 특성은 주파수, 파장, 강도, 투과량, 효율, 색온, 연색지수(rendering index), 라이트필드(light field) 및 가시각을 포함하나 이에 한정되지 않는다. 전기학층은 접촉층의 어느 한 군의 서로 상대하는 측 사이의 전압, 저항, 전류, 전기용량 중 적어도 하나의 수치, 밀도, 분포 등에 변화가 발생하거나 변화가 발생할 수 있는 추세를 가지도록 할 수 있다. 접촉층의 구성재료는 산화물, 도전 산화물, 투명 산화물, 50% 또는 그 이상의 투과률을 가진 산화물, 금속, 상대적 투광 금속, 50% 또는 그 이상의 투과률을 가진 금속, 유기질, 무기질, 형광물, 인광물, 세라믹, 반도체, 도핑 반도체 및 무도핑 반도체 중 적어도 하나를 포함한다. 일부 응용에서 접촉층의 재료는 ITO(indium-tin-Oxide), 산화카드뮴주석, 산화안티몬주석, 산화인듐아연, 산화아연알루미늄, 산화아연주석 중 적어도 하나이다. 만약 상대적 투광 금속일 경우, 그 두께는 대략 0.005㎛~0.6㎛이다.A contact layer (not shown) may be selectively formed on the second semiconductor layers 108 and 212. The contact layer is formed on one side away from the active layers 107 and 211 in the second semiconductor layers 108 and 212. Specifically, the contact layer may be made of an optical layer, an electrical layer, or a combination of both. The optical layer may alter the electromagnetic radiation or light rays emitted from the active layers 107 and 211 or entering the active layer 104. Here, 'change' refers to changing the optical characteristics of at least one of electromagnetic radiation or light, and the aforementioned characteristics are frequency, wavelength, intensity, transmission amount, efficiency, color temperature, rendering index, and light field. field) and the angle of view. The electrical layer may have a tendency to change or change may occur in the value, density, distribution, etc. of at least one of voltage, resistance, current, and capacitance between the opposing sides of one group of contact layers. . The constituent materials of the contact layer are oxides, conductive oxides, transparent oxides, oxides with a transmittance of 50% or more, metals, relative transmissive metals, metals with a transmittance of 50% or more, organic, inorganic, fluorescent, phosphorescent At least one of water, ceramics, semiconductors, doped semiconductors, and undoped semiconductors. In some applications the material of the contact layer is at least one of indium-tin-Oxide (ITO), cadmium tin oxide, antimony tin oxide, indium zinc oxide, zinc oxide, zinc tin oxide. If it is a relative transmissive metal, its thickness is approximately 0.005 μm to 0.6 μm.

이상 각 도면과 설명은 각각 특정 실시예에 대응되나, 각 실시예에서 설명 또는 개시된 소자, 실시방식, 설계원칙 및 기술원리는 서로간에 명백하게 충돌, 모순 또는 공동으로 실시하기 어려운 것 외에는 필요에 따라 임의로 참고, 교체, 조합, 조율 또는 병합하여 실시할 수 있다. Although each drawing and description correspond to specific embodiments, the elements, embodiments, design principles, and technical principles described or disclosed in each embodiment may be arbitrarily selected as necessary, except that it is difficult to expressly conflict, contradict, or jointly mutually. It can be done by reference, replacement, combination, tuning or merging.

본 발명은 위에서 설명한 바와 같으나 본 발명의 범위, 실시 순서 또는 사용되는 재료와 제조 공정은 상기 실시예에 한정되지 않는다. 본 발명에 대한 각종 수정과 변경은 본 발명의 정신과 범위를 벗어나지 않는다. The present invention is as described above, but the scope of the present invention, the order of implementation or the materials and manufacturing processes used are not limited to the above embodiments. Various modifications and alterations to the present invention will not depart from the spirit and scope of the present invention.

101, 201, 301: 기판
102, 202, 302: 제1 씨드층
1021, 2021, 3021: 제1 씨드로드(first semiconductor rods)
103, 203: 보호층
104, 204: 제1 공동
105, 205: 제1 완충층
106, 210: 제1 반도체층
107, 211: 능동층
108, 212: 제2 반도체층
109, 110, 213, 214: 전극
206: 제2 씨드층
208: 제2 공동
209: 제2 완충층
303: 내식각층
304: 금속필름층101, 201, 301: substrate
102, 202, and 302: first seed layer
1021, 2021, 3021: first semiconductor rods
103, 203: protective layer
104, 204: first cavity
105, 205: first buffer layer
106 and 210: First semiconductor layer
107, 211: active layer
108, 212: second semiconductor layer
109, 110, 213, 214: electrode
206: second seed layer
208: second cavity
209: second buffer layer
303: corrosion resistant layer
304: metal film layer

Claims (15)

기판, 복수 개의 제1 씨드로드, 제1 보호층, 제1 완충층, 하나 이상의 제1 공동을 포함하고,
상기 기판은 표면 및 상기 표면과 수직하는 법선 방향을 구비하고,
상기 복수 개의 제1 씨드로드는 상기 기판의 상기 표면에 위치하여 상기 표면과 접촉하고 부분적으로 상기 기판의 상기 표면을 노출하고,
상기 제1 보호층은 상기 제1 씨드로드의 측벽 및 상기 기판의 노출 표면 위에 위치하며,
상기 제1 완충층은 상기 복수 개의 제1 씨드로드 위에 위치하고, 그 중 상기 제1 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제1 씨드로드는 직접적으로 접촉되고,
상기 하나 이상의 제1 공동은 상기 복수 개의 제1 씨드로드, 상기 기판의 상기 표면 및 상기 제1 완충층의 제1 표면 사이에 위치하고, 그 중 상기 하나 이상의 제1 공동은 너비와 높이를 가지고 있으며, 그 중 상기 너비는 상기 표면에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이는 상기 법선 방향에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이와 너비의 비율은 1/5~3 사이인 것을 특징으로 하는 광전소자.A substrate, a plurality of first seed rods, a first protective layer, a first buffer layer, one or more first cavities,
The substrate has a surface and a normal direction perpendicular to the surface,
The plurality of first seed rods are positioned on the surface of the substrate to contact the surface and partially expose the surface of the substrate,
The first protective layer is located on the sidewall of the first seed rod and the exposed surface of the substrate,
The first buffer layer is positioned on the plurality of first seed rods, wherein the first buffer layer has a first surface and a second surface corresponding to each other with the first surface, wherein the first surface and the plurality of agent 1 seed rod is in direct contact,
The at least one first cavity is located between the plurality of first seed rods, the surface of the substrate and the first surface of the first buffer layer, wherein the at least one first cavity has a width and a height, Wherein the width is the maximum size of the first cavity in the direction parallel to the surface, and the height is the maximum size of the first cavity in the direction parallel to the normal direction, and the ratio of the height and width is 1 / Optoelectronic device, characterized in that between 5 to 3. 기판, 복수 개의 제1 씨드로드, 제1 보호층, 제1 완충층 및 하나 이상의 제1 공동을 포함하고,
상기 기판은 표면 및 상기 표면에 수직하는 법선 방향을 구비하고,
상기 복수 개의 제1 씨드로드는 상기 기판의 상기 표면에 위치하여 상기 표면과 접촉하고 부분적으로 상기 기판의 상기 표면을 노출하고,
상기 제1 보호층은 상기 제1 씨드로드의 측벽 및 상기 기판의 노출 표면 위에 위치하며,
상기 제1 완충층은 상기 복수 개의 제1 씨드로드 위에 위치하고, 그 중 상기 제1 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제1 씨드로드는 직접적으로 서로 접촉하고,
상기 하나 이상의 제1 공동은 상기 복수 개의 제1 씨드로드, 상기 기판의 상기 표면 및 상기 제1 완충층의 제1 표면 사이에 위치하고, 그 중 상기 하나 이상의 제1 공동은 너비와 높이를 가지고 있으며, 그중 상기 너비는 상기 표면에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이는 상기 법선 방향에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이는 0.5㎛~2㎛사이이며, 및/또는 상기 너비는 50nm~600nm인 것을 특징으로 하는 광전소자.A substrate, a plurality of first seed rods, a first protective layer, a first buffer layer and one or more first cavities,
The substrate has a surface and a normal direction perpendicular to the surface,
The plurality of first seed rods are positioned on the surface of the substrate to contact the surface and partially expose the surface of the substrate,
The first protective layer is located on the sidewall of the first seed rod and the exposed surface of the substrate,
The first buffer layer is positioned on the plurality of first seed rods, wherein the first buffer layer has a first surface and a second surface corresponding to each other with the first surface, wherein the first surface and the plurality of agent 1 seed rods are in direct contact with each other,
The at least one first cavity is located between the plurality of first seed rods, the surface of the substrate and the first surface of the first buffer layer, wherein the at least one first cavity has a width and a height, among which The width is the maximum size of the first cavity in a direction parallel to the surface, the height is the maximum size of the first cavity in a direction parallel to the normal direction, and the height is between 0.5 μm and 2 μm, And / or the width is 50 nm to 600 nm. 제1항 또는 제2항에 있어서,
상기 광전소자는 복수 개의 제1 공동을 포함하고, 그중 상기 복수 개의 제1 공동은 서로 별개로 형성되거나 또는 서로 연결되거나 또는 하나 또는 복수 개의 망상 형태인 제1 공동군을 형성하거나, 또는 규칙적으로 배열되고, 상기 복수 개의 제1 공동의 평균 간격은 100Å~1.5㎛이며, 공극률은 5%~90% 사이에 있는 것을 특징으로 하는 광전소자.The method according to claim 1 or 2,
The optoelectronic device includes a plurality of first cavities, among which the plurality of first cavities are formed separately from each other or connected to each other or form a first cavity group having one or a plurality of reticular shapes or are arranged regularly And the average spacing of the plurality of first cavities is 100 mW to 1.5 m, and the porosity is between 5% and 90%. 제1항 또는 제2항에 있어서,
상기 제1 완충층의 제2 표면상에 형성된 제1 반도체층, 능동층 및 제2 반도체층을 더 포함하는 것을 특징으로 하는 광전소자.The method according to claim 1 or 2,
And a first semiconductor layer, an active layer and a second semiconductor layer formed on the second surface of the first buffer layer. 제1항 또는 제2항에 있어서,
복수 개의 제2 씨드로드, 제2 보호층, 제2 완충층, 하나 이상의 제2 공동을 더 포함하고,
상기 복수 개의 제2 씨드로드는 상기 제1 완충층의 제2 표면 상에 위치하고, 부분적으로 제2 표면을 노출하고,
상기 제2 보호층은 상기 제2 씨드로드의 측벽 및 상기 제1 완충층의 노출된 제2 표면 위에 위치하고,
상기 제2 완충층은 상기 복수 개의 제2 씨드로드 상에 위치하고, 그 중 상기 제2 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제2 씨드로드는 직접적으로 서로 접촉하고,
상기 하나 이상의 제2 공동은 상기 복수 개의 제2 씨드로드, 상기 제1 완충층의 상기 제2 표면 및 상기 제2 완충층의 제1 표면 사이에 위치하고, 그 중 상기 제2 공동의 높이와 너비의 비는 1/5~3이거나, 상기 높이는 0.5㎛~2㎛ 및/또는 상기 너비는 50nm~600nm이며, 또한 그 중 상기 제1 완충층 또는 상기 제2 완충층은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층인 것을 특징으로 하는 광전소자.The method according to claim 1 or 2,
Further comprising a plurality of second seed rods, a second protective layer, a second buffer layer, one or more second cavities,
The plurality of second seed rods is located on a second surface of the first buffer layer, partially exposing a second surface,
The second protective layer is located on the sidewall of the second seed rod and the exposed second surface of the first buffer layer,
The second buffer layer is located on the plurality of second seed rods, wherein the second buffer layer has a first surface and a second surface corresponding to each other with the first surface, wherein the first surface and the plurality of The second seed rods are in direct contact with each other,
The at least one second cavity is located between the plurality of second seed rods, the second surface of the first buffer layer and the first surface of the second buffer layer, wherein a ratio of height and width of the second cavity is 1/5 to 3, or the height is 0.5 μm to 2 μm and / or the width is 50 nm to 600 nm, wherein the first buffer layer or the second buffer layer is an unintentionally doped layer or undoped layer or n-type doping. An optoelectronic device, characterized in that the layer. 제5항에 있어서,
상기 광전소자는 복수 개의 상기 제2 공동을 더 포함하고, 상기 복수 개의 제2 공동은 서로 별개로 형성되거나, 서로 연결되거나, 또는 하나 또는 복수 개의 망상 형태인 제2 공동군을 형성하거나, 또는 규칙적으로 배열되고, 상기 복수 개의 제2 공동의 평균 간격은 100Å~1.5㎛이며, 공극률은 5%~90% 사이이며, 그 중 상기 제1 공동의 부피는 상기 제2 공동의 부피와 같거나 더 큰 것을 특징으로 하는 광전소자.The method of claim 5,
The optoelectronic device further comprises a plurality of the second cavities, wherein the plurality of second cavities are formed separately from each other, connected to each other, or forming a second group of cavities in the form of one or a plurality of reticular shapes, or regularly Wherein the average spacing of the plurality of second cavities is between 100 μm and 1.5 μm, and the porosity is between 5% and 90%, wherein the volume of the first cavity is equal to or greater than the volume of the second cavity Optoelectronic device, characterized in that. 제5항에 있어서,
상기 제1 보호층 또는 상기 제2 보호층의 재료는 이산화규소(SiO2), HSQ(Hydrogen Silesquioxane) 또는 MSQ(Methylsequioxane)와 같이 실세스퀴옥산(Silsequioxane)을 기재로 하는 폴리머인 것을 특징으로 하는 광전소자.The method of claim 5,
The material of the first protective layer or the second protective layer is a polymer based on silsesquioxane such as silicon dioxide (SiO 2 ), HSQ (Hydrogen Silesquioxane) or MSQ (Methylsequioxane). Photoelectric device. 표면을 구비하고 상기 표면과 수직인 법선 방향을 갖는 기판을 제공하는 단계;
상기 기판의 상기 표면상에 제1 씨드층을 형성하는 단계;
상기 제1 씨드층을 패턴화하여 복수 개의 제1 씨드로드를 형성하고 상기 기판의 상기 표면의 일부를 노출시키는 단계;
상기 복수 개의 제1 씨드로드의 측벽 및 상기 기판의 노출된 표면 위를 덮는 보호층을 형성하는 단계;
상기 복수 개의 제1 씨드로드 위에 제1 완충층을 형성하되, 그 중 상기 제1 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제1 씨드로드를 직접적으로 접촉시키는 단계:
상기 복수 개의 제1 씨드로드, 상기 기판의 상기 표면 및 상기 제1 완충층의 제1 표면 사이에 하나 이상의 공동을 형성하는 단계
를 포함하되,
상기 하나 이상의 제1 공동은 너비와 높이를 구비하며, 상기 너비는 상기 표면에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이고, 상기 높이는 상기 법선에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이와 너비의 비는 1/5~3인 것을 특징으로 하는 광전소자의 제조방법.Providing a substrate having a surface and having a normal direction perpendicular to the surface;
Forming a first seed layer on the surface of the substrate;
Patterning the first seed layer to form a plurality of first seed rods and exposing a portion of the surface of the substrate;
Forming a protective layer covering sidewalls of the plurality of first seed rods and over an exposed surface of the substrate;
Forming a first buffer layer on the plurality of first seed rods, wherein the first buffer layer has a first surface and a second surface corresponding to each other with the first surface, wherein the first surface and the plurality of first 1 Contacting the seed rod directly:
Forming one or more cavities between the plurality of first seed rods, the surface of the substrate and the first surface of the first buffer layer
Including,
Said at least one first cavity having a width and a height, said width being the maximum size of said first cavity in a direction parallel to said surface, said height being a maximum of said first cavity in a direction parallel to said normal The size and the ratio of the height and the width is 1/5 to 3 manufacturing method of the optoelectronic device. 표면을 구비하고 상기 표면과 수직인 법선 방향을 갖는 기판을 제공하는 단계;
상기 기판의 상기 표면상에 제1 씨드층을 형성하는 단계;
상기 제1 씨드층을 패턴화하여 복수 개의 제1 씨드로드를 형성하고 상기 기판의 상기 표면의 일부를 노출시키는 단계;
상기 복수 개의 제1 씨드로드의 측벽 및 상기 기판의 노출된 표면 위를 덮는 보호층을 형성하는 단계;
상기 복수 개의 제1 씨드로드 위에 제1 완충층을 형성하되, 그 중 상기 제1 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제1 씨드로드를 직접적으로 접촉시키는 단계:
상기 복수 개의 제1 씨드로드, 상기 기판의 상기 표면 및 상기 제1 완충층의 제1 표면 사이에 하나 이상의 제 1공동을 형성하는 단계
를 포함하되,
상기 하나 이상의 제1 공동은 너비와 높이를 구비하며, 상기 너비는 상기 표면에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이고, 상기 높이는 상기 법선에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이는 0.5㎛~2㎛ 및/또는 상기 너비는 50nm~600nm인 것을 특징으로 하는 광전소자의 제조방법.Providing a substrate having a surface and having a normal direction perpendicular to the surface;
Forming a first seed layer on the surface of the substrate;
Patterning the first seed layer to form a plurality of first seed rods and exposing a portion of the surface of the substrate;
Forming a protective layer covering sidewalls of the plurality of first seed rods and over an exposed surface of the substrate;
Forming a first buffer layer on the plurality of first seed rods, wherein the first buffer layer has a first surface and a second surface corresponding to each other with the first surface, wherein the first surface and the plurality of first 1 Contacting the seed rod directly:
Forming one or more first cavities between the plurality of first seed rods, the surface of the substrate and the first surface of the first buffer layer
Including,
Said at least one first cavity having a width and a height, said width being the maximum size of said first cavity in a direction parallel to said surface, said height being a maximum of said first cavity in a direction parallel to said normal Wherein the height is 0.5 μm to 2 μm and / or the width is 50 nm to 600 nm. 제8항 또는 제9항에 있어서,
상기 제1 씨드층을 패턴화하는 단계는
상기 제1 씨드로드층 상에 내식각층을 형성하는 단계;
상기 내식각층 상에 금속필름층을 형성하는 단계;
상기 금속필름층을 가열하여 복수 개의 금속과립을 형성하는 단계;
상기 복수 개의 금속과립을 마스크로 하여, 상기 내식각층에 대해 비등방성 식각을 진행하여 패턴을 형성하는 단계;
상기 복수 개의 금속과립을 제거하는 단계; 및
상기 패턴화된 내식각층을 마스크로 하여, 상기 제1 씨드층을 건식 식각하는 단계를 포함하는 것을 특징으로 하는 광전소자의 제조방법.The method according to claim 8 or 9,
Patterning the first seed layer
Forming an etching resistant layer on the first seed rod layer;
Forming a metal film layer on the corrosion resistant layer;
Heating the metal film layer to form a plurality of metal granules;
Forming an pattern by performing anisotropic etching on the etching layer using the plurality of metal granules as a mask;
Removing the plurality of metal granules; And
And dry etching the first seed layer using the patterned etching layer as a mask. 제8항 또는 제9항에 있어서,
상기 광전소자는 복수 개의 상기 제1 공동을 포함하고, 그 중 상기 복수개의 제1 공동은 서로 별개로 형성되거나, 또는 서로 연결되거나, 또는 하나 또는 복수 개의 망상 형태인 제1 공동군을 형성하거나, 또는 규칙적으로 배열되며, 상기 복수 개의 제1 공동의 평균 간격은 100Å~1.5㎛이며, 공극률은 5%~90% 사이에 있는 것을 특징으로 하는 광전소자의 제조방법.The method according to claim 8 or 9,
The optoelectronic device includes a plurality of first cavities, wherein the plurality of first cavities are formed separately from each other, or are connected to each other, or form a first cavity group having one or a plurality of reticular shapes, Or arranged regularly, wherein the average spacing of the plurality of first cavities is between 100 μm and 1.5 μm, and the porosity is between 5% and 90%. 제8항 또는 제9항에 있어서,
상기 제1 완충층의 제2 표면상에 제1 반도체층, 능동층 및 제2 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 광전소자의 제조방법.The method according to claim 8 or 9,
And forming a first semiconductor layer, an active layer, and a second semiconductor layer on the second surface of the first buffer layer. 제8항 또는 제9항에 있어서,
상기 제1 완충층의 제2 표면 위에 복수 개의 제2 씨드로드를 형성하고 상기 제2 표면의 일부를 노출시키는 단계,
상기 제2 씨드로드의 측벽 및 상기 제1 완충층의 노출된 제2 표면 위에 제2 보호층을 덮는 단계,
상기 복수 개의 제2 씨드로드 상에 제2 완충층을 형성하되 그 중 상기 제2 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제2 씨드로드를 직접적으로 서로 접촉시키는 단계, 및
상기 복수 개의 제2 씨드로드, 상기 제1 완충층의 상기 제2 표면 및 상기 제2 완충층의 제1 표면 사이에 하나 이상의 제2 공동을 형성하는 단계
를 포함하고,
그 중 상기 하나 이상의 제2 공동은 너비와 높이를 가지고 있으며, 상기 너비는 상기 표면에 평행하는 방향에서의 제2 공동의 최대 사이즈이며, 상기 너비는 상기 법선 방향에 평행하는 방향에서의 상기 제2 공동의 최대 사이즈이며, 상기 제2 공동의 높이와 너비의 비는 1/5~3이거나, 상기 높이는 0.5㎛~2㎛ 및/또는 상기 너비는 50nm~600nm이며, 상기 제1 완충층 또는 상기 제2 완충층은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층인 것을 특징으로 하는 광전소자의 제조방법.The method according to claim 8 or 9,
Forming a plurality of second seed rods on the second surface of the first buffer layer and exposing a portion of the second surface;
Covering a second protective layer over the sidewall of the second seed rod and the exposed second surface of the first buffer layer,
Forming a second buffer layer on the plurality of second seed rods, wherein the second buffer layer has a first surface and a second surface corresponding to each other with the first surface, wherein the first surface and the plurality of agent Directly contacting the two seed rods with each other, and
Forming one or more second cavities between the plurality of second seed rods, the second surface of the first buffer layer and the first surface of the second buffer layer
Including,
Wherein said at least one second cavity has a width and a height, said width being the maximum size of said second cavity in a direction parallel to said surface, said width being said second in a direction parallel to said normal direction A maximum size of the cavity, wherein the ratio of the height and width of the second cavity is 1/5 to 3, or the height is 0.5 μm to 2 μm and / or the width is 50 nm to 600 nm, and the first buffer layer or the second The buffer layer is an unintentionally doped layer, an undoped layer or an n-type doped layer. 제13항에 있어서,
상기 복수 개의 제2 공동은 서로 별개로 형성되거나, 서로 연결되거나, 또는 하나 또는 복수 개의 망상 형태인 제2 공동군을 형성하거나, 또는 규칙적으로 배열되고, 또한 상기 복수 개의 제2 공동의 평균 간격은 100Å~1.5㎛이며, 공극률은 5%~90% 사이이며, 상기 제1 공동의 부피는 상기 제2 공동의 부피와 같거나 더 큰 것을 특징으로 하는 광전소자의 제조방법.The method of claim 13,
The plurality of second cavities are formed separately from each other, connected to each other, or form a second group of cavity in one or a plurality of reticular form, or are arranged regularly, and the average spacing of the plurality of second cavities is 100 μm to 1.5 μm, porosity between 5% and 90%, and the volume of the first cavity is equal to or greater than the volume of the second cavity. 제13항에 있어서,
상기 제1 보호층 또는 상기 제2 보호층은 스핀온글래스코팅(SOG, spin onglass coating)방법을 이용하여 형성하는 것을 특징으로 하는 광전소자의 제조방법.The method of claim 13,
The first protective layer or the second protective layer is a method of manufacturing an optoelectronic device, characterized in that formed by using a spin on glass coating (SOG, spin on glass coating) method.
KR1020100133091A 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same KR101643213B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100133091A KR101643213B1 (en) 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100133091A KR101643213B1 (en) 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120071517A true KR20120071517A (en) 2012-07-03
KR101643213B1 KR101643213B1 (en) 2016-08-10

Family

ID=46706487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100133091A KR101643213B1 (en) 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101643213B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055864A (en) * 2002-07-22 2004-02-19 Fuji Photo Film Co Ltd Semiconductor element, substrate fabricating process thereof, and semiconductor element substrate thereof
JP2007260952A (en) * 2006-03-27 2007-10-11 Oki Data Corp Semiconductor compound device, led head, and image forming apparatus
KR20080100706A (en) * 2007-05-14 2008-11-19 나이넥스 주식회사 Method of manufacturing semiconductor substrate having gan layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055864A (en) * 2002-07-22 2004-02-19 Fuji Photo Film Co Ltd Semiconductor element, substrate fabricating process thereof, and semiconductor element substrate thereof
JP2007260952A (en) * 2006-03-27 2007-10-11 Oki Data Corp Semiconductor compound device, led head, and image forming apparatus
KR20080100706A (en) * 2007-05-14 2008-11-19 나이넥스 주식회사 Method of manufacturing semiconductor substrate having gan layer

Also Published As

Publication number Publication date
KR101643213B1 (en) 2016-08-10

Similar Documents

Publication Publication Date Title
TWI419367B (en) Optoelectronic device and method for manufacturing the same
US8519430B2 (en) Optoelectronic device and method for manufacturing the same
US8053789B2 (en) Light emitting device and fabrication method thereof
US8344409B2 (en) Optoelectronic device and method for manufacturing the same
TWI501421B (en) Optoelectronic device and method for manufacturing the same
US8343788B2 (en) Light emitting device and manufacturing method thereof
US9070827B2 (en) Optoelectronic device and method for manufacturing the same
JP5763789B2 (en) Photoelectric device and manufacturing method thereof
US20150311400A1 (en) Light-emitting device
US8946736B2 (en) Optoelectronic device and method for manufacturing the same
CN107591463B (en) Light emitting module and method for manufacturing light emitting module
CN102544287B (en) Photoelectric cell and manufacture method thereof
TWI431810B (en) Optoelectronic device and method for manufacturing the same
CN102420281B (en) Photoelectric element and manufacturing method thereof
TWI495155B (en) Optoelectronic device and method for manufacturing the same
KR101643213B1 (en) Optoelectronic device and method for manufacturing the same
KR20120040426A (en) Optoelectronic device and method for manufacturing the same
JP2012094752A (en) Photoelectric element and method of manufacturing the same
JP2012142473A (en) Photoelectric element and method of manufacturing the same
US20140167097A1 (en) Optoelectronic device and method for manufacturing the same
TW201826565A (en) Optoelectronic device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4