KR101643213B1 - Optoelectronic device and method for manufacturing the same - Google Patents

Optoelectronic device and method for manufacturing the same Download PDF

Info

Publication number
KR101643213B1
KR101643213B1 KR1020100133091A KR20100133091A KR101643213B1 KR 101643213 B1 KR101643213 B1 KR 101643213B1 KR 1020100133091 A KR1020100133091 A KR 1020100133091A KR 20100133091 A KR20100133091 A KR 20100133091A KR 101643213 B1 KR101643213 B1 KR 101643213B1
Authority
KR
South Korea
Prior art keywords
layer
cavity
substrate
structures
rod
Prior art date
Application number
KR1020100133091A
Other languages
Korean (ko)
Other versions
KR20120071517A (en
Inventor
데-샨 쿠오
춘-카이 고
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Priority to KR1020100133091A priority Critical patent/KR101643213B1/en
Publication of KR20120071517A publication Critical patent/KR20120071517A/en
Application granted granted Critical
Publication of KR101643213B1 publication Critical patent/KR101643213B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 광전소자 및 그 제조방법에 관한 것이다.
광전소자는 기판, 복수 개의 제1 씨드로드, 제1 보호층, 제1 완충층, 하나 이상의 제1 공동을 포함하고,
상기 기판은 표면 및 상기 표면과 수직하는 법선 방향을 구비하고,
상기 복수 개의 제1 씨드로드는 상기 기판의 상기 표면에 위치하여 상기 표면과 접촉하고 부분적으로 상기 기판의 상기 표면을 노출하고,
상기 제1 보호층은 상기 제1 씨드로드의 측벽 및 상기 기판의 노출 표면 위에 위치하며,
상기 제1 완충층은 상기 복수 개의 제1 씨드로드 위에 위치하고, 그 중 상기 제1 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제1 씨드로드는 직접적으로 접촉되고,
상기 하나 이상의 제1 공동은 상기 복수 개의 제1 씨드로드, 상기 기판의 상기 표면 및 상기 제1 완충층의 제1 표면 사이에 위치하고, 그 중 상기 하나 이상의 제1 공동은 너비와 높이를 가지고 있으며, 그 중 상기 너비는 상기 표면에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이는 상기 법선 방향에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이와 너비의 비율은 1/5~3 사이이다.The present invention relates to an optoelectronic device and a manufacturing method thereof.
The photoelectric device includes a substrate, a plurality of first seed rods, a first passivation layer, a first buffer layer, and at least one first cavity,
Wherein the substrate has a surface and a normal direction perpendicular to the surface,
Wherein the plurality of first seed rods is located on the surface of the substrate and contacts the surface and partially exposes the surface of the substrate,
Wherein the first protective layer is located on a sidewall of the first seed rod and an exposed surface of the substrate,
Wherein the first buffer layer is located on the plurality of first seed rods, the first buffer layer having a first surface and a second surface corresponding to the first surface, wherein the first surface and the plurality of 1 seed rod is directly contacted,
Wherein the at least one first cavity is located between the plurality of first seed rods, the surface of the substrate and the first surface of the first buffer layer, wherein the one or more first cavities have a width and height, Wherein the width is a maximum size of the first cavity in a direction parallel to the surface and the height is a maximum size of the first cavity in a direction parallel to the normal direction and the ratio of the height to the width is 1 / It is between 5 and 3.

Description

광전소자 및 그 제조방법 {OPTOELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME}[0001] OPTOELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME [0002]

본 발명은 반도체층 내에 형성된 공동을 구비한 광전소자에 관한 것이다.The present invention relates to a photoelectric device having a cavity formed in a semiconductor layer.

발광다이오드는 반도체 소자에 광범위하게 사용되는 광원이다. 종래의 백열등 또는 형광등과 비교해보면, 발광다이오드는 전기를 절약하고 사용수명이 비교적 길다는 특성이 있어 종래의 광원을 점차적으로 대체하여 교통신호등, 백라이트 모듈, 가로등조명, 의료설비 등의 산업에 응용되고 있다.Light emitting diodes are light sources widely used in semiconductor devices. Compared with conventional incandescent lamps or fluorescent lamps, light emitting diodes have a characteristic of saving electricity and having a relatively long service life, and they are gradually being replaced by conventional light sources and are applied to industries such as traffic lights, backlight modules, have.

발광다이오드 광원의 응용과 발전에 따라 휘도에 대한 수요가 갈수록 높아지고 있으며, 발광효율을 증가시켜 휘도를 높이는 것은 업계에서 공동으로 노력하는 방향이 되었다. As the application and development of the light source of light emitting diodes increases, the demand for luminance is increasing, and increasing the luminance by increasing the luminous efficiency has become a direction for joint efforts in the industry.

본 발명에 따른 광전소자는 기판, 복수 개의 제1 씨드로드, 제1 보호층, 제1 완충층, 하나 이상의 제1 공동을 포함하고,An optoelectronic device according to the present invention includes a substrate, a plurality of first seed rods, a first passivation layer, a first buffer layer, and at least one first cavity,

상기 기판은 표면 및 상기 표면과 수직하는 법선 방향을 구비하고,Wherein the substrate has a surface and a normal direction perpendicular to the surface,

상기 복수 개의 제1 씨드로드는 상기 기판의 상기 표면에 위치하여 상기 표면과 접촉하고 부분적으로 상기 기판의 상기 표면을 노출하고,Wherein the plurality of first seed rods is located on the surface of the substrate and contacts the surface and partially exposes the surface of the substrate,

상기 제1 보호층은 상기 제1 씨드로드의 측벽 및 상기 기판의 노출 표면 위에 위치하며,Wherein the first protective layer is located on a sidewall of the first seed rod and an exposed surface of the substrate,

상기 제1 완충층은 상기 복수 개의 제1 씨드로드 위에 위치하고, 그 중 상기 제1 완충층은 제1 표면 및 상기 제1 표면과 서로 대응되는 제2 표면을 구비하고, 상기 제1 표면과 상기 복수 개의 제1 씨드로드는 직접적으로 접촉되고, Wherein the first buffer layer is located on the plurality of first seed rods, the first buffer layer having a first surface and a second surface corresponding to the first surface, wherein the first surface and the plurality of 1 seed rod is directly contacted,

상기 하나 이상의 제1 공동은 상기 복수 개의 제1 씨드로드, 상기 기판의 상기 표면 및 상기 제1 완충층의 제1 표면 사이에 위치한다. 그 중 상기 하나 이상의 제1 공동은 너비와 높이를 가지고 있으며, 상기 너비는 상기 표면에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이는 상기 법선 방향에 평행하는 방향에서의 상기 제1 공동의 최대 사이즈이며, 상기 높이와 너비의 비율은 1/5 ~ 3 사이이다.The at least one first cavity is located between the plurality of first seed rods, the surface of the substrate and the first surface of the first buffer layer. Wherein the at least one first cavity has a width and a height, the width is the maximum size of the first cavity in a direction parallel to the surface, and the height is the first size of the first cavity in a direction parallel to the normal direction, The maximum size of the cavity, and the ratio of the height to the width is 1/5 to 3.

본 발명에 의하면, 공동은 중공 구조이며, 이 공동은 굴절률을 가지고 있어 공기렌즈로 알맞으며, 광선이 광전소자에서 공동으로 진행할 때, 공동의 내부 및 외부 재료의 굴절률의 차이로 인해 광선은 공동에서 진행방향이 변경되어 광적출 효율이 증가할 수 있다. 그 밖에, 공동은 또한 산란중심(scattering center)이 되어 광자의 진행방향을 변경하고 전반사를 감소시킬 수 있다. According to the present invention, the cavity is a hollow structure, which has a refractive index and is suitable for an air lens, and when the light travels in the optoelectronic device, the difference in the refractive index of the internal and external materials of the cavity causes The traveling direction may be changed to increase the light extraction efficiency. In addition, the cavity can also be a scattering center, changing the direction of the photon's travel and reducing total reflection.

도 1a~도 1d, 도 1f는 본 발명의 실시예에 따른 광전소자의 제조공정 개략도이다.
도 1e는 본 발명의 실시예에 따라 형성된 제1 공동을 주사형 전자현미경(SEM)으로 촬영하여 보여준 도면이다.
도 2는 본 발명의 광전 반도체소자의 단면 개략도이다.
도 3a ~ 도 3f는 본 발명의 실시예에 따른 광전소자의 제조공정 개략도이다.FIGS. 1A to 1D and 1F are schematic views of a manufacturing process of an optoelectronic device according to an embodiment of the present invention.
FIG. 1E is a drawing of a first cavity formed according to an embodiment of the present invention, taken with a scanning electron microscope (SEM). FIG.
2 is a schematic cross-sectional view of the photoelectric semiconductor device of the present invention.
3A to 3F are schematic views illustrating a manufacturing process of an opto-electronic device according to an embodiment of the present invention.

본 발명을 더욱 자세하고 완전하게 설명하기 위하여, 아래 도 1a 내지 도 3과 결부하여 기술한다. 도 1a 내지 도 1f에 예시한 바와 같이, 본 발명의 제1 실시예에 따른 광전소자의 제조방법을 간단하게 서술하면 아래와 같다. 도 1a에 도시한 바와 같이, 법선 방향(N)을 구비한 기판(101)의 제1 표면(1011)에 제1 씨드층(102)을 성장시킨다.In order to more fully and completely explain the present invention, it will be described in conjunction with FIGS. 1A to 3 below. As shown in Figs. 1A to 1F, a method of manufacturing an opto-electronic device according to a first embodiment of the present invention will be briefly described below. The first seed layer 102 is grown on the first surface 1011 of the substrate 101 having the normal direction N as shown in Fig.

그 후, 도 1b에 도시한 바와 같이 제1 씨드층(102)을 식각하여 기판(101)의 제1 표면(1011) 상에 복수 개의 제1 씨드로드(1021)를 형성한다. 본 실시예에서 상기 제1 씨드로드(1021)는 전기화학적 식각, 또는 유도 결합 플라즈마(inductive coupling plasma, ICP)를 이용한 건식 식각 또는 초산, 수산화칼륨 또는 인산유산용액 등의 식각액을 단독 또는 혼합 이용한 습식 식각과 같은 비등방성 식각을 통해, 공동 또는 핀홀(pin hole)과 같은 하나 이상의 공동을 포함하도록 형성되거나, 또는 두 개 이상의 공동이 서로 연결되어 망상 형태의 공동구조체를 형성한다. 이들 구조체의 형성 방법은 본 발명의 출원인이 특허출원한 제099132153호 대만특허출원사건을 참고할 수 있으며, 상기 특허출원을 본 출원의 일부로 원용한다. Thereafter, the first seed layer 102 is etched to form a plurality of first seed rods 1021 on the first surface 1011 of the substrate 101 as shown in FIG. 1B. In the present embodiment, the first seed rod 1021 may be formed by dry etching using electrochemical etching or inductive coupling plasma (ICP), wet etching using an etchant such as acetic acid, potassium hydroxide or phosphoric acid solution, Through anisotropic etching such as etching, to form one or more cavities such as cavities or pin holes, or two or more cavities are connected to each other to form a networked cavity structure. The formation method of these structures can be referred to the patent application filed in the patent application No. 099132153 filed by the applicant of the present invention, which patent application is incorporated herein by reference.

이어서 도 1c에 도시한 바와 같이, 상기 제1 씨드로드(1021)의 표면 및 노출된 기판의 제1 표면의 위를 덮는 보호층(103)을 형성한다. 그 중 제1 씨드로드(1021)의 측벽을 덮는 제1 보호층(1031), 복수의 제1 씨드로드(1021) 사이에 노출된 기판의 제1 표면(1011) 위를 덮는 제2 보호층(1032) 및 제1 씨드로드(1021)의 상면을 덮는 제3 보호층(1033)을 포함한다. 일 실시예에서 보호층(103)은 스핀온글래스코팅(SOG, spin onglass coating)방법을 이용하여 형성되며, 보호층(103)의 재료는 이산화규소(SiO2), HSQ(Hydrogen Silesquioxane) 및 MSQ(Methylsequioxane)와 같이 실세스퀴옥산(Silsequioxane)을 기재로 하는 폴리머이다.Next, as shown in Fig. 1C, a protective layer 103 is formed to cover the surface of the first seed rod 1021 and the first surface of the exposed substrate. A first protective layer 1031 covering the side wall of the first seed rod 1021 and a second protective layer 1031 covering the first surface 1011 of the substrate exposed between the plurality of first seed rods 1021 1032 and a third protective layer 1033 covering the upper surface of the first seed rod 1021. In one embodiment, the protective layer 103 is formed using a spin on glass (SOG) method, and the material of the protective layer 103 is silicon dioxide (SiO 2 ), hydrogen silesquioxane (HSQ) And a polymer based on silsequioxane such as methylsequioxane.

이어서 상기 제3 보호층(1033)을 제거하고 연속하여 제1 완충층(105)을 성장시킨다. 이때 제1 완충층(105)은 도 1d와 같이 상기 복수 개의 제1 씨드로드(1021)의 상면을 따라 ELOG(Epitaxial lateral overgrowth)방식으로 측향 및 상향으로 동시에 성장하게 되며, 상기 제1 완충층(105)의 성장과 동시에 서로 인접한 제1 씨드로드(1021), 기판(101) 및 제1 완충층(105)의 사이에 하나 이상의 제1 공동(104)이 형성된다. 본 실시예에서 제1 보호층(1031)은 제1 씨드로드(1021)의 측벽을 덮으므로 제1 완충층(105)의 성장 방향성과 공간성장의 우선성을 효과적으로 제어할 수 있다. 본 실시예에서 제1 씨드층(102) 또는 제1 완충층(105)은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층일 수 있다.Then, the third passivation layer 1033 is removed and the first buffer layer 105 is grown successively. 1D, the first buffer layer 105 may be grown along the upper surface of the plurality of first seed rods 1021 in an epitaxial lateral overgrowth (ELOG) At least one first cavity 104 is formed between the first seed rod 1021, the substrate 101 and the first buffer layer 105 adjacent to each other. Since the first passivation layer 1031 covers the sidewalls of the first seed rod 1021 in this embodiment, the growth direction of the first buffer layer 105 and the priority of the spatial growth can be effectively controlled. In this embodiment, the first seed layer 102 or the first buffer layer 105 may be a non-intentionally doped layer or an undoped layer or an n-type doped layer.

일 실시예에서 제1 공동(104)의 너비는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 또는 50nm~100nm이다. 제1 공동(104)의 높이는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛, 또는 0.5㎛~0.8㎛이다. 그 밖에 일 실시예에서 제1 공동은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3 또는 1/5~1/4의 종횡비(높이와 너비의 비율)를 갖는다. 일 실시예에서 서로 인접하는 제1 씨드로드(1021)와 기판(101)의 사이에 복수 개의 제1 공동(104)이 형성된다. 다른 실시예에서 복수 개의 제1 씨드로드(1021)는 규칙적으로 배열된 구조일 수 있으므로, 상기 복수 개의 제1 공동(104) 또한 규칙적으로 배열된 구조로 될 수 있다. In one embodiment, the width of the first cavity 104 is 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The height of the first cavity 104 is in the range of 0.5 탆 to 2 탆, 0.5 탆 to 1.8 탆, 0.5 탆 to 1.6 탆, 0.5 탆 to 1.4 탆, 0.5 탆 to 1.2 탆, 0.5 탆 to 1 탆, to be. In another embodiment, the first cavity may be in the range of from 1/5 to 3/1, from 5/1 to 5/1, from 1/5 to 1/2, from 1/5 to 1/3, or from 1/5 to 1 / 4 (ratio of height to width). A plurality of first cavities 104 are formed between the first seed rod 1021 and the substrate 101 which are adjacent to each other. In another embodiment, the plurality of first seed rods 1021 may be regularly arranged, so that the plurality of first cavities 104 may also be regularly arranged.

도 1e는 본 발명의 실시예에 따라 형성된 제1 공동(104)을 주사형 전자 현미경(SEM)으로 촬영하여 보여준 도면이며, 도 1e에 도시한 바와 같이 이러한 복수 개의 공동(104)은 서로 별개로 형성된 단독의 제1 공동(1041)이거나 또는 이와 같이 단독으로 형성된 제1 공동(1041)이 서로 연결되어 하나 또는 복수 개의 망상 형태의 제1 공동군(1042)을 형성할 수 있다.FIG. 1E is a diagram showing a first cavity 104 formed according to an embodiment of the present invention by photographing with a scanning electron microscope (SEM). As shown in FIG. 1E, the plurality of cavities 104 are formed separately from each other The first cavity 1041 formed alone or in the form of the sole formed first cavity 1041 may be connected to each other to form the first cavity group 1042 in the form of one or a plurality of meshes.

그 중 상기 복수 개의 제1 공동(104)의 평균 너비(Wx)는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm 또는 50nm~100nm일 수 있다. 상기 복수 개의 제1 공동(104)의 평균 높이(HX)는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛, 또는 0.5㎛~0.8㎛일 수 있다. 일 실시예에서 상기 복수 개의 제1 공동(104)의 평균 간격은 10nm(100Å)~1.5㎛, 30nm~1.5㎛, 50nm~1.5㎛, 80nm~1.5㎛, 1㎛~1.5㎛, 또는 1.2㎛~1.5㎛일 수 있다. 그 밖에 일 실시예에서 상기 복수 개의 제1 공동(104)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3 또는 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다. 상기 복수 개의 제1 공동(104)이 형성하는 공극률(φ, porosity)은 제1 공동(104)의 전체 부피(VV)를 전체 부피(VT) (

Figure 112013114960100-pat00001
)로 나눈 값으로 정의되고, 그 중 전체 부피(VT)는 제1 공동(104)의 전체 부피와 제1 씨드층(102)의 부피를 더한 값이다. 본 실시예에서 공극률(φ)은 5%~90%, 10%~90%, 20%-90%, 30%~90%, 40%~90%, 50%~90%, 60%~90%, 70%~90% 또는 80%~90% 사이에 있을 수 있다. The average width W x of the plurality of first cavities 104 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The average height H x of the plurality of first cavities 104 may be in the range of 0.5 탆 to 2 탆, 0.5 탆 to 1.8 탆, 0.5 탆 to 1.6 탆, 0.5 탆 to 1.4 탆, 0.5 탆 to 1.2 탆, 1 mu m, or 0.5 mu m to 0.8 mu m. In one embodiment, the average spacing of the plurality of first cavities 104 may be in the range of 100 Å to 1.5 urn, 30 urn to 1.5 urn, 50 urn to 1.5 urn, 80 nm to 1.5 urn, 1 urn to 1.5 urn, Lt; / RTI > In another embodiment, the plurality of first cavities 104 may be in the range of 1/5 to 3/5 to 2/1 to 5/1, 1/5 to 1/2, 1/5 to 1/3, An average aspect ratio (ratio of average height to average width) of 1/5 to 1/4. The porosity φ formed by the plurality of first cavities 104 is determined by dividing the total volume V V of the first cavity 104 by the total volume V T
Figure 112013114960100-pat00001
), And the total volume V T thereof is a value obtained by adding the total volume of the first cavity 104 and the volume of the first seed layer 102. In the present embodiment, the porosity? Is 5% to 90%, 10% to 90%, 20% to 90%, 30% to 90%, 40% to 90%, 50% to 90% , 70% to 90%, or 80% to 90%.

이어서 도 1f에 도시한 바와 같이 상기 제1 완충층(105)의 위에 연속해서 제1 반도체층(106), 능동층(107)과 제2 반도체층(108)을 성장시킨 후, 상기 능동층(107)과 제2 반도체층(108)의 일부분을 식각하여 부분적으로 제1 반도체층(106)을 노출시킨 후에, 제1 반도체층(106) 및 제2 반도체층(108) 위에 두 개의 전극(109, 110)을 형성하여 광전소자(100)를 형성한다. 상기 전극 (109, 110)의 재료는 크롬(Cr), 티타늄(Ti), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 알루미늄(Al) 또는 은(Ag) 등 금속재료의 단일 조성 또는 합금 또는 이들 재료의 조합으로 이루어진 적층 구성에서 선택할 수 있다.The first semiconductor layer 106, the active layer 107 and the second semiconductor layer 108 are successively grown on the first buffer layer 105 as shown in FIG. 1F, and then the active layer 107 And a portion of the second semiconductor layer 108 is partially etched to expose the first semiconductor layer 106 and then the two electrodes 109 and 109 are formed on the first semiconductor layer 106 and the second semiconductor layer 108, 110 are formed to form the electrooptic device 100. The material of the electrodes 109 and 110 may be at least one selected from the group consisting of Cr, Ti, Ni, Pt, Cu, Au, Al, A single composition of a metal material or an alloy, or a combination of these materials.

본 실시예에서 상기 제1 공동(104)은 중공(中空) 구조이며, 이 제1 공동(104)은 굴절률을 가지고 있어 공기렌즈로 알맞으며, 광선이 광전소자(100)에서 제1 공동(104)으로 진행할 때, 제1 공동(104)의 내부 및 외부 재료의 굴절률의 차이로 인해(예를 들면 완충층의 굴절률은 2~3 사이이며, 공기의 굴절률은 1이다) 광선은 제1 공동(104)에서 진행방향이 변경되어 광적출 효율이 증가할 수 있다. 그 밖에, 제1 공동(104)은 또한 산란중심(scattering center)이 되어 광자의 진행방향을 변경하고 전반사를 감소시킬 수 있다. 제1 공동(104)의 밀도가 증가함에 따라 상기 효과는 더욱 증대될 수 있다.In this embodiment, the first cavity 104 has a hollow structure, the first cavity 104 has a refractive index and is suitable as an air lens, and the light rays are transmitted through the first cavity 104 ), The rays of light (e.g., the refractive index of the buffer layer is between 2 and 3 and the refractive index of air is 1) due to the difference in the refractive indices of the inner and outer materials of the first cavity 104, ), The light extraction efficiency can be increased. In addition, the first cavity 104 may also be a scattering center to change the traveling direction of the photons and reduce total reflection. As the density of the first cavity 104 increases, the effect can be further increased.

도 2는 본 발명의 제2 실시예에 따른 광전소자의 단면도를 나타내고 있다. 본 실시예의 제조공정과 제1 실시예는 대략적으로 동일하며, 상세 과정은 제1 실시예를 참고하길 바라며 다시 설명하지 않겠다. 본 실시예는 제1 기판(201), 기판(201) 상에 형성된 복수 개의 제1 씨드로드(2021), 제1 씨드로드(2021)의 측벽을 덮는 제1 보호층(2031) 및 복수의 제1 씨드로드(2021) 사이에 노출된 기판의 제1 표면(2011) 위를 덮는 제2 보호층을 포함한다. 일 실시예에서 제1 보호층(2031) 및 제2 보호층(2032)은 스핀온글래스코팅(SOG, spin on glass coating)방식을 이용하여 형성된다. 제1 보호층(2031) 및 제2 보호층(2032)의 재료는 이산화 규소(SiO2), HSQ(Hydrogen Silesquioxane) 또는 MSQ(Methylsequioxane)와 같이 실세스퀴옥산(Silsequioxane)을 기재로 하는 폴리머를 사용할 수 있다. Fig. 2 shows a cross-sectional view of a photoelectric device according to a second embodiment of the present invention. The manufacturing process of the present embodiment is roughly the same as the first embodiment, and it is desired to refer to the first embodiment for the detailed procedure and will not be described again. The first embodiment includes a first substrate 201, a plurality of first seed rods 2021 formed on the substrate 201, a first protective layer 2031 covering the side walls of the first seed rods 2021, And a second protective layer covering the first surface 2011 of the substrate exposed between the first seed rods 2021 and the first seed rods 2021. In one embodiment, the first passivation layer 2031 and the second passivation layer 2032 are formed using spin on glass coating (SOG). The material of the first passivation layer 2031 and the second passivation layer 2032 may be a polymer based on silsequioxane such as silicon dioxide (SiO 2 ), HSQ (Hydrogen Silesquioxane) or MSQ (Methylsequioxane) Can be used.

이어서 상기 복수 개의 제1 씨드로드(2021)의 상면을 따라 ELOG(Epitaxial lateral overgrowth)방식으로 동시에 측향 및 상향으로 제1 완충층(205)을 성장시키고, 서로 인접하는 제1 씨드로드(2021), 기판(201) 및 제1 완충층(205)의 사이에 하나 이상의 제1 공동(204)을 형성한다. 본 실시예에서 제1 보호층(2031)은 제1 씨드로드(2021)의 측벽을 덮으므로 제1 완충층(1031) 성장의 방향성과 공간성장의 우선성을 효과적으로 제어할 수 있다. 본 실시예에서 제1 완충층(205)은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층일 수 있다.Subsequently, a first buffer layer 205 is grown along an upper surface of the plurality of first seed rods 2021 in an ELOG (Epitaxial lateral overgrowth) manner and upwardly and upwardly, and the first seed rods 2021, At least one first cavity 204 is formed between the first buffer layer 201 and the first buffer layer 205. Since the first passivation layer 2031 covers the sidewalls of the first seed rod 2021 in the present embodiment, the directionality of the growth of the first buffer layer 1031 and the priority of the spatial growth can be effectively controlled. In this embodiment, the first buffer layer 205 may be a non-intentionally doped layer or an undoped layer or an n-type doped layer.

이어서 제1 완충층(205) 위에 복수 개의 제2 씨드로드(2061)를 형성하고, 제1 씨드로드(2021)의 측벽을 제3 보호층(2071)으로 덮고, 복수의 제1 씨드로드(2021) 사이에 노출된 제1 완충층의 제1 표면(2051) 위를 제4보호층(2072)으로 덮는다. 일 실시예에서 제1 보호층(2031), 제2 보호층(2032), 제3 보호층(2071) 및 제4보호층(2072)은 스핀온글래스코팅(SOG, spin on glass coating)방식을 이용하여 형성하며, 재료는 이산화규소(SiO2), HSQ(Hydrogen Silesquioxane) 또는 MSQ(Methylsequioxane)와 같이 실세스퀴옥산(Silsequioxane)을 기재로 하는 폴리머를 사용할 수 있다. A plurality of second seed rods 2061 are formed on the first buffer layer 205 and the side walls of the first seed rods 2021 are covered with a third protective layer 2071, The first protective layer 2072 covers the first surface 2051 of the first buffer layer exposed between the first protective layer 2072 and the second protective layer 2072. [ The first passivation layer 2031, the second passivation layer 2032, the third passivation layer 2071 and the fourth passivation layer 2072 may be formed by spin on glass coating (SOG) And the material may be a polymer based on silsequioxane such as silicon dioxide (SiO 2 ), HSQ (Hydrogen Silesquioxane) or MSQ (Methylsequioxane).

이어서, 상기 복수 개의 제2 씨드로드(2061)의 상면을 따라 ELOG(Epitaxial lateral overgrowth)방식으로 측향 및 상향으로 제2 완충층(209)을 성장시키고, 서로 인접한 두개의 제2 씨드로드(2061), 제1 완충층(205) 및 제2 완충층(209)의 사이에 하나 이상의 제2 공동(208)을 형성한다. 본 실시예에서 제3 보호층(2071)은 제2 씨드로드(2061)의 측벽을 덮으므로 제2 완충층(209)의 성장 방향성과 공간성장의 우선성을 효과적으로 제어할 수 있다. 본 실시예에서 제2 완충층(209)은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층일 수 있다.Subsequently, a second buffer layer 209 is grown along the upper surface of the plurality of second seed rods 2061 in an epitaxial lateral overgrowth (ELOG) manner and upward, and the two second seed rods 2061, At least one second cavity 208 is formed between the first buffer layer 205 and the second buffer layer 209. Since the third passivation layer 2071 covers the side wall of the second seed rod 2061 in the present embodiment, the growth direction of the second buffer layer 209 and the priority of the spatial growth can be effectively controlled. In this embodiment, the second buffer layer 209 may be a non-intentionally doped layer or an undoped layer or an n-type doped layer.

일 실시예에서 제1 공동(204), 제2 공동(208)의 너비는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 또는 50nm~100nm일 수 있다. 제1 공동(204), 제2 공동(208)의 높이는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛, 또는 0.5㎛~0.8㎛일 수 있다. 그 밖에 일 실시예에서 제1 공동(204), 제2 공동(208)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3, 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다.In one embodiment, the widths of the first cavity 204 and the second cavity 208 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The height of the first cavity 204 and the second cavity 208 is 0.5 탆 to 2 탆, 0.5 탆 to 1.8 탆, 0.5 탆 to 1.6 탆, 0.5 탆 to 1.4 탆, 0.5 탆 to 1.2 탆, , Or 0.5 [mu] m to 0.8 [mu] m. In another embodiment, the first cavity 204 and the second cavity 208 may have a thickness of about 1/5 to about 3/5 to about 2/5 to about 1/5 to about 1/2 to about 1/5, (Ratio of average height to average width) of 1/3, 1/5 to 1/4.

일 실시예에서 상기 제1 공동(204)과 상기 제2 공동(208)의 부피는 거의 같다. 다른 실시예에서 상기 제1 공동(204)의 부피는 상기 제2 공동(208)의 부피보다 크다.In one embodiment, the volumes of the first cavity 204 and the second cavity 208 are approximately the same. In another embodiment, the volume of the first cavity 204 is greater than the volume of the second cavity 208.

일 실시예에서 서로 인접한 두개의 제1 씨드로드(2021)와 기판(201) 사이에 복수 개의 제1 공동(204)을 형성할 수 있다. 다른 실시예에서 복수 개의 제1 씨드로드(2021)는 규칙적으로 배열된 구조로 될 수 있으므로 상기 복수 개의 제1 공동(204) 또한 규칙적으로 배열된 구조로 될 수 있다. 다른 실시예에서 상기 복수 개의 제1 공동(204)은 단독의 제1 공동이거나 또는 이러한 단독의 제1 공동이 서로 연결되어 하나 또는 복수 개의 망상 형태의 제1 공동군으로 형성될 수 있다. A plurality of first cavities 204 may be formed between two first seed rods 2021 adjacent to each other and a substrate 201 in one embodiment. In another embodiment, the plurality of first seed rods 2021 may be regularly arranged, so that the plurality of first cavities 204 may also be regularly arranged. In another embodiment, the plurality of first cavities 204 may be a single first cavity, or such a single first cavity may be interconnected to form one or more first cavity groups of a network.

그 중 상기 복수 개의 제1 공동(204)의 평균 너비(WX)는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 50nm~100nm일 수 있다. 상기 복수 개의 제1 공동(204)의 평균 높이(HX)는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛ 또는 0.5㎛~0.8㎛일 수 있다. 일 실시예에서 상기 복수 개의 제1 공동(204)의 평균 간격은 10nm~1.5㎛, 30nm~1.5㎛, 50nm~1.5㎛, 80nm~1.5㎛, 또는 1㎛~1.5㎛, 1.2㎛~1.5㎛일 수 있다. 그 밖에 일 실시예에서 상기 복수 개의 제1 공동(204)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3, 또는 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다. 상기 복수 개의 제1 공동(204)이 형성하는 공극률(φ, porosity)은 제1 공동(204)의 전체 부피(VV)를 전체 부피(VT) 로 나눈 값 (

Figure 112013114960100-pat00002
)으로 정의되고, 그 중 전체 부피(VT)는 제1 공동(204)의 전체 부피와 제1 씨드로드(2021)의 부피를 더한 값이다. 본 실시예에서 공극률(φ)은 5%~90%, 10%~90%, 20%-90%, 30%~90%, 40%~90%, 50%~90%, 60%~90%, 70%~90% 또는 80%~90% 사이에 있을 수 있다. The average width W x of the plurality of first cavities 204 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, and 50 nm to 100 nm. The average height H x of the plurality of first cavities 204 may be in the range of 0.5 탆 to 2 탆, 0.5 탆 to 1.8 탆, 0.5 탆 to 1.6 탆, 0.5 탆 to 1.4 탆, 0.5 탆 to 1.2 탆, Mu] m or 0.5 [mu] m to 0.8 [mu] m. In one embodiment, the average spacing of the plurality of first cavities 204 is in the range of 10 nm to 1.5 μm, 30 nm to 1.5 μm, 50 nm to 1.5 μm, 80 nm to 1.5 μm, or 1 μm to 1.5 μm, . In another embodiment, the plurality of first cavities 204 may be in the range of 1/5 to 3/5 to 2/1 to 5/1, 1/5 to 1/2, 1/5 to 1/3, Or an average aspect ratio (ratio of average height to average width) of 1/5 to 1/4. The porosity φ formed by the plurality of first cavities 204 is a value obtained by dividing the total volume V V of the first cavity 204 by the total volume V T
Figure 112013114960100-pat00002
), And the total volume (V T ) thereof is a sum of the total volume of the first cavity 204 and the volume of the first seed rod 2021. In the present embodiment, the porosity? Is 5% to 90%, 10% to 90%, 20% to 90%, 30% to 90%, 40% to 90%, 50% to 90% , 70% to 90%, or 80% to 90%.

일 실시예에서 서로 인접하는 두개의 제2 씨드로드(2061)와 제2 완충층(205)의 사이에 복수 개의 제2 공동(208)을 형성할 수 있다. 다른 실시예에서 복수 개의 제2 씨드로드(2061)는 규칙적으로 배열된 구조로 될 수 있으므로 상기 복수 개의 제2 공동(208) 또한 규칙적으로 배열된 구조로 될 수 있다. 다른 실시예에서 이들 복수 개의 제2 공동(208)은 단독으로 형성된 제2 공동이거나 또는 이들 단독으로 형성된 제2 공동이 서로 연결되어 이루어진 하나 또는 복수 개의 망상 형태의 제2 망상군일 수 있다.A plurality of second cavities 208 may be formed between the two adjacent second seed rods 2061 and the second buffer layer 205 in one embodiment. In another embodiment, the plurality of second seed rods 2061 may have a regularly arranged structure, so that the plurality of second cavities 208 may also be regularly arranged. In other embodiments, the plurality of second cavities 208 may be a second cavity formed singly or a second cavity formed of one or more of the second cavities 208 connected together.

상기 복수 개의 제2 공동(208)의 평균 너비(WX)는 50nm~600nm, 50nm~500nm, 50nm~400nm, 50nm~300nm, 50nm~200nm, 또는 50nm~100nm일 수 있다. 상기 복수 개의 제1 공동(208)의 평균 높이(HX)는 0.5㎛~2㎛, 0.5㎛~1.8㎛, 0.5㎛~1.6㎛, 0.5㎛~1.4㎛, 0.5㎛~1.2㎛, 0.5㎛~1㎛ 또는 0.5㎛~0.8㎛일 수 있다. 일 실시예에서 상기 복수 개의 제1 공동(208)의 평균 간격은 10nm~1.5㎛, 30nm~1.5㎛, 50nm~1.5㎛, 80nm~1.5㎛, 1㎛~1.5㎛, 1.2㎛~1.5㎛일 수 있다. 그 밖에 일 실시예에서 상기 복수 개의 제1 공동(208)은 1/5~3, 1/5~2, 1/5~1, 1/5~1/2, 1/5~1/3, 1/5~1/4의 평균 종횡비(평균 높이와 평균 너비의 비율)를 가질 수 있다. 상기 복수 개의 제1 공동(208)이 형성하는 공극률(φ,porosity)은 제1 공동(208)의 전체 부피(VV)를 전체 부피(VT) (

Figure 112013114960100-pat00003
)값으로 정의되고, 그 중 전체 부피(VT)는 제1 공동(208)의 전체 부피와 제2 씨드로드(2061)의 부피를 더한 값이다. 본 실시예에서 공극률(φ)은 5%~90%, 10%~90%, 20%-90%, 30%~90%, 40%~90%, 50%~90%, 60%~90%, 70%~90% 또는 80%~90% 사이에 있을 수 있다. The average width W x of the plurality of second cavities 208 may be 50 nm to 600 nm, 50 nm to 500 nm, 50 nm to 400 nm, 50 nm to 300 nm, 50 nm to 200 nm, or 50 nm to 100 nm. The average height H x of the plurality of first cavities 208 is in the range of 0.5 탆 to 2 탆, 0.5 탆 to 1.8 탆, 0.5 탆 to 1.6 탆, 0.5 탆 to 1.4 탆, 0.5 탆 to 1.2 탆, Mu] m or 0.5 [mu] m to 0.8 [mu] m. In one embodiment, the average spacing of the plurality of first cavities 208 may be between 10 nm and 1.5 μm, between 30 nm and 1.5 μm, between 50 nm and 1.5 μm, between 80 nm and 1.5 μm, between 1 μm and 1.5 μm, have. In addition, in one embodiment, the plurality of first cavities 208 may be in the range of 1/5 to 3/5 to 2/1 to 5/1, 1/5 to 1/2, 1/5 to 1/3, An average aspect ratio (ratio of average height to average width) of 1/5 to 1/4. The porosity φ formed by the plurality of first cavities 208 may be determined by dividing the total volume V V of the first cavity 208 by the total volume V T
Figure 112013114960100-pat00003
), And the total volume V T thereof is a sum of the total volume of the first cavity 208 and the volume of the second seed rod 2061. In the present embodiment, the porosity? Is 5% to 90%, 10% to 90%, 20% to 90%, 30% to 90%, 40% to 90%, 50% to 90% , 70% to 90%, or 80% to 90%.

상기 제2 완충층(209) 위에 연속해서 제1 반도체층(210), 능동층(211)과 제2 반도체층(212)을 성장시킨 후, 상기 능동층(211)과 제2 반도체층(212)의 일부분을 식각하여 부분적으로 제1 반도체층(210)을 노출시킨 후에, 제1 반도체층(210) 및 제2 반도체층(212)의 위에 두 개의 전극(213, 214)을 형성하여 광전소자(200)를 형성한다. 상기 전극(213, 214)의 재료는 크롬(Cr), 티타늄(Ti), 니켈(Ni), 백금(Pt), 구리(Cu), 금(Au), 알루미늄(Al) 또는 은(Ag) 등 금속재료의 단일 조성 또는 합금 또는 이들 재료의 조합으로 이루어진 적층 구성에서 선택할 수 있다.The active layer 211 and the second semiconductor layer 212 are successively grown on the second buffer layer 209 and then the active layer 211 and the second semiconductor layer 212 are grown, After the first semiconductor layer 210 is partially exposed by etching a part of the first semiconductor layer 210 and the second semiconductor layer 212, two electrodes 213 and 214 are formed on the first semiconductor layer 210 and the second semiconductor layer 212, 200 are formed. The material of the electrodes 213 and 214 may be at least one selected from the group consisting of Cr, Ti, Ni, Pt, Cu, Au, Al, A single composition of a metal material or an alloy, or a combination of these materials.

본 실시예에서 상기 제1 공동(204) 및 제2 공동(208)은 중공 구조이다. 상기 제1 공동(204) 및 제2 공동(208)은 굴절률을 가지고 있어 공기렌즈로 알맞으며, 광선이 광전소자(200)에서 제1 공동(204) 및 제2 공동(208)으로 진행할 때, 제1 공동(204) 및 제2 공동(208) 내부 및 외부 재료의 굴절률의 차이로 인해(예를 들면 완충층의 굴절률은 2~3 사이이며, 공기의 굴절률은 1이다) 광선은 제1 공동(204) 및 제2 공동(208)에서 진행방향이 변경되어 광적출 효율이 증가할 수 있다. 그밖에, 제1 공동(204) 및 제2 공동(208)은 또한 산란중심(scattering center)이 되어 광자의 진행방향을 변경하고 전반사를 감소시킬 수 있다. 제1 공동(204) 및 제2 공동(208)의 밀도가 증가함에 따라 상기 효과는 더욱 증대될 수 있다.In this embodiment, the first cavity 204 and the second cavity 208 are hollow structures. The first cavity 204 and the second cavity 208 have a refractive index and are suitable as an air lens and when a light ray travels from the optoelectronic device 200 to the first cavity 204 and the second cavity 208, Due to the difference in the refractive indices of the first and second cavities 204 and 208 (e.g., the refractive index of the buffer layer is between 2 and 3 and the refractive index of the air is 1) 204 and the second cavity 208, the light extraction efficiency may increase. In addition, the first cavity 204 and the second cavity 208 may also be a scattering center to change the direction of travel of the photons and reduce total reflection. The effect can be further increased as the density of the first cavity 204 and the second cavity 208 increases.

다른 실시예에서 상기 제2 완충층(209)과 제1 반도체층(210)에는 상기 실시예에 따른 제조공정과 동일한 공정으로 제3 씨드로드(미도시) 및 제3 완충층(미도시)을 선택적으로 더 형성할 수 있으며, 제2 완충층(209)과 제3 씨드로드(미도시)의 사이에 하나 이상의 제3 공동(미도시)을 형성하여 상기 광적출 효율의 증대효과를 더욱 두드러지게 할 수 있다. 일 실시예에서 상기 제1 공동(204), 제2 공동(208) 및 제3 공동(미도시)의 부피는 거의 동일하다. 다른 실시예에서 상기 제1 공동(204)의 부피는 상기 제2 공동(208)보다 크며, 상기 제2 공동(208)의 부피는 상기 제3 공동(미도시)의 부피보다 크다.In another embodiment, a third seed rod (not shown) and a third buffer layer (not shown) may be selectively formed on the second buffer layer 209 and the first semiconductor layer 210 in the same process as the manufacturing process according to the embodiment And at least one third cavity (not shown) may be formed between the second buffer layer 209 and the third seed rod (not shown), thereby enhancing the effect of increasing the light extraction efficiency . In one embodiment, the volumes of the first cavity 204, the second cavity 208, and the third cavity (not shown) are approximately the same. In another embodiment, the volume of the first cavity 204 is greater than the volume of the second cavity 208 and the volume of the second cavity 208 is greater than the volume of the third cavity (not shown).

다른 실시예에서 상기 실시예의 제조공정과 동일한 공정으로 제4 공동(미도시), 제5 공동(미도시) 등을 차례로 형성할 수 있다. 여기서 제1 공동 내지 제5 공동의 부피는 점점 작아진다.In another embodiment, a fourth cavity (not shown), a fifth cavity (not shown), and the like may be formed in this order by the same process as the fabrication process of the above embodiment. Wherein the volumes of the first to fifth cavities become smaller.

도 3a ~ 도 3f에 예시한 바와 같이, 상기 제1 실시예에서 제1 씨드층(102)을 식각하여 복수 개의 제1 씨드로드(1021)를 형성하는 한 가지 방법을 간단하게 서술한다. 도 3a에 도시한 바와 같이 기판(301)의 제1 표면(3011)에 제1 씨드층(302)을 성장시킨다. 3A to 3F, a method of forming a plurality of first seed rods 1021 by etching the first seed layer 102 in the first embodiment will be briefly described. The first seed layer 302 is grown on the first surface 3011 of the substrate 301 as shown in FIG.

이어서, 도 3b에 도시한 바와 같이 제1 씨드층(302) 위에 내식각층(303)을 성장시키고, 이때 재료는 이산화규소(SiO2)를 사용할 수 있다. 내식각층(303) 위에 연속해서 금속필름층(304)을 형성시키되 이때 금속필름층(304)의 재료로 니켈을 사용할 수 있으며, 금속필름층(304)의 두께는 500nm~2000nm 사이로 할 수 있다.Next, as shown in FIG. 3B, a corrosion resistant layer 303 is grown on the first seed layer 302, and silicon dioxide (SiO 2 ) may be used as the material. The metal film layer 304 may be continuously formed on the corrosion resistant layer 303 while nickel may be used as the material of the metal film layer 304. The thickness of the metal film layer 304 may be between 500 nm and 2000 nm.

이어서 도 3c에 도시한 바와 같이, 금속필름층(304)에 대해 열처리를 진행하여 금속필름층(304)이 규칙적이거나 또는 불규칙적으로 배열된 복수 개의 나노미터급 금속과립(3041)을 형성하도록 할 수 있다. 이때 열처리 온도는 750℃~900℃일 수 있다.Next, as shown in FIG. 3C, the metal film layer 304 is subjected to a heat treatment so that the metal film layer 304 can form a plurality of nanometer-scale metal granules 3041 that are regularly or irregularly arranged have. At this time, the heat treatment temperature may be 750 ° C to 900 ° C.

도 3d에 도시한 바와 같이 상기 복수 개의 나노미터급 금속과립(3041)을 마스크로 하여, 내식각층(303)에 대해 유도 결합 플라즈마(inductive coupling plasma, ICP)와 같은 비등방성 식각을 진행하여 내식각층(303)을 복수 개의 나노미터급 내식각 로드(3031)로 형성한다.3D, anisotropic etching such as inductive coupling plasma (ICP) is performed on the corrosion resistant layer 303 using the plurality of nanometer scale metal granules 3041 as a mask, (303) is formed of a plurality of etching resistors (3031) in the order of nanometers.

도 3e 내지 도 3f에서 도시한 바와 같이, 섭씨 100℃의 질산 식각액에 넣어 산에칭(acid etching)을 진행하여 남아있는 금속과립(3041)을 제거한다. 이어서 상기 복수 개의 내식각 로드(3031)를 마스크로 하여 제1 씨드층(302)에 대해 건식 식각을 진행하여 복수 개의 제1 씨드로드(3021)를 형성한다. 마지막으로 복수 개의 내식각 로드(3031)를 제거한다.As shown in FIGS. 3E to 3F, acid etching is performed in an etchant of nitric acid at 100 ° C. to remove the remaining metal granules 3041. Subsequently, the first seed layer 302 is dry etched using the plurality of etching resist rods 3031 as a mask to form a plurality of first seed rods 3021. Finally, a plurality of etching resistant rods 3031 are removed.

구체적으로, 광전소자(100, 200)는 발광다이오드(LED), 포토다이오드(photo diode), 포토레지스터(photoresister), 레이저, 적외선 방사체, 유기발광다이오드 및 태양전지 중 적어도 하나를 포함한다. In detail, the photoelectric elements 100 and 200 include at least one of a light emitting diode (LED), a photo diode, a photoresistor, a laser, an infrared radiator, an organic light emitting diode, and a solar cell.

기판(101, 201)은 그 위에서 성장 공정이 이루어지고 담체로서의 기능을 한다. 후보로 선택할 수 있는 재료는 게르마늄(Ge), 비소화갈륨(GaAs), 인듐인(InP), 사파이어(Sapphire), 탄화규소(SiC), 규소(Si), 리튬알루미네이트(LiAlO2), 산화아연(ZnO), 질화갈륨(GaN）, 질화알루미늄(AlN), 금속, 유리, 복합재료(Composite), 다이아몬드, CVD다이아몬드, 다이아몬드상 카본（Diamond-Like Carbon；DLC）, 스피넬(spinel, MgAl2O4), 산화알루미늄(Al2O3), 실리카(SiOX), 및 갈륨산리튬(LiGaO2)을 포함하나 이에 한정하지 않는다.The substrates 101 and 201 are grown thereon and function as a carrier. Materials that can be selected as a candidate, germanium (Ge), gallium arsenide (GaAs), indium phosphide (InP), sapphire (Sapphire), silicon carbide (SiC), silicon (Si), lithium aluminate (LiAlO 2), oxide zinc (ZnO), gallium nitride (GaN), aluminum nitride (AlN), metal, glass, composites (composite), diamond, CVD diamond, diamond-like carbon (diamond-Like carbon; DLC) , spinel (spinel, MgAl 2 O 4 ), aluminum oxide (Al 2 O 3 ), silica (SiO x ), and lithium gallium oxide (LiGaO 2 ).

상기 제1 반도체층(106, 210) 및 제2 반도체층(108, 212)은 상호간에 적어도 두 부분의 전기적 특성, 극성 또는 도핑물이 상이하거나 또는 각각 전자와 정공(electron hole)을 제공하는 단일 또는 다중('다중'이라 함은 이중 또는 이중 이상을 가리키며 이하 동일하다)의 반도체 재료층이며, 그 전기적 특성은 p형, n형 및 i형 중 적어도 2개의 조합에서 선택할 수 있다. 능동층(107, 211)은 제1 반도체층(106, 210) 및 제2 반도체층(108, 212) 사이에 위치하며, 전기에너지와 빛에너지가 상호 전환이 발생 또는 유발되는 영역이다. 전기에너지를 빛에너지로 전환 또는 유발하는 소자로서 발광다이오드, 액정표시장치, 유기발광다이오드가 있다. 빛에너지를 전기에너지로 전환 또는 유발하는 장치로서 태양에너지전지, 포토다이오드 등이 있다. 상기 제1 씨드층(102, 202), 제1 완충층(105, 205), 제2 씨드층(206), 제2 완충층(209), 제1 반도체층(106, 210), 능동층(107, 211) 및 제2 반도체층(108, 212)의 재료는 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군으로부터 선택되는 하나 또는 하나 이상의 물질을 포함한다.The first semiconductor layers 106 and 210 and the second semiconductor layers 108 and 212 may have different electrical characteristics, polarities or dopants of at least two portions, Or multiple ("multiple" refers to double or double or more) semiconductor material layer, and its electrical characteristics can be selected from at least two combinations of p-type, n-type and i-type. The active layers 107 and 211 are located between the first semiconductor layers 106 and 210 and the second semiconductor layers 108 and 212 and are regions where electrical energy and light energy are generated or induced to be mutually converted. BACKGROUND ART [0002] Devices that convert or induce electrical energy into light energy include light emitting diodes, liquid crystal displays, and organic light emitting diodes. Devices that convert or induce light energy into electrical energy include solar energy cells and photodiodes. The first and second semiconductor layers 106 and 210 and the active layer 107 and the first and second seed layers 102 and 202 and the first and second buffer layers 105 and 205 and the second seed layer 206 and the second buffer layer 209, And the second semiconductor layers 108 and 212 may be formed of a material selected from the group consisting of gallium (Ga), aluminum (Al), indium (In), arsenic (As), phosphorus (P), nitrogen And one or more substances selected from the group consisting of

본 발명의 다른 실시예에 따른 광전소자(100, 200)는 발광다이오드이며, 그 발광 주파수 스펙트럼은 단일 또는 다중 반도체층의 물리적 또는 화학적 요소를 변화시켜 조정할 수 있다. 상용되는 재료는 인화알루미늄갈륨인듐(AlGaInP)계, 질화알루미늄갈륨인듐(AlGaInN)계, 산화아연(ZnO)계 등이다. 전환부의 구조는 싱글 헤테로구조(single heterostructure；SH）, 더블 헤테로구조(double heterostructure；DH), 더블사이드 헤테로구조(double-side double heterostructure；DDH） 또는 다중 양자우물구조(multi-quantym well；MQW) 등이다. 그리고, 양자우물의 대수를 조정하여 발광 파장을 변화시킬 수 있다. The opto-electronic devices 100 and 200 according to another embodiment of the present invention are light emitting diodes, and the emission frequency spectrum thereof can be adjusted by changing physical or chemical elements of single or multiple semiconductor layers. Commercially available materials include aluminum gallium indium phosphide (AlGaInP), aluminum gallium indium nitride (AlGaInN), and zinc oxide (ZnO). The structure of the switching unit may be a single heterostructure (SH), a double heterostructure (DH), a double-side double heterostructure (DDH), or a multi-quantum well (MQW) Etc. The emission wavelength can be changed by adjusting the number of quantum wells.

본 발명의 일 실시예에서 제1 씨드층(102, 202)과 기판(101, 201) 사이에 선택적으로 과도층(미도시)을 더 포함할 수 있다. 이 과도층은 2가지 재료시스템 사이에 개재되어 기판의 재료시스템을 반도체 시스템으로 "과도"시키는 재료시스템이다. 발광다이오드의 구조에 대해 말하면, 한편으로 과도층은 완충층(buffer layer)과 같이 두 재료 사이의 격자가 일치하지 않는 현상을 감소시키는데 사용되는 재료층이고, 다른 한편으로는 두 가지 재료 또는 2개로 분리된 구조를 결합시키기 위한 단일 또는 다중 구조층 또는 구성으로서 유기재료, 무기재료, 금속 또는 반도체 등을 선택 사용할 수 있다. 과도층으로 사용할 수 있는 구성은 예를 들어 반사층, 열전도층, 도전층, 저항접촉(ohmic contact)층, 변형 억제층, 응력 완화(stress realease)층, 응력 조절(stress adjustment)층, 본딩층, 파장 전환층 및 기계적 고정구조 등을 선택할 수 있다.In an embodiment of the present invention, an optional transitional layer (not shown) may be additionally provided between the first seed layer 102, 202 and the substrate 101, 201. This transitional layer is a material system interposed between two material systems to "transpose" the material system of the substrate to the semiconductor system. With respect to the structure of a light emitting diode, on the other hand, the transitional layer is a material layer used to reduce the inconsistency of the lattice mismatch between two materials, such as a buffer layer, and on the other hand two materials or two An organic material, an inorganic material, a metal, a semiconductor, or the like may be selected as a single or multiple structure layer or structure for bonding the resulting structure. The structures that can be used as transient layers include, for example, a reflective layer, a thermally conductive layer, a conductive layer, an ohmic contact layer, a strain inhibiting layer, a stress relaxation layer, a stress adjustment layer, A wavelength conversion layer and a mechanical fixing structure can be selected.

제2 반도체층(108, 212) 상에 선택적으로 접촉층(미도시)을 더 형성할 수 있다. 접촉층은 제2 반도체층(108, 212)에 있어서 능동층(107, 211)으로부터 멀어지는 일측에 형성되어 있다. 구체적으로 접촉층은 광학층, 전기학층 또는 이 양자의 결합으로 이루어질 수 있다. 광학층은 능동층(107, 211)으로부터 방출되거나 또는 능동층(104)으로 진입하는 전자기 복사 또는 광선을 변경할 수 있다. 여기서 '변경'은 전자기 복사 또는 빛 중 적어도 어느 하나의 광학적 특성을 변경하는 것을 가리키며, 앞에서 언급한 특성은 주파수, 파장, 강도, 투과량, 효율, 색온, 연색지수(rendering index), 라이트필드(light field) 및 가시각을 포함하나 이에 한정되지 않는다. 전기학층은 접촉층의 어느 한 군의 서로 상대하는 측 사이의 전압, 저항, 전류, 전기용량 중 적어도 하나의 수치, 밀도, 분포 등에 변화가 발생하거나 변화가 발생할 수 있는 추세를 가지도록 할 수 있다. 접촉층의 구성재료는 산화물, 도전 산화물, 투명 산화물, 50% 또는 그 이상의 투과률을 가진 산화물, 금속, 상대적 투광 금속, 50% 또는 그 이상의 투과률을 가진 금속, 유기질, 무기질, 형광물, 인광물, 세라믹, 반도체, 도핑 반도체 및 무도핑 반도체 중 적어도 하나를 포함한다. 일부 응용에서 접촉층의 재료는 ITO(indium-tin-Oxide), 산화카드뮴주석, 산화안티몬주석, 산화인듐아연, 산화아연알루미늄, 산화아연주석 중 적어도 하나이다. 만약 상대적 투광 금속일 경우, 그 두께는 대략 0.005㎛~0.6㎛이다.A contact layer (not shown) may be selectively formed on the second semiconductor layers 108 and 212. The contact layer is formed on one side of the second semiconductor layer 108, 212 away from the active layer 107, 211. Specifically, the contact layer may comprise an optical layer, an electrical layer, or a combination of both. The optical layer may change the electromagnetic radiation or light emitted from the active layer 107, 211 or into the active layer 104. The term 'change' refers to changing the optical characteristics of at least one of electromagnetic radiation or light, and the above-mentioned characteristics include frequency, wavelength, intensity, transmittance, efficiency, color temperature, rendering index, light field and a viewing angle. The electrical layer can have a trend in which a change or change occurs in at least one of numerical values, density, distribution, etc. of voltage, resistance, current, and electric capacity between opposing sides of a group of contact layers . The constituent material of the contact layer is an oxide, a conductive oxide, a transparent oxide, an oxide having a transmittance of 50% or more, a metal, a relative translucent metal, a metal having a transmittance of 50% or more, an organic, Water, ceramics, semiconductors, doped semiconductors and undoped semiconductors. In some applications, the material of the contact layer is at least one of indium-tin-oxide (ITO), cadmium tin oxide, antimony tin oxide, indium zinc oxide, zinc oxide aluminum, and zinc oxide tin. If it is a relatively transparent metal, its thickness is approximately 0.005 mu m to 0.6 mu m.

이상 각 도면과 설명은 각각 특정 실시예에 대응되나, 각 실시예에서 설명 또는 개시된 소자, 실시방식, 설계원칙 및 기술원리는 서로간에 명백하게 충돌, 모순 또는 공동으로 실시하기 어려운 것 외에는 필요에 따라 임의로 참고, 교체, 조합, 조율 또는 병합하여 실시할 수 있다. It is to be understood that the drawings and the description correspond to specific embodiments, but the elements, methods, design principles, and technical principles described or illustrated in the embodiments may be arbitrarily selected as necessary, except that they are obviously conflicting, contradictory, Reference, replacement, combination, tuning or merging.

본 발명은 위에서 설명한 바와 같으나 본 발명의 범위, 실시 순서 또는 사용되는 재료와 제조 공정은 상기 실시예에 한정되지 않는다. 본 발명에 대한 각종 수정과 변경은 본 발명의 정신과 범위를 벗어나지 않는다. Although the present invention has been described above, the scope of the present invention, the order of execution, and the materials and manufacturing processes used are not limited to the above embodiments. Various modifications and alterations of the invention are within the spirit and scope of the invention.

101, 201, 301: 기판
102, 202, 302: 제1 씨드층
1021, 2021, 3021: 제1 씨드로드(first semiconductor rods)
103, 203: 보호층
104, 204: 제1 공동
105, 205: 제1 완충층
106, 210: 제1 반도체층
107, 211: 능동층
108, 212: 제2 반도체층
109, 110, 213, 214: 전극
206: 제2 씨드층
208: 제2 공동
209: 제2 완충층
303: 내식각층
304: 금속필름층101, 201, 301: substrate
102, 202, 302: a first seed layer
1021, 2021, 3021: first semiconductor rods,
103, 203: protective layer
104, 204: first cavity
105, 205: first buffer layer
106, 210: a first semiconductor layer
107, 211: active layer
108 and 212: a second semiconductor layer
109, 110, 213, 214: electrodes
206: second seed layer
208:
209: second buffer layer
303: Corrugated sheets
304: metal film layer

Claims (15)

표면 및 상기 표면과 수직하는 법선 방향을 가지는 기판;
상기 기판의 상기 표면 상에 위치하는 각각 측벽 및 상단면을 포함하는 복수의 로드 모양 구조를 포함하는 제1 반도체층;
복수의 상기 로드 모양 구조의 측벽 및 상기 기판의 저부(底部)에 위치하는 보호층; 및
상기 제1 반도체층의 복수의 상기 로드 모양 구조의 상단면 상에 위치하는 완충층
을 포함하고,
상기 완충층과 매 두 개의 상기 로드 모양 구조의 측벽 사이의 보호층 및 상기 기판의 표면의 보호층은 복수의 불규칙 공동 구조를 이루고,
복수의 상기 공동 구조는 하나 또는 복수의 망상 형태인 제1 공동군을 형성하고, 복수의 상기 공동 구조의 폭은 50nm~600nm 사이에 있는,
광전소자.A substrate having a surface and a normal direction perpendicular to the surface;
A first semiconductor layer comprising a plurality of rod-like structures including respective sidewalls and a top surface located on the surface of the substrate;
A protective layer located on a sidewall of the plurality of rod-shaped structures and a bottom of the substrate; And
A buffer layer located on a top surface of the plurality of rod-like structures of the first semiconductor layer;
/ RTI >
The protective layer between the buffer layer and the sidewalls of every two rod-like structures and the protective layer on the surface of the substrate form a plurality of irregular cavity structures,
Wherein a plurality of said cavity structures form a first cavity group that is in the form of one or more meshes and wherein a width of said plurality of cavity structures is between 50 nm and 600 nm,
Photoelectric device. 제1항에 있어서,
상기 복수의 공동 구조의 평균 간격은 100Å ~ 1.5㎛이며, 공극률은 5% ~ 90% 사이에 있는, 광전소자.The method according to claim 1,
Wherein the average spacing of the plurality of cavity structures is between 100 Å and 1.5 탆 and the porosity is between 5% and 90%. 제1항에 있어서,
상기 완충층 상에 형성된 제2 반도체층, 능동층 및 제3 반도체층을 더 포함하는 광전소자.The method according to claim 1,
And a second semiconductor layer, an active layer, and a third semiconductor layer formed on the buffer layer. 제1항에 있어서,
상기 완충층은 비고의적 도핑층 또는 미도핑층 또는 n형 도핑층인, 광전소자.The method according to claim 1,
Wherein the buffer layer is a non-intentionally doped layer or an undoped layer or an n-type doped layer. 제1항에 있어서,
상기 보호층의 재료는 이산화규소(SiO2), HSQ(Hydrogen Silesquioxane), 또는 MSQ(Methylsequioxane)의 실세스퀴옥산(Silsequioxane)을 기재(基材)로 하는 폴리머(Polymer)인, 광전소자.The method according to claim 1,
Wherein the material of the protective layer is a polymer having Silsequioxane of silicon dioxide (SiO 2 ), HSQ (hydrogen silesquioxane), or MSQ (methylsequioxane) as a base material. 표면을 구비하고 상기 표면과 수직인 법선 방향을 가지는 기판을 제공하는 단계;
상기 기판의 상기 표면 상에 제1 반도체층을 형성하는 단계;
상기 제1 반도체층을 패턴화하여 복수의 로드 모양 구조를 형성하여 상기 기판의 일부분의 상기 표면을 노출시키는 단계;
복수의 상기 로드 모양 구조의 측벽, 상단면 및 상기 기판의 일부분의 상기 표면 상에 보호층을 제공하는 단계;
복수의 상기 로드 모양 구조의 상단면의 보호층을 제거하는 단계; 및
복수의 상기 로드 모양 구조의 상단면에서 완충층을 에피택셜 성장시키고, 상기 완충층과 상기 로드 모양 구조의 측벽의 보호층 및 상기 기판의 표면의 보호층은 복수의 공동을 구성하고, 또한 복수의 상기 공동은 하나 또는 복수의 망상 형태인 제1 공동군을 형성하는 단계;
를 포함하고,
복수의 상기 공동 구조의 폭은 50nm~600nm 사이에 있는,
광전소자의 제조방법.Providing a substrate having a surface and having a normal direction perpendicular to the surface;
Forming a first semiconductor layer on the surface of the substrate;
Patterning the first semiconductor layer to form a plurality of rod-like structures to expose the surface of the portion of the substrate;
Providing a protective layer on a side wall, a top surface, and a surface of a portion of the substrate of the plurality of rod-shaped structures;
Removing a protective layer on a top surface of the plurality of rod-shaped structures; And
Wherein a buffer layer is epitaxially grown on a top surface of the plurality of rod-like structures, and the buffer layer and the protective layer on the side wall of the rod-like structure and the protective layer on the surface of the substrate constitute a plurality of cavities, Forming a first cavity group that is one or more of a plurality of reticular patterns;
Lt; / RTI >
Wherein a width of the plurality of cavity structures is between 50 nm and 600 nm,
A method of manufacturing a photoelectric device. 제6항에 있어서,
상기 제1 반도체층을 패턴화하는 단계는,
제1 씨드층 상에 내식각층을 형성하는 단계;
상기 내식각층 상에 금속필름층을 형성하는 단계;
상기 금속필름층을 가열하여 복수의 금속과립을 형성하는 단계;
상기 복수의 금속과립을 마스크로 하여, 상기 내식각층에 대해 비등방성 식각을 진행하여 패턴을 형성하는 단계;
상기 복수의 금속과립을 제거하는 단계; 및
상기 패턴화된 내식각층을 마스크로 하여, 상기 제1 씨드층을 건식 식각하는 단계를 포함하는, 광전소자의 제조방법.The method according to claim 6,
Wherein patterning the first semiconductor layer comprises:
Forming a corrosion resistant layer on the first seed layer;
Forming a metal film layer on the corrosion resistant layer;
Heating the metal film layer to form a plurality of metal granules;
Forming an etching resist layer on the corrosion resistant layer using the plurality of metal granules as a mask to form a pattern;
Removing the plurality of metal granules; And
And dry etching the first seed layer using the patterned corrosion resistant layer as a mask. 제6항에 있어서,
상기 복수의 공동의 평균 간격은 100Å ~ 1.5㎛이며, 공극률은 5% ~ 90% 사이에 있는, 광전소자의 제조방법.The method according to claim 6,
Wherein the average spacing of the plurality of cavities is 100 占 퐉 to 1.5 占 퐉 and the porosity is between 5% and 90%. 제6항에 있어서,
상기 완충층 상에 제2 반도체층, 능동층 및 제3 반도체층을 형성하는 단계를 더 포함하는 광전소자의 제조방법.The method according to claim 6,
And forming a second semiconductor layer, an active layer, and a third semiconductor layer on the buffer layer. 제6항에 있어서,
상기 보호층은 스핀 온 글래스 코팅(SOG, spin on glass coating) 방법을 이용하여 형성하는, 광전소자의 제조방법.The method according to claim 6,
Wherein the protective layer is formed using a spin on glass coating (SOG) method. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020100133091A 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same KR101643213B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100133091A KR101643213B1 (en) 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100133091A KR101643213B1 (en) 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120071517A KR20120071517A (en) 2012-07-03
KR101643213B1 true KR101643213B1 (en) 2016-08-10

Family

ID=46706487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100133091A KR101643213B1 (en) 2010-12-23 2010-12-23 Optoelectronic device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101643213B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055864A (en) * 2002-07-22 2004-02-19 Fuji Photo Film Co Ltd Semiconductor element, substrate fabricating process thereof, and semiconductor element substrate thereof
JP2007260952A (en) * 2006-03-27 2007-10-11 Oki Data Corp Semiconductor compound device, led head, and image forming apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878512B1 (en) * 2007-05-14 2009-01-13 나이넥스 주식회사 Method of manufacturing semiconductor substrate having GaN layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055864A (en) * 2002-07-22 2004-02-19 Fuji Photo Film Co Ltd Semiconductor element, substrate fabricating process thereof, and semiconductor element substrate thereof
JP2007260952A (en) * 2006-03-27 2007-10-11 Oki Data Corp Semiconductor compound device, led head, and image forming apparatus

Also Published As

Publication number Publication date
KR20120071517A (en) 2012-07-03

Similar Documents

Publication Publication Date Title
TWI419367B (en) Optoelectronic device and method for manufacturing the same
US8519430B2 (en) Optoelectronic device and method for manufacturing the same
US8053789B2 (en) Light emitting device and fabrication method thereof
TWI451597B (en) Optoelectronic device and method for manufacturing the same
TWI501421B (en) Optoelectronic device and method for manufacturing the same
US20090159907A1 (en) Textured light emitting diodes
US8343788B2 (en) Light emitting device and manufacturing method thereof
US9070827B2 (en) Optoelectronic device and method for manufacturing the same
JP5763789B2 (en) Photoelectric device and manufacturing method thereof
KR20140027811A (en) Flexible semiconductor device and method of manufacturing the same
TWI774759B (en) Light-emitting device and manufacturing method thereof
US8946736B2 (en) Optoelectronic device and method for manufacturing the same
KR20130099574A (en) Light emitting diode having gallium nitride substrate
KR101097888B1 (en) Patterned substrate for gan-based semiconductor light emitting diode and manufacturing method
TWI431810B (en) Optoelectronic device and method for manufacturing the same
CN102544287B (en) Photoelectric cell and manufacture method thereof
KR101643213B1 (en) Optoelectronic device and method for manufacturing the same
CN102420281B (en) Photoelectric element and manufacturing method thereof
TWI495155B (en) Optoelectronic device and method for manufacturing the same
JP2012094752A (en) Photoelectric element and method of manufacturing the same
KR20120040426A (en) Optoelectronic device and method for manufacturing the same
JP2012142473A (en) Photoelectric element and method of manufacturing the same
CN102623580A (en) Photoelectric element and manufacturing method thereof
TW201424059A (en) Optoelectronic device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4