KR20120068989A - 적응형 벌크 바이어싱 전력 관리 기능을 가진 보청기 - Google Patents

적응형 벌크 바이어싱 전력 관리 기능을 가진 보청기 Download PDF

Info

Publication number
KR20120068989A
KR20120068989A KR1020127012658A KR20127012658A KR20120068989A KR 20120068989 A KR20120068989 A KR 20120068989A KR 1020127012658 A KR1020127012658 A KR 1020127012658A KR 20127012658 A KR20127012658 A KR 20127012658A KR 20120068989 A KR20120068989 A KR 20120068989A
Authority
KR
South Korea
Prior art keywords
voltage
hearing aid
battery
bulk
supply
Prior art date
Application number
KR1020127012658A
Other languages
English (en)
Other versions
KR101359104B1 (ko
Inventor
페르 플레밍 호에베스틴
Original Assignee
비덱스 에이/에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비덱스 에이/에스 filed Critical 비덱스 에이/에스
Publication of KR20120068989A publication Critical patent/KR20120068989A/ko
Application granted granted Critical
Publication of KR101359104B1 publication Critical patent/KR101359104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
    • H04R25/50—Customised settings for obtaining desired overall acoustical characteristics
    • H04R25/505—Customised settings for obtaining desired overall acoustical characteristics using digital signal processing
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2225/00—Details of deaf aids covered by H04R25/00, not provided for in any of its subgroups
    • H04R2225/33—Aspects relating to adaptation of the battery voltage, e.g. its regulation, increase or decrease
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2460/00—Details of hearing devices, i.e. of ear- or headphones covered by H04R1/10 or H04R5/033 but not provided for in any of their subgroups, or of hearing aids covered by H04R25/00 but not provided for in any of its subgroups
    • H04R2460/03—Aspects of the reduction of energy consumption in hearing devices

Landscapes

  • Acoustics & Sound (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurosurgery (AREA)
  • Otolaryngology (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Amplifiers (AREA)

Abstract

배터리 구동되는 보청기의 디지털 처리 코어(12)를 위한 전력 관리 시스템(1)은 특히 효율적인 방식으로 전력을 보청기 회로에 제공하기 위해 적응된다. 전력 관리 시스템(1)은 제1 선형 전압 조절기(25, 26, 28)와, 스위치드-커패시터 2:1 SC 변환기(21)와 직렬로 연결된 제2 선형 전압 조절기(25, 27)와, 코어(12)가 전력 관리 시스템(1)에 의해 제공되는 감소한 전압에서 동작할 때, 스위칭 속도, 문턱 전압과, 디지털 처리 코어(12)의 반도체 요소(13, 14)로부터의 전류 누설을 제어하기 위해, 포지티브 벌크 바이어싱 전압 공급기(10)와 네가티브 벌크 바이어싱 전압 공급기(11)를 포함한다. 전력 관리 시스템(1)은 기존 보청기와 비교해서, 보청기 회로의 디지털 처리 코어(12)에 의해 소모되는 전력의 50%에서 70% 사이의 전력을 절약할 수 있고, 따라서 배터리 수명을 연장할 수 있다. 본 발명은 공급 전압을 디지털 보청기에 제공하기 위한 방법을 또한 제공한다.

Description

적응형 벌크 바이어싱 전력 관리 기능을 가진 보청기{HEARING AID WITH ADAPTIVE BULK BIASING POWER MANAGEMENT}
본 출원은 보청기에 대한 것이다. 보다 구체적으로, 본 출원은 스위치 모드 전력 변환기를 포함한 배터리로 구동되는 보청기에 대한 것이다.
본 출원의 문맥에서, 보청기는 인간의 청력 손실을 완화하기 위한 전자 장치이다. 귀 안에 또는 귀 뒤에 착용하도록 충분히 소형이면서, 보청기는 하나 이상의 마이크를 사용해서 환경으로부터의 음향을 획득하고, 보청기 처방(prescription)에 따라 전기적으로 음향을 증폭시킨다. 현대의 보청기는 디지털 신호 처리에 크게 의존하며, 보청기의 마이크로부터의 전기 신호는 보청기 내에 장착된 디지털 신호 프로세서에 의해 디지털 신호로 변환되고, 증폭된 신호의 디지털 표현은 보청기의 출력 트랜듀서를 구동시키기 위해 적절한 전기 신호로 다시 변환되며, 상기 트랜듀서는 전기 신호를 보청기 사용자가 인지할 수 있는 음향파로 변환시킨다.
보청기 내에서 오디오 신호의 디지털 처리를 수행하는 보청기의 부품(이하에서 디지털 처리 코어라고 지칭됨)은 현대 보청기에서 전체 전력의 상당한 분량, 즉, 전체 이용가능한 전력의 최대 50%까지 또는 그 이상을 소모하는데, 이는 주로 회로 복잡도의 증가에 기인한다. 이런 복잡도는 각 세대의 보청기가 수행하도록 설계된 기능의 증가된 분량 및 더욱 향상된 디지털 처리의 결과이다.
복잡도의 증가에 대한 해결책의 일부는 마이크로 전자칩 기술 스케일에서의 감소이었으며, 현재 설게는 130 나노미터 이하의 초미세(sub-micron) 칩 제조 공정을 활용한다. 더 작은 기술 스케일은 전력 소모에서의 내재적(inherent) 감소를 의미하지만, 또한 더 크고 더 복잡한 회로의 구현을 허용하고, 이에 따라 더 많은 전력을 소모하게 된다. 초미세 공정의 도입 이전에, MOS 트랜지스터의 문턱 전압 Vt가 공정 스케일과 함께 감소한다. 하지만 초미세 공정에서, 이러한 특징은 이러한 기술에서 누설 전류의 증가 때문에 일어나지 않는다. 따라서, 초미세 공정 기술은 상대적으로 높은 Vt를 가지며, 비교적 더 느리다.
최근에, 특별한 낮은-Vt MOS 기술이 칩 설계자에게 이용가능하게 되었다. 낮은-Vt MOS 트랜지스터는 더 빠른 속도로 동작할 수 있고, 칩 설계시에서 높은-Vt MOS 트랜지스터와 자유롭게 혼합될 수 있다. 높은-Vt MOS 트랜지스터는 낮은 Vt 트랜지스터보다 비교적 더 느리며, 동작하기 위해 더 높은 공급 전압을 필요로 하고, 이러한 트랜지스터는 낮은 전력의 응용을 위해 통상적으로 사용되는 반면에, 낮은 Vt 트랜지스터는 더 느린 공급 전압에서 동작할 수 있지만, 높은 Vt 트랜지스터보다 더 높은 전류 누설을 갖는다.
보청기 응용을 위한 배터리 셀은 일반적으로 아연-공기 변종이고, 약 1.6 볼트(새로운 것)에서 약 1.0 볼트(거의 방전되었을 때)까지 범위의 표준 전압과, 1.2 볼트의 공칭 전압을 갖는다. 만약 낮은 Vt를 갖는 MOS 트랜지스터가 사용되면, 이러한 트랜지스터는 매우 낮은 전압, 예를 들면, 약 500 mV에서 동작될 수 있지만, 트랜지스터로부터의 전류 누설은 상당히 높고, 이득은 더 낮게 된다. 이러한 낮은 전압에서, 트랜지스터는 또한 감소된 속도 능력을 갖는다.
실질적 전력량은 500 mV의 전압에서 회로를 동작시킴으로써 절약될 수 있고, 비록 낮은-Vt 트랜지스터가 700 mV에서 동작하는 높은 Vt 트랜지스터와 동일 속도로 500 mV에서 동작할 수 있지만, 만약 임의의 상당한 전력량이 절약되어야 한다면 전류 누설 및 이득의 문제점이 해결되어야 한다. 마이크로전자 회로의 전력 소모는 공급 전압의 제곱에 비례한다. 만약 공급 전압이 700 mV에서 500 mV로 낮아지면, 이러한 동작으로부터 발생되는 전력 소모의 감소는 약 50%이다.
낮은 Vt 트랜지스터를 위해 적절하게 낮은 공급 전압을 제공하는 실제적인 방식은 낮은 Vt MOS 트랜지스터가 필요로 하는 500 mV로 전압을 하강시키도록 스위치드-커패시터(switched-capacitor) 전압 변환기를 사용하는 것이다. 2:1 스위치드-커패시터 전압 변환기는 구현하기에 특히 간단하고, 회로 칩상에 매우 작은 공간을 차지한다. 스위치드-커패시터 전압 변환기 자기 자신은 어떠한 상당한 전력도 소모하지 않고, 매우 안정된 전압 감소를 제공하며, 최적의 전력 전달 구성을 가지며, 2:1 전압 변환기는 배터리 수명의 주요 기간 동안에 500 mV로 디지털 처리 코어를 구동할 수 있도록 1.2 볼트 배터리를 위해 필요한 헤드룸(headroom)을 제공한다.
2:1 스위치드-커패시터 전압 변환기는 출력 전압의 두 배인 안정된 입력 전압을 필요로 하므로, 만약 배터리 전압이 안정된 방식으로 이러한 전압을 제공하기에 충분히 높다면, 보청기 회로에 충분한 전력을 제공할 수 있을 뿐이다. 배터리로부터 전력을 스위치드-커패시터 전압 변환기에 공급할 수 있는 선형 전압 조절기는 만약 배터리 전압이 변화할지라도, 안정된 기준 전압을 제공하기 위해 구성될 수 있다.
더 낮은 전압에서 MOS 트랜지스터 회로를 구동시키는 것은 트랜지스터가 자신의 Vt에 근접하여 동작하는 것을 의미하며, 이는 하나의 장치로부터 다른 장치로 다양한 트랜지스터 파라미터에 대해 통계적 스프레드(spread)에서의 높은 증가를 초래한다. 본질적으로, 초미세 공정은 반도체 소자의 감소된 물리적 치수(dimension)에 기인한 더 큰 파라미터 스프레드를 초래하지만, 낮은 전압에서 동작할 때 효과는 훨씬 더 크다.
트랜지스터 파라미터들 중 하나는 구동 세기 또는 이득, 즉, 신호를 증폭하기 위한 반도체 소자의 능력, 또는 디지털 회로에서, 전압이 MOS 트랜지스터 게이트상에 존재할 때 전류를 유인하기(drawing) 시작하는 능력이다. 만약 구동 세기의 스프레딩이 너무 크면, 실제 회로의 동작 방식이 설계 규격과 매우 다를 수 있고, 한 회로에서 다음 회로로 파라미터의 큰 변이가 단일 웨이퍼로부터 유용한 다이 생산량을 용인할 수 없게 낮은 백분율로까지 감소시킬 수 있어서 생산 비용을 매우 증가시키게 된다. 특히, 개별 트랜지스터의 타이밍 상수를 결정하는 파라미터는 매우 중요하다. 따라서, 효과적이고 간단한 방식으로 저전압 MOS 트랜지스터 회로에서의 파라미터 스프레드를 감소시킬 수 있는 것이 이로울 것이다.
만약 높은 Vt를 갖는 MOS 트랜지스터가 사용되면, 낮은 전압에서 이러한 트랜지스터의 스위칭 주파수에 대한 제한이 있다. 이것은 사용가능한 클록 주파수를 제한하며, 따라서, 이러한 기술을 사용해 설계된 보청기에 의해 수행될 수 있는 신호 처리의 복잡도를 제한하게 된다. 스프레드와 전류 누설을 감소시키기 위해, 500 mV에서 동작할 때조차, 높은 Vt 트랜지스터의 벌크 전압 전위를 조정하는 것이 가능하지만, 안정된 동작을 손상시킬 위험이 있다. 만약 벌크 전압 전위와 소스 단자 전압 전위 사이의 차이가 충분히 크게 되면, MOS 트랜지스터의 이러한 두 개의 반도체층들을 구성하는 PN 접합은 전류를 도통시켜서(conduct) MOS 트랜지스터 내에서 효과적으로 PN 접합을 다이오드 단락되게 하여, 가능한 불규칙한(erratic) 회로 동작 방식을 야기하게 한다.
만약 이러한 종류의 마이크로전자 회로가 500 mV의 공급 전압으로 구동될 때 사용가능하게 되면, 낮은 Vt를 갖는 MOS 트랜지스터를 사용하는 것이 매우 이롭다. 그러면, 저전압 회로와 관련해서 상기 언급된 문제점은 MOS 트랜지스터의 벌크 전압전위를 제어함으로써 완화될 수 있다. 이러한 기술은 PMOS 트랜지스터를 위해 포지티브 공급 전압을 초과하는 벌크 전압 전위를 증가시키고, 동일 회로 칩상의 NMOS 트랜지스터를 위해 네가티브 공급 전압 미만의 벌크 전압 전위를 감소시키는 것을 수반한다. 적응형 방식으로 동적으로 수행될 수 있는 벌크 전압 전위의 조정은 트랜지스터의 문턱 전압 Vt을 증가시키는 효과를 가지며, 따라서, 스위칭 속도와 전류 누설을 감소시킨다. 만약 Vt가 모든 트랜지스터에서 동일 레벨로 조정된다면, 공정 및 온도에 기인한 파라미터 스프레드도 또한 감소된다.
MOS 트랜지스터의 바디 효과라고 지칭되는, NMOS 트랜지스터를 위한 문턱 전압 Vt은:
Figure pct00001
여기서, Vt0는 0 전압에서의 문턱 전압이고, VSB는 소스 단자와 벌크 사이의 전압 전위이고,
Figure pct00002
는 표면 전압 전위이고,
Figure pct00003
는 벌크 문턱 전압 전위이다. 만약
Figure pct00004
, Vt0와,
Figure pct00005
가 0보다 크다면, VSB가 NMOS 트랜지스터를 위해 증가된다는 조건 하에 Vt가 증가할 것이다. 유사하게, VSB가 PMOS 트랜지스터를 위해 증가한다면, Vt가 감소할 것이라는 것이 보여 질 수 있다.
WO-Al-01/50812는 공칭 배터리 전압보다 낮은 전압을 갖는 디지털 보청기 회로의 특정 부분을 제공하기 위한 스위치드-커패시터 스탭-다운 전압 변환기를 구비한 보청기를 개시한다. 비록 이러한 스탭-다운 전압 변환기 자체가 일부 전력 절약 기능을 제공하지만, 이러한 변환기는 배터리가 거의 방전될 때 배터리로부터 상당한 분량의 전류를 여전히 인출한다(draw). 보청기의 일부 중요한 부품, 예를 들면, 보청기의 출력 트랜듀서를 위한 출력 변환기는 낮은 전압에서는 구동될 수 없다. 따라서, 넓은 범위의 배터리 전압으로 보청기에 전력을 공급하는 실제적인 방식이 필요하다.
미국 특허 US 7307858 B2는 배터리 구동되는, 머리에 착용하는 통신 장치에서 사용하기 위한 적응형 전원 회로를 개시한다. 전원 회로는 2:3 스위치드-커패시터 전압 변환기와 선형 전압 조절기를 포함한다. 배터리 전압이 1.2 볼트 내지 1.25 볼트 미만일 때, 선형 전압 조절기와 2:3 스위치드-커패시터 전압 변환기는 출력 전압 V0을 제공한다. 2:3 스위치드-커패시터 전압 변환기는 부하 전류에 따라 적응형 클록 주파수에서 커패시터망을 스위칭함으로써 배터리 전압으로부터 더 낮은 전압을 제공한다. 배터리 전압이 1.2 볼트 미만으로 하강하면, 2:3 스위치드-커패시터 전압 변환기는 부하를 위해 점점 더 적은 전류를 공급할 수 있다. V0의 3/2의 배터리 전압에서, 스위치드-커패시터 전압 변환기는 필요한 전류를 부하에 공급할 수 없어서, 자기 자신이 선형 전압 조절기에 대해 부하가 되어, 결과적으로, 배터리 전압이 감소함에 따라, 점점 더 많은 전력을 부하에 공급해야 한다.
만약 이러한 종래 기술의 회로에서 배터리 전압이 동작 문턱값 위로 올라가면, 부하 전류가 증가하기 때문에, 스위치드-커패시터 전압 변환기는 자신의 스위칭 주파수를 감소시킨다. 이러한 특징은, 첫째로, 배터리로부터 인출된 전체 전류는 단지
Figure pct00006
근처의 배터리 전압에서만 최적의 값을 가지며,
둘째로, 스위칭 주파수는 출력 전압을 제어하도록 크게 변해야 한다는 것을 의미한다. 따라서, 최적점은 최대 클록 주파수이다.
첫째 문제는 배터리로부터 인출된 전류는 동작 문턱값 근처에서 매우 좁은 최솟값 범위를 가진다는 것이다. 둘째 문제는 스위치드-커패시터 전압 변환기를 제어하는 가변 주파수이다. 비록 스위치드-커패시터 전압 변환기를 동작시키는 이런 방법이 매우 폭넓은 출력 전압 범위를 허용하지만, 이러한 방법은 확실히 간섭 주파수를 회로 안으로 도입시킬 것이다. 이러한 주파수는 회로의 상이한 부분들에서 임의로 발생할 것이고, 제거하기가 매우 어려운데, 그 이유는 이러한 주파수는 스위칭 주파수에 종속되고, 이러한 스위칭 주파수는 회로의 부하 전류에 종속되기 때문이다.
미국 특허 US 7504876 B1은 마이크로전자 회로에서 사용하기 위한 기판 바이어스 피드백 제어 회로를 개시한다. 바이어스 피드백 제어 회로의 목적은 마이크로전자 회로의 웰(well) 또는 기판상의 바이어스 전압 전위를 제어함으로써 낮은 전압, 예를 들면 0.5 내지 1 볼트에서 동작하는 마이크로전자 회로 내의 전류 누설을 감소시키는 것이다. 바이어스 피드백 제어 회로는 두 개의 부분 회로, 즉, NMOS 트랜지스터의 세트를 위한 네가티브 바이어스 전압을 제어하기 위한 하나의 회로와, PMOS 트랜지스터의 세트를 위한 포지티브 바이어스 전압을 제어하기 위한 다른 하나의 회로로 이루어진다.
만약 보청기 회로가 보청기 회로 내의 MOS 트랜지스터의 벌크 바이어스 전압 전위를 제어하기 위한 수단을 구비하는 것만으로 제안되었다면, 어떠한 상당한 전력도 절약되지 않을 것이다. 비록 MOS 트랜지스터의 누설전류가 감소할 것이지만, 이 회로에는 에너지 효율적인 방식으로 공급 전압을 감소시키기 위한 수단이 여전히 결여될 것이다.
상기 문제점을 완화하기 위해, 보청기가 고안되는데, 이 보청기는 배터리와 마이크로전자 회로를 구비하며, 상기 회로는 PMOS 트랜지스터와 NMOS 트랜지스터를 포함하는 디지털 처리 코어와, 배터리에 의해 구동되고 디지털 처리 코어를 위한 공급 전압을 제공하는 전원과, 포지티브 벌크 바이어싱 전압 발생기와, 네가티브 바이어싱 전압 발생기를 포함하고, 전원은 공급 전압을 제어하기 위한 제어기를 구비하고, 제1 출력 브랜치는 제1 선형 전압 조절기를 구비하고, 제2 출력 브랜치는 2:1 스위치드-커패시터 전압 변환기와 직렬로 연결된 제2 선형 전압 조절기를 구비하고, 포지티브 벌크 바이어싱 전압 발생기는 바이어스 전압을 디지털 처리 코어의 PMOS 트랜지스터의 포지티브 벌크에 제공하기 위해 적응되고, 네가티브 벌크 바이어싱 전압 발생기는 바이어스 전압을 디지털 처리 코어의 NMOS 트랜지스터의 네가티브 벌크에 제공하며, 이러한 바이어스 전압은 트랜지스터의 파라미터를 최적화시키기 위해 적합하고, 제어기는 배터리 전압을 미리 결정된 제1 및 제2 한도에 대해 비교하고, 전원으로 하여금 배터리 전압이 미리 결정된 제1 한도 미만일 때 제1 출력 브랜치에 의해, 배터리 전압이 미리 결정된 제1 한도를 초과하고 미리 결정된 제2 한도 미만일 때 제2 출력 브랜치와 결합해서 제1 출력 브랜치에 의해, 그리고 배터리 전압이 미리 결정된 제2 한도를 초과할 때 제2 출력 브랜치에 의해 공급 전압을 제공하게 하기 위해 적응된다.
이러한 구성으로부터 얻어지는 하나의 이점은 약 500 mV의 공칭 공급 전압에서, 그리고 현대 보청기의 신호 처리 요구를 수행하기 위해 충분히 빠른, 최대 10 MHz의 클록 주파수에서 동작될 수 있는 디지털 코어를 구비한 보청기이다. 다른 이점은 공급 전압을 제공하도록 2:1 스위치드-커패시터 전압 변환기를 활용하는 단순성과 효율성이다.
본 발명은 공급 전압을 디지털 보청기 회로에 제공하는 방법을 또한 고안하며, 상기 방법은 배터리를 제공하는 단계, 제1 조절된 전압을 발생시키는 단계, 제2 조절된 전압을 발생시키는 단계, 제2 조절된 전압의 절반을 발생시키는 단계, 제1 벌크 바이어싱 전압을 발생시키는 단계, 제2 벌크 바이어싱 전압을 발생시키는 단계, 제1 벌크 바이어싱 전압을 보청기 회로의 제1 벌크 단자에 인가하는 단계, 제2 벌크 바이어싱 전압을 보청기 회로의 제2 벌크 단자에 인가하는 단계, 디지털 보청기 회로를 위해 공급 전압을 유도하는 단계를 포함하고, 공급 전압은 제1 조절된 전압과, 제2 조절된 전압의 절반 중 적어도 하나로부터 유도되고, 공급 전압을 유도하는 단계는 배터리의 전압을 결정하는 단계를 포함한다.
추가적인 특징 및 이점은 종속항들로부터 나타날 것이다.
이제 본 발명은 도면들에 대해 추가적인 세부사항에서 설명될 것이다.
도 1은 본 발명에 따른 보청기를 위한 전력 관리 시스템을 보여 주는 개략도이다.
도 2는 도 1에 도시된 전력 관리 시스템을 위한 전압 조절기의 세부적인 개략도이다.
도 3은 2:1 스위치드-커패시터 DC-DC-변환기에서의 제1 단계(phase)를 보여주는 개략도이다.
도 4는 도 3에 도시된 변환기에서의 제2 단계를 보여주는 개략도이다.
도 5는 전력 관리 시스템에서 부하 전류와 배터리 전압 사이의 관계를 보여주는 그래프이다.
도 6은 도 1에 도시된 전력 관리 시스템을 위한 P 벌크 바이어스 전압 조절기의 개략도이다.
도 7은 도 1에 도시된 전력 관리 시스템을 위한 N 벌크 바이어스 전압 조절기의 개략도이다.
도 8은 본 발명에 따른 전력 관리 시스템을 갖는 보청기의 블록 개략도이다.
도 1은 본 발명에 따른 보청기를 위한 전력 관리 시스템(1)의 개략도이다. 전력 관리 시스템은 배터리(2), 배터리 디커플링 커패시터(3), 배터리 전압 노드(4), 마스터 클록 소스(5), 기준 전압원(6), 공급 전압 조절기(7), 공급 전압 노드(8), 부하 디커플링 커패시터(9), P 벌크 바이어스 전압 조절기(10), 및 N 벌크 바이어스 전압 조절기(11)를 포함한다. PMOS 트랜지스터(13)와 NMOS 트랜지스터(14)를 포함하는 디지털 프로세서 코어(12)가 도 1에 또한 도시된다.
전력 관리 시스템(1)의 목적은 MOS 트랜지스터(13 및 14)의 타이밍 스프레드와 전류 누설을 가능한 한 낮게 유지하면서, 안정된 공급 전압을 디지털 프로세서 코어(12)에 제공함으로써 보청기 회로에서의 전력 소모를 최소화하는 것이다. 보청기 내의 실제 디지털 프로세서 코어 회로에서, 개별 MOS 트랜지스터들의 개수는 수십만개 또는 심지어 수백만 개를 초과할 수 있으나, 도 1에 도시된 디지털 프로세서 코어(12)에서, 단지 단일 PMOS 트랜지스터(13)와 단일 NMOS 트랜지스터(14)만이 명확성을 위해 예증된다.
배터리(2)는 배터리 전압 노드(4)를 통해 전력 관리 시스템(1)을 위해 전력을 제공한다. 배터리 디커플링 커패시터(3)는 전압 전위를 배터리(2)로부터 디커플링하고 안정화시키며, 배터리(2)는 공급 전압 조절기(7), P 벌크 바이어스 전압 조절기(10)와, N 벌크 바이어스 전압 조절기(11)를 위해 배터리 전압 노드(4)의 전압 전위 Vbat를 제공한다. 공급 전압 조절기(7)는 P 벌크 바이어스 조절기(10)와 N 벌크 바이어스 조절기(11)에 의해 기준 전압으로서 또한 사용되는, 디지털 프로세서 코어(12)를 위해 공급 전압 전위(VDD)를 제공한다. P 벌크 바이어스 조절기(10)와 N 벌크 바이어스 조절기(11)는 공급 전압을 위해 Vbat를 사용한다. 공급 전압은 부하 디커플링 커패시터(9)에 의해 디커플링되고, 안정화되고, 결정된다. 바람직한 실시에에서, 0.9 볼트에서 1.6 볼트 사이의 배터리 전압 전위(Vbat)가 선호되고, 전압 전위(VDD)는 일반적으로 약 0.5 볼트인 배터리 전압 전위(Vbat)보다 매우 낮다.
공급 전압 조절기(7)는 디지털 프로세서 코어(12)를 위해 안정된 공급 전압(VDD)을 발생시키도록 배터리 전압 전위(Vbat), 마스터 클록 소스(5)와, 기준 전압원(6)을 활용한다. P 벌크 바이어스 전압 조절기(10)와 N 벌크 바이어스 전압 조절기(11)는 NMOS 트랜지스터(14)를 위해 전압 전위(Nbulk)와 PMOS 트랜지스터(13)를 위해 전압 전위(Pbulk)를 각각 발생시키도록 전원 전압 전위(VDD), 배터리 전압 전위(Vbat)와, 마스터 클록 소스(5)를 활용한다.
P 벌크 바이어스 전압 조절기(10)로부터의 전압 전위(Pbulk)는 PMOS 트랜지스터(13)의 트랜지스터 파라미터인 문턱 전압(Vt)와 전류 누설(IPleak)을 제어하기 위해 사용된다. P 벌크 바이어스 전압 전위(Pbulk)를 공급 전압 전위(VDD)를 초과하는 값으로 증가시키는 것은 Vt에서의 증가와, SP와 IPleak에서의 감소를 초래한다. P 벌크 바이어스 전압 조절기(10)로부터의 전압 전위(Pbulk)는 PMOS 트랜지스터(13)를 위한 Vt와 이득이 파라미터 스프레드가 최소화되는 값에 도달하는 방식으로 조정된다.
따라서, 누설 전류는 PMOS 트랜지스터(13)를 위한 P 벌크 바이어스 전압 전위(Pbulk)를 공급 전압 전위(VDD)보다 높은 값으로 상승시킴으로써 감소될 수 있어서, 이에 따라 PMOS 트랜지스터(13)의 이득은 너무 높지 않고 충분한 레벨로 Vt를 증가시키게 된다.
유사한 방식으로, 누설 전류는 NMOS 트랜지스터(14)를 위한 N 벌크 바이어스 전압 전위(Nbulk)를 제로 전압 전위(Vss) 미만의 값으로 하강시킴으로써 감소될 수 있어서, 이에 따라 NMOS 트랜지스터(14)의 이득은 너무 높지 않고 충분한 레벨로 Vt를 증가시키게 된다. N 벌크 바이어스 전압 조절기(11)로부터의 전압 전위(Nbulk)는 NMOS 트랜지스터(14)의 트랜지스터 파라미터인 문턱 전압(Vt)와 전류 누설(IPleak)을 제어하기 위해 사용된다. N 벌크 바이어스 전압 전위(Pbulk)를 제로 전압 전위(Vss) 미만의 값으로 감소시키는 것은 Vt에서의 증가와 IPleak에서의 감소를 초래한다. 따라서, 누설 전류는 감소될 수 있고, NMOS 트랜지스터(14)의 이득은 NMOS 트랜지스터(14)를 위한 N 벌크 바이어스 전압 전위(Nbulk)를 제로 전압 전위(Vss) 미만의 값으로 하강시킴으로써 향상될 수 있다.
도 2는 도 1에 도시된 공급 전압 조절기(7)의 보다 상세한 개략도를 도시한다. 공급 전압 조절기(7)는 제1 저항(22) 및 제2 저항(23)으로 이루어진 분압기, 전압 비교기(24), 선형 전압 조절기(20)와, 2:1 스위치드-커패시터 전압 변환기(21)를 포함한다. 선형 전압 조절기(20)는 연산 증폭기(25), 전압 차이 소스(26), 제1 PMOS 트랜지스터(27)와, 제2 PMOS 트랜지스터(28)를 포함한다. 2:1 SC 전압 변환기(21)는 2상 스위치 제어기 블록(29), 제1 스위치(30), 제2 스위치(31), 제3 스위치(32), 제4 스위치(33)와, 스위칭 커패시터(34)를 포함한다. 또한, 배터리(2), 내부 배터리 저항(15), 디커플링 커패시터(3), 배터리 전압 노드(4), 전압 기준 소스(6), 마스터 클록 소스(5), 공급 전압 노드(8), 부하 디커플링 커패시터(35)와, 부하 저항(36)이 도 2에 도시된다.
배터리(2)는 내부 배터리 저항(15)과 배터리 전압 노드(4)를 통해 공급 전압 조절기(7)를 위해 필요한 전력을 제공한다. 디커플링 커패시터(3)는 배터리(2)로부터의 전압을 안정화시킨다. 배터리 전압 노드(4)는 분압기에 의해 기준 전압을 위해 사용되는 전압 전위(Vbat)를 운반한다. 분압기의 두 개의 저항(22, 23) 각각은 비교기(24)의 포지티브 입력단에 전압 전위 Vbat/2를 제공하고, 전압 기준 소스(6)는 기준 전압 전위(Vref)를 비교기(24)의 네가티브 입력단에 제공한다. 비교기(24)의 출력은 2:1 SC 전압 변환기(21)의 2상 스위치 제어기 블럭의 인에이블(ENABLE) 입력단에 연결된다. 비교기(24)와 분압기의 목적은 배터리 전압이 2*VDD 아래로 하강할 때마다, 2:1 SC 전압 변환기(21)를 디스에이블링하는 것이다.
공급 전압 조절기(7)는 전압 전위(VDD)의 형태로 등가 부하 저항(36)에 의해, 도 2에 예증된, 보청기의 디지털 프로세서 코어에 전력을 제공한다. 배터리(2)의 전압 전위(Vbat)가 2*Vref인 기준 전압을 초과할 때마다, 전압 전위(VDD)는 단지 2:1 SC 전압 변환기(21)를 통해 제1 PMOS 트랜지스터(27)에 의해 제공된다. 만약 전압 전위(Vbat)가 2*Vref와
Figure pct00007
사이에 있으며, IL은 부하 전류이고, f는 마스터 클록 주파수이며, C는 회로 커패시턴스이면, 제2 PMOS 트랜지스터(28)와 제1 PMOS 트랜지스터(27)는 2:1 SC 전압 변환기(21)를 통해, 공급 전압 노드(8)에 전달되는 전력을 공유한다. 만약 배터리 전압 전위(Vbat)가 2*Vref 미만으로 하강하면, 즉, 배터리(2)가 거의 방전될 때마다, 2:1 SC 전압 변환기(21)는 비교기(24)에 의해 완전히 폐쇄되고, 제2 PMOS 트랜지스터(28)는 동작되어(take over) 필요한 전력을 보청기에 제공한다. 이러한 처치는 2:1 SC 전압 변환기(21)가 선형 전압 조절기(20)로의 추가적인 부하로서 작용하는 것을 방지하도록 수행된다.
선형 전압 조절기(20)와 2:1 스위치드-커패시터(21)의 목적은 Vref와 동일한 정전압(VDD)이 항상 출력 노드(8)를 통해 부하(36)에 이용가능하게 되는 것을 보장하는 것이다. 선형 전압 조절기(20)는 두 개의 출력 브랜치를 포함하는 것으로 보여질 수 있으며, 제1 브랜치는 연산 증폭기(25), 전압 발생기(26)와, 제2 PMOS 트랜지스터(28)를 포함하고, 제2 브랜치는 연산 증폭기(25), 제1 PMOS 트랜지스터(27)와, 2:1 스위치드-커패시터 전압 변환기(21)를 포함한다. 출력 노드(8)는 연산 증폭기(25)의 하나의 단자에 다시 연결되어, 이하에서 보다 상세히 설명되는 방식으로 출력 전압(VDD)을 조정하기 위한 피드백 루프를 효과적으로 형성하게 된다.
Vbat가
Figure pct00008
크다면, 피드백 루프는 제1 PMOS 트랜지스터(27)와 2:1 스위치드-커패시터 전압 변환기(21)를 통해 출력 노드(8)에 도달한다. 배터리 전압(Vbat)은 제1 PMOS(27)를 가로질러 전압
Figure pct00009
으로 변환되며, 그런 다음, 이러한 전압은 2:1 스위치드-커패시터 전압 변환기(21)를 가로질러 VDD로 하향변환되며, 전압
Figure pct00010
는 2:1 스위치드-커패시터 전압 변환기의 출력 임피던스에 기인한 저항 손실로서 간주될 수 있다.
Vbat가 2
Figure pct00011
VDD보다 크고,
Figure pct00012
보다 작으면, 피드백 루프는 제1 PMOS 트랜지스터(27)와 2:1 스위치드-커패시터 전압 변환기(21)와 제2 PMOS 트랜지스터(28) 모두를 통해 출력 노드(8)에 도달한다. 2:1 스위치드-커패시터 전압 변환기(21)는 출력 노드(8)를 위한 전류를 가능한한 많이 전달하고 있지만, 자신의 유한 출력 임피던스에 의해 제한된다. 따라서, 잔여 전류는 VDD를 일정하게 유지하도록 제2 PMOS(28)를 통해 전달된다. 제2 PMOS(28)를 통해 전달되는 전류량은 전압원(26)에 의해 제어되어, 제1 PMOS(27)의 입력과 제2 PMOS(28)의 입력 사이의 전압 차이(Vdif)를 유지시킨다. Vbat가
Figure pct00013
보다 큰 상태로부터의 전이는
Figure pct00014
근처에서 점차적으로 발생한다.
Vbat가 2
Figure pct00015
VDD보다 작을 때, 2:1 스위치드-커패시터 전압 변환기(21)는 비교기에 의해 폐쇄되는데, 그 이유는 비교기(24)의 포지티브 단자상의 전위가 Vref 미만이기 때문이다. 만약 2:1 스위치드-커패시터 전압 변환기(21)가 이 경우에 인에이블되게 유지되었다면, 이 변환기는 Vbat상에 추가적인 부하로서 작용할 것이고, VDD는 용인할 수 없게 하강될 것이다. 이 경우에, 피드백 루프가 단지 제2 PMOS(28)를 통과하고, 따라서 모든 전류를 출력 노드(8)에 전달한다.
비교기(24)의 포지티브 입력상의 전압 전위 Vbat/2가 비교기(24)의 네가티브 입력상의 전압 전위(Vref)보다 클 때마다, 비교기(24)의 출력은 높게 되고, 2상 스위치 제어기 블록(29)을 통해 2:1 SC 전압 변환기(21)를 작동시키게 된다. 작동될 때, 2상 스위치 제어기 블록(29)은 마스터 클록 소스(5)에 의해 동기화된, 4개의 스위치들(30, 31, 32, 33)을 각각 제어하여, 중복되지 않는 클록 신호를 4개의 스위치들(30, 31, 32, 33) 각각에 제공한다.
마스터 클록 소스(5)로부터의 제1 클록 펄스에, 2상 스위치 제어기 블록(29)은 제어 신호(
Figure pct00016
)를 인에이블하여, 제2 스위치(31)와 제3 스위치(32)를 각각 열고, 제1 스위치(30)와 제4 스위치(33)를 각각 닫아서, 제1 PMOS 트랜지스터(27)를 통해 스위칭 커패시터(34)의 제1 단자를 Vbat에 연결하고, 공급 전압 노드(8)를 통해 스위칭 커패시터(34)의 제2 단자를 부하 저항(36)에 연결한다. 스위칭 커패시터(34)는 부하 디커플링 커패시터(35)와 함께 직렬 커패시턴스를 형성하여, 전류(IL)를 부하 저항(36)에 제공한다.
마스터 클록 소스(5)로부터의 제2 클록 펄스에, 2상 스위치 제어기 블록(29)은 제어 신호(
Figure pct00017
)를 인에이블하여, 제1 스위치(30)와 제4 스위치(33)를 각각 열고, 제2 스위치(31)와 제3 스위치(32)를 각각 닫아서, 공급 전압 노드(8)를 통해 스위칭 커패시터(34)의 제1 단자를 부하 저항(36)에 연결하고, 스위칭 커패시터(34)의 제2 단자를 접지에 연결한다. 이제 스위칭 커패시터(34)는 부하 디커플링 커패시터(35)와 함께 병렬 커패시턴스를 형성하여, 전류(IL)를 부하 저항(36)에 제공한다.
교호 방식으로 제어 신호(
Figure pct00018
와
Figure pct00019
)를 각각 인에이블함으로써, 전압 전위(VDD)가 2:1 SC 전압 변환기(21)에 의해 공급 전압 노드(8)에 제공되어, 전류(IL)를 부하 저항(36)에 제공하게 된다. 비교기(24)가 2:1 SC 전압 변환기(21)를 인에이블하는 한, 전류(IL)는 2:1 SC 전압 변환기(21)의 출력으로부터 부하 저항(36)을 통해 흐를 수 있다. 배터리(2)의 전압 전위(Vbat)가
Figure pct00020
아래로 더 많이 하강할수록, 선형 전압 조절기(20)는 더 많이 전체 전력 소모에 기여한다. 만약 배터리(2)의 전압 전위(Vbat)가 2*Vref 아래로 하강하면, 2:1 SC 전압 변환기는 자체적으로 임의의 부하 전류를 인출하는 것을 방지하도록 비교기(24)에 의해 디스에이블된다. 효과상, 이런 특징은 선형 조절기(20)로 하여금 모든 이용가능한 전력을 부하 저항(36)에 제공하게 한다.
도 2의 2:1 스위치드-커패시터 전압 변환기(21)는 보청기의 디지털 프로세서 코어의 동작을 위해 필요한 공급 전압(VDD)을 발생시키도록, 입력 전압의 2:1 전압 변환과, 변환기 출력 임피던스
Figure pct00021
에 기인한 전압 차이와, 제1 PMOS 트랜지스터(27)로부터의 전압 차이의 합산을 제공한다. 동작 원리는 도 3 및 도 4에 예증되고, 이하에서 더 자세히 설명된다.
도 3은 배터리(B), 제1 커패시터(Csc), 제2 커패시터(CL)와, 독립적인 전류원(IL)을 포함하는 2:1 스위치드-커패시터 2:1 SC 전압 변환기 회로에서의 제1 단계(phase)를 보여준다. 배터리(B)가 제1 커패시터(Csc) 내의 전하를 증가시키는 한편, 제2 커패시터(CL)는 독립적인 전류원(IL)을 통해 방전된다.
도 4는 도 3에 도시된 2:1 스위치드-커패시터 2:1 SC 전압 변환기 회로 내의 제2 단계를 보여 준다. 배터리(B)는 제1 커패시터(Csc)로부터 연결 해제되고, 커패시터(Csc)는 접지에 연결된다. 이제 제1 커패시터(Csc)는 제2 커패시터(CL)와 효과적으로 병렬로 연결되고, 자신의 전하를 제2 커패시터(CL)에 전달한다. 스위치드-커패시터 2:1 SC 전압 변환기의 출력 임피던스(Zsc)는 다음과 같이 정의된다:
Figure pct00022
결과적으로, 2:1 SC 전압 변환기(21)가 필요한 부하 전류(IL)를 부하 저항(36)에 제공할 수 있도록, 이 변환기는
Figure pct00023
의 공급 전압을 필요로 한다.
도 5는 도 2에 도시된 공급 전압 조절기 회로 내의 배터리 전압(Vbat)의 함수로서, 배터리로부터 인출된 전류(Ibat)를 예증하는 도면이다. 도면은 3개의 부분들로 나누어진다. 제1 부분은, 배터리 전압(Vbat)이 1 볼트 미만일 때마다, 도 2에 도시된 제2 PMOS(28)를 통해 배터리로부터 인출된 전류(Ibat)가 500 μΑ의 값을 가진다는 것을 예증한다. 이런 특징은 보청기 회로에 전력을 공급하는 유일한 공급자인, 도 2의 선형 전압 조절기(20)의 결과이다.
제2 부분은, 배터리 전압이 1 볼트에서 대략 1.08 볼트 사이일 때, 도 2에 도시된 제1 PMOS 트랜지스터(27)와 2:1 스위치드-커패시터 전압 변환기(21)를 통해 점점 더 많은 전류가 인출됨에 따라, 전압이 증가하여, 배터리 전류(Ibat)가 약 250 μΑ으로 점차 하강하는 것을 예증한다. 배터리로부터 인출된 전류의 이러한 감소에 대한 이유는 배터리 전압이 1 볼트 위로 상승할 때마다, 도 2의 제1 PMOS 트랜지스터(27)와 2:1 스위치드-커패시터 전압 변환기(21)가 디지털 프로세서 코어에 점점 더 많은 이용가능한 전력을 제공하기 때문이다.
선형 조절기를 사용하는 종래 기술의 전력 관리 시스템은 디지털 프로세서 코어에 안정적으로, 하지만 대략 500 μΑ의 고 정전류에서만 전력을 제공할 수 있었다. 약 1.08 볼트의 배터리 전압에서, 그리고, 대략 최대 1.6 볼트를 초과하는 전압에서, 본 발명의 보청기 내의 2:1 SC 전압 변환기(21)는 디지털 프로세서 코어에 이용가능한 전력의 100%를 제공하며, 이 변환기는 단지 250 μΑ의 전체 배터리 부하에서 500 mV의 필요한 코어 전압(VDD)을 제공할 수 있다. 이러한 특징은 부하 전류 소모가 적어도 최대 1.6 볼트에서 250 μΑ로 안정된 것을 보여주는 도 5의 제3 부분에 의해 예증된다. 이러한 상대적으로 낮은 배터리 전류는 심지어 증가된 배터리 전압에서조차 본 발명의 보청기내의 DC-DC 전압 조절기(21)의 효율성 때문에 비교적 더 긴 배터리 수명을 보장한다.
도 6은 도 1에 도시된 바와 같은, P 벌크 바이어스 전압 조절기(10)의 상세한 뷰를 보여 준다. P 벌크 바이어스 전압 조절기(10)는 벌크 기준 회로(60), 연산 증폭기(64), P 기준 전압원(63)과, P 전압 펌프(65)를 포함한다. 벌크 기준 회로(60)는 기준 부하(61)와 기준 PMOS 트랜지스터(62)를 포함한다. P 전압 펌프(65)는 제1 PMOS 트랜지스터(Q1), 제2 PMOS 트랜지스터(Q3), 제1 NMOS 트랜지스터(Q2), 제2 NMOS 트랜지스터(Q4), 벌크 커패시터(68)와, 홀드 커패시터(69)를 포함한다. 또한, PMOS 트랜지스터(13)와 NMOS 트랜지스터(14)를 포함하는 디지털 프로세서 코어(12)와 공급 전압 조절기(7)가 도 6에 도시된다. P 벌크 바이어스 전압 조절기(10)의 목적은 디지털 프로세서 코어(12)의 PMOS 트랜지스터 내에서 충분한 이득 레벨을 유지하면서, PMOS 트랜지스터로부터 스프레드 및 전류 누설을 감소시키도록, 디지털 프로세서 코어(12) 내의 모든 PMOS 트랜지스터로의 백(back) 바이어스 전압을 조절하는 것이다.
벌크 기준 회로(60) 내의 기준 PMOS 트랜지스터(62)는 기준 부하(61)에 부하 전류를 제공하는 전류 발생기로서 작용한다. 차동 증폭기 스테이지로서 구성된 연산 증폭기(64)는 기준 부하(61) 양단의 전압 전위를, P 전압 펌프(65)의 입력을 위해 전압 전위(Vip)를 생성하는 P 기준 전압원(63)의 전압 전위(Vrefp)와 계속적으로 비교한다. P 전압 펌프(65)로부터의 출력 전압 전위(PBulkP)는 기준 PMOS 트랜지스터(62)의 웰 단자에 피드백된다. 마스터 클록 소스(5)는 P 전압 펌프(65)를 구동시켜서, 이 펌프가 공급 전압 전위(VDD)의 레벨보다 크거나 작은 전압 전위(VBulkP)를 제공할 수 있게 한다. 전압 전위(VBulkP)는 입력 전압 전위(Vip)에 의해 조정된다.
만약 기준 부하(61) 양단의 전압 전위가 Vrefp의 전위 아래로 내려가면, 연산 증폭기(64)의 출력단의 전압 전위(Vip)도 또한 하강하여, P 전압 펌프(65)의 출력단에서 더 낮은 벌크 바이어스 전압 전위(VBulkP)를 생성할 것이다. 더 낮은 벌크 바이어스 전압 전위는 기준 PMOS 트랜지스터(62)의 이득 및 Vt가 증가하게 하여, 기준 부하(61) 양단의 전압 전위의 증가를 초래할 것이다.
기준 부하 저항(61) 양단의 전압 전위가 Vrefp의 전위 위로 상승하면, 연산 증폭기(64)의 출력단의 전압 전위(Vip)도 또한 상승하여, P 전압 펌프(65)의 출력단에서 더 높은 벌크 바이어스 전압 전위(VBulkP)를 또한 생성할 것이다. 더 높은 벌크 바이어스 전압 전위는 기준 PMOS 트랜지스터(62)의 이득 및 Vt가 감소되게 하여, 기준 부하(61) 양단의 전압 전위의 감소를 초래할 것이다. 이런 방식으로, P 벌크 바이어스 전압 조절기(10)는 벌크 바이어스 전압 전위(VBulkP)를 자동적으로 조절하여 좁은 한도 내에 놓이게 하여, 잘 정의된 이득 값, 잘 정의된 Vt, 타이밍의 더 낮은 스프레드와, 제한된 PMOS 전류 누설을 초래한다. 만약 더 높거나 더 낮은 벌크 바이어스 전압 전위가 요구된다면, 기준 부하(61)는 쉽게 조정될 수 있다.
전압 펌프(65)의 목적은 디지털 프로세서 코어(12)와 벌크 기준 회로(60)를 위해 상승한 벌크 바이어스 전압 전위(VBulkP)를 발생시키는 것이다. 마스터 클록 발생기(5)로부터의 클록 신호의 제1 위상 동안, 제1 및 제2 PMOS 트랜지스터(Q1 및 Q3)가 개방되고, 제1 및 제2 NMOS 트랜지스터(Q2 및 Q4)는 폐쇄된다. 이것은 연산 증폭기(64)의 출력으로부터의 전압 전위(Vip)는 벌크 커패시터(68)에 대한 것이고, 벌크 바이어스 전압(VbulkP)은 홀드 커패시터(69)에 대한 것이라는 것을 의미한다. 마스터 클록 발생기(5)로부터의 클록 신호의 제2 위상 동안, 제1 및 제2 PMOS 트랜지스터(Q1 및 Q3)가 폐쇄되고, 제1 및 제2 NMOS 트랜지스터(Q2 및 Q4)는 개방된다. 이것은 전압 전위(VbulkP)가 벌크 커패시터(68)와 홀드 커패시터(69) 모두에 대한 것이라는 것을 의미한다. 전압 펌프(65)는 배전압기로서 구성되므로, 전압 전위(VbuikP)로서 2*Vip의 전압을 효과적으로 출력한다.
도 7은 도 1에 도시된 바와 같은, N 벌크 바이어스 전압 조절기(11)의 상세한 뷰를 보여 준다. N 벌크 바이어스 전압 조절기(11)는 벌크 기준 회로(70), 연산 증폭기(74), N 기준 전압원(73)과, N 전압 펌프(75)를 포함한다. 벌크 기준 회로(70)는 기준 부하(71)와 기준 NMOS 트랜지스터(72)를 포함한다. N 전압 펌프(75)는 제1 PMOS 트랜지스터(Q1), 제2 PMOS 트랜지스터(Q3), 제1 NMOS 트랜지스터(Q2), 제2 NMOS 트랜지스터(Q4), 벌크 커패시터(78)와, 홀드 커패시터(79)를 포함한다. 또한, PMOS 트랜지스터(13)와 NMOS 트랜지스터(14)를 포함하는 디지털 프로세서 코어(12)와 공급 전압 조절기(7)가 도 7에 도시된다. N 벌크 바이어스 전압 조절기(11)의 목적은 디지털 프로세서 코어(12)의 NMOS 트랜지스터 내에서 충분한 이득 레벨을 유지하면서, NMOS 트랜지스터로부터 스프레드 및 전류 누설을 감소시키도록, 디지털 프로세서 코어(12) 내의 모든 NMOS 트랜지스터로의 백(back) 바이어스 전압(VBulkN)을 조절하는 것이다. 백 바이어스 전압(VBulkN)이 Vss보다 낮아야(즉, 네가티브)될 수 있다는 사실 때문에, 벌크 기준 회로(70)의 구성은 도 6에 도시된 벌크 기준 회로(60)와는 약간 다르다.
벌크 기준 회로(70) 내의 기준 NMOS 트랜지스터(72)는 기준 부하(71)에 부하 전류를 제공하는 전류 발생기로서 작용한다. 차동 증폭기 스테이지로서 구성된 연산 증폭기(74)는 기준 부하(71) 양단의 전압 전위를, N 전압 펌프(75)의 입력을 위해 전압 전위(ViN)를 생성하는 N 기준 전압원(73)의 전압 전위(VrefN)와 계속적으로 비교한다. N 전압 펌프(75)로부터의 출력 전압 전위(VBulkN)는 기준 NMOS 트랜지스터(72)의 웰 단자에 피드백된다. 마스터 클록 소스(5)는 P 전압 펌프(65)를 구동시켜서, 이 펌프가 접지 전압 전위(Vss)의 레벨 위 또는 아래인 전압 전위(VBuikN)를 제공할 수 있게 한다. 전압 전위(VBulkN)는 입력 전압 전위(ViN)에 의해 조정된다.
만약 기준 부하 저항(71) 양단의 전압 전위가 VrefN의 전위 위로 상승하면, 연산 증폭기(74)의 출력단의 전압 전위(ViN)도 또한 상승하여, N 전압 펌프(75)의 출력단에서 더 높은 벌크 바이어스 전압 전위(VBulkN)를 또한 생성할 것이다. 더 높은 벌크 바이어스 전압 전위는 기준 MMOS 트랜지스터(72)의 이득 및 Vt가 감소하게 하여, 기준 부하(71) 양단의 전압 전위의 감소를 초래할 것이다.
기준 부하(71) 양단의 전압 전위가 VrefN의 전압 전위 미만으로 하강하면, 연산 증폭기(74)의 출력에 대한 에러 전압 전위(ViN)도 또한 하강하여 N 전압 펌프(75)의 출력에 대한 더 낮은 벌크 바이어스 전압 전위(VBulkN)를 발생시킬 것이다. 더 낮은 벌크 바이어스 전압 전위는 기준 NMOS 트랜지스터(72)로부터의 이득 및 Vt가 증가하게 하여, 기준 부하 저항(71) 양단의 전압 전위의 증가를 초래할 것이다. 이런 방식으로, N 벌크 바이어스 전압 조절기(11)는 벌크 바이어스 전압 전위(VBulkN)를 자동적으로 조절하여 좁은 한도 내에 놓이게 하여, 잘 정의된 이득 값, 잘 정의된 Vt, 타이밍의 더 낮은 스프레드와, 제한된 NMOS 전류 누설을 초래한다. 기준 부하(71)는 만약 더 높거나 낮은 벌크 바이어스 전압 전위가 요구된다면, 도 6에 도시된 P 벌크 기준 회로(60) 내의 기준 부하 저항(61)과 동일한 방식으로 조정될 수 있다.
전압 펌프(75)의 목적은 디지털 프로세서 코어(12)와 벌크 기준 회로(70)를 위해 하강된 벌크 바이어스 전압 전위(VbulkN)를 발생시키는 것이다. 마스터 클록 발생기(5)로부터의 클록 신호의 제1 위상 동안, 제1 및 제2 PMOS 트랜지스터(Q1 및 Q3)가 개방되고, 제1 및 제2 NMOS 트랜지스터(Q2 및 Q4)는 폐쇄된다. 이것은 연산 증폭기(74)의 출력으로부터의 전압 전위(ViN)는 벌크 커패시터(78)에 대한 것이고, 벌크 바이어스 전압(VbulkN)은 홀드 커패시터(79)에 대한 것이라는 것을 의미한다. 마스터 클록 발생기(5)로부터의 클록 신호의 제2 위상 동안, 제1 및 제2 PMOS 트랜지스터(Q1 및 Q3)가 폐쇄되고, 제1 및 제2 NMOS 트랜지스터(Q2 및 Q4)는 개방된다. 이것은 전압 전위
Figure pct00024
가 벌크 커패시터(78)와 홀드 커패시터(79) 모두에 대한 것이라는 것을 의미한다. 도 6에 도시된 전압 펌프에서 사용된 전압 2배 증가의 동일 원리를 사용해서, 입력 전압(ViN)이 전압 펌프(75)에 의해 효과적으로 2배로 증가되고 부정연산된다(negated).
도 8은 본 발명에 다른 전력 관리 시스템을 갖는 보청기(80)의 기능을 보여 주는 블록 개략도이다. 보청기(80)는 배터리(2), 마이크(81), 전원 제어기(82), 선형 전압 조절기(20), 스위치드-커패시터 2:1 SC 전압 변환기(21), 포지티브 벌크 바이어스 전압원(10), 네가티브 벌크 바이어스 전압원(11), 디지털 신호 프로세서(83)를 포함하는 디지털 프로세서 코어(12), 출력 변환기(84), 및 음향 출력 트랜듀서(85)를 포함한다.
배터리(2)는 선형 전압 조절기(20)와 출력 변환기(84)를 위한 전기 에너지를 제공한다. 전원 제어기(82)는 선형 전압 조절기(20)와, 2:1 SC 전압 변환기(21)를 각각 제어한다. 전원 제어기(82)는, 배터리 전압이 충분할 때, 전력을 디지털 처리 코어(12)에 제공하기 위해 2:1 SC 전압 변환기(21)를 인에이블한다. 미리 결정된 범위의 배터리 전압에서, 선형 전압 조절기(20)와 2:1 SC 전압 변환기(21) 모두는 전력을 처리 코어(12)에 제공한다. 만약 배터리 전압이 너무 낮게 되면, 전원 제어기(82)는 2:1 SC 전압 변환기(21)가 배터리를 소모시키는 것을 방지하도록 2:1 SC 전압 변환기(21)를 디스에이블시킨다. 선형 전압 조절기(20)와 2:1 SC 전압 변환기(21) 각각으로부터의 공급 전압은 포지티브 벌크 바이어스 전압 공급기(10)와 네가티브 벌크 바이어스 전압 공급기(11)를 위해 필요한 기준 전압을 또한 제공한다.
타이밍 제약을 유지하기 위해 MOS 트랜지스터들의 이득을 충분히 높게 유지하면서, 디지털 처리 코어(12)로부터의 전류 누설을 낮게 유지하도록, 포지티브 벌크 바이어스 전압원(10)은 PMOS 트랜지스터를 위해 필요한 벌크 바이어스 전압을 제공하고, 네가티브 벌크 바이어스 전압원(11)은 NMOS 트랜지스터를 위해 필요한 벌크 바이어스 전압을 제공한다.
디지털 신호 처리기(83)는 디지털 처리 코어(12)의 일체화된 부분을 형성하고, 앞에서 논의된 바와 같이, 보청기가 청력 손실을 완화할 수 있도록 마이크로부터의 신호의 처리를 제공한다. 디지털 신호 프로세서(83)로부터의 출력 신호는 출력 변환기(84)에 의해 증폭되고, 음향 재생성을 위해 음향 출력 트랜듀서(85)에 의해 음향 신호로 변환된다. 디지털 신호 프로세서(83)의 일부분을 형성하지 않는 디지털 처리 코어(12)의 부분들은 오디오 신호의 직접적인 처리와는 관련 없는, 예를 들면, 시작시의 부트스트랩 동작, 프로그램 저장, 외부 프로그래밍 장치(미도시)와의 통신을 담당한다.
1.2 볼트의 장기간의 평균 전압을 갖는 배터리와 선형 전압 조절기에 의해 구동되고, 0.7 볼트의 디지털 처리 코어 전압에서 동작하는 보청기를 위한 통상적인 종래 기술 전원에서, 약 60%의 전체 전력이 디지털 처리 코어에 의해 소모되고, 전체 전력의 나머지 40%는 선형 전압 조절기에 의해 소모된다.
0.5 볼트의 전압에서 디지털 처리 코어를 구동하는, 본 발명의 전력 관리 회로의 바람직한 실시예에서, 통상적인 종래 기술 전원의 전체 전력 소모와 비교해서 단지 선형 전압 조절기에 의해서만 구동될 때 전체 전력 소모는 약 70%로 감소될 수 있고, 스위치드-커패시터 2:1 SC 전압 변환기에 의해 구동될 때 약 35% 내지 37%로 감소될 수 있다. 이와 비교해서, 디지털 코어는 0.5 볼트에서 동작할 때 보청기에서 전체 전력의 단지 30%만을 소모하고, 선형 전압 조절기가 배터리 전압이 1.08 볼트 미만이 될 때에만 점차적으로 기능하므로(take over), 낮은 전력 소모가 유용한 배터리 수명 대부분에 걸쳐 달성된다.

Claims (13)

  1. 배터리와 마이크로전자 회로를 구비한 보청기에 있어서,
    상기 회로는 PMOS 트랜지스터와 NMOS 트랜지스터를 포함하는 디지털 처리 코어와, 상기 배터리에 의해 구동되고 상기 디지털 처리 코어를 위한 공급 전압을 제공하는 전원과, 포지티브 벌크 바이어싱 전압 발생기와, 네가티브 벌크 바이어싱 전압 발생기를 포함하고,
    상기 전원은 상기 공급 전압을 제어하기 위한 제어기를 구비하고, 제1 출력 브랜치는 제1 선형 전압 조절기를 구비하고, 제2 출력 브랜치는 2:1 스위치드-커패시터 전압 변환기와 직렬로 연결된 제2 선형 전압 조절기를 구비하고,
    포지티브 벌크 바이어싱 전압 발생기는 바이어스 전압을 디지털 처리 코어의 PMOS 트랜지스터의 포지티브 벌크에 제공하기 위해 적응되고,
    네가티브 벌크 바이어싱 전압 발생기는 바이어스 전압을 디지털 처리 코어의 NMOS 트랜지스터의 네가티브 벌크에 제공하며, 이러한 바이어스 전압은 PMOS 트랜지스터 및 NMOS 트랜지스터의 파라미터를 최적화시키기 위해 적합하고,
    제어기는 배터리 전압을 미리 결정된 제1 및 제2 한도에 대해 비교하고, 배터리 전압이 미리 결정된 제1 한도 미만일 때 제1 출력 브랜치에 의해, 배터리 전압이 미리 결정된 제1 한도를 초과하고 미리 결정된 제2 한도 미만일 때 제2 출력 브랜치와 결합해서 제1 출력 브랜치에 의해, 그리고 배터리 전압이 미리 결정된 제2 한도를 초과할 때 제2 출력 브랜치에 의해 전원으로 하여금 공급 전압을 제공하게 하기 위해 적응되는 것인, 보청기.
  2. 제1항에 있어서, 상기 포지티브 벌크 바이어싱 전압 발생기는 상기 디지털 처리 코어의 PMOS 트랜지스트를 위한 공급 전압보다 높은 출력 바이어스 전압 전위를 제공할 수 있는 제1 전압 펌프를 포함하는 것을 특징으로 하는, 보청기.
  3. 제1항에 있어서, 상기 네가티브 벌크 바이어싱 전압 발생기는 상기 디지털 처리 코어의 NMOS 트랜지스터를 위한 제로 전압 기준 전위보다 낮은 출력 바이어스 전압 전위를 제공할 수 있는 제2 전압 펌프를 포함하는 것을 특징으로 하는, 보청기.
  4. 제1항에 있어서, 상기 디지털 처리 코어의 PMOS 트랜지스터와 NMOS 트랜지스터는 0.5 볼트의 공칭 공급 전압에서 동작하기 위해 적응되는 것을 특징으로 하는, 보청기.
  5. 제1항에 있어서, 상기 마이크로전자 회로는 상기 2:1 SC 전압 변환기, 상기 제1 전압 펌프와, 상기 제2 전압 펌프를 각각 구동하기 위한 클록 신호를 제공하기 위해 적응된 마스터 클록 발생기를 포함하는 것을 특징으로 하는, 보청기.
  6. 공급 전압을 디지털 보청기 회로에 제공하는 방법에 있어서,
    배터리를 제공하는 단계,
    제1 조절된 전압을 발생시키는 단계,
    제2 조절된 전압을 발생시키는 단계,
    제2 조절된 전압의 절반을 발생시키는 단계,
    제1 벌크 바이어싱 전압을 발생시키는 단계,
    제2 벌크 바이어싱 전압을 발생시키는 단계,
    제1 벌크 바이어싱 전압을 보청기 회로의 제1 벌크 단자에 인가하는 단계,
    제2 벌크 바이어싱 전압을 보청기 회로의 제2 벌크 단자에 인가하는 단계,
    디지털 보청기 회로를 위해 공급 전압을 유도하는 단계를
    포함하고,
    공급 전압은 제1 조절된 전압과, 제2 조절된 전압의 절반 중 적어도 하나로부터 유도되고,
    공급 전압을 유도하는 단계는 배터리의 전압을 결정하는 단계를 포함하는 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
  7. 제6항에 있어서, 상기 공급 전압을 유도하는 단계는, 만약 상기 배터리 전압이 미리 결정된 제1 한도 미만이면, 상기 제1 조절된 전압을 사용하는 단계를 포함하는 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
  8. 제6항에 있어서, 상기 공급 전압을 유도하는 단계는, 만약 상기 배터리 전압이 미리 결정된 상기 제1 한도를 초과하고, 미리 결정된 제2 한도 미만이면, 상기 제1 조절된 전압과, 상기 제2 조절된 전압의 절반을 결합해서 사용하는 단계를 포함하는 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
  9. 제6항에 있어서, 상기 공급 전압을 유도하는 단계는, 만약 상기 배터리 전압이 미리 결정된 제2 한도를 초과하면, 상기 제2 조절된 전압의 절반을 사용하는 단계를 포함하는 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
  10. 제6항에 있어서, 상기 제2 조절된 전압의 절반은 상기 제2 조절된 전압의 2:1 스위치드-커패시터 전압 변환으로부터 유도되는 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
  11. 제10항에 있어서, 상기 전압 변환은 상기 보청기 내의 마스터 클록 발생기에 의해 제어되는 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
  12. 제6항에 있어서, 상기 제1 벌크 바이어싱 전압은 상기 배터리 전압을 초과하여 조정가능한 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
  13. 제6항에 있어서, 상기 제2 벌크 바이어싱 전압은 상기 배터리 전압을 초과하여 조정가능한 것인, 공급 전압을 디지털 보청기 회로에 제공하는 방법.
KR1020127012658A 2010-02-26 2010-02-26 보청기 및 공급 전압을 디지털 보청기 회로에 제공하는 방법 KR101359104B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2010/052477 WO2011103929A1 (en) 2010-02-26 2010-02-26 Hearing aid with adaptive bulk biasing power management

Publications (2)

Publication Number Publication Date
KR20120068989A true KR20120068989A (ko) 2012-06-27
KR101359104B1 KR101359104B1 (ko) 2014-02-05

Family

ID=42246088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127012658A KR101359104B1 (ko) 2010-02-26 2010-02-26 보청기 및 공급 전압을 디지털 보청기 회로에 제공하는 방법

Country Status (10)

Country Link
US (2) US8280089B2 (ko)
EP (1) EP2540097B1 (ko)
JP (1) JP5443623B2 (ko)
KR (1) KR101359104B1 (ko)
CN (1) CN102696242B (ko)
AU (1) AU2010347004B2 (ko)
CA (1) CA2791078C (ko)
DK (1) DK2540097T3 (ko)
SG (1) SG183237A1 (ko)
WO (1) WO2011103929A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8416011B2 (en) * 2010-11-08 2013-04-09 Lsi Corporation Circuit and method for generating body bias voltage for an integrated circuit
US8494173B2 (en) * 2011-10-28 2013-07-23 Gn Resound A/S Integrated circuit with configurable output cell
EP2587484B1 (en) * 2011-10-28 2015-03-18 GN ReSound A/S Integrated circuit with configurable output cell
TWI564691B (zh) * 2013-03-29 2017-01-01 奇景光電股份有限公司 減少體效應的方法與電路
US10003891B2 (en) * 2013-12-31 2018-06-19 Gn Hearing A/S Power management system for a hearing aid
US9557755B2 (en) * 2014-06-13 2017-01-31 Gn Resound A/S Interface circuit for a hearing aid and method
KR20160005990A (ko) * 2014-07-08 2016-01-18 에스케이하이닉스 주식회사 벌크 바이어스 제어 기능을 갖는 반도체 집적 회로 장치 및 그 구동방법
KR102211167B1 (ko) * 2014-08-14 2021-02-02 삼성전자주식회사 바디 바이어스 전압 생성기 및 이를 포함하는 시스템-온-칩
EP3187960B1 (en) 2015-12-29 2019-04-17 GN Hearing A/S Dynamic back-biasing in fd-soi process for optimizing psu ratio
US20170279349A1 (en) * 2016-03-24 2017-09-28 Linear Technology Corporation High efficiency charge pump with auxiliary input operative to optimize conversion ratio
EP3319215B1 (en) * 2016-11-03 2020-12-23 GN Hearing A/S Hearing instrument comprising switched capacitor dc-dc power converter
WO2018108260A1 (en) 2016-12-14 2018-06-21 Widex A/S A hearing assistive device with a divided power supply voltage as voltage reference
EP3340654A1 (en) 2016-12-20 2018-06-27 Widex A/S Integrated circuit component for a hearing assistive device
EP3343769B1 (en) * 2016-12-27 2019-02-06 GN Hearing A/S Integrated circuit comprising adjustable back biasing of one or more logic circuit regions
EP3447894B1 (en) * 2017-08-24 2021-05-26 GN Hearing A/S A reconfigurable switched capacitor dc-dc converter for head-wearable hearing devices
US10790740B2 (en) * 2018-05-02 2020-09-29 Analog Devices Global Unlimited Company Techniques for switch capacitor regulator power savings
DE102018222016A1 (de) * 2018-12-18 2019-12-12 Sivantos Pte. Ltd. Hörgerät sowie Verfahren zum Betrieb eines Hörgerätes
US11431243B2 (en) * 2020-02-28 2022-08-30 Smart Prong Technologies, Inc. Pre-charging a voltage converter
EP4315884A1 (en) 2021-03-24 2024-02-07 Widex A/S An ear level audio device and a method of operating an ear level audio device
CN114142723B (zh) * 2022-02-05 2022-04-26 伏达半导体(合肥)有限公司 电源转换结构及包括其的电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389829A (en) 1991-09-27 1995-02-14 Exar Corporation Output limiter for class-D BICMOS hearing aid output amplifier
EP1247426B1 (en) 2000-01-07 2004-09-22 Widex A/S A digital hearing aid with a voltage converter
EP1367702B1 (en) 2002-05-27 2008-07-30 Bernafon AG Power supply arrangement
US7064529B2 (en) * 2003-09-17 2006-06-20 Atmel Corporation Dual stage voltage regulation circuit
US7183808B2 (en) 2004-07-26 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit for power management of standard cell application
US7504876B1 (en) 2006-06-28 2009-03-17 Cypress Semiconductor Corporation Substrate bias feedback scheme to reduce chip leakage power
US7760010B2 (en) * 2007-10-30 2010-07-20 International Business Machines Corporation Switched-capacitor charge pumps
GB2459864A (en) * 2008-05-07 2009-11-11 Wolfson Microelectronics Plc Filtered bias voltage for a MEMS capacitive transducer circuit

Also Published As

Publication number Publication date
DK2540097T3 (da) 2014-07-07
WO2011103929A1 (en) 2011-09-01
SG183237A1 (en) 2012-09-27
JP2013519326A (ja) 2013-05-23
EP2540097B1 (en) 2014-06-04
EP2540097A1 (en) 2013-01-02
JP5443623B2 (ja) 2014-03-19
AU2010347004B2 (en) 2013-11-28
KR101359104B1 (ko) 2014-02-05
CN102696242A (zh) 2012-09-26
US20130064407A1 (en) 2013-03-14
US20110211717A1 (en) 2011-09-01
US8744105B2 (en) 2014-06-03
CA2791078C (en) 2013-10-22
CA2791078A1 (en) 2011-09-01
AU2010347004A1 (en) 2012-07-19
CN102696242B (zh) 2015-01-14
US8280089B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
KR101359104B1 (ko) 보청기 및 공급 전압을 디지털 보청기 회로에 제공하는 방법
US11652406B2 (en) Charge pump circuit
US11811312B2 (en) Charge pump circuit
CN100428114C (zh) 降低功耗的自适应电源系统与方法
US10050526B2 (en) Switching power converter
CN107071679B (zh) 用于优化功耗的cmos处理中的动态反向偏置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 7