CN102696242B - 具有自适应体偏置电力管理的助听器 - Google Patents

Abstract

本发明涉及电池驱动的助听器的数字处理核心（12）的电力管理系统（1），其适于以特别有效的方式提供电力给数字助听器电路。该电力管理系统（1）包括第一线性电压调节器（25、25、28）、与开关电容器2:1SC转换器（21）串联的第二线性电压调节器（25、27）、正体偏置电压电源（10）以及负体偏置电压电源（11），其用于在核心（12）操作在由电力管理系统（1）提供的减小的电压时控制开关速度、阈值电压和来自数字处理核心（12）的半导体元件（13、14）的电流泄漏。与现有助听器相比，该电力管理系统（1）可使助听器电路的数字处理核心（12）消耗的电力节省50%到70%，并因此可延长电池寿命。本发明进一步提供电源电压给数字助听器的方法。

Description

具有自适应体偏置电力管理的助听器

技术领域

本申请涉及助听器。更特别地，其涉及包括开关模式电力转换器的电池驱动的助听器。

背景技术

在本申请的背景中，助听器是减轻人的听力损失的电子装置。助听器因为足够小而可以戴在耳朵后面，其使用一个或更多个麦克风从环境中拾取声音并根据助听器规定（prescription）在电学上放大声音。当前的助听器高度依赖于数字信号处理，其中来自助听器麦克风的电信号通过助听器中的数字信号处理器转换为数字信号，并且放大信号的数字表示被转换回适于驱动助听器的输出换能器的电信号，所述换能器将电信号转换为助听器用户可感知的声波。

执行助听器中音频信号的数字处理的助听器部件在下面表示为数字处理核心，其消耗当前助听器中总电力的相当大一部分，例如高达总可用电力的50%或更多，这主要是由于电路复杂性的增加。该复杂性是日益增加的功能数量以及每代助听器被设计成执行的更先进的数字处理的结果。

解决复杂性增加的部分方案是降低微电子芯片的技术尺度，其中当前的设计利用低于130纳米或更低的亚微米芯片制造工艺。较小的技术尺度意味着电力消耗的固有减小，但也允许实现更大且更复杂的电路，其进而消耗更多电力。在引入亚微米工艺之前，MOS晶体管的阈值电压V_t随工艺尺度减小而减小。然而，在亚微米工艺中，则并不如此，因为在这些技术中漏电流增加。因此亚微米工艺技术具有相对高的V_t，并且相对较慢。

近来，芯片设计者已经可以使用特别低V_tMOS技术。低V_tMOS晶体管能够以较高的速度操作，并可在芯片设计中与高V_tMOS晶体管自由混合。与低V_tMOS晶体管相比，高V_tMOS晶体管相对较慢，需要较高的电源电压以便工作，且通常用于低功率应用，而低V_tMOS晶体管可在较低电源电压下工作，但比高V_t MOS晶体管具有更高的电流泄漏。

助听器应用的电池单元通常为锌-空气类电池，并且具有从1.6伏特（新电池）到约1.0伏特（几乎耗尽时）的标准电压范围和1.2伏特的额定电压。如果使用具有低V_t的MOS晶体管，这种晶体管可能在非常低的电压如约500mV下操作，但晶体管的电流泄漏相当高，且增益较低。在这样的低电压下，晶体管也具有减小的速度容量。

通过在500mV电压下运行电路可节省相当量的电力，然而，尽管低V_t晶体管可在500mV下以与高V_t晶体管在700mV下操作的相同速度操作，但如果要节省任何相当量的电力，则电流泄漏和增益的问题必须解决。微电子电路的功耗与电源电压的平方成比例。如果电源电压从700mV降低到500mV，则由该操作产生的功耗减少约为50%。

为低V_t晶体管提供合适低的电源电压的实际方式是使用开关晶体管电压转换器来将电压按比例降到低V_tMOS晶体管要求的500mV。2:1开关晶体管电源转换器特别易于实施，其占据电路芯片上非常小的空间。开关电容器电压转换器自身消耗极少量的电力，提供非常稳定的电压减少，并具有最优电力转移配置，2:1电压转换器为1.2伏特电池提供必要的活动空间（headroom），以使其能够在大部分电池寿命期间以500mV电压驱动数字处理核心。

2：1开关电容器电压转换器要求两倍于输出电压的稳定的输入电压，因此如果电池电压足够高以便以稳定方式提供该电压，则其仅能够提供足够的电力给助听器电路。即使电池电压改变，能够从电池馈电给开关电容器电压转换器的线性电压调节器可被配置为提供稳定的参考电压。

以低电压驱动MOS晶体管电路意味着晶体管接近其V_t工作，这导致不同设备间各种晶体管参数的统计散差（statistical spread）的高增加。固有地，亚微米工艺导致更大的参数散差，这是由半导体元件减小的物理尺寸导致的，但在低压下工作时该效果更显著。

晶体管参数之一是驱动强度或增益，即半导体元件放大信号的能力，或在数字电路中当电压出现在MOS晶体管栅极上时开始汲取电流的能力。如果驱动强度的散差太大，则实际电路的行为可能与设计规范非常不同，且不同电路间参数的大变化可能使来自单个晶片的有用管芯产率减小到不可接受的低百分比，这显著增加生产成本。特别地，确定各晶体管的时序常数的参数是关键的。因此能够以有效且简单的方式减小低压MOS晶体管电路中的参数散差可能是有益的。

如果使用具有高V_t的MOS晶体管，则在低电压下存在对其开关频率的限制。这限制可用的时钟频率，且因此限制可由利用该技术设计的助听器实施的信号处理的复杂性。为了减小散差和电流泄漏，即使在500mV电压下工作时也可以调节高V_t晶体管的本体电压电势，但代价是削弱稳定操作。如果本体电压电势和源极端电压电势之间的差变得足够大，则构成MOS晶体管的这两个半导体层的PN结可能开始传导电流，这有效地将PN结变为MOS晶体管内的二极管短路，导致可能的不稳定电路行为。

如果当以500mV电源电压驱动时该类微电子电路是可用的，则使用具有低V_t的MOS晶体管是非常有益的。然后与低压电路关联的前述问题可通过控制MOS晶体管的本体电压电势来缓解。该技术涉及针对同一电路芯片上的PMOS晶体管增加本体电压电势到正电源电压以上并且针对NMOS晶体管减小本体电压电势到负电源电压以下。本体电压电势的这种调节可以以自适应方式动态执行，并具有增加晶体管的阈值电压V_t的效果，且因此减小开关速度和电流泄漏。如果在所有晶体管中V_t被调节到处于相同的水平，则由于工艺和温度导致的参数分差也被减小。

NMOS晶体管的阈值电压V_t表示MOS晶体管的本体效应，其可以表达为：

$V_t=V_{t0}+\mathrm{\γ}(\sqrt{{2\mathrm{\Φ}}_f+V_{\mathrm{SB}}}-\sqrt{{2\mathrm{\Φ}}_f})$

其中V_t0是0伏特时的阈值电压，V_SB是源极端和本体之间的电势，Φ_f是表面电压电势，γ是本体阈值电压电势。可以证明，如果Φ_f、V_t0和γ大于零，则对于NMOS晶体管来说，如果V_SB增加，则V_t将增加。类似地，可以证明，对于PMOS晶体管来说，如果V_SB减小，则V_t将减小。

WO-A1-01/50812公开了一种助听器，其具有开关电容器逐步降压转换器，用于向数字助听器电路的某些部件提供比额定电池电压低的电压。虽然该逐步降压转换器自身提供某些电力节省，但其在电池接近耗尽时仍然从电池汲取相当量的电流。助听器中的某些关键部件如助听器输出换能器的输出转换器不能在低电压下被驱动。因此希望有在较宽的电池电压范围内为助听器提供电力的实用方式。

US7307858B2公开了电池驱动的头戴式通信设备的自适应电源电路。该电源电路包括2：3开关电容器电压转换器和线性电压调节器。当电池电压低于1.2-1.25V时，线性电压调节器和2:3开关电容器电压转换器提供输出电源V_o。2:3开关电容器电压转换器通过以依赖于负载电流的自适应时钟频率切换电容器网络来从电池电压提供较低的电压。当电池电压降到1.2V以下时，2:3开关电容器电压转换器能够为负载提供越来越少的电流。当电池电压为3/2V_o时，开关电容器电压转换器不能为负载提供必要的电流，其自身成为线性电压调节器的更大负载，结果随着电池电压降低，必须提供越来越多的电力给负载。

如果该现有技术电路中的电池电压超过工作阈值，则开关电容器电压转换器减小其开关频率，因为负载电流增加。这意味着，在第一方面，从电池汲取的总电流仅在电池电压约为下式时具有最优值：

$V_{\mathrm{bat}}\≈R_o\·I_L+\left(\frac{3}{2}\right)V_{\mathrm{DD}}$

而且在第二方面，开关频率必须显著改变以便控制输出电压。因此最优点在最大时钟频率处。

第一复杂因素是从电池汲取的电流具有在工作阈值附近的非常窄的最小值范围。第二复杂因素是可变频率控制开关电容器电压转换器。虽然这种操作开关电容器电压转换器的方法允许非常宽的输出电压范围，但毫无疑问会引入干扰频率到电路中。这些频率将随意发生在电路的不同部件中，并且将非常难以消除，这是因为其依赖于开关频率，这进而依赖于电路的负载电流。

US7504876B1公开了用于微电子电路的衬底偏置反馈控制电路。该偏置反馈控制电路的目的是通过控制微电子电路的阱区或衬底上的偏置电压电势来减小工作在低电压如0.5-1V下的微电子电路中的电流泄漏。该偏置反馈控制电路由两个局部电路组成，一个电路用于控制一组NMOS晶体管的负偏置电压，一个电路用于控制一组PMOS晶体管的正偏置电压。

如果提出的助听器电路仅具有用于控制助听器电路中的MOS晶体管的体偏置电压电势的装置，则不能显著地节省电力。虽然MOS晶体管的泄漏电流将被减小，该电路仍缺少用于以能量有效的方式减小电源电压的装置。

发明内容

为了缓解上述问题，设计一种助听器，所述助听器具有电池和微电子电路，所述电路包括含有PMOS晶体管和NMOS晶体管的数字处理核心、由电池驱动并为所述数字处理核心提供电源电压的电源、正体偏置电压发生器和负体偏置电压发生器，所述电源具有用于控制电源电压的控制器、具有第一线性电压调节器的第一输出分支、具有与2:1开关电容器电压转换器串联的第二线性电压调节器的第二输出分支，所述正体偏置电压发生器适于为所述数字处理核心的所述PMOS晶体管的正本体提供偏置电压，且所述负体偏置电压发生器为所述数字处理核心的所述NMOS晶体管的负本体提供偏置电压，适于优化晶体管的参数，所述控制器适于比较电池电压与第一和第二预定限值，并且当所述电池电压低于所述第一预定限值时通过所述第一输出分支促使所述电源提供电源电压，当所述电池电压高于所述第一预定限值且低于所述第二预定限值时通过所述第一输出分支与所述第二输出分支的结合来促使所述电源提供电源电压，当所述电池电压高于所述第二预定限值时通过所述第二输出分支促使所述电源提供电源电压。

从该配置得到的一种益处是具有数字核心的助听器，该数字核心能够在约500mV的额定电源电压和高达10MHz的时钟频率下工作，其足够快以用于实现当前助听器的数字处理要求。另一个益处是利用2:1开关电容器电压转换器来提供电源电压的简单和效率。

本发明也设计了一种为数字助听器电路提供电源电压的方法，所述方法包括以下步骤：提供电池，生成第一调节电压，生成第二调节电压，生成所述第二调节电压的一半，生成第一体偏置电压，生成第二体偏置电压，将所述第一体偏置电压施加到所述助听器电路的第一本体端，将所述第二体偏置电压施加到所述助听器电路的第二本体端，以及为所述数字助听器电路获取电源电压，所述电源电压是从所述第一调节电压和所述第二调节电压的一半中的至少一个获得的，其中获得所述电源电压的步骤包括确定电池电压的步骤。

本发明进一步特征和优点可以从从属权利要求中看出。

附图说明

下面将参考附图进一步详细描述本发明，其中：

图1是根据本发明的助听器电力管理系统的示意图，

图2是图1所示的电力管理系统的电压调节器的详细示意图，

图3是2:1开关电容器DC-DC转换器中第一相的示意图，

图4是图3所示的转换器中第二相的示意图，

图5是示出电力管理系统中的负载电流和电池电压之间的关系的图表，

图6是图1中示出的电力管理系统的P体偏置电压调节器的示意图，

图7是图1中示出的电力管理系统的N体偏置电压调节器的示意图，以及

图8是根据本发明具有电力管理系统的助听器的方框示意图。

具体实施方式

图1是根据本发明的助听器的电力管理系统1的示意图。该电力管理系统包括电池2、电池去耦电容器3、电池电压节点4、主时钟源5、参考电压源6、电源电压调节器7、电源电压节点8、负载去耦电容器9、P体偏置电压调节器10以及N体偏置电压调节器11。在图1中，还示出了包括PMOS晶体管13和NMOS晶体管14的数字处理器核心12。

电力管理系统1的目的是通过为数字处理器核心12提供稳定电源电压且同时保持MOS晶体管13和14的时序散差和电流泄漏尽可能低来最小化助听器电路中的电力消耗。在助听器的实际数字处理器核心电路中，个体MOS晶体管的数目可能超过几十万或甚至几百万，但在图1所示的数字处理器核心12中，为了清晰起见，仅示出单个PMOS晶体管13和单个NMOS晶体管14。

电池2经电池电压节点4为电力管理系统1提供电力。电池去耦电容器3去耦并稳定来自电池2的电压电势，并且电池2为电源电压调节器7、P体偏置电压调节器10和N体偏置电压调节器11提供电池电压节点4的电压电势V_bat。电源电压调节器7为数字处理器核心12提供电源电压电势V_DD，其也被P体偏置调节器10和N体偏置调节器11用作参考电压。P体偏置调节器10和N体偏置调节器11将V_bat用作电源电压。通过负载去耦电容器9去耦、稳定和调节电源电压。在优选实施例中，在0.9伏特和1.6伏特之间的电池电压电势V_bat是优选的，且电压电势V_DD（通常约0.5伏特）明显低于电池电压电势V_bat。

电源电压调节器7使用电池电压电势V_bat、主时钟源5和参考电压源6，以便为数字处理器核心12生成稳定的电源电压V_DD。P体偏置电压调节器10和N体偏置电压调节器11使用电源电压电势V_DD、电池电压电势V_bat和主时钟源5，以便为NMOS晶体管14生成电压电势N_bulk并为PMOS晶体管13生成电压电势P_bulk。

来自P体偏置电压调节器10的电压电势P_bulk被用于控制晶体管参数阈值电压V_t和PMOS晶体管13的电流泄漏I_Pleak。将P体偏置电压电势P_bulk增加到高于电源电压电势V_DD的数值将导致V_t的增加以及S_P和I_Pleak的减小。以使得V_t和PMOS晶体管13的增益达到使参数散差最小化的数值的方式来调节P体偏置电压调节器10的电压电势P_bulk。

因此，可通过将PMOS晶体管13的P体偏置电压电势P_bulk提升到高于电源电压电势V_DD的数值来减小泄漏电流，由此将V_t增加到使PMOS晶体管13的增益足够但不过高的水平。

以相似的方式，可通过将NMOS晶体管14的N体偏置电压电势N_bulk降低到低于零电压电势V_SS的数值来减小泄漏电流，由此将V_t增加到使NMOS晶体管14的增益足够但不过高的水平。N体偏置电压调节器11的电压电势N_bulk被用于控制NMOS晶体管14的晶体管参数阈值电压V_t和电流泄漏I_Pleak。将N体偏置电压电势P_bulk减小到低于零电压电势V_SS的数值导致V_t增加和I_Pleak减小。因此，可以通过将NMOS晶体管14的N体偏置电压电势N_bulk降低到零电压电势V_SS以下的数值来减小泄漏电流并且改善NMOS晶体管14的增益。

图2示出图1所示的电源电压调节器7的更详细示意图。电源电压调节器7包括由第一电阻器22和第二电阻器23构成的分压器、电压比较器24、线性电压调节器20和2:1开关电容器电压转换器21。线性电压调节器20包括运算放大器25、电压差源26、第一PMOS晶体管27和第二PMOS晶体管28。2:1SC电压转换器21包括两相开关控制器块29、第一开关30、第二开关31、第三开关32、第四开关33和开关电容器34。图2中还示出了电池2、内部电池电阻15、去耦电容器3、电池电压节点4、电压参考源6、主时钟源5、电源电压节点8、负载去耦电容器35以及负载电阻36。

电池2经内部电池电阻15和电池电压节点4为电源电压调节器7提供必要的电力。去耦电容器3稳定来自电池2的电压。电池电压节点4携带电压电势V_bat，其被分压器用作参考电压。分压器的两个电阻器22、23分别提供电压电势V_bat/2给比较器24的正输入端，且电压参考源6提供参考电压电势V_ref给比较器24的负输入端。比较器24的输出端被连接到2:1SC电压转换器21的两相开关控制器块29的ENABLE（使能）输入端。比较器24和分压器的目的是只要电池电压降到2*V_DD以下就禁能2:1SC电压转换器21。

电源电压调节器7以电压电势V_DD的形式提供电力给助听器的数字处理器核心（在图2中以等效负载电阻36示出）。只要电池2的电压电势V_bat在等于2*V_ref的参考电压以上，则电压电势V_DD仅由第一PMOS晶体管27经2:1SC电压转换器21提供。如果电压电势V_bat在2*V_ref和之间，其中I_L是负载电流，f是主时钟频率，且C是电路电容，则第二PMOS晶体管28和第一PMOS晶体管27经2:1SC电压转换器21共享输送到电源电压节点8的电力。如果电池电压电势V_bat降到2*V_ref以下，例如当电池2近乎耗尽时，2:1SC电压转换器21被比较器24完全截止，且第二PMOS晶体管28接替提供必要的电力给助听器。采取该措施是为了防止2:1SC电压转换器21表现为线性电压调节器20的额外负载。

线性电压调节器20和2:1开关电容器21的目的是确保等于V_ref的恒定电压V_DD在所有时间都可经输出节点8用于负载36。线性电压调节器20可看做包括两个输出分支，第一分支包括运算放大器25，电压发生器26和第二PMOS晶体管28，第二分支包括运算放大器25，第一PMOS晶体管27和2：1开关电容器电压转换器21。输出节点8具有回到运算放大器25的一个端的连接，这有效地形成以下面更详细解释的方式调节输出电压V_DD的反馈环。

当V_bat大于2·V_DD+I_L/(2·f·C)时，反馈环经过第一PMOS晶体管27和2:1开关电容器电压转换器21到输出节点8。电池电压V_bat被转换为第一PMOS 27两端的电压V_bat-2·V_DD+I_L/(2·f·C)，且然后该电压向下变换为2:1开关电容器电压转换器21两端的V_DD，其中电压I_L/(2·f·C)可以视为由2:1开关电容器电压转换器的输出阻抗导致的电阻损耗。

当V_bat大于2·V_DD但小于2·V_DD+I_L/(2·f·C)时，反馈环经过第一PMOS晶体管27和2:1开关电容器电压转换器21以及第二PMOS晶体管28到输出节点8。2:1开关电容器电压转换器21尽可能输送与输出节点8同样多的电流，但受其有限输出阻抗的限制。因此剩余电流是通过第二PMOS 28输送的，以便保持V_DD恒定。通过第二PMOS 28输送的电流量由电压源26控制，以在第一PMOS27的输入端与第二PMOS 28的输入端之间保持电压差V_dif。从V_bat大于2·V_DD+I_L/(2·f·C)的状态过渡到V_bat约等于2·V_DD+I_L/(2·f·C)是逐渐发生的。

当V_bat小于2·V_DD时，2:1开关电容器电压转换器21被比较器24关闭，因为比较器24的正端上的电势低于V_ref。如果2:1开关电容器电压转换器21在该情形中保持被使能，则其将表现为V_bat上的额外负载，且V_DD会不可接受地降低。在该情形中，反馈环仅经过第二PMOS 28，其因此输送所有电流到输出节点8。

当比较器24的正输入端上的电压电势V_bat/2大于比较器24的负输入端上的电压电势V_ref时，比较器24的输出为高，由此经两相开关控制器块29激活2:1SC电压转换器21。当被激活时，两相开关控制器块29分别控制四个开关30、31、32、33，由主时钟源5同步化，并分别提供非交叠时钟信号到四个开关30、31、32、33。

在来自主时钟源5的第一时钟脉冲上，两相开关控制器块29使能控制信号，其分别打开第二开关31和第三开关32，并分别关闭第一开关30和第四开关33，由此经第一PMOS晶体管27连接开关电容器34的第一端到V_bat，并经电源电压节点8连接开关电容器34的第二端到负载电阻36。开关电容器34与负载去耦合电容器35一起形成串联电容，其提供电流I_L到负载电阻36。

在来自主时钟源5的第二时钟脉冲上，两相开关控制器块29使能控制信号，其分别打开第一开关30和第四开关33，并分别关闭第二开关31和第三开关32，由此经电源电压节点8连接开关电容器34的第一端到负载电阻36，并将开关电容器34的第二端接地。现在开关电容器34与负载去耦合电容器35一起形成并联电容，其提供电流I_L到负载电阻36。

通过以交替方式分别使能控制信号和，由2:1SC电压转换器21提供电压电势V_DD给电源电压节点8，由此提供电流I_L到负载电阻36。只要比较器24使能2:1SC电压转换器21，则电流I_L可从2:1SC电压转换器21的输出流经负载电阻36。电池2的电压电势V_bat下降到以下越多，则线性电压调节器20对总功耗的贡献越多。如果电池2的电压电势V_bat下降到2*V_ref以下，则2:1SC电压转换器被比较器24禁能，以便防止其自身汲取任何负载电流。这有效地促使线性调节器20提供所有可用的电力给负载电阻36。

图2中的2:1开关电容器电压转换器21提供输入电压的2:1电压转换，加上由转换器输出阻抗V_SC＝I_L/(2·f·C)导致的电压差，加上来自第一PMOS晶体管27的电压差，以便生成助听器的数字处理器核心的操作所需要的电源电压V_DD。该操作原理由图3和4示出，并在下面更详细地解释。

图3示出2:1开关电容器2:1SC电压转换器电路中的第一相，该电路包括电池B、第一电容器C_SC、第二电容器C_L和独立电流源I_L。电池B在第一电容器C_SC中累积电荷，而第二电容器C_L通过独立电流源I_L放电。

图4示出图3所示的2:1开关电容器2:1SC电压转换器电路中第二相。电池B与第一电容器C_SC断开，且电容器C_SC接地。第一电容器C_SC现在与第二电容器C_L有效地并联并输送其电荷到第二电容器C_L。开关电容器2:1SC电压转换器的输出阻抗Z_SC被定义为：

$Z_{\mathrm{SC}}=\frac{1}{f\·C_{\mathrm{SC}}\·2}$

因此，为了使2:1SC电压转换器21能够提供必要的负载电流I_L到负载电阻36，要求电源电压为：

${2V}_{\mathrm{DD}}+Z_{\mathrm{SC}}\·I_L={2V}_{\mathrm{DD}}+\frac{I_L}{(2f\·C_{\mathrm{SC}})}.$

图5示出从电池汲取的电流I_bat，其为图2中电源电压调节器电路中的电池电压V_bat的函数。该示图被分成三个部分。第一部分示出当电池电压V_bat低于1伏特时通过图2中示出的第二PMOS 28从电池汲取的电流I_bat为500μA。这是图2中的线性电压调节器20作为助听器电路的唯一电力提供者的结果。

第二部分示出当电池电压在1伏特和约1.08伏特之间时，随着电压增加，电池电流I_bat逐渐下降到约250μA，因为越来越多的电流通过图2中所示的第一PMOS晶体管27和2:1开关电容器电压转换器21被汲取。从电池汲取的电流减小的原因是当电池电压升高到1伏特以上时，图2中的第一PMOS晶体管27和2:1开关电容器电压转换器21逐渐提供越来越多的可用电力到数字处理器核心。

利用线性调节器的现有技术电力管理系统能够稳定地提供电力给数字处理器核心，但仅在约500μA的高恒定电流下可行。在约1.08伏特的电池电压下，以及在高于约1.6伏特的电压下，本发明的助听器中的2:1SC电压转换器21提供100%的可用电力到数字处理器核心，这能够在仅250μA的总电池电流负载下提供500mV的必需的核心电压V_DD。这在图5中由第三部分示出，其示出高达至少1.6伏特时负载电流消耗稳定在250μA。该相对低电池电流I_bat即使在升高的电池电压下也确保相对更长的电池寿命，这得益于本发明助听器中DC-DC电压调节器21的功效。

图6示出如图1所示的P体偏置电压调节器10的细节图。P体偏置电压调节器10包括本体参考电路60、运算放大器64、P参考电压源63和P电压泵65。本体参考电路60包括参考负载61和参考PMOS晶体管62。P电压泵65包括第一PMOS晶体管Q₁、第二PMOS晶体管Q₃、第一NMOS晶体管Q₂、第二NMOS晶体管Q₄、本体电容器68以及保持电容器69。图6中还示出电源电压调节器7和数字处理器核心12，该数字处理器核心包括PMOS晶体管13和NMOS晶体管14。P体偏置电压调节器10的目的是调节数字处理器核心12中的所有PMOS晶体管的反偏置电压V_BulkP，以便减小PMOS晶体管的散差和电流泄漏，同时保持数字处理器核心12中PMOS晶体管的足够增益水平。

本体参考电路60中的参考PMOS晶体管62起到向参考负载61提供负载电流的电流发生器的作用。被配置为差分放大器级的运算放大器64连续比较参考负载61两端的电压电势和P参考电压源63的电压电势V_refP，该P参考电压源63为P电压泵65的输入产生电压电势V_iP。来自P电压泵65的输出电压电势V_BulkP被反馈到参考PMOS晶体管62的阱端。主时钟源5驱动P电压泵65，以便其能够提供在电源电压电势V_DD之上或之下的电压电势V_BulkP。电压电势V_BulkP可由输入电压电势V_iP调节。

如果负载61两端的电压电势降到V_refP以下，则运算放大器64的输出端上的电压电势V_iP也下降，由此在P电压泵65的输出端上产生较低的体偏置电压电势V_BulkP。该较低的体偏置电压电势将促使参考PMOS晶体管62的增益和V_t增加，导致参考负载61两端的电压电势上升。

在参考负载电阻61两端的电压电势上升到V_refP以上的情形中，运算放大器64的输出端上的电压电势V_iP也将上升，由此在P电压泵65的输出端上产生较高的体偏置电压电势V_BulkP。该较高的体偏置电压电势将促使参考PMOS晶体管62的增益和V_t减小，导致参考负载电阻61两端的电压电势下降。以该方式，P体偏置电压调节器10自动调节体偏置电压电势V_BulkP使其处于一窄界限内，这导致PMOS电流源具有良好定义的增益值、良好定义的V_t、较低的时序散差和有限的PMOS电流泄漏。如果要求较高或较低的体偏置电压电势，则参考负载61可易于调节。

电压泵65的目的是为数字处理器核心12和本体参考电路60产生升高的体偏置电压电势V_BulkP。在来自主时钟发生器5的时钟信号的第一阶段中，第一和第二PMOS晶体管Q₁和Q₃打开，且第一和第二NMOS晶体管Q₂和Q₄关闭。这意味着来自运算放大器64的输出端的电压电势V_iP在本体电容器68上，且体偏置电压V_BulkP在保持电容器69上。在来自主时钟发生器5的时钟信号的第二阶段中，第一和第二PMOS晶体管Q₁和Q₃关闭，且第一和第二NMOS晶体管Q₂和Q₄打开。这意味着电压电势V_BulkP在本体电容器68和保持电容器69上。由于被配置为倍压器，电压泵65有效地输出2*V_iP的电压作为电压电势V_BulkP。

图7示出图1所示的N体偏置电压调节器11的细节图。N体偏置电压调节器11包括本体参考电路70、运算放大器74、N参考电压源73以及N电压泵75。本体参考电路70包括参考负载71和参考NMOS晶体管72。N电压泵75包括第一PMOS晶体管Q₁、第二PMOS晶体管Q₃、第一NMOS晶体管Q₂、第二NMOS晶体管Q₄、本体电容器78以及保持电容器79。图7中还示出电源电压调节器7和数字处理器核心12，该数字处理器核心包括PMOS晶体管13和NMOS晶体管14。N体偏置电压调节器11的目的是调节数字处理器核心12中的所有NMOS晶体管的反偏置电压V_BulkN，以便减小NMOS晶体管的散差和电流泄漏，同时保持数字处理器核心12的NMOS晶体管的足够增益水平。由于反偏置电压V_BulkN可能必须低于V_SS的事实，即其为负的，因此本体参考电路70的配置与图6中所示的本体参考电路60稍微不同。

本体参考电路70中的参考NMOS晶体管72起到向参考负载71提供负载电流的电流发生器的作用。被配置为差分放大器级的运算放大器74连续比较参考负载71两端的电压电势和N参考电压源73的电压电势V_refN，该N参考电压源73为N电压泵75的输入产生电压电势V_iN。来自N电压泵75的输出电压电势V_BulkN被反馈到参考NMOS晶体管72的阱端。主时钟源5驱动P电压泵65，以便其能够提供在地电压电势V_SS之上或之下的电压电势V_BulkN。电压电势V_BulkN由输入电压电势V_iN调节。

如果参考负载电阻7两端的电压电势上升到V_refN以上，则运算放大器74的输出端上的电压电势V_inN也将上升，由此在N电压泵75的输出端上产生较高的体偏置电压电势V_BulkN。该较高的电压电势将促使参考NMOS晶体管72的增益和V_t减小，导致参考负载电阻71两端的电压电势下降。

在参考负载71两端的电压电势下降到V_refN以下的情形中，运算放大器74的输出上的误差电压电势V_iN也将下降，由此在N电压泵75的输出上产生较低的体偏置电压电势V_BulkN。该较低的体偏置电压电势将促使来自参考NMOS晶体管72的增益和V_t增加，导致参考负载电阻71两端的电压电势增加。以该方式，N体偏置电压调节器11自动调节体偏置电压电势V_BulkN使其处于一窄界限内，这导致NMOS电流源具有良好定义的增益值、良好定义的V_t、较低的时序散差和有限的NMOS电流泄漏。如果要求较高或较低的体偏置电压电势，则可以通过与图6中P本体参考电路60中的参考负载电阻61相同的方式调节参考负载71。

电压泵75的目的是为数字处理器核心12和本体参考电路70产生降低的体偏置电压电势V_BulkN。在来自主时钟发生器5的时钟信号的第一阶段中，第一和第二PMOS晶体管Q₁和Q₃打开，而第一和第二NMOS晶体管Q₂和Q₄关闭。这意味着来自运算放大器74的输出的电压电势V_iN在本体电容器78上，且体偏置电压V_BulkN在保持电容器79上。在来自主时钟发生器5的时钟信号的第二阶段中，第一和第二PMOS晶体管Q₁和Q₃关闭，而第一和第二NMOS晶体管Q₂和Q₄打开。这意味着电压电势V_bat-V_iN=V_BulkN在本体电容器78和保持电容器79上。使用图6中电压泵65所用的相同的电压加倍原理，输入电压V_iN被电压泵75有效地加倍和求反。

图8是示出具有根据本发明的电力管理系统的助听器80的功能的方框图。助听器80包括电池2、麦克风81、电源控制器82、线性电压调节器20、开关电容器2:1SC电压转换器21、正体偏置电压电源10、负体偏置电压电源11、包含数字信号处理器83的数字处理器核心12、输出转换器84以及声学输出换能器85。

电池2为线性电压调节器20和输出转换器84提供电能。电源控制器82分别控制线性电压调节器20和2:1SC电压转换器21。当电池电压足够时，电源控制器82使得2:1SC电压转换器21向数字处理核心12提供电力。在预定的电池电压范围内，线性电源调节器20和2:1SC电压转换器21二者向处理核心12提供电力。如果电池电压太低，则电源控制器82禁能2:1SC电压转换器21，以便防止2:1SC转换器21泄放电池2。分别来自线性电压调节器20和2:1SC电压转换器21的供电电压也为正体偏置电压电源10和负体偏置电压电源11提供必要的参考电压。

正体偏置电压电源10为PMOS晶体管提供必要的体偏置电压，而负体偏置电压电源11为NMOS晶体管提供必要的体偏置电压，以便保持数字处理核心12的电流泄漏较低，同时保持MOS晶体管的增益足够高从而保持时序限制。

数字信号处理器83形成数字处理核心12的整体部分，并提供来自麦克风的信号的处理，以便助听器能够缓解听力损失，如前面所讨论。来自数字信号处理器83的输出信号被输出转换器84放大，并通过用于声学复制的声学输出换能器85转换为声学信号。没有形成数字信号处理器83的一部分的数字处理核心12的部件负责例如起动时的自举操作、程序存储、与外部编程设备（未示出）的通信以及与音频信号的直接处理无关的其他任务。

在用于由具有长期1.2伏特平均电压的电池驱动的助听器、线性电压调节器并在0.7伏特的数字处理核心电压下工作的典型现有技术电源中，约60%的总功率被数字处理核心消耗，而剩余40%的总功率被线性电压调节器消耗。

在本发明的电力管理电路的优选实施例中，以0.5伏特的电压驱动数字处理核心，与典型的现有技术电源的总功耗相比，当仅由线性电压调节器驱动时，总功耗可减少到约70%，并且当由开关电容器2:1SC电压转换器驱动时，总功耗可减小到约35%-37%。相比之下，当在0.5伏特下工作时，数字核心仅消耗助听器中的总功率的30%，且仅当电池电压低于1.08伏特时，随着线性电压调节器逐渐接管，在大部分有用的电池寿命中实现低功耗。

Claims (10)

1.一种助听器，其具有电池和微电子电路，所述电路包括含有PMOS晶体管和NMOS晶体管的数字处理核心、由电池供电并为所述数字处理核心提供电源电压的电源、正体偏置电压发生器和负体偏置电压发生器，所述电源具有用于控制电源电压的控制器、具有第一线性电压调节器的第一输出分支、具有与2:1开关电容器电压转换器串联的第二线性电压调节器的第二输出分支，所述正体偏置电压发生器适于为所述数字处理核心的所述PMOS晶体管的正本体提供偏置电压，且所述负体偏置电压发生器为所述数字处理核心的所述NMOS晶体管的负本体提供偏置电压，所述控制器适于比较电池电压与第一和第二预定限值，并且当所述电池电压低于所述第一预定限值时通过所述第一输出分支促使所述电源提供电源电压，当所述电池电压高于所述第一预定限值且低于所述第二预定限值时通过所述第一输出分支与所述第二输出分支的结合来促使所述电源提供电源电压，当所述电池电压高于所述第二预定限值时通过所述第二输出分支促使所述电源提供电源电压。

2.根据权利要求1所述的助听器，其特征在于，所述正体偏置电压发生器包括第一电压泵，所述第一电压泵能够提供高于所述数字处理核心的所述PMOS晶体管的电源电压的输出偏置电压电势。

3.根据权利要求1所述的助听器，其特征在于，所述负体偏置电压发生器包括第二电压泵，所述第二电压泵能够提供低于所述数字处理核心的所述NMOS晶体管的零电压参考电势的输出偏置电压电势。

4.根据权利要求1所述的助听器，其特征在于，所述数字处理核心的所述PMOS晶体管和所述NMOS晶体管适于在0.5伏特的额定电源电压下操作。

5.根据权利要求2或3所述的助听器，其特征在于，所述微电子电路包括主时钟发生器，所述主时钟发生器适于提供分别用于驱动所述2:1开关电容器电压转换器、所述第一电压泵和所述第二电压泵的时钟信号。

6.一种为数字助听器电路提供电源电压的方法，其包括以下步骤：提供电池，生成第一调节电压，生成第二调节电压，生成所述第二调节电压的一半，生成第一体偏置电压，生成第二体偏置电压，将所述第一体偏置电压施加到所述助听器电路的第一本体端，将所述第二体偏置电压施加到所述助听器电路的第二本体端，以及为所述数字助听器电路获取电源电压，所述电源电压是从所述第二调节电压的一半和所述第一调节电压中的至少一个获得的，其中获得所述电源电压的步骤包括确定电池电压的步骤，

所述方法进一步包括比较所述电池电压与第一预定限值和第二预定限值，以及通过以下步骤获得所述电源电压：

如果所述电池电压低于所述第一预定限值，则使用所述第一调节电压；

如果所述电池电压高于所述第一预定限值并低于所述第二预定限值，则结合使用所述第二调节电压的一半和所述第一调节电压；以及

如果所述电池电压高于所述第二预定限值，则使用所述第二调节电压的一半。

7.根据权利要求6所述的方法，其中所述第二调节电压的一半是从所述第二调节电压的2:1开关电容器电压转换获得的。

8.根据权利要求7所述的方法，其中所述电压转换是由所述助听器中的主时钟发生器控制的。

9.根据权利要求6所述的方法，其中所述第一体偏置电压可调节为超出所述电池电压。

10.根据权利要求6所述的方法，其中所述第二体偏置电压可调节为超出所述电池电压。