KR20120067640A - 질화물 반도체 발광소자 및 제조방법 - Google Patents

질화물 반도체 발광소자 및 제조방법 Download PDF

Info

Publication number
KR20120067640A
KR20120067640A KR1020100129168A KR20100129168A KR20120067640A KR 20120067640 A KR20120067640 A KR 20120067640A KR 1020100129168 A KR1020100129168 A KR 1020100129168A KR 20100129168 A KR20100129168 A KR 20100129168A KR 20120067640 A KR20120067640 A KR 20120067640A
Authority
KR
South Korea
Prior art keywords
substrate
nitride semiconductor
light emitting
conductive layer
semiconductor light
Prior art date
Application number
KR1020100129168A
Other languages
English (en)
Inventor
최연조
Original Assignee
(주)이플러스텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이플러스텍 filed Critical (주)이플러스텍
Priority to KR1020100129168A priority Critical patent/KR20120067640A/ko
Priority to TW099147433A priority patent/TW201228027A/zh
Publication of KR20120067640A publication Critical patent/KR20120067640A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

본 발명은 질화물 반도체 발광소자 및 제조방법에 관한 것으로, 기판 위에 제 1도전층, 활성층, 제 2도전층을 포함하는 질화물 반도체층이 위치하고, 제 1도전층 위에는 제 1전극이 형성되고, 제 2도전층 위에는 제 2전극을 포함하여 형성되는 질화물 반도체 발광소자에 있어서, 상기 기판은 상기 제 1도전층과 접하는 표면으로 1개 이상의 돌출부가 소정간격을 두고 형성되며, 상기 돌출부의 상부면에서부터 소정깊이 함몰된 함몰부로 이루어진 패턴이 형성된 것을 특징으로 한다. 이와 같이 구성되는 본 발명은 돌출부와 함몰부로 이루어진 패턴이 형성된 기판을 통해 보다 높은 광 추출효율을 획득할 수 있다.

Description

질화물 반도체 발광소자 및 제조방법{NITRIDE SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR FABRICATION THEREOF}
본 발명은 질화물 반도체 발광소자 및 제조방법에 관한 것으로, 좀 더 상세하게는 질화물 반도체층을 성장시키기 위한 구조를 가진 사파이어 기판에 패턴을 변형 형성하여 질화물 반도체층을 성장시킴으로서 결정의 결함을 감소시키고 광 출력을 향상 시킨 질화물 반도체 발광소자 및 제조방법에 관한 것이다.
기초 기판은 성장하고자 하는 박막의 종류에 따라 결정되는 데, 기초기판의 격자 상수에 따라 성장코자 하는 박막의 격자 상수 차에 의해 성정 결정 결함이 발생할 수 있으며, 이는 에피층을 효과적으로 성장 시키는 저해요인이 된다.
이러한 문제로 인해 일반적으로 사파이어 기판위에는 AlGaP, InGaN, AlGaN, GaN, GaP/AlP, 이종 접함 구조, InP 기판위에는 InP, InGaAs, GaAs, AlGaAs 등을, GaAs 기판위에는 GaAs GaAlAs, InGaP, InGaAlP 를 주로 MOCVD 나 MBE 법을 이용하여 성장시킨다.
질화물 반도체인 GaN 의 경우는 사파이어 격자상수와 GaN 의 격자 상수가 비슷하기 때문에 기판으로 사파이어를 주로 사용한다.
질화물을 성장시킨 사파이어 기판 위에 질화물을 성장시킨 후 일정한 전원을 공급하면 발광을 하게 되는 데, 패턴을 가진 사파이어 기판 위에 동일한 질화물 구조를 성장시켰을 때 광 출력은 일반 편평한 기판 위에 성장시킨 것보다 일반적으로 우수하다고 보고되어 있다.
패턴의 구조에 따라 질화물 성장 후의 광 출력은 차이를 보이는 데, 기존 패턴보다 더 높은 광 출력을 얻기 위해 현재도 끊임없는 노력이 이어지고 있다.
도 1에는 종래 사파이어 기판을 사용한 Ⅲ족 질화물계 화합물 반도체의 일반적인 구조를 나타낸 것이다.
사파이어 기판(11)의 상부에 n-GaN층(12)이 형성되며, 상기 n-GaN층(12) 상부의 일부 위에 활성(active)(13)층, p-GaN층(14) 및 p형 전극층(15)이 차례로 형성된다. 그리고, 상기 n-GaN(12)층 상부의 상기 활성층(13)이 형성되지 않은 부위에 n형 전극층(16)이 형성된다. 일반적인 LED에서는 내부의 활성층에서 발생된 빛을 얼마나 효율적으로 외부로 추출할 수 있는가가 중요한 문제이다.
사파이어 기판 및 활성층의 종방향으로 발생된 빛을 효율적으로 추출하기 위해 투명전극 또는 반사층을 형성하는 등을 노력을 해 왔다. 그러나, 활성층에서 발생하는 빛의 상당량은 횡방향으로 전파하게 되므로 이를 종방향으로 추출하기 위해, 예를 들어 반도체 소자의 적층 구조 측벽에 소정의 각도를 형성시키고, 상기 측벽을 반사면으로 형성시키는 등의 노력을 하였으나 그 가공 및 비용면에서 문제점이 있다.
또한, 사파이어 기판을 사용한 Ⅲ족 질화물계 화합물 반도체 발광소자의 광 출력을 향상시키기 위해, 플립 칩(flip chip) 형태의 소자 구조를 채택함에 있어서 광 추출효율(extraction dfficiency)은 GaN과 사파이어 기판간의 굴절율 차이에 의해 약 40% 수준에 머물고 있다.
도 2에 나타낸 바와 같이, 사파이어 기판(21) 표면을 가공하여 요철 구조를 형성시키고, 그 상부에 활성층(22) 등을 포함한 반도체 결정층들을 형성시킨 LED 구조가 소개되었다. 이는 활성층(22)의 하방에 요철 모양의 굴절율 계면을 형성시킴으로써, 소자 내부에서 소멸하는 횡방향 빛의 일부를 외부로 추출 가능하도록 한 것이다.
또한, 사파이어 기판(21) 상에 Ⅲ족 질화물계 화합물 반도체를 형성시킨 경우, 사파이어 기판(21)과 Ⅲ족 질화물계 화합물 반도체와의 격자 정수의 부정합(miss fit)에 의해 전위가 발생하는 문제점이 있다. 이를 방지하기 위해, 도 3a와 같이 사파이어 기판(21) 표면에 요철 구조를 도입하여, 그 위에 GaN층(23)을 형성시켰다. 이러한 요철 구조를 지닌 사파이어 기판상에 LED를 형성시키는 공정을 개략적으로 나타낸 것이 도 3b이다.
즉, 도 3b의 a와 같은 요철 구조를 지닌 사파이어 기판(21)상에, GaN층(23)을 형성시키는 경우, b와 같이 요철의 상부 및 각 요철의 측부에서 GaN이 패싯(facet) 성장(24)을 하게 되고, 이러한 성장이 진행된 뒤 c와 같은 평탄화된 GaN층(23)을 얻을 수 있다. 이렇게 평탄화된 GaN층(23) 상부에 활성층(22) 등을 형성시켜, b와 같이 발광 다이오드를 완성한다.
이와 같이 패턴 된 사파이어 기판(Patterned Sapphire Substrate ; PSS)을 사용하여 반도체 결정층을 성장시키는 경우, 패턴 상에서 실질적으로 패싯(facet) 성장이 이루어진 뒤에 평탄화가 진행되므로 그 평탄화를 위해 상당한 두께로 재성장을 해야 하는 문제점이 있다.
또한, 사파이어 기판에 단차를 형성시키고, 상기 단차의 상면 및 측부에서 3족 질화물계 화합물 반도체를 성장시켜, 관통 전위를 방지하는 구조가 소개되었다.(WO2001-69663호) 그러나, 단차 하단에 공간(void)이 형성되고, 성장층을 평탄화시키기 위해서는 3족 질화물계 화합물 반도체를 상대적으로 두껍게 형성시켜야 하는 단점이 있다.
그 외에 사파이어 기판상에서 반도체 결정층의 재성장시, 결함 밀도를 감소시키기 위한 방법으로 ELOG 및 PENDEO 법 등이 사용되고 있다. 그러나, ELOG의 경우 별도의 마스크 층이 필요하고, PENDEO 법의 경우 기판과의 계면 부위에 공동(void)이 형성되어 광 추출효율 측면에서 손실로 작용하는 문제점이 있다.
그리하여 최근에는 도 4와 같이 발광소자의 기판(31) 표면에 둥근 형상을 지닌 돌출부(32)들이 형성하며, 기판(31) 표면에 반구형 돌출부(32)는 반구형 돌출부(32) 전체가 곡면을 이루고 있어, 상단부 및 측부의 구별이 없으며, 평탄면이 존재하지 않는 곡면형인 것을 소개되었다.
그러나, 상기 반구형 돌출부(32) 표면에서는 Ⅲ족 질화물계 화합물 반도체의 성장이 잘 일어나지 않는 문제가 있으며, 발광소자에서 GaN 평탄화층(32)을 얻는 경우 패싯(facet) 성장을 하지 않으며, 평탄화 막을 얻기 위한 GaN층(32)의 두께가 상대적으로 얇게 된다.
따라서, 반구 막대형, 반구형, 사다리 형, 세모형, 피라미드 형 등의 형상을 가지는 기존의 기판 패턴 형상은 광 추출효율에 한계가 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은 기판의 패턴 구조를 개선하여 보다 높은 광 추출효율을 달성하고자 하는데 그 목적이 있다.
또한, 광 추출효율을 위한 본 발명에 따른 기판 패턴 구조를 제작할 때 상기 패턴의 구조를 용이하게 제어할 수 있는 발광소자 제조방법을 제공하고자 하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 기판 위에 제 1도전층, 활성층, 제 2도전층을 포함하는 질화물 반도체층이 위치하고, 제 1도전층 위에는 제 1전극이 형성되고, 제 2도전층 위에는 제 2전극을 포함하여 형성되는 질화물 반도체 발광소자에 있어서, 상기 기판은 상기 제 1도전층과 접하는 표면으로 1개 이상의 돌출부가 소정간격을 두고 형성되며, 상기 돌출부의 상부면에서부터 소정깊이 함몰된 함몰부로 이루어진 패턴이 형성된 것을 특징으로 한다.
본 발명에 따른 바람직한 한 특징으로는, 상기 기판은, 사파이어 기판인 것을 특징으로 한다.
본 발명에 따른 바람직한 다른 특징으로는, 상기 돌출부와 함몰부는, 곡률을 가지는 형상인 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 상기 돌출부는, 그 곡률이 상기 함몰부보다 작거나 큰 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 상기 함몰부는, 상기 돌출부의 높이보다 작거나 크게 함몰되는 깊이를 가지는 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 제 1도전층과 제 2도전층은, GaN(질화갈륨) 및 AlN 또는 InN를 포함하는 2원계, 3원계 및 4원계를 중 어느 하나를 사용하는 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 상기 함몰부는, 마스크를 이용하여 소정깊이 식각시키고, 베이킹 공정을 통해 돌출부와 함몰부가 구비된 패턴으로 형성시키는 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 기판 위에 제 1도전층, 활성층, 제 2도전층을 포함하는 질화물 반도체층이 위치하고, 제 1도전층위에는 제 1전극이 형성되고, 제 2도전층 위에는 제 2전극을 포함하여 형성되는 질화물 반도체 발광소자 제조방법에 있어서, 상기 기판 표면에 마스크(MASK)를 이용하여 패터닝하는 단계, 패턴이 형성된 상기 기판을 일정한 온도로 베이킹하여 상기 패턴에 돌출부와 함몰부가 형성된 패턴을 형성시키는 단계, 돌출부와 함몰부가 형성된 패턴을 에칭하여 마스크를 제거하는 단계, 상기 돌출부와 함몰부가 형성된 기판에 제 1도전층, 활성층, 제 2도전층을 형성시키는 단계 및 상기 제 1전극층 및 제 2전극층을 형성시키는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 상기 패터닝 단계는, 상기 패턴의 함몰부가 형성된 부분도 식각되도록 그에 해당하는 마스크가 구비되는 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 상기 마스크는, 포토 레지스트(PR), SiO2, SixNx, Metal박막 중 어느 하나를 사용하여 패터닝하는 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 상기 마스크 제거 단계는, 건식 식각 또는 습식 식각을 통해 에칭하는 것을 특징으로 한다.
본 발명에 따른 바람직한 또 다른 특징으로는, 기판 및 상기 기판에 질화물 반도체층을 성장시켜 구성되는 질화물 반도체 발광소자에 있어서, 상기 기판은 상기 제 1도전층과 접하는 표면으로 1개 이상의 돌출부가 소정간격을 두고 형성되며, 상기 돌출부의 상부면에서부터 소정깊이 함몰된 함몰부로 이루어진 패턴이 형성된 것을 특징으로 한다.
상기와 같이 구성되고 작용되는 본 발명은 사파이어 기판상에 돌출부와 함몰부가 형성된 패턴을 형성함에 따라 반구형, 요철형, 세모형 등 기존의 패턴 구조보다 높은 광 추출효율을 얻을 수 있는 장점이 있다.
또한, 돌출부와 함몰부를 형성시킬 때 함몰부가 형성될 위치에도 임의의 깊이만큼 기판을 식각한 베이킹 공정을 통해 패턴을 형성함으로써 함몰부 깊이 제어를 용이하게 달성할 수 있는 이점이 있다.
도 1은 사파이어 기판을 사용한 Ⅲ족 질화물계 화합물 반도체 발광소자의 일반적인 구조를 나타낸 단면도,
도 2는 종래 기술에 따른 사파이어 기판상에 Ⅲ족 질화물계 화합물 반도체 발광소자를 형성시킨 것을 나타낸 단면도,
도 3a와 도 3b는 종래 기술에 따라 요철 구조를 지닌 기판상에 발광소자를 형성시키는 과정을 개략적으로 나타낸 단면도,
도 4는 종래 또 다른 기술에 따라 반구형을 갖는 기판상에 발광소자를 형성시키는 과정을 개략적으로 나타낸 단면도,
도 5a는 본 발명에 따른 질화물 반도체 발광소자의 기판상에 형성된 패턴을 나타낸 단면도,
도 5b는 본 발명에 따른 기판상에 형성된 패턴을 여러 실시예를 나타낸 단면도,
도 6은 본 발명에 따른 기판에 형성된 패턴을 촬영한 사시도와 평면도,
도 7은 본 발명에 따른 질화물 반도체 발광소자를 나타낸 단면도,
도 8은 본 발명에 따른 질화물 반도체 발광소자의 제조과정을 나타낸 단면도,
도 9는 본 발명과 종래기술에 따른 질화물 반도체 발광소자의 광 출력을 비교한 그래프.
이하, 첨부된 도면을 참조하여 본 발명에 따른 질화물 반도체 발광소자 및 제조방법의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 5a는 본 발명에 따른 질화물 반도체 발광소자의 기판상에 형성된 패턴을 나타낸 단면도, 도 5b는 본 발명에 따른 기판상에 형성된 패턴을 여러 실시예를 나타낸 단면도, 도 6은 본 발명에 따른 기판에 형성된 패턴을 촬영한 사시도와 평면도, 도 7은 본 발명에 따른 질화물 반도체 발광소자를 나타낸 단면도, 도 8은 본 발명에 따른 질화물 반도체 발광소자의 제조과정을 나타낸 단면도이다.
본 발명에 따른 질화물 반도체 발광소자는 기판(100) 위에 제 1도전층, 활성층, 제 2도전층을 포함하는 질화물 반도체층이 위치하고, 제 1도전층위에는 제 1전극이 형성되고, 제 2도전층 위에는 제 2전극을 형성하는 질화물 반도체 발광소자에 있어서, 상기 제 1도전층이 성장되는 기판 표면에 돌출부를 갖는 패턴을 형성하고 상기 돌출부 상면에서 소정 깊이 함몰되는 함몰(subsidence)부를 포함하는 패턴이 형성되는 것을 특징으로 한다.
기판(100)은 일반적으로 질화물 반도체 발광소자에 사용되는 사파이어 기판(sapphire substrate)이 사용되는 것이 바람직하며, 이 외에도 실리콘 카바이드(SiC)가 사용될 수도 있다. 본 발명에서는 사파이어 기판을 실시예로 설명한다.
상기 사파이어 기판(100) 위에는 광 출력을 높이기 위해 패턴(200)을 형성하게 되는데, 본 발명에서는 돌출부(210)와 함몰부(220)를 가지는 패턴(200)이 형성되는 것을 주요한 기술적 요지로 한다.
상기 패턴을 형성하기 위해서는 식각 마스크(MASK)를 사용하는데, 마스크 물질로는 PR(photo resist : 포토 레지스트), SiO2, SixNx, Metal 박막 등이 사용 가능하며, 이중 가장 용이한 포토 레지스트를 사용하여 기판에 패터닝(patterning)을 한다. 일정한 패턴을 형성하기 위해 노광 장치를 통해 사진 감광을 실시한다. 여기서 마스크의 두께는 상기 기판의 에칭 깊이에 대한 목표값에 따라 포토 레지스트의 두께를 달리한다.
일정한 패턴으로 형성된 마스크가 도포된 상기 기판(100)을 식각 공정을 통해 도포되지 않은 기판 영역을 식각한다. 여기서 돌출부와 함몰부가 형성된 기판 패턴을 형성하기 위해서는 함몰부가 형성된 위치에도 식각이 이루어지도록 마스크가 도포되지 않게 한다. 이와 같은 공정은 포토리소그래피(photolithography)방법과 동일하며, 좀 더 상세한 설명은 생략하기로 한다.
그 후 일정한 온도로 베이킹(backing)상기 기판을 가열하면 포토 레지스트와 기판의 돌출부가 무너지면서 함몰형 형태의 패턴(200)이 형성된다. 이때 온도와 시간에 따라 패턴 구조를 달리할 수 있다.
본 발명에 따른 바람직한 실시예로 베이킹 조건은 섭씨 100 내지 140도, 시간은 1분 내지 5분 내외로 한다.
도 5b에 도시된 바와 같이 돌출부(210)의 곡률이 함몰부(220)의 곡률보다 크거나 작을 수 있으며, 상기 함몰부(220)의 깊이가 돌출부의 높이보다 깊게 형성될 수 있다. 또한, 이렇게 형성되는 기판 상의 상기 패턴(200) 배열은 규칙적 또는 불규칙적으로 형성시킬 수 있다.
패턴(200)이 형성된 상기 기판(100)은 건식 식각 또는 습식 식각을 통해 식각하여 기판과 포토 레지스트가 함께 식각 되면서 최종적으로 돌출부(210)와 함몰부(220)가 형성된 패턴(200)을 형성시킬 수 있다. 이 때 식각의 시간 혹은 화학 반응액 혹은 가스의 사용 조건을 달리하여 상기 돌출부(210)와 함몰부(220)를 가지는 패턴의 모양을 달리 형성시킬 수 있다. 이때 기판을 건식 식각으로 하는 경우 식각 가스의 바람직한 예로는 Cl2, BCl3 등의 Cl 계열의 가스 중 선택하여 사용될 수 있다.
상술한 바와 같이 상기 돌출부(210)와 함몰부(220)가 형성된 패턴(200)은 상기 기판(100)에 적어도 한 개 이상 형성하게 된다.
이러한 상기 패턴(200)은 함몰부(220)를 통해 표면적이 넓어진 상기 패턴(200)은 기존의 반구형의 패턴이 형성된 기판과 다른 효과가 있다. 반구형 구조는 질화물을 성장시킬 수 있는 면적이 제한되어 있다.
그러나 본 발명의 패턴은 함몰부(220)와 돌출부(210)로 형상되어 있으며, 전체가 곡면으로 이루어지고 각 부위에서의 곡률은 0보다 크므로 더 넓은 면적을 확보할 수 있다. 따라서, 돌출부(210)와 함몰부(220)에 성장할 수 있는 Ⅲ족 질화물계 화합물 반도체의 면적이 증대되어 효율을 향상시키게 된다.
이렇게 준비된 상기 기판으로는 제 1도전층(n-GaN층 ; 300)과 활성층(400), 제 2도전층(p-GaN층 ; 500)을 성장시키고 제 1전극(p형 전극층 ; 600)과, 상기 활성층과 제 2도전층이 성장되지 않는 제 1도전층으로 제 2전극(p형 전극층 ; 700)을 형성함으로써 질화물 발광소자를 제조하게 된다.
도 7은 본 발명에 따른 돌출부(210)와 함몰부(220)로 구비된 패턴(200)이 형성된 기판(100)을 포함하는 플립-칩(flip-chip) 형태의 발광소자 단면도이다. 도시된 바와 같이 다수의 곡면형 돌출부(210)와 함몰부(220)가 형성된 기판(100)상에 n-GaN층(300)이 형성되며, 상기 n-GaN층 표면에 활성(active)층(400)이 형성되고, p-GaN층(500) 및 p형 전극층(600)이 차례로 형성된다.
그리고, 활성층(400)이 형성되지 않은 n-GaN층(300) 일부 영역에 n형 전극층(700)이 형성된다. 상기 기판(100)을 제외한 구조는 Ⅲ족 질화물계 화합물 반도체 발광소자와 크게 다르지 않다.
이때, 상기 기판(100) 상에 형성시키는 Ⅲ족 질화물계 화합물 반도체는 GaN에 한정되지 아니하며, AlN 또는 InN과 같은 2원계, 기타 3원계 및 4원계를 포함한다.
또한, 본 발명에 따른 상기 패턴(200)이 형성된 기판(100)은 질화물계 반도체 발광소자 뿐만 아니라 다양한 화합물 반도체 발광소자에도 충분히 적용할 수 있다.
다음으로 본 발명에 의한 질화물 반도체 발광소자의 제조 방법에 대해 바람직한 일실시예를 상세히 설명하면 다음과 같다.
사파이어 기판(100) 표면에 다수의 곡면형 돌출부(210)와 함몰부(220)로 이루어진 패턴(200)을 형성시키기 위해 평면형 사파이어 기판(100) 상에 포토 레지스트(photo resist ; PR)를 도포한 후 노광공정(Expose), 현상공정(Develop)을 거쳐 일정한 패턴을 형성한다. 이때, 상기 돌출부와 함몰부가 형성된 패턴을 제작하기 위해서 포토 레지스터를 도포한 후 노광할 때 최종 형상인 함몰부에도 기판이 식각될 수 있도록 마스크를 이용하여 노광한 후 식각시킨다. 여기서 함몰부에 대응하는 위치에는 식각 깊이를 달리하여 함몰부의 깊이를 제어할 수 있으며, 함몰부 식각에 따라 함몰부를 보다 용이하게 형성시킬 수 있다. 즉, 깊은 함몰부가 요구될 경우 해당 부분을 보다 깊게 식각하고, 낮은 함몰부가 요구될 경우 적게 식각하여 함몰부를 형성한다.
다음으로 패턴이 형성되지 않는 상기 기판(100)영역을 식각 공정을 통해 식각하여 기판에 일정한 패턴을 형성한 후 베이킹(hard baking)처리를 실시한다. 상기 베이킹 과정은 원하는 형상에 따라 여러 가지로 조건이 필요하다. 보통의 경우 섭씨 100 ~ 140도로 1분 ~ 5분 내외로 한다.
그리고 상기 기판(100)을 식각하게 되는데 건식방법을 사용하였다. 식각 가스, 작동 압력 및 작동 파워 등을 적절히 조절하여야 하며, 본 발명에 따른 일실시예로 식각 가스는 BCl3을 사용했고, 작동 압력은 1mTorr, 작동 파워는 1100W / 500W를 사용했다.
상기 식각 과정을 통해 패턴에 형성된 마스크를 제거하여 돌출부와 함몰부로 구비되는 패턴(200)을 기판(100)에 최종 형성시킨 후 발광소자 제작에 필요한 n-GaN층(300), 활성층(400), p-GaN층(500), p형 전극층(600) 및 n형 전극층(700) 등을 형성시킨다. 상기 n형 전극층은 p형 전극층, 제 2도전층 및 활성층을 식각하여 제 1도전층을 노출시킨 후 형성시킨다.
도 10은 본 발명과 종래 기술에 의해 제조된 질화물 반도체 발광소자의 광 출력을 비교하기 위한 그래프이다.
A타입은 평면형 기판, B타입은 반구형 기판 C는 본 발명을 나타낸다. 도시된 바와 같이, 평면 구조의 기판상에 발광소자를 형성시킨 A의 경우에 비해, 반구형 표면을 지닌 기판상에 발광소자를 형성시킨 B가 광 출력이 약 70% 향상되었고, 돌출부와 함몰부로 형성된 패턴을 가지는 지닌 기판상에 발광소자를 형성시킨 C가 A에 비해 광 출력이 약 90%이상 향상되었음을 알 수 있다. 또한, 반구형인 B타입에 비해 광 출력이 약 10%이상 향상되었음을 알 수 있다.
한편, VF값은 A타입의 경우에 비해, 반구형 표면을 지닌 기판상에 발광소자를 형성시킨 B가 VF값이 약 23% 증가되었고, 본 발명은 A타입에 비해 VF값이 약 18% 증가되었음을 알 수 있다. 또한, B에 비해 VF값이 약 10%이상 감소되었음을 알 수 있다.
이는 돌출부(42) 및 함몰부(48)를 지닌 기판을 사용함으로써 종래의 기술인 요철형이나 반구형 패턴을 가지는 기판보다 광 효율과 VF값 등에서 우수한 성능을 나타냄을 의미하는 것이다.
이와 같이 구성되는 본 발명은 기판에 형성되는 패턴을 돌출부에 소정깊이로 함몰된 함몰부를 구성함에 따라 패턴에 성장되는 질화물의 면적을 증대시켜 보다 높은 광 추출 효과를 얻을 수 있다.
이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
100 : 기판 200 : 돌출부
210 : 함몰부 300 : 제 1도전층
400 : 활성층 500 : 제 2도전층
600 : 제 1전극 700 : 제 2전극

Claims (12)

  1. 기판 위에 제 1도전층, 활성층, 제 2도전층을 포함하는 질화물 반도체층이 위치하고, 제 1도전층 위에는 제 1전극이 형성되고, 제 2도전층 위에는 제 2전극을 포함하여 형성되는 질화물 반도체 발광소자에 있어서,
    상기 기판은 상기 제 1도전층과 접하는 표면으로 1개 이상의 돌출부가 소정간격을 두고 형성되며, 상기 돌출부의 상부면에서부터 소정깊이 함몰된 함몰부로 이루어진 패턴이 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  2. 제 1항에 있어서, 상기 기판은,
    사파이어 기판인 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 제 1항에 있어서, 상기 돌출부와 함몰부는,
    곡률을 가지는 형상인 것을 특징으로 하는 질화물 반도체 발광소자.
  4. 제 1항에 있어서, 상기 돌출부는,
    그 곡률이 상기 함몰부보다 작거나 큰 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제 1항에 있어서, 상기 함몰부는,
    상기 돌출부의 높이보다 작거나 크게 함몰되는 깊이를 가지는 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제 1항에 있어서, 제 1도전층과 제 2도전층은,
    GaN(질화갈륨) 및 AlN 또는 InN를 포함하는 2원계, 3원계 및 4원계를 중 어느 하나를 사용하는 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 제 1항에 있어서, 상기 함몰부는,
    마스크를 이용하여 소정깊이 식각시키고, 베이킹 공정을 통해 돌출부와 함몰부가 구비된 패턴으로 형성시키는 것을 특징으로 하는 질화물 반도체 발광소자.
  8. 기판 위에 제 1도전층, 활성층, 제 2도전층을 포함하는 질화물 반도체층이 위치하고, 제 1도전층위에는 제 1전극이 형성되고, 제 2도전층 위에는 제 2전극을 포함하여 형성되는 질화물 반도체 발광소자 제조방법에 있어서,
    상기 기판 표면에 마스크(MASK)를 이용하여 패터닝하는 단계;
    패턴이 형성된 상기 기판을 일정한 온도로 베이킹하여 상기 패턴에 돌출부와 함몰부가 형성된 패턴을 형성시키는 단계;
    돌출부와 함몰부가 형성된 패턴을 에칭하여 마스크를 제거하는 단계;
    상기 돌출부와 함몰부가 형성된 기판에 제 1도전층, 활성층, 제 2도전층을 형성시키는 단계; 및
    상기 제 1전극층 및 제 2전극층을 형성시키는 단계;를 포함하여 구성되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  9. 제 8항에 있어서, 상기 패터닝 단계는,
    상기 패턴의 함몰부가 형성된 부분도 식각되도록 그에 해당하는 마스크가 구비되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  10. 제 8항에 있어서, 상기 마스크는,
    포토 레지스트(PR), SiO2, SixNx, Metal박막 중 어느 하나를 사용하여 패터닝하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  11. 제 8항에 있어서, 상기 마스크 제거 단계는,
    건식 식각 또는 습식 식각을 통해 에칭하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  12. 기판 및 상기 기판에 질화물 반도체층을 성장시켜 구성되는 질화물 반도체 발광소자에 있어서,
    상기 기판은 상기 제 1도전층과 접하는 표면으로 1개 이상의 돌출부가 소정간격을 두고 형성되며, 상기 돌출부의 상부면에서부터 소정깊이 함몰된 함몰부로 이루어진 패턴이 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
KR1020100129168A 2010-12-16 2010-12-16 질화물 반도체 발광소자 및 제조방법 KR20120067640A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100129168A KR20120067640A (ko) 2010-12-16 2010-12-16 질화물 반도체 발광소자 및 제조방법
TW099147433A TW201228027A (en) 2010-12-16 2010-12-31 Nitride semiconductor light-emitting device and method for fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129168A KR20120067640A (ko) 2010-12-16 2010-12-16 질화물 반도체 발광소자 및 제조방법

Publications (1)

Publication Number Publication Date
KR20120067640A true KR20120067640A (ko) 2012-06-26

Family

ID=46686602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129168A KR20120067640A (ko) 2010-12-16 2010-12-16 질화물 반도체 발광소자 및 제조방법

Country Status (2)

Country Link
KR (1) KR20120067640A (ko)
TW (1) TW201228027A (ko)

Also Published As

Publication number Publication date
TW201228027A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
KR100882240B1 (ko) 질화물 반도체 발광소자 및 제조방법
KR100714639B1 (ko) 발광 소자
KR100780233B1 (ko) 다중 패턴 구조를 지닌 반도체 발광 소자
KR101277445B1 (ko) 반도체 발광소자 및 그 제조방법
JP5165276B2 (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR101640830B1 (ko) 기판 구조체 및 그 제조 방법
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
KR101092079B1 (ko) 반도체 발광소자 및 그 제조방법
KR101482526B1 (ko) 질화물 반도체 발광 소자 제조 방법
KR20070009854A (ko) 화합물 반도체 발광소자
KR100897871B1 (ko) 발광 다이오드 및 그 제조방법
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
US20130049015A1 (en) Leds and methods for manufacturing the same
KR100996451B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20120067640A (ko) 질화물 반도체 발광소자 및 제조방법
US20110220868A1 (en) Nitride semiconductor light emitting device and method for manufacturing the same
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
KR101216500B1 (ko) 반도체 발광소자 및 그 제조방법
KR101005301B1 (ko) 발광소자 및 이의 제조 방법
KR101445809B1 (ko) 패터닝된 사파이어 기판의 재사용을 위한 선택적 표면 식각 방법 및 이에 따른 패터닝된 사파이어 기판
KR100726971B1 (ko) 질화물 반도체 발광소자
KR101323778B1 (ko) 반도체 발광소자용 기판 및 이의 제조 방법
KR20120068303A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination