KR20120061492A - 반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들 - Google Patents

반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들 Download PDF

Info

Publication number
KR20120061492A
KR20120061492A KR1020100122826A KR20100122826A KR20120061492A KR 20120061492 A KR20120061492 A KR 20120061492A KR 1020100122826 A KR1020100122826 A KR 1020100122826A KR 20100122826 A KR20100122826 A KR 20100122826A KR 20120061492 A KR20120061492 A KR 20120061492A
Authority
KR
South Korea
Prior art keywords
semiconductor package
substrate
forming
semiconductor
exposed
Prior art date
Application number
KR1020100122826A
Other languages
English (en)
Inventor
김철우
김미연
민태홍
김동한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100122826A priority Critical patent/KR20120061492A/ko
Publication of KR20120061492A publication Critical patent/KR20120061492A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

일 표면에 범프 랜드가 노출된 베어 기판을 준비하고, 상기 노출된 범프 랜드 상에 접착부를 형성하고, 및 상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되는 금속 포스트를 형성하는 것을 포함하는 반도체 패키지용 기판의 형성 방법이 제안된다.

Description

반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들{Semiconductor Package Substrate, Semiconductor Package, Circuit Board System, Semiconductor Module and Electronic System, and Method of fabricating the Same}
본 발명은 범프들을 포함하는 반도체 패키지용 기판, 반도체 패키지용 기판 상에 범프들을 형성하는 방법, 반도체 패키지용 기판 상에 반도체 칩이 실장된 반도체 패키지, 반도체 패키지용 기판 상에 반도체 칩을 실장하여 반도체 패키지를 형성하는 방법, 반도체 패키지가 실장된 회로 보드를 포함하는 전자 시스템, 및 전자 시스템의 회로 보드 상에 반도체 칩을 실장하는 방법, 상기 반도체 패키지를 포함하는 반도체 모듈, 전자 회로 기판, 및 전자 시스템 에 관한 것이다.
반도체 소자의 집적도 향상으로 인하여 반도체 패키지용 기판 상의 범프들의 피치도 점차 미세하게 형성되고 있다.
본 발명이 해결하려는 과제는 범프들이 형성된 반도체 패키지용 기판을 제공하는 것이다.
본 발명이 해결하려는 과제는 반도체 패키지용 기판 상에 범프들을 형성하는 방법을 제공하는 것이다.
본 발명이 해결하려는 과제는 반도체 패키지용 기판 상에 반도체 칩이 실장된 반도체 패키지를 제공하는 것이다.
본 발명이 해결하려는 과제는 반도체 패키지용 기판 상에 반도체 칩을 실장하여 반도체 패키지를 형성하는 방법을 제공하는 것이다.
본 발명이 해결하려는 과제는 회로 보드 상에 반도체 패키지가 실장된 회로 보드 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제는 반도체 패키지를 회로 보드 시스템의 회로 보드 상에 실장하는 방법을 제공하는 것이다.
본 발명이 해결하려는 과제는 반도체 패키지를 포함하는 반도체 모듈, 전자 회로 기판, 및 전자 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제들은 앞서 언급한 과제로 한정되지 않는다. 여기서 언급되지 않은 다른 과제들은 아래의 기재로부터 당 업자에게 명확히 이해될 것이다.
본 발명의 기술적 사상에 의한 반도체 패키지용 기판을 형성하는 방법은, 일 표면에 범프 랜드가 노출된 베어 기판을 준비하고, 상기 노출된 범프 랜드 상에 접착부를 형성하고, 및 상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되는 금속 포스트를 형성하는 것을 포함한다.
본 발명의 기술적 사상에 의한 반도체 패키지용 기판은 일 표면에 노출된 범프 랜드 상에 형성된 접착부, 상기 접착부 상에 형성된 금속 포스트를 포함한다.
본 발명의 기술적 사상에 의한 반도체 패키지를 형성하는 방법은, 일 표면에 범프 랜드가 노출된 베어 기판을 준비하고, 상기 노출된 범프 랜드 상에 접착부를 형성하고, 상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되는 금속 포스트를 형성하고, 일 표면에 칩 패드가 노출된 반도체 칩을 준비하고, 및 상기 금속 포스트와 상기 칩 패드를 전기적으로 연결하는 것을 포함한다.
본 발명의 기술적 사상에 의한 반도체 패키지는, 일 표면에 노출된 범프 랜드 상에 형성된 접착부, 상기 접착부 상에 형성된 금속 포스트를 포함하는 반도체 패키지용 기판 상에 실장된 반도체 칩을 포함한다.
본 발명의 기술적 사상에 의한 반도체 패키지가 실장된 회로 보드를 포함하는 회로 보드 시스템을 형성하는 방법은, 일 표면에 범프 랜드가 노출되고 다른 표면에 범프 랜드가 노출된 베어 기판을 준비하고, 상기 노출된 범프 랜드 상에 접착부를 형성하고, 상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되는 금속 포스트를 형성하고, 일 표면에 칩 패드가 노출된 반도체 칩을 준비하고, 상기 금속 포스트와 상기 칩 패드를 전기적으로 연결하고, 보드 랜드가 노출된 시스템 보드를 준비하고, 상기 보드 패드와 보드 랜드를 전기적으로 연결하는 것을 포함한다.
본 발명의 기술적 사상에 의한 반도체 패키지가 실장된 회로 보드를 포함하는 회로 보드 시스템은, 일 표면에 범프 랜드가 노출되고 다른 표면에 보드 패드가 노출된 베어 기판, 상기 노출된 범프 랜드 상에 형성된 접착부, 상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되도록 형성된 금속 포스트, 일 표면에 칩 패드가 노출된 반도체 칩, 및 보드 랜드가 노출된 시스템 보드를 포함하고, 상기 금속 포스트와 상기 칩 패드가 전기적으로 연결되고, 상기 보드 패드와 보드 랜드가 전기적으로 연결된다.
본 발명의 기술적 사상에 의한 반도체 모듈, 전자 회로 기판, 및 전자 시스템은, 상술한 반도체 패키지용 기판, 반도체 패키지 또는 회로 보드 시스템을 포함한다.
본 발명의 기술적 사상에 의한 반도체 패키지용 기판 상에 형성된 범프들은 금속 포스트를 이용하여 형성되므로, 각 범프들의 상호 간의 피치 및 간격이 축소될 수 있다. 이에 의해, 반도체 칩 등의 입출력 패드들의 상호 간의 피치 및 간격도 축소될 수 있다. 따라서, 반도체 칩이 보다 집적화될 수 있고, 반도체 패키지에서, 배선들 간의 단락이나 정전기적 영향 등, 회로적으로 안정화될 수 있다. 또한, 이를 채용하는 반도체 모듈 및 전자 시스템은 본 발명의 기술적 사상에 의한 패키지 적층 구조들을 포함함으로써, 전체적인 성능 및 신뢰성이 우수해질 수 있다.
도 1은 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지용 기판의 개략적인 평면도이다.
도 2는 본 발명의 기술적 사상의 제1 실시예에 의한 베어 기판 상에 범프들을 형성하는 방법을 개략적으로 나타낸 플로우차트이고, 도 3a 내지 3e는 종단면도들 또는 측면도들이다.
도 4는 본 발명의 기술적 사상의 제2 실시예에 의한 베어 기판 상에 범프들을 형성하는 방법을 개략적으로 나타낸 플로우차트이고, 도 5a 및 5b는 종단면도들 또는 측면도들이다.
도 6은 본 발명의 기술적 사상의 제3 실시예에 의한 반도체 패키지용 기판 상에 범프들을 형성하는 방법을 개략적으로 나타낸 플로우차트이고, 도 7a 및 7b는 종단면도들 또는 측면도들이다.
도 8a 및 8b는 본 발명의 기술적 사상의 제4 실시예에 의한 베어 기판에 범프들을 형성하는 방법을 설명하기 위한 종단면도들 또는 측면도들이다.
도 9a 및 9b는 본 발명의 기술적 사상의 제5 및 제6 실시예에 의한 반도체 패키지들을 개략적으로 도시한 종단면도 또는 측면도들이다.
도 10a 및 10b는 본 발명의 기술적 사상의 제7 실시예에 의한 반도체 패키지를 형성하는 방법을 설명하기 위한 도면들이다.
도 11은 본 발명의 기술적 사상의 제8 실시예에 의한 반도체 패키지를 형성하는 방법을 설명하기 위한 도면이다.
도 12는 본 발명의 기술적 사상의 제9 실시예에 의한 회로 보드 시스템을 개략적으로 도시한 도면이다.
도 13은 본 발명의 기술적 사상의 제10 실시예에 의한 회로 보드 시스템을 형성하는 방법을 개략적으로 도시한 도면이다.
도 14a 내지 14c는 본 발명의 기술적 사상의 응용 실시예들에 의한 반도체 모듈, 전자 회로 기판, 및 전자 시스템을 개략적으로 도시한 블록 다이어그램들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당 업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상부에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당 업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(100)의 개략적인 평면도이다. 도 1을 참조하면, 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(100)은 베어 기판(101) 및 상기 베어 기판(101)의 중앙부 상에 격자형으로 배열된 다수 개의 범프들(155)을 포함할 수 있다. 상기 베어 기판(101)은 PCB(printed circuit board)일 수 있다. 상기 범프들(155)은 상기 베어 기판(101)의 중앙부에 격자 양으로 배열된 원형 또는 다각형 기둥(pillar) 형태일 수 있다. 상기 범프들(155)은 구리, 니켈, 금, 은, 인듐, 알루미늄, 주석, 또는 기타 다른 전도성 물질을 포함할 수 있다. 본 실시예에서, 상기 반도체 패키지용 기판(100)은 플립칩 본딩 기술 분야에 적절하게 사용될 수 있다. 이후의 도면들은 I-I' 방향을 따라 취해진 종단면 또는 측면을 의미할 수 있다.
실시예 1
도 2는 본 발명의 기술적 사상의 제1 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법을 개략적으로 나타낸 플로우차트이고, 도 3a 내지 3e는 종단면도들 또는 측면도들이다.
도 2 및 3a를 참조하면, 본 발명의 기술적 사상의 제1 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 베어(bare) 기판(101) 상에 접착층(140)을 형성하는 것을 포함할 수 있다. (S110)
상기 베어 기판(101)은 내부에 수평 배선층들(111, 113, 115, 117) 및 수직 배선층들(121, 123, 125)을 포함할 수 있다. 상기 수평 배선층들(111, 113, 115, 117)은 다층으로 형성될 수 있다. 상기 수직 배선층들(121, 123, 125)은 다수의 비아 플러그들(121, 123, 125)을 포함할 수 있다. 상기 다층의 수평 배선들(111, 113, 115, 117)은 상기 수직 배선층들(121, 123, 125)을 통해 각각 서로 전기적으로 연결될 수 있다. 상기 최상층의 수평 배선(111)은 상기 범프들(155)과 전기적으로 연결되기 위한 전도성 구조물을 포함할 수 있다. 본 명세서에서는 상기 최상층 수평 배선(111)을 편의상 "범프 랜드(111)"라 칭한다. 상기 최하층의 수평 배선(117)은 모듈 보드 또는 시스템 보드와 전기적으로 연결되기 위한 보드 연결용 랜드 또는 보드 연결용 패드로 이해될 수 있다. 본 명세서에서는 편의상 "보드 패드(117)"라 호칭한다.
본 실시예에서, 상기 범프 랜드(111)는 상기 베어 기판(101)의 내부에 형성되지 않고, 상기 베어 기판(101)의 상면에 형성될 수도 있다. 예를 들어, 상기 베어 기판(101)의 표면 상에 도금, 스텐실, 또는 스크린 프린팅 같은 기술을 이용하여 박스형(box type), 플레이트형(plate type), 또는 제단(mesa)형 모양으로 형성된 구조물일 수 있다. 이 경우, 상기 베어 기판(101)의 표면은 예를 들어, 폴리이미드, 에폭시, 기타 절연성 고분자 유기물 같은 절연성 필름을 포함할 수 있다.
상기 베어 기판(101) 상에는 상기 범프 랜드(111)의 상면을 일부 노출 시키는 범프 랜드 오픈들(130)이 형성될 수 있다. 상기 베어 기판(101)의 하면에는 상기 보드 패드(117)를 노출시키는 보드 패드 오픈들(130)이 형성될 수 있다. 상기 보드 패드 오픈들(130)은 매우 작지만 본 명세서에서는 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여 과장되었다. 예를 들어, 도면에서 보이는 모양보다 좁은 폭 및/또는 좁은 깊이로 형성될 수 있다.
상기 접착층(140)은 상기 베어 기판(101) 상에 부분적 또는 전면적으로 형성될 수 있다. 도면에는 상기 접착층(140)이 상기 베어 기판(101) 상에 전면적으로 형성된 것으로 가정, 도시되었다. 상기 접착층(140)은 상기 보드 패드 오픈들(130)을 부분적 또는 완전히 채울 수 있다. 본 도면에는 상기 접착층(140)이 상기 보드 패드 오픈들(130)을 완전히 채우는 것으로 가정되었다. 상기 접착층(140)은 라미네이팅, 디스펜싱, 페이스팅(pasting), 또는 코팅 방법을 통하여 형성될 수 있다. 상기 접착층(140)은 폴리이미드, 에폭시, NCF(non conductive film), NCP(non conductive paste), ACF(anisotropic conductive film), ACP(anisotropic conductive paste), 솔더 페이스트(solder paste) 또는 기타 전도성/비전도성 고분자물을 포함할 수 있다. 예를 들어, 상기 접착층(140)은 열경화성 수지를 포함할 수 있다. 특히, 상기 접착층(140)은 전도성을 가질 수 있다. 즉, ACF, ACP 또는 전도성 고분자물을 포함할 수 있다. 상기 ACF, ACP 및 전도성 고분자물은 공지되어 있다.
도 2 및 3b를 참조하면, 본 발명의 기술적 사상의 제1 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 상기 접착층(140) 상에 부분적 또는 전면적으로 금속층(150)을 형성하는 것을 포함할 수 있다. (S120) 상기 금속층(150)은 패널 또는 플레이트 형태의 평판일 수 있다. 상기 금속층(150)은 구리, 니켈, 금, 은, 인듐, 알루미늄, 주석, 또는 기타 다른 전도성 물질을 포함할 수 있다. 특히, 내부에 구리를 포함할 수 있고, 표면에 니켈 도금층을 포함할 수 있다. 상기 금속층(150)은 상기 접착층(140)에 의해 상기 베어 기판(101)과 접착되고, 상기 범프 랜드 오픈들(130)을 통하여 상기 범프 랜드들(111)과 전기적으로 연결될 수 있다.
도 2 및 3c를 참조하면, 본 발명의 기술적 사상의 제1 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 상기 금속층 상에 마스크 패턴(160)을 형성하는 것을 포함할 수 있다. (S130) 상기 마스크 패턴(160)은 도 1에 도시된 상기 범프들(155)의 레이아웃을 정의할 수 있다. 상기 마스크 패턴(160)은 상기 금속층(150)과 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 상기 마스크 패턴(160)은 감광성/비감광성 폴리이미드 또는 포토레지스트를 포함할 수 있다.
도 2 및 3d를 참조하면, 본 발명의 기술적 사상의 제1 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 상기 마스크 패턴(160)을 패터닝 마스크로 이용하여 상기 금속층(150)을 패터닝하여 금속 포스트들(151)을 형성하는 것을 포함할 수 있다. (S140) 이 공정에서, 상기 접착층(140)이 노출될 수 있다.
도 2 및 3e를 참조하면, 본 발명의 기술적 사상의 제1 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 상기 마스크 패턴(160) 및 상기 노출된 접착층(140)을 제거하여 범프 접착부들(145)을 형성하는 것을 포함할 수 있다. (S150) 이 공정에서 상기 베어 기판(101)의 표면이 노출될 수 있다. 이 공정을 완료함으로써, 상기 범프들(155)을 포함하는 상기 반도체 패키지용 기판(100)이 형성될 수 있다. 상기 범프들(155)은 상기 금속 포스트들(151) 및/또는 상기 범프 접착부들(145)을 포함할 수 있다. 상기 범프들(155)의 표면에 니켈 등의 내산화성 금속막을 형성하는 공정이 더 수행될 수 있다. 예를 들어 도금 공정이 더 수행될 수 있다.
실시예 2
도 4는 본 발명의 기술적 사상의 제2 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법을 개략적으로 나타낸 플로우차트이고, 도 5a 및 5b는 종단면도들 또는 측면도들이다.
도 4 및 5a를 참조하면, 본 발명의 기술적 사상의 제2 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 도 3a를 참조하여, 베어 기판(101) 상에 접착층(141)을 형성하고, 상기 범프 랜드 오픈들(130)에 금속 포스트들(152)을 접착하는 것을 포함할 수 있다. (S210, S220) 상기 금속 포스트들(152)은 미리 제조되어 필라 또는 포스트 형태를 가질 수 있다. 상기 범프 랜드 오픈들(130)에 금속 포스트들(152)을 접착하는 것은 상기 접착층(141)을 약 100℃ 내지 150℃로 수 분 ~ 수 시간 가열, 압착하는 것을 포함할 수 있다.
도 4 및 5b를 참조하면, 본 발명의 기술적 사상의 제2 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 상기 금속 포스트들(152)과 상기 범프 랜드들(111)의 접착에 기여하지 않는 접착층(141)을 제거하여 범프들(155)을 형성하는 것을 포함할 수 있다. (S230) 즉, 상기 베어 기판(101)의 표면에 노출된 접착층(141)이 제거될 수 있다. 이 공정을 완료함으로써 상기 반도체 패키지용 기판(100)이 형성될 수 있다. 상기 범프들(155)은 금속 포스트들(152) 및/또는 범프 접착부들(142)을 포함할 수 있다. 본 실시예에서도, 상기 범프들(155) 상에 니켈 등의 내산화성 금속막을 형성하는 공정이 더 수행될 수 있다.
본 실시예에서, 상기 접착층(141)은 상기 범프 랜드 오픈들(130)를 부분적 또는 완전히 채울 수 있다.
실시예 3
도 6은 본 발명의 기술적 사상의 제3 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법을 개략적으로 나타낸 플로우차트이고, 도 7a 및 7b는 종단면도들 또는 측면도들이다.
도 6 및 도 7a를 참조하면, 베어 기판(101) 상에 범프 접착부들(146)을 형성하는 것을 포함할 수 있다. (S310) 상기 범프 접착부들(146)은 상기 범프 랜드 오픈들(130)을 덮을 수 있다. 즉, 상기 범프 접착부들(146)은 상기 접착층들(140, 141)과 달리 상기 베어 기판(101)의 표면을 노출시킬 수 있다. 상기 범프 접착부들(146)은 디스펜싱, 또는 페이스팅(pasting) 방법을 통하여 형성될 수 있다. 예를 들어, 상기 범프 접착부들(146)은 상기 접착층들(140, 141)을 형성하는 방법들을 응용하여 형성될 수 있다. 상기 범프 접착부들(146)도 폴리이미드, 에폭시, NCF(non conductive film), NCP(non conductive paste), ACF(anisotropic conductive film), ACP(anisotropic conductive paste) 또는 기타 전도성/비전도성 고분자물을 포함할 수 있다.
도 6 및 7b를 참조하면, 본 발명의 기술적 사상의 제3 실시예에 의한 베어 기판(101) 상에 범프들(155)을 형성하는 방법은, 상기 범프 접착부들(146) 상에 금속 포스트들(156)을 접착하는 것을 포함할 수 있다. (S320) 이 공정을 완료함으로써, 상기 범프들(155)을 포함하는 상기 반도체 패키지용 기판(100)이 형성될 수 있다. 상기 범프들(155)은 상기 금속 포스트들(156) 및 상기 범프 접착부들(146)을 포함할 수 있다. 본 실시예에서도, 상기 범프들(155) 상에 니켈 등의 내산화성 금속막을 형성하는 공정이 더 수행될 수 있다. 예를 들어 도금 공정이 더 수행될 수 있다.
실시예 4
도 8a 및 8b는 본 발명의 기술적 사상의 제4 실시예에 의한 베어 기판(101)에 범프들(155)을 형성하는 방법을 설명하기 위한 종단면도들 또는 측면도들이다.
도 8a를 참조하면, 베어 기판(101) 상의 범프 랜드 오픈들(130) 내부에 범프 접착부들(147)을 형성하는 것을 포함할 수 있다.
도 8b를 참조하면, 상기 범프 접착부들(147) 상에 금속 포스트들(157)을 접착하는 것을 포함할 수 있다. 이 공정을 완료함으로써, 상기 범프들(155)을 포함하는 상기 반도체 패키지용 기판(100)이 형성될 수 있다. 상기 범프들(155)은 상기 금속 포스트들(157) 및 상기 범프 접착부들(147)을 포함할 수 있다.
위에 설명된 본 발명의 실시예들에 있어서, 상기 범프 랜드들(111)의 상부 표면들 및/또는 상기 금속 포스트들(151, 152, 156, 157)의 하부 표면들이 거칠게 가공될 수 있다. 예를 들어, 반구형 입자, 모글형, 그레이브형 등 다양한 모양으로 요철이 형성될 수 있다. 상기 요철들은 상기 범프 랜드들(111)과 상기 금속 포스트들(151, 152, 156, 157)의 접촉 저항을 낮출 수 있다.
실시예 5
도 9a 및 9b는 본 발명의 기술적 사상의 제5 및 제6 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 종단면도들 또는 측면도들이다.
도 9a를 참조하면, 본 발명의 기술적 사상의 제5 실시예에 의한 반도체 패키지(200a)는, 앞서 설명된 반도체 패키지용 기판(100) 상에 실장된 반도체 칩(210)을 포함한다. 상기 반도체 칩(210)은 칩 패드들(220)을 포함할 수 있다. 상기 칩 패드들(220)은 각각 상기 범프들(155)과 전기적으로 연결될 수 있다. 상기 칩 패드들(220)과 상기 범프들(155)는 패드 접착부(245)에 의해 접착 및/또는 연결될 수 있다. 상기 패드 접착부(245)는 상기 접착층(140) 및 상기 범프 접착부들(142, 145, 146, 147)을 참조하여 이해될 수 있을 것이다. 상기 반도체 패키지용 기판(100)의 상면 및 상기 반도체 칩(210)은, 예를 들어, 에폭시 등의 몰딩재(240)로 덮일 수 있다.
실시예 6
도 9b를 참조하면, 본 발명의 기술적 사상의 제6 실시예에 의한 반도체 패키지(200b)는, 도 9a의 반도체 패키지(200a)와 비교하여, 상기 칩 패드들(220)과 상기 범프들(155)이 상기 패드 접착부(245) 대신 칩-패키지 연결용 솔더 볼(250)을 사용하여 전기적으로 연결될 수 있다.
실시예 7
도 10a 및 10b는 본 발명의 기술적 사상의 제7 실시예에 의한 반도체 패키지(200a)를 형성하는 방법을 설명하기 위한 도면들이다.
도 10a를 참조하면, 본 발명의 기술적 사상의 제7 실시예에 의한 반도체 패키지(200a)를 형성하는 방법은, 칩 패드들(220) 및 상기 칩 패드(220)의 일 표면을 노출시키는 칩 패드 오픈들(230)을 포함하는 반도체 칩(210)을 준비하는 것을 포함할 수 있다.
도 10b를 참조하면, 본 발명의 기술적 사상의 제7 실시예에 의한 반도체 패키지(200a)를 형성하는 방법은, 상기 칩 패드 오픈들(230)을 패드 접착부들(245)로 채우고, 상기 반도체 패키지용 기판(100)과 전기적으로 결합하는 것을 포함할 수 있다. 상기 칩 패드들(220)과 상기 범프들(155)은 각각 정렬되어 전기적으로 연결될 수 있다.
실시예 8
도 11은 본 발명의 기술적 사상의 제8 실시예에 의한 반도체 패키지를 형성하는 방법을 설명하기 위한 도면이다.
도 11을 참조하면, 본 발명의 기술적 사상의 제8 실시예에 의한 반도체 패키지(200b)를 형성하는 방법은, 상기 패드 접착부들(245) 대신에 칩-패키지 연결용 솔더 볼들(250)을 형성하는 것을 포함할 수 있다. 즉, 상기 칩-패키지 연결용 솔더 볼들(250)과 상기 범프들(155)이 각각 정렬되어 전기적으로 연결될 수 있다. 상기 칩-패키지 연결용 솔더 볼들(250)을 이용하여 상기 반도체 칩(210)과 상기 반도체 패키지용 기판(100)을 전기적으로 연결하는 것은 약 200℃ 내지 약 250℃의 온도로 약 5분 내지 10분 동안 상기 칩-패키지 연결용 솔더 볼들(250)을 가열하는 것을 포함할 수 있다.
실시예 9
도 12는 본 발명의 기술적 사상의 제9 실시예에 의한 회로 보드 시스템(300)을 개략적으로 도시한 도면이다.
도 12를 참조하면, 본 발명의 기술적 사상의 제9 실시예에 의한 상기 회로 보드 시스템(300)은 회로 보드(310) 상에 실장된 상기 반도체 패키지(200a)를 포함할 수 있다. 상기 반도체 패키지(200a)의 보드 패드들(117)은 상기 회로 보드(310)의 보드 랜드들(320)과 패키지-보드 연결용 솔더 볼들(350)을 통하여 각각 전기적으로 연결될 수 있다.
실시예 10
도 13은 본 발명의 기술적 사상의 제10 실시예에 의한 회로 보드 시스템(300)을 형성하는 방법을 개략적으로 도시한 도면이다.
도 13을 참조하면, 본 발명의 기술적 사상의 제10 실시예에 의한 상기 회로 보드 시스템(300)을 형성하는 방법은, 상기 반도체 패키지(200a)의 상기 보드 패드(117) 상에 상기 패키지-보드 연결용 솔더 볼들(350)을 형성하고, 및 상기 패키지-보드용 솔더 볼들(350)과 상기 보드 랜드들(320)을 전기적으로 연결하는 것을 포함할 수 있다. 상기 패키지-보드용 솔더 볼들(350)과 상기 보드 랜드들(320)을 전기적으로 연결하는 것은, 상기 패키지-보드용 솔더 볼들(350)을 약 200℃ 내지 250℃로 수 분간 가열하는 것을 포함할 수 있다.
응용 실시예 1
도 14a는 본 발명의 기술적 사상의 응용 실시예에 의한 반도체 패키지용 기판(100)를 포함하는 반도체 모듈(1100)을 개략적으로 도시한 도면이다. 도 14a를 참조하면, 본 발명의 기술적 사상의 응용 실시예에 의한 반도체 모듈(1100)은 모듈 기판(1110), 상기 모듈 기판(1110) 상에 배치된 복수 개의 반도체 소자들(1120), 상기 모듈 기판(1110)의 한 모서리(edge)에 나란히 형성되고 상기 반도체 소자들(1120)과 전기적으로 각각 연결되는 모듈 접촉 단자들(1130)을 포함한다. 상기 모듈 기판(1110)은 상기 반도체 패키지용 기판(101) 또는 시스템 보드(301)일 수 있다. 상기 모듈 기판(1110)이 양면이 모두 사용될 수 있다. 즉, 상기 모듈 기판(1110)의 앞면 및 뒷면에 모두 상기 반도체 소자들(1120)이 배치될 수 있다. 도 14a에는 상기 모듈 기판(1110)의 앞면에 8개의 상기 반도체 소자들(1120)이 배치된 것으로 보여지나, 이것은 예시적인 것이다. 또, 반도체 소자들(1120)을 컨트롤하기 위한 별도의 컨트롤러 또는 칩 셋을 더 포함할 수 있다. 따라서, 도 14a에 도시된 반도체 소자들(1120)의 수가 반드시 하나의 반도체 모듈(1100)을 구성하기 위한 필수적인 모양은 아니다. 상기 반도체 소자들(1120) 중 적어도 하나가 본 발명의 기술적 사상의 반도체 칩(210) 또는 반도체 패키지(200)일 수 있다. 상기 모듈 접촉 단자들(1130)은 금속으로 형성될 수 있고, 내산화성을 가질 수 있다. 상기 모듈 접촉 단자들(1130)은 상기 반도체 모듈(1110)의 표준 규격에 따라 다양하게 설정될 수 있다. 그러므로, 도시된 모듈 접촉 단자들(1130)의 개수는 특별한 의미를 갖지 않는다.
응용 실시예 2
도 14b는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(100)을 포함하는 전자 회로 기판(1200)을 개략적으로 도시한 블록 다이어그램이다. 도 14b를 참조하면, 본 발명의 기술적 사상의 응용 실시예에 의한 전자 회로 기판(1200, electronic circuit board)은 회로 기판(1210, circuit board) 상에 배치된 마이크로프로세서(1220, microprocessor), 상기 마이크로프로세서(1220)와 통신하는 주 기억 회로(1230, main storage circuit) 및 부 기억 회로(1240, supplementary storage circuit), 상기 마이크로프로세서(1220)로 명령을 보내는 입력 신호 처리 회로(1250, input signal processing circuit), 상기 마이크로프로세서(1220)로부터 명령을 받는 출력 신호 처리 회로(1260, output signal processing circuit) 및 다른 회로 기판들과 전기 신호를 주고 받는 통신 신호 처리 회로(1270, communicating signal processing circuit)를 포함한다. 화살표들은 전기적 신호가 전달될 수 있는 경로를 의미하는 것으로 이해될 수 있다. 상기 마이크로프로세서(1220)는 각종 전기 신호를 받아 처리 하고 처리 결과를 출력할 수 있으며, 상기 전자 회로 기판(1200)의 다른 구성 요소들을 제어할 수 있다. 상기 마이크로프로세서(1220)는 예를 들어, 중앙 처리 장치(CPU: central processing unit), 및/또는 주 제어 장치(MCU: main control unit) 등으로 이해될 수 있다. 상기 주 기억 회로(1230)는 상기 마이크로프로세서(1220)가 항상 또는 빈번하게 필요로 하는 데이터 또는 프로세싱 전후의 데이터를 임시로 저장할 수 있다. 상기 주 기억 회로(1230)는 빠른 속의 응답이 필요하므로, 반도체 메모리 소자로 구성될 수 있다. 보다 상세하게, 상기 주 기억 회로(1230)는 캐시(cache)로 불리는 반도체 메모리 소자일 수도 있고, SRAM(static random access memory), DRAM(dynamic random access memory), RRAM(resistive random access memory) 및 그 응용 반도체 메모리 소자들, 예를 들어 Utilized RAM, Ferro-electric RAM, Fast cycle RAM, Phase changeable RAM, Magnetic RAM, 기타 다른 반도체 메모리 소자로 구성될 수 있다. 상기 반도체 소자는 본 발명의 기술적 사상에 의한 다양한 반도체 패키지용 기판을 포함할 수 있다. 부가하여, 상기 주 기억 회로(1230)는 휘발성 또는 비휘발성의 랜덤 억세스 메모리를 포함할 수 있다. 본 실시예에서, 상기 주 기억 회로(1230)는 본 발명의 기술적 사상에 의한 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 부 기억 회로(1240)는 대용량 기억 소자이고, 플래시 메모리 같은 비휘발성 반도체 메모리이거나 마그네틱 필드를 이용한 하드 디스크 드라이브일 수 있다. 또는 빛을 이용한 컴팩트 디스크 드라이브일 수 있다. 상기 부 기억 회로(1240)는 상기 주 기억 회로(1230)에 비하여, 빠른 속도를 원하지 않는 대신, 대용량의 데이터를 저장하고자 할 경우 사용될 수 있다. 상기 부 기억 회로(1240)는 비휘발성 기억 소자를 포함할 수 있다. 상기 부 기억 회로(1240)는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 입력 신호 처리 회로(1250)는 외부의 명령을 전기적 신호로 바꾸거나, 외부로부터 전달된 전기적 신호를 상기 마이크로프로세서(1220)로 전달할 수 있다. 상기 외부로부터 전달된 명령 또는 전기적 신호는 동작 명령일 수도 있고, 처리해야 할 전기 신호일 수도 있고, 저장해야 할 데이터일 수도 있다. 상기 입력 신호 처리 회로(1250)는 예를 들어 키보드, 마우스, 터치 패드, 이미지 인식장치 또는 다양한 센서들로부터 전송되어 온 신호를 처리하는 단말기 신호 처리 회로(terminal signal processing circuit), 스캐너 또는 카메라의 영상 신호 입력을 처리하는 영상 신호 처리 회로(image signal processing circuit) 또는 여러 가지 센서 또는 입력 신호 인터페이스 등일 수 있다. 상기 입력 신호 처리 회로(1250)는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 출력 신호 처리 회로(1260)는 상기 마이크로 프로세서(1220)에서 처리된 전기 신호를 외부로 전송하기 위한 구성 요소일 수 있다. 예를 들어, 출력 신호 처리 회로(1260)는 그래픽 카드, 이미지 프로세서, 광학 변환기, 빔 패널 카드, 또는 다양한 기능의 인터페이스 회로 등일 수 있다. 상기 출력 신호 처리 회로(1260)는 본 발명의 기술적 사상에 의한 패키지 적층 구조들 중 적어도 하나, 또는 그 패키지 적층 구조들 중 하나 이상을 포함하는 반도체 모듈(1100)을 포함할 수 있다. 상기 통신 회로(1270)는 다른 전자 시스템 또는 다른 회로 기판과 전기적 신호를 상기 입력 신호 처리 회로(1250) 또는 출력 신호 처리 회로(1260)를 통하지 않고 직접적으로 주고 받기 위한 구성 요소이다. 예를 들어, 통신 회로(1270)는 개인 컴퓨터 시스템의 모뎀, 랜 카드, 또는 다양한 인터페이스 회로 등일 수 있다. 상기 통신 회로(1270)는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(200)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다.
응용 실시예 3
도 14c는 본 발명의 기술적 사상의 응용 실시예들에 의한 반도체 패키지용 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함하는 전자 시스템(1300)을 개략적으로 도시한 블록 다이어그램이다. 도 14c를 참조하면, 본 발명의 기술적 사상의 응용 실시예에 의한 전자 시스템(1300)은, 제어부(1310, control unit), 입력부(1320, input unit), 출력부(1330, output unit), 및 저장부(1340, storage unit)를 포함하고, 통신부(1350, communication unit) 및/또는 기타 동작부(1360, operation unit)를 더 포함할 수 있다. 상기 제어부(1310)는 상기 전자 시스템(1300) 및 각 부분들을 총괄하여 제어할 수 있다. 상기 제어부(1310)는 중앙 처리부 또는 중앙 제어부로 이해될 수 있으며, 본 발명의 기술적 사상의 응용 실시예에 의한 상기 전자 회로 기판(1200)을 포함할 수 있다. 또, 상기 제어부(1310)는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 입력부(1320)는 상기 제어부(1310)로 전기적 명령 신호를 보낼 수 있다. 상기 입력부(1320)는 키보드, 키패드, 마우스, 터치 패드, 스캐너 같은 이미지 인식기, 또는 다양한 입력 센서들일 수 있다. 상기 입력부(1320)는 본 발명의 기술적 사상에 의한 반도체 패키지 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 출력부(1330)는 상기 제어부(1310)로부터 전기적 명령 신호를 받아 상기 전자 시스템(1300)이 처리한 결과를 출력할 수 있다. 상기 출력부(1330)는 모니터, 프린터, 빔 조사기, 또는 다양한 기계적 장치일 수 있다. 상기 출력부(1330)는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 저장부(1340)는 상기 제어부(1310)가 처리할 전기적 신호 또는 처리한 전기적 신호를 임시적 또는 영구적으로 저장하기 위한 구성 요소일 수 있다. 상기 저장부(1340)는 상기 제어부(1310)와 물리적, 전기적으로 연결 또는 결합될 수 있다. 상기 저장부(1340)는 반도체 메모리, 하드 디스크 같은 마그네틱 저장 장치, 컴팩트 디스크 같은 광학 저장 장치, 또는 기타 데이터 저장 기능을 갖는 서버일 수 있다. 또, 상기 저장부(1340)는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 통신부(1350)는 상기 제어부(1310)로부터 전기적 명령 신호를 받아 다른 전자 시스템으로 전기적 신호를 보내거나 받을 수 있다. 상기 통신부(1350)는 모뎀, 랜카드 같은 유선 송수신 장치, 와이브로 인터페이스 같은 무선 송수신 장치, 또는 적외선 포트 등일 수 있다. 또, 상기 통신부(1350)는 본 발명의 기술적 사상에 의한 반도체 패키지용 기판(101)을 포함하는 반도체 패키지(200) 또는 반도체 모듈(1100)을 포함할 수 있다. 상기 동작부(1360)는 상기 제어부(1310)의 명령에 따라 물리적 또는 기계적인 동작을 할 수 있다. 예를 들어, 상기 동작부(1360)는 플로터, 인디케이터, 업/다운 오퍼레이터 등, 기계적인 동작을 하는 구성 요소일 수 있다. 본 발명의 기술적 사상에 의한 전자 시스템(1300)은 컴퓨터, 네트웍 서버, 네트워킹 프린터 또는 스캐너, 무선 컨트롤러, 이동 통신용 단말기, 교환기, 또는 기타 프로그램된 동작을 하는 전자 제품일 수 있다.
100: 반도체 패키지용 기판 101: 베어 기판
111: 범프 랜드 113, 115: 수평 배선층들
117: 보드 패드 121, 123, 125: 비아 플러그들
130: 범프 랜드 오픈 135: 보드 패드 오픈
140, 141: 접착층 145, 146, 147: 범프 접착부
150: 금속층 151, 152, 156, 157: 금속 포스트
155: 범프들 160: 마스크 패턴
200: 반도체 패키지 210: 반도체 칩
220: 칩 패드 230: 칩 패드 오픈
245: 패드 접착부 250: 칩-패키지 연결용 솔더 볼
300: 회로 보드 시스템 310: 회로 보드
320: 보드 랜드 350: 패키지-보드 연결용 솔더 볼

Claims (10)

  1. 일 표면에 범프 랜드가 노출된 베어 기판을 준비하고,
    상기 노출된 범프 랜드 상에 접착부를 형성하고, 및
    상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되는 금속 포스트를 형성하는 것을 포함하는 반도체 패키지용 기판의 형성 방법.
  2. 제1항에 있어서,
    상기 베어 기판은 PCB를 포함하는 반도체 패키지용 기판의 형성 방법.
  3. 제1항에 있어서,
    상기 접착부는 폴리이미드, 에폭시, NCF(non conductive film), NCP(non conductive paste), ACF(anisotropic conductive film), ACP(anisotropic conductive paste), 솔더 페이스트(solder paste) 또는 기타 전도성/비전도성 고분자물 중 하나를 포함하는 반도체 패키지용 기판의 형성 방법.
  4. 제3항에 있어서,
    상기 접착부는 열경화성 수지를 포함하는 반도체 패키지용 기판의 형성 방법.
  5. 제1항에 있어서,
    상기 금속 포스트는 구리, 니켈, 금, 은, 인듐, 알루미늄, 주석, 또는 기타 다른 전도성 물질을 포함하는 반도체 패키지용 기판의 형성 방법.
  6. 제5항에 있어서,
    상기 금속 포스트는 내부에 구리를 포함하고, 표면에 니켈 도금층을 포함하는 반도체 패키지용 기판의 형성 방법.
  7. 일 표면에 범프 랜드가 노출된 베어 기판을 준비하고,
    상기 노출된 범프 랜드 상에 접착부를 형성하고,
    상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되는 금속 포스트를 형성하고,
    일 표면에 칩 패드가 노출된 반도체 칩을 준비하고, 및
    상기 금속 포스트와 상기 칩 패드를 전기적으로 연결하는 것을 포함하는 반도체 패키지의 형성 방법.
  8. 제7항에 있어서,
    상기 금속 포스트와 상기 칩 패드 사이에 전도성 접착부를 형성하는 것을 더 포함하는 반도체 패키지의 형성 방법.
  9. 제7항에 있어서,
    상기 금속 포스트와 상기 칩 패드 사이에 솔더 볼을 형성하는 것을 더 포함하는 반도체 패키지의 형성 방법.
  10. 일 표면에 범프 랜드가 노출되고 다른 표면에 보드 패드가 노출된 베어 기판을 준비하고,
    상기 노출된 범프 랜드 상에 접착부를 형성하고,
    상기 접착부 상에 상기 범프 랜드와 전기적으로 연결되는 금속 포스트를 형성하고,
    일 표면에 칩 패드가 노출된 반도체 칩을 준비하고,
    상기 금속 포스트와 상기 칩 패드를 전기적으로 연결하고,
    보드 랜드가 노출된 시스템 보드를 준비하고, 및
    상기 보드 패드와 보드 랜드를 전기적으로 연결하는 것을 포함하는 전자 시스템의 형성 방법.
KR1020100122826A 2010-12-03 2010-12-03 반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들 KR20120061492A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100122826A KR20120061492A (ko) 2010-12-03 2010-12-03 반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122826A KR20120061492A (ko) 2010-12-03 2010-12-03 반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들

Publications (1)

Publication Number Publication Date
KR20120061492A true KR20120061492A (ko) 2012-06-13

Family

ID=46612040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122826A KR20120061492A (ko) 2010-12-03 2010-12-03 반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들

Country Status (1)

Country Link
KR (1) KR20120061492A (ko)

Similar Documents

Publication Publication Date Title
US10879219B2 (en) Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
JP4790297B2 (ja) 半導体装置およびその製造方法
US8338718B2 (en) Wiring board and method of manufacturing the same
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
US8209856B2 (en) Printed wiring board and method for manufacturing the same
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US20060202331A1 (en) Conductive bump structure of circuit board and method for fabricating the same
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
KR102076050B1 (ko) 적층형 반도체 패키지
US9935053B2 (en) Electronic component integrated substrate
KR20110099555A (ko) 적층형 반도체 패키지
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
US8058723B2 (en) Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
US10485098B2 (en) Electronic component device
US20150060124A1 (en) Combined printed wiring board and method for manufacturing the same
KR101586495B1 (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
US9099456B2 (en) Package of electronic device including connecting bump, system including the same and method for fabricating the same
JP2018137474A (ja) 電子装置
US20140312489A1 (en) Flip-chip semiconductor package
KR100923501B1 (ko) 패키지 기판 제조방법
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
KR20120061492A (ko) 반도체 패키지용 기판, 반도체 패키지, 회로 보드 시스템, 반도체 모듈 및 전자 시스템, 및 그 형성 방법들
KR20140143274A (ko) 인덕터를 포함하는 인쇄 회로 기판
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
US10790257B2 (en) Active package substrate having anisotropic conductive layer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination