KR20120052745A - Light emitting diode and light emitting diode package - Google Patents

Light emitting diode and light emitting diode package Download PDF

Info

Publication number
KR20120052745A
KR20120052745A KR1020100114038A KR20100114038A KR20120052745A KR 20120052745 A KR20120052745 A KR 20120052745A KR 1020100114038 A KR1020100114038 A KR 1020100114038A KR 20100114038 A KR20100114038 A KR 20100114038A KR 20120052745 A KR20120052745 A KR 20120052745A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting structure
semiconductor layer
layer
electrode
Prior art date
Application number
KR1020100114038A
Other languages
Korean (ko)
Other versions
KR101710358B1 (en
Inventor
임우식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100114038A priority Critical patent/KR101710358B1/en
Publication of KR20120052745A publication Critical patent/KR20120052745A/en
Application granted granted Critical
Publication of KR101710358B1 publication Critical patent/KR101710358B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

PURPOSE: A light emitting device and a light emitting device package are provided to improve brightness and color rendering by forming a plurality of light emitting structures in one light emitting device. CONSTITUTION: A first light emitting structure(120) is formed on a substrate(110) and includes a first semiconductor layer(121), a second semiconductor layer(122), and a first active layer(123). A second light emitting structure(130) is formed on the first light emitting structure and includes a third semiconductor layer(131), a fourth semiconductor layer(132), and a second active layer(133). A first electrode(141) is connected to the first semiconductor layer and the third semiconductor layer. A second electrode(142) is formed on the second semiconductor layer.

Description

발광 소자 및 발광소자 패키지{Light Emitting diode and Light Emitting diode Package}Light Emitting Diode and Light Emitting Diode Package

실시예는 발광소자 및 발광소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

형광등은 흑점 현상, 짧은 수명 등으로 잦은 교체와 형광물질 사용으로 친환경을 지향하는 미래 조명시장의 흐름에 반하므로 점차 타 광원으로 대치되고 있는 추세이다.Fluorescent lamps are increasingly being replaced by other light sources because they are against the trend of the future lighting market aiming to be environmentally friendly due to frequent replacement and the use of fluorescent materials.

이에 타 광원으로 가장 주목받고 있는 것은 LED(Light Emitting Diode)로써, 반도체의 빠른 처리 속도와 낮은 전력 소모 등의 장점과 함께, 환경 친화적이면서도 에너지 절약 효과가 높아서 차세대 광원으로 꼽히고 있다. 따라서, 기존의 형광등을 대체하기 위한 LED의 활용은 활발히 진행 중에 있다.The most popular light source is LED (Light Emitting Diode), which has the advantages of fast processing speed and low power consumption of semiconductor, and it is considered as next generation light source because it is environmentally friendly and has high energy saving effect. Therefore, the use of LED to replace the existing fluorescent lamp is actively in progress.

현재, LED와 같은 반도체 발광 소자는 텔레비전, 모니터, 노트북, 휴대폰, 및 기타 디스플레이장치를 구비하는 다양한 장치에 적용되고 있으며, 특히 기존의 CCFL을 대체하여 백 라이트 유닛으로도 널리 사용되고 있다.Currently, semiconductor light emitting devices such as LEDs are applied to various devices including televisions, monitors, notebooks, mobile phones, and other display devices, and in particular, are widely used as backlight units in place of existing CCFLs.

최근에는 발광소자를 조명광원으로 이용하기 위해서 고휘도화가 요구되고 있으며, 이러한 고휘도화를 달성하기 위하여 전류를 균일하게 확산시켜 발광 효율을 증가시킬 수 있는 발광소자를 제작하기 위한 연구가 진행 중에 있다.Recently, high brightness is required to use a light emitting device as an illumination light source, and in order to achieve such high brightness, research is being conducted to manufacture a light emitting device capable of increasing light emission efficiency by uniformly spreading current.

실시예는, 발광소자의 고휘도화 및 고광도화를 가능케 하고, 종래의 패키지를 사용할 수 있는 발광소자를 제공한다.The embodiment provides a light emitting device that enables high brightness and high brightness of a light emitting device and can use a conventional package.

실시예는, 하나의 발광소자에서 발광구조물을 복수로 형성하여 연색성 및 휘도를 향상시킬 수 있으며, 절연층을 사용하여 전기적 쇼트를 방지할 수 있다.According to the embodiment, a plurality of light emitting structures may be formed in one light emitting device to improve color rendering and luminance, and electrical short may be prevented by using an insulating layer.

실시예에 따른 발광소자는, 기판, 상기 기판상에 형성되고, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물, 상기 제1 발광구조물 상에 상기 제1 발광구조물이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 형성되고 제3 반도체층 제4 반도체층 및 상기 제3, 4 반도체층 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물, 상기 제1 반도체층과 상기 제 3반도체층에 접속되도록 형성된 제 1전극, 적어도 상기 제1 전극이 형성된 영역을 제외한 상기 제1 발광구조물과 상기 제2 발광구조물의 사이에 형성되는 층간 절연층, 상기 제 2반도체층에 접속되도록 형성된 제 2전극, 상기 제 2전극과 접속되어 상기 제4 반도체층에 접속되는 배선 및 상기 제 2발광구조물과 상기 배선 사이에 형성되는 측면 절연층을 포함할 수 있다.A light emitting device according to an embodiment includes a substrate, a first light emitting structure formed on the substrate, the first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers. A second semiconductor layer formed to vertically overlap a position where the first light emitting structure is formed on the first light emitting structure and including a second active layer formed between the third semiconductor layer and the fourth semiconductor layer and the third and fourth semiconductor layers; An interlayer insulating layer formed between the first light emitting structure and the second light emitting structure except for a region in which the light emitting structure, the first electrode connected to the first semiconductor layer and the third semiconductor layer, and at least the region in which the first electrode is formed Layer, a second electrode formed to be connected to the second semiconductor layer, a wiring connected to the second electrode and connected to the fourth semiconductor layer, and formed between the second light emitting structure and the wiring. Surface can be an insulating layer.

여기서, 상기 제1 발광구조물은 상기 제2 발광구조물과 동일 파장의 빛을 방사할 수 있다.Here, the first light emitting structure may emit light of the same wavelength as the second light emitting structure.

또한, 실시예에 따른 발광소자는, 도전성 기판, 상기 기판상에 형성되고, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물, 상기 제1 발광구조물 상에 제1 발광구조물이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 형성되고 제3 반도체층 제4 반도체층 및 상기 제3, 4 반도체층 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물, 상기 제2 반도체층과 상기 제3 반도체층에 접속되도록 형성된 제1 전극, 적어도 상기 제1 전극이 형성된 영역을 제외한 상기 제1 발광구조물과 상기 제2 발광구조물의 사이에 형성되는 층간 절연층, 상기 제 4반도체층에 접속되도록 형성된 제2 전극, 상기 도전성 기판에 접속되어 상기 제2 전극에 접속되는 배선 및 상기 제1 및 제2 발광구조물과 상기 배선 사이에 형성되는 측면 절연층을 포함할 수 있다.In addition, the light emitting device according to the embodiment, a first light emitting structure formed on a conductive substrate, the substrate, and including a first semiconductor layer, a second semiconductor layer and a first active layer formed between the first and second semiconductor layers And a second active layer formed to vertically overlap a position where the first light emitting structure is formed on the first light emitting structure and at least a portion thereof, and between the third semiconductor layer and the fourth semiconductor layer and the third and fourth semiconductor layers. A second light emitting structure, a first electrode formed to be connected to the second semiconductor layer and the third semiconductor layer, and formed between the first light emitting structure and the second light emitting structure except at least a region where the first electrode is formed; An interlayer insulating layer, a second electrode formed to be connected to the fourth semiconductor layer, a wiring connected to the conductive substrate and connected to the second electrode, and between the first and second light emitting structures and the wiring It may include a side insulating layer formed on.

또한, 실시예에 따른 발광소자는, 기판, 상기 기판상에 형성되고, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물, 상기 제1 발광구조물 상에 제1 발광구조물이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 형성되고 제3 반도체층 제4 반도체층 및 상기 제3, 4 반도체층 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물, 상기 제1 반도체층에 형성된 제 1전극, 상기 제1 발광구조물과 상기 제2 발광구조물의 사이에 형성되는 층간 절연층, 상기 제 2반도체층에 접속되도록 형성된 제 2전극, 상기 제 2전극과 접속되어 상기 제4 반도체층에 접속되는 배선, 상기 제 2발광구조물과 상기 배선 사이에 형성되는 측면 절연층; 및 상기 제1 발광구조물의 제1 반도체층에 접속되어 상기 제2 발광구조물의 제3 반도체층에 접속되고, 상기 층간 절연층을 관통하여 형성되는 중간 배선을 포함하고, 상기 층간 절연층은 상기 중간 배선의 외측면을 감싸도록 연장되어 형성될 수 있다.In addition, the light emitting device according to the embodiment, a first light emitting structure is formed on the substrate, the first semiconductor layer, the first semiconductor layer, the second semiconductor layer and the first active layer formed between the first and second semiconductor layers, A third semiconductor layer including a third active layer and a second active layer formed between the third and fourth semiconductor layers, the third light emitting layer being formed so as to vertically overlap at least a portion where the first light emitting structure is formed on the first light emitting structure; A second light emitting structure, a first electrode formed on the first semiconductor layer, an interlayer insulating layer formed between the first light emitting structure and the second light emitting structure, a second electrode formed to be connected to the second semiconductor layer, and the second electrode A wiring connected to the second electrode and connected to the fourth semiconductor layer, and a side insulating layer formed between the second light emitting structure and the wiring; And intermediate wirings connected to a first semiconductor layer of the first light emitting structure, connected to a third semiconductor layer of the second light emitting structure, and formed through the interlayer insulating layer, wherein the interlayer insulating layer is the intermediate layer. It may be formed to extend to surround the outer surface of the wiring.

복수개의 발광구조물을 수직적으로 중첩시키고 배선과 절연층을 사용하여 발광소자를 형성하여, 교류전원에 의해 구동될 수 있다.The plurality of light emitting structures may be vertically overlapped, and light emitting devices may be formed using wirings and insulating layers to be driven by an AC power source.

또한, 발광구조물을 수직적으로 중첩시키므로 발광소자의 높이가 수 ㎛정도 높아지는 것에 불과해서 차후 패키지 공정을 변경시키지 않고 기존 패키지 공정을 이용할 수 있는 장점이 있다.In addition, since the light emitting structures are vertically superimposed, the height of the light emitting device is increased by about several μm, so that there is an advantage that the existing package process can be used without changing the package process.

또한, 절연층 등을 사용하여 패키지 단계 또는 사용 단계에서 배선의 신뢰성 및 안정성이 향상되는 장점도 있다.In addition, there is an advantage that the reliability and stability of the wiring in the package step or use step is improved by using an insulating layer or the like.

또한, 발광소자의 크기가 크게 증가하지 않으므로 작은 사이즈로 고광도의 발광소자 패키지의 제작이 가능한 장점도 있다.In addition, since the size of the light emitting device does not increase significantly, there is an advantage that a light emitting device package of high brightness can be manufactured at a small size.

또한, 다양한 색상의 발광구조물을 사용하여 발광소자 패키지의 연색성 및 휘도를 향상시킬 수 있는 장점도 있다.In addition, there is an advantage to improve the color rendering and brightness of the light emitting device package using a light emitting structure of various colors.

도 1은 실시예에 따른 발광소자를 나타낸 평면도이다.
도 2는 도 1의 발광소자를 A-A′따라 절단한 단면도이다.
도 3은 다른 실시예에 따른 발광소자를 도시한 단면도이다.
도 4는 또 다른 실시예에 따른 발광소자를 도시한 단면도이다.
도 5 내지 도 7은 실시예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.
도 8은 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타내는 단면도이다.1 is a plan view showing a light emitting device according to the embodiment.
FIG. 2 is a cross-sectional view taken along line AA ′ of the light emitting device of FIG. 1.
3 is a cross-sectional view showing a light emitting device according to another embodiment.
4 is a cross-sectional view illustrating a light emitting device according to yet another embodiment.
5 to 7 are process flowcharts showing a manufacturing process of the light emitting device according to the embodiment.
8 is a cross-sectional view showing a light emitting device package including a light emitting device according to the embodiment.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Thus, in some embodiments, well known process steps, well known device structures, and well-known techniques are not specifically described to avoid an undesirable interpretation of the present invention. Like reference numerals refer to like elements throughout.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when flipping a device shown in the figure, a device described as "below" or "beneath" of another device may be placed "above" of another device. Thus, the exemplary term "below" can include both downward and upward directions. The device can also be oriented in other directions, so that spatially relative terms can be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, “comprises” and / or “comprising” refers to the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size and area of each component does not necessarily reflect the actual size or area.

또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.In addition, the angle and direction mentioned in the process of describing the structure of the light emitting device in the embodiment are based on those described in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1은 실시예에 따른 발광소자를 나타낸 평면도이고, 도 2는 도 1의 발광소자를 A-A′따라 절단한 단면도이다.1 is a plan view illustrating a light emitting device according to an embodiment, and FIG. 2 is a cross-sectional view taken along line AA ′ of the light emitting device of FIG. 1.

도 1 및 도 2를 참조하면, 실시예에 따른 발광소자(100)는 크게 기판(110), 제1 발광구조물(120), 제2 발광구조물(130), 전극(141, 142), 절연층(150, 160) 및 배선(170)을 포함할 수 있다.1 and 2, the light emitting device 100 according to the embodiment is largely a substrate 110, a first light emitting structure 120, a second light emitting structure 130, electrodes 141 and 142, and an insulating layer. 150 and 160 and the wiring 170 may be included.

기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.The substrate 110 may be formed using a material having excellent thermal conductivity, and may also be formed of a conductive material, and may be formed using a metal material or a conductive ceramic. The substrate 110 may be formed of a single layer and may be formed of a dual structure or multiple structures.

실시 예에서, 기판(110)은 전도성을 갖질 수도 있고 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.In an embodiment, the substrate 110 may or may not be conductive, but is not limited thereto.

즉, 기판(110)은 예를 들어, 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr) , 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, GaN, Ga2O3, SiC, SiGe 등) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.That is, the substrate 110 may include, for example, gold (Au), nickel (Ni), tungsten (W), molybdenum (Mo), copper (Cu), aluminum (Al), tantalum (Ta), and silver (Ag). , Platinum (Pt), chromium (Cr), copper-tungsten (Cu-W), carrier wafers (e.g., Si, Ge, GaAs, ZnO, GaN, Ga 2 O 3 , SiC, SiGe, etc.) It may be formed of one or two or more alloys, it may be formed by stacking two or more different materials.

이와 같은 기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.The substrate 110 may facilitate the emission of heat generated from the light emitting device 100 to improve the thermal stability of the light emitting device 100.

기판(110) 상에는 도면에 도시하진 않았으나, 반사층(미도시)이 배치될 수 있다.Although not shown in the drawings, a reflective layer (not shown) may be disposed on the substrate 110.

우선, 반사층은 제1 발광구조물(120)에서 발생한 광 중 일부가 기판(110)으로 향하는 경우, 발광소자(100)의 상부를 향하도록 이를 반사하여 발광소자(100)의 광 추출효율을 향상시킬 수 있다.First, when some of the light generated from the first light emitting structure 120 is directed to the substrate 110, the reflective layer reflects the light toward the upper portion of the light emitting device 100 to improve light extraction efficiency of the light emitting device 100. Can be.

따라서 반사층은, 광반사도가 높은 재질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu로 형성될 수 있다. 즉, 굴절율이 다른 다수의 층을 적층하여 제1 발광구조물(120)에서 발생한 빛의 대부분을 발광소자(100)의 상부로 전반사 시키므로 광추출 효율을 증가시킬 수 있다.Therefore, the reflective layer may be formed of a material having high light reflectivity. For example, it may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or Hf. Alternatively, the metal or alloy may be formed in a multilayer using light transmitting conductive materials such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, and ATO, and specifically, IZO / Ni, AZO / Ag, and IZO. / Ag / Ni, AZO / Ag / Ni, Ag / Cu, Ag / Pd / Cu. That is, since most of the light generated by the first light emitting structure 120 is totally reflected to the upper portion of the light emitting device 100 by stacking a plurality of layers having different refractive indices, the light extraction efficiency may be increased.

기판(110) 상에는 제1 발광구조물(120)이 형성될 수 있고, 제1 발광구조물(120)은 제1 반도체층(121), 제2 반도체층(122) 및 제1, 2 반도체층(121, 122) 사이에 형성된 제1 활성층(123)을 포함할 수 있다.The first light emitting structure 120 may be formed on the substrate 110, and the first light emitting structure 120 may include the first semiconductor layer 121, the second semiconductor layer 122, and the first and second semiconductor layers 121. , 122 may include a first active layer 123 formed therebetween.

제1 반도체층(121)은 n형 반도체층을 포함하여 형성될 수있으며, 제1 활성층(123)에 캐리어(Carrier)를 제공할 수 있으며, 제1 반도체층(121)은 제1 도전형 반도체층으로만 형성되거나, 제1 도전형 반도체층 아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다.The first semiconductor layer 121 may include an n-type semiconductor layer, and may provide a carrier to the first active layer 123, and the first semiconductor layer 121 may be a first conductive semiconductor. It may be formed of only a layer, or may further include an undoped semiconductor layer (not shown) below the first conductivity type semiconductor layer, but is not limited thereto.

제1 도전형 반도체층은 n형 반도체층으로 구현될 수 있는데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.A first conductivity type semiconductor layer can be implemented as an n-type semiconductor layer, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) of A semiconductor material having a compositional formula, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, or the like, may be selected, and n-type dopants such as Si, Ge, Sn, and the like may be doped.

언도프트 반도체층은 제1 도전형 반도체층의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 도전형 반도체층에 비해 현저히 낮은 전기전도성을 갖는 것을 제외하고는 제1 도전형 반도체층과 같다.The undoped semiconductor layer is a layer formed to improve the crystallinity of the first conductivity type semiconductor layer, except that the n-type dopant is not doped so that the first conductivity is significantly lower than that of the first conductivity type semiconductor layer. Same as the type semiconductor layer.

또한, 제1 반도체층(121)은 NH3, TMGa, Si와 같은 제1 도펀트를 포함한 사일렌(SiH4) 가스를 공급하여 형성할 수 있으며, 다층막으로 형성할 수 있고, 클래드층이 더 포함될 수 있다.In addition, the first semiconductor layer 121 may be formed by supplying a silene (SiH 4 ) gas including a first dopant such as NH 3 , TMGa, and Si, may be formed as a multilayer, and further includes a clad layer. Can be.

제1 반도체층(121)상에는 제1 활성층(123)이 형성될 수 있다. 제1 활성층(123)은 전자와 정공이 재결합되는 영역을 포함하고, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The first active layer 123 may be formed on the first semiconductor layer 121. The first active layer 123 may include a region where electrons and holes are recombined, transition to a low energy level as the electrons and holes recombine, and generate light having a wavelength corresponding thereto.

제1 활성층(123)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. The first active layer 123 is, for example, a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It may be formed, including, and may be formed of a single quantum well structure or a multi quantum well structure (MQW). In addition, a quantum wire structure or a quantum dot structure may be included.

제2 반도체층(122)은 상술한 제1 활성층(123)에 캐리어(Carrier)를 주입하며, 제2 반도체층(122)은 예를 들어, p형 반도체층으로 구현될 수 있는데, p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 122 injects a carrier into the first active layer 123 described above, and the second semiconductor layer 122 may be implemented as, for example, a p-type semiconductor layer. a semiconductor material layer having a compositional formula of in x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

상술한 제1 반도체층(121), 제1 활성층(123) 및 제2 반도체층(122)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 121, the first active layer 123, and the second semiconductor layer 122 may be, for example, metal organic chemical vapor deposition (MOCVD) or chemical vapor deposition (CVD). Deposition), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), and the like. It is not limited thereto.

또한, 제1 반도체층(121) 및 제2 반도체층(122) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the first semiconductor layer 121 and the second semiconductor layer 122 may be uniformly or non-uniformly formed. That is, the structure of the plurality of semiconductor layers may be variously formed, but is not limited thereto.

또한, 상술한 바와는 달리 제1 반도체층(121)이 p형 반도체층을 포함하고, 제2 반도체층(122)이 n형 반도체층을 포함할 수도 있다. 즉, 제1 반도체층(121)과 제2 반도체층(122)은 제1 활성층(123)을 중심으로 서로 형성되는 위치가 바뀌어도 무방하다.In addition, unlike the above, the first semiconductor layer 121 may include a p-type semiconductor layer, and the second semiconductor layer 122 may include an n-type semiconductor layer. That is, the positions in which the first semiconductor layer 121 and the second semiconductor layer 122 are formed with respect to the first active layer 123 may be changed.

제1 발광구조물(120) 상에는 제1 발광구조물(120)이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 제2 발광구조물(130)이 형성될 수 있다.The second light emitting structure 130 may be formed on the first light emitting structure 120 such that at least a portion of the first light emitting structure 120 is vertically overlapped with the position where the first light emitting structure 120 is formed.

제2 발광구조물(130)은 제3 반도체층(131), 제4 반도체층(132) 및 제3 반도체층(131)과 제4 반도체층(132)사이에 형성된 제2 활성층(133)을 포함할 수 있다. 제3 반도체층(131), 제4 반도체층(132) 및 제2 활성층(133)에 대한 설명은 상술한 제1 발광구조물(120)에서 설명한 제1 반도체층(121), 제2 반도체층(122) 및 제1 활성층(123)에 대한 설명과 동일하다.The second light emitting structure 130 includes a third semiconductor layer 131, a fourth semiconductor layer 132, and a second active layer 133 formed between the third semiconductor layer 131 and the fourth semiconductor layer 132. can do. For the description of the third semiconductor layer 131, the fourth semiconductor layer 132, and the second active layer 133, the first semiconductor layer 121 and the second semiconductor layer ( 122) and the first active layer 123 are the same as the description.

제1 발광구조물(120)과 제2 발광구조물(130)의 크기는 요구되는 광도 등을 고려하여 다양하게 구성될 수 있으나, 바람직하게는 제1 발광구조물(120)의 폭이 제2 발광구조물(130)의 폭보다 크게 형성될 것이다. 다만 이에 한정되는 것은 아니다.The size of the first light emitting structure 120 and the second light emitting structure 130 may be configured in various ways in consideration of the required brightness, etc. Preferably, the width of the first light emitting structure 120 is the second light emitting structure ( Greater than the width of 130). However, it is not limited thereto.

또한, 제1 발광구조물(120)과 제2 발광구조물(130)에 방출되는 빛은 동일 파장의 빛일 수도 있고, 다른 파장의 빛일 수도 있다. 예를 들어 제1 발광구조물(120)은 청색 계열의 빛을 방출하고, 제2 발광구조물(130)은 적색 계열의 빛을 방출할 수도 있다. 다만 이에 한정되는 것은 아니다.In addition, the light emitted from the first light emitting structure 120 and the second light emitting structure 130 may be light of the same wavelength, or may be light of a different wavelength. For example, the first light emitting structure 120 may emit blue light, and the second light emitting structure 130 may emit red light. However, it is not limited thereto.

따라서, 다양한 색상의 발광구조물을 사용하여 발광소자 패키지의 연색성 및 휘도를 향상시킬 수 있다.Therefore, the color rendering and luminance of the light emitting device package may be improved by using light emitting structures having various colors.

또한, 제1 발광구조물(120) 및/또는 제2 발광구조물(130)의 상면에는 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철 패턴이 형성될 수 있다. 도 2에서는 제2 발광구조물(130)의 상면, 즉 제4 반도체층(132)의 상면에 요철패턴이 형성될 수 있다. 이에 한정되는 것은 아니다.In addition, an uneven pattern may be formed on an upper surface of the first light emitting structure 120 and / or the second light emitting structure 130 to improve light extraction efficiency by a predetermined etching method on a portion or the entire region. In FIG. 2, an uneven pattern may be formed on an upper surface of the second light emitting structure 130, that is, an upper surface of the fourth semiconductor layer 132. It is not limited to this.

전극은 제1 전극(141)과 제2 전극(142)을 포함할 수 있다. 제1 전극(141)과 제2 전극(142)은 반도체층과 오믹 접촉되어 발광구조물(120, 130)에 전원이 원활히 공급되도록 한다. 제1 전극(141)과 제2 전극(142)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO , 탄소나노튜브을 중 적어도 하나를 이용하여 단층 또는 다층으로 형성할 수 있으나 이에 한정되는 것은 아니다.The electrode may include a first electrode 141 and a second electrode 142. The first electrode 141 and the second electrode 142 are in ohmic contact with the semiconductor layer to smoothly supply power to the light emitting structures 120 and 130. The first electrode 141 and the second electrode 142 may selectively use a light transmissive conductive layer and a metal. For example, indium tin oxide (ITO), indium zinc oxide (IZO), and indium zinc tin oxide (IZTO) ), Indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, nickel (Ni), platinum (Pt), ruthenium (Ru), iridium (Ir), rhodium (Rh), tantalum (Ta), molybdenum (Mo), titanium (Ti), silver ( Ag), tungsten (W), copper (Cu), chromium (Cr), palladium (Pd), vanadium (V), cobalt (Co), niobium (Nb), zirconium (Zr), Ni / IrO x / Au, Alternatively, Ni / IrO x / Au / ITO or carbon nanotubes may be formed in a single layer or a multilayer using at least one of the above, but are not limited thereto.

제1 전극(141)은 제1 반도체층(121)과 제3 반도체층(131)에 접속되어 형성될 수 있다. 도 2를 참조하여 설명하면, 제1 전극(141)은 제1 반도체층(121)의 일부 영역과 제3 반도체층(131)의 일부 영역에 연결된다.The first electrode 141 may be connected to the first semiconductor layer 121 and the third semiconductor layer 131. Referring to FIG. 2, the first electrode 141 is connected to a partial region of the first semiconductor layer 121 and a partial region of the third semiconductor layer 131.

제1 전극(141)의 위치는 제한이 없으나, 바람직하게는 제1 발광구조물(120)의 일측을 소정의 식각방법으로 식각하여 제1 반도체층(121)을 노출시키고, 제1 반도체층(121)의 노출면 상에 제1 전극(141)을 배치하고, 제2 발광구조물(130)의 제3 반도체층(131)의 일측의 하면에 제1 전극(141)을 접속시킬 수 있다. 다만 이에 한정되는 것은 아니다.The position of the first electrode 141 is not limited, but preferably, one side of the first light emitting structure 120 is etched by a predetermined etching method to expose the first semiconductor layer 121 and the first semiconductor layer 121. The first electrode 141 may be disposed on the exposed surface of the (), and the first electrode 141 may be connected to the bottom surface of one side of the third semiconductor layer 131 of the second light emitting structure 130. However, it is not limited thereto.

제2 전극(142)은 제2 반도체층(122)에 접속되도록 형성될 수 있다. 바람직하게는 제2 반도체층(122)상의 일측에 배치될 수 있다.The second electrode 142 may be formed to be connected to the second semiconductor layer 122. Preferably, it may be disposed on one side of the second semiconductor layer 122.

층간 절연층(150)은 제1 발광구조물(120)과 제2 발광구조물(130)의 사이에 형성될 수 있다. 바람직하게는 적어도 제1 전극(141)이 형성된 영역을 제외한 제1 발광구조물(120)과 제2 발광구조물(130)의 사이에 형성될 수 있다.The interlayer insulating layer 150 may be formed between the first light emitting structure 120 and the second light emitting structure 130. Preferably, it may be formed between the first light emitting structure 120 and the second light emitting structure 130 except for a region where at least the first electrode 141 is formed.

또한, 층간 절연층(150)은 제1 발광구조물(120)이 전극 배치를 위해 식각되는 경우 제2 반도체층(122)의 상면에서 제2 반도체층(122)의 측면 및 제1 활성층(123)의 측면 및 제1 반도체층(121)의 하면까지 연결되어 형성될 수 있다.In addition, the interlayer insulating layer 150 may have a side surface of the second semiconductor layer 122 and a first active layer 123 on the top surface of the second semiconductor layer 122 when the first light emitting structure 120 is etched for electrode placement. Side surfaces of the first semiconductor layer 121 may be connected to each other.

층간, 절연층(150)은 절연성 경화물질, 비전도성의 유기물질 또는 무기물질을 포함하며, 바람직하게는 유기물질로써 예를 들면, 우레탄, 폴리에스터 또는 아크릴 중 어느 하나로 형성될 수 있고, 또한 단층, 다층 구조로도 형성될 수 있으며, 빈 공간일 수 있다. 다만 이에 한정되지 않는 것은 당연하다.The interlayer and insulating layer 150 may include an insulating cured material, a non-conductive organic material, or an inorganic material. Preferably, the organic material may be formed of, for example, urethane, polyester, or acrylic. It may also be formed in a multilayer structure and may be an empty space. However, it is not limited thereto.

이때, 층간 절연층(150)의 상면 및 하면에는 접착력을 향상시킬 수 있는 접착층(미도시)이 더 포함될 수 있다.At this time, the upper and lower surfaces of the interlayer insulating layer 150 may further include an adhesive layer (not shown) to improve the adhesive force.

접착층은 접착력이 우수한 금속 물질이 사용될 수 있는데, 예를 들어 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Al), 구리(Cu) 중 적어도 하나이며, 접착층은 단층 또는 다층 구조로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.The adhesive layer may be a metal material having excellent adhesion. For example, among indium (In), tin (Sn), silver (Ag), niobium (Nb), nickel (Ni), aluminum (Al), and copper (Cu) At least one, and the adhesive layer may be formed in a single layer or a multilayer structure. However, it is not limited thereto.

제1 발광구조물(120)의 상면의 적어도 일부 영역에는 제2 전극(142)과 연결된 제1 투광성전극층(181)이 형성될 수 있다.The first light transmitting electrode layer 181 connected to the second electrode 142 may be formed in at least a portion of the upper surface of the first light emitting structure 120.

제2 발광구조물(130)의 하면의 적어도 일부 영역에는 제1 전극(141)과 연결된 제2 투광성전극층(182)이 형성될 수 있다.A second transmissive electrode layer 182 connected to the first electrode 141 may be formed in at least a portion of the bottom surface of the second light emitting structure 130.

제1 투광성전극층(181) 및 제1 투광성전극층(182)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 전류군집현상을 방지할 수 있다.The first transparent electrode layer 181 and the first transparent electrode layer 182 may include ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga ZnO), and IGZO (In -Ga ZnO), IrO x , RuO x , RuO x / ITO, Ni / IrO x / Au and Ni / IrO x / Au / ITO can be formed to include at least one, it can prevent the current grouping phenomenon. .

배선(170)은 제2 전극(142)과 접속되어 제4 반도체층(132)에 접속될 수 있다.The wiring 170 may be connected to the second electrode 142 and to the fourth semiconductor layer 132.

배선(170)은 도전성 재질로 형성될 수 있는데 예를 들어 금속성 재질일 수 있으나, 이에 한정되지 않는다. 즉, 배선(170)은 제2 전극(142)과 제4 반도체층(132)을 전기적으로 연결시키는 역할을 한다.The wiring 170 may be formed of a conductive material, but may be, for example, a metallic material, but is not limited thereto. That is, the wiring 170 serves to electrically connect the second electrode 142 and the fourth semiconductor layer 132.

배선(170)을 형성하기 전, 배선(170)의 접착력 또는 오믹 콘택 특성을 향상시키기 위해 패드들(미도시)이 제4 반도체층(132) 및/또는 제2 전극(142) 상에 형성될 수 있다.Before forming the wiring 170, pads (not shown) may be formed on the fourth semiconductor layer 132 and / or the second electrode 142 to improve adhesion or ohmic contact characteristics of the wiring 170. Can be.

측면 절연층(160)은 제2 발광구조물(130)과 배선(170) 사이에 형성될 수 있다. 즉, 측면 절연층(160)은 제2 발광구조물(130)과 배선(170) 사이에 형성되어 전기적 쇼트를 방지할 수 있다.The side insulating layer 160 may be formed between the second light emitting structure 130 and the wiring 170. That is, the side insulating layer 160 may be formed between the second light emitting structure 130 and the wiring 170 to prevent electrical short.

측면 절연층(160)의 배치형상은 제한이 없으나, 바람직하게는 제2 발광구조물(130)의 상면 일부 영역에서 제2 발광구조물(130)의 측면까지 연장되어 형성될 수 있다. 이때, 배선(170)은 제4 반도체층(132)의 상면에 접속되고 측면 절연층(160)의 외주면을 따라 제2 전극(142)에 접속될 수 있다. 이는 후속 패키지 공정에서 배선의 신뢰성 및 안정성을 고려한 것이다. 다만 이에 한정되는 것은 아니다.Although the arrangement shape of the side insulating layer 160 is not limited, the side insulating layer 160 may be formed to extend from the partial region of the upper surface of the second light emitting structure 130 to the side surface of the second light emitting structure 130. In this case, the wiring 170 may be connected to the upper surface of the fourth semiconductor layer 132 and may be connected to the second electrode 142 along the outer circumferential surface of the side insulating layer 160. This takes into account the reliability and stability of the wiring in subsequent packaging processes. However, it is not limited thereto.

상술한 대로 복수개의 발광구조물을 수직적으로 중첩시키고 배선과 절연층을 사용하여 발광소자를 형성하여, 교류전원에 의해 구동될 수 있어서 별도의 다이오드가 필요하지 않은 장점이 있다.As described above, the plurality of light emitting structures may be vertically overlapped and the light emitting device may be formed using a wiring and an insulating layer, and may be driven by an AC power source, thereby eliminating the need for a separate diode.

또한, 발광구조물을 수직적으로 중첩시키므로 발광소자의 높이가 수 ㎛정도 높아지는 것에 불과해서 차후 패키지 공정을 변경시키지 않고 기존 패키지 공정을 이용할 수 있는 장점이 있다.In addition, since the light emitting structures are vertically superimposed, the height of the light emitting device is increased by about several μm, so that there is an advantage that the existing package process can be used without changing the package process.

절연층 등을 사용하여 패키지 또는 사용 단계에서 배선의 신뢰성 및 안정성이 향상되는 장점과 전기적 쇼트를 방지할 수 있는 장점이 있다.The use of an insulating layer, etc. has the advantage of improving the reliability and stability of the wiring at the package or use stage and to prevent electrical shorts.

또한, 발광소자의 크기가 크게 증가하지 않으므로 작은 사이즈로 고광도의 발광소자 패키지의 제작이 가능한 장점이 있다.In addition, since the size of the light emitting device does not increase significantly, there is an advantage that a light emitting device package of high brightness can be manufactured with a small size.

도 3은 다른 실시예에 따른 발광소자를 도시한 단면도이다.3 is a cross-sectional view showing a light emitting device according to another embodiment.

도 3을 참조하면, 실시예에 따른 발광소자(200)는 크게 도전성 기판(210), 제1 발광구조물(220), 제2 발광구조물(230), 절연층(250, 260), 전극(241, 242) 및 배선(270)을 포함할 수 있다.Referring to FIG. 3, the light emitting device 200 according to the exemplary embodiment may include a conductive substrate 210, a first light emitting structure 220, a second light emitting structure 230, insulating layers 250 and 260, and an electrode 241. , 242 and the wiring 270.

도전성 기판(210)은 상술한 기판(110) 중에 도전성 재질로 된 기판을 의미하고 예를 들어, Cu, Au, W, Al, Ni, Mo, Si, Ge, GaAs, ZnO, GaN, Ga2O3 또는 SiC, SiGe, CuW 중 적어도 하나를 포함할 수 있으며, 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 다만 이에 한정되는 것은 아니다.The conductive substrate 210 refers to a substrate made of a conductive material in the above-described substrate 110, and for example, Cu, Au, W, Al, Ni, Mo, Si, Ge, GaAs, ZnO, GaN, Ga 2 O 3 or may include at least one of SiC, SiGe, and CuW, and may be formed of one or two or more alloys, and may be formed by stacking two or more different materials. However, it is not limited thereto.

도전성 기판(210) 상에는 제1 발광구조물(220) 및 제1 발광구조물(220)상에 제1 발광구조물(220)이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 형성되는 제2 발광구조물(230)이 형성될 수 있다.The second light emitting structure 230 is formed on the conductive substrate 210 such that at least a portion of the first light emitting structure 220 and the first light emitting structure 220 on the first light emitting structure 220 vertically overlap with each other. This can be formed.

제1 발광구조물(220)과 제2 발광구조물(230)에 대한 설명은 위에서 설명한 것과 동일하여 생략한다.Description of the first light emitting structure 220 and the second light emitting structure 230 is the same as described above and will be omitted.

제1 발광구조물(220) 및/또는 제2 발광구조물(230)의 상면에는 요철패턴이 형성될 수 있다. 요철패턴은 발광구조물의 내부에서 방출되는 빛의 전반사를 방지하여 광추출 효율을 향상시킨다. 도 3에서는 제2 발광구조물(230)의 상면, 즉 제4 반도체층(232)의 상면에 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철패턴이 형성되어 있지만 이에 한정되는 것은 아니다.Uneven patterns may be formed on upper surfaces of the first light emitting structure 220 and / or the second light emitting structure 230. The uneven pattern improves light extraction efficiency by preventing total reflection of light emitted from the inside of the light emitting structure. In FIG. 3, an uneven pattern is formed on the upper surface of the second light emitting structure 230, that is, the upper surface of the fourth semiconductor layer 232, to improve light extraction efficiency by a predetermined etching method for a portion or the entire region. It is not limited.

제1 발광구조물(220)과 제2 발광구조물(230)의 크기는 요구되는 광도 등을 고려하여 다양하게 구성될 수 있으나, 바람직하게는 제1 발광구조물(220)의 폭이 제2 발광구조물(230)의 폭보다 크게 형성될 것이다. 다만 이에 한정되는 것은 아니다.The size of the first light emitting structure 220 and the second light emitting structure 230 may be configured in various ways in consideration of the required brightness, etc. Preferably, the width of the first light emitting structure 220 is the second light emitting structure ( Greater than the width of 230). However, it is not limited thereto.

또한, 제1 발광구조물(220)과 제2 발광구조물(230)에 방출되는 빛은 동일 파장의 빛일 수도 있고, 다른 파장의 빛일 수도 있다. 예를 들어 제1 발광구조물(220)은 청색 계열의 빛을 방출하고, 제2 발광구조물(230)은 적색 계열의 빛을 방출할 수도 있다. 다만 이에 한정되는 것은 아니다.In addition, the light emitted from the first light emitting structure 220 and the second light emitting structure 230 may be light of the same wavelength, or may be light of a different wavelength. For example, the first light emitting structure 220 may emit blue light, and the second light emitting structure 230 may emit red light. However, it is not limited thereto.

따라서, 다양한 색상의 발광구조물을 사용하여 발광소자 패키지의 연색성 및 휘도를 향상시킬 수 있다.Therefore, the color rendering and luminance of the light emitting device package may be improved by using light emitting structures having various colors.

전극들은 제1 전극(241) 및 제2 전극(242)를 포함할 수 있다. . 제1 전극(241)과 제2 전극(242)은 도전성 재질로 The electrodes may include a first electrode 241 and a second electrode 242. . The first electrode 241 and the second electrode 242 are made of a conductive material

제1 전극(241)과 제2 전극(242)은 반도체층과 오믹 접촉되어 발광구조물(220, 230)에 전원이 원활히 공급되도록 한다. 제1 전극(241)과 제2 전극(242)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO , 탄소나노튜브을 중 적어도 하나를 이용하여 단층 또는 다층으로 형성할 수 있으나 이에 한정되는 것은 아니다.The first electrode 241 and the second electrode 242 are in ohmic contact with the semiconductor layer to smoothly supply power to the light emitting structures 220 and 230. The first electrode 241 and the second electrode 242 may selectively use a light transmissive conductive layer and a metal. For example, indium tin oxide (ITO), indium zinc oxide (IZO), and indium zinc tin oxide (IZTO) ), Indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, nickel (Ni), platinum (Pt), ruthenium (Ru), iridium (Ir), rhodium (Rh), tantalum (Ta), molybdenum (Mo), titanium (Ti), silver ( Ag), tungsten (W), copper (Cu), chromium (Cr), palladium (Pd), vanadium (V), cobalt (Co), niobium (Nb), zirconium (Zr), Ni / IrO x / Au, Alternatively, Ni / IrO x / Au / ITO or carbon nanotubes may be formed in a single layer or a multilayer using at least one of the above, but are not limited thereto.

제1 전극(241)은 제2 반도체층(222)과 제3 반도체층(231)에 접속되어 형성될 수 있다. 도 3를 참조하여 설명하면, 제1 전극(241)은 제2 반도체층(222)의 일부 영역과 제3 반도체층(231)의 일부 영역에 연결된다. 즉, 제1 발광구조물(220)의 상면에 배치된 제1 전극(241)이 제2 발광구조물(230)의 하면과 접속된다.The first electrode 241 may be connected to the second semiconductor layer 222 and the third semiconductor layer 231. Referring to FIG. 3, the first electrode 241 is connected to a partial region of the second semiconductor layer 222 and a partial region of the third semiconductor layer 231. That is, the first electrode 241 disposed on the top surface of the first light emitting structure 220 is connected to the bottom surface of the second light emitting structure 230.

제2 발광구조물(230)의 하면의 적어도 일부 영역에는 제1 전극(241)과 연결된 투광성전극층(280)이 형성될 수 있다.The transmissive electrode layer 280 connected to the first electrode 241 may be formed in at least a portion of the lower surface of the second light emitting structure 230.

투광성전극층(280)은 제3 반도체층(231)의 하면에 형성되어 제1 전극(241)과 연결되는데 이때, 제1 전극(241)과 제3 반도체층(231)은 직접 연결되거나 투광성전극층(280)을 통해 연결될 수 있다. 투광성전극층(280)의 재질은 상술한 바와 같다.The transparent electrode layer 280 is formed on the bottom surface of the third semiconductor layer 231 and is connected to the first electrode 241. In this case, the first electrode 241 and the third semiconductor layer 231 are directly connected or the transparent electrode layer ( 280 may be connected. The material of the transparent electrode layer 280 is as described above.

제2 전극(242)은 제4 반도체층(232)에 접속되어 형성될 수 있다.The second electrode 242 may be connected to the fourth semiconductor layer 232.

제2 전극(242)의 위치는 제한이 없으나, 바람직하게는 제2 발광구조물(230)의 일측을 소정의 식각방법으로 식각하여 제4 반도체층(232)을 노출시키고, 제4 반도체층(232)의 노출되는 면 상에 제2 전극(242)을 배치할 수 있다. 다만 이에 한정되는 것은 아니다.Although the position of the second electrode 242 is not limited, preferably, one side of the second light emitting structure 230 is etched by a predetermined etching method to expose the fourth semiconductor layer 232 and the fourth semiconductor layer 232. The second electrode 242 may be disposed on the exposed surface of the (). However, it is not limited thereto.

절연층들은 층간 절연층(250)과 측면 절연층(260)을 포함할 수 있다.The insulating layers may include an interlayer insulating layer 250 and a side insulating layer 260.

층간 절연층(250)은 제1 발광구조물(220)과 제2 발광구조물(230)의 사이에 형성될 수 있다. 바람직하게는 적어도 제1 전극(241)이 형성된 영역을 제외한 제1 발광구조물(220)과 제2 발광구조물(230)의 사이에 형성될 수 있다.The interlayer insulating layer 250 may be formed between the first light emitting structure 220 and the second light emitting structure 230. Preferably, the first light emitting structure 220 and the second light emitting structure 230 may be formed except for the region where the first electrode 241 is formed.

이때, 층간 절연층(250)의 상면 및 하면에는 접착력을 향상시킬 수 있는 접착층(미도시)이 더 포함될 수 있다.At this time, the upper and lower surfaces of the interlayer insulating layer 250 may further include an adhesive layer (not shown) to improve the adhesive force.

접착층은 접착력이 우수한 금속 물질이 사용될 수 있는데, 예를 들어 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Al), 구리(Cu) 중 적어도 하나이며, 접착층은 단층 또는 다층 구조로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.The adhesive layer may be a metal material having excellent adhesion. For example, among indium (In), tin (Sn), silver (Ag), niobium (Nb), nickel (Ni), aluminum (Al), and copper (Cu) At least one, and the adhesive layer may be formed in a single layer or a multilayer structure. However, it is not limited thereto.

배선(270)은 도전성 기판(210)에 접속되어 제2 전극(242)에 접속될 수 있다.The wiring 270 may be connected to the conductive substrate 210 and connected to the second electrode 242.

배선(270)은 도전성 재질로 형성될 수 있는데 예를 들어 금속성 재질일 수 있으나, 이에 한정되지 않는다. 즉, 배선(270)은 제2 전극(242)과 도전성 기판(210)을 전기적으로 연결시키는 역할을 한다.The wiring 270 may be formed of a conductive material, for example, a metal material, but is not limited thereto. That is, the wiring 270 serves to electrically connect the second electrode 242 and the conductive substrate 210.

배선(270)을 형성하기 전, 배선(270)의 접착력 또는 오믹 콘택 특성을 향상시키기 위해 패드들(미도시)이 도전성 기판(210)) 및/또는 제2 전극(242) 상에 형성될 수 있다.Before forming the wiring 270, pads (not shown) may be formed on the conductive substrate 210 and / or the second electrode 242 to improve the adhesion or ohmic contact characteristics of the wiring 270. have.

측면 절연층(260)은 제1 및 제2 발광구조물(220, 230)과 배선(170) 사이에 형성될 수 있다. 즉, 측면 절연층(260)은 제1 및 제2 발광구조물(220, 230)과 배선(270) 사이에 형성되어 전기적 쇼트를 방지할 수 있다.The side insulating layer 260 may be formed between the first and second light emitting structures 220 and 230 and the wiring 170. That is, the side insulating layer 260 may be formed between the first and second light emitting structures 220 and 230 and the wiring 270 to prevent electrical short.

도면에는 도시하지 않았으나 또 다른 실시예는 제2 발광구조물(130) 상에 적어도 하나의 발광구조물이 제1 발광구조물(120)과 제2 발광구조물(130)의 연결구조와 동일하게 더 형성될 수도 있다. 즉, 다수 개의 발광소자가 수직으로 중첩될 수 있다.Although not shown in the drawing, in another embodiment, at least one light emitting structure may be further formed on the second light emitting structure 130 in the same manner as the connection structure between the first light emitting structure 120 and the second light emitting structure 130. have. That is, a plurality of light emitting devices may overlap vertically.

도 4는 또 다른 실시예에 따른 발광소자를 도시한 단면도이다.4 is a cross-sectional view illustrating a light emitting device according to yet another embodiment.

도 4를 참조하면, 실시예에 따른 발광소자(300)는 크게 기판(310), 제1 발광구조물(320), 제2 발광구조물(330), 절연층(350, 360), 전극(341, 342) 및 배선(370, 372)을 포함할 수 있다. 도 2의 실시예의 발광소자(100)와 제1 전극(341), 층간절연층(350), 배선(370) 및 중간배선(372)의 차이가 있다. 나머지 구성요소에 대한 설명은 생략한다.Referring to FIG. 4, the light emitting device 300 according to the exemplary embodiment may include a substrate 310, a first light emitting structure 320, a second light emitting structure 330, insulating layers 350 and 360, and electrodes 341,. 342 and wirings 370 and 372. There is a difference between the light emitting device 100, the first electrode 341, the interlayer insulating layer 350, the wiring 370, and the intermediate wiring 372 of FIG. 2. The description of the remaining components is omitted.

발광소자(300)는 제1 전극(341)이 제1 발광구조물(320)의 제1 반도체층(321)에 형성된다. 형성되는 위치는 제한이 없으나 와이어 본딩을 위해 소정의 식각방법으로 노출된 제1 발광구조물(320)의 제1 반도체층(321) 상에 제1 전극(341)이 형성될 수 있다.In the light emitting device 300, a first electrode 341 is formed on the first semiconductor layer 321 of the first light emitting structure 320. Although the location is not limited, a first electrode 341 may be formed on the first semiconductor layer 321 of the first light emitting structure 320 exposed by a predetermined etching method for wire bonding.

또한, 중간배선(372)은 제1 발광구조물(320)의 제1 반도체층(321)에 접속되어 제2 발광구조물(330)의 제3 반도체층(331)에 접속된다. In addition, the intermediate line 372 is connected to the first semiconductor layer 321 of the first light emitting structure 320 and to the third semiconductor layer 331 of the second light emitting structure 330.

다시 설명하면, 제1 발광구조물(320)중 중간배선(372)에 대응되는 영역이 소정의 식각방법에 의해 식각된다. 즉, 제1 발광구조물(320)의 제1 반도체층(321)이 노출될 수 있도록 적어도 제1 발광구조물(320)의 제2 반도체층(322) 및 제1 활성층(323)을 식각한다. 상기 식각영역의 폭과 형상은 제한이 없으나, 중간배선(372)의 폭과 형상에 대응되면서, 중간배선(372) 보다 큰 폭을 가지도록 형성되고, 바람직하게는 원통 형상이 바람직하나, 이에 한정되는 것은 아니다. 그리고, 중간배선(372)이 제1 발광구조물(320)의 노출된 제1 반도체층(321)에 접속되어 제2 발광구조물(330)의 제3 반도체층(331)에 접속되도록 형성될 수 있다.In other words, a region of the first light emitting structure 320 corresponding to the intermediate line 372 is etched by a predetermined etching method. That is, at least the second semiconductor layer 322 and the first active layer 323 of the first light emitting structure 320 are etched to expose the first semiconductor layer 321 of the first light emitting structure 320. Although the width and the shape of the etching region are not limited, the width and shape of the etching area may be formed to correspond to the width and shape of the intermediate line 372 and to have a width larger than that of the intermediate line 372. It doesn't happen. In addition, the intermediate line 372 may be connected to the exposed first semiconductor layer 321 of the first light emitting structure 320 to be connected to the third semiconductor layer 331 of the second light emitting structure 330. .

이때, 층간 절연층(350)은 중간배선(372)이 배치될 위치에 대응되게 관통되어 형성될 수 있다. 즉, 중간배선(372)이 층간 절연층(350)을 관통하여 제1 발광구조물(320)의 제1 반도체층(321)과 제2 발광구조물(330)의 제3 반도체층(331)을 전기적으로 연결하는 것이다.In this case, the interlayer insulating layer 350 may be formed to penetrate corresponding to the position where the intermediate wiring 372 is to be disposed. That is, the intermediate wiring 372 penetrates the interlayer insulating layer 350 to electrically connect the first semiconductor layer 321 of the first light emitting structure 320 and the third semiconductor layer 331 of the second light emitting structure 330. To connect.

그리고, 중간배선(372)과 제1 발광구조물(320)의 식각된 영역은 빈 공간을 가질 수 있다. 빈 공간은 절연층의 역할을 하는 것이다. 다시 설명하면, 빈 공간은 중간배선(372)과 제1 발광구조물(320)의 제1 활성층(323) 및 제2 반도체층(322)의 측면 사이의 공간을 의미한다.In addition, the etched regions of the intermediate line 372 and the first light emitting structure 320 may have empty spaces. The empty space serves as an insulating layer. In other words, the empty space means a space between the intermediate line 372 and the side surfaces of the first active layer 323 and the second semiconductor layer 322 of the first light emitting structure 320.

또한, 층간 절연층(350)은 중간배선(372)의 외측면을 둘러싸게 연장되어 형성될 수 있다. 즉, 층간 절연층(350)이 제1 발광구조물(320)과 제2 발광구조물(330)의 사이에서 중간배선(372)과 제1 발광구조물(320)의 제1 활성층(323) 및 제2 반도체층(322)의 측면 사이의 공간까지 형성되는 것이다.In addition, the interlayer insulating layer 350 may extend to surround the outer surface of the intermediate line 372. That is, the interlayer insulating layer 350 may be formed between the first light emitting structure 320 and the second light emitting structure 330, and the first active layer 323 and the second line of the intermediate wiring 372 and the first light emitting structure 320. The space between the side surfaces of the semiconductor layer 322 is formed.

층간 절연층(350)과 제1 발광구조물(320)의 제2 반도체층(322) 사이에는 제1 투광성전극층(381)이 형성될 수 있다. 제1 투광성전극층(381)은 중간배선(372)이 형성되는 영역 또는 중간배선(372)과 층간 절연층(350)이 연장되어 형성되는 영역을 제외하고 형성될 수 있다. 다시 설명하면, 제1 투광성전극층(381)은 중간배선(372)이 관통할 수 있도록 일부 영역에 홈이 형성될 수 있는 것이다.A first transmissive electrode layer 381 may be formed between the interlayer insulating layer 350 and the second semiconductor layer 322 of the first light emitting structure 320. The first transmissive electrode layer 381 may be formed except for a region in which the intermediate wiring 372 is formed or a region in which the intermediate wiring 372 and the interlayer insulating layer 350 extend. In other words, a groove may be formed in a portion of the first transmissive electrode layer 381 so that the intermediate line 372 can pass therethrough.

또한, 층간 절연층(350)과 제2 발광구조물(330)의 제1 반도체층(331) 사이에는 제2 투광성전극층(382)이 형성될 수 있다. 이때에, 중간배선(372)은 제2 투광성전극층(382)을 관통하여 제2 발광구조물(330)의 제3 반도체층(331)에 연결될 수도 있고, 제2 투광성전극층(382)에 연결되어 형성될 수도 있다. 이에 한정되지는 않는다.In addition, a second transmissive electrode layer 382 may be formed between the interlayer insulating layer 350 and the first semiconductor layer 331 of the second light emitting structure 330. In this case, the intermediate wiring 372 may be connected to the third semiconductor layer 331 of the second light emitting structure 330 through the second transparent electrode layer 382, or may be connected to the second transparent electrode layer 382. May be It is not limited to this.

도 5 내지 도 7은 실시예에 따른 발광소자의 제조공정을 나타내는 공정순서도이다.5 to 7 are process flowcharts showing a manufacturing process of the light emitting device according to the embodiment.

도 5를 참조하면, 실시예에 따른 발광소자에 제조방법은 먼저 제1 발광구조물(120)을 제조한다. 즉, 기판(110)상에 제1 반도체층(121), 제1 활성층(123), 제2 반도체층(122)을 성장시킬 수 있다. 또한, 제2 반도체층(122) 상에는 전류확산을 위해 제1 투광성전극층(181)이 더 형성될 수도 있다.Referring to FIG. 5, a method of manufacturing a light emitting device according to an embodiment first manufactures a first light emitting structure 120. That is, the first semiconductor layer 121, the first active layer 123, and the second semiconductor layer 122 may be grown on the substrate 110. In addition, the first transparent electrode layer 181 may be further formed on the second semiconductor layer 122 to spread current.

이후, 제2 반도체층(122) 상의 일측을 식각하여 제1 반도체층(121)을 노출시키고 제1 반도체층(121)의 노출된 면에 제1 전극(141)이 배치되고, 제2 반도체층(122) 상의 타측에 제2 전극(142)이 배치된다.Thereafter, one side of the second semiconductor layer 122 is etched to expose the first semiconductor layer 121, and the first electrode 141 is disposed on the exposed surface of the first semiconductor layer 121, and the second semiconductor layer is exposed. The second electrode 142 is disposed on the other side of the 122.

이후, 층간 절연층(150)이 제1 발광구조물(120) 상면 중에 적어도 제1 전극(141) 또는 제2 전극(142)을 제외하고 형성될 수 있다.Thereafter, the interlayer insulating layer 150 may be formed on the upper surface of the first light emitting structure 120 except for the first electrode 141 or the second electrode 142.

이후, 도 6를 참조하면, 별도의 성장기판(101)상에 순차적으로 제4 반도체층(132), 제2 활성층(133) 제3 반도체층(131)이 형성된다. 또한, 제3 반도체층(131) 상에 제2 투광성전극층(182)이 형성될 수 있다.6, the fourth semiconductor layer 132, the second active layer 133, and the third semiconductor layer 131 are sequentially formed on the separate growth substrate 101. In addition, a second translucent electrode layer 182 may be formed on the third semiconductor layer 131.

이후, 상술한 바 대로 형성된 제2 발광구조물(130)에서 성장기판(101)이 레이저 리프트 오프(Laser Lift Off) 또는 에칭 중 적어도 하나의 방법에 의해 제거될 수 있다. 그리고, 상술한 바대로 형성된 제1 발광구조물(120)의 층간 절연층(150)이 형성된 면과 제2 발광구조물(130)의 제3 반도체층(131)이 접하도록 본딩을 시킨다.Thereafter, in the second light emitting structure 130 formed as described above, the growth substrate 101 may be removed by at least one method of laser lift off or etching. Then, bonding is performed such that the surface on which the interlayer insulating layer 150 of the first light emitting structure 120 is formed and the third semiconductor layer 131 of the second light emitting structure 130 are in contact with each other.

이후, 도 7을 참조하면, 측면 절연층(160)을 형성시킨다.Subsequently, referring to FIG. 7, the side insulating layer 160 is formed.

마지막으로, 측면 절연층(160)의 외주면을 따라 배선(170)이 배치된다, 즉 배선은 제4 반도체층(132)의 상면에 접속되어 측면 절연층(160)의 외주면을 따라 제2 전극(142)에 접속된다.Lastly, the wiring 170 is disposed along the outer circumferential surface of the side insulating layer 160, that is, the wiring is connected to the upper surface of the fourth semiconductor layer 132 and along the outer circumferential surface of the side insulating layer 160. 142).

도 8은 실시예에 따른 발광소자를 포함하는 발광소자 패키지를 나타내는 단면도이다.8 is a cross-sectional view showing a light emitting device package including a light emitting device according to the embodiment.

도 8을 참조하면, 발광 소자 패키지(400)는 몸체(420)와, 몸체(420)에 설치된 제1 전극층(431) 및 제2 전극층(432)과, 몸체(420)에 설치되어 제1 전극층(431) 및 제2 전극층(432)과 전기적으로 연결되는 실시예에 따른 발광소자(100)와, 발광소자(100)를 밀봉하는 몰딩부재(440)를 포함한다.Referring to FIG. 8, the light emitting device package 400 includes a body 420, a first electrode layer 431 and a second electrode layer 432 provided on the body 420, and a first electrode layer installed on the body 420. The light emitting device 100 according to the embodiment electrically connected to the 431 and the second electrode layer 432, and a molding member 440 sealing the light emitting device 100.

몸체(420)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 420 may be formed of a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

제1 전극층(431) 및 제2 전극층(432)은 서로 전기적으로 분리되며, 발광소자(100)에 전원을 제공한다. 또한, 제1 전극층(431) 및 제2 전극층(432)은 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first electrode layer 431 and the second electrode layer 432 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first electrode layer 431 and the second electrode layer 432 may increase the light efficiency by reflecting the light generated from the light emitting device 100, and discharges heat generated from the light emitting device 100 to the outside It can also play a role.

발광소자(100)는 몸체(420) 상에 설치되거나 제1 전극층(431) 또는 제2 전극층(432) 상에 설치될 수 있다.The light emitting device 100 may be installed on the body 420 or on the first electrode layer 431 or the second electrode layer 432.

발광소자(100)는 제1 전극층(431) 및 제2 전극층(432)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first electrode layer 431 and the second electrode layer 432 by any one of a wire method, a flip chip method, or a die bonding method.

몰딩부재(440)는 발광소자(100)를 밀봉하여 보호할 수 있다. 또한, 몰딩부재(440)에는 형광체가 포함되어 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 440 may seal and protect the light emitting device 100. In addition, the molding member 440 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

발광 소자 패키지(400)는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package 400 may be mounted as at least one or a plurality of light emitting devices of the embodiments disclosed above, but is not limited thereto.

발광 소자 패키지(400)는 복수의 발광구조물을 가지는 발광소자라도 기존 패키지 공정을 이용할 수 있어서 제조가 간단하고, 고광도 패키지의 제조가 용이하다.The light emitting device package 400 may use a conventional package process even with a light emitting device having a plurality of light emitting structures, thereby simplifying manufacturing and easily manufacturing a high brightness package.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated as above without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

100: 발광소자 110: 기판
121: 제1 반도체층 122: 제2 반도체층
123: 제1 활성층 131: 3 반도체층
132: 제4 반도체층 133: 제2 활성층
141: 제1 전극 142: 제2 전극
150: 층간 절연층 160: 측면 절연층100: light emitting element 110: substrate
121: first semiconductor layer 122: second semiconductor layer
123: first active layer 131: 3 semiconductor layer
132: fourth semiconductor layer 133: second active layer
141: first electrode 142: second electrode
150: interlayer insulating layer 160: side insulating layer

Claims (21)

기판;
상기 기판상에 형성되고, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물;
상기 제1 발광구조물 상에 상기 제1 발광구조물이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 형성되고 제3 반도체층 제4 반도체층 및 상기 제3, 4 반도체층 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물;
상기 제1 반도체층과 상기 제 3반도체층에 접속되도록 형성된 제 1전극;
적어도 상기 제1 전극이 형성된 영역을 제외한 상기 제1 발광구조물과 상기 제2 발광구조물의 사이에 형성되는 층간 절연층;
상기 제 2반도체층에 접속되도록 형성된 제 2전극;
상기 제 2전극과 접속되어 상기 제4 반도체층에 접속되는 배선; 및
상기 제 2발광구조물과 상기 배선 사이에 형성되는 측면 절연층을 포함하는 발광소자.Board;
A first light emitting structure on the substrate, the first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers;
A second semiconductor layer and a second active layer formed between the third semiconductor layer and the fourth semiconductor layer, the third semiconductor layer being formed so as to vertically overlap at least a portion of the position where the first light emitting structure is formed on the first light emitting structure; A second light emitting structure;
A first electrode formed to be connected to the first semiconductor layer and the third semiconductor layer;
An interlayer insulating layer formed between the first light emitting structure and the second light emitting structure except at least a region where the first electrode is formed;
A second electrode formed to be connected to the second semiconductor layer;
A wiring connected to the second electrode and connected to the fourth semiconductor layer; And
And a side insulating layer formed between the second light emitting structure and the wiring. 제1항에 있어서,
상기 제1 발광구조물의 상면의 적어도 일부 영역에는 상기 제 2전극과 연결된 제1 투광성전극층이 형성되는 발광소자.The method of claim 1,
And a first light transmitting electrode layer connected to the second electrode on at least a portion of an upper surface of the first light emitting structure. 제1항에 있어서,
상기 제2 발광구조물의 하면의 적어도 일부 영역에는 상기 제1 전극과 연결된 제2 투광성전극층이 형성되는 발광소자.The method of claim 1,
And a second light transmitting electrode layer connected to the first electrode on at least a portion of the lower surface of the second light emitting structure. 제1항에 있어서,
상기 제1 발광구조물 및 제2 발광구조물 중 적어도 하나의 상면에는 요철패턴이 형성되는 발광소자. The method of claim 1,
And a concave-convex pattern is formed on an upper surface of at least one of the first light emitting structure and the second light emitting structure. 제1항에 있어서,
상기 배선은 상기 제4 반도체층에 형성된 패드에 연결되는 발광소자.The method of claim 1,
The wire is connected to a pad formed on the fourth semiconductor layer. 제1항에 있어서,
상기 측면 절연층은 상기 제2 발광구조물의 상면 일부 영역에서 제2 발광구조물의 측면까지 연장되어 형성되고,
상기 배선은 제4 반도체층의 상면에 접속되고 상기 측면 절연층의 외주면을 따라 상기 제2 전극에 접속되는 발광소자.The method of claim 1,
The side insulating layer extends from a portion of the upper surface of the second light emitting structure to the side of the second light emitting structure,
And the wiring is connected to an upper surface of a fourth semiconductor layer and connected to the second electrode along an outer circumferential surface of the side insulating layer. 제1항에 있어서,
상기 기판과 상기 제1 발광구조물 사이에는 반사층이 포함되는 발광소자.The method of claim 1,
A light emitting device comprising a reflective layer between the substrate and the first light emitting structure. 제7항에 있어서,
상기 반사층은 굴절율이 다른 층들을 적층한 다층막 형태인 것을 특징으로 하는 발광소자.The method of claim 7, wherein
The reflective layer is a light emitting device, characterized in that the form of a multilayer film laminated with layers having different refractive index. 제1항에 있어서,
상기 층간 절연층은 상면 및 하면에 접착층을 더 포함하는 발광소자.The method of claim 1,
The interlayer insulating layer further comprises an adhesive layer on the upper and lower surfaces. 제1항에 있어서,
상기 제1 발광구조물의 폭은 상기 제2 발광구조물 폭보다 크게 형성되는 발광소자.The method of claim 1,
The width of the first light emitting structure is greater than the width of the second light emitting structure. 제1항에 있어서,
상기 제1 발광구조물은 상기 제2 발광구조물과 동일 파장의 빛을 방사하는 발광소자.The method of claim 1,
The first light emitting structure emits light of the same wavelength as the second light emitting structure. 제1항에 있어서,
상기 제1 발광구조물은 청색 계열의 빛을 방사하고, 상기 제2 발광구조물은 적색 계열의 빛을 방사하는 발광소자.The method of claim 1,
Wherein the first light emitting structure emits blue light and the second light emitting structure emits red light. 도전성 기판;
상기 기판상에 형성되고, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물;
상기 제1 발광구조물 상에 제1 발광구조물이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 형성되고 제3 반도체층 제4 반도체층 및 상기 제3, 4 반도체층 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물;
상기 제2 반도체층과 상기 제3 반도체층에 접속되도록 형성된 제1 전극;
적어도 상기 제1 전극이 형성된 영역을 제외한 상기 제1 발광구조물과 상기 제2 발광구조물의 사이에 형성되는 층간 절연층;
상기 제 4반도체층에 접속되도록 형성된 제2 전극;
상기 도전성 기판에 접속되어 상기 제2 전극에 접속되는 배선; 및
상기 제1 및 제2 발광구조물과 상기 배선 사이에 형성되는 측면 절연층을 포함하는 발광소자.Conductive substrates;
A first light emitting structure on the substrate, the first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers;
A third semiconductor layer including a third active layer and a second active layer formed between the third and fourth semiconductor layers, the third light emitting layer being formed so as to vertically overlap at least a portion where the first light emitting structure is formed on the first light emitting structure; 2 light emitting structure;
A first electrode formed to be connected to the second semiconductor layer and the third semiconductor layer;
An interlayer insulating layer formed between the first light emitting structure and the second light emitting structure except at least a region where the first electrode is formed;
A second electrode formed to be connected to the fourth semiconductor layer;
Wiring connected to the conductive substrate and connected to the second electrode; And
And a side insulating layer formed between the first and second light emitting structures and the wiring. 제13항에 있어서,
상기 층간 절연층은 상면 및 하면에 접착층을 더 포함하는 발광소자.The method of claim 13,
The interlayer insulating layer further comprises an adhesive layer on the upper and lower surfaces. 제13항에 있어서,
상기 제2 발광구조물의 하면의 적어도 일부 영역에는 제 1전극과 연결된 투광성전극층이 형성되는 발광소자.The method of claim 13,
And a transmissive electrode layer connected to the first electrode on at least a portion of the lower surface of the second light emitting structure. 제13항에 있어서,
상기 제1 발광구조물 및 제2 발광구조물 중 적어도 하나의 상면에는 요철패턴이 형성되는 발광소자.The method of claim 13,
And a concave-convex pattern is formed on an upper surface of at least one of the first light emitting structure and the second light emitting structure. 제13항에 있어서,
상기 제1 발광구조물의 폭은 상기 제2 발광구조물 폭보다 크게 형성되는 발광소자.The method of claim 13,
The width of the first light emitting structure is greater than the width of the second light emitting structure. 제13항에 있어서,
상기 제1 발광구조물은 청색 계열의 빛을 방사하고, 상기 제2 발광구조물은 적색 계열의 빛을 방사하는 발광소자.The method of claim 13,
Wherein the first light emitting structure emits blue light and the second light emitting structure emits red light. 제1항에 있어서,
상기 제2 발광구조물 상에는 적어도 하나의 발광구조물이 상기 제1 발광구조물과 제2 발광구조물의 연결구조와 동일하게 더 형성되는 발광소자.The method of claim 1,
At least one light emitting structure is further formed on the second light emitting structure in the same manner as the connection structure of the first light emitting structure and the second light emitting structure. 기판;
상기 기판상에 형성되고, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 형성된 제1 활성층을 포함하는 제1 발광구조물;
상기 제1 발광구조물 상에 제1 발광구조물이 형성된 위치와 적어도 일부분이 수직적으로 중첩되도록 형성되고 제3 반도체층 제4 반도체층 및 상기 제3, 4 반도체층 사이에 형성된 제2 활성층을 포함하는 제2 발광구조물;
상기 제1 반도체층에 형성된 제 1전극;
상기 제1 발광구조물과 상기 제2 발광구조물의 사이에 형성되는 층간 절연층;
상기 제 2반도체층에 접속되도록 형성된 제 2전극;
상기 제 2전극과 접속되어 상기 제4 반도체층에 접속되는 배선;
상기 제 2발광구조물과 상기 배선 사이에 형성되는 측면 절연층; 및
상기 제1 발광구조물의 제1 반도체층에 접속되어 상기 제2 발광구조물의 제3 반도체층에 접속되고, 상기 층간 절연층을 관통하여 형성되는 중간 배선을 포함하고,
상기 층간 절연층은 상기 중간 배선의 외측면을 감싸도록 연장되어 형성되는 발광소자.Board;
A first light emitting structure on the substrate, the first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers;
A third semiconductor layer including a third active layer and a second active layer formed between the third and fourth semiconductor layers, the third light emitting layer being formed so as to vertically overlap at least a portion where the first light emitting structure is formed on the first light emitting structure; 2 light emitting structure;
A first electrode formed on the first semiconductor layer;
An interlayer insulating layer formed between the first light emitting structure and the second light emitting structure;
A second electrode formed to be connected to the second semiconductor layer;
A wiring connected to the second electrode and connected to the fourth semiconductor layer;
A side insulating layer formed between the second light emitting structure and the wiring; And
An intermediate wiring connected to a first semiconductor layer of the first light emitting structure, connected to a third semiconductor layer of the second light emitting structure, and formed through the interlayer insulating layer;
The interlayer insulating layer is formed to extend to surround the outer surface of the intermediate wiring. 상기 제1항 내지 제20항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.
A light emitting device package comprising the light emitting device of any one of claims 1 to 20.
KR1020100114038A 2010-11-16 2010-11-16 Light Emitting diode and Light Emitting diode Package KR101710358B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100114038A KR101710358B1 (en) 2010-11-16 2010-11-16 Light Emitting diode and Light Emitting diode Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100114038A KR101710358B1 (en) 2010-11-16 2010-11-16 Light Emitting diode and Light Emitting diode Package

Publications (2)

Publication Number Publication Date
KR20120052745A true KR20120052745A (en) 2012-05-24
KR101710358B1 KR101710358B1 (en) 2017-02-27

Family

ID=46269259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100114038A KR101710358B1 (en) 2010-11-16 2010-11-16 Light Emitting diode and Light Emitting diode Package

Country Status (1)

Country Link
KR (1) KR101710358B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160123621A (en) * 2015-04-16 2016-10-26 엘지이노텍 주식회사 Light Emitting Device Package
WO2019004508A1 (en) * 2017-06-30 2019-01-03 엘지전자 주식회사 Display device using semiconductor light emitting element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072323A (en) * 2003-08-26 2005-03-17 Oki Data Corp Semiconductor device
JP2007095844A (en) * 2005-09-27 2007-04-12 Oki Data Corp Semiconductor light-emitting composite device
KR20100016901A (en) * 2008-08-05 2010-02-16 삼성전자주식회사 Light emitting device, light emitting system comprising the same, and fabricating method of the light emitting device and the light emitting system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072323A (en) * 2003-08-26 2005-03-17 Oki Data Corp Semiconductor device
JP2007095844A (en) * 2005-09-27 2007-04-12 Oki Data Corp Semiconductor light-emitting composite device
KR20100016901A (en) * 2008-08-05 2010-02-16 삼성전자주식회사 Light emitting device, light emitting system comprising the same, and fabricating method of the light emitting device and the light emitting system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160123621A (en) * 2015-04-16 2016-10-26 엘지이노텍 주식회사 Light Emitting Device Package
WO2019004508A1 (en) * 2017-06-30 2019-01-03 엘지전자 주식회사 Display device using semiconductor light emitting element
US11322488B2 (en) 2017-06-30 2022-05-03 Lg Electronics Inc. Display device using semiconductor light emitting element
US11942457B2 (en) 2017-06-30 2024-03-26 Lg Electronics Inc. Display device using semiconductor light emitting element

Also Published As

Publication number Publication date
KR101710358B1 (en) 2017-02-27

Similar Documents

Publication Publication Date Title
JP5820503B2 (en) Light emitting element
KR101081135B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
TWI492418B (en) Light emitting device
JP6267245B2 (en) Light emitting device, method for manufacturing light emitting device, light emitting device package, and illumination system
JP6199948B2 (en) Light emitting device, light emitting device package
CN110010737B (en) Light emitting device and lighting apparatus
JP5739977B2 (en) Light emitting device, method for manufacturing light emitting device, light emitting device package, and illumination system
US9548416B2 (en) Light emitting device and light emitting device package having the same
KR20120064870A (en) Light emitting device and light emitting device package
US20110220945A1 (en) Light emitting device and light emitting device package having the same
KR20120064494A (en) Light emitting diode
KR20120037266A (en) Light emitting device
KR101710358B1 (en) Light Emitting diode and Light Emitting diode Package
KR20120055332A (en) Light emitting device and light emitting device package
KR20120019750A (en) Light emitting device
KR101778157B1 (en) Light Emitting device
KR101907618B1 (en) Light emitting device
KR20130025457A (en) Light emitting device
KR20110092728A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20120087036A (en) Light emitting device and light emitting device package
KR20120052747A (en) Light emitting device and method for fabricating the same
KR101710889B1 (en) Light Emitting Device
KR20120049694A (en) Light emitting device and light emitting device package
KR101824885B1 (en) Light emitting device
KR20120108411A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 4