KR20120048550A - 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법 - Google Patents

패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20120048550A
KR20120048550A KR1020120041966A KR20120041966A KR20120048550A KR 20120048550 A KR20120048550 A KR 20120048550A KR 1020120041966 A KR1020120041966 A KR 1020120041966A KR 20120041966 A KR20120041966 A KR 20120041966A KR 20120048550 A KR20120048550 A KR 20120048550A
Authority
KR
South Korea
Prior art keywords
imprint material
workpiece
pattern
template
pattern portion
Prior art date
Application number
KR1020120041966A
Other languages
English (en)
Inventor
마사미쯔 이또
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120048550A publication Critical patent/KR20120048550A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • B29C59/022—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing characterised by the disposition or the configuration, e.g. dimensions, of the embossments or the shaping tools therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/161—Coating processes; Apparatus therefor using a previously coated surface, e.g. by stamping or by transfer lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 패턴 형성 방법은, 피가공체 상에 유전체인 임프린트재를 미경화 상태에서 공급하는 공정과, 임프린트재를 경화시키기 전에, 피가공체와, 피가공체에 대향되는 템플릿의 도전성의 패턴부와의 사이에 전위차를 발생시켜, 임프린트재에 유전 분극을 발생시키는 공정과, 패턴부를 미경화 상태의 임프린트재에 접촉시키는 공정과, 패턴부를 임프린트재에 접촉시킨 상태에서 임프린트재를 경화시키는 공정과, 임프린트재의 경화 후, 임프린트재로부터 템플릿을 박리하는 공정을 구비하였다.

Description

패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법{A METHOD FOR FORMING PATTERN, AN APPARATUS FOR FORMING PATTERN, AND A METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 출원은 일본 특허 출원 제2009-110295호(2009년 4월 30일)에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 원용된다.
본 발명은, 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 디바이스의 패턴 형성에 임프린트 기술이 이용되기 시작하고 있다. 예를 들어 일본 특허 공개 제2008-68612호 공보에는 광 조사 방식의 임프린트 기술이 제안되어 있다. 이것은, 자외선 경화 수지인 임프린트재가 도포된 기판에, 요철 형상의 패턴이 형성된 템플릿을 가압하여 자외선을 조사함으로써 임프린트재를 경화시켜, 템플릿에 형성되어 있는 패턴의 등배(等倍) 패턴을 임프린트재에 전사하는 것이다.
[특허문헌1]일본특허공개제2008-68612호공보
템플릿을 경화 전의 임프린트재에 가압하는 공정에서는, 임프린트재를 간극 없이 템플릿의 패턴으로 인입시키기 위해 시간을 필요로 하고 있고, 이것이 임프린트법을 이용한 패턴 형성에 있어서의 처리량 향상을 방해하는 요인의 하나로 되고 있었다.
본 발명의 일 형태에 따르면, 피가공체 상에 유전체인 임프린트재를 미경화 상태에서 공급하는 공정과, 상기 임프린트재를 경화시키기 전에, 상기 피가공체와, 상기 피가공체에 대향되는 템플릿의 도전성의 패턴부와의 사이에 전위차를 발생시켜, 상기 임프린트재에 유전 분극을 발생시키는 공정과, 상기 패턴부를 상기 미경화 상태의 임프린트재에 접촉시키는 공정과, 상기 패턴부를 상기 임프린트재에 접촉시킨 상태에서 상기 임프린트재를 경화시키는 공정과, 상기 임프린트재의 경화 후, 상기 임프린트재로부터 상기 템플릿을 박리하는 공정을 구비한 것을 특징으로 하는 패턴 형성 방법이 제공된다.
또한, 본 발명의 다른 일 형태에 따르면, 피가공체를 유지 가능한 피가공체 유지부와, 도전성의 패턴부를 갖는 템플릿을 유지 가능한 템플릿 유지부와, 전원과 접속됨과 함께 상기 패턴부에 대하여 상대 이동하여 접촉 가능한 접촉자와, 상기 피가공체 유지부 및 상기 템플릿 유지부를 접근시켜, 상기 패턴부를 상기 피가공체 상에 공급된 미경화 상태의 유전체인 임프린트재에 접촉시키고, 상기 임프린트재의 경화 후에 상기 피가공체 유지부 및 상기 템플릿 유지부를 이격시키는 이동 기구와, 상기 임프린트재를 경화시키기 전에, 상기 패턴부에 접촉한 상기 접촉자를 개재하여 상기 패턴부에 전압을 인가하는 제어부를 구비한 것을 특징으로 하는 패턴 형성 장치가 제공된다.
또한, 본 발명의 또 다른 일 형태에 따르면, 피가공체 상에 유전체인 임프린트재를 미경화 상태에서 공급하는 공정과, 상기 임프린트재를 경화시키기 전에, 상기 피가공체와, 상기 피가공체에 대향되는 템플릿의 도전성의 패턴부와의 사이에 전위차를 발생시켜, 상기 임프린트재에 유전 분극을 발생시키는 공정과, 상기 패턴부를 상기 미경화 상태의 임프린트재에 접촉시키는 공정과, 상기 패턴부를 상기 임프린트재에 접촉시킨 상태에서 상기 임프린트재를 경화시키는 공정과, 상기 임프린트재의 경화 후, 상기 임프린트재로부터 상기 템플릿을 박리하는 공정과, 상기 템플릿이 박리된 상기 임프린트재를 마스크로 하여, 상기 피가공체를 가공하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 따르면, 템플릿을 경화 전의 임프린트재에 가압하는 공정에서, 임프린트재를 간극 없이 템플릿의 패턴으로 인입시키기 위해 시간을 필요로 하지 않아, 임프린트법을 이용한 패턴 형성에 있어서의 처리량을 향상시킬 수 있다.
도 1은, 본 발명의 실시 형태에 관한 패턴 형성 장치의 구성을 도시하는 블록도.
도 2의 (a) 내지 도 2의 (e)는, 본 발명의 실시 형태에 관한 패턴 형성에 사용하는 템플릿의 제조 방법을 도시하는 모식도.
도 3의 (a) 내지 도 4의 (c)는, 본 발명의 실시 형태에 관한 패턴 형성 방법을 도시하는 모식도.
템플릿을 미경화 상태의 임프린트재에 가압하는 공정에서는, 임프린트재를 간극 없이 템플릿에 있어서의 요철 패턴의 오목부에 인입시키기 위해 10초 정도의 시간을 필요로 하는 일이 있었다. 통상, 템플릿에 있어서의 패턴이 형성된 표면에는, 경화한 임프린트재를 템플릿으로부터 깨끗하게 이형할 수 있도록 이형재가 코팅되고, 그 이형재와 임프린트재와의 습윤성이 좋지 않은 것이, 패턴 오목부로의 임프린트재의 신속한 충전을 방해하는 요인의 하나로 고려된다.
이형재의 양을 줄이면, 이형에 필요로 하는 시간을 길게 해야만 한다. 즉, 템플릿을 천천히 임프린트재로부터 박리하지 않으면, 템플릿의 패턴부로부터 임프린트재가 깨끗하게 박리되지 않아, 임프린트재 패턴에 결손이 발생하는 일이 일어날 수 있다.
또한, 압전 박막 소자를 임프린트용의 금형의 내측에 형성하고, 그 압전 박막 소자를 수축시켜 이형하기 쉽게 하는 제안도 있다. 그러나, 이것은 임프린트재의 경화 후에 압전 박막 소자에 전압을 인가하여 압전 박막 소자를 구동시킴으로써 이형성 향상을 도모하고 있는 것에 지나지 않아, 미경화 임프린트재의 템플릿 패턴으로의 신속한 충전을 촉진하는 것은 아니다. 또한, 특히 반도체 디바이스의 패턴과 같이 미세하고 고정밀도가 요구되는 패턴의 전사 정밀도를 확보하는 점에서는 템플릿 패턴부는, 팽창, 수축 등 하지 않고 기계적 강도가 높은 재질로 구성되는 것이 바람직하다.
이하, 도면을 참조하여, 본 발명의 실시 형태에 대하여 설명한다.
도 1은, 본 발명의 실시 형태에 관한 패턴 형성 장치의 구성을 도시하는 블록도이다.
본 실시 형태에 관한 패턴 형성 장치는, 주로, 패턴 형성 대상인 피가공체와, 템플릿을 서로 대향시킨 상태에서 유지하는 유지부(4)와, 유지부(4)의 이동 기구(2)와, 템플릿의 패턴부가 형성된 후술하는 도전막에 접촉하는 접촉자(7)와, 접촉자(7)에 전압을 공급하는 전원(3)과, 이동 기구(2)나 전원(3)의 동작을 제어하는 제어부(1)를 구비하고 있다.
유지부(4)는, 피가공체를 유지하는 피가공체 유지부(5)와 템플릿을 유지하는 템플릿 유지부(6)를 갖는다. 이동 기구(2)는, 후술하는 바와 같이 대향하여 설치된 피가공체 유지부(5)와 템플릿 유지부(6)를 상대적으로 접근ㆍ이격시킨다.
다음에, 본 발명의 실시 형태에 관한 패턴 형성 방법에 대하여 설명한다. 우선, 도 2를 참조하여, 템플릿의 제조 방법에 대하여 설명한다.
본 실시 형태에서는, 도 2의 (e)에 도시한 바와 같이, 템플릿(10)은, 예를 들어 석영제의 기판(11)에 대하여 도전성을 갖는 패턴부(15)가 형성된 구조를 갖는다.
우선, 도 2의 (a)에 도시한 바와 같이, 석영제의 기판(11) 상에 도전막(12)을 형성한다. 도전막(12)은, 예를 들어, 불순물을 도핑하여 도전성을 갖게 한 DLC(Diamond Like Carbon)막이다. 또한, 도전막(12) 상에 크롬(Cr)막(13)을 성막하고, 또한 그 위에 전자선용 레지스트막(14)을 형성한다.
다음에, 레지스트막(14)에 대하여 전자선 묘화를 행한 후, 레지스트막(14)을 현상함으로써, 도 2의 (b)에 도시한 바와 같이, 레지스트막(14)에 패턴이 형성된다.
다음에, 패턴이 형성된 레지스트막(14)을 마스크로 하여 크롬막(13)을 건식 에칭하여 선택적으로 제거하고, 도 2의 (c)에 도시한 바와 같이 크롬막(13)에 패턴을 형성한다. 이 후, 그 패턴이 형성된 크롬막(13)을 마스크로 하여 도전막(12)을 건식 에칭하여 선택적으로 제거하고, 도 2의 (d)에 도시한 바와 같이 도전막(12)에 패턴을 형성한다
또한, 도전막(12)에 대한 레지스트막(14)의 에칭 선택비가 비교적 높은 경우에는, 도전막(12) 상에 직접 레지스트막(14)을 형성하여, 그 레지스트막(14)의 패터닝을 행하고, 그 패터닝된 레지스트막(14)을 마스크로 하여 도전막(12)의 패터닝을 행해도 된다.
도 2의 (d)의 공정 후, 도전막(12) 상에 남아 있는 크롬막(13)을 제거하여, 도 2의 (e)에 도시한 템플릿(10)이 얻어진다. 도전막(12)에 요철 형상의 패턴이 형성된 패턴부(15)는, 기판(11)에 있어서의 면 방향의 중앙부에 형성되어 있다.
도시에서는, 기판(11)의 두께는 균일하지만, 통상, 패턴부(15)가 형성된 중앙부보다도 외측의 부분은 얇게 되고, 패턴부(15)가 다른 부분보다도 돌출된 소위 메사 구조로 된다. 이에 의해, 패턴부(15)만을 임프린트재와 접촉시킬 수 있고, 필요 이상의 면적에 걸친 템플릿(10)과 임프린트재의 접촉을 피할 수 있어, 이형을 용이하게 한다.
다음에, 도 3, 도 4를 참조하여, 상기 템플릿(10)을 사용한 패턴 형성 방법에 대하여 설명한다.
도 3의 (a)에 도시한 바와 같이, 피가공체(20)는 피가공체 유지부(5) 상에 유지되고, 템플릿(10)은 피가공체 유지부(5)의 상방에 대향하여 설치된 템플릿 유지부(6)에 유지된다. 피가공체 유지부(5)는 예를 들어 진공 척 기구를 갖는다. 마찬가지로, 템플릿 유지부(6)도 진공 척 기구를 갖는다. 또한, 도 3의 (b) 이후에서는 피가공체 유지부(5) 및 템플릿 유지부(6)의 도시를 생략한다.
피가공체(20)는 예를 들어 실리콘 등의 반도체 웨이퍼이며, 그 피가공체(20)는 피가공면을 위를 향한 상태에서 피가공체 유지부(5)에 유지된다. 피가공체(20)에 있어서의 피가공면 상에는 임프린트재(21)가 공급된다. 임프린트재(21)는 유전체이며, 예를 들어 자외선 경화형 수지이다. 임프린트재(21)는, 액상 혹은 페이스트상의 미경화의 상태에서 피가공체(20) 상에 공급된다.
템플릿(10)은, 그 도전막(12)에 형성된 패턴부(15)를 피가공체(20) 상에 공급된 임프린트재(21)에 대향시킨 상태에서 템플릿 유지부(6)에 유지된다
도 3의 (a)에 도시한 상태에서, 도 1에 도시한 제어부(1)의 제어 하에 이동 기구(2)에 의해, 템플릿 유지부(6)와 피가공체 유지부(5)를 상대적으로 접근시킨다. 여기서는, 피가공체 유지부(5)는 정지한 상태에서, 템플릿 유지부(6)를 하강시킨다. 물론, 템플릿 유지부(6)를 정지한 상태에서 피가공체 유지부(5)를 상승시켜도 되고, 혹은 양자를 각각 이동시켜 접근시켜도 된다.
템플릿(10)을 임프린트재(21)에 근접해 갈 때, 도 3의 (b)에 도시한 바와 같이, 템플릿(10)에 있어서의 도전성의 패턴부(15)에 정전압을 인가한다. 구체적으로는, 전원(3)과 접속된 접촉자(7)를 패턴부(15)가 형성된 도전막(12) 표면에 접촉시켜 패턴부(15)에 전압을 인가한다.
예를 들어, 접촉자(7)는 접촉자 홀더(8)에 외팔보 지지되어 있다. 접촉자 홀더(8)는 도시하지 않은 접촉자 이동 기구에 의해 도전막(12)에 대하여 이동 가능하게 되어 있다. 접촉자(7)는, 패턴부(15)보다 외측의 템플릿(10)과 피가공체(20)와의 대향 공간에서 도전막(12)에 대하여 압접하여 패턴부(15)와 전기적으로 접속된다. 또한, 템플릿(10)의 측면에 노출되어 있는 도전막(12)의 측면에, 접촉자(7)를 접촉시켜도 된다.
피가공체(20)는 접지되어 있다. 이것은, 피가공체(20)를 직접 접지시켜도 되고, 피가공체 유지부(5)의 쪽을 직접 접지시키고, 그 피가공체 유지부(5)를 통해 피가공체(20)가 접지하도록 해도 된다.
템플릿(10)의 하강에 의해, 템플릿(10)의 패턴부(15)는, 도 3의 (c)에 도시한 바와 같이, 미경화 상태의 임프린트재(21)에 접촉하여 가압된다. 이때, 패턴부(15)에 정전압이 인가되고, 피가공체(20)는 접지되어 있기 때문에, 패턴부(15)와 피가공체(20) 사이에 전위차(전계)가 발생한다. 이 전계에 의해, 유전체인 임프린트재(21)에 유전 분극이 발생한다.
즉, 정전위가 공급된 패턴부(15)에 가까운 임프린트재(21)의 표면측에 부전하가 나타나고, 임프린트재(21)와 패턴부(15) 사이에 정전 인력이 작용한다. 이 정전 인력에 의해, 임프린트재(21)가 패턴부(15)에 끌어당겨진다. 이 결과, 십수㎚ 내지 수십㎚의 매우 미세한 패턴 오목부(홈)에도 순시에 임프린트재(21)가 인입되어, 불과 1초라는 가압 시간에 모든 패턴 오목부에 임프린트재(21)를 충전시킬 수 있다.
다음에, 도 3의 (d)에 도시한 바와 같이, 템플릿(10)의 상방으로부터 자외선을 조사한다. 석영인 기판(11) 및 DLC막인 도전막(12)은, 자외선에 대한 투과성을 갖기 때문에, 임프린트재(21)에 자외선은 도달한다. 예를 들어 1초 정도 자외선을 조사함으로써, 임프린트재(21)는 경화한다.
임프린트재(21)를 경화시킨 후, 템플릿 유지부(6)를 상승시켜, 임프린트재(21)로부터 템플릿(10)을 박리한다. 이때, 템플릿(10)의 패턴부(15)로의 전압 인가를 정지함으로써, 패턴부(15)와 임프린트재(21) 사이의 정전 인력을 소멸시켜, 용이하게 템플릿(10)을 임프린트재(21)로부터 박리할 수 있다.
혹은, 템플릿(10)을 박리하기 직전에, 도 4의 (a)에 도시한 바와 같이, 전술한 가압 공정시의 정전압과는 반대의 부전압을 패턴부(15)에 단시간(예를 들어 0.1초)만 인가함으로써, 패턴부(15)와 임프린트재(21) 사이에 척력이 발생하여, 순시에 템플릿(10)을 임프린트재(21)로부터 박리하는 것이 가능해진다.
유전체인 임프린트재(21) 내에서는 도전막(12) 내에 비해 전하의 이동이 늦고, 도전막(12) 즉 패턴부(15) 표면에 부전위가 공급되어도 이것에 대향하는 임프린트재(21) 표면에는 바로 정전하가 나타나지 않아, 소정의 시간은 도 3의 (b)에 도시한 바와 같은 분극 상태가 유지된다. 따라서, 부전위가 공급된 패턴부(15)와, 부전하가 나타나고 있는 임프린트재(21)의 표면측과의 사이에 척력이 작용하여, 패턴부(15)에 임프린트재(21)가 갖고 가는 일 없이 순시에 패턴부(15)와 임프린트재(21)를 분리할 수 있다.
이와 같이 패턴부(15)와 임프린트재(21) 사이에 척력을 발생시켜 양자를 분리함으로써, 임프린트재(21)가 패턴부(15)에 있어서의 특히 오목부(홈)에 남게 되는 이형 결함을, 종래의 1/5 정도로 저감시키는 것을 확인할 수 있었다. 구체적으로는, 종래 0.2개/㎠ 정도의 이형 결함이 발생하고 있었지만, 본 실시 형태의 방법을 이용함으로써 0.04개/㎠로 결함 개수가 저감되었다.
템플릿(10)을 박리함으로써, 도 4의 (b)에 도시한 바와 같이, 피가공체(20) 상에, 경화한 임프린트재(21)의 패턴이 형성된다. 이 패턴은, 템플릿(10)에 형성된 요철 형상 패턴의 반전 패턴이다. 그리고, 그 패터닝된 임프린트재(21)를 마스크로 하여 피가공체(20)에 대하여 에칭 등의 가공을 행함으로써, 도 4의 (c)에 도시한 바와 같이, 피가공체(20)에 요철 형상의 패턴이 형성된다.
피가공체(20)는, 예를 들어, 실리콘 등의 기판 상에 형성된 절연막, 반도체막, 도전막, 혹은 기판 자체이다. 즉, 본 실시 형태에 관한 패턴 형성 방법은, 반도체 장치의 제조 방법에 있어서의 일부의 공정에 상당한다.
종래, 하프 피치 20㎚ 정도의 미세 요철 패턴이 형성된 템플릿을 미경화 상태의 임프린트재에 가압하는 공정에 있어서, 임프린트재를 간극 없이 패턴 오목부에 인입시키기 위해 10초 정도의 시간을 필요로 하고 있었다. 또한, 임프린트재로부터 템플릿을 박리하는 데 있어서는, 이형 결함을 막기 위해 15초 정도의 시간을 들여 천천히 행하고 있었다. 그로 인해, 1회의 패턴 전사에 30초 가까운 시간이 걸리고 있었다.
이에 반해, 패턴부(15)와 피가공체(20) 사이에 전위차를 발생시키는 본 실시 형태에서는, 패턴부(15)를 미경화 상태의 임프린트재(21)에 가압하는 시간은 1초 정도로 종래의 1/10의 시간으로도, 임프린트재(21)를 간극 없이 패턴 오목부에 인입시키는 것이 가능하다. 또한, 임프린트재(21)로부터 템플릿(10)을 박리하기 직전에, 그들 양자의 가압시에 패턴부(15)와 피가공체(20) 사이에 공급되어 있었던 전계의 역방향의 전계를 공급함으로써, 이형 결함을 발생시키지 않고 순시에 양자를 분리할 수 있다.
결과적으로, 본 실시 형태에서는, 하프 피치 20㎚ 정도의 미세 패턴을 임프린트법에 의해 3초 정도로 형성하는 것이 가능하게 되었다. 이에 의해, 처리량이 향상되어, 반도체 장치의 제조 비용을 크게 저감시키는 것이 가능해진다. 나아가 결함수도 저감시킬 수 있기 때문에, 이것도 반도체 장치 제조 비용을 크게 저감시키는 것으로 이어진다.
패턴부(15)가 형성된 도전막(12)에 전압을 인가하는 타이밍은, 템플릿(10)을 임프린트재(21)에 근접하고 있을 때이어도 되고, 패턴부(15)가 임프린트재(21)에 접촉한 후이어도 된다. 패턴부(15)가 임프린트재(21)에 접촉하기 전의 시점으로부터 도전막(12)에 전압을 인가해 두면, 패턴부(15)가 임프린트재(21)에 접촉한 그 순간으로부터 즉시 임프린트재(21)가 패턴부(15)에 끌어당겨지므로, 보다 가압 시간의 단축을 도모할 수 있다.
전술한 효과를 얻기 위해서는, 유전 분극한 임프린트재(21) 표면과, 패턴부(15)와의 사이에 정전 인력이 작용하도록 도전막(12)과 피가공체(20) 사이에 전위차를 발생시키면 된다. 따라서, 전압 인가의 형태는 상기 실시 형태에 한정되지 않는다. 도전막(12)을 접지하고, 피가공체(20)에 전압을 인가해도 되고, 혹은 도전막(12)과 피가공체(20)의 양쪽에 전압을 인가해도 된다.
도전막(12)과 피가공체(20) 사이의 전위차가 지나치게 작으면 임프린트재(21)를 패턴부(15)에 끌어당기는 힘이 약해지고, 반대로 지나치게 크면 도전막(12)과 피가공체(20) 사이의 공간(예를 들어 대기압 분위기)에서의 방전에 의한 패턴부(15)의 결손이나 손상이 우려된다. 이 점을 고려하면, 도전막(12)과 피가공체(20) 사이에 발생시키는 전위차는 30 내지 800V의 범위가 바람직하다. 이 전위차 범위로 설정하는 것은, 임프린트재(21)로부터 템플릿(10)을 박리하기 직전에 전압 인가할 때에도 바람직하다.
또한, 도전막(12) 및 피가공체(20)의 한쪽에 전압을 인가하고, 다른 쪽은 플로팅의 상태이어도 된다. 단, 한쪽에 정 또는 부전압을 인가하고, 다른 쪽에는 한쪽과는 반대 극성의 전압을 인가 또는 접지한 쪽이, 도전막(12)과 피가공체(20) 사이에 발생하는 전위차를 정확하게 파악할 수 있어, 원하는 전위차(예를 들어 30 내지 800V)로의 제어성이 우수하다.
도전막(12)이나 피가공체(20)에 대한 전압의 인가, 정지, 나아가 이형시에 있어서의 반대 극성 전압으로의 절환 등은, 도 1에 도시한 제어부(1)의 제어에 기초하여 행하여진다.
미세 요철 형상의 패턴이 형성되는 도전막(12)에는, 도전성 이외에도, 기계적 강도, 자외선에 대한 투과성이 요구된다. 이러한 조건을 만족하는 재료로서는, DLC 이외에도, ITO(indium Tin Oxide), 인듐 산화물, 루테늄 산화물 등을 예로 들 수 있다. 이 중에서도 DLC는 기계적 강도가 우수하고, 미세 패턴을 고정밀도로 전사하는 데 있어서 보다 바람직하다고 할 수 있다.
패턴부(15)를 임프린트재(21)에 가압하여, 패턴 오목부로의 임프린트재(21)의 충전이 완료된 후에는, 상기 전위차를 발생시키는 전압 인가를 정지해도 된다. 단, 가압 공정 후에도, 경화 공정을 거쳐 템플릿(10)을 박리하기 직전까지 상기 전위차를 발생시켜 임프린트재(21)에 유전 분극을 발생시켜 두면, 도전막(12)에 대하여 인가하고 있는 전압의 극성을 절환함으로써, 임프린트재(21) 표면과 패턴부(15) 사이에 전술한 척력을 발생시켜 순시에 양자를 분리할 수 있다.
임프린트재를 경화시키는 데 있어서는, 열 경화 방식을 채용해도 된다. 단, 열 경화 방식에서는 패턴의 열팽창이 우려되어, 반도체 디바이스와 같이 미세하고 고정밀도인 패턴이 요구되는 용도에는 광 경화 방식이 바람직하다.

Claims (17)

  1. 패턴 형성 방법으로서,
    피가공체 상에 유전체인 임프린트재를 미경화 상태에서 공급하는 공정과,
    상기 임프린트재를 경화시키기 전에, 상기 피가공체와, 상기 피가공체에 대향되는 템플릿의 도전성의 패턴부와의 사이에 전위차를 발생시켜, 상기 임프린트재에 유전 분극을 발생시키는 공정과,
    상기 패턴부를 상기 미경화 상태의 임프린트재에 접촉시키는 공정과,
    상기 패턴부를 상기 임프린트재에 접촉시킨 상태에서 상기 임프린트재를 경화시키는 공정과,
    상기 임프린트재의 경화 후, 상기 전위차를 발생시키고 있었던 전계의 역방향의 전계를 상기 패턴부와 상기 피가공체 사이에 발생시키고, 그 직후에 상기 임프린트재로부터 상기 템플릿을 박리하는 공정을 구비한 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서, 상기 피가공체 및 상기 패턴부의 한쪽에 전압을 인가하고, 다른 쪽은 접지함으로써, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시키는 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서, 상기 피가공체 및 상기 패턴부의 한쪽에 전압을 인가하고, 다른 쪽에는 상기 한쪽에 인가한 전압의 반대 극성의 전압을 인가함으로써, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시키는 것을 특징으로 하는 패턴 형성 방법.
  4. 제1항에 있어서, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시킨 후, 상기 역방향의 전계로 절환할 때까지 상기 전위차가 발생한 상태를 유지해 두는 것을 특징으로 하는 패턴 형성 방법.
  5. 제1항에 있어서, 상기 패턴부가 상기 임프린트재에 접촉하기 전부터, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시켜 두는 것을 특징으로 하는 패턴 형성 방법.
  6. 제1항에 있어서, 상기 전위차를 소멸시킨 상태에서, 상기 임프린트재로부터 상기 템플릿을 박리하는 것을 특징으로 하는 패턴 형성 방법.
  7. 제1항에 있어서, 상기 패턴부는 DLC(Diamond Like Carbon)막에 형성되어 있는 것을 특징으로 하는 패턴 형성 방법.
  8. 제1항에 있어서, 상기 임프린트재는 자외선 경화형 수지이며,
    상기 템플릿은 자외선에 대한 투과성을 갖는 것을 특징으로 하는 패턴 형성 방법.
  9. 패턴 형성 장치로서,
    피가공체를 유지 가능한 피가공체 유지부와,
    도전성의 패턴부를 갖는 템플릿을 유지 가능한 템플릿 유지부와,
    전원과 접속됨과 함께 상기 패턴부에 대하여 상대 이동하여 접촉 가능한 접촉자와,
    상기 피가공체 유지부 및 상기 템플릿 유지부를 접근시켜, 상기 패턴부를 상기 피가공체 상에 공급된 미경화 상태의 유전체인 임프린트재에 접촉시키고, 상기 임프린트재의 경화 후에 상기 피가공체 유지부 및 상기 템플릿 유지부를 이격시키는 이동 기구와,
    상기 임프린트재를 경화시키기 전에, 상기 패턴부에 접촉한 상기 접촉자를 개재하여 상기 패턴부에 전압을 인가하고, 또한, 상기 임프린트재의 경화 후에 상기 임프린트재로부터 상기 템플릿을 박리하기 직전에, 상기 임프린트재를 경화시키기 전에 인가한 상기 전압의 반대 극성의 전압을 상기 접촉자를 개재하여 상기 패턴부에 인가하는 제어부를 구비한 것을 특징으로 하는 패턴 형성 장치.
  10. 반도체 장치의 제조 방법으로서,
    피가공체 상에 유전체인 임프린트재를 미경화 상태에서 공급하는 공정과,
    상기 임프린트재를 경화시키기 전에, 상기 피가공체와, 상기 피가공체에 대향되는 템플릿의 도전성의 패턴부와의 사이에 전위차를 발생시켜, 상기 임프린트재에 유전 분극을 발생시키는 공정과,
    상기 패턴부를 상기 미경화 상태의 임프린트재에 접촉시키는 공정과,
    상기 패턴부를 상기 임프린트재에 접촉시킨 상태에서 상기 임프린트재를 경화시키는 공정과,
    상기 임프린트재의 경화 후, 상기 전위차를 발생시키고 있었던 전계의 역방향의 전계를 상기 패턴부와 상기 피가공체 사이에 발생시키고, 그 직후에 상기 임프린트재로부터 상기 템플릿을 박리하는 공정과,
    상기 템플릿이 박리된 상기 임프린트재를 마스크로 하여, 상기 피가공체를 가공하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 피가공체 및 상기 패턴부의 한쪽에 전압을 인가하고, 다른 쪽은 접지함으로써, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10항에 있어서, 상기 피가공체 및 상기 패턴부의 한쪽에 전압을 인가하고, 다른 쪽에는 상기 한쪽에 인가한 전압의 반대 극성의 전압을 인가함으로써, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제10항에 있어서, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시킨 후, 상기 역방향의 전계로 절환할 때까지 상기 전위차가 발생한 상태를 유지해 두는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제10항에 있어서, 상기 패턴부가 상기 임프린트재에 접촉하기 전부터, 상기 피가공체와 상기 패턴부 사이에 상기 전위차를 발생시켜 두는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제10항에 있어서, 상기 전위차를 소멸시킨 상태에서, 상기 임프린트재로부터 상기 템플릿을 박리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제10항에 있어서, 상기 패턴부는, DLC(Diamond Like Carbon)막에 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제10항에 있어서, 상기 임프린트재는 자외선 경화형 수지이며,
    상기 템플릿은, 자외선에 대한 투과성을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020120041966A 2009-04-30 2012-04-23 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법 KR20120048550A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-110295 2009-04-30
JP2009110295A JP2010262957A (ja) 2009-04-30 2009-04-30 パターン形成方法、パターン形成装置、半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018464A Division KR20100119489A (ko) 2009-04-30 2010-03-02 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120048550A true KR20120048550A (ko) 2012-05-15

Family

ID=43029594

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100018464A KR20100119489A (ko) 2009-04-30 2010-03-02 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법
KR1020120041966A KR20120048550A (ko) 2009-04-30 2012-04-23 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020100018464A KR20100119489A (ko) 2009-04-30 2010-03-02 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20100276290A1 (ko)
JP (1) JP2010262957A (ko)
KR (2) KR20100119489A (ko)
TW (1) TW201038394A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
JP5464308B1 (ja) * 2012-08-09 2014-04-09 大日本印刷株式会社 微細凸状パターン構造体の製造方法及び微細凸状パターン構造体製造システム
JP6069943B2 (ja) * 2012-08-09 2017-02-01 大日本印刷株式会社 微細凸構造体の修正方法及び製造方法、並びに微細凸構造体製造システム
WO2014144133A1 (en) * 2013-03-15 2014-09-18 The Trustees Of The Princeton University Analyte detection enhancement by targeted immobilization, surface amplification, and pixelated reading and analysis
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
JP6532419B2 (ja) * 2015-03-31 2019-06-19 芝浦メカトロニクス株式会社 インプリント用のテンプレート製造装置
JP6403017B2 (ja) * 2015-08-04 2018-10-10 東芝メモリ株式会社 インプリント用テンプレート基板の製造方法、インプリント用テンプレート基板、インプリント用テンプレート、および半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478387A (en) * 1965-10-21 1969-11-18 Continental Can Co Apparatus for electrostatic molding
DE3719200A1 (de) * 1987-06-09 1988-12-29 Ibm Deutschland Optische speicherplatte und verfahren zu ihrer herstellung
US20040036201A1 (en) * 2000-07-18 2004-02-26 Princeton University Methods and apparatus of field-induced pressure imprint lithography
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
US20060145398A1 (en) * 2004-12-30 2006-07-06 Board Of Regents, The University Of Texas System Release layer comprising diamond-like carbon (DLC) or doped DLC with tunable composition for imprint lithography templates and contact masks

Also Published As

Publication number Publication date
KR20100119489A (ko) 2010-11-09
JP2010262957A (ja) 2010-11-18
TW201038394A (en) 2010-11-01
US20100276290A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
KR20120048550A (ko) 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법
JP5137635B2 (ja) インプリント方法、チップの製造方法及びインプリント装置
KR101374001B1 (ko) 임프린트 장치 및 제품 제조 방법
KR102518784B1 (ko) 성형 장치 및 물품 제조 방법
KR102022745B1 (ko) 임프린트 방법, 임프린트 장치, 몰드 및, 물품 제조 방법
JP7261000B2 (ja) 容器、処理装置、異物除去方法、および物品の製造方法
TWI469859B (zh) 成形裝置及成形方法
US11194249B2 (en) Molding apparatus for molding composition on substrate with mold, and article manufacturing method
JP2020096077A (ja) インプリント方法、インプリント装置および物品製造方法
JP6643145B2 (ja) インプリント装置、モールド、インプリント方法及び物品の製造方法
KR20190071804A (ko) 임프린트 장치, 임프린트 방법, 및 물품 제조 방법
KR102397055B1 (ko) 임프린트 장치 및 물품 제조 방법
JP2019216196A (ja) 成形装置及び物品の製造方法
JP2023119412A (ja) インプリント装置、インプリント方法及び物品の製造方法
JP7190942B2 (ja) インプリントシステム、管理装置、および物品製造方法
JP5297141B2 (ja) 転写装置
KR102234141B1 (ko) 임프린트 장치 및 물품 제조 방법
JP2024092690A (ja) インプリント装置、インプリント方法及び物品の製造方法
JP2023058321A (ja) インプリント装置及び物品の製造方法
US20170229300A1 (en) Imprint apparatus, imprint method, and pattern forming method
JP2020145382A5 (ko)
JP2019212862A (ja) モールド、平面プレート、インプリント方法、および物品製造方法
JP2024108835A (ja) 異物除去装置、異物除去方法、および物品の製造方法
JP6470153B2 (ja) インプリント方法およびインプリント装置
JP2024090241A (ja) インプリント方法、インプリント装置、および物品の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITB Written withdrawal of application