KR20120047042A - 애벌런치 광다이오드 및 그 형성방법 - Google Patents
애벌런치 광다이오드 및 그 형성방법 Download PDFInfo
- Publication number
- KR20120047042A KR20120047042A KR1020100108685A KR20100108685A KR20120047042A KR 20120047042 A KR20120047042 A KR 20120047042A KR 1020100108685 A KR1020100108685 A KR 1020100108685A KR 20100108685 A KR20100108685 A KR 20100108685A KR 20120047042 A KR20120047042 A KR 20120047042A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- compound semiconductor
- electrode
- avalanche photodiode
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 150000001875 compounds Chemical class 0.000 claims abstract description 155
- 239000004065 semiconductor Substances 0.000 claims abstract description 155
- 230000003321 amplification Effects 0.000 claims abstract description 62
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 238000001039 wet etching Methods 0.000 claims description 24
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 17
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 17
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 15
- 239000008280 blood Substances 0.000 claims description 7
- 210000004369 blood Anatomy 0.000 claims description 7
- 238000010521 absorption reaction Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000006096 absorbing agent Substances 0.000 claims description 4
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 9
- 239000002019 doping agent Substances 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 19
- 238000004806 packaging method and process Methods 0.000 description 11
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical group [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052793 cadmium Inorganic materials 0.000 description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 3
- QYHNIMDZIYANJH-UHFFFAOYSA-N diindium Chemical compound [In]#[In] QYHNIMDZIYANJH-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- MPXXZJLONFEIKQ-UHFFFAOYSA-N [In].[P].[In] Chemical compound [In].[P].[In] MPXXZJLONFEIKQ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Abstract
애벌런치 광다이오드 및 그 형성방법이 제공된다. 애벌런치 광다이오드의 형성방법은 엔형 기판 상에 화합물 반도체 흡수층, 화합물 반도체 그래이딩층, 차아지 시트층, 화합물 반도체 증폭층, 선택적 습식 식각층 및 피형 전극층을 유기 금속 화학 기상 증착 방법으로 순차적으로 형성하는 것을 포함한다.
Description
본 발명은 광다이오드 및 그 형성방법에 관한 것으로, 더욱 상세하게는 애벌런치 광다이오드 및 그 형성방법에 관한 것이다.
광검출기는 광을 수신하여 전기 신호로 변환하는 수광 소자로써 광통신 시스템에서 필수적으로 사용된다. 광검출기는 PIN 광검출기와 애벌런치 광다이오드(avalanche photodiode)를 포함한다. 특히, 초고속 광통신에 사용되는 InGaAs/InP 계의 애벌런치 광다이오드는 1.3㎛ 또는 1.5㎛의 장파장 영역에서 동작한다. 이러한 애벌런치 광다이오드는 광신호를 증폭시키기 위한 애벌런치 증폭이 발생하는 증폭층의 형성 기술이 중요하다.
일반적으로, 증폭층을 형성하는 방법은 언도프트 인듐인층(u-InP)의 소자영역으로 정의되는 한정된 영역에 아연(Zn) 원자의 확산과 활성화에 의해 피형-인듐인층(p-InP)을 형성하여 피형 전극층을 형성하며, 도핑되지 않은 균일한 언도프트 인듐인층(u-InP)을 남겨 놓아 증폭층을 형성한다. 애벌런치 광다이오드의 증폭층은 소자 특성에 영향을 주는 애벌런치 증폭이 발생하는 영역이므로, 일정한 두께의 언도프트 인듐인층(u-InP)을 형성하기 위해서는 정확한 아연(Zn) 확산 깊이와 경계면과 균일한 아연(Zn) 확산 분포층을 얻는 것이 중요하다.
본 발명의 목적은 애벌런치 증폭이 발생하는 증폭층을 정밀하고 재현성 있게 형성하여 소자의 동작 특성 및 신뢰성이 향상된 애벌런치 광다이오드 및 그 형성방법을 제공하는 것이다.
본 발명의 실시예에 따른 애벌런치 광다이오드의 형성방법은 엔형 기판 상의 화합물 반도체 흡수층, 화합물 반도체 그래이딩(grading)층, 차아지 시트층(charge sheet layer), 화합물 반도체 증폭층, 선택적 습식 식각층 및 피형 전극층을 형성하는 것을 포함하되, 상기 화합물 반도체 흡수층, 상기 화합물 반도체 그래이딩층, 상기 차아지 시트층, 상기 화합물 반도체 증폭층, 상기 선택적 습식 식각층 및 상기 피형 전극층은 유기 금속 화학 기상 증착(MOCVD) 방법으로 순차적으로 형성된다.
본 발명의 실시예에 따른 애벌런치 광다이오드의 형성방법은 상기 피형 전극층에 플라즈마 건식 식각 방법을 수행하여 피형 전극 메사 패턴을 형성하는 것 그리고 상기 선택적 습식 식각층 및 피형 전극층에 선택적 습식 식각 공정을 진행하여 상기 피형 전극 메사 패턴 아래에 언더컷 영역 및 선택적 습식 식각층 구경 패턴을 형성하는 것을 더 포함할 수 있다.
본 발명의 실시예에 따른 애벌런치 광다이오드의 형성방법은 상기 언더컷 영역을 채우며, 상기 피형 전극 메사 패턴의 일부 및 상기 화합물 반도체 증폭층을 덮는 유전막을 형성하는 것을 더 포함할 수 있다.
본 발명의 실시예에 따른 유전막은 원자층 증착 방법으로 형성될 수 있다.
본 발명의 실시예에 따른 애벌런치 광다이오드의 형성방법은 상기 피형 전극 메사 패턴 상에 반사방지막을 형성하는 것, 상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극을 형성하는 것 그리고 상기 엔형 기판에 연결되는 엔형 금속 전극을 형성하는 것을 더 포함하되, 상기 피형 전극 메사 패턴은 상기 피형 금속 전극에 의하여 노출되어 빛이 입사되는 광입사 영역을 포함하며, 상기 광입사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓게 형성될 수 있다.
본 발명의 실시예에 따른 애벌런치 광다이오드의 형성방법은 상기 엔형 기판의 하부면 상에 반사방지막을 형성하는 것, 상기 엔형 기판에 연결되는 엔형 금속 전극을 형성하는 것 그리고 상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극을 형성하는 것을 더 포함하되, 상기 피형 전극 메사 패턴은 상기 피형 금속 전극과 접촉하는 광반사 영역을 포함하며, 상기 광반사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓게 형성될 수 있다.
본 발명의 실시예에 따른 애벌런치 광다이오드는 엔형 기판 상의 화합물 반도체 흡수층, 상기 화합물 반도체 흡수층 상의 화합물 반도체 그래이딩(grading)층, 상기 화합물 반도체 그래이딩층 상의 차아지 시트층(charge sheet layer), 상기 차아지 시트층 상의 화합물 반도체 증폭층, 상기 화합물 반도체 증폭층 상의 선택적 습식 식각층 구경 패턴 그리고 상기 선택적 습식 식각층 구경 패턴 상에 피형 전극 메사 패턴을 포함한다.
본 발명의 실시예에 따른 상기 피형 전극 메사 패턴의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓을 수 있다.
본 발명의 실시예에 따른 상기 화합물 반도체 흡수층은 언도프트 인듐갈륨비소(InGaAs)를 포함할 수 있다.
본 발명의 실시예에 따른 상기 화합물 반도체 그래이딩층은 언도프트 인듐갈륨비소인(InGaAsP)을 포함할 수 있다.
본 발명의 실시예에 따른 상기 화합물 반도체 그래이딩층은 상기 화합물 반도체 흡수층으로부터 멀어질수록 에너지 밴드갭이 증가할 수 있다.
본 발명의 실시예에 따른 상기 차아지 시트층은 엔형 인듐인(InP)을 포함할 수 있다.
본 발명의 실시예에 따른 상기 화합물 반도체 증폭층은 언도프트 인듐인(InP)을 포함할 수 있다.
본 발명의 실시예에 따른 상기 선택적 습식 식각층 구경 패턴은 피형 인듐알루미늄비소(InAlAs)를 포함할 수 있다.
본 발명의 실시예에 따른 상기 피형 전극 메사 패턴은 피형 인듐인(InP)을 포함할 수 있다.
본 발명의 실시예에 따른 애벌런치 광다이오드는 상기 피형 전극 메사 패턴 상의 반사방지막, 상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극 및 상기 엔형 기판에 연결되는 엔형 금속 전극을 더 포함하되, 상기 피형 전극 메사 패턴은 상기 피형 금속 전극의 개구에 의하여 노출되어 빛이 입사되는 광입사 영역을 포함하며, 상기 광입사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓을 수 있다.
본 발명의 실시예에 따른 애벌런치 광다이오드는 상기 엔형 기판의 하부면 상의 반사방지막, 상기 엔형 기판에 연결되는 엔형 금속 전극 및 상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극을 더 포함하되, 상기 피형 전극 메사 패턴은 상기 피형 금속 전극과 접촉하는 광반사 영역을 포함하며, 상기 광반사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓을 수 있다.
본 발명의 실시예에 따르면, 애벌런치 광다이오드의 증폭층과 피형 전극층은 별도의 확산 공정없이 유기 금속 화학 기상 증착 방법으로 형성될 수 있다. 따라서, 확산 공정에 의해 발생하는 부정확한 깊이 조절 오차없이 에피택셜 성장에서 증폭층이 형성되므로, 애벌런치 증폭에 의한 증폭계수를 정확히 조절하여 애벌런치 광다이오드의 수신감도를 향상시킬 수 있으며 재현성을 확보할 수 있다. 또한, 피형 전극 메사 패턴의 폭은 선택적 습식 식각층 구경 패턴의 폭보다 넓으므로, 광의 입사면적이 넓은 장점을 가질 수 있으며, 애벌런치 광다이오드의 모듈 패키징시 정렬 마진을 확보할 수 있다. 따라서, 넓은 광 입사 면적에 의하여 애벌런치 광다이오드의 수신 감도를 향상시킬 수 있으며, 패키징시 정렬 마진의 확보에 의하여 신뢰성이 향상될 수 있다. 한편, 상기 화합물 반도체 증폭층과 선택적 습식 식각층 구경 패턴의 경계면이 작아 기생 커패시턴스를 감소시킬 수 있으므로, 애벌런치 광다이오드가 고속으로 동작할 수 있다
도 1 및 2는 통상적인 기술에 따른 애벌런치 광다이오드의 형성방법을 설명하기 위한 도면들이다.
도 3 내지 6은 본 발명의 일 실시예에 따른 애벌런치 광다이오드의 형성방법을 설명하기 위한 도면들이다.
도 7은 본 발명의 다른 실시예에 따른 애벌런치 광다이오드를 설명하기 위한 도면이다.
도 3 내지 6은 본 발명의 일 실시예에 따른 애벌런치 광다이오드의 형성방법을 설명하기 위한 도면들이다.
도 7은 본 발명의 다른 실시예에 따른 애벌런치 광다이오드를 설명하기 위한 도면이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1 및 2는 통상적인 기술에 따른 애벌런치 광다이오드의 형성방법을 설명하기 위한 도면들이다.
도 1을 참조하면, 엔형 기판(100) 상에 화합물 반도체 흡수층(102)이 형성된다. 상기 엔형 기판(100)은 엔형 도펀트로 도핑된 화합물 반도체로 형성될 수 있다. 예를 들면, 상기 엔형 기판(100)은 엔형 인듐인(InP)으로 형성될 수 있다. 상기 화합물 반도체 흡수층(102)은 상기 엔형 기판(100)에 비하여 밴드갭이 작은 화합물 반도체로 형성될 수 있다. 예를 들면, 상기 화합물 반도체 흡수층(102)은 인듐갈륨비소(InGaAs)로 형성될 수 있다. 상기 화합물 반도체 흡수층(102)은 광을 흡수하는 기능을 할 수 있다. 상기 화합물 반도체 흡수층(102)은 언도프트 상태(undoped state)일 수 있다.
상기 화합물 반도체 흡수층(102) 상에 화합물 반도체 그래이딩(grading)층(104)이 형성된다. 상기 화합물 반도체 그래이딩층(104)은 언도프트 상태(undoped state)일 수 있다. 상기 화합물 반도체 그래이딩층(104)은 제 1, 제 2, 제 3 그래이딩층들(104a, 104b, 104c)을 포함할 수 있다. 상기 화합물 반도체 그래이딩층(104)은 인듐갈륨비소인(InGaAsP)으로 형성될 수 있다. 상기 인듐갈륨비소인(InGaAsP)의 조성비율을 달리하여 상기 제 1, 제 2, 제3 그래이딩층들(104a, 104b, 104c)에 부합하는 밴드갭들을 충족시킬 수 있다.
상기 화합물 반도체 그래이딩층(104) 상에 차아지 시트층(charge sheet layer, 107)을 형성할 수 있다. 상기 차아지 시트층(107)은 상기 화합물 반도체 흡수층(102) 보다 밴드갭이 큰 화합물 반도체로 형성될 수 있다. 예를 들면, 상기 차아지 시트층(107)은 엔형 인듐인(InP)으로 형성될 수 있다. 상기 화합물 반도체 그래이딩층(104)은 상기 화합물 반도체 흡수층(102) 및 상기 차아지 시트층(107)의 밴드갭을 완화시키는 기능을 수행할 수 있다. 상기 차아지 시트층(107) 상에 언도프트 화합물 반도체층(109)이 형성된다. 예를 들면, 상기 언도프트 화합물 반도체층(109)은 인듐인(InP)으로 형성될 수 있다.
도 2를 참조하면, 상기 언도프트 화합물 반도체층(109) 내에 도펀트 확산층(120)이 형성된다. 상기 도펀트 확산층(120)은 피형 도펀트인 아연(Zn) 또는 카드뮴(Cd)을 포함할 수 있다. 예를 들면, 상기 도펀트 확산층(120)은 인듐인(InP)에 아연(Zn)을 확산시켜 형성될 수 있다. 상기 도펀트 확산층(120)은 확산 공정, 예를 들면 어닐링 공정과 활성화 공정을 진행하여 형성될 수 있다. 상기 도펀트 확산층(120)이 남겨놓은 상기 언도프트 화합물 반도체층인 증폭층(108)에서 애벌런치 증폭이 일어날 수 있다.
상기 도펀트 확산층(120)이 확산에 의하여 형성되므로, 정확한 확산 깊이 제어가 어렵고 확산 경계면이 일정하지 않으며 곡선의 형태를 가질 수 있다. 이에 의하여, 소자의 제조 공정시 마다 상기 증폭층(108)의 두께가 일정하지 않아 재현성을 확보하기 어렵고, 소자 동작시 곡선 형태의 모서리에 높은 전기장이 가해지게 되어 항복 전압이 낮아지게 된다. 결과적으로, 애벌런치 광다이오드는 낮은 항복전압에 의한 잡음을 가지게 되며, 소자의 증폭 특성이 저하되어 수신 감도가 낮아지는 문제점이 발생할 수 있다.
상기 도펀트 확산층(120)과 언도프트 화합물 반도체층(109)의 경계면이 형성된 영역은 애벌런치 광다이오드의 광 입사 영역과 동일할 수 있다. 한편, 애벌런치 광다이오드의 동작 속도에 영향을 주는 캐패시턴스는 상기 경계면이 형성된 영역의 면적에 의하여 결정될 수 있다. 따라서, 기생 캐패시턴스를 감소시키기 위하여 경계면이 형성되는 영역을 작게 형성하여야 하지만, 경계면이 작아지면 입사 영역이 작아져서 애벌런치 광다이오드의 모듈 패키징의 정렬 마진이 작아져 수신 감도를 감소시킬 수 있다. 결국, 확산 공정에 의하여 상기 도펀트 확산층(120)과 증폭층(108)을 형성하는 것은 소자의 신뢰성을 저하시킬 수 있다.
도 3 내지 6은 본 발명의 일 실시예에 따른 애벌런치 광다이오드의 형성방법을 설명하기 위한 도면들이다.
도 3을 참조하면, 엔형 기판(200) 상에 화합물 반도체 흡수층(202)이 형성된다. 상기 엔형 기판(200)은 엔형 도펀트를 포함하는 화합물 반도체로 형성될 수 있다. 예를 들면, 상기 엔형 기판(200)은 엔형 인듐인(InP)으로 형성될 수 있다. 상기 화합물 반도체 흡수층(202)은 상기 엔형 기판(200) 및/또는 후속에 형성되는 언도프트(undoped) 화합물 반도체 증폭층(209)에 비하여 밴드갭이 작은 화합물 반도체로 형성될 수 있다. 예를 들면, 상기 화합물 반도체 흡수층(202)은 인듐갈륨비소(InGaAs)로 형성될 수 있다. 상기 화합물 반도체 흡수층(202)은 애벌런치 광다이오드에서 광을 흡수하는 역할을 한다. 상기 화합물 반도체 흡수층(202)은 진성 상태(intrinsic state)로 형성될 수 있다.
상기 화합물 반도체 흡수층(202) 상에 화합물 반도체 그래이딩(grading)층(204)을 형성한다. 상기 화합물 반도체 그래이딩층(204)은 언도프트 상태일 수 있다. 상기 화합물 반도체 그래이딩층(204) 상에 차아지 시트층(207, charge sheet layer)가 형성된다. 상기 차아지 시트층(207)은 상기 화합물 반도체 흡수층(102) 보다 밴드갭이 큰 화합물 반도체로 형성될 수 있다. 예컨대, 상기 차아지 시트층(207)은 인듐인(InP)으로 형성될 수 있다. 상기 차아지 시트층(207)은 엔형 도펀트를 포함할 수 있다.
상기 화합물 반도체 그래이딩층(204)은 상기 화합물 반도체 흡수층(202) 및 차아지 시트층(207)의 밴드갭을 완화시키는 기능을 수행할 수 있다. 예컨대, 상기 화합물 반도체 그래이딩층(204)은 상기 화합물 반도체 흡수층(202)의 밴드갭 보다 크고 상기 차아지 시트층(207)의 밴드갭 보다 작은 밴드갭을 갖는 화합물 반도체로 형성될 수 있다. 상기 화합물 반도체 그래이딩층(204)의 밴드갭은 흡수층(202)으로부터 차아지 시트층(207)으로 갈수록 단계적으로 또는 점진적으로 증가될 수 있다. 이 경우에, 상기 화합물 반도체 그래이딩층(204)은 차례로 적층된 복수의 그래이딩층들을 포함할 수 있다. 상기 화합물 반도체 그래이딩층(204)은 인듐갈륨비소인(InGaAsP)으로 형성될 수 있다. 인듐갈륨비소인(InGaAsP)의 조성비율을 달리하여 밴드갭을 조절할 수 있다.
상기 차아지 시트층(207) 상에 화합물 반도체 증폭층(209)이 형성된다. 상기 화합물 반도체 증폭층(209)은 3A족(또는 13족) 원소 및 5A족(또는 15족)을 포함하는 화합물 반도체로 형성될 수 있다. 예컨대, 상기 화합물 반도체 증폭층(209)은 언도프트 인듐인(InP)으로 형성될 수 있다. 상기 화합물 반도체 증폭층(209) 상에 선택적 습식 식각층(210)이 형성된다. 상기 선택적 습식 식각층(210)은 인듐알루미늄비소(InAlAs)로 형성될 수 있다. 상기 선택적 습식 식각층(210)은 피형 도펀트를 포함할 수 있다. 상기 선택적 습식 식각층(210)은 상기 화합물 반도체 증폭층(209)보다 넓은 밴드갭을 가지며, 상기 화합물 반도체 증폭층(209)과 격자정합이 이루어질 수 있다. 상기 선택적 습식 식각층(210)이 넓은 밴드갭을 가지므로 상기 선택적 습식 식각층(210)을 통하여 빛이 용이하게 입사될 수 있다. 상기 선택적 습식 식각층(210) 상에 피형 전극층(220)이 형성된다. 상기 피형 전극층(220)은 피형 도펀트를 포함할 수 있다. 상기 피형 전극층(220)은 피형 인듐인(InP)으로 형성될 수 있다. 예를 들면, 상기 피형 전극층(220)은 피형 도펀트인 아연(Zn) 또는 카드뮴(Cd)을 포함할 수 있다.
상기 화합물 반도체 흡수층(202), 상기 화합물 반도체 그래이딩층(204), 상기 차아지 시트층(207), 상기 화합물 반도체 증폭층(209), 상기 선택적 습식 식각층(210) 및 상기 피형 전극층(220)은 유기 금속 화학 기상 증착(Organic Metal Chemical Vapor deposition) 방법으로 순차적으로 형성될 수 있다.
본 발명의 실시예에 따르면, 도 2에서 설명한 별도의 확산 공정없이 상기 화합물 반도체 증폭층(209)이 유기 금속 화학 기상 증착 방법으로 형성될 수 있다. 따라서, 상기 화합물 반도체 증폭층(209)이 균일한 두께를 가지며, 우수한 재현성을 가질 수 있다.
도 4를 참조하면, 상기 피형 전극층(220)을 패터닝하여 피형 전극 메사 패턴(225)이 형성된다. 상기 피형 전극 메사 패턴(225)은 플라즈마 건식 식각 방법으로 패터닝될 수 있다. 상기 피형 전극 메사 패턴(225)은 애벌런치 광다이오드가 동작하는 영역을 한정할 수 있다.
도 5를 참조하면, 상기 선택적 습식 식각층(210)을 패터닝하여 선택적 습식 식각층 구경 패턴(215)이 형성된다. 상기 선택적 습식 식각층 구경 패턴(215)은 선택적 습식 식각 공정으로 형성될 수 있다. 상기 선택적 습식 식각층 구경 패턴(215)이 선택적으로 식각되어 언더컷 영역(216)이 형성될 수 있다. 상기 선택적 습식 식각층 구경 패턴(215)은 도시된 바와 같이, 상기 피형 전극 메사 패턴(225)보다 작은 폭을 가지도록 형성될 수 있다. 상기 선택적 습식 식각층 구경 패턴(215)은 상기 화합물 반도체 증폭층(209)에서 증폭이 일어나는 영역을 한정할 수 있다.
도 6을 참조하면, 상기 언더컷 영역(216)을 채우며, 상기 피형 전극 메사 패턴(225)의 일부 및 상기 화합물 반도체 증폭층(209)을 덮는 유전막(230)이 형성된다. 상기 유전막(230)은 원자층 증착(Atomic Layer Deposition) 방법으로 형성될 수 있다. 상기 유전막(230)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 또는 알루미늄 산화막 등 다양한 유전물질로 형성될 수 있다. 상기 유전막(230)은 상기 피형 전극 메사 패턴(225)의 상부면 일부를 노출할 수 있다.
상기 피형 전극 메사 패턴(225) 상에 반사방지막(Anti-Reflective coating, 240)이 형성된다. 상기 피형 전극 메사 패턴(225)과 접촉하는 피형 금속 전극(250)이 형성된다. 상기 엔형 기판(200)의 하부면에 접촉하는 엔형 금속 전극(260)이 형성된다. 상기 피형 금속 전극(250)과 엔형 금속 전극(260)은 각각 오믹 콘택을 형성할 수 있다. 도 6이 도시하는 구조는 전방 입사형 애벌런치 광다이오드이다. 즉, 상기 피형 전극 메사 패턴(225)으로 광이 입사되어 애벌런치 증폭이 일어날 수 있다.
본 발명의 일 실시예에 따르면, 상기 피형 전극 메사 패턴(225)은 상기 피형 금속 전극(250)의 개구(opening)에 의하여 노출되는 광입사 영역을 포함하며, 상기 광입사 영역의 폭(W2)은 상기 선택적 습식 식각층 구경 패턴(215)의 폭(W1)보다 넓으므로, 광의 입사면적이 넓은 장점을 가질 수 있으며, 애벌런치 광다이오드의 모듈 패키징시 정렬 마진을 확보할 수 있다. 따라서, 넓은 광 입사 면적에 의하여 애벌런치 광다이오드의 수신 감도를 향상시킬 수 있으며, 패키징시 정렬 마진의 확보에 의하여 신뢰성이 향상될 수 있다. 한편, 상기 화합물 반도체 증폭층(209)과 선택적 습식 식각층 구경 패턴(215)의 경계면이 작아 기생 커패시턴스를 감소시킬 수 있으므로, 애벌런치 광다이오드가 고속으로 동작할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 애벌런치 광다이오드의 형성방법을 설명하기 위한 도면이다. 본 발명의 일 실시예에서 도 3 내지 5를 참조하여 설명한 내용은 설명의 간략함을 위하여 생략하기로 한다.
도 7를 참조하면, 엔형 기판(300) 상에 화합물 반도체 흡수층(302)이 형성되고, 상기 화합물 반도체 흡수층(302) 상에 화합물 반도체 그래이딩층(304)이 형성되며, 상기 화합물 반도체 그래이딩층(304) 상에 차아지 시트층(307)이 형성된다. 상기 차아지 시트층(307) 상에 화합물 반도체 증폭층(309)이 형성되고, 상기 화합물 반도체 증폭층(309) 상에 선택적 습식 식각층 구경 패턴(315)이 형성되며, 상기 선택적 습식 식각층 구경 패턴(315) 상에 피형 전극 메사 패턴(325)이 형성된다.
상기 피형 전극 메사 패턴(325)의 일부 및 상기 화합물 반도체 증폭층(309)을 덮는 유전막(330)이 형성된다. 상기 피형 전극 메사 패턴(325)에 접촉하는 피형 금속 전극(350)이 형성되며, 상기 엔형 기판(300)의 하부면 상에 반사방지막(340)이 형성된다. 상기 엔형 기판(300)에 접촉하는 엔형 금속 전극(360)이 형성된다.
도 7은, 도 6과 다르게, 후방 입사형 애벌런치 광다이오드이다. 즉, 상기 엔형 기판(300)에 광이 입사되어 애벌런치 증폭이 일어날 수 있다.
본 발명의 다른 실시예에 따르면, 상기 피형 전극 메사 패턴(325)은 상기 피형 금속 전극(350)과 접촉하는 광반사 영역을 포함한다. 상기 광반사 영역의 폭(W3)은 상기 선택적 습식 식각층 구경 패턴(315)의 폭(W1)보다 넓으므로, 광의 반사면적이 넓은 장점을 가질 수 있으며, 애벌런치 광다이오드의 모듈 패키징시 정렬 마진을 확보할 수 있다. 따라서, 넓은 광 반사 면적에 의하여 애벌런치 광다이오드의 수신 감도를 향상시킬 수 있으며, 패키징시 정렬 마진의 확보에 의하여 신뢰성이 향상될 수 있다. 한편, 상기 화합물 반도체 증폭층(309)과 선택적 습식 식각층 구경 패턴(315)의 경계면이 작아 기생 커패시턴스를 감소시킬 수 있으므로, 애벌런치 광다이오드가 고속으로 동작할 수 있다.
도 6을 다시 참조하여, 본 발명의 일 실시예에 따른 애벌런치 광다이오드를 설명한다.
도 6을 참조하면, 엔형 기판(200) 상에 화합물 반도체 흡수층(202)이 배치된다. 상기 엔형 기판(200)은 엔형 도펀트를 포함하는 화합물 반도체일 수 있다. 예를 들면, 상기 엔형 기판(200)은 엔형 도펀트를 포함하는 인듐인(InP)을 포함할 수 있다. 상기 화합물 반도체 흡수층(202)은 상기 엔형 기판(200) 및/또는 후속에 배치되는 언도프트(undoped) 화합물 반도체 증폭층(209)에 비하여 밴드갭이 작은 화합물 반도체를 포함할 수 있다. 예를 들면, 상기 화합물 반도체 흡수층(202)은 인듐갈륨비소(InGaAs)를 포함할 수 있다. 상기 화합물 반도체 흡수층(202)은 애벌런치 광다이오드에서 광을 흡수하는 역할을 한다. 상기 화합물 반도체 흡수층(202)은 진성 상태(intrinsic state)일 수 있다.
상기 화합물 반도체 흡수층(202) 상에 화합물 반도체 그래이딩(grading)층(204)가 배치된다. 상기 화합물 반도체 그래이딩층(204)은 언도프트 상태일 수 있다. 상기 화합물 반도체 그래이딩층(204) 상에 차아지 시트층(207, charge sheet layer)이 배치된다. 상기 차아지 시트층(207)은 상기 화합물 반도체 흡수층(102) 보다 밴드갭이 큰 화합물 반도체일 수 있다. 예컨대, 상기 차아지 시트층(207)은 인듐인(InP)을 포함할 수 있다. 상기 차아지 시트층(207)은 도펀트를 포함할 수 있다. 예컨대, 상기 차아지 시트층(207)은 엔형 도펀트를 포함할 수 있다.
상기 화합물 반도체 그래이딩층(204)은 상기 화합물 반도체 흡수층(202) 및 차아지 시트층(207)의 밴드갭을 완화시키는 기능을 수행할 수 있다. 예컨대, 상기 화합물 반도체 흡수층(202)의 밴드갭 보다 크고 상기 차아지 시트층(207)의 밴드갭 보다 작은 밴드갭을 갖는 화합물 반도체일 수 있다. 상기 화합물 반도체 그래이딩층(204)의 밴드갭은 흡수층(202)으로부터 차아지 시트층(207)으로 갈수록 단계적으로 또는 점진적으로 증가될 수 있다. 이 경우에, 상기 화합물 반도체 그래이딩층(204)은 차례로 적층된 복수의 그래이딩층들을 포함할 수 있다. 상기 화합물 반도체 그래이딩층(204)은 인듐갈륨비소인(InGaAsP)으로 배치될 수 있다. 인듐갈륨비소인(InGaAsP)의 조성비율을 달리하여 밴드갭을 조절할 수 있다.
상기 차아지 시트층(207) 상에 화합물 반도체 증폭층(209)이 배치된다. 상기 화합물 반도체 증폭층(209)은 3A족(또는 13족) 원소 및 5A족(또는 15족)을 포함하는 화합물 반도체일 수 있다. 예컨대, 상기 화합물 반도체 증폭층(209)은 언도프트 인듐인(InP)을 포함할 수 있다. 상기 화합물 반도체 증폭층(209) 상에 선택적 습식 식각층 구경 패턴(215)이 배치된다. 상기 선택적 습식 식각층 구경 패턴(215)은 인듐알루미늄비소(InAlAs)를 포함할 수 있다. 상기 선택적 습식 식각층 구경 패턴(215)은 피형 도펀트를 포함할 수 있다. 상기 선택적 습식 식각층 구경 패턴(215)은 상기 화합물 반도체 증폭층(209)보다 넓은 밴드갭을 가지며, 상기 화합물 반도체 증폭층(209)과 격자정합이 이루어질 수 있다. 상기 선택적 습식 식각층 구경 패턴(215)이 넓은 밴드갭을 가지므로 상기 선택적 습식 식각층 구경 패턴(215)을 통하여 빛이 용이하게 입사될 수 있다.
상기 선택적 습식 식각층 구경 패턴(215) 상에 피형 전극 메사 패턴(225)이 배치된다. 상기 피형 전극 메사 패턴(225)은 인듐인(InP)으로 배치될 수 있다. 예를 들면, 상기 피형 전극 메사 패턴(225)은 피형 도펀트인 아연(Zn) 또는 카드뮴(Cd)을 포함할 수 있다. 상기 피형 전극 메사 패턴(225)은 애벌런치 광다이오드가 동작하는 영역을 한정할 수 있다.
상기 피형 전극 메사 패턴(225)의 폭은 상기 선택적 습식 식각층 구경 패턴(215)의 폭(W1)보다 넓을 수 있다. 상기 선택적 습식 식각층 구경 패턴(215)은 상기 화합물 반도체 증폭층(209)에서 증폭이 일어나는 영역을 한정할 수 있다.
본 발명의 실시예에 따르면, 상기 피형 전극 메사 패턴(225)은 상기 피형 금속 전극(250)의 개구(opening)에 의하여 노출되는 광입사 영역을 포함할 수 있다. 상기 광입사 영역의 폭(W2)은 상기 선택적 습식 식각층 구경 패턴(215)의 폭(W1)보다 넓으므로, 광의 입사면적이 넓은 장점을 가질 수 있으며, 애벌런치 광다이오드의 모듈 패키징시 정렬 마진을 확보할 수 있다. 따라서, 넓은 광 입사 면적에 의하여 애벌런치 광다이오드의 수신 감도를 향상시킬 수 있으며, 패키징시 정렬 마진의 확보에 의하여 신뢰성이 향상될 수 있다. 한편, 상기 화합물 반도체 증폭층(209)과 선택적 습식 식각층 구경 패턴(215)의 경계면이 작아 기생 커패시턴스를 감소시킬 수 있으므로, 애벌런치 광다이오드가 고속으로 동작할 수 있다.
상기 피형 전극 메사 패턴(225)의 일부 및 상기 화합물 반도체 증폭층(209)을 덮는 유전막(230)이 배치된다. 상기 유전막(230)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 등 다양한 유전물질을 포함할 수 있다. 상기 유전막(230)은 상기 피형 전극 메사 패턴(225)의 상부면 일부를 노출할 수 있다.
상기 피형 전극 메사 패턴(225) 상에 반사방지막(Anti-Reflective coating, 240)이 배치된다. 상기 피형 전극 메사 패턴(225)과 접촉하는 피형 금속 전극(250)이 배치된다. 상기 엔형 기판(200)의 하부면에 접촉하는 엔형 금속 전극(260)이 배치된다. 도 6이 도시하는 구조는 전방 입사형 애벌런치 광다이오드이다. 즉, 상기 피형 전극층(220)으로 광이 입사되어 애벌런치 증폭이 일어날 수 있다.
도 7을 다시 참조하여, 본 발명의 다른 실시예에 따른 애벌런치 광다이오드를 설명한다. 도 6과 중복되는 기술적 설명은 설명의 간략함을 위하여 생략한다.
도 7를 참조하면, 엔형 기판(300) 상에 화합물 반도체 흡수층(302)이 배치되고, 상기 화합물 반도체 흡수층(302) 상에 화합물 반도체 그래이딩층(304)이 배치되며, 상기 화합물 반도체 그래이딩층(304) 상에 차아지 시트층(307)이 배치된다. 상기 차아지 시트층(307) 상에 화합물 반도체 증폭층(309)이 배치되고, 상기 화합물 반도체 증폭층(309) 상에 선택적 습식 식각층 구경 패턴(315)이 배치되며, 상기 선택적 습식 식각층 구경 패턴(315) 상에 피형 전극 메사 패턴(325)이 배치된다.
상기 피형 전극 메사 패턴(325)의 일부 및 상기 화합물 반도체 증폭층(309)을 덮는 유전막(330)이 배치된다. 상기 피형 전극 메사 패턴(325)에 접촉하는 피형 금속 전극(350)이 배치되며, 상기 엔형 기판(300)의 하부면 상에 반사방지막(340)이 배치된다. 상기 엔형 기판(300)에 접촉하는 엔형 금속 전극(360)이 배치된다.
도 7은, 도 6과 다르게, 후방 입사형 애벌런치 광다이오드이다. 즉, 상기 엔형 기판(300)에 광이 입사되어 애벌런치 증폭이 일어날 수 있다.
본 발명의 실시예에 따르면, 상기 피형 전극 메사 패턴(325)은 상기 피형 금속 전극(350)과 접촉하는 광반사 영역을 포함할 수 있다. 상기 광반사 영역의 폭(W3)은 상기 선택적 습식 식각층 구경 패턴(315)의 폭(W1)보다 넓으므로, 광의 반사면적이 넓은 장점을 가질 수 있으며, 애벌런치 광다이오드의 모듈 패키징시 정렬 마진을 확보할 수 있다. 따라서, 넓은 광 반사 면적에 의하여 애벌런치 광다이오드의 수신 감도를 향상시킬 수 있으며, 패키징시 정렬 마진의 확보에 의하여 신뢰성이 향상될 수 있다.
200: 엔형 기판 202: 화합물 반도체 흡수층
204: 화합물 반도체 그래이딩층 207: 차아지 시트층
209: 화합물 반도체 증폭층 215: 선택적 습식 식각층 구경 패턴
225: 피형 전극 메사 패턴 240: 반사방지막
250: 피형 금속 전극 260: 엔형 금속 전극
300: 엔형 기판 302: 화합물 반도체 흡수층
304: 화합물 반도체 그래이딩층 307: 차아지 시트층
309: 화합물 반도체 증폭층 315: 선택적 습식 식각층 구경 패턴
325: 피형 전극 메사 패턴 340: 반사방지막
350: 피형 금속 전극 360: 엔형 금속 전극
204: 화합물 반도체 그래이딩층 207: 차아지 시트층
209: 화합물 반도체 증폭층 215: 선택적 습식 식각층 구경 패턴
225: 피형 전극 메사 패턴 240: 반사방지막
250: 피형 금속 전극 260: 엔형 금속 전극
300: 엔형 기판 302: 화합물 반도체 흡수층
304: 화합물 반도체 그래이딩층 307: 차아지 시트층
309: 화합물 반도체 증폭층 315: 선택적 습식 식각층 구경 패턴
325: 피형 전극 메사 패턴 340: 반사방지막
350: 피형 금속 전극 360: 엔형 금속 전극
Claims (17)
- 엔형 기판 상의 화합물 반도체 흡수층, 화합물 반도체 그래이딩(grading)층, 차아지 시트층(charge sheet layer), 화합물 반도체 증폭층, 선택적 습식 식각층 및 피형 전극층을 형성하는 것을 포함하되,
상기 화합물 반도체 흡수층, 상기 화합물 반도체 그래이딩층, 상기 차아지 시트층, 상기 화합물 반도체 증폭층, 상기 선택적 습식 식각층 및 상기 피형 전극층은 유기 금속 화학 기상 증착 방법으로 순차적으로 형성되는 애벌런치 광다이오드의 형성방법. - 청구항 1에 있어서,
상기 피형 전극층에 플라즈마 건식 식각 방법을 수행하여 피형 전극 메사 패턴을 형성하는 것; 그리고
상기 피형 전극 메사 패턴을 마스크로 상기 선택적 습식 식각층에 습식 식각 공정을 진행하여, 상기 피형 전극 메사 패턴 아래에 언더컷 영역 및 선택적 습식 식각층 구경 패턴을 형성하는 것을 더 포함하는 애벌런치 광다이오드의 형성방법. - 청구항 2에 있어서,
상기 언더컷 영역을 채우며, 상기 피형 전극 메사 패턴의 일부 및 상기 화합물 반도체 증폭층을 덮는 유전막을 형성하는 것을 더 포함하는 애벌런치 광다이오드의 형성방법. - 청구항 3에 있어서,
상기 유전막은 원자층 증착 방법으로 형성되는 애벌런치 광다이오드의 형성방법. - 청구항 2에 있어서,
상기 피형 전극 메사 패턴 상에 반사방지막을 형성하는 것;
상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극을 형성하는 것; 그리고
상기 엔형 기판에 연결되는 엔형 금속 전극을 형성하는 것을 더 포함하되,
상기 피형 전극 메사 패턴은 상기 피형 금속 전극의 개구(opening)에 의하여 노출되어 빛이 입사되는 광입사 영역을 포함하며, 상기 광입사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓게 형성되는 애벌런치 광다이오드의 형성방법. - 청구항 2에 있어서,
상기 엔형 기판의 하부면 상에 반사방지막을 형성하는 것;
상기 엔형 기판에 연결되는 엔형 금속 전극을 형성하는 것; 그리고
상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극을 형성하는 것을 더 포함하되,
상기 피형 전극 메사 패턴은 상기 피형 금속 전극과 접촉하는 광반사 영역을 포함하며, 상기 광반사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓게 형성되는 애벌런치 광다이오드의 형성방법. - 엔형 기판 상의 화합물 반도체 흡수층;
상기 화합물 반도체 흡수층 상의 화합물 반도체 그래이딩(grading)층;
상기 화합물 반도체 그래이딩층 상의 차아지 시트층(charge sheet layer);
상기 차아지 시트층 상의 화합물 반도체 증폭층;
상기 화합물 반도체 증폭층 상의 선택적 습식 식각층 구경 패턴; 및
상기 선택적 습식 식각층 구경 패턴 상에 피형 전극 메사 패턴을 포함하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 피형 전극 메사 패턴의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓은 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 화합물 반도체 흡수층은 언도프트 인듐갈륨비소(InGaAs)를 포함하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 화합물 반도체 그래이딩층은 언도프트 인듐갈륨비소인(InGaAsP)을 포함하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 화합물 반도체 그래이딩층은 상기 화합물 반도체 흡수층으로부터 멀어질수록 에너지 밴드갭이 증가하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 차아지 시트층은 엔형 인듐인(InP)을 포함하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 화합물 반도체 증폭층은 언도프트 인듐인(InP)을 포함하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 선택적 습식 식각층 구경 패턴은 피형 인듐알루미늄비소(InAlAs)를 포함하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 피형 전극 메사 패턴은 피형 인듐인(InP)을 포함하는 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 피형 전극 메사 패턴 상의 반사방지막;
상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극; 및
상기 엔형 기판에 연결되는 엔형 금속 전극을 더 포함하되,
상기 피형 전극 메사 패턴은 상기 피형 금속 전극의 개구(opening)에 의하여 노출되어 빛이 입사되는 광입사 영역을 포함하며, 상기 광입사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓은 애벌런치 광다이오드. - 청구항 7에 있어서,
상기 엔형 기판의 하부면 상의 반사방지막;
상기 엔형 기판에 연결되는 엔형 금속 전극; 및
상기 피형 전극 메사 패턴에 연결되는 피형 금속 전극을 더 포함하되,
상기 피형 전극 메사 패턴은 상기 피형 금속 전극과 접촉하는 광반사 영역을 포함하며, 상기 광반사 영역의 폭은 상기 선택적 습식 식각층 구경 패턴의 폭보다 넓은 애벌런치 광다이오드.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100108685A KR101371401B1 (ko) | 2010-11-03 | 2010-11-03 | 애벌런치 광다이오드 및 그 형성방법 |
| US13/191,758 US8710546B2 (en) | 2010-11-03 | 2011-07-27 | Avalanche photodiodes having accurate and reproductible amplification layer |
| US14/220,431 US8999744B2 (en) | 2010-11-03 | 2014-03-20 | Avalanche photodiodes and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100108685A KR101371401B1 (ko) | 2010-11-03 | 2010-11-03 | 애벌런치 광다이오드 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120047042A true KR20120047042A (ko) | 2012-05-11 |
| KR101371401B1 KR101371401B1 (ko) | 2014-03-10 |
Family
ID=45995739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100108685A KR101371401B1 (ko) | 2010-11-03 | 2010-11-03 | 애벌런치 광다이오드 및 그 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8710546B2 (ko) |
| KR (1) | KR101371401B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200121538A (ko) * | 2019-04-16 | 2020-10-26 | 한국전자통신연구원 | 쇼트키 장벽 다이오드 및 그의 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2654386C1 (ru) * | 2016-12-27 | 2018-05-17 | Акционерное общество "НПО "Орион" | Способ изготовления планарного лавинного фотодиода |
| KR20180119203A (ko) | 2017-04-24 | 2018-11-02 | 한국전자통신연구원 | 광 검출 소자 |
| CN111431032B (zh) * | 2020-04-15 | 2021-11-30 | 常州纵慧芯光半导体科技有限公司 | 一种激光器及其制造方法 |
| US11721780B2 (en) * | 2021-11-17 | 2023-08-08 | Globalfoundries U.S. Inc. | Avalanche photodetectors with a multiple-thickness charge sheet |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1485015A (en) * | 1974-10-29 | 1977-09-08 | Mullard Ltd | Semi-conductor device manufacture |
| GB2145279B (en) * | 1983-08-18 | 1987-10-21 | Standard Telephones Cables Ltd | Photodetector integrated circuit |
| US4669178A (en) * | 1986-05-23 | 1987-06-02 | International Business Machines Corporation | Process for forming a self-aligned low resistance path in semiconductor devices |
| JP2845081B2 (ja) * | 1993-04-07 | 1999-01-13 | 日本電気株式会社 | 半導体受光素子 |
| KR0175441B1 (ko) * | 1995-12-13 | 1999-02-01 | 양승택 | 애벌랜치 포토다이오드의 제조방법 |
| US6181721B1 (en) * | 1996-05-20 | 2001-01-30 | Sdl, Inc. | Visible wavelength, semiconductor optoelectronic device with a high power broad, significantly laterally uniform, diffraction limited output beam |
| KR19990006160A (ko) | 1997-06-30 | 1999-01-25 | 김영환 | 애벌런치 포토 다이오드 및 그의 제조방법 |
| WO2006080153A1 (ja) * | 2005-01-28 | 2006-08-03 | Nec Corporation | 半導体受光素子及びその製造方法 |
| KR100617724B1 (ko) * | 2005-02-23 | 2006-08-28 | 삼성전자주식회사 | 애벌랜치 포토다이오드의 제작 방법 |
| JP2006253548A (ja) * | 2005-03-14 | 2006-09-21 | Mitsubishi Electric Corp | 半導体受光素子 |
| US7807489B2 (en) * | 2007-05-15 | 2010-10-05 | Sumitomo Electric Industries, Ltd. | Light-emitting device with a protection layer to prevent the inter-diffusion of zinc (Zn) atoms |
-
2010
- 2010-11-03 KR KR1020100108685A patent/KR101371401B1/ko active IP Right Grant
-
2011
- 2011-07-27 US US13/191,758 patent/US8710546B2/en active Active
-
2014
- 2014-03-20 US US14/220,431 patent/US8999744B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200121538A (ko) * | 2019-04-16 | 2020-10-26 | 한국전자통신연구원 | 쇼트키 장벽 다이오드 및 그의 제조 방법 |
| US11201250B2 (en) | 2019-04-16 | 2021-12-14 | Electronics And Telecommunications Research Institute | Schottky barrier diode and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140206130A1 (en) | 2014-07-24 |
| KR101371401B1 (ko) | 2014-03-10 |
| US8999744B2 (en) | 2015-04-07 |
| US8710546B2 (en) | 2014-04-29 |
| US20120104531A1 (en) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893464B2 (en) | Semiconductor photodiode and method of manufacture thereof | |
| CN106098836B (zh) | 通讯用雪崩光电二极管及其制备方法 | |
| JP4609430B2 (ja) | アバランシェフォトダイオード | |
| JP5109981B2 (ja) | 半導体受光素子 | |
| US20100133637A1 (en) | Avalanche photodiode | |
| KR101371401B1 (ko) | 애벌런치 광다이오드 및 그 형성방법 | |
| US5880489A (en) | Semiconductor photodetector | |
| CN116053336A (zh) | 铟镓砷雪崩探测器表面陷光结构制备方法 | |
| CN112289888A (zh) | InAlAs雪崩光电探测器及其制备方法 | |
| CN204067379U (zh) | 新型零伏响应雪崩光电探测器芯片 | |
| US6756613B2 (en) | Shallow-mesa structure for planar PIN and APD photodiodes | |
| US10658538B2 (en) | Optical detection device | |
| JP4985298B2 (ja) | アバランシェフォトダイオード | |
| US20220271182A1 (en) | Backside illuminated avalanche photodiode and manufacturing method thereof | |
| WO2023062766A1 (ja) | 導波路型受光素子、導波路型受光素子アレイ及び導波路型受光素子の製造方法 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| CN212461704U (zh) | 一种三台面结构的雪崩光电二极管 | |
| CN104347748A (zh) | 一种pin光电探测器芯片 | |
| US8940573B2 (en) | Method of manufacturing semiconductor light-receiving element | |
| KR20100071693A (ko) | 아발란치 포토 다이오드의 제조 방법 | |
| CN117276376B (zh) | 薄层高频雪崩光电二极管及其应用 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| CN116598368A (zh) | 平面型边入射光电探测器及其制作方法 | |
| CN116417526A (zh) | 一种改善apd响应度均匀性的方法和光电二极管 | |
| CN117012774A (zh) | 光电探测器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170224 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180226 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200224 Year of fee payment: 7 |