KR20120045639A - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120045639A
KR20120045639A KR1020100107297A KR20100107297A KR20120045639A KR 20120045639 A KR20120045639 A KR 20120045639A KR 1020100107297 A KR1020100107297 A KR 1020100107297A KR 20100107297 A KR20100107297 A KR 20100107297A KR 20120045639 A KR20120045639 A KR 20120045639A
Authority
KR
South Korea
Prior art keywords
cavity
layer
circuit board
circuit
forming
Prior art date
Application number
KR1020100107297A
Other languages
English (en)
Other versions
KR101154605B1 (ko
Inventor
유재현
김형종
전진구
박준수
이기용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100107297A priority Critical patent/KR101154605B1/ko
Priority to CN201180061603.7A priority patent/CN103270819B/zh
Priority to PCT/KR2011/004870 priority patent/WO2012053728A1/en
Priority to US13/880,896 priority patent/US9282626B2/en
Priority to TW100125411A priority patent/TWI517770B/zh
Publication of KR20120045639A publication Critical patent/KR20120045639A/ko
Application granted granted Critical
Publication of KR101154605B1 publication Critical patent/KR101154605B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 인쇄회로기판의 제조 방법은 기판의 상하부에 캐비티 영역 내의 캐비티회로패턴 상기 캐비티 외부의 내부회로층을 구비하는 베이스회로기판을 형성하는 단계, 상기 캐비티회로패턴 위에 캐비티분리층을 형성하는 단계, 상기 베이스회로기판 위에 적어도 하나의 절연층 및 회로층을 형성하는 단계, 레이저의 초점거리를 상기 기판의 표면까지 도달하도록 제어하여 상기 식각저지패턴 위의 상기 절연층 및 상기 캐비티분리층을 절단하는 단계, 그리고 상기 캐비티분리층을 분리하여 절단된 상기 절연층을 제거하여 상기 캐비티를 형성하는 단계를 포함한다. 따라서, 캐비티분리층을 캐비티회로패턴 위에 형성하고, 상기 캐비티분리층까지 레이저를 이용하여 절단함으로써 상기 절연층을 분리하여 상기 캐비티 내의 절연층을 쉽게 제거할 수 있다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같
은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
이러한 인쇄회로기판은 일반적으로 단층PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.
특히 최근에는 전자제품의 경박단소화를 위하여 시스템 집적화 기술이 요구되고 있으며 대응 기술로는 매립형 인쇄회로기판(Embedded PCB)와 캐비티형 인쇄회로기판(Cavity PCB)을 제조하는 기술이 주목받고 있다. 매립형 인쇄회로기판(Embedded PCB)은 표면에 실장되는 부품을 PCB 공정 중에서 완전히 매립하여 내장 부품 주위의배선 설계 자유도가 높은 장점이 있는 반면에 내장 부품과 PCB 원자재의 호완성 및 불량 부품에 대한 재작업이 어렵고, 부품 검사 방법에 있어 제약이 발생하는 문제가 있다.
캐비티 인쇄회로기판(Cavity PCB)의 경우 부품이 완전히 내부에 매립이 되지않고 Chip이 실장되는 방향 쪽으로 공간이 형성되는 캐비티(Cavity)에 실장 함으로 설계자유도가 낮아지는 단점은 있으나 매립형 인쇄회로기판(Embedded PCB)에서 발생하는 문제점인 부품 재작업, 부품 검사에 있어 매우 효율적인 기술적 장점이 있다. 그러나 캐비티 인쇄회로기판(Cavity PCB)의 경우는 LTCC(: Law Temperature co-fired ceramic) 기반의 몰드 공정(Mold Process)이 적용되는 기술에서 많이 적용되어 왔으나, 다중 적층(Layer-by-layer) 기술인 PCB에서는 그 적용 사례가 극히 적다.
그 이유로는 정확한 캐비티 영역의 가공이 어렵고, PCB Process 중에 발생하는 도금, 이미지(Image), 에칭(Etching) 등의 공정에서 캐비티(Cavity) 내부 회로를 손상하는 문제가 발생해, 형성하기가 매우 어렵기 때문이다.
도 1a 및 도 1b는 종래의 기술에 따른 캐비티 인쇄회로기판의 캐비티 형성공정을 개략적으로 나타낸 개념도이다.
도시된 것처럼, 다중의 절연층(1, 2, 3, 4, 5)가 적층된 구조에 각 절연체의 사이에 다수의 회로패턴(1a, 1b, 2a,3a,4a, 6)이 형성되어 있는 인쇄회로기판에 전자 소자칩이 실장 될 위치인 캐비티(C)를 형성하는 공정은 매우 어려운 기술에 해당한다.
즉, 도 1a에 도시된 것처럼, 완제품 상태의 적층이 이루어진 인쇄회로기판에서 캐비티(C)의 위치를 밀링 비트(Milling Bit; M)를 이용하여 선택적으로 가공하는 방식이 많이 이용되는데, 이러한 방식은 가공 정밀도가 ±5㎛로 관리되어야 하지만, 현실적으로는 50~100㎛ 정도로 관리되는바, 현실적으로 가공하기가 매우 어려우며, 가공 정밀성의 차이가 매우 심하게 되는바, 양산화 시 제품 신뢰도에 치명적인 문제로 작용하여 양산화의 문제점으로 나타나고 있다.
또는, 도 1b 에 도시된 것처럼, 완제품의 상태에서 캐비티의 위치를 정밀하게 펀칭기(P)를 통해 정밀 펀칭(punching)함으로써 선택적으로 캐비티를 형성하는 방법이 적용될 수 있다. 그러나 이러한 방식은 C-stage의 기판을 펀칭날을 통해 펀칭하게 되므로, 캐비티 외벽의 손상이 필연적으로 발생하게 되며, 이러한 캐비티 외벽의 손상은 흡습으로 인한 CAF(Cathode Anode Filament) shot(프리프레그 내에 존재하는 글라스필라멘트가 펀칭으로 인해 벌어져서 PCB 내부의 비아(132, 142, 152)들 사이에 전기적이 쇼트가 발생하는 현상), 디라미레이션(Delamination), 캐비티 하부 면의 손상 문제가 발생하게 되며, 펀칭 지그(P)의 제작비용으로 인한 가격 상승 및 캐비티 디자인의 폭이 매우 협소해지는 문제로 이어지게 된다.
실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 레이저로 캐비티를 형성하는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 캐비티를 포함하는 인쇄회로기판에 있어서, 베이스 기판, 상기 베이스 기판 상부 또는 하부에 형성되며, 상기 캐비티에 의해 노출되는 캐비티회로패턴을 포함하는 회로층, 그리고 상기 캐비티를 형성하며, 상기 캐비티 외부의 상기 회로층을 매립하는 절연층을 포함하며, 상기 베이스 기판은 상기 캐비티의 가장자리를 따라 식각홈을 포함한다.
또한, 실시예는 캐비티를 포함하는 인쇄회로기판에 있어서, 베이스 기판, 상기 베이스 기판 상부 또는 하부에 형성되며, 상기 캐비티에 의해 노출되는 캐비티회로패턴을 포함하는 회로층, 상기 캐비티를 형성하며, 상기 캐비티 외부의 상기 회로층을 매립하는 절연층, 그리고 상기 절연층에 의해 매립되어 상기 캐비티를 둘러싸는 캐비티분리패턴을 포함한다.
한편, 실시예에 따른 인쇄회로기판의 제조 방법은 기판의 상하부에 캐비티 영역 내의 캐비티회로패턴 상기 캐비티 외부의 내부회로층을 구비하는 베이스회로기판을 형성하는 단계, 상기 캐비티회로패턴 위에 캐비티분리층을 형성하는 단계, 상기 베이스회로기판 위에 적어도 하나의 절연층 및 회로층을 형성하는 단계, 레이저의 초점거리를 상기 기판의 표면까지 도달하도록 제어하여 상기 식각저지패턴 위의 상기 절연층 및 상기 캐비티분리층을 절단하는 단계, 그리고 상기 캐비티분리층을 분리하여 절단된 상기 절연층을 제거하여 상기 캐비티를 형성하는 단계를 포함한다.
본 발명에 따르면, 캐비티분리층을 캐비티회로패턴 위에 형성하고, 상기 캐비티분리층까지 레이저를 이용하여 절단함으로써 상기 절연층을 분리하여 상기 캐비티 내의 절연층을 쉽게 제거할 수 있다.
또한, 상기 캐비티의 경계 영역에 식각스타퍼를 형성하지 않고, 레이저의 초점 거리를 조절하여 식각 깊이를 제어함으로써 캐비티 내의 회로설계의 자유도를 높일 수 있다.
도 1a 및 도 1b는 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 상면도이다.
도 3은 도 2의 인쇄회로기판을 Ⅰ-Ⅰ'으로 절단한 단면도이다.
도 4는 도 3의 A 영역을 확대한 확대도이다.
도 5 내지 도 15는 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 다층 인쇄회로기판에서 레이저를 이용하여 캐비티(cavity)를 형성하면서, 식각저지층 없이 레이저의 초점 거리 제어를 통해 형성함으로써 캐비티 내의 회로 설계의 자유도를 향상시킨 인쇄회로기판을 제시한다.
이하에서는 도 2 내지 도 15를 참고하여 본 발명의 일 실시예에 따른 인쇄회로 기판을 설명한다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 상면도이고, 도 3은 도 2의 인쇄회로기판을 Ⅰ-Ⅰ'으로 절단한 단면도이며, 도 4는 도 3의 A 영역을 확대한 확대도이다.
도 2 내지 도 4를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 다층의 회로패턴층을 포함하는 다층 인쇄회로기판으로서, 내부회로층(120)을 포함하는 베이스회로기판을 포함한다.
상기 베이스회로기판은 베이스기판(110) 및 상기 베이스기판(110) 상하부에 형성되는 내부회로층(120)을 포함한다.
상기 베이스기판(110)은 절연 기판으로서, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 베이스기판(110) 상하부에 내부회로층(120)이 형성되어 있으며, 상기 내부회로층(120)의 일부는 제1폭(d1)의 캐비티(C)가 형성된 캐비티 영역에 노출되는 캐비티회로패턴(125)을 포함한다.
상기 캐비티회로패턴(125)은 상기 캐비티(C)의 바닥면으로부터 연장되어 캐비티(C)를 둘러싸는 절연층에 매립되는 내부회로층(160)과 동일평면 상에서 연장된다.
이때, 상기 베이스기판(110)은 상기 캐비티(C)의 가장자리 영역을 따라 식각홈(LS: laser spot)이 형성되어 있다.
상기 식각홈(LS)은 캐비티(C)를 형성하는 레이저 드릴링에 의해 형성되는 것으로 가장자리 영역을 따라 소정의 깊이로 형성된다.
상기 캐비티회로패턴(125) 이외의 내부회로층(120)은 제1 절연층(130)에 의해 매립되어 있으며, 상기 제1 절연층(130) 위에 복수의 절연층(140, 150)이 형성된다.
상기 제1 절연층(130) 위에 형성되는 제2 절연층(140) 및 제3 절연층(150)은 동일한 물질로 형성되어 있는 수지 절연층일 수 있다.
도 3에서는 3개의 절연층(130, 140, 150)으로 형성된 것으로 도시하였으나, 절연층의 수효는 다양하게 변형가능하며, 베이스회로기판의 상하부에 서로 다른 수효의 절연층 및 층간회로층이 형성될 수 있다.
상기 제1 내지 제3 절연층(130, 140, 150) 사이에는 각각의 층간회로층(도시하지 않음)이 형성되어 있으며, 각각의 제1 내지 제3 절연층(130, 140, 150)에는 층간회로층을 연결하는 비아(132, 142, 152)가 형성되어 있다.
상기 복수의 절연층(130, 140, 150) 적층, 층간회로층 형성 및 비아(132, 142, 152) 형성은 일반적인 빌드업(build-up) 공정을 통하여 제조될 수 있다.
도 3의 인쇄회로기판(100)에서 최상층으로 정의되어 있는 제3 절연층(150) 위에 외부회로층(154)이 형성되어 있으며, 상기 외부회로층(154)과 하부의 층간회로층을 연결하는 비아(152)가 형성되어 있다.
상기 인쇄회로기판(100)은 상기 인쇄회로기판(100)의 최상층에서 최하층을 관통하는 전도성 쓰루홀(155)을 포함할 수 있다.
상기 제3 절연층(150) 위에 상기 상부회로층(154)을 매립하고, 상기 쓰루홀(155)과 비아(152)를 노출하는 커버레이(160)가 적층되어 있을 수 있다.
상기 커버레이(160)는 드라이 필름이나 솔더 레지스트일 수 있다.
이때, 상기 캐비티(C) 내부를 상세히 검토하면, 제1폭(d1)을 가지는 캐비티(C)를 형성하고 있는 캐비티 영역에는 복수의 캐비티회로패턴(125)이 형성되어 있다.
앞서 설명했듯이, 상기 캐비티회로패턴(125)을 둘러싸며, 상기 캐비티(C)의 가장자리 영역에 식각홈(LS)이 형성되어 있으며, 상기 캐비티회로패턴(125)과 제1 절연층(130)에 의해 매립되어 있는 내부회로층(120)을 연결하는 연결패턴이 형성되는 영역에는 식각홈(LS)이 형성되지 않는다.
상기 식각홈(LS)은 레이저 드릴링에 의해 형성되는 것으로서, 상기 연결패턴은 상기 레이저 드릴링의 스타퍼(stopper)와 같은 역할을 수행한다.
이와 같이, 레이저 스타퍼가 형성되어 있지 않아 상기 캐비티회로패턴(125)과 내부회로층(120)의 연결을 동일층에서 형성할 수 있어, 회로 설계의 자유도가 증가하고 회로 기판의 두께가 작아진다.
이때, 상기 캐비티(C)를 둘러싸는 상기 제1 절연층(130)에는 캐비티(C)를 둘러싸며 캐비티분리층(129)의 일부가 형성되어 있다. 캐비티분리층(129)는 내부회로층(120) 및 캐비티회로패턴(125)을 형성하는 금속층보다 높은 위치의 제1 절연층(130) 내에 매립되어 있다.
상기 캐비티분리층(129)은 하부의 캐비티회로패턴(125)을 형성하는 금속과의 접착력이 상부의 제1 절연층(130)과의 접착력보다 약하며, 내열성을 가지는 물질로서, 바람직하게는 테이프 형태로 구성된 이형 필름의 일부일 수 있다.
상기 캐비티분리층(129)은 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 테이프 형태의 절연층일 수 있으며, 바람직하게는 폴리이미드 테이프의 일부일 수 있다.
상기와 같이, 레이저 드릴링하는 캐비티(C)의 가장자리 영역에 스타퍼를 형성하지 않고, 레이저로 절연층(130, 140, 150) 및 캐비티분리층(129)을 절단하여 캐비티(C)를 형성하므로 캐비티회로패턴(125)의 설계가 자유롭다.
이하에서는 도 5 내지 도 15를 참고하여 도 2의 인쇄회로기판의 제조 방법을 설명한다.
먼저, 도 5와 같이, 절연성의 베이스기판(110)의 양면에 금속층(121)이 형성된 동박복합체를 준비한다.
상기 금속층(121)은 구리를 포함하는 동박일 수 있으나, 이와 달리 알루미늄, 금, 은 등을 포함하는 합금일 수 있다.
다음으로, 도 5와 같이, 베이스기판(110)의 양면의 금속층(121)을 패터닝하여 내부회로층(120)을 형성한다.
상기 내부회로층(120) 중 일부는 캐비티(C)에 노출될 캐비티회로패턴(125)로서, 상기 캐비티(C) 이외의 영역에 형성되어 있는 내부회로층(120)과 동일 금속층을 식각하여 연결되도록 형성된다.
다음으로, 도 6과 같이 베이스기판(110)의 양면으로 형성되는 내부회로층(120)을 포함하는 구조를 베이스회로기판이라 정의한다.
다음으로, 도 7과 같이, 상기 캐비티 영역에 솔더레지스트(PSR; 127)을 인쇄하고, 캐비티 영역의 솔더레지스트(127)을 노광하여 상기 캐비티 영역 내의 캐비티회로패턴(125)의 사이에 도 8과 같이, 솔더레지스트패턴(126)이 형성된 구조를 형성한다.
이후, 도 9와 같이 상기 캐비티회로패턴(125)의 표면을 산화 처리하여 표면처리층(128)을 형성하는 공정이 추가될 수 있다.
상기 표면처리층(128)은 산화 처리하여 형성하는 외에 Cu, Ni, Pd, Au, Sn, Ag, Co 중 어느 하나 또는 이들의 이원, 삼원 합금을 이용하여 단층 또는 다층으로 도금처리를 수행하여 형성하는 것도 가능하다.
다음으로, 도 10과 같이, 상기 캐비티 영역에 접착력이 약한 내열성 캐비티분리층(129)을 형성한다.
상기 캐비티분리층(129)은 상기 캐비티 영역보다 넓은 폭을 갖도록 형성되며, 상기 캐비티 영역을 모두 덮으며 형성된다.
상기 캐비티분리층(129)은 뒤에 레이저 드릴로 캐비티 영역을 가공할 때, 절연층(130)과 함께 절단되어 절단된 절연층(130)을 드러내는 분리층으로서 기능한다.
상기 캐비티분리층(129)은 접착력이 약한 내열성 재질로 형성될 수 있으며, 특히 바람직하게는 공정의 편의를 위해 테이프형태로 구성되어 탈부착이 용이하도록 함이 바람직하다. 예를 들어 에폭시, 페놀수지, 프리프레그, 폴리이미드, ABF 중 어느 하나를 이용하여 형성되는 절연층으로 형성할 수 있으며, 바람직하게는 PI(폴리이미드) 테이프를 부착하는 방식으로 캐비티분리층(129)을 간단하게 형성할 수 있다.
다음으로, 도 11 및 도 12와 같이 베이스기판(110)의 상부 또는 하부에 적어도 1 이상의 절연층(130)과 금속층(135)을 적층하고, 패터닝하여 층간회로층을 순차 형성한다.
도 11 및 도 12의 공정을 반복하면서, 상기 절연층(130)의 일부를 개방하여 하부 층간회로층을 노출하고, 도금 등에 의해 비아(132, 142, 152)를 형성하여 도 13의 다층회로기판을 형성한다.
이때, 상기 다층회로기판의 최상부에서 최하부까지 관통하는 전도성 쓰루홀 (155)을 형성할 수 있으며, 내부회로층(120) 및 다른 회로층과 전기적으로 도통 되는 비아(132, 142, 152)을 형성하는 일반적인 적층공정(Build-up process)이 수행될 수 있다.
최외면의 절연층인 제3 절연층(150) 위의 외부회로층(154)을 형성하면, 제3 절연층(150) 위에 솔더 레지스트 등을 이용하여 커버레이(160)를 형성한다.
상기 커버레이(160)는 외부회로층(154)을 매립하고, 최외면의 비아(152) 및 쓰루홀(155)을 노출하도록 형성된다.
다음으로, 도 13의 다층회로기판의 캐비티 영역에 캐비티(C)를 형성한다.
상기 캐비티(C)를 형성하는 공정은 도 14와 같이 레이저 드릴(200)을 이용하여 캐비티(C)가 가공될 위치를 어라인하고, 레이저 드릴(200)의 초점 거리를 제어하여 상기 레이저 드릴(200)에 의해 베이스 기판(110)의 표면에 소정 깊이의 식각홈(LS)이 형성될 정도로 조절한다.
이러한 레이저 드릴링은 최외면으로부터 베이스기판(110)의 표면까지 진행된다.
다음으로, 도 15와 같이, 레이저 드릴(200)에 의해 분리된 캐비티 영역의 절연층(130, 140, 150)을 드러내면, 상기 캐비티분리층(129)의 낮은 접착력에 의해 캐비티 영역의 절연층(130, 140, 150)이 용이하게 제거된다.
이와 같이, 레이저 드릴(200)의 초점 거리를 제어하여 설정된 캐비티(C)의 깊이만큼 절단이 진행되도록 함으로써 별도의 금속 스타퍼 없이 캐비티(C)를 형성할 수 있다.
따라서, 도 15의 캐비티(C)가 형성되며, 캐비티회로패턴(125)이 노출되어 캐비티(C) 내에 상기 캐비티회로패턴(125)과 전기적으로 연결되는 수동소자 또는 능동소자가 실장될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100
베이스 기판 110
내부회로층 120
캐비티 C
레이저 드릴 200

Claims (17)

  1. 캐비티를 포함하는 인쇄회로기판에 있어서,
    베이스 기판,
    상기 베이스 기판 상부 또는 하부에 형성되며, 상기 캐비티에 의해 노출되는 캐비티회로패턴을 포함하는 회로층, 그리고
    상기 캐비티를 형성하며, 상기 캐비티 외부의 상기 회로층을 매립하는 절연층을 포함하며,
    상기 베이스 기판은 상기 캐비티의 가장자리를 따라 식각홈을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연층에 의해 매립되어 상기 캐비티를 둘러싸는 캐비티분리패턴을 더 포함하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 절연층은 적어도 하나의 절연막으로 형성되는 인쇄회로기판.
  4. 제1항에 있어서,
    상기 절연층은 상기 베이스 기판의 상부 및 하부에 형성되는 인쇄회로기판.
  5. 제1항에 있어서,
    상기 식각홈은 상기 캐비티를 형성하는 레이저 드릴에 의해 형성되는 인쇄회로기판.
  6. 제1항에 있어서,
    상기 캐비티분리패턴은 폴리이미드 테이프의 일부인 인쇄회로기판.
  7. 제1항에 있어서,
    상기 캐비티회로패턴 사이에 솔더레지스트패턴이 형성되어 있는 인쇄회로기판.
  8. 기판의 상하부에 캐비티 영역 내의 캐비티회로패턴 상기 캐비티 외부의 내부회로층을 구비하는 베이스회로기판을 형성하는 단계,
    상기 캐비티회로패턴 위에 캐비티분리층을 형성하는 단계,
    상기 베이스회로기판 위에 적어도 하나의 절연층 및 회로층을 형성하는 단계,
    레이저의 초점거리를 상기 기판의 표면까지 도달하도록 제어하여 상기 식각저지패턴 위의 상기 절연층 및 상기 캐비티분리층을 절단하는 단계, 그리고
    상기 캐비티분리층을 분리하여 절단된 상기 절연층을 제거하여 상기 캐비티를 형성하는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  9. 제8항에 있어서,
    상기 베이스회로기판을 형성하는 단계는,
    베이스 기판의 양면에 상기 캐비티회로패턴 및 상기 내부회로층을 패터닝하는 단계, 그리고
    상기 캐비티회로패턴 사이에 솔더레지스트패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  10. 제8항에 있어서,
    상기 캐비티회로패턴의 상부에 산화층을 형성하는 단계를 더 포함하는 인쇄히로기판의 제조방법.
  11. 제8항에 있어서,
    상기 적어도 하나의 절연층 및 회로층을 형성하는 단계는,
    상기 베이스회로기판 상에 적어도 하나의 상기 절연층과 회로층을 순차 형성하고, 내부회로층과 상기 회로층을 전기적으로 도통 되는 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  12. 제8항에 있어서,
    상기 절연층 절단 단계는,
    상기 레이저의 초점 거리를 제어하여 상기 베이스 기판의 표면에 식각홈이 형성되도록 레이저를 조사하는 인쇄회로기판의 제조 방법.
  13. 제8항에 있어서,
    상기 캐비티분리층을 형성하는 단계는,
    절연성의 테이프를 상기 캐비티회로패턴 위에 부착하는 인쇄회로기판의 제조방법.
  14. 제8항에 있어서,
    상기 캐비티분리층을 형성하는 단계는,
    상기 캐비티보다 큰 폭을 갖도록 상기 캐비티분리층을 부착하는 인쇄회로기판의 제조 방법.
  15. 캐비티를 포함하는 인쇄회로기판에 있어서,
    베이스 기판,
    상기 베이스 기판 상부 또는 하부에 형성되며, 상기 캐비티에 의해 노출되는 캐비티회로패턴을 포함하는 회로층,
    상기 캐비티를 형성하며, 상기 캐비티 외부의 상기 회로층을 매립하는 절연층, 그리고
    상기 절연층에 의해 매립되어 상기 캐비티를 둘러싸는 캐비티분리패턴
    을 포함하는 인쇄회로기판.
  16. 제15항에 있어서,
    상기 캐비티분리패턴은 폴리이미드 테이프의 일부인 인쇄회로기판.
  17. 제15항에 있어서,
    상기 절연층 내에서 상기 캐비티분리패턴은 상기 회로층보다 높게 형성되어 있는 인쇄회로기판.
KR1020100107297A 2010-10-20 2010-10-29 인쇄회로기판 및 그의 제조 방법 KR101154605B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100107297A KR101154605B1 (ko) 2010-10-29 2010-10-29 인쇄회로기판 및 그의 제조 방법
CN201180061603.7A CN103270819B (zh) 2010-10-20 2011-07-01 印刷电路板及其制造方法
PCT/KR2011/004870 WO2012053728A1 (en) 2010-10-20 2011-07-01 Printed circuit board and method for manufacturing the same
US13/880,896 US9282626B2 (en) 2010-10-20 2011-07-01 Printed circuit board and method for manufacturing the same
TW100125411A TWI517770B (zh) 2010-10-20 2011-07-19 印刷電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100107297A KR101154605B1 (ko) 2010-10-29 2010-10-29 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120045639A true KR20120045639A (ko) 2012-05-09
KR101154605B1 KR101154605B1 (ko) 2012-06-08

Family

ID=46265070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100107297A KR101154605B1 (ko) 2010-10-20 2010-10-29 인쇄회로기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101154605B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347586B2 (en) 2017-11-30 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101799179B1 (ko) * 2016-01-20 2017-11-17 주식회사 코리아써키트 리지드 플렉시블 회로기판 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086221A (ja) 2004-09-14 2006-03-30 Murata Mfg Co Ltd 集合基板、並びに該集合基板の製造方法及び該集合基板を用いた電子部品搭載基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347586B2 (en) 2017-11-30 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
KR101154605B1 (ko) 2012-06-08

Similar Documents

Publication Publication Date Title
US9282626B2 (en) Printed circuit board and method for manufacturing the same
JP5727521B2 (ja) 印刷回路基板及びその製造方法
US7346982B2 (en) Method of fabricating printed circuit board having thin core layer
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR101125356B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
JP2022553349A (ja) 回路基板
KR20120072689A (ko) 방열회로기판 및 그 제조 방법
JP2020529131A (ja) 印刷回路基板
US20130220691A1 (en) Multilayer wiring substrate and method of manufacturing the same
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
JP5302920B2 (ja) 多層配線基板の製造方法
TW201347639A (zh) 多層配線基板之製造方法
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
JP2017135357A (ja) 印刷配線板およびその製造方法
US6582616B2 (en) Method for preparing ball grid array board
KR101151472B1 (ko) 인쇄회로기판 및 그 제조방법
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
KR101134697B1 (ko) 인쇄회로기판 및 그의 제조 방법
US8493173B2 (en) Method of cavity forming on a buried resistor layer using a fusion bonding process
JP2019121766A (ja) プリント配線板およびその製造方法
KR20110093407A (ko) 인쇄회로기판 및 그 제조방법
KR101311707B1 (ko) 다이스택 패키지 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8